JP6615658B2 - マスク及び薄膜トランジスタの製造方法 - Google Patents

マスク及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6615658B2
JP6615658B2 JP2016052087A JP2016052087A JP6615658B2 JP 6615658 B2 JP6615658 B2 JP 6615658B2 JP 2016052087 A JP2016052087 A JP 2016052087A JP 2016052087 A JP2016052087 A JP 2016052087A JP 6615658 B2 JP6615658 B2 JP 6615658B2
Authority
JP
Japan
Prior art keywords
region
laser
mask
amorphous silicon
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016052087A
Other languages
English (en)
Other versions
JP2017168614A (ja
Inventor
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2016052087A priority Critical patent/JP6615658B2/ja
Priority to CN201780016032.2A priority patent/CN108713244A/zh
Priority to PCT/JP2017/004985 priority patent/WO2017159153A1/ja
Priority to KR1020187029253A priority patent/KR20180123524A/ko
Priority to TW106108263A priority patent/TW201739057A/zh
Publication of JP2017168614A publication Critical patent/JP2017168614A/ja
Priority to US16/115,494 priority patent/US10818492B2/en
Application granted granted Critical
Publication of JP6615658B2 publication Critical patent/JP6615658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/201—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by an oblique exposure; characterised by the use of plural sources; characterised by the rotation of the optical device; characterised by a relative movement of the optical device, the light source, the sensitive system or the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、マスクパターンに対応した領域にレーザ光を照射させるマスク及び薄膜トランジスタにおけるチャネル領域の電子移動度をより高めることを可能とする薄膜トランジスタの製造方法に係るものである。
従来から、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という。）の製造工程では、例えば、基板に成膜されたアモルファスシリコン膜にレーザ光を照射し、加熱溶融させ再結晶化させるレーザアニール処理が行われている（例えば、特許文献１参照）。これにより、電子移動度がアモルファスシリコン膜より高いポリシリコン膜に改質されることが知られている。特許文献１では、レーザアニール処理として、チャネル領域の電子移動度を向上させるため、ソース電極とドレイン電極との電極間に位置するチャネル領域を形成するアモルファスシリコン膜のみ、レーザ照射を実行している。
国際公開ＷＯ２００９／０８１７７５
しかし、従来、レーザパワー（エネルギー密度［mJ/cm2］）と上記電極間の電子移動度（電界効果移動度）との関係は、例えば、レーザパワーを上げて行くに従って所定の値で電子移動度がピークに達し、さらに高いレーザパワーのレーザ光をアモルファスシリコン膜に照射すると、電子移動度の低下を逆に招くことが知られている。但し、このピーク値は、予め設定したレーザ光の照射条件（例えばレーザ光の波長やパルスによる照射回数等の他のパラメータ）に応じて異なる。この電子移動度の低下は、例えば、電子移動度がピーク値となるレーザパワーより高いレーザパワーでレーザ光を照射することで、アモルファスシリコン膜がダメージを受けることに起因する。
したがって、従来のレーザアニール処理では、アモルファスシリコン膜の再結晶化を促進させることで電子移動度を向上させる観点から、電子移動度がピーク値となるレーザパワーよりも高いレーザパワーのレーザ光を照射することは好ましくない。そのため、レーザパワーと電子移動度との関係でレーザ光の照射条件が限定されるという問題点を有している。
そこで、このような問題点に対処し、本発明が解決しようとする課題は、レーザ光の照射条件が限定される状況下であっても、アモルファスシリコン膜の再結晶化をさらに促進させ、より電子移動度を高めることが可能なＴＦＴの製造方法に用いるマスク及びそのＴＦＴの製造方法を提供することにある。
上記目的を達成するために、本発明によるマスクは、投影レンズを介して、一定の配列ピッチでマトリクス状に配置されたマスクパターンを縮小投影して、上記マスクパターンに対応した領域にレーザ光を照射させるマスクであって、上記マスクパターンが、ゲート電極、絶縁膜、アモルファスシリコン膜の順に積層されている被照射物に対し、上記アモルファスシリコン膜のうちチャネル領域の形成領域に向けて上記レーザ光を照射させる第１パターンと、上記レーザ光の照射により発生する熱を蓄積する蓄積領域に向けて上記レーザ光を照射させる第２パターンとを組み合わせたものであるとともに、前記ゲート電極の大きさで規定される前記アモルファスシリコン膜への照射可能な領域の範囲内であって、前記チャネル領域の形成領域に隣接し、ソース電極とドレイン電極との下層となる領域を避けるように前記レーザ光を照射させる開口を有している。
また、本発明によるＴＦＴの製造方法は、基板上に成膜されたアモルファスシリコン膜にレーザ光を照射する処理を含むＴＦＴの製造方法であって、上記アモルファスシリコン膜のうちチャネル領域の形成領域を含む領域に上記レーザ光を照射し、上記形成領域を含む領域を加熱溶融させ再結晶化させることにより上記チャネル領域を含むポリシリコン膜を形成させるレーザアニール工程と、上記ポリシリコン膜のうち、上記チャネル領域以外の領域をエッチングにより取り除く工程（除去工程）と、を含み、上記レーザアニール工程では、上記手段のマスクを用いて、上記マスクパターンに対応した前記チャネル領域の形成領域を含む領域に前記レーザ光を照射する。
本発明のマスクによれば、ＴＦＴの製造方法に使用され、電子移動度を高めるマスクを提供することができる。
また、本発明のＴＦＴの製造方法によれば、レーザ光の照射条件が限定される状況下であっても、チャネル領域の形成領域を含む領域にレーザ光を照射するので、その分、熱容量が大きくなることで温度が下がりにくくなり、チャネル領域の再結晶化を促進させ、より電子移動度を高めることができる。さらに、チャネル領域以外のポリシリコン膜は、エッチングで除去するので、そのポリシリコン膜が存在した場合に与えるＴＦＴの特性への影響を考慮しないで済む。
本発明によるＴＦＴの製造方法の第１実施形態を示す工程図である。 図１に示すＴＦＴの製造方法により製造されるＴＦＴの一実施形態を示す断面図である。 本発明によるＴＦＴの製造方法に適用されるレーザアニール装置の一例を示す概要図である。 本発明によるＴＦＴの製造方法で使用する遮光マスク及びマイクロレンズアレイの一構成例を示す平面図である。 図４のＯ−Ｏ線断面図である。 本発明におけるレーザアニール工程の一例を説明する平面図である。 図６においてレーザ光を照射する照射面積の一例を説明する平面図である。 本発明におけるレーザアニール工程の一例を説明する平面図である。 本発明におけるレーザアニール工程の手順を示す説明図である。 本発明における除去工程の一例を説明する平面図である。 除去工程後に、ソース電極及びドレイン電極を積層したＴＦＴの一例を示す平面図である。 図３に示すレーザアニール装置の変形例を示す要部拡大正面図である。 本発明によるＴＦＴの製造方法で使用する遮光マスクの一構成例を示す平面図である。 図１３のＯ−Ｏ線断面図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
図１は、本発明によるＴＦＴの製造方法の第１実施形態を示す工程図である。このＴＦＴは、例えば液晶表示装置等に用いられる。第１実施形態では、本発明の技術的特徴をわかりやすくするため、ＴＦＴの製造方法を大きく４つのステップに分けて説明する。
ステップＳ１は、ＴＦＴの製造方法において、アモルファスシリコン膜の成膜までの複数の工程を１つのブロックで表している。具体的には、ステップＳ１は、公知技術を適宜適用することで、一例として、基板にゲート電極、絶縁膜、アモルファスシリコン膜が順次積層されるまでの処理を含む。
ステップＳ２は、アモルファスシリコン膜のうちチャネル領域の形成領域を含む領域にレーザ光を照射し、その形成領域を含む領域を加熱溶融させ再結晶化させることによりチャネル領域を含むポリシリコン膜を形成させるレーザアニール工程を表している。ここで、チャネル領域の形成領域を含む領域は、その形成領域と、アモルファスシリコン膜が加熱溶融したときに熱を蓄積する蓄積領域とを有する。ここで、蓄積領域にレーザ光が照射されると、照射された領域において、絶縁膜上に積層されているアモルファスシリコン膜の下層領域に熱が蓄積されやすくなる。なお、形成領域にもレーザ光が照射されるので、熱が蓄積されることは言うまでもない。
ステップＳ３は、ステップＳ２のレーザアニール工程で形成されたポリシリコン膜のうち、チャネル領域以外の領域をエッチングにより取り除く工程を表している。
ステップＳ４は、公知技術を適宜適用することで、最終的にＴＦＴの製造を完了するまでの複数の工程を１つのブロックで表している。
図２は、図１に示すＴＦＴの製造方法により製造されるＴＦＴの一実施形態を示す断面図である。図２に示すＴＦＴ１は、基板２上に、ゲート電極３、絶縁膜４、半導体層５の順番に積層されており、さらに、ソース電極６、ドレイン電極７が半導体層５を介して形成されている。
ゲート電極３は、例えば、透明ガラスから成る基板２上に一定の配列ピッチでマトリクス状に複数形成されたもので、基板２に形成されたゲート線３ａ（図６参照）に電気的に接続されている。このゲート電極３は、液晶パネル内のスイッチング素子を選択的に駆動するためのゲートドライブ回路（図示省略）から走査情報が供給されるようになっている。
絶縁膜４は、例えば、リーク電流を抑制するゲート絶縁膜であって、ゲート電極３を覆うようにして被膜されているものである。なお、絶縁膜４は、リーク電流を抑制するものであれば特に限定されない。
半導体層５は、アモルファスシリコン膜８及びポリシリコン膜９を含む。詳細には、半導体層５は、ソース領域５１、チャネル領域５２、ドレイン領域５３を備え、チャネル領域５２は、絶縁膜４を介してゲート電極３の中央部に相当する位置の上層に設けられている。ソース領域５１及びドレイン領域５３は、アモルファスシリコンの半導体層の薄膜で構成され、チャネル領域５２は、ポリシリコンの半導体層の薄膜で構成されている。図中、ポリシリコン膜９は、チャネル領域５２を表している。
ソース電極６は、ゲート線３ａ（図６参照）に交差させて設けられたデータ線（図示省略）に電気的に接続されており、液晶パネル内の各画素電極に信号を与えるソースドライブ回路（図示省略）から信号が供給されるようになっている。
ドレイン電極７は、液晶パネル内の各画素電極にデータ線及びソース電極６を介して提供される信号を供給するものであって、各画素電極に電気的に接続させて設けられている。そして、ソース電極６及びドレイン電極７は、チャネル領域５２を介して接続されており、ソース電極６及びドレイン電極７上には、保護膜（図示省略）が形成されている。
次に、第１実施形態で特徴的なレーザアニール工程（図１に示すステップＳ２）について、以下に説明する。
図３は、本発明によるＴＦＴの製造方法に適用されるレーザアニール装置の一例を示す概要図である。
レーザアニール工程（ステップＳ２）では、図３に示すレーザアニール装置１００を使用して、基板２上に成膜されたアモルファスシリコン膜８（非晶質シリコン膜）にレーザ光を照射してそのアモルファスシリコン膜８を加熱溶融させ再結晶化させることにより、ポリシリコン膜９（多結晶シリコン膜）を形成させるものである。詳細には、レーザアニール装置１００は、この基板２に対して、アモルファスシリコン膜８のうちチャネル領域５２の形成領域を含む領域にレーザ光を照射し、チャネル領域５２を含むポリシリコン膜９を形成する。以下、レーザアニール装置１００の構成例について詳述する。
ここで、レーザアニール装置１００は、構成例として、搬送手段１１と、レーザ照射光学系１２と、アライメント手段１３と、撮像手段１４と、制御部１５とを備える。また、基板２は、第１実施形態に適用される基板の一例であって、複数のデータ線及びゲート線３ａ（図６参照）を縦横に交差させることにより設けられた交差部（図示省略）にゲート電極３（図６参照）を設けたものである。
搬送手段１１は、最上層にアモルファスシリコン膜８が形成された基板２を所定の方向に搬送するものであり、例えば、ゲート線３ａと搬送方向（矢印Ａ１方向）とが平行となるように基板２を位置決めして載置できるようになっている。
搬送手段１１の上方には、レーザ照射光学系１２が配設されている。このレーザ照射光学系１２は、基板２のアモルファスシリコン膜８上へレーザ光Ｌを照射するものである。
ここで、レーザ照射光学系１２は、一例としてレーザ１２１と、そのレーザ１２１が放出するレーザ光Ｌの進行方向の順に、カップリング光学系１２２と、遮光マスク１２３と、マイクロレンズアレイ１２４と、を備える。レーザ１２１は、紫外線のレーザ光Ｌをパルス発光するもので、例えば、波長が３５５ｎｍのＹＡＧ（Yttrium Aluminum Garnet）レーザである。なお、レーザ１２１は、ＹＡＧレーザに限定されず、例えば、波長が３０８ｎｍのエキシマレーザ等、他のパルスレーザを採用してもよい。
また、カップリング光学系１２２は、レーザ１２１から放出されたレーザ光Ｌを拡張すると共に均一化して遮光マスク１２３に照射させるものであり、例えば、図示省略のビームエキスパンダ、フォトインテグレータ、コリメータレンズ等の光学機器を含む。
さらに、遮光マスク１２３は、本発明のマスクの一例であって、レーザ照射光学系１２に設けられたマイクロレンズ１２５（図５参照）を介して、一定の配列ピッチでマトリクス状に配置された同一の開口のマスクパターンを縮小投影して、そのマスクパターンに対応した領域にレーザ光Ｌを照射させるマスクである。このようなマスクパターンを用いることにより、第１実施形態では、１度に複数個所のチャネル領域５２の形成領域を含む領域にレーザ光Ｌを照射させることができる。詳細は、図４、５を用いて説明する。
搬送手段１１は、ゲート電極３、絶縁膜４、アモルファスシリコン膜８が順次積層された後の基板２を所定方向（図３に示すＡ１方向）に搬送する。レーザ照射光学系１２は、遮光マスク１２３を使用し、マイクロレンズ１２５を介してレーザ光Ｌを選択的に照射させる。この遮光マスク１２３を使用することにより、本実施形態では、例えば、図２に示すＴＦＴ１が基板２上に複数製造される。
図４は、本発明によるＴＦＴの製造方法で使用する遮光マスク及びマイクロレンズアレイの一構成例を示す平面図である。図５は、図４のＯ−Ｏ線断面図である。遮光マスク１２３は、図２に示す基板２上に照射されるレーザ光Ｌの照射形状を決めるため、透明な石英基板１２６上に成膜されたクロム（Ｃｒ）又はアルミニウム（Ａｌ）等の遮光膜１２７に開口面積を同じくする複数の開口を有している。
詳細には、遮光マスク１２３は、図４に示すように、一例として、基板２の搬送方向（矢印Ａ１方向）と交差する方向（Ｙ方向）に、ゲート電極３の配列ピッチｗ１で同じ開口面積の開口を一直線に並べて形成している。
また、遮光マスク１２３は、上記搬送方向と同方向（Ｘ方向）のゲート電極３の配列ピッチｗ２と同じピッチで同一の開口面積の開口１２８ａ〜１２８ｅを形成している。開口１２８ａ〜１２８ｅのマスクパターンは、ゲート電極３、絶縁膜４、アモルファスシリコン膜８が順次積層された基板２に対し、アモルファスシリコン膜８のうちチャネル領域５２の形成領域に向けてレーザ光Ｌを照射させる第１パターンと、レーザ光の照射により発生する熱を蓄積する蓄積領域に向けてレーザ光Ｌを照射させる第２パターンとを組み合わせたものである。この第１及び第２パターンを有する開口１２８ａ〜１２８ｅのマスクパターンによって照射される領域については、図６〜図８を用いて後述する。
また、レーザ光Ｌのｎ回ショット（ｎは正の整数）でレーザアニールが行われる場合、一例として、ｎ＝５とすると、各開口は、上記搬送方向に配列ピッチｗ２で５列設けられる。例えば、図４に示す一点鎖線で囲まれた開口１２８ａ群（以下「開口列１２９」という）が、１つの列を形成している。そして、他の列も各々同様に開口１２８ｂ〜１２８ｅ毎に開口列を形成している。さらに、開口列１２９が、搬送方向の最上流に位置している。
マイクロレンズアレイ１２４は、複数のマイクロレンズ１２５を備えたものであり、各開口の像をゲート電極３に対応した領域に縮小投影して合焦させるようになっている。
図３に戻り、アライメント手段１３は、レーザ光Ｌを目標位置に適切に照射させるためのものであり、例えば、基板２が搬送方向に対して左右に振れながら搬送された場合、その基板２の動きに追従させて遮光マスク１２３及びマイクロレンズアレイ１２４を移動させる。
搬送手段１１は、搬送面の下側に撮像手段１４を設けている。この撮像手段１４は、基板２の裏面側から透かして、その基板２の表面に形成されたゲート電極３及びゲート線３ａ（図６参照）を撮影するものである。撮像手段１４は、例えば、複数の受光素子を搬送方向と交差する方向に一直線に並べて備えた細長状の受光面を有するラインカメラである。そして、このラインカメラは、レーザ光Ｌの照射位置が目標位置に合致している否かを判定するために用いられる。
制御部１５は、搬送手段１１、レーザ照射光学系１２、アライメント手段１３及び撮像手段１４を統括的に制御する。なお、搬送手段１１、レーザ照射光学系１２、アライメント手段１３、撮像手段１４及び制御部１５は、電気的に接続されている。
詳細には、制御部１５は、当該照射対象として、ゲート電極３、絶縁膜４、アモルファスシリコン膜８の順に積層されている被照射物を、遮光マスク１２３における開口１２８ａの直下の位置から開口１２８ｅの直下の位置へと、レーザ光Ｌを照射する毎に順番に移動させる。換言すると、制御部１５は、距離ｄ（配列ピッチｗ２）で基板２をステップ移動するようにステップ移動量を制御するものである。これにより、チャネル領域５２を含む領域がステップ移動する度にレーザ光Ｌで照射される。
そして、制御部１５は、ラインカメラからの画像情報を解析し、遮光マスク１２３の開口列の中心線とラインカメラの受光面における長手方向の中心線との一致度に基づいて、レーザ光Ｌの照射位置が目標位置に合致している否かを判定する。合致している場合、制御部１５は、１パルス（１ショット）のレーザ光Ｌの発光指令をレーザ１２１に出力し、これによりレーザ１２１は、レーザ光Ｌを照射するようになっている。合致していない場合、制御部１５は、アライメント手段１３に指令を出して、目標位置に合致するように基板２を移動させた後、レーザ照射を実行する。
次に、図６〜図９を参照してレーザアニール装置１００によるレーザアニール工程の具体的な処理について、説明する。レーザアニール工程では、基板２をステップ移動させる毎に、所定のチャネル領域５２の形成領域を含む領域に対してレーザ照射が実行される。具体的には、レーザアニール工程では、レーザ光Ｌの照射を列毎に５ショットで実行する場合に、上記レーザ光Ｌの照射位置のステップ移動量を距離ｄ（配列ピッチｗ２）に等しい量となるように設定する。
図６は、本発明におけるレーザアニール工程の一例を説明する平面図である。ここで、図３に示す制御部１５は、先ず、矢印Ａ１方向に基板２を移動させて、最初の照射位置に位置決めして停止させる。
次に、制御部１５は、図６に示すように、アモルファスシリコン膜８上へのレーザ光Ｌの照射形状がパターンＰになるように開口１２８ａで整形されたレーザ光Ｌを、ゲート電極３に向けて、最上層のアモルファスシリコン膜８に１ショット照射させる（１回目の照射）。ここで、レーザ光Ｌのレーザパワーは、そのレーザ光Ｌの照射条件の一例として、予め電子移動度がピーク値となるレーザパワーを求めて、そのレーザパワーを採用することが好ましい。これにより、レーザアニール工程では、以下に説明する処理を実行することで、アモルファスシリコン膜８にダメージを与えることなく、電子移動度をさらに高めることができる。
図７は、図６においてレーザ光を照射する照射面積の一例を説明する平面図である。マスクパターンに応じて縮小投影されて照射される照射面積（パターンＰ）は、第１パターンに対応するパターン２０１（寸法Ａ×Ｂの領域）及びパターン２０２（寸法Ｅ×Ｆの領域）と、第２パターンに対応するパターン２００（寸法Ｃ×Ｄの領域）とで構成される。ここで、寸法Ｄの長さは、一例として４μｍである。なお、パターン２０１、２０２が蓄積領域の一例であり、パターン２００がチャネル領域５２の形成領域の一例である。
また、遮光マスク１２３において、開口１２８ａ〜１２８ｅのマスクパターンは、第１パターンと第２パターンの組み合わせにおいて、以下の特徴を有する。このマスクパターンは、ゲート電極３のサイズで規定されるアモルファスシリコン膜８の領域（レーザ照射可能な領域）の範囲内であって、パターン２００（形成領域）に隣接し、ソース電極６とドレイン電極７の下層となる領域を避けるようにレーザ光Ｌを照射させる開口を有している。すなわち、図７に示すような照射面積にしているのは、図２に示すソース領域５１、ドレイン領域５３をポリシリコン化させないため、レーザ光Ｌの照射を避けることが好ましいからである。これにより、ソース領域５１、ドレイン領域５３のリーク電流を抑制させることができる。
図８は、本発明におけるレーザアニール工程の一例を説明する平面図である。図９は、本発明におけるレーザアニール工程の手順を示す説明図である。図９（ａ）〜（ｅ）は、時系列に５回のレーザショットが実行される様子を模式的に表している。なお、このレーザアニール工程では、アモルファスシリコン膜８にパルスのレーザ光Ｌを多重（多数回）照射させることで、最終的にチャネル領域５２を含むポリシリコン膜９を形成する。
図８では、図６に示すパターンＰの領域にレーザ光Ｌを照射した後の状態を例示している。この場合、アモルファスシリコン膜８の照射部分が瞬間加熱されて溶融し、シリコン分子の結合状態がアモルファス（非結晶）状態からポリ（多結晶）状態に変えられ、チャネル領域５２への形成が進行する（図９（ａ）参照）。この際、蓄積領域に照射されたレーザ光Ｌにより、パターン２０１、２０２の領域は、最終的にポリシリコン化されるが、第１実施形態では、このような蓄積領域にレーザ光Ｌを照射することにより、形成領域のみにレーザ光Ｌを照射する場合と比較して、照射面積（表面積）が大きいため、その分、熱容量が大きくなる。これにより、チャネル領域５２の形成領域においてレーザ照射後の温度が下がりにくくなり、その分、チャネル領域５２の再結晶化が促進される。
次に、制御部１５は、２回目の照射をするため、図３に示す矢印Ａ１方向に沿って、基板２を距離ｄだけステップ移動させ、上記と同様にして、開口１２８ｂで整形されたレーザ光Ｌを１ショット照射させる（図９（ｂ）参照）。
これにより、１回目のレーザ光Ｌの照射領域と２回目の照射領域との重なり部分は、１回目の照射領域よりもレーザ光Ｌの照射量が増すので、今回の照射による重なり部分の再結晶化（結晶成長）が促進される。さらに、上記の通り、パターン２０１、２０２の領域で発生した熱の蓄積効果により、チャネル領域５２の再結晶化が促進される。
次に、制御部１５は、基板２を距離ｄだけステップ移動させ、ステップ移動する毎にレーザ照射を行い、基板２の各々のゲート電極３が全て５ショット実行されると、レーザアニール工程が終了する（図９（ｃ）〜（ｅ）参照）。これにより、レーザアニール工程では、アモルファスシリコン膜８へのレーザ光Ｌの多重照射により、最終的にチャネル領域５２を含むポリシリコン膜９を形成できる。
以上、５ショットのレーザ光Ｌによる照射により、蓄積領域（パターン２０１、２０２）への照射の度に、蓄積された熱がその熱容量（蓄熱量）に応じて再結晶化を促進し、良質なチャネル領域５２を含むポリシリコン膜９が形成され得る。
次に、本発明による蓄積領域の除去工程（ステップＳ３）が実行される。
図１０は、本発明における除去工程の一例を説明する平面図である。レーザアニール工程が終了すると、ポリシリコン化されたパターン２０１、２０２の領域（蓄積領域）がエッチングにより取り除かれる。これにより、絶縁膜４上に、半導体層５（ソース領域５１、チャネル領域５２、ドレイン領域５３）が形成される。すなわち、基板２上の蓄積領域がポリシリコン化され、その領域はチャネル領域５２への再結晶化の促進という役割を終えたので、除去工程では、チャネル領域５２を除くポリシリコン化された領域をエッチングにより除去する点を特徴としている。そして、第１実施形態では、結果的にチャネル領域５２のみを良好にポリシリコン化することができる。
次に、最終的にＴＦＴの製造が完了するまでの複数の工程（ステップＳ４）が実行される。
図１１は、除去工程後に、ソース電極及びドレイン電極を積層したＴＦＴの一例を示す平面図である。図１１では、ソース電極６が図１０に示すソース領域５１を覆うように積層され、ドレイン電極７が図１０に示すドレイン領域５３を覆うように積層されると共に、ソース電極６及びドレイン電極７は、チャネル領域５２の一部の上層にも積層されている。図中、幅Ｄは、チャネル領域５２の幅を表している。
そして、第１実施形態では、公知技術を適宜適用することで、最終的にＴＦＴ１を製造することができる。
次に、第２実施形態について説明する。なお、上記第１実施形態と、同じ構成要素については同じ符号を付して説明を省略し、相違点について主に詳述する。
図１２は、図３に示すレーザアニール装置の変形例を示す要部拡大正面図である。第１実施形態では、上述した通り、遮光マスク１２３に形成された複数の開口１２８ａ〜１２８ｅのマスクパターンを、それらの複数の開口１２８ａ〜１２８ｅに個別に対応させて設けられたマイクロレンズ１２５により基板２上に縮小投影する方式を採用した。
一方、第２実施形態では、複数の開口１２８ａ〜１２８ｅを有する遮光マスク１２３ａを、一つの投影レンズ（投影光学系）１１０を使用して基板２上に縮小投影する方式を採用する。したがって、第２実施形態では、図３に示す遮光マスク１２３及びマイクロレンズアレイ１２４の構成が、図１２に示す方式に置き換わる。
図１３は、本発明によるＴＦＴの製造方法で使用する遮光マスクの一構成例を示す平面図である。図１４は、図１３のＯ−Ｏ線断面図である。図１３に示す遮光マスク１２３ａは、図４に示す遮光マスク１２３と比較して、マイクロレンズ１２５が個別に対応付けられていない点が相違するだけである。
図１２に戻り、投影レンズ１１０は、基板２上に遮光マスク１２３ａの倒立像を結像するレンズ構成であっても、正立像を結像するレンズ構成であってもよい。倒立像を結像するレンズ構成の場合、使用する遮光マスクは、マスクパターンの配置が、投影されるマスクパターンの配置と、遮光マスクの中心を軸とする１８０度の回転対称の関係となる。
ここで、図１３に示す遮光マスク１２３ａのような中心軸Ｃ１で左右対称の形状を有するマスクを採用した場合、投影レンズ１１０が、正立像を結像するレンズ構成であるか、倒立像を結像するレンズ構成であるかは、気にしなくてもよいというメリットがある。そこで、以下の説明では、正立像を結像するレンズ構成を使用した場合について説明をする。
投影レンズ１１０が正立像を結像するレンズ構成の場合、図１３に示す遮光マスク１２３ａとして複数の開口１２８ａ〜１２８ｅのマスクパターンは、図４に示す遮光マスク１２３の複数の開口１２８ａ〜１２８ｅのマスクパターンと同様である。この場合、各開口１２８ａ〜１２８ｅの配列ピッチ（ｗ１,ｗ２）は、ＴＦＴ１の形成部であるゲート電極３の縦横配列ピッチを投影レンズ１１０の倍率で換算した値に設定される。
そして、パルスのレーザ光Ｌの照射は、複数の開口１２８ａ〜１２８ｅが基板搬送方向と交差する方向に並ぶ複数の開口列のうち、基板搬送方向最上流に対応して位置する開口列１２９（図１３参照）の結像位置と基板搬送方向最下流に位置する複数の照射対象の各ゲート電極３とが合致したときから開始される。以降のレーザ光Ｌの照射タイミングは、第１実施形態と同様である。
以上より、本発明のＴＦＴの製造方法によれば、レーザ光Ｌの照射条件が限定される状況下であっても、レーザアニール工程にて、遮光マスク１２３又は１２３ａを用いて、チャネル領域５２の形成領域を含む領域（パターンＰ）にレーザ光Ｌを照射するので、加熱溶融時の熱が蓄積しやすくなり、その分、熱容量が大きくなることで温度が下がりにくくなり、チャネル領域の再結晶化を促進させ、より電子移動度を高めることができる。
また、本発明のＴＦＴの製造方法によれば、再結晶化の促進のための熱エネルギーをＴＦＴ１のチャネル領域５２周辺に蓄積できるので、再結晶化促進のためのレーザエネルギーを抑制でき、レーザアニール処理の許容範囲を広げることができる。
さらに、局所的にチャネル領域５２の形成領域のみにレーザ光Ｌを照射すると、上述したような高エネルギーで照射した場合にはアモルファスシリコン膜８がダメージを受ける可能性がある。しかし、本発明のＴＦＴの製造方法によれば、チャネル領域５２の形成領域と蓄積領域とにレーザ光Ｌを照射することで、形成領域の周辺も含めて熱蓄積を行うことでダメージを防ぐことができる。
なお、上記実施形態（第１及び第２実施形態）では、一例として５ショットのレーザ照射の場合について説明したが、例えば、ショット回数を増やす代わりに、チャネル領域５２の形成領域のみにレーザ照射を実行して同様の効果を得ようとすると、その分、ＴＦＴを製造するための装置の処理時間（タクトタイム）が増加する。上記実施形態では、この点においても処理時間を短縮でき、上述したＴＦＴの製造方法は優位性を備えている。
また、従来、レーザ光の照射条件が、例えば、レーザパワー及びショット回数に大きく依存していたが、上記実施形態を採用することにより、レーザパワー、ショット回数及び照射面積の組み合わせで電子移動度を高められるので、レーザ光の照射条件のバリエーションを広げることができる。
以上で説明した上記実施形態は、本発明の好ましい一例を示すものである。上記実施形態で示される構成要素の構造、配置や工程の順序は一例であり、本発明を限定する主旨ではない。例えば、ＴＦＴ１の構造や遮光マスク１２３の形状、マスクパターンの配置等は一例である。また、遮光マスク１２３とマイクロレンズアレイ１２４とを一体化したものを、本発明のマスクとしてもよい。また、例えば、図１に示すステップＳ２の後に、他の工程の処理をした後、ステップＳ３の除去工程を実行してもよい。
なお、上記実施形態においては、基板２を搬送しながらレーザアニールが実施される場合について説明したが、本発明はこれに限られず、設置固定された基板２に対して１ショット、又は複数ショットのレーザ照射によりレーザアニールが実施されるものであってもよい。
また、発明の理解の容易のため、上記実施形態で挙げた各図面における各構成要素の縮尺は必ずしも実際のものと同じであるとは限らない場合がある。また、本発明は、上記各実施形態の記載によって限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。例えば、上記実施形態では、パルスレーザを用いたが、連続的にレーザ光を出力するＣＷ（Continuous Wave）レーザを用いて本発明の効果を実現できるように適宜変更してもよい。また、上記実施形態では、ボトムゲート型（逆スタガ型）のＴＦＴに適用したが、トップゲート型（スタガ型）のＴＦＴに、適用してもよい。
１…薄膜トランジスタ（ＴＦＴ）
２…基板
３…ゲート電極
４…絶縁膜
５…半導体層
６…ソース電極
７…ドレイン電極
８…アモルファスシリコン膜
９…ポリシリコン膜
１２…レーザ照射光学系
１５…制御部
５１…ソース領域
５２…チャネル領域
５３…ドレイン領域
１００…レーザアニール装置
１１０…投影レンズ
１２３、１２３ａ…遮光マスク
１２４…マイクロレンズアレイ
１２５…マイクロレンズ
１２８ａ〜１２８ｅ…開口
Ｌ…レーザ光

Claims (5)

  1. 投影レンズを介して、一定の配列ピッチでマトリクス状に配置されたマスクパターンを縮小投影して、前記マスクパターンに対応した領域にレーザ光を照射させるマスクであって、
    前記マスクパターンが、ゲート電極、絶縁膜、アモルファスシリコン膜の順に積層されている被照射物に対し、前記アモルファスシリコン膜のうちチャネル領域の形成領域に向けて前記レーザ光を照射させる第１パターンと、前記レーザ光の照射により発生する熱を蓄積する蓄積領域に向けて前記レーザ光を照射させる第２パターンとを組み合わせたものであるとともに、前記ゲート電極の大きさで規定される前記アモルファスシリコン膜への照射可能な領域の範囲内であって、前記チャネル領域の形成領域に隣接し、ソース電極とドレイン電極との下層となる領域を避けるように前記レーザ光を照射させる開口を有している、
    ことを特徴とするマスク。
  2. 前記投影レンズは、複数のマイクロレンズであることを特徴とする請求項１に記載のマスク。
  3. 基板上に成膜されたアモルファスシリコン膜にレーザ光を照射する処理を含む薄膜トランジスタの製造方法であって、
    前記アモルファスシリコン膜のうちチャネル領域の形成領域を含む領域に前記レーザ光を照射し、前記形成領域を含む領域を加熱溶融させ再結晶化させることにより前記チャネル領域を含むポリシリコン膜を形成させるレーザアニール工程と、
    前記ポリシリコン膜のうち、前記チャネル領域以外の領域をエッチングにより取り除く工程と、を含み、
    前記レーザアニール工程では、請求項１又は２に記載のマスクを用いて、前記マスクパターンに対応した前記チャネル領域の形成領域を含む領域に前記レーザ光を照射することを特徴とする薄膜トランジスタの製造方法。
  4. 前記投影レンズは、複数のマイクロレンズであることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
  5. 前記チャネル領域の形成領域を含む領域は、該形成領域と、前記アモルファスシリコン膜が加熱溶融したときに熱を蓄積する蓄積領域とから成ることを特徴とする請求項３又は４に記載の薄膜トランジスタの製造方法。
JP2016052087A 2016-03-16 2016-03-16 マスク及び薄膜トランジスタの製造方法 Expired - Fee Related JP6615658B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016052087A JP6615658B2 (ja) 2016-03-16 2016-03-16 マスク及び薄膜トランジスタの製造方法
CN201780016032.2A CN108713244A (zh) 2016-03-16 2017-02-10 薄膜晶体管的制造方法及用于该制造方法的掩模
PCT/JP2017/004985 WO2017159153A1 (ja) 2016-03-16 2017-02-10 薄膜トランジスタの製造方法及びその製造方法に使用するマスク
KR1020187029253A KR20180123524A (ko) 2016-03-16 2017-02-10 박막 트랜지스터의 제조 방법 및 그 제조 방법에 사용하는 마스크
TW106108263A TW201739057A (zh) 2016-03-16 2017-03-14 薄膜電晶體之製造方法及該製造方法所使用之遮罩
US16/115,494 US10818492B2 (en) 2016-03-16 2018-08-28 Method for manufacturing thin film transistor and mask for use in the manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016052087A JP6615658B2 (ja) 2016-03-16 2016-03-16 マスク及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2017168614A JP2017168614A (ja) 2017-09-21
JP6615658B2 true JP6615658B2 (ja) 2019-12-04

Family

ID=59851180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016052087A Expired - Fee Related JP6615658B2 (ja) 2016-03-16 2016-03-16 マスク及び薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US10818492B2 (ja)
JP (1) JP6615658B2 (ja)
KR (1) KR20180123524A (ja)
CN (1) CN108713244A (ja)
TW (1) TW201739057A (ja)
WO (1) WO2017159153A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
JP2019062079A (ja) * 2017-09-26 2019-04-18 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法及び投影マスク
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
CN111162129A (zh) * 2020-01-21 2020-05-15 京东方科技集团股份有限公司 晶体管及其制备方法、显示基板和显示装置
WO2021189445A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3630593B2 (ja) * 1999-09-09 2005-03-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び液晶表示装置
US6731446B2 (en) * 2000-02-03 2004-05-04 Matsushita Electric Industrial Co., Ltd. Method for forming a magnetic pattern in a magnetic recording medium, method for producing a magnetic recording medium, magnetic pattern forming device, magnetic recording medium and magnetic recording device
US6816330B2 (en) * 2000-12-22 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for forming a magnetic pattern in a magnetic recording medium, magnetic recording medium magnetic recording device and photomask
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
JP4845309B2 (ja) * 2000-12-27 2011-12-28 株式会社半導体エネルギー研究所 レーザアニール方法及び半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3967259B2 (ja) * 2001-12-11 2007-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
KR101133827B1 (ko) 2007-12-25 2012-04-06 가부시키가이샤 아루박 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
JP5629480B2 (ja) * 2010-03-15 2014-11-19 株式会社ジャパンディスプレイ 薄膜トランジスタとその製造方法と電気光学装置と電子機器
JP6221088B2 (ja) * 2012-01-31 2017-11-01 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
CN103928341A (zh) * 2014-04-21 2014-07-16 上海和辉光电有限公司 能提高晶粒尺寸的多晶硅制造方法
CN104465401A (zh) * 2014-12-15 2015-03-25 信利（惠州）智能显示有限公司 一种薄膜晶体管低温多晶硅薄膜制备方法
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件

Also Published As

Publication number Publication date
CN108713244A (zh) 2018-10-26
US20190035629A1 (en) 2019-01-31
JP2017168614A (ja) 2017-09-21
KR20180123524A (ko) 2018-11-16
TW201739057A (zh) 2017-11-01
US10818492B2 (en) 2020-10-27
WO2017159153A1 (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6615658B2 (ja) マスク及び薄膜トランジスタの製造方法
JP6655301B2 (ja) レーザアニール装置及び薄膜トランジスタの製造方法
US10622484B2 (en) Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US20190157462A1 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
KR20180118664A (ko) 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판
TWI521563B (zh) 雷射處理裝置
JP4092414B2 (ja) レーザアニール方法
TWI678809B (zh) 薄膜電晶體基板、顯示面板、雷射退火方法
TW202034388A (zh) 雷射退火方法及雷射退火裝置
WO2020184153A1 (ja) レーザアニール装置
WO2021039920A1 (ja) レーザアニール装置およびレーザアニール方法
JP2005276996A (ja) 平面表示装置の製造方法
JP2008288514A (ja) 半導体薄膜の結晶化方法、表示装置の製造方法、薄膜トランジスタ基板及びそれを備えた表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191106

R150 Certificate of patent or registration of utility model

Ref document number: 6615658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees