KR101133827B1 - 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 - Google Patents

박막 트랜지스터의 제조 방법 및 박막 트랜지스터 Download PDF

Info

Publication number
KR101133827B1
KR101133827B1 KR1020107014518A KR20107014518A KR101133827B1 KR 101133827 B1 KR101133827 B1 KR 101133827B1 KR 1020107014518 A KR1020107014518 A KR 1020107014518A KR 20107014518 A KR20107014518 A KR 20107014518A KR 101133827 B1 KR101133827 B1 KR 101133827B1
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
electrode film
laser
drain electrode
Prior art date
Application number
KR1020107014518A
Other languages
English (en)
Other versions
KR20100089895A (ko
Inventor
타로 모리무라
타루 키쿠치
마사노리 하시모토
신 아사리
카즈야 사이토
큐조 나카무라
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20100089895A publication Critical patent/KR20100089895A/ko
Application granted granted Critical
Publication of KR101133827B1 publication Critical patent/KR101133827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

소자 사이에서의 트랜지스터 특성의 불균형을 방지하고 이동도를 높일 수 있는 생산성이 우수한 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 제공한다.
본 발명과 관련되는 박막 트랜지스터의 제조 방법은, 소스 전극막(71) 및 드레인 전극막(72)를 마스크로서 아몰퍼스 실리콘막(4)의 채널부(41)에 고체 그린 레이저(GL)를 조사하여 이동도를 향상시킨다. 고체 그린 레이저의 조사에 의해 아몰퍼스 실리콘막의 채널부를 결정화시키도록 하고 때문에, 종래의 엑시머 레이저를 이용하는 방법에 비해, 레이저 발진 특성을 안정화시키고, 대형 기판에 대해서 면 내에 일정한 출력 특성에서의 레이저 조사가 가능하게 되고, 소자 사이에서의 채널부의 결정도의 불균형을 막을 수 있다. 또한, 레이저 발진기의 메인터넌스 사이클이 길어지기 때문에, 장치의 다운타임 코스트를 저감 할 수 있는 것과 동시에, 생산성을 높이는 것이 가능하게 된다.

Description

박막 트랜지스터의 제조 방법 및 박막 트랜지스터{THIN-FILM TRANSISTOR MANUFACTURING METHOD AND THIN-FILM TRANSISTOR}
본 발명은, 캐리어 이동도가 높은 아몰퍼스 실리콘형 박막 트랜지스터의 제조 방법 및 박막 트랜지스터에 관한 것이다.
근래, 액티브 매트릭스형의 액정 디스플레이가 넓게 이용되고 있다. 액티브 매트릭스형 액정 디스플레이는, 화소 마다 스위칭 소자로서 박막 트랜지스터(TFT)를 가지고 있다.
박막 트랜지스터로서는, 활성층이 폴리 실리콘으로 구성된 폴리 실리콘형 박막 트랜지스터 이외, 활성층이 아몰퍼스 실리콘으로 구성된 아몰퍼스 실리콘형 박막 트랜지스터가 알려져 있다(특허문헌 1 참조).
아몰퍼스 실리콘형 박막 트랜지스터는, 폴리 실리콘형 박막 트랜지스터에 비해, 활성층의 제작이 용이하기 때문에, 비교적 대면적의 기판에 균일하게 성막할 수 있다는 이점이 있다. 그러나, 아몰퍼스 실리콘형 박막 트랜지스터는, 폴리 실리콘형 박막 트랜지스터에 비해 캐리어의 이동도가 낮기 때문에, 보다 고정밀한 디스플레이를 제작하는 것이 곤란하였다.
한편, 소스 전극과 드레인 전극 간에 위치하는 활성층의 채널부를 레이저 아닐에서 결정화 시킴으로써 캐리어의 이동도를 향상시키는 기술이 알려져 있다. 예컨대, 특허문헌 1에는, KrF 엑시머 레이저(파장 248 ㎚)를 이용하여 활성층을 개질(reforming)하고, 이동도를 향상시키는 반도체 장치의 제조 방법이 개시되고 있다.
일본특허공개 평10-56180호 공보(단락[0110])
하지만, 엑시머 레이저는, 활성 가스(희가스, 할로겐 가스 등의 혼합 가스)의 방전을 이용하고 있기 때문에, 레이저 출력이 불안정하고, 대면적 기판에 대한 일정한 레이저 조사에는 적합하지 않다. 이 때문에, 소자 사이에서의 채널부의 결정도가 상이하여 기인한 트랜지스터 특성의 불균형을 초래하기 용이하다는 문제가 있다.
또한, 엑시머 레이저는, 레이저 발진관이나 광학 부품의 활성 가스에 의한 손상과 활성 가스의 순도 열화로 인해, 부품의 교환 빈도가 고체 매질 레이저에 비해 높다. 이 때문에, 장치의 다운타임 코스트 및 런닝코스트가 증대하고, 생산성을 향상시키는 것이 곤란하다고 하는 문제가 있다.
이상과 같은 문제를 고려하여, 본 발명은 소자 사이에서의 트랜지스터 특성의 불균형을 방지하여 캐리어 이동도를 높일 수 있는 생산성이 우수한 아몰퍼스 실리콘형 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명의 일형태와 관련되는 박막 트랜지스터의 제조 방법은, 게이트 전극막 상에 절연막을 형성하는 것을 포함한다. 아몰퍼스 실리콘막은, 상기 절연막 상에 형성된다. 상기 아몰퍼스 실리콘막 상에 소스측과 드레인 측으로 분리된 오믹 컨택트층이 형성되고, 상기 오믹 컨택트층 상에 소스 전극막 및 드레인 전극막이 형성된다. 상기 소스 전극막 및 상기 드레인 전극막을 마스크로서 상기 아몰퍼스 실리콘막에 고체 그린 레이저가 조사된다.
본 발명의 일형태와 관련되는 박막 트랜지스터는, 게이트 전극막, 절연막, 아몰퍼스 실리콘막, 오믹 컨택트층, 소스 전극막, 드레인 전극막, 채널부를 구비한다.
상기 절연막은 상기 게이트 전극막 상에 형성된다. 상기 아몰퍼스 실리콘막은 상기 절연막 상에 형성된다. 상기 오믹 컨택트층은 상기 아몰퍼스 실리콘막 상에 형성되고, 소스와 드레인으로 분리된다. 상기 소스 전극막 및 상기 드레인 전극막은 상기 오믹 컨택트층 상에 형성된다. 상기 채널부는 미결정 구조를 가지고, 상기 소스 전극막 및 상기 드레인 전극막의 사이에 위치하는 상기 아몰퍼스 실리콘막에 고체 그린 레이저를 조사하여 형성된다.
도 1는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다.
도 2는 본 발명의 실시 형태에서 설명하는 실험예의 샘플 구성을 도시하는 개략도이다.
도 3은 본 발명의 실시 형태에서 설명하는 일 실험 결과이고, 게이트 절연막이 질화 실리콘막인 경우의 레이저 아닐 공정에서의 레이저 파워와 캐리어 이동도와의 관계를 도시하는 도면이다.
도 4는 본 발명의 실시 형태에서 설명하는 일 실험 결과이며, 게이트 절연막이 산화 실리콘막인 경우의 레이저 아닐 공정에서의 레이저 파워와 캐리어 이동도와의 관계를 도시하는 도면이다.
본 발명의 일실시 형태와 관련되는 박막 트랜지스터의 제조 방법은, 게이트 전극막 상에 절연막을 형성하는 것을 포함한다. 아몰퍼스 실리콘막은, 상기 절연막 상에 형성된다. 상기 아몰퍼스 실리콘막 상에 소스측과 드레인 측으로 분리된 오믹 컨택트층이 형성되고, 상기 오믹 컨택트층 상에 소스 전극막 및 드레인 전극막이 형성된다. 상기 소스 전극막 및 상기 드레인 전극막을 마스크로서 상기 아몰퍼스 실리콘막에 고체 그린 레이저가 조사된다.
고체 그린 레이저는, 예컨대 532㎚를 중심 파장으로 하는 녹색 파장 대역의 레이저광이고, 1064㎚의 고체 레이저 매질(Nd-YAG/YVO4)의 제2차 고조파로서 발진시킬 수 있다. 이 고체 그린 레이저를 아몰퍼스 실리콘막에 조사 함으로써, 조사 영역을 미결정화한다. 고체 그린 레이저의 조사 영역은, 소스 전극막과 드레인 전극막 사이에 위치하는 아몰퍼스 실리콘막의 채널부에 상당하기 때문에, 해당 채널부의 미결정화에 의한 캐리어의 이동도를 높일 수 있다.
상기 박막 트랜지스터의 제조 방법에 의하면, 고체 그린 레이저의 조사에 의해 아몰퍼스 실리콘막의 채널부를 미결정화시키도록 하고 있기 때문에, 종래의 엑시머 레이저를 이용하는 방법에 비해, 레이저 발진 특성을 안정화 시킬 수 있다. 이에 따라, 대형 기판에 대해서 면내에 일정한 출력 특성에서의 레이저 조사가 가능하게 되고, 소자간에서의 채널부의 결정도의 불균형을 막을 수 있다. 또한, 레이저 발진기의 메인터넌스 사이클이 길어지기 때문에, 장치의 다운타임 코스트를 저감할 수 있음과 동시에, 생산성을 높이는 것이 가능해진다.
고체 그린 레이저는, 연속 레이저이더라도 무방하고 펄스 레이저이더라도 무방하다. 소스 전극막과 드레인 전극막은 레이저 마스크로서 기능한다. 이 때문에, 고체 그린 레이저의 스포트 조사 또는 스캔 조사에 의해 아몰퍼스 실리콘막의 채널부만 을 선택적으로 아닐 할 수 있다.
고체 그린 레이저의 조사 파워는, 요구되는 캐리어 이동도, 아몰퍼스 실리콘막의 하지막인 절연막(게이트 절연막)의 종류에 따라 적당히 조정할 수 있다. 예컨대, 절연막이 질화 실리콘막인 경우, 레이저 파워(에너지 밀도)는 100mJ/㎠ 이상 700mJ/㎠ 이하가 되고, 절연막이 산화 실리콘막인 경우, 레이저 파워(에너지 밀도)는 100mJ/㎠ 이상 700mJ/㎠ 이하가 된다.
아몰퍼스 실리콘막의 형성에는, 전형적으로는, 시란(SiH4)을 원료 가스로 하는 플라스마 CVD법이 이용된다. 이 종류의 반응 가스를 이용하여 아몰퍼스 실리콘막을 형성하는 경우, 막 내에 잔존하는 수소가 캐리어의 이동도에 영향을 미치는 경우가 있다. 때문에, 본 발명에서는, 절연막 상에 아몰퍼스 실리콘막을 형성한 후, 아몰퍼스 실리콘막에 고체 그린 레이저를 조사하기 전에, 아몰퍼스 실리콘막을 고온으로 열처리 한다. 이에 따라, 아몰퍼스 실리콘막 내의 잉여하는 수소를 제거할 수 있다. 또한, 열처리의 분위기는 감압하의 질소 분위기가 되고, 열처리 온도는 400℃ 이상이 된다.
또한, 아몰퍼스 실리콘막의 레이저 개질 후, 해당 아몰퍼스 실리콘막을 감압한 수소 분위기 중에서 열처리 함으로써, 레이저 조사에 의해 증가한 아몰퍼스 실리콘막 내의 미결합 본드(dangling bond)를 소멸시키고, 트랜지스터 특성을 보다 향상시킬 수 있다. 또한 열처리 온도로는, 고온일수록 바람직하고, 예컨대 400℃이다.
그리고, 본 발명의 일실시 형태와 관련되는 박막 트랜지스터는, 게이트 전극막, 절연막, 아몰퍼스 실리콘막, 오믹 컨택트층, 소스 전극막, 드레인 전극막, 채널부를 구비한다.
상기 절연막은, 상기 게이트 전극막 상에 형성된다. 상기 아몰퍼스 실리콘막은, 상기 절연막 상에 형성된다. 상기 오믹 컨택트층은, 상기 아몰퍼스 실리콘막 상에 형성되고, 소스와 드레인으로 분리된다. 상기 소스 전극막 및 상기 드레인 전극막은, 상기 오믹 컨택트층 상에 형성된다. 상기 채널부는, 미결정 구조를 가지고, 상기 소스 전극막 및 상기 드레인 전극막 사이에 위치하는 상기 아몰퍼스 실리콘막에 고체 그린 레이저를 조사하여 형성된다.
이하, 본 발명의 각 실시 형태를 도면에 근거하여 설명한다.
도 1(A)～(F)는 본 발명의 실시 형태에 따른 아몰퍼스 실리콘형 박막 트랜지스터의 제조 방법을 설명하는 각 공정의 주요부 단면도이다.
우선, 도 1(A)에 도시한 바와 같이, 기판(1)의 표면에 게이트 전극막(2)을 형성한다.
기판(1)은 절연 기판이고, 전형적으로는, 유리 기판이다. 게이트 전극막(2)은 예컨대 몰리브덴이나 크롬, 알루미늄 등의 금속 단층막 또는 금속 다층막으로 형성되고, 예컨대 스팩터법에 따라 성막된다. 게이트 전극막(2)은, 포토리소그라피 기술을 이용하여 소정 형상에 패터닝 된다. 게이트 전극막(2)의 두께는, 예컨대 100㎚이다.
다음으로, 도 1(B)에 도시한 바와 같이, 기판(1)의 표면에, 게이트 전극막(2)을 피복 하도록 게이트 절연막(3)을 형성한다.
게이트 절연막(3)은, 질화 실리콘막(SiNx)이나 산화 실리콘막(SiO2) 등으로 형성되고, 예컨대 CVD법에 따라 성막된다. 게이트 절연막(3)의 두께는, 예컨대 200㎚～500㎚ 이다.
계속해서, 도 1(C)에 도시한 바와 같이, 게이트 절연막(3) 상에 아몰퍼스 실리콘막(4)을 형성한다.
아몰퍼스 실리콘막(4)은, 트랜지스터의 활성층에 상당한다. 아몰퍼스 실리콘막(4)은, 예컨대 시란(SiH4)을 원료 가스로 하는 플라스마 CVD법에 따라 형성된다. 아몰퍼스 실리콘막(4)의 막 두께는, 예컨대 50㎚～200㎚이다.
아몰퍼스 실리콘막(4)의 형성 후, 기판(1)을 가열하고, 아몰퍼스 실리콘막(4)의 탈수소처리를 실시한다. 아몰퍼스 실리콘막(4)의 탈수소처리는, 기판(1)을 가열로에 장전하고, 감압 하의 질소 분위기에서, 예컨대 400℃ 이상의 온도로 30분 가열한다. 이 탈수소처리에 의해, 아몰퍼스 실리콘막(4)의 성막시에 막 내에 포함된 여분의 수소가 제거된다.
다음으로, 도 1(D)에 도시한 바와 같이, 아몰퍼스 실리콘막(4) 상에, 오믹 컨택트층(5)과 전극층(6)을 순서대로 적층한다.
오믹 컨택트층(5)은, 예컨대 n＋형 아몰퍼스 실리콘과 같은 저저항 반도체막으로 형성되고, 전극층(6)은, 예컨대 알루미늄과 같은 금속막으로 형성된다. 오믹 컨택트층(5)은, 아몰퍼스 실리콘막(4)과 전극층(6) 사이의 오믹 컨택트와 밀착성 향상을 위해 형성된다. 오믹 컨택트층(5)의 두께는, 예컨대 50㎚이고, 전극층(6)의 두께는, 예컨대 500㎚이다.
계속해서, 도 1(E)에 도시한 바와 같이, 아몰퍼스 실리콘막(4)을 통해 분리되도록 오믹 컨택트층(5) 및 전극층(6)을 소정 형상으로 패터닝하고, 소스와 드레인을 형성한다. 전극층(6)은, 소스 전극막(71) 및 드레인 전극막(72)으로 분리하여 형성된다.
이에 따라, 아몰퍼스 실리콘막(4)의 일부는, 소스와 드레인 사이에서 외부로 노출된다. 또한, 이 소스와 드레인의 형성 공정과는 별도로, 도시한 바와 같이 아몰퍼스 실리콘막(4) 및 게이트 절연막(3)을 패터닝하여 소자를 분리한다. 패터닝 방법은 특별히 한정되지 않고, 예컨대 습식 에칭법이 이용되지만, 드라이 에칭법을 이용하여도 무방하다.
다음으로, 도 1(F)에 도시한 바와 같이, 소스 전극막(71)과 드레인 전극막(72) 사이에 위치하는 아몰퍼스 실리콘막(4)의 채널부(41)에 고체 그린 레이저(GL)를 조사한다.
아몰퍼스 실리콘막(4)의 채널부(41)는, 게이트 전극(2)에 소정의 전압이 인가되었을 때에, 소스와 드레인 사이에서의 캐리어(전자 또는 홀)의 이동 영역(채널부)을 구성한다. 레이저 조사의 아닐 효과에 의해, 아몰퍼스층으로 구성되는 채널부(41)는 미세 결정층에 개질되고, 그 결과, 후술하는 바와 같이 캐리어의 이동도를 높일 수 있다.
본 실시 형태에서, 고체 그린 레이저(GL)는, 532㎚를 중심 파장으로 하는 녹색 파장 대역의 레이저광이 이용되고, 1064㎚의 고체 레이저 매질(Nd-YAG/YVO4)의 발진 레이저를 KTP 등의 비선형 광학 결정을 통한 제2차 고조파로서 발진된다.
고체 그린 레이저(GL)는, 연속 레이저이더라도 무방하고 펄스 레이저이더라도 무방하다. 본 실시 형태에서는, 펄스 레이저가 이용되고, 1 펄스 당의 주파수는 4kHz, 스캔 속도는 매초 8mm이다. 소스 전극막(71)과 드레인 전극막(72)은 레이저 마스크로서 기능한다. 이 때문에, 고체 그린 레이저(GL)의 스캔 조사에 의해, 아몰퍼스 실리콘막의 채널부 만을 선택적으로 아닐 할 수 있다.
　고체 그린 레이저의 조사 파워는, 요구되는 캐리어 이동도, 아몰퍼스 실리콘막의 하지막인 절연막(게이트 절연막)의 종류에 따라 적당히 조정할 수 있다. 예컨대, 절연막이 질화 실리콘막인 경우, 레이저 파워(에너지 밀도)는 100mJ/㎠ 이상 700mJ/㎠ 이하가 되고, 절연막이 산화 실리콘막인 경우, 레이저 파워(에너지 밀도)는 100mJ/㎠ 이상 700 mJ/㎠ 이하가 된다.
레이저 파워에 따라서는, 레이저 조사의 데미지에 의해 아몰퍼스 실리콘막(채널부(41)) 내에 미결합 본드가 증가하고, 캐리어 이동도의 대폭적인 향상을 도모할 수 없는 경우가 있다. 때문에, 본 실시 형태에서는, 채널부(41)의 레이저 아닐 후, 감압 하의 수소 분위기 하에서 기판(1)을 열처리 함으로써, 아몰퍼스 실리콘막(4) 내에 미결합 본드를 수소와 결합시켜 소멸시키고, 후술하는 바와 같이 캐리어 이동도의 더 나은 향상을 도모하도록 하고 있다.
본 실시 형태에 의하면, 아몰퍼스 실리콘막(4)의 채널부(41)의 개질 레이저로서 고체 그린 레이저(GL)를 이용하고 있기 때문에, 종래의 엑시머 레이저를 이용하는 방법에 비해, 레이저 발진 특성을 안정화 시킬 수 있다. 이에 따라, 대형 기판에 대해서 면 내에 일정한 출력 특성에서의 레이저 조사가 가능하게 되고, 소자 사이에서의 채널부의 결정도의 불균형을 막을 수가 있다. 또한, 레이저 발진기의 메인터넌스 사이클이 길어지기 때문에, 장치의 다운타임 코스트를 저감할 수 있는 것과 동시에, 생산성을 높이는 것이 가능해진다.
다음으로, 이상과 같이 하여 제조되는 박막 트랜지스터의 트랜지스터 특성에 대해 설명한다.
도 2는, 실험에 이용한 샘플의 개략 구성도이다. 도에서, 12는 기판 및 게이트 전극(G)으로서의 실리콘 기판, 13은 게이트 절연막으로서의 질화 실리콘막 또는 산화 실리콘막(230㎚), 14는 아몰퍼스 실리콘막(100㎚), 15는 오믹 컨택트층으로서의 n＋형 아몰퍼스 실리콘(50㎚), 16은 전극층으로서의 알루미늄막, S 및 D는 각각, 전극층(16)을 패터닝하여 형성된 소스 전극막 및 드레인 전극막이다.
실험에서는, 우선 소스 전극막(S) 및 드레인 전극막(D) 사이에 위치하는 아몰퍼스 실리콘막(14)의 영역(채널부)에 고체 그린 레이저를 조사하고, 다음으로, 수소 분위기 하에서의 열처리(아닐)를 400℃에서 30분 시행한다. 이 수소 분위기 하에서의 열처리(아닐)는 고온에서 처리될수록 높은 이동도의 개선 효과가 나타나는 것이 확인되고 있다. 바람직한 열처리 온도는, 400℃ 이상이다.
고체 그린 레이저의 레이저 파워와, 소스-드레인 간의 캐리어 이동도와의 관계를 조사한 결과를 도 3 및 도 4에 도시한다. 도 3은, 게이트 절연막(13)을 질화 실리콘막으로 구성한 샘플의 예를 도시하고 있고, 도 4는, 게이트 절연막(13)을 산화 실리콘막으로 구성한 샘플의 예를 도시하고 있다.
도 3에 도시한 예에서는, 레이저 파워가 400mJ/㎠ 넘는 부근에서 서서히 이동도가 향상하고, 570mJ/㎠ 부근에서 피크치에 이른다. 이는, 레이저 아닐에 의해 채널부가 아몰퍼스 구조에서 미결정 구조로 개질되고, 저저항화하기 때문으로 생각된다. 그러나, 레이저 파워가 570mJ/㎠를 넘으면, 이동도는 저하되는 경향이 있다. 그 이유로는, 채널부의 결정도의 불균형이나 용해 등이 고려된다. 이 실험의 결과에서는, 2㎠/Vs의 이동도를 얻을 수 있는 레이저 파워는, 530mJ/㎠ 이상 610mJ/㎠ 이하의 범위인 것을 알 수 있다.
한편, 도 4에 도시한 예에서는, 레이저 파워의 증가에 따라 이동도도 향상하고, 490mJ/㎠에서 피크치에 이르는 것을 알 수 있다. 그러나, 레이저 파워가 490mJ/㎠를 넘으면, 이동도가 급격하게 저하한다. 이 실험의 결과에서는, 2㎠/Vs의 이동도를 얻을 수 있는 레이저 파워는, 320mJ/㎠ 이상 530mJ/㎠ 이하의 범위인 것을 알 수 있다.
또한, 이동도의 변화는, 레이저의 피치, 아몰퍼스 실리콘막(14)의 두께 또는 성막 조건, 절연막의 종류 또는 성막 조건 등의 조건에 의해 다르다. 발명자의 실험에 의하면, 2㎠/Vs 이상의 이동도를 얻을 수 있는 레이저 파워는, 상기의 조건에 따라 100mJ/㎠ 이상 700mJ/㎠ 이하 사이에서 변화한다. 이 때문에, 조건에 따라, 이 범위에서 최적한 레이저 파워를 선택할 수 있다.
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상술의 실시 형태에만 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 변경을 가할 수 있음은 물론이다.
예컨대 이상의 실시 형태에서는, 아몰퍼스 실리콘막(4)(채널부(41))으로의 레이저 아닐에 고체 그린 레이저의 스캔 조사를 예로 들어 설명하였지만, 이에 한정되지 않고, 채널부(41)을 향한 고체 그린 레이저의 스포트 조사에 의해서도, 상술과 같은 효과를 얻을 수 있다.
1 : 기판 2, 12 : 게이트 전극막
3, 13 : 게이트 절연막 4, 14 : 아몰퍼스 실리콘막
5, 15 : 오믹 컨택트층 6, 16 : 전극층
71 : 소스 전극막 72 : 드레인 전극막
GL : 고체 그린 레이저

Claims (6)

  1. 게이트 전극막 상에 절연막을 형성하는 단계;
    상기 절연막 상에 아몰퍼스 실리콘막을 형성하는 단계;
    상기 아몰퍼스 실리콘막 상에 소스측과 드레인 측으로 분리된 오믹 컨택트층과, 상기 오믹 컨택트층 상에 소스 전극막 및 드레인 전극막을 형성하는 단계;
    상기 소스 전극막 및 상기 드레인 전극막을 마스크로서 상기 아몰퍼스 실리콘막에 고체 그린 레이저를, 100mJ/㎠로부터 700mJ/㎠의 에너지 밀도로 상기 소스 전극막과 상기 드레인 전극막 사이에 스캔 조사 함으로써, 상기 소스 전극막 및 상기 드레인 전극막 사이에, 캐리어 이동을 위한 미결정 구조의 채널부를 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 절연막을 형성하는 단계는,
    상기 절연막으로서 질화 실리콘막을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 절연막을 형성하는 단계는,
    상기 절연막으로서 산화 실리콘막을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 절연막 상에 상기 아몰퍼스 실리콘막을 형성한 후, 상기 아몰퍼스 실리콘막에 상기 고체 그린 레이저를 조사하기 전에, 상기 아몰퍼스 실리콘막을 열처리하는 단계
    를 더 포함하는 박막 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 아몰퍼스 실리콘막에 상기 고체 그린 레이저를 조사한 후, 상기 아몰퍼스 실리콘막을 수소 분위기 하에서 열처리하는 단계
    를 더 포함하는 박막 트랜지스터의 제조 방법.
  6. 게이트 전극막과,
    상기 게이트 전극막 상에 형성된 절연막과,
    상기 절연막 상에 형성된 아몰퍼스 실리콘막과,
    상기 아몰퍼스 실리콘막 상에 형성되고, 소스와 드레인으로 분리된 오믹 컨택트층과,
    상기 오믹 컨택트층 상에 형성된 소스 전극막 및 드레인 전극막과,
    상기 소스 전극막 및 상기 드레인 전극막 사이에 위치하는 상기 아몰퍼스 실리콘막에 상기 소스 전극막 및 상기 드레인 전극막을 마스크로서 고체 그린 레이저를 100mJ/㎠로부터 700mJ/㎠의 에너지 밀도로 상기 소스 전극막과 상기 드레인 전극막 사이에 스캔 조사하여 형성된 미결정 구조의 채널부
    를 구비하는 박막 트랜지스터.
KR1020107014518A 2007-12-25 2008-12-12 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 KR101133827B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-332774 2007-12-25
JP2007332774 2007-12-25
PCT/JP2008/072685 WO2009081775A1 (ja) 2007-12-25 2008-12-12 薄膜トランジスタの製造方法及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
KR20100089895A KR20100089895A (ko) 2010-08-12
KR101133827B1 true KR101133827B1 (ko) 2012-04-06

Family

ID=40801081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014518A KR101133827B1 (ko) 2007-12-25 2008-12-12 박막 트랜지스터의 제조 방법 및 박막 트랜지스터

Country Status (7)

Country Link
US (1) US8673705B2 (ko)
JP (1) JP4856252B2 (ko)
KR (1) KR101133827B1 (ko)
CN (1) CN101939829B (ko)
DE (1) DE112008003488B4 (ko)
TW (1) TW200939357A (ko)
WO (1) WO2009081775A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013080248A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタアレイの製造方法、薄膜トランジスタアレイ及び表示装置
JP6615658B2 (ja) 2016-03-16 2019-12-04 株式会社ブイ・テクノロジー マスク及び薄膜トランジスタの製造方法
US20190140102A1 (en) * 2016-04-25 2019-05-09 Sakai Display Products Corporation Thin film transistor, display device, and thin film transistor manufacturing method
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
WO2019075454A1 (en) * 2017-10-13 2019-04-18 The Trustees Of Columbia University In The City Of New York SYSTEMS AND METHODS FOR BEAM POINT CRYSTALLIZATION AND LINEAR BEAM
CN113611752B (zh) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362971A (ja) * 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JP2007220918A (ja) * 2006-02-16 2007-08-30 Ulvac Japan Ltd レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JPH07118443B2 (ja) 1984-05-18 1995-12-18 ソニー株式会社 半導体装置の製法
JPH04186735A (ja) 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
CN100367479C (zh) * 2005-02-06 2008-02-06 友达光电股份有限公司 一种薄膜晶体管的制造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362971A (ja) * 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JP2007220918A (ja) * 2006-02-16 2007-08-30 Ulvac Japan Ltd レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法

Also Published As

Publication number Publication date
CN101939829B (zh) 2013-03-27
JP4856252B2 (ja) 2012-01-18
US20100301339A1 (en) 2010-12-02
US8673705B2 (en) 2014-03-18
DE112008003488B4 (de) 2012-01-19
KR20100089895A (ko) 2010-08-12
JPWO2009081775A1 (ja) 2011-05-06
WO2009081775A1 (ja) 2009-07-02
TW200939357A (en) 2009-09-16
DE112008003488T5 (de) 2010-10-21
CN101939829A (zh) 2011-01-05

Similar Documents

Publication Publication Date Title
US7608492B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
KR101133827B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JPH11233790A (ja) 薄膜トランジスタの製造方法
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
KR20010109211A (ko) 반도체 장치의 제조 방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
TWI381431B (zh) 半導體裝置及其製造方法
JPH0794756A (ja) 半導体装置の作製方法
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JP2522470B2 (ja) 薄膜集積回路の製造方法
JP2009147256A (ja) ディスプレーデバイス用半導体装置の製造方法
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP4239744B2 (ja) 薄膜トランジスタの製造方法
US20040106240A1 (en) Process for forming polysilicon layer and fabrication of thin film transistor by the process
JP2010165744A (ja) 半導体装置及びその製造方法
JP2001057432A (ja) 薄膜素子の転写方法
JP3462157B2 (ja) 半導体装置の作製方法
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
JPH09237767A (ja) 半導体装置の製造方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JP3393857B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151215

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180131

Year of fee payment: 7