JPH04186735A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04186735A
JPH04186735A JP31719890A JP31719890A JPH04186735A JP H04186735 A JPH04186735 A JP H04186735A JP 31719890 A JP31719890 A JP 31719890A JP 31719890 A JP31719890 A JP 31719890A JP H04186735 A JPH04186735 A JP H04186735A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
semiconductor
film
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31719890A
Other languages
English (en)
Inventor
Tatsuo Yoshioka
吉岡 達男
Yutaka Miyata
豊 宮田
Tetsuya Kawamura
哲也 川村
Hiroshi Tsutsu
博司 筒
Mamoru Furuta
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31719890A priority Critical patent/JPH04186735A/ja
Publication of JPH04186735A publication Critical patent/JPH04186735A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、透光性基板上に低温(< 600℃)状態で
薄膜トランジスタ(以下TPTと称する)を形成するた
めの半導体装置の製造方法に関すいて多結晶シリコン薄
膜の形成方法には、石英等の基板上にL P −CV 
D (Low Pressure −Chemical
 Vapour Deposition:低圧化学気相
堆積)法等により600℃以上の温度で直接多結晶シリ
コン薄膜を堆積する方法と、レーザー光等のエネルギー
光を用いて水素化アモルファスシリコン薄膜等を溶融し
て結晶化させ多結晶シリコン薄膜を形成する方法等があ
る。
またレーザー光を用いて水素化アモルファスシリコン薄
膜等を溶融して結晶化を行ない多結晶シリコンTPTを
作製する場合、素子の構成とじてはゲート電極が半導体
層よりも上部(チャネル領域が半導体層の上部)にある
類スタガ型かもしくはコプレーナ型が半導体層へのドー
ピングが容易に行なえるため主流となっている。
発明が解決しようとする課題 しかじなかぜら上記従来の構成では、直接基板上に多結
晶シリコン薄膜を堆積し多結晶シリコンTPTを作製す
る場合、基板を最低でも600℃程度に加熱する必要が
あり、TPTに用いる基板が限定されてしまう等の課題
がある。
また、従来の多結晶シリコンTPTの素子構成の主流で
ある類スタガ型またはコプレーナ型ではゲート絶縁膜が
半導体層の上部に形成されるため、半導体層の堆積後に
ゲート絶縁膜を堆積することになるが、低温プロセスに
よるTPTでは成膜時にダメージの少ない熱酸化膜等の
高温プロセスを用いることができない。そこで、例えば
プラズマCVD法等でゲート絶縁膜としてシリコン窒化
膜を堆積した場合、下地となる水素化アモルファスシリ
コン薄膜表面にシリコン窒化膜堆積時のプラズマがダメ
ージを与えることになり、良好なチャネルを形成するこ
とが困難となる。これは、スパッタ法等で二酸化シリコ
ン(SiO2)や酸化タンタル(Ta20x )等を堆
積したときにも同様なことが言える。
また、現行の水素化アモルファスシリコンTPTは多結
晶シリコンTPTとは異なり、逆スタガ型を用いて作製
する場合が主流であり、この水素化アモルファスシリコ
ンTPTの半導体層を多結晶シリコン薄膜に置き換えた
場合や多結晶シリコンTPTと水素化アモルファスシリ
コンTPTを同一基板上に構成する場合を考えると、類
スタガ型やコプレーナ型では現行のプロセスとの整合性
が悪いなどの課題がある。
さらに、レーザー光照射により形成される多結晶シリコ
ンTPTではれチャネルまたはpチャネルトランジスタ
を作製する際に、半導体薄膜堆積後、チャネル領域に不
純物をドープする工程を導入すると成膜プロセスが複雑
となり、マスク枚数が現行の逆スタガ型水素化アモルフ
ァスシリコンTPTプロセスと比較してかなり増加する
という課題がある。
本発明は上記従来の課題を解決するもので、低温プロセ
スにより多結晶シリコンTPTを製造できる半導体装置
の製造方法を提供することを目的とする。
課題を解決するための手段 この目的を達成するために、本発明では逆スタガ型の構
造を採り、透光性基板の上に電極を形°成し、その上に
ゲート絶縁膜と第1の半導体薄膜(水素化アモルファス
シリコン薄膜等)を連続成膜しているが、ゲート絶縁膜
の上に堆積する第1の半導体薄膜に予め不純物を低濃度
でドープし、次にチャネル領域をマスク用薄膜で覆った
状態で高濃度の不純物を含んだ第2の半導体薄膜を極薄
く堆積させた後、マスク用薄膜をエツチングして半導体
薄膜をリフトオフし、レーザー光を照射する構成を有し
ている。
作用 この構成によって、低温(< 600℃)で多結晶シリ
コン薄膜を形成できるため透光性基板の選択範囲が広が
る。
また逆スタガ型構造を採ることにより、半導体薄膜がゲ
ート絶縁膜の後から形成されるためチャネル領域が半導
体薄膜の下部となり、プラズマのダメージを受けること
なく良好なチャネルを形成することが容易である。
さらに、ゲート絶縁膜上に堆積する第1の半導体薄膜に
予め不純物を低濃度でドープし、次にチャネル領域以外
に高濃度の不純物を含んだ第2の半導体薄膜を極薄く形
成することにより、その後のレーザー光照射による溶融
・結晶化で低濃度のチャネル領域と高濃度のソース・ド
レインf[を容易に形成することが可能である。また、
チャネル領域の不純物濃度の制御も堆積する半導体薄膜
の不純物濃度を変化させることにより容易に行なうこと
ができる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
第1図fat〜(glは本発明の一実施例によるnチャ
ネル多結晶シリコン窒化膜の製造工程図である。
第1図(alは透光性基板1の上にスバ・ツタ法等によ
り金属薄膜を堆積した後、所定の形状にエツチングし、
ゲート電極2を形成したものである。透光性基板1には
ガラスや石英等を、金属薄膜にはクロム(Cr)等を用
いる。第1図(blは透光性基板1の上に絶縁性薄膜3
及び3′と第1の半導体薄膜4を堆積した後、マスク用
薄膜5をチャネル領域に形成したものである。絶縁性薄
膜3はスパッタ法または陽極酸化法等により形成したT
20、か常圧CVD法等で成膜した5i02等である。
絶縁性薄膜3′と第1の半導体薄膜4はプラズマCVD
法によりシリコン窒化膜(以下絶縁性薄膜3′と同じ符
号を使用する)と原材料としてSiH<または5i2H
sにH2とB2H,sを混合した混合ガスを用いB(ボ
ロン)を1014〜1017CITl−3ドープした低
濃度のp型水素化アモルファスシリコン薄膜(以下第1
の半導体薄膜4と同じ符号を使用する)を連続成膜する
ことにより形成する。
ここでn型水素化アモルファスシリコン薄膜4の膜厚は
300〜3000人とする。このようにしてシリコン窒
化膜3′の上に水素化アモルファスシリコン薄膜4と連
続成膜することにより、シリコン窒化膜3′と水素化ア
モルファスシリコン薄膜4の界面を大気中にさらすこと
なく形成できるため自然酸化膜の影響がない。さらに、
通常プラズマCVD法でシリコン窒化膜3′と水素化ア
モルファスシリコン薄膜4を堆積する場合、典型的な高
周波電力密度は水素化アモルファスシリコン薄膜4の堆
積時に比べてシリコン窒化膜3′の堆積時の方が10倍
程度大きいため、水素化アモルファスシリコン薄膜4の
上にシリコン窒化膜3’を堆積する場合に比べてシリコ
ン窒化膜3′の上に水素化アモルファスシリコン薄膜4
を堆積する場合の方が膜表面へのプラズマダメージが少
なく良好な界面を形成することができる。また、水素化
アモルファスシリコン薄膜4のB濃度を変化させること
によりチャネル領域の不純物濃度を制御することができ
る。マスク用薄膜5はフォトレジストやシリコン窒化膜
等の膜を用いる。第1図(C1は第2の半導体薄膜6を
堆積したものである。この第2の半導体薄膜6は原材料
としてSiH<または512H6にH2とB2H6を混
合した混合ガスを用いプラズマCVD法によりP(リン
)を10 ”〜102’cm−3ドープした高濃度(7
)n型水素化アルモファスシリコン薄膜(以下第2の半
導体薄膜6と同じ符号を使用する)を堆積したものであ
る。このn型水素化アモルファスシリコン薄膜6の膜厚
は30〜300人とする。なお、本実施例では、第1.
第2の半導体薄膜を形成するのにプラズマCVD法を用
いた例を示したが、他に熱分解または光分解によるCV
D法を用いることができる。また、使用原材料もS i
 H,、S 12H6に限るものではなく、用いるCV
D法で分解し、シリコン膜が堆積できるものであればよ
い。また不純物を添加するためのガスもPH3+、B2
 H6以外のガスも使用できる。第1図(dlは第1図
(C1のマスク用薄膜5をエツチングによりリフトオフ
してチャネル領域から高濃度のn型水素化アモルファス
シリコン薄膜6を取り除いたものである。
第1図telはレーザー光照射により第1の半導体薄膜
4と第2の半導体薄膜6を溶融・結晶化したものである
。レーザーには、エキシマレーザ−やArレーザー等を
用いる。ここでレーザー光の照射前には透光性基板1を
真空容器中に保持した状態で排気しながら200〜60
0℃に加熱して水素化アモルファスシリコン薄膜5.6
中の脱水素処理を行なっておく必要がある。なお、この
脱水素処理は窒素雰囲気または水素雰囲気中で行なって
も同様の効果が得られる。これは、脱水素処理を行なわ
ない水素化アモルファスシリコン薄膜5,6をレーザー
光で溶融すると、膜中の水素が急激に加熱され膜外へ放
出する際に膜に大きなダメージを与えるためである。ま
た、レーザー光照射により形成される多結晶シリコン薄
膜は、形成された粒界にダングリングボンドが多数存在
しているために良好な電気特性を示さない。そこで、レ
ーザー光を照射した後の基板を100〜400℃で加熱
した状態で真空度を10−3から10Torrの水素雰
囲気中または水素プラズマ雰囲気中で処理することによ
りダングリングボンドを減少サセ電気特性を向上させる
。以上のような処理を行なうことにより、高濃度n型多
結晶シリコン薄膜(ソースまたはドレイン領域)8と低
濃度p型子結晶シリコン薄膜(チャネル領域)9を形成
することができる。第1図(flはチャネル領域上に絶
縁膜10を所定の形状に形成したものである。この絶縁
膜10にはプラズマCVD法で堆積したシリコン窒化膜
等を用いる。第1図(glは絶縁膜10を形成した透光
性基板1の上に金属薄膜を堆積した後、金属薄膜と多結
晶シリコン薄膜8.9を所定の形状にエツチングしてソ
ース電極11及びドレイン電極11を形成したものであ
る。この金属薄膜にはアルミ (AI)、モリブデンシ
リサイド(MoSi)またはチタン(Ti)等を用いる
次に、pチャネル多結晶シリコン窒化膜の作製プロセス
について説明する。pチャネルTPTの作製プロセスは
、第1図に示す第1の半導体薄膜4の代わりにPを10
 ”〜10 ”on−3ドープした低濃度のn型水素化
アモルファスシリコン薄膜を、また第2の半導体薄膜6
の代わりにBを1017〜1−01−021aドープし
た高濃度のp量水素化アモルファスシリコン薄膜を用い
たもので、その他は第1図に示すチャネル多結晶シリコ
ンTPTの実施例に記載したプロセスと同様である。
発明の効果 以上のように本発明では、 (1)水素化アモルファスシリコン薄膜ヲレーザー光に
より溶融し、結晶化して多結晶シリコンを形成すること
により低温(<600℃)プロセスが可能となり、透光
性基板の選択の幅が広がる。
(2)  素子の構造を逆スタガ型とすることによりゲ
ート絶縁膜と半導体薄膜の界面を良好に形成することが
可能である。
(3)異なる濃度の不純物を含んだ2層の半導体層(水
素化アモルファスシリコーン薄膜)を所定の形状に形成
し、レーザー照射で溶融し、結晶化することにより所定
の不純物濃度のチャネル領域及びソース・ドレイン領域
を有する多結晶シリコンTPTを容易に形成することか
可能である。
等の効果を得ることができる。
【図面の簡単な説明】
第1図(al〜tg+は本発明の一実施例によるnチャ
ネルトランジスタの製造工程の図である。 1・・・・・・透光性基板、2・・・・・・ゲート電極
(電極)、3.3′・・・・・・絶縁性薄膜、4・・・
・・・第1の半導体薄膜、5・・・・・・マスク用薄膜
、6・・・・・・第2の半導体薄膜、7・・・・・・レ
ーザー光。

Claims (1)

  1. 【特許請求の範囲】 (1)透光性基板の上に電極を所定の形状に形成する第
    1の工程と、前記透光性基板と前記電極の上に絶縁性薄
    膜を堆積する第2の工程と、前記絶縁性薄膜の上に不純
    物を含む第1の半導体薄膜を堆積する第3の工程と、前
    記第1の半導体薄膜の上に前記電極を覆うマスク用薄膜
    を形成する第4の工程と、前記第1の半導体薄膜と前記
    マスク用薄膜の上に不純物を含む第2の半導体薄膜を堆
    積する第5の工程と、前記マスク用薄膜を除去する第6
    の工程と、前記第1、第2の半導体薄膜にレーザ光を照
    射する第7の工程とを少なくとも有することを特徴とす
    る半導体装置の製造方法。 (2)第1または第2の半導体薄膜は、シラン(SiH
    _4)またはジシラン(Si_2H_6)の主原料ガス
    と水素(H_2)、フォスフィン(PH_3)およびジ
    ボラン(B_2H_6)のうち少なくとも1種類以上と
    を含む混合ガスをプラズマ、熱または光を用いて分解し
    、堆積されることを特徴とする請求項1記載の半導体装
    置の製造方法。 (3)第1の半導体薄膜の不純物濃度よりも第2の半導
    体薄膜の不純物濃度を高くすることを特徴とする請求項
    1記載の半導体装置の製造方法。(4)真空中で絶縁性
    薄膜を堆積した後、真空状態を維持した状態で第1の半
    導体薄膜を堆積することを特徴とする請求項1記載の半
    導体装置の製造方法。 (5)第1と第2の半導体薄膜を堆積した後に、真空、
    窒素雰囲気または水素雰囲気のうち何れかの状態のもと
    で200〜600℃の温度範囲で熱処理を行なうことを
    特徴とする請求項1記載の半導体装置の製造方法。 (6)レーザー光を照射した後、基板温度を100〜4
    00℃、真空を10^−^3〜10Torrの水素雰囲
    気中または水素プラズマ雰囲気中で処理を行なうことを
    特徴とする請求項1記載の半導体装置の製造方法。
JP31719890A 1990-11-20 1990-11-20 半導体装置の製造方法 Pending JPH04186735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31719890A JPH04186735A (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31719890A JPH04186735A (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04186735A true JPH04186735A (ja) 1992-07-03

Family

ID=18085556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31719890A Pending JPH04186735A (ja) 1990-11-20 1990-11-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04186735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447561B1 (ko) * 1995-09-29 2004-11-03 소니 가부시끼 가이샤 박막반도체장치의제조방법
WO2009081775A1 (ja) * 2007-12-25 2009-07-02 Ulvac, Inc. 薄膜トランジスタの製造方法及び薄膜トランジスタ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893243A (ja) * 1981-11-30 1983-06-02 Toshiba Corp ポリシリコン薄膜半導体の改善方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH01290264A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 薄膜トランジスタ
JPH02130837A (ja) * 1988-11-10 1990-05-18 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH02177443A (ja) * 1988-12-28 1990-07-10 Sony Corp 薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893243A (ja) * 1981-11-30 1983-06-02 Toshiba Corp ポリシリコン薄膜半導体の改善方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH01290264A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 薄膜トランジスタ
JPH02130837A (ja) * 1988-11-10 1990-05-18 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH02177443A (ja) * 1988-12-28 1990-07-10 Sony Corp 薄膜トランジスタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447561B1 (ko) * 1995-09-29 2004-11-03 소니 가부시끼 가이샤 박막반도체장치의제조방법
WO2009081775A1 (ja) * 2007-12-25 2009-07-02 Ulvac, Inc. 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP4856252B2 (ja) * 2007-12-25 2012-01-18 株式会社アルバック 薄膜トランジスタの製造方法
US8673705B2 (en) 2007-12-25 2014-03-18 Ulvac, Inc. Method of producing thin film transistor and thin film transistor

Similar Documents

Publication Publication Date Title
US7585715B2 (en) Semiconductor device and process for fabricating the same
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP3306258B2 (ja) 半導体装置の製造方法
KR970060391A (ko) 반도체장치 및 그 제작방법
JPH0391932A (ja) 半導体装置の製造方法
JPS6178119A (ja) 半導体の製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP3320180B2 (ja) 薄膜トランジスタの製造方法
JPH0917729A (ja) 半導体装置の製造方法
JPH04186735A (ja) 半導体装置の製造方法
JP2916524B2 (ja) 薄膜半導体装置
JPH03289140A (ja) 半導体装置の製造方法
JPH02275641A (ja) 半導体装置の製造方法
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
JP3125931B2 (ja) 半導体作製方法
JPH0888363A (ja) 半導体装置及びその製造方法
JPH04305940A (ja) 薄膜トランジスタの製造方法
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JPH04206837A (ja) 半導体装置の製造方法
JPH03292719A (ja) シリコン半導体層の形成方法
JPS63250178A (ja) 薄膜半導体装置の製造方法
JP2535654B2 (ja) 薄膜トランジスタの作製方法
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法
JPH0488643A (ja) 多結晶シリコン半導体装置の製造方法