JPH02275641A

JPH02275641A - 半導体装置の製造方法

Info

Publication number: JPH02275641A
Application number: JP9717389A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-04-17
Filing date: 1989-04-17
Publication date: 1990-11-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に選択的に単結晶半導体膜を形成する半
導体装置の製造方法に関する。

［従来の技術］ガラス、石英等の絶縁性非晶質基板や、５ｉ０２等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＦＴ）を形
成する場合を例とすると、　（１）プラズマＣＶＤ法等
により形成した非晶質シリコンを素子材トＩ、ｆ：ＴＦ
Ｔ、　（２）ＣＶＤ法等で形成した多結晶シリコンを素
子材としたＴ　Ｐ　Ｔ、　　（３）溶融再結晶化法等に
より形成した単結晶シリコンを素子材としたＴＰＴ等が
検討されている。

ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ　　＜　　Ｉｃ
ｍ２／Ｖ−ｓｅｃ　　、　　多結晶シリコンＴＦＴ　　
−１００ｍ２／Ｖ−ｓｅｃ）、高性能なＴＰＴの実現は
困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。

そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。　（Ｔｈｉｎ　５ｏｌｉｄ　ＦｉＩＩＩｌｓ
　１００　（１９８３）　Ｌ２２７　、　ＪＪＡＰ　Ｖ
ｏｌ、２５　Ｎｏ、２　（１９８６）　ｐ、Ｌ１２１）［発明が解決しようとする課題］しかし、従来の技術では、多結晶シリコンの粒径、結晶
粒界の存在する位置を十分に制御することが困難であっ
た。従って、仮に大粒径の多結晶シリコンが形成できた
としても、結晶粒の内部に形成されたＴＰＴと結晶粒界
部にＴＰＴのチャンネル領域が位置したＴＰＴの間で特
性が大幅に異なることから、ＴＰＴで構成した走査回路
の動作速度が、結晶粒界部に位置する特性の悪いＴＰＴ
の特性で制限されたり、最悪の場合は、回路が動ので、
その目的とするところは結晶粒界の位置を制御し、半導
体素子を結晶領域に選択的に形成する製造方法を提供す
るものである。

（ａ）絶縁性非晶質材料上に、シｌノコンを主体とする
非晶質材料層を形成する工程、（ｂ）該非晶質材料層に少なくとも一部を接する様に、
該非晶質材料よりバンドギャップが狭い材料を形成しパ
ターン形成する工程、（ｃ）光を照射しながら、熱処理を行い、該非晶質材料
層を結晶成長させる工程、（ｄ）結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする。

さらに、本発明の半導体装置の製造方法は、（ａ）絶縁
性非晶質材料上に、工程（ｂ）で形成する非晶質材料よ
りバンドギャップが狭い材料を形成し、パターン形成す
る工程、（ｂ）工程（ａ）で形成されたパターンに少なくとも一
部を接する様に、シリコンを主体とする非晶質材料層を
形成する工程、（ｃ）光を照射しながら、熱処理を行い、該非晶質材料
層を結晶成長させる工程、（ｄ）結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とす［実施例〕第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。

第１図において、　（Ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはＳｉＯ２等の絶縁性非晶質材１４
Ｎ等の絶縁性非晶質材料１０１上にシリコンを主体とす
る非晶質材料層１０２を形成する工程である。該非晶質
材料層の形成方法としては、プラズマＣＶＤ法、蒸着法
、ＥＢ蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ法等で非
晶質シリコン（ａ−Ｓｉ）を成膜する方法と、微結晶シ
１ノコン（μｃ　−３ｉ）もしくは多結晶シリコン（ｐ
ｏｌｙ−Ｓｉ）等をプラズマＣＶＤ法、ＣＶＤ法、蒸着
法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法等で形成後、Ｓ
ｉ。

Ａｒ、　　Ｂ、　　Ｐ、　　Ｈｅ、　　Ｎｅ、　　Ｋｒ
、　　Ｈ等の元素をイオン打ち込みして、該微結晶シリ
コンもしくは多結晶シリコン等を非晶質化する等の方法
がある。

膜厚は２００人〜５０００人程度が望ましい。特に、シ
ード領域（後述）との膜厚比の違いを大きくした方が、
光吸収率の違いによる温度勾配が大きくなるため、膜厚
は２００人〜１０００人程度の方が望ましい。また、Ｔ
ＰＴのオン電流を大きくするには、ゲート絶縁膜下のシ
リコン層厚を薄くした方がよいため、やはり膜厚は薄い
方が望ましい。

（Ｂ）は、該非晶質材料層１０２上に、該非晶質材料よ
りバンドギャップが狭い光吸収層１０３を形成し、シー
ド領域１０４となる部分を除いて、エツチング除去する
工程である。該光吸収層１０３としては、　（１）プラ
ズマＣＶＤ法、蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ
法等で非晶質ゲルマニウム（ａ−Ｇｅ）、非晶質シリコ
ン−ゲルマニウム（ａ−ＳｉＧｅ）等の非晶質シリコン
よりもバンドギャップが狭い材料を形成する方法、　（
２）非晶質シリコンを工程Ａと異なる条件で形成して、
バンドギャップを狭くする方法等がある。条件により非
晶質シリコン層のバンドギャップを変える方法は、例え
ば、プラズマＣＶＤ法で基板温度を変えて成膜する方法
がある。即ち、非晶質材料層１０２を１５０℃〜２００
°Ｃ程度の比較的低温で形成し、光吸収層１０３を３０
０°Ｃ〜３５０°Ｃ程度の比較的高温で形成することで
、光吸収層のバンドギャップを非晶質材料層に比べて狭
くする方法が有効である。この他にも、非晶質材料層と
光吸収層の成膜方法を変える方法も有効である。例えば
、非晶質材料層をプラズマＣＶＤ法で形成しくバンドギ
ャップ１．７〜１．８ｅＶ程度）、光吸収層を膜中に水
素が取り込まれ難いスパッタ法もしくは蒸着法等で形成
することで、光吸収層のバンドギャップを１．３〜１．
４ｅＶと狭くすることが出来る。光吸収層の膜厚は、光
吸収率を高めるために、非晶質材料層の膜厚と同程度か
それ以上であることが望ましい。

但し、光吸収層のバンドギャップが非晶質材料層と比べ
て十分に小さい場合は、この限りではない。

（ｃ）は、光を照射しながら、熱処理を行い、該非晶質
材料層１０２を結晶成長させる工程である。光を照射す
る目的は、シード領域１０４の温度を他の領域と比べて
高くして、シード領域から選択的に結晶成長が起こり易
くすることにある。シード領域は他の領域と比べて、バ
ンドギャップが狭い材料が積層され、更に、その分膜厚
が厚くなっているため、光の吸収率が大きく、温度が上
昇し襲い。

光源としては、バンドギャップ及び膜厚の違いによる光
吸収の違いを有効に出すために、赤外光か赤外に近い可
視光が望ましく、赤外線ランプや工（ｅ−Ｎｅレーザ等
が適しているが、これに限らず、キセノンランプ、ハロ
ゲンランプ、水銀ランプ、エキシマレーザ等を用いても
よい。シード領域が、膜厚の薄い領域（以下薄膜領域と
記す）と比べて、５０°Ｃ以上高温となるように光源の
種類及び照射強度を最適化することが望ましい。熱処理
温度は非晶質材料層１０２の形成方法によってその最適
値が異なるが、５５０°Ｃ〜６５０°Ｃ程度が望ましい
。

熱処理時間は数時間から３０時間程度である。尚、光照
射は、熱処理を行っている間、常に行う必要はない、シ
ード領域に結晶核が発生する前後まで、光を照射するこ
とが特に重要である。従って、光照射時間は、最初の数
十分から数時間程度で十分である。また、光を連続照射
すると、シード領域から熱が伝導し、薄膜領域も温度が
上昇する為、シード領域以外でも結晶核が発生し易くな
る傾向がある。この場合、一定時間光を照射した後、定
時間光照射を中断することで薄膜領域の温度上昇を抑え
る方法が特に有効である。例えば、パルス状のレーザ光
照射したり、キセノンランプや赤外線ランプ等をフラッ
シュ点灯させたり、チョッパー等でパルス光にして照射
する等の方法で一定時間（例えば、数百ｎｓ〜数百ｍｓ
程度）照射した後、一定時間光照射を中断して温度を安
定させた後で再び光を照射するというサイクルを繰り返
すことで、シード領域以外の温度上昇を最小限に抑える
ことが出来る。

（Ｄ）は、結晶成長させたシリコン層１０５　（１０５
’は結晶粒界を示す）に半導体素子を形成する工程であ
る。尚、第１図（Ｄ）では、半導体素子としてＴＰＴを
形成する場合を例としている。図において、ＩＯ２はゲ
ート電極、１０７はソース・ドレイン領域、１０８はゲ
ート絶縁膜、１０９は眉間絶縁膜、１１０はコンタクト
穴、１１１は配線を示す。ＴＰＴ形成形成−例としては
、シリコンＪ’ｌ　１０５をパターン形成し、ゲート絶
縁膜を形成する。該ゲート絶縁膜は熱酸化法で形成する
方法（高温プロセス）とＣＶＤ法もしくはプラズマＣＶ
Ｄ法等で６００°Ｃ程度以下の低温で形成する方法（低
温プロセス）がある。

低温プロセスでは、基板として安価なガラス基板を使用
できるため、大型な液晶表示パネルや密着型イメージセ
ンサ等の半導体装置を低コストで作成できるほか、三次
元ＩＣ等を形成する場合においても、下層部の素子に悪
影１＃（例えば、不純物の拡散等）を与えずに、上層部
に半導体素子を形成することが出来る。続いて、ゲート
電極を形成後、ソース・ドレイン領域をイオン注入法、
熱拡散法、プラズマドーピング法等で形成し、眉間絶縁
膜をＣＶＤ法、スパッタ法、プラズマＣＶＤ法等で形成
する。さらに、該居間絶縁膜にコンタクト穴を開け、配
線を形成することでＴＰＴが形成される。

本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ　（Ｎチャンネル）の電界効果移動度は、
２００〜３５０ｃｍ２／Ｖ−ｓｅｃであり、ガラス基板
上に高性能なＴＰＴを形成することが出来た。これは、
本発明の製造方法により、選択的な結晶成長が再現性良
くできるようになっ力結果可能となった。さらに、前記
ＴＰＴ製造工程に水素ガスもしくはアンモニアガスを少
なくとも含む気体のプラズマ雰囲気に半導体素子をさら
す工程を設けると、欠陥密度が低減され、前記電界効果
移動度はさらに向上する。

第２図及び第３図は、本発明の実施例における半導体装
置の製造工程図の別の一例である。第２図は断面図、”
第３図は平面図である。

第２図及び第３図において、　（Ａ）は、第１図に示し
た実施例と同様に、ガラス、石英等の絶縁性非晶質基板
、もしくは５ｉ０２等の絶縁性非晶質材料層等の絶縁性
非晶質材料２０１上にシリコンを主体とする非晶質材料
層２０２を形成する工程である。

（Ｂ）は、第１図に示した実施例と同様に、該非晶質材
料層２０２上に、該非晶質材料よりバンドギャップが狭
い光吸収層２０３を形成し、シード領域２０４となる部
分を除いて、エツチング除去する工程である。

（ｃ）は、該非晶質材料ｆｆｉ　２０３を所定の形状に
パターン形成する工程である。第２図及び第３図では該
非晶質シリコン層を素子を形成する領域となる島状領域
２０５と該島状領域２０５と該シード領域２０４を結ぶ
連結領域２０６を少なくとも有する形状にパターン形成
する場合を例としている。

（Ｄ）は、光を照射しながら、熱処理を行い、該非晶質
材料層２０２を該シード領域２０４を起点として、選択
的番ご結晶成長させる工程である。熱処理温度は５５０
°Ｃ〜６５０°Ｃ程度で数時間〜３０時間程度の熱処理
を行う。

非晶質シリコン層を前述の如く島状領域２０５と連結領
域２０６を有する形状にパターン形成しておくと、シー
ド領域で複数の結晶核が生成した場合でも、どちらか一
方の優勢な（結晶成長速度が速い、又は、結晶核が早く
発生した等の）結晶成長が細い連結領域で選択され、島
状領域は単結晶化される。

さらに、光吸収によってシード領域で発生した熱が、連
結領域が細いため、島状領域まで伝わり難く、島状領域
とシード領域の温度差がつき易いという利点もある。

第４図に結晶成長の模式図を示す。第４図において、４
０１は島状領域、４０２は連結領域、４０３はシード領
域、４０４及び４０５は結晶粒を示す。

又、連結領域で単一の結晶成長に選択されない場合でも
第５図の結晶成長の模式図に示すように結晶粒界が存在
する位置は大幅に制限される。第５図において、５０１
は島状領域、５０２は連結領域、５０３はシード領域、
５０４は結晶粒界が存在する確率が高い位置であり、５
０５は結晶粒界の存在する確率がほぼ零の領域である。

５０６は両者の中間の領域（グレーゾーン）である。従
って、半導体素子として、ＭＯ８型トランジスタやＴＰ
Ｔを例とするならば、該素子のチャンネル領域が領域４
０５に入るように素子を配置すれば、結晶粒界による素
子特性の大幅なばらつきを無くすことができる。

（Ｅ）は、結晶成長させた島状領域２０５に半導体素子
を形成する工程である。尚、第２図（Ｅ）では、半導体
素子としてＴＰＴを形成する場合を例としている。図に
おいて、２０７はゲート電極、２０８はソース・ドレイ
ン領域、２０９はゲート絶縁膜、２１０は層間絶縁膜、
２１１はコンタクト穴、２１２は配線を示す。ＴＰＴ形
成の形成方法は第１図の実施例と同様の方法で形成でき
る。前述のようにＴＰＴのチャンネル領域２１３を結晶
粒界の１存在する確率がほぼ零の領域に配置することで
結晶粒界による素子特性のばらつきを皆無にし、歩留り
を大幅に向上させることができた。

非晶質シリコン層のパターン形状は第２図に示した形状
の他にも様々な形状が考えられる。例えば、第６図〜第
８図は本発明の実施例における連結領域の平面図の例を
示す。第６図〜第８図において、６０１，７０１，８０
１はシード領域、６０２，７０２，８０２は島状領域、
６０３　、７０３　、８０３は連結領域、６０４，６０
５，７０４．７０５，８０４，８０５は結晶粒を示す。

連結領域の幅にテーパをつけたり、幅の狭い領域７０６
を設ける等連結領域の形状を工夫することで、結晶成長
の選択をより完全に行うことができる。又、連結領域等
にＰ（リン）等の不純物を　ｌ　ＱＩ９〜ｌ　Ｏ”ｃｍ
″３程度ドープして結晶成長速度を１０倍程度に上げる
ことは、熱処理時間の短縮となり、素子形成領域である
島状領域をより広く結晶化することができ特に有効であ
る。

尚、本実施例では、非晶質材料層を形成後、該非晶質材
料層よりもバンドギャップが狭い光吸収層を形成しパタ
ーン形成する場合を示したが、本発明はこれに限定され
るものではない。例えば、非晶質材料層とバンドギャッ
プが狭い光吸収層の積層順はこの逆でも良い。即ち、光
吸収層を形成し、パターン形成後、非晶質材料層を形成
しても良い。また、光吸収層１０３として、Ｍｏ、Ｃｒ
等の金属を用いても、光照射によりシード領域の温度を
高くする効果がある。以上述べたように、本発明の趣旨
は、シード領域の光吸収率を大きくして、光照射によっ
てシード領域の温度を他の領域と比べて高くし、シード
領域から選択的に結晶成長が起こるようにする点にある
。

［発明の効果］以上述べたように、本発明によればガラス、石英等の絶
縁性非晶質基板、もしくはＳｉＯ２等の絶縁性非晶質材
料層等の絶縁性非晶質材料上に単結晶シリコン等を選択
的に結晶成長させ、結晶粒界が存在する位置を制御でき
るようになった。その結果、結晶化された領域に選択的
に半導体素子を形成することが可能となった。本発明に
よれば、絶縁性非晶質材料上にＳｉウェハー上に形成し
た半導体素子に匹敵する高性能な半導体素子を形成でき
るようになった。大型で高解像度の液晶表示パネルや高
速で高解像度の密着型イメージセンサや三次元ＩＣ等を
容易に形成できるようになった。

さらに、溶融再結晶化法等とは異なり、本発明はせいぜ
い６５０°Ｃ程度の低温の熱処理が加わるだけであるた
め、　（１）基板として安価なガラス基板を使用できる
。　（２）三次元ＩＣでは、下層部の素子に悪影響（例
えば、不純物の拡散等）を与えずに上層部に半導体素子
を形成することが出来る。等のメリットもある。

また、本発明は、実施例に示したＴＰＴ以外にも、絶縁
ゲート型半導体素子全般に応用できるほか、バイポーラ
トランジスタ、静電誘導型トランジスタ、太ＰＡＷ池・
光センサをはじめとする充電変換素子等の半導体素子を
絶縁材料上に形成する場合に極めて有効な製造方法とな
る。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の実施例における半導体
装置の製造工程図である。第２図（ａ）〜（ｅ）及び第３図（ａ）〜（ｅ）は本発
明の別の実施例における半導体装置の製造方法の断面図
と平面図である。第４図及び第５図は結晶成長の模式図である。第６図〜第８図は本発明の実施例における連結領域の平
面図である。１０１．２０１・・・　絶縁性非晶質材料１０２．２０
２・・・　非晶質材料層１０３．２０３・・・　光吸収層１０４　、２０４・・・　シード嶺域１０６．２０７・・・　ゲート電極１０７，２０８・・・　ソース・ドレイ１０８．２０９
・・・　ゲート絶縁膜１０９．２１０・・・　層間絶縁膜１１０．２１１・・・　コンタクト穴１１１．２１２・・・　配線４０１．５０１，６０２，７０２，８０２・４０２．５
０２，６０３，７０３，８０３４０３．５０３，６０１
，７０１，８０１島状領域連結領域シード領域ン領域以上出願人　セイコーエプソン株式会社代理人弁理士　鈴木喜三部（他１名）（ｄ）第図第図（ａ）＜ｂ）（ａ）（ｂ）第２図（ｄ）第２図（ｄ）（ｅ）第３図第３図第４図第５図

Claims

【特許請求の範囲】

（１）（ａ）絶縁性非晶質材料上に、シリコンを主体と
する非晶質材料層を形成する工程、（ｂ）該非晶質材料層に少なくとも一部を接する様に、
該非晶質材料よりバンドギャップが狭い材料を形成しパ
ターン形成する工程、（ｃ）光を照射しながら、熱処理を行い、該非晶質材料
層を結晶成長させる工程、（ｄ）結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。
（２）（ａ）絶縁性非晶質材料上に、工程（ｂ）で形成
する非晶質材料よりバンドギャップが狭い材料を形成し
、パターン形成する工程、（ｂ）工程（ａ）で形成されたパターンに少なくとも一
部を接する様に、シリコンを主体とする非晶質材料層を
形成する工程、（ｃ）光を照射しながら、熱処理を行い、該非晶質材料
層を結晶成長させる工程、（ｄ）結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。