JP4316149B2 - 薄膜トランジスタ製造方法 - Google Patents
薄膜トランジスタ製造方法 Download PDFInfo
- Publication number
- JP4316149B2 JP4316149B2 JP2001043899A JP2001043899A JP4316149B2 JP 4316149 B2 JP4316149 B2 JP 4316149B2 JP 2001043899 A JP2001043899 A JP 2001043899A JP 2001043899 A JP2001043899 A JP 2001043899A JP 4316149 B2 JP4316149 B2 JP 4316149B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- channel tft
- amorphous
- polycrystalline
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、画素周辺一体型TFT(thin film transistor)アクティブマトリクス液晶パネルに於けるTFT側基板を作製するのに好適な薄膜トランジスタ製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス液晶パネルに用いるTFTの構成材料に於いて、多結晶SiはアモルファスSiに比較してキャリア移動度が高いことから高速動作に適していて、しかも、周辺回路も当該材料を用いて構成されるので、TFT及び周辺回路を同時に作製することが可能である旨の特徴がある。
【0003】
液晶パネルに於ける透明基板上に多結晶Si膜を成膜する場合、基板全面にアモルファスSi膜を成膜してから熱アニール或いは全面レーザ照射などの手段に依って多結晶化する方法が一般的であり、そのようにして作製された基板上の多結晶Si能動層の主たる配向は一種類に特定される。
【0004】
TFTを形成するには、リソグラフィ技術を適用し、前記多結晶Si能動層をエッチングすることに依って島状の独立パターンにしてからトランジスタを作り込む加工を行なう。
【0005】
TFTアクティブマトリクス液晶パネルに於いては、TFTを用いてCMOS(complementary metal oxide semiconductor)回路を構成しなければならないが、そのTFTには、エレクトロンをキャリアとするもの、及び、ホールをキャリアとするものが必要である。
【0006】
ところで、前記技法で多結晶Si能動層を形成した場合、多結晶Si能動層の主たる配向が一配向になってしまうことは前記した通りであるが、nチャネルTFT及びpチャネルTFTにそれぞれに最大限のキャリア移動度や駆動能力などの特性を発揮させるには、エレクトロンとホールの特性の相違に起因して、適切な配向を選択することが必要である。
【0007】
通常、pチャネルTFTの動作速度はnチャネルTFTに比較して遅い為、CMOS回路の動作速度はpチャネルTFTの遅い動作速度で律速されることとなり、従って、pチャネルTFTに於ける動作速度の向上は、CMOS回路の動作速度向上に結び付くのである。
【0008】
【発明が解決しようとする課題】
本発明は、透明基板上に形成した低温多結晶Si膜を用いてCMOS回路を形成するに際し、nチャネルTFT及びpチャネルTFTのそれぞれが良好な特性を示すことができる多結晶Si膜を形成する手段を提供する。
【0009】
【課題を解決するための手段】
本発明は、同一基板にnチャネルとpチャネルの各TFTを形成する場合、多結晶Si膜の配向として、nチャネルに適する配向とpチャネルに適する配向をそれぞれ実現させ、優れた特性のCMOS回路を形成できるようにすることが基本になっている。
【0010】
図1は単結晶Siに於けるエレクトロンとホールとの移動度が面方位に依って変わることを示す線図であり(要すれば、「Physical Review B4(1971)1950」、を参照)、上側がエレクトロンに関する線図、下側がホールに関する線図であり、何れに於いても、縦軸には移動度を、また、横軸には配向をそれぞれ採ってあり、矢印Aは〈011〉配向を、矢印Bは〈100〉配向を、矢印C及びDは移動度のピークをそれぞれ指示している。
【0011】
図から明らかなように、エレクトロンの移動度は〈100〉配向で、また、ホールの移動度は〈011〉で最大になっていることが看取され、この傾向は、多結晶Siに於いても同じである。
【0012】
従って、多結晶Si膜に於ける主たる配向が〈100〉の領域にn型トランジスタを形成し、また、主たる配向が〈011〉の領域にp型トランジスタを形成することで最も優れたトランジスタ特性をもつことになる。
【0013】
ところで、現在、〈011〉を主たる配向とする多結晶Si膜を成膜する手段は存在しない。そこで、本発明では、エレクトロンの移動度が大きい〈100〉配向に比較して高い移動度が得られる〈111〉配向を主とする多結晶Si膜をpチャネルTFTに採用することで、所期の目的をかなりの程度で達成することができた。
【0014】
具体的には、透明基板上にアモルファスSi膜を成膜し、マスクを形成することなく、レーザ照射に依って深さ方向、即ち、縦方向に〈100〉配向の多結晶Siを成長させて選択的にnチャネルTFT形成予定領域となし、そして、マスクを形成し、成長核としてNiを添加し、そこから表面に沿う方向、即ち、横方向に主たる配向が〈111〉である多結晶Si膜を成長させてpチャネルTFT形成予定領域とするものである。
【0015】
図2はNi添加SPC及びレーザ結晶化に依って横方向成長した多結晶Si膜及び縦方向に成長した多結晶Si膜に関するX線回折法(X−ray diffractometry:XRD)に依る測定結果を表す線図であり、縦軸には回折X線強度を、また、横軸には入射X線角度をそれぞれ採ってあり、(A)は横方向成長の場合、(B)は縦方向成長の場合である。
【0016】
図から明らかなように、横方向に成長した多結晶Si膜では〈111〉配向が強いのに対し、縦方向に成長した多結晶Si膜では低いピークの配向が幾つか現れていることが看取される。
【0017】
本発明に依れば、前記手段を採ることに依り、薄膜n型トランジスタ及び薄膜p型トランジスタそれぞれを形成する領域の多結晶Si膜の主たる配向をそれぞれに好適な面方位にすることができるので、導電型を問わず高いキャリア移動度と電流駆動能力を実現することができる。
【0018】
【発明の実施の形態】
実施の形態1
図3は本発明の実施の形態1を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0019】
図3(A)参照
(1)
プラズマCVD(plasma chemical vapour deposition)法を適用することに依り、ガラスからなる透明基板1上に下地膜2、アモルファスSi膜3を成膜する。
【0020】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲1▼ 下地膜2について
材料:SiN/SiO2 (SiNが基板1側)
厚さ:50〔nm〕/200〔nm〕
▲2▼ アモルファスSi膜3について
厚さ:100〔nm〕(50〔nm〕〜150〔nm〕の範囲で選択可)
【0021】
(2)
温度を450〔℃〕とする熱処理を行なって水素の排出を行なう。
【0022】
(3)
SOI(silicon on insulator)基板を作製する技法と同じ技法を適用することに依り、表面側、即ち、アモルファスSi膜3側に厚さが例えば500〔μm〕の〈100〉配向Si板4を貼り合わせる。尚、Si板4はアモルファスSi膜3を〈100〉配向の多結晶Si化する際の種結晶の役割を果たすものである。
【0023】
(4)
Si板4側から温度300〔℃〕で加熱しつつ、裏面側、即ち、透明基板1側からMoを材料とするメタル・マスク(図示せず)を介してnチャネルTFT形成予定領域にcw(continuous−wave)レーザ光を照射し、アモルファスSi膜3をnチャネルTFTを形成して好結果が得られる〈100〉配向の多結晶Si膜3Nとして結晶化する。
【0024】
図3(B)参照
(5)
Si板4を除去してから、アモルファスSi膜3に於けるpチャネルTFT形成予定領域に対応する開口をもつMoからなるメタル・マスクを介してアモルファスSi膜3にエキシマ・レーザ光を照射してpチャネルTFTを形成した場合に好結果が得られる〈111〉配向の多結晶Si膜3Pに成長させる。
【0025】
因みに、エキシマ・レーザ光を特殊な条件の下で照射した場合、多結晶Siは〈111〉配向になり易いことが知られているが、通常の1回照射ではランダム配向になる。
【0026】
(7)
通常の技法を適用することに依り、〈100〉配向の多結晶Si膜3NにnチャネルTFTを、また、〈111〉配向の多結晶Si膜3PにpチャネルTFTをそれぞれ形成する。
【0027】
このようにして作製されたnチャネルTFT及びpチャネルTFTからなるCMOS回路に於けるキャリア移動度や電流駆動能力が従来のものに比較して優れていることは云うまでもない。尚、前記工程4に於いては、選択的に多結晶Si膜3Nを形成したが、アモルファスSi膜3の全面にcwレーザを照射し、全て〈100〉配向の多結晶Si膜3Nとし、その後、選択的に〈111〉配向の多結晶Si膜3Pを成長するようにしても良い。
【0028】
実施の形態2
図4及び図5は本発明の実施の形態2を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0029】
図4(A)参照
(1)
プラズマCVD法を適用することに依り、透明基板1上に下地膜2、アモルファスSi膜3を成膜する。
【0030】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲1▼ 下地膜2について
材料:SiN/SiO2 (SiNが基板1側)
厚さ:50〔nm〕/200〔nm〕
▲2▼ アモルファスSi膜3について
厚さ:100〔nm〕(50〔nm〕〜150〔nm〕の範囲で選択可)
▲3▼ マスク膜5について
材料:SiO2
厚さ:100〔nm〕
【0031】
(2)
温度を450〔℃〕とする熱処理を行なって水素の排出を行なってから、再びプラズマCVD法を適用することに依り、厚さが100〔nm〕のSiO2 からなるマスク膜5を成膜する。
【0032】
(3)
リソグラフィ技術に於けるレジスト・プロセス、及び、CHF3 系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、SiO2 からなるマスク膜5のエッチングを行なって、nチャネルTFT形成予定領域ではマスク膜5を完全に除去し、また、pチャネルTFT形成予定領域ではアモルファスSi膜3を多結晶Si化する為の横方向成長用開口5Aを形成する。
【0033】
(4)
結晶核となるNiを含有する水溶液に浸漬してアモルファスSi膜3の表面にNiを添加してから温度を例えば550〔℃〕として4〔時間〕の熱処理を行なう。
【0034】
図4(B)参照
(5)
エキシマ・レーザ光を照射してアモルファスSi膜3の結晶化を行なうと、nチャネルTFT形成予定領域では、縦方向の多結晶Si化が進行してランダム配向の多結晶Si膜3Nに変化し、pチャネルTFT形成予定領域では、開口4Aから横方向の多結晶Si化が進行して〈111〉配向の多結晶Si膜3Pに変化する。尚、全体的に見た場合、pチャネルTFT形成予定領域で〈111〉配向が強くなる傾向にある。
【0035】
図5参照
(6)
この後、通常の技法を適用することに依って、図示のCMOS型TFT装置を作製すればよく、その概略は下記の通りである。
【0036】
(6)−1
通常のリソグラフィ技術を適用することに依り、多結晶Si膜3N及び多結晶Si膜3Pを島状パターンにエッチングする。
【0037】
(6)−2
PCVD法を適用することに依ってゲート絶縁膜6を形成する。
【0038】
(6)−3
真空蒸着法及びリソグラフィ技術を適用することに依り、Alからなるゲート電極7N及び7Pを形成する。
【0039】
(6)−4
pチャネルTFT部分をレジスト膜などで覆ってからイオン注入法を適用することに依り、ゲート電極7Nをマスクとしてn型不純物イオンの打ち込みを行なってn+ −ソース領域8N及びn+ −ドレイン領域9Nを形成する。
【0040】
(6)−5
pチャネルTFT部分を覆っていたレジスト膜などを剥離してから、改めてnチャネルTFT部分をレジスト膜などで覆い、イオン注入法を適用することに依り、ゲート電極7Pをマスクとしてp型不純物イオンの打ち込みを行なってp+ −ソース領域8P及びp+ −ドレイン領域9Pを形成する。
【0041】
(6)−6
pチャネルTFT部分を覆っていたレジスト膜などを剥離してから、PCVD法を適用することに依り、例えばSiO2 からなる保護膜10を形成する。
【0042】
(6)−7
リソグラフィ技術を適用することに依り、保護膜10及びゲート絶縁膜6等に開口を形成してから、真空蒸着法、レジスト・プロセス、ドライ・エッチング法を適用することに依り、Alからなる配線11を形成して完成する。
【0043】
図6はnチャネルTFTに於けるキャリア移動度に対するpチャネルTFTのキャリア移動度の比を計算した結果を表す線図であり、pチャネルTFTのキャリア移動度は結晶を縦方向に成長させた場合と横方向に成長させた場合について求めてある。
【0044】
このデータは、10個から24個の試料の平均キャリア移動度から計算したものであって、図からすると、僅かではあるが、横方向に成長した多結晶Si膜、即ち、〈111〉配向の多結晶Si膜に作製したpチャネルTFTの方が比率は高くなっていることが看取される。
【0045】
実施の形態3
図7は本発明の実施の形態3を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0046】
図7(A)参照
(1)
プラズマCVD法を適用することに依り、透明基板1上に下地膜2、アモルファスSi膜3を成膜する。
【0047】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲1▼ 下地膜2について
材料:SiN/SiO2 (SiNが基板1側)
厚さ:50〔nm〕/200〔nm〕
▲2▼ アモルファスSi膜3について
厚さ:100〔nm〕
【0048】
(2)
温度を450〔℃〕とする熱処理を行なって水素の排出を行なう。
【0049】
(3)
アモルファスSi膜3に於けるnチャネルTFT形成予定領域に対応する開口をもつMoからなるメタル・マスクを介してアモルファスSi膜3にエキシマ・レーザ光を照射し、nチャネルTFTを形成した場合に良い特性が得られる〈100〉配向の多結晶Si膜3Nを成長させる。尚、この場合、アモルファスSi膜3の全面にエキシマ・レーザを照射し、全体を〈100〉配向の多結晶Si膜3Nにしても良い。
【0050】
図7(B)参照
(4)
プラズマCVD法を適用することに依り、厚さが150〔nm〕のSiO2 膜12を形成してから、リソグラフィ技術に於けるレジスト・プロセス、並びに、エッチング・ガスをCHF3 +O2 とするドライ・エッチング法を適用することに依ってSiO2 膜12をエッチングし、pチャネルTFT形成予定部分に開口12Aを形成する。
【0051】
(5)
開口12A内に表出された多結晶Si膜3Nの水素プラズマ処理を行なうと共に温度550〔℃〕の熱処理を行ない、開口12Aから横方向に〈111〉優先配向の多結晶Si膜3Pを成長させることができる。
【0052】
(6)
この後、例えば実施の形態2と同様にしてnチャネルTFT及びpチャネルTFTを形成すれば良い。
【0053】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【0054】
(付記1)
透明基板上にアモルファスSi膜を形成する工程と、
次いで、該アモルファスSi膜を選択的にnチャネルTFTを形成するのに適した配向をもつ多結晶Si膜に、また、選択的にpチャネルTFTを形成するのに適した配向をもつ多結晶Si膜とする工程が含まれてなること
を特徴とする薄膜トランジスタ製造方法。
【0055】
(付記2)
nチャネルTFTを形成するのに適した主たる配向が〈100〉であり、そして、pチャネルTFTを形成するに適した主たる配向が〈011〉或いは〈111〉であること
を特徴とする(付記1)記載の薄膜トランジスタ製造方法。
【0056】
(付記3)
透明基板上にアモルファスSi膜を形成してから〈100〉配向Si板を貼り合わせた後、該透明基板側からレーザを照射してアモルファスSi膜を多結晶Si化する工程が含まれてなること
を特徴とする(付記1)記載の薄膜トランジスタ製造方法。
【0057】
(付記4)
透明基板上に形成されたアモルファスSi膜のnチャネルTFT形成予定領域のみ凸形状に加工してから100〉配向Si板を貼り合わせること
を特徴とする(付記3)記載の薄膜トランジスタ製造方法。
【0058】
(付記5)
pチャネルTFTを形成する多結晶Si膜の主たる配向がnチャネルTFTを形成する多結晶Si膜の配向に比較して〈011〉或いは〈111〉配向の割合が大きいこと
を特徴とする(付記1)記載の薄膜トランジスタ製造方法。
【0059】
(付記6)
アモルファスSi膜表面に結晶核となるNiを添加してからレーザ照射に依る横方向成長でpチャネルTFTに好適な配向をもつ多結晶Si膜を成長する工程が含まれてなること
を特徴とする(付記1)記載の薄膜トランジスタ製造方法。
【0060】
(付記7)
アモルファスSi膜を選択的に水素プラズマ処理してpチャネルTFTを形成するのに適した〈111〉優先配向の多結晶Si膜を成長させること
を特徴とする(付記1)記載の薄膜トランジスタ製造方法。
【0061】
【発明の効果】
本発明に於いては、透明基板上にアモルファスSi膜を形成し、該アモルファスSi膜を選択的にnチャネルTFTを形成するのに適した配向をもつ多結晶Si膜に、また、選択的にpチャネルTFTを形成するのに適した配向をもつ多結晶Si膜にすることが基本になっている。
【0062】
前記構成を採ることに依り、薄膜n型トランジスタ及び薄膜p型トランジスタそれぞれを形成する領域の多結晶Si膜の主たる配向をそれぞれに好適な面方位にすることができるので、導電型を問わず高いキャリア移動度と駆動能力を実現することができる。
【図面の簡単な説明】
【図1】単結晶Siに於けるエレクトロンとホールとの移動度が面方位に依って変わることを示す線図である。
【図2】Ni添加SPC及びレーザ結晶化に依って横方向成長した多結晶Si膜及び縦方向に成長した多結晶Si膜に関するX線回折法に依る測定結果を表す線図である。
【図3】本発明の実施の形態1を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図4】本発明の実施の形態2を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図5】本発明の実施の形態2を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図6】nチャネルTFTに於けるキャリア移動度に対するpチャネルTFTのキャリア移動度の比を計算した結果を表す線図である。
【図7】本発明の実施の形態3を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【符号の説明】
1 透明基板
2 下地膜
3 アモルファスSi膜
3N及び3P 多結晶Si膜
4 Si板
5 マスク膜
6 ゲート絶縁膜
7N及び7P ゲート電極
8N及び8P ソース領域
9N及び9P ドレイン領域
10 保護膜
11 配線
12 SiO2 膜
12A 開口
Claims (6)
- 透明基板上にアモルファスSi膜を形成する工程と、
該アモルファスSi膜の少なくともnチャネルTFT形成予定領域上に〈100〉配向Siを貼り合わせる工程と、
該透明基板側からcwレーザを照射して該nチャネルTFT形成予定領域を主たる配向が〈100〉の多結晶Si膜に結晶化させる工程と、
該〈100〉配向Siを除去する工程と、
該アモルファスSi膜側からエキシマ・レーザを照射して該アモルファスSi膜のpチャネルTFT形成予定領域を主たる配向が〈111〉の多結晶Si膜に結晶化させる工程と、
該nチャネルTFT形成予定領域にnチャネルTFTを形成すると共に該pチャネルTFT形成予定領域にpチャネルTFTを形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。 - 該〈100〉配向Siを貼り合わせる工程の前に該アモルファスSi膜のnチャネルTFT形成予定領域のみを凸形状に加工する工程
を有することを特徴とする請求項1記載の薄膜トランジスタ製造方法。 - 透明基板上にアモルファスSi膜を形成する工程と、
該アモルファスSi膜上にマスク膜を形成する工程と、
該アモルファスSi膜のnチャネルTFT形成予定領域上のマスク膜を除去すると共に該アモルファスSi膜のpチャネルTFT形成予定領域上のマスク膜に開口を形成する工程と、
該アモルファスSi膜表面にNiを添加してから熱処理を行う工程と、
該アモルファスSiにエキシマ・レーザを照射して該pチャネルTFTを形成する多結晶Si膜の主たる配向がnチャネルTFTを形成する多結晶Si膜の配向に比較して〈111〉配向の割合が大きくなるように結晶化させる工程と、
該nチャネルTFT形成予定領域にnチャネルTFTを形成すると共に該pチャネルTFT形成予定領域にpチャネルTFTを形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。 - 請求項3記載の該アモルファスSiを結晶化させる工程は、
該nチャネルTFT形成予定領域では縦方向の結晶化が進行してランダム配向し、
該pチャネルTFT形成予定領域では該開口から横方向の結晶化が進行して〈111〉配向すること
を特徴とする薄膜トランジスタ製造方法。 - 透明基板上にアモルファスSi膜を形成する工程と、
該アモルファスSi膜のnチャネルTFT形成予定領域にエキシマ・レーザを照射して主たる配向が〈100〉の多結晶Si膜に結晶化させる工程と、
該アモルファスSi膜のpチャネルTFT形成予定領域上に開口を有するマスク膜を形成する工程と、
該開口内に表出した該アモルファスSi膜に水素プラズマ処理を行うと共に熱処理を行って該開口から横方向に〈111〉優先配向の多結晶Si膜に結晶化させる工程と、
該nチャネルTFT形成予定領域にnチャネルTFTを形成すると共に該pチャネルTFT形成予定領域にpチャネルTFTをそれぞれ形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。 - 透明基板上にアモルファスSi膜を形成する工程と、
該アモルファスSi膜にエキシマ・レーザを照射して主たる配向が〈100〉の多結晶Si膜に結晶化させる工程と、
該多結晶Si膜のpチャネルTFT形成予定領域上に開口を有するマスク膜を形成する工程と、
該開口内に表出した該多結晶Si膜に水素プラズマ処理を行うと共に熱処理を行って該開口から横方向に〈111〉優先配向の多結晶Si膜に結晶化させる工程と、
該多結晶Si膜のnチャネルTFT形成予定領域にnチャネルTFTを形成すると共に該pチャネルTFT形成予定領域にpチャネルTFTをそれぞれ形成する工程と、
を有することを特徴とする薄膜トランジスタ製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043899A JP4316149B2 (ja) | 2001-02-20 | 2001-02-20 | 薄膜トランジスタ製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043899A JP4316149B2 (ja) | 2001-02-20 | 2001-02-20 | 薄膜トランジスタ製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246606A JP2002246606A (ja) | 2002-08-30 |
JP4316149B2 true JP4316149B2 (ja) | 2009-08-19 |
Family
ID=18905990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001043899A Expired - Fee Related JP4316149B2 (ja) | 2001-02-20 | 2001-02-20 | 薄膜トランジスタ製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4316149B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368013A (ja) * | 2001-06-13 | 2002-12-20 | Hitachi Ltd | Cmos型薄膜トランジスタ及びその製造方法 |
JP4578877B2 (ja) * | 2003-07-31 | 2010-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP4624023B2 (ja) * | 2003-07-31 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその作製方法 |
JP4593212B2 (ja) * | 2003-09-19 | 2010-12-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法、及び半導体装置の作製方法 |
JP2006040911A (ja) * | 2004-07-22 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7972943B2 (en) | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
2001
- 2001-02-20 JP JP2001043899A patent/JP4316149B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002246606A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818076A (en) | Transistor and semiconductor device | |
KR100267145B1 (ko) | 박막트랜지스터 제작방법 | |
JP3658213B2 (ja) | 半導体装置の製造方法 | |
TW595003B (en) | Thin-film transistor and method for manufacturing same | |
JPH02140915A (ja) | 半導体装置の製造方法 | |
JPH0629320A (ja) | 薄膜トランジスタの製造方法 | |
KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH08124852A (ja) | 多結晶半導体薄膜の作成方法 | |
JP2880175B2 (ja) | レーザアニール方法及び薄膜半導体装置 | |
JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
JP2003031497A (ja) | 薄膜半導体装置及びその基板ならびにその製造方法 | |
JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
US7573110B1 (en) | Method of fabricating semiconductor devices | |
JP2001144300A (ja) | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 | |
JPH02283036A (ja) | 半導体装置の製造方法 | |
JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
KR20010066253A (ko) | 박막트랜지스터의 반도체층 형성방법 | |
JPH08213316A (ja) | 半導体薄膜の作製方法 | |
TWI233457B (en) | Method of forming poly-silicon crystallization | |
JPH02275641A (ja) | 半導体装置の製造方法 | |
JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4663615B2 (ja) | 半導体装置 | |
JPH07288227A (ja) | 多結晶半導体膜、それを用いた半導体装置及び太陽電池並びにその製造方法 | |
JP3850461B2 (ja) | 半導体装置の作製方法 | |
JPH0282519A (ja) | 固相エピタキシャル成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |