JP2001144300A - 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 低温で形成する場合であっても、高い電子移
動度を得ることができる半導体薄膜の形成方法並びにそ
の半導体薄膜を用いた半導体装置及びその製造方法を提
供することにある。 【解決手段】 基板１上に島状の半導体膜３を形成する
工程と、半導体膜を分離膜４で覆い、半導体膜の側面を
分離膜を介して保温膜５で囲む工程と、半導体膜に対し
て上面からエネルギービームを照射して半導体膜を結晶
化し、動作半導体膜１１を形成する工程とを有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動作半導体膜を有
する薄膜型の半導体装置及びその製造方法に関し、特
に、動作半導体膜にソース／ドレインが形成され、チャ
ネル領域上にゲート電極が形成されてなる薄膜トランジ
スタに適用して好適である。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transistor）は、極めて薄く微細な動作半導体膜に形成
されるものであるため、近時の大面積化の要請を考慮し
て大画面の液晶パネル等への搭載が期待されている。

【０００３】ＴＦＴの動作半導体膜としては、アモルフ
ァスシリコン膜に比してキャリア移動度が高く熱的に安
定なことから、多結晶シリコン膜の使用が検討されてい
る。現在のところ、多結晶シリコン膜を用いた動作半導
体膜の形成方法としては、以下に示す手法が利用されて
いる。

【０００４】（１）アモルファスシリコン膜に６００℃
〜１１００℃程度の熱処理を加えて結晶化し、多結晶シ
リコン膜を形成する方法が採用されている。この手法
は、熱処理の初期段階に結晶の核を形成させ、これを成
長させることにより結晶化を図る。

【０００５】（２）アモルファスシリコン膜をレーザの
エネルギーを加えて熔融させ、冷却時に結晶化させて多
結晶シリコン膜を形成する。

【０００６】（３）６００℃以上の温度において化学気
相成長法、または物理蒸着法により直接多結晶シリコン
膜を形成する。

【０００７】

【発明が解決しようとする課題】ここでは、ガラス基板
上に半導体薄膜を形成する方法を例に採り、従来の技術
の問題点を論ずる。ガラスを利用するために、基板の温
度は６００℃以下に限定される。

【０００８】（１）に述べた結晶成長方法では、６００
℃という熱処理温度を必要とするが、この温度はガラス
にとって高温度で熱処理することに相当し、ガラスに変
形が生じる。また、成長した結晶内には積層欠陥や双晶
を多量に含んでおり、結晶性の良い多結晶シリコン膜の
形成は望めない。

【０００９】（３）に述べた結晶成長方法では、柱状結
晶が形成され、結晶粒径も小さいために結晶性が十分で
はなく、高い電子移動度を示す結晶を形成できない。

【００１０】（２）に述べたレーザアニールを利用する
方法では、基板の温度を上昇させないことを考慮して使
用できるレーザは、エキシマレーザに代表されるパルス
レーザアニールに限定される。エキシマレーザを利用し
た場合には、溶融相を経由して結晶が成長されるため高
品質な多結晶シリコン膜が得られる。しかし、高品質の
多結晶シリコン膜が得られるエネルギー領域が非常に狭
いという問題点がある。また、エキシマレーザを利用し
た場合には、表層のシリコン薄膜領域のみが溶融して高
温度になるが、ガラス自身の温度は低い。そのためシリ
コン融液の冷却速度が大きくなる。

【００１１】そのため、過冷却状態での融液成長とな
り、多量の結晶核が形成され、結晶粒径が小さい。通
常、３００ｎｍ〜５００ｎｍ程度の結晶粒径となる。結
晶性が最も良いエキシマレーザを利用して多結晶シリコ
ン薄膜を形成した場合、薄膜トランジスタの電子移動度
は２００ｃｍ²／Ｖｓ程度であり、単結晶シリコンの電
子移動度６００ｃｍ²／Ｖｓと比較して遥かに小さい。
この原因は、結晶粒径が小さく結晶粒界部分がキャリア
の強い散乱体として作用するためである。

【００１２】このように従来では、動作半導体膜を多結
晶シリコン膜から構成するも、結晶粒界による電子移動
度の低下を抑えることができず、高品質の多結晶シリコ
ン膜を確実に得ることが困難であるという深刻な問題が
ある。

【００１３】本発明の目的は、低温で形成する場合であ
っても、高い電子移動度を得ることができる半導体薄膜
の形成方法並びにその半導体薄膜を用いた半導体装置及
びその製造方法を提供することにある。

【００１４】

【課題を解決するための手段】上記目的は、絶縁基板上
に動作半導体膜が形成された薄膜型の半導体装置であっ
て、前記動作半導体膜の少なくともチャネル領域が、電
流方向に対して９０°未満の傾きを有する粒界のみを含
む結晶状態である準単結晶状態になっていることを特徴
とする半導体装置により達成される。

【００１５】また、上記目的は、絶縁基板上に動作半導
体膜が形成された薄膜型の半導体装置であって、前記動
作半導体膜の少なくともチャネル領域が、円形の結晶粒
で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであ
り、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円
形大粒径の結晶粒からなる多結晶状態になっていること
を特徴とする半導体装置により達成される。

【００１６】また、上記目的は、絶縁基板上に動作半導
体膜が形成された薄膜型の半導体装置の製造方法であっ
て、前記絶縁基板上に島状の半導体膜を形成する工程
と、前記半導体膜を分離膜で覆い、前記半導体膜の側面
を前記分離膜を介して保温膜で囲む工程と、前記半導体
膜に対して上面からエネルギービームを照射して前記半
導体膜を結晶化し、前記動作半導体膜を形成する工程と
を有することを特徴とする半導体装置の製造方法により
達成される。

【００１７】また、上記の半導体装置の製造方法におい
て、前記半導体膜の下部に熱吸収体を設け、前記エネル
ギービームの照射を行なうようにしてもよい。

【００１８】また、上記の半導体装置の製造方法におい
て、前記保温膜を前記半導体膜より厚く形成するように
してもよい。

【００１９】また、上記目的は、絶縁基板上に動作半導
体膜が形成された薄膜型の半導体装置の製造方法であっ
て、前記絶縁基板上に島状の半導体膜を形成する工程
と、前記半導体膜を分離膜で覆い、前記半導体膜の全面
を前記分離膜を介して保温膜で覆う工程と、前記半導体
膜に対して前記絶縁基板の下面からエネルギービームを
照射して前記半導体膜を結晶化し、前記動作半導体膜を
形成する工程とを有することを特徴とする半導体装置の
製造方法により達成される。

【００２０】また、上記目的は、絶縁基板上にシリコン
層を形成する工程と、前記シリコン層の少なくとも側面
に保温層を形成する工程と、前記シリコン層に連続発振
するエネルギービームを照射し、前記シリコン層を結晶
化する工程とを有することを特徴とするシリコン薄膜の
形成方法により達成される。

【００２１】上記の考察から、電子移動度の低下を引き
起こす結晶粒界の発生を抑制することができれば、電子
移動度は向上し、半導体素子の性能が向上する。このた
めには、動作半導体膜を粒径の大きい結晶粒から構成す
ればよく、単結晶半導体であることが究極の姿である。

【００２２】本発明の一態様では、動作半導体膜の少な
くともチャネル領域を成長方向の制御された大粒径の結
晶粒から構成する。これにより、電流方向と直交する結
晶粒界の発生を抑止し、実質的に単結晶状態の半導体、
即ち、電流方向に対して９０°未満の傾きを有する粒界
のみを含む結晶状態である準単結晶半導体からチャネル
領域が構成されることになり、準単結晶状態であるため
に必然的に高移動度の半導体装置を実現できる。

【００２３】大粒径の結晶粒を形成するためには、何ら
かの方法により融液の冷却速度を小さくする必要があ
る。その一つの方法として、熱容量の大きい保温膜を形
成し、その膜に接触させる形で、あるいは保温膜と非常
に接近した位置に結晶化させる膜を位置させ、しかもシ
リコン島に温度分布が形成されるように存在させる。こ
れにより冷却温度を小さく、しかも温度分布を制御させ
て、核形成位置、結晶成長の方向を制御することが可能
となり、大粒径の結晶粒が形成される。本発明では、動
作半導体膜の材料となる島状の半導体膜の側面に分離膜
を介して熱容量が大きく熱浴として機能する保温膜を形
成し、上面からエネルギービームを照射することによ
り、融液の冷却速度を小さくし、且つ半導体膜の温度分
布を制御して、核形成位置および結晶成長方向を制御す
る。これにより結晶粒径が大きく、実質的に準単結晶状
態の動作半導体膜を得ることができる。

【００２４】また、本発明の別の態様では、動作半導体
膜の少なくともチャネル領域を、円形の結晶粒で、前記
結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、か
つ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒
径の結晶粒からなる多結晶状態に構成する。即ち、チャ
ネル領域の幅は極めて狭く、幅方向ではほぼ１つの円形
大粒径結晶粒により占められるため、チャネル領域が実
質的に大粒径結晶状態として構成されることになり、高
移動度の半導体装置を実現できる。

【００２５】本発明では、動作半導体膜の材料となる島
状の半導体膜を覆うように分離膜を介して保温膜を形成
し、下面からエネルギービームを照射することにより、
融液の冷却速度を小さくし、直径数μｍ程度の円形大粒
径結晶粒からなる多結晶状態の動作半導体膜を得ること
ができる。

【００２６】また、本発明では、シリコン層の幅の狭い
領域から幅の広い領域に向かって、連続発振のレーザを
スキャンすることにより結晶成長するため、横方向に成
長した結晶を引き継ぐことができるとともに、結晶欠陥
をシリコン層の外側に排除することができる。従って、
本発明によれば、単結晶シリコンを有するシリコン薄膜
を形成することができる。なお、シリコン層の幅は、必
ずしも変化させる必要はなく、均一な幅であってもよ
い。

【００２７】

【発明の実施の形態】以下、本発明を適用した具体的な
諸実施形態について図面を参照しながら詳細に説明す
る。

【００２８】［第１実施形態］本発明の第１実施形態で
は、半導体装置として薄膜トランジスタ（ＴＦＴ）を例
示し、その構成を製造方法とともに説明する。当該製造
方法を述べるにあたって、先ず本発明の特徴であるＴＦ
Ｔの動作半導体膜の構造及び形成方法について説明す
る。

【００２９】図１及び図２は、この動作半導体膜の形成
方法を示す工程断面図である。

【００３０】先ず、図１（ａ）に示すように、ガラス基
板１上に膜厚２００ｎｍ程度にバッファ層となるシリコ
ン酸化膜２を形成した後、半導体膜として膜厚８０ｎｍ
程度にアモルファスシリコン膜３をＰＥＣＶＤ（Plasma
Enhanced Chemical Vapor Deposition、プラズマ化学
気相堆積）法で形成する。アモルファスシリコン膜３の
膜厚は、後述する保温膜の膜厚との関係から、３０ｎｍ
〜２００ｎｍ程度とすることが好ましい。次に、水素出
しのためにガラス基板１に４５０℃で２時間の熱処理を
加える。

【００３１】続いて、図１（ｂ）に示すように、アモル
ファスシリコン膜３を島状に加工する。本実施形態で
は、図中のチャネル領域に相当する断面部位における幅
が次第に狭くなる構造となるようにフォトリソグラフィ
及びドライエッチングによりパターニングする。このと
きオーバーエッチングを行なうようにする。

【００３２】続いて、図１（ｃ）に示すように、アモル
ファスシリコン膜３の全面（側面及び上面）を覆うよう
に、分離膜となるシリコン酸化膜４をＰＥＣＶＤ法によ
り膜厚３０ｎｍ程度となるように形成する。

【００３３】続いて、図１（ｄ）に示すように、ＰＥＣ
ＶＤ法によりシリコン酸化膜４を介してアモルファスシ
リコン膜３を覆うようにアモルファスシリコン膜を膜厚
３００ｎｍ程度に形成し、ニッケル（Ｎｉ）を利用した
金属誘起固相成長によりアモルファスシリコン膜を多結
晶シリコン膜５に変化させる。固相成長を誘起する金属
不純物にはＮｉ以外のものを用いてもよい。このとき、
固相成長温度を５７０℃、熱処理時間を８時間とする。
この処理により、膜厚３００ｎｍ程度のアモルファスシ
リコン膜は多結晶シリコン膜５に変化するが、分離膜で
あるシリコン酸化膜４に覆われたアモルファスシリコン
膜３はシリコン酸化膜４がＮｉの拡散を防止するため
に、アモルファスシリコンの状態に保たれる。

【００３４】ここで、化学気相成長法又は物理蒸着法に
よりアモルファスシリコン膜３を覆うように当初から多
結晶シリコン膜５を形成するようにしてもよい。

【００３５】また、保温膜は、必ずしも多結晶シリコン
である必要はなく、アモルファスシリコンのままであっ
てもよい。また、他の材料を用いて保温膜を構成しても
よい。

【００３６】続いて、図２（ａ）に示すように、ＣＭＰ
（Chemical Mechanical Polishing、化学的機械的研
磨）法により、多結晶シリコン膜５を研磨して表面を平
坦化する。このとき、シリコン酸化膜４がＣＭＰのスト
ッパーとして機能するため、シリコン酸化膜４上でＣＭ
Ｐが停止して表面平坦化が実現される。

【００３７】続いて、図２（ｂ）に示すように、アモル
ファスシリコン膜３をシリコン酸化膜４を介して多結晶
シリコン膜５が保温膜として側面から囲む状態で、上面
からエネルギービームとしてエキシマレーザを照射し、
アモルファスシリコン膜３を結晶化させる。

【００３８】結晶化時におけるアモルファスシリコン膜
３内の温度分布は図３のようになる。レーザ照射直後の
時刻ｔ₁ではアモルファスシリコン膜３と保温膜（多結
晶シリコン膜）５との温度差は僅少であるが、時刻
ｔ₂、ｔ₃と進むにつれ、アモルファスシリコン膜３の温
度低下率は保温膜５よりかなり大きくなる。これは、保
温膜５の膜厚がアモルファスシリコン膜３より厚いた
め、熱容量が大きいことに起因する。従って、保温膜５
はアモルファスシリコン膜３に比して冷却速度が遅く、
熱浴の役割を果たす。そのため、アモルファスシリコン
膜３においては、そのエッジ部位から内部へ向かう方向
に温度勾配が形成され、具体的にはエッジ部位付近が高
く、内部へ向かうほど低い温度分布となる。従って、図
４に示すように、アモルファスシリコン膜３のエッジ部
位では固化が遅れ、内部からエッジ部位ヘ向かう方法に
結晶化が進行する。

【００３９】このとき、動作半導体膜となったときのチ
ャネル領域に相当する部位では、図５に示すように、前
記エッジ部位に沿った方向（長手方向）へ向かって固化
が進み、成長方向の制御された大粒径の結晶粒が形成さ
れるとともに、当該固化方向に沿って結晶粒界が形成さ
れる。即ち、若干の結晶粒界が電流方向に沿った方向の
みに形成され、電流方向と直交する方向には結晶粒界は
殆ど発生しないため、実質的に単結晶状態の半導体であ
る準単結晶シリコンの動作半導体膜１１が形成されるこ
とになる。

【００４０】ここで、図６に示すように、アモルファス
シリコン膜３の温度分布を制御するために、アモルファ
スシリコン膜３の下部に位置するようにシリコン酸化膜
２内に絶縁材料からなる熱吸収体１３を埋設してもよ
い。これにより、アモルファスシリコン膜３の温度低下
率が更に速くなり、大きな温度分布が形成されることに
なり、準単結晶化の確実性が担保される。

【００４１】続いて、図２（ｃ）に示すように、ドライ
エッチングにより保温膜５を除去する。このとき、分離
膜として機能するシリコン酸化膜４が動作半導体膜１１
と保温膜５との間に介在するために、シリコン酸化膜４
で囲まれた動作半導体膜１１はエッチングされない。し
かる後、図２（ｄ）に示すように、ＨＦを用いたウェッ
トエッチングによりシリコン酸化膜４を剥離除去するこ
とにより、動作半導体膜１１を完成させる。

【００４２】（変形例）ここで、良好な結晶成長を考慮
し、パターニング形状の異なる種々の準単結晶シリコン
膜について説明する。

【００４３】（変形例（その１））先ず、変形例（その
１）について述べる。サンプル作成方法は上述の手法と
ほぼ同様であるので省略する。

【００４４】ここでは、図７（ａ）及び図７（ｂ）に示
すように、中央部位、即ちチャネル領域となる部位にお
いて、幅が徐々に減少する形状となる島状にアモルファ
スシリコン膜３をパターニングする。なお、図７（ｂ）
は、図７（ａ）の円Ｃ内を拡大した図である。

【００４５】このとき、結晶成長のメカニズムは、図８
に示すように、上述の手法で述べたアモルファスシリコ
ン膜３の内部からエッジ部位へ向かうラテラル成長のメ
カニズムが形成される。図中のＡ点では、双方のエッジ
部位へ向かってラテラル成長することが可能である。そ
のためにＡ点で一つの結晶核が形成され、ラテラル成長
距離のほぼ２倍の領域で一つの単結晶粒が形成される。
幅がさらに狭くなる領域では、エッジ部位に存在する保
温膜５による保温効果が強くなるために、固化が遅れ
る。そのため、Ａ点で形成された一つの単結晶粒が幅が
狭い領域に伝搬して、一つの単結晶粒が幅が徐々に狭く
なる部位に形成されてゆく。これは、図５に示した成長
メカニズムと類似する。

【００４６】（変形例（その２））次いで、変形例（そ
の２）について述べる。サンプル作成方法は上述の手法
とほぼ同様であるので省略する。

【００４７】ここでは、図９に示すように、チャネル領
域となる部位で幅が徐々に減少するとともに、切り込み
状にくびれたネッキング部１２を有する形状となる島状
にアモルファスシリコン膜３をパターニングする。な
お、図９は、上述の円Ｃ内に対応している。

【００４８】このとき、結晶成長のメカニズムは、図１
０に示すように、ネッキング部１２で一つの結晶粒が選
択されるために、単結晶粒を形成することができる。幅
が狭くなる領域にネッキング部１２で形成された一つの
単結晶粒が広がり伝搬形成される性質は、変形例（その
１）のメカニズムと同様である。

【００４９】（変形例（その３））次いで、変形例（そ
の３）について述べる。サンプル作成方法は上述の手法
とほぼ同様であるので省略する。

【００５０】ここでは、図１１に示すように、ネッキン
グ部１２を設けたアモルファスシリコン膜３のもう一つ
の例を示す。ここでは、チャネル領域となる部位の幅の
減少割合が変形例（その２）と比べて少なく、幅広とな
るようにパターニングされている。なお、図１１は、上
述の円Ｃ内に対応している。

【００５１】このとき、結晶成長のメカニズムは図１２
に示すようになり、ネッキング部１２においてＡ点から
一つの結晶核が形成されて伝搬形成することにより、準
単結晶領域が大きく広がることになる。

【００５２】上記の如く形成された動作半導体膜１１を
用いて、ＴＦＴを製造する。なお、ここでは、ｎチャネ
ルＴＦＴを製造する場合を例に説明する。図１３〜図１
６は、本実施形態に係るＴＦＴの製造方法を示す工程断
面図である。

【００５３】先ず、図１３（ａ）に示すように、ガラス
基板２１上にバッファとなるシリコン酸化膜２２を介し
て上記の手法により形成された動作半導体膜１１を用意
する。ここでは、変形例（その１）により形成された動
作半導体膜１１を使用する。

【００５４】続いて、図１３（ｂ）に示すように、動作
半導体膜１１上に膜厚１２０ｎｍ程度にゲート酸化膜と
なるシリコン酸化膜２３をＰＥＣＶＤ法により形成す
る。このとき、他の手法、例えばＬＰＣＶＤ（Low Pres
sure Chemical Vapor Deposition、減圧ＣＶＤ）法又は
スパッタリング法等を利用しても良い。

【００５５】続いて、図１３（ｃ）に示すように、膜厚
３００ｎｍ程度となるようにアルミニウム膜（又はアル
ミニウム合金膜）２４をスパッタリング法により成膜形
成する。

【００５６】続いて、図１４（ａ）に示すように、アル
ミニウム膜２４をフォトリソグラフィ及びそれに続くド
ライエッチングにより電極形状にパターニングし、ゲー
ト電極２４を形成する。このとき、図７（ａ）の円Ｃ内
に示す部位、即ち準単結晶粒が大きく成長して単結晶化
の著しい部位（チャネル領域）の上方にゲート電極２４
が位置するように加工する。

【００５７】続いて、図１４（ｂ）に示すように、パタ
ーニングされたゲート電極２４をマスクとしてシリコン
酸化膜２３をパターニングし、ゲート電極形状に倣った
ゲート酸化膜２３を形成する。

【００５８】続いて、図１４（ｃ）に示すように、ゲー
ト電極２４をマスクとして動作半導体膜１１のゲート電
極２４の両側部位にイオンドープする。具体的には、ｎ
型不純物、ここではリン（Ｐ）を加速エネルギー１０ｋ
ｅＶ、ドーズ量５×１０¹⁵／ｃｍ²の条件でイオンドー
プし、ソース／ドレイン領域を形成する。

【００５９】続いて、図１５（ａ）に示すように、ソー
ス／ドレイン領域のリンを活性化するためにエキシマレ
ーザ照射を行った後、図１５（ｂ）に示すように、全面
を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層
間絶縁膜２５を形成する。

【００６０】続いて、図１６（ａ）に示すように、ゲー
ト電極２４上、動作半導体膜１１のソース／ドレイン領
域上をそれぞれ露出させるコンタクトホール２６を層間
絶縁膜２５に開口形成する。

【００６１】続いて、図１６（ｂ）に示すように、各コ
ンタクトホール２６を埋め込むようにアルミニウム等の
金属膜２７を形成した後、図１６（ｃ）に示すように、
金属膜２７をパターニングし、それぞれコンタクトホー
ル２６を通じてゲート電極２４、動作半導体膜１１のソ
ース／ドレイン領域と導通する配線２７を形成する。

【００６２】しかる後、全面を覆う保護膜の形成等を経
て、ｎ型ＴＦＴを完成させる。具体的に当該ｎ型ＴＦＴ
を動作半導体膜１１がチャネル長１０μｍ程度、チャネ
ル幅３０μｍ程度となるように製造し、電子移動度を測
定した結果、４５０ｃｍ²／Ｖｓという高移動度が達成
された。

【００６３】以上説明したように、本実施形態及びその
諸変形例によれば、動作半導体膜１１の少なくともチャ
ネル領域を成長方向の制御された大粒径の結晶粒から構
成することにより、電流方向と直交する結晶粒界の発生
を抑止し、実質的に単結晶状態のシリコン、即ち準単結
晶シリコンからチャネル領域が構成されることになり、
準単結晶状態であるために必然的に高移動度の半導体装
置を実現することが可能となる。

【００６４】［第２実施形態］次に、本発明の第２実施
形態について説明する。本実施形態では、第１実施形態
と同様にＴＦＴの構造及び製造方法について例示する
が、動作半導体膜の構造及び形成方法が異なる点で相違
する。なお、第１実施形態と同様の構成部材等について
は同符号を記して説明を省略する。

【００６５】図１７は、本実施形態によるｎ型ＴＦＴの
主要構成を示す概略平面図である。

【００６６】このｎ型ＴＦＴは、その動作半導体膜３１
の少なくともチャネル領域が円形大粒径のディスク状結
晶粒３５からなる多結晶シリコン状態とされており、ソ
ース／ドレイン領域３３、３４には周縁部位にディスク
状結晶粒３５が形成され、内部に微結晶シリコン３６が
形成されて構成されている。ここで、チャネル領域の幅
は極めて狭く、幅方向ではほぼ１つのディスク状結晶粒
３５により占められるため、チャネル領域が実質的に数
個の結晶粒として構成される。実際に形成された動作半
導体膜３１を走査電子顕微鏡で観察した様子を図１８に
示す。上述の１スク状結晶粒３５及び微結晶シリコン３
６の構造が明示されている。このチャネル領域上にほぼ
直交するように帯状のゲート電極３２が設けられるた
め、高移動度のＴＦＴが実現することになる。

【００６７】このような構成の動作半導体膜３１を形成
するには、先ず第１実施形態と同様に、図１（ａ）〜図
１（ｄ）の各工程を経て、歪み点が６００℃〜７００℃
程度であり、可視光に対して透明なガラスからなる基板
１上にシリコン酸化膜２を介して膜厚１００ｎｍ程度の
アモルファスシリコン膜４１をパターン形成し、膜厚２
０ｎｍ程度の分離膜となるシリコン酸化膜４を介してア
モルファスシリコン膜を膜厚３００ｎｍ程度に形成す
る。その後、ニッケル（Ｎｉ）を利用した金属誘起固相
成長（５５０℃、８時間）によりアモルファスシリコン
膜を多結晶シリコン膜に変化させ、保温膜４２を形成す
る。

【００６８】なお、保温膜４２は、必ずしも多結晶シリ
コンである必要はなく、アモルファスシリコンのままで
あってもよい。また、他の材料を用いて保温膜４２を構
成してもよい。

【００６９】続いて、図１９に示すように、保温膜４２
によりアモルファスシリコン膜４１の表面（上面及び側
面）が覆われた状態で、下面からエネルギービームとし
てエキシマレーザを照射し、アモルファスシリコン膜４
１を結晶化させる。この照射により保温膜４２に当該保
温膜４２が溶解されるエネルギーを加え、アモルファス
シリコン膜４１の温度をシリコン結晶の融点１４１０℃
よりも高くする。保温膜４２がアモルファスシリコン膜
４１に比して厚いため、熱容量が大きく、冷却速度が遅
い。即ち、熱浴として作用することになる。これによ
り、アモルファスシリコン膜４１の保温膜４２に近接す
る領域では冷却速度が遅くなり、偶発的に形成された一
つの結晶核が十分に成長することができる。その結果、
図１７のように、少なくともチャネル領域となる狭幅部
位が円形大粒径のディスク状結晶粒３５から構成され、
ソース／ドレインとなる幅広部位が微結晶シリコン３６
をディスク状結晶粒３５で囲むように構成されてなる多
結晶状態に動作半導体膜３１が形成される。ディスク状
結晶粒３５は、結晶粒の半径をＬとすると２５０ｎｍ＜
Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌで
ある円形の結晶粒である。

【００７０】ここで、第１実施形態の図６と同様に、ア
モルファスシリコン膜４１の温度分布を制御するため
に、アモルファスシリコン膜４１の下部に位置するよう
にシリコン酸化膜２内に絶縁材料からなる熱吸収体を埋
設してもよい。これにより、アモルファスシリコン膜４
１の温度低下率が更に速くなり、大きな温度分布が形成
されることになり、円形大粒径結晶化の確実性が担保さ
れる。

【００７１】しかる後、シリコン酸化膜４をストッパー
としてＲＩＥにより保護膜４２を除去した後、ＨＦを用
いたウェットエッチングによりシリコン酸化膜４を除去
する。

【００７２】このようにして得られた動作半導体膜３１
を用いて、第１実施形態と同様の製造工程によりＴＦＴ
を構成した一例を図２０に示す。

【００７３】このＴＦＴを、第１実施形態の図１６
（ｃ）に示すＴＦＴと同様に、動作半導体膜１１がチャ
ネル長１０μｍ程度、チャネル幅３０μｍ程度となるよ
うに製造して、電子移動度を測定した結果、４５０ｃｍ
²／Ｖｓという高移動度が達成された。

【００７４】以上説明したように、本実施形態によれ
ば、動作半導体膜３１の少なくともチャネル領域を円形
大粒径のディスク状結晶粒３５から構成することによ
り、高移動度の半導体装置を実現することができる。

【００７５】［第３実施形態］本発明の第３実施形態に
よるシリコン薄膜の形成方法を図２１乃至図３１を用い
て説明する。図２１乃至図２４は、本実施形態によるシ
リコン薄膜の形成方法を示す工程断面図である。図２５
は、シリコン層のパターニング形状を示す平面図であ
る。

【００７６】まず、厚さ０．７ｍｍのガラス基板１１０
上に、ＰＥＣＶＤ法により、膜厚４００ｎｍのシリコン
酸化膜より成るバッファ層１１２を形成する。

【００７７】次に、バッファ層１１２上に、ＰＥＣＶＤ
法により、膜厚１５０ｎｍのアモルファスシリコン層よ
り成るシリコン層１１４を形成する。

【００７８】次に、４５０℃、２時間の熱処理を行い、
これによりシリコン層１１４から水素を除去する（図２
１（ａ）参照）。

【００７９】次に、フォトリソグラフィ技術を用い、シ
リコン層１１４をパターニングする（図２１（ｂ）参
照）。この際、シリコン層１１４を、図２５に示すよう
な平面形状にパターニングする。

【００８０】即ち、ソース／ドレインとなる領域１１５
ａ、１１５ｂの間の領域１１５ｃにおいて、シリコン層
１１４の幅を変化させる。具体的には、領域１１５ｃの
シリコン層１１４のうち、紙面下側の領域１１７ａでは
シリコン層１１４の幅を狭くし、中央の領域１１７ｂで
はシリコン層１１４の幅が徐々に広くなるようにし、紙
面上側の領域１１７ｃではシリコン層１１４の幅が広く
なるようにする。

【００８１】次に、ＨＦ系のエッチング液を用い、シリ
コン層１１４をマスクとしてバッファ層１１２の表面を
エッチングし、バッファ層１１２に段差を形成する（図
２１（ｃ）参照）。

【００８２】次に、全面に、ＰＥＣＶＤ法により、膜厚
３０ｎｍのシリコン酸化膜より成る分離膜１１６を形成
する（図２２（ａ）参照）。分離膜１１６は、シリコン
酸化膜に限定されるものではないが、シリコン層１１４
より融点が高い材料を用いることが望ましい。シリコン
層１１４を結晶化する際に分離膜１１６が溶解してしま
うと、シリコン層１１４と保温層１１８ａ（図２３
（ｂ）参照）とが一体になってしまうからである。ま
た、分離膜１１６は、保温層１１８ａをエッチングする
際のエッチングストッパとして機能することが望まし
い。

【００８３】次に、全面に、ＰＥＣＶＤ法により、膜厚
２５０ｎｍのアモルファスシリコン膜より成る保温層１
１８を形成する。成膜条件は、例えば、ＳｉＨ₄ガスと
Ｈ₂ガスとの流量比を２：９８とし、成膜室内の温度を
例えば３５０℃とする。

【００８４】次に、全面に、スパッタ法により、膜厚３
ｎｍのＮｉ膜より成る不純物層１２０を形成する（図２
２（ｂ）参照）。

【００８５】次に、５５０℃、８時間の熱処理を行い、
不純物層２２０のＮｉを保温層１１８中に固相拡散す
る。これにより、Ｎｉを用いたアモルファスシリコンの
固相成長により、多結晶シリコン層より成る保温層１１
８ａが形成される（図２３（ａ）参照）。

【００８６】この熱処理により、保温層１１８ａは多結
晶シリコンの状態になるが、分離膜１１６に覆われたシ
リコン層１１４は、分離膜１１６によりＮｉの拡散が防
止されるため、アモルファスシリコンの状態に保たれ
る。

【００８７】図２６は、保温層、分離膜及びシリコン層
の結晶状態をラマン散乱分光法により測定したグラフで
ある。図２６の横軸はガラス基板面に対する相対的な位
置を示しており、左側の縦軸はラマン振動数を示してお
り、右側の縦軸は半値幅を示している。なお、結晶状態
の測定は、ガラス基板の裏面側から行った。

【００８８】図２６に示すように、保温層１１８ａでは
半値幅は小さくなっており、シリコン層１１４では半値
幅は大きくなっている。このことから、上記の熱処理に
より、保温層１１８ａは多結晶シリコンの状態となり、
シリコン層１１４はアモルファスシリコンの状態に維持
されていることがわかる。

【００８９】次に、室温にて、ガラス基板１１０の下面
側、即ちバッファ層１１２が形成されている面の側か
ら、シリコン層１１４に、連続発振（Continuous Wav
e：ＣＷ）のレーザを照射し、シリコン層１１４を結晶
化する（図２３（ａ）参照）。

【００９０】本実施形態では、連続発振のレーザを用い
るため、レーザがガラス基板１１０に吸収されると、ガ
ラス基板１１０が高温となり、ひいてはガラス基板１１
０の変形を招いてしまう。そこで、本実施形態では、ガ
ラス基板１１０に対して透過率の高いレーザを用いるこ
とにより、ガラス基板１１０の変形を回避する。

【００９１】図２７は、レーザの波長とガラス基板に対
する透過率との関係を示すグラフである。横軸はレーザ
の波長を示しており、縦軸はガラス基板に対するレーザ
の透過率を示している。実施例１乃至実施例３は、それ
ぞれ異なった材料から成るガラス基板を用いて測定した
ものである。

【００９２】図２７から分かるように、実施例１乃至３
のいずれのガラス基板を用いた場合であっても、レーザ
の波長が４００ｎｍ以上であれば高い透過率が得られて
いる。このことから、波長４００ｎｍ以上のレーザを用
いれば、レーザがガラス基板に吸収されにくく、ガラス
基板が高温になるのを防止することができるため、ガラ
ス基板の変形を回避することができると考えられる。な
お、照射するレーザの波長は４００ｎｍ以上に限定され
るものではなく、用いられるガラス基板の材料の特性に
応じて適切な波長とすればよい。

【００９３】かかる観点から、本実施形態では、例えば
波長５３２ｎｍのレーザを用いる。このような波長のレ
ーザとしては、例えば、Ｎｄ：ＹＡＧ系の半導体レーザ
の第２高調波を用いることができる。

【００９４】ここで、本実施形態によるシリコン層の結
晶化のメカニズムについて図２８を用いて説明する。図
２８は、シリコン層の結晶化のメカニズムを示す平面図
である。

【００９５】本実施形態では、図２８の紙面下側から紙
面上側に向かってレーザをスキャンさせていく。図中の
矢印は、レーザのスキャン方向を示している。

【００９６】領域１１５ｃのシリコン層１１４のうち、
幅が狭くなっている領域１１７ａのシリコン層１１４に
レーザが照射されると、シリコン層１１４には図２９に
示すような温度勾配が形成される。図２９は、レーザを
照射した際のシリコン層の温度勾配を示す概念図であ
る。

【００９７】図２９に示すような温度勾配は、以下のよ
うなメカニズムにより形成される。

【００９８】即ち、シリコン層１１４は分離膜１１６を
介して保温層１１８ａに覆われているため、レーザを照
射すると、高温になって溶融するが、シリコン層１１４
の上方の領域の保温層１１８ａは、シリコン層１１４に
よりレーザの到達が遮られるため高温になりにくい。

【００９９】一方、シリコン層１１４の両側の保温層１
１８ａは、レーザが照射されるため、高温になる。しか
も、保温層１１８ａは、厚く形成されているため、熱容
量が大きく、冷却速度も遅い。

【０１００】従って、シリコン層１１４の両側の保温層
１１８ａは、シリコン層１１４に対して熱浴として機能
する一方、シリコン層１１４の上方の領域の保温層１１
８ａは、シリコン層１１４に対して冷却速度を速くする
ように機能する。このため、シリコン層１１４が冷却す
る過程では、シリコン層１１４の内部の温度は低くなる
一方、シリコン層１１４のエッジ部分は高温に保たれ
る。

【０１０１】このような温度勾配が形成されると、シリ
コン層１１４のエッジ部分よりシリコン層１１４の内部
の方が温度が低いため、シリコン層１１４の内部から外
部に向かって、結晶の成長が進行する。

【０１０２】このような結晶成長は、領域１１７ａにレ
ーザをスキャンしている際に開始する場合もあるし、領
域１１７ｂの近傍までレーザをスキャンした際に開始す
る場合もある。

【０１０３】そして、シリコン層１１４の幅が徐々に広
くなる領域１１７ｂに、レーザをスキャンしていくと、
結晶は更に成長していき、結晶粒界はシリコン層１１４
の外側に排除されていく。

【０１０４】そして、更にレーザをスキャンしていく
と、結晶が引き継がれていき、シリコン層１１４の幅が
広くなっている領域では、単結晶シリコン１１４ａが形
成される。

【０１０５】次に、図２４に示すように、ＲＩＥ（Reac
tive Ion Etching、反応性イオンエッチング）法によ
り、分離膜１１６をエッチングストッパとして、保温層
１１８ａをエッチングする。

【０１０６】次に、ＨＦ系のウエットエッチングによ
り、分離膜１１６をエッチングする。

【０１０７】こうして、本実施形態によるシリコン薄膜
が形成されることとなる。

【０１０８】そして、このようにして形成されたシリコ
ン薄膜は、薄膜トランジスタのチャネル層として用いる
ことができる。

【０１０９】図３０は、本実施形態で形成されたシリコ
ン薄膜とゲート電極との位置関係を示す平面図である。

【０１１０】図３０に示すように、単結晶シリコン１１
４ａ上に、ゲート絶縁膜（図示せず）を介してゲート電
極１３０を形成する。このように構成すれば、単結晶シ
リコン１１４ａがチャネルとなるので、電子移動度の高
い薄膜トランジスタを提供することが可能となる。

【０１１１】なお、本実施形態で形成されたシリコン薄
膜を用いた薄膜トランジスタの製造方法は、第４実施形
態で詳細に説明することとする。

【０１１２】（評価結果）次に、上記のようにして形成
されたシリコン薄膜の結晶状態について図３１を用いて
説明する。図３１は、本実施形態により形成されたシリ
コン薄膜の結晶状態を示す顕微鏡写真である。なお、こ
の顕微鏡写真は、ＳＥＭ（Scanning Electron Microsco
py、走査型電子顕微鏡）法により観察したものである。
また、欠陥を明瞭化させるためにセコエッチングが行わ
れている。

【０１１３】図３１に示すように、幅が狭くなっている
領域から幅が広くなっている領域に向かって、結晶が大
きく成長しており、単結晶になっている。

【０１１４】このように、本実施形態によれば、シリコ
ン層の幅の狭い領域から幅の広い領域に向かって、連続
発振のレーザをスキャンすることにより結晶成長するた
め、結晶を引き継ぐことができるとともに、結晶粒界を
シリコン層の外側に排除することができる。従って、本
実施形態によれば、単結晶シリコンを有するシリコン薄
膜を形成することができる。

【０１１５】（変形例（その１））次に、本実施形態の
変形例（その１）によるシリコン薄膜の形成方法を図３
２を用いて説明する。図３２は、本変形例によるシリコ
ン薄膜の形成方法を示す平面図である。

【０１１６】本変形例によるシリコン薄膜の形成方法
は、保温層１１８ａを全面に形成することなく、保温層
１１８ａが、少なくとも領域１１５ｃを覆うように形成
されていることに主な特徴がある。

【０１１７】連続発振のレーザを照射する場合には、短
パルスレーザを照射する場合に比べて、保温層１１８ａ
に大きな熱量が蓄積される。

【０１１８】このため、保温層１１８ａが全面に形成さ
れている場合には、ガラス基板１１０が長時間に亘って
高温に保持され、ガラス基板１１０が変形してしまう虞
がある。

【０１１９】そこで、本変形例では、保温層１１８ａを
全面に形成することなく、少なくとも領域１１５ｃを覆
うように保温層１１８ａを形成している。

【０１２０】なお、本変形例のように少なくとも領域１
１５ｃを覆うように保温層１１８ａを形成されていれ
ば、領域１１５ｃのシリコン層１１４を高温にして溶融
することができ、上記と同様に結晶成長することができ
るので、特段の問題はない。

【０１２１】次に、本変形例により形成されたシリコン
薄膜の結晶状態について図３３を用いて説明する。図３
３は、本変形例により形成されたシリコン薄膜の結晶状
態を示す顕微鏡写真である。

【０１２２】本変形例により形成されたシリコン薄膜の
場合も、図３１に示す第１実施形態により形成されたシ
リコン薄膜と同様に、幅が狭くなっている領域から幅が
広くなっている領域に向かって、結晶が大きく成長して
おり、単結晶になっている。

【０１２３】このように、少なくとも領域１１５ｃを覆
うように保温層１１８ａを形成した場合であっても、単
結晶シリコン１１４ａを形成することができる。

【０１２４】従って、本変形例によれば、ガラス基板の
変形を防止することができ、ひいては良質な液晶表示装
置を提供することができる。

【０１２５】（変形例（その２））次に、本実施形態の
変形例（その２）によるシリコン薄膜の形成方法を図３
４を用いて説明する。図３４は、本変形例によるシリコ
ン薄膜の形成方法を示す概念図である。

【０１２６】本変形例によるシリコン薄膜の形成方法
は、シリコン層１１４の幅が徐々に広くなる領域１１７
ｂに、切り込み状にくびれたネッキング部１１９が形成
されていることに主な特徴がある。

【０１２７】本変形例では、ネッキング部１１９により
シリコン層１１４の幅が部分的に狭くなっているため、
結晶粒界１２１がブロックされる。

【０１２８】このため、ネッキング部１１９より紙面上
側の領域に、単結晶シリコン１１４ａを確実に形成する
ことができる。

【０１２９】このように、本変形例によれば、ネッキン
グ部を形成することにより結晶粒界をブロックすること
ができるので、より確実に単結晶シリコン１１４ａを形
成することができる。

【０１３０】そして、このようにして形成された単結晶
シリコン１１４ａを、チャネルに用いれば、電子移動度
の高い薄膜トランジスタを提供することができる。

【０１３１】（変形例（その３））次に、本実施形態の
変形例（その３）によるシリコン薄膜の形成方法を図３
５を用いて説明する。図３５は、本変形例によるシリコ
ン薄膜の形成方法を示す概念図である。

【０１３２】本変形例によるシリコン薄膜の形成方法
は、領域１１５ｃの中央部からソース／ドレインとなる
領域１１５ａに達する領域で、シリコン層１１４の幅が
徐々に広くなるように形成されていることに主な特徴が
ある。

【０１３３】図２５に示す第３実施形態によるシリコン
薄膜の形成方法では、シリコン層１１４の幅が徐々に広
くなる領域１１７ｂは、領域１１５ｃの中央部のみであ
ったが、本変形例では、領域１１５ｃの中央部から領域
１１５ａに達する広い範囲でシリコン層１１４の幅が徐
々に広くなっている。

【０１３４】このようにシリコン層１１４をパターニン
グした場合であっても、単結晶シリコン１１４ａを形成
することが可能である。

【０１３５】なお、ネッキング部１１９を更に形成する
ようにしてもよい。

【０１３６】（変形例（その４））次に、本実施形態の
変形例（その４）によるシリコン薄膜の形成方法を図３
６を用いて説明する。図３６は、本変形例によるシリコ
ン薄膜の形成方法を示す概念図である。

【０１３７】本変形例によるシリコン薄膜の形成方法
は、領域１１５ａから領域１１５ｂに達する領域１１５
ｃで、シリコン層１１４の幅が徐々に広くなるように形
成されていることに主な特徴がある。

【０１３８】図２５に示す第３実施形態によるシリコン
薄膜の形成方法では、シリコン層１１４の幅が徐々に広
くなる領域１１７ｂは、領域１１５ｃの中央部のみであ
ったが、本変形例では、領域１１５ｂから領域１１５ａ
に達する広い範囲でシリコン層１１４の幅が徐々に広く
なっている。

【０１３９】このようにシリコン層１１４をパターニン
グした場合であっても、単結晶シリコン１１４ａを形成
することが可能である。

【０１４０】（変形例（その５））次に、本実施形態の
変形例（その５）によるシリコン薄膜の形成方法を図３
７を用いて説明する。図３７は、本変形例によるシリコ
ン薄膜の形成方法を示す概念図である。

【０１４１】本変形例によるシリコン薄膜の形成方法
は、領域１１５ｃにおけるシリコン層１１４の幅をほぼ
均一に形成し、領域１１５ｃの一部にネッキング部１１
９が形成されていることに主な特徴がある。

【０１４２】本変形例では領域１１５ｃのシリコン層１
１４にネッキング部１１９が形成されているため、領域
１１５ｃの幅をほぼ均一に形成した場合であっても、ネ
ッキング部１１９の紙面上方の領域において単結晶シリ
コン１１４ａが形成される。即ち、図中の矢印の方向に
レーザをスキャンしていくと、ネッキング部１１９にお
いて結晶粒界がブロックされ、更にレーザをスキャンし
ていくと、ネッキング部１１９の紙面上方の領域におい
て、単結晶シリコン１１４ａが形成される。

【０１４３】このように本変形例によれば、領域１１５
ｃの幅をほぼ均一に形成した場合であっても、ネッキン
グ部１１９を形成することにより、単結晶シリコン１１
４ａを形成することが可能となる。

【０１４４】そして、このようにして形成された単結晶
シリコン１１４ａを、チャネルに用いれば、電子移動度
の高い薄膜トランジスタを提供することができる。

【０１４５】図３８は、本実施形態で形成されたシリコ
ン薄膜とゲート電極との位置関係を示す平面図である。

【０１４６】図３８に示すように、単結晶シリコン１１
４ａ上に、ゲート絶縁膜（図示せず）を介してゲート電
極１３０を形成する。単結晶シリコン１１４ａがチャネ
ルとなるので、電子移動度の高い薄膜トランジスタを提
供することが可能となる。

【０１４７】なお、レーザを紙面下側に向かってスキャ
ンする場合には、ネッキング部１１９の紙面下方に単結
晶シリコン１１４ａが形成されるので、ゲート電極１３
０はネッキング部１１９の紙面下方に形成すればよい。

【０１４８】［第４実施形態］本発明の第４実施形態に
よる薄膜トランジスタの製造方法を図３９乃至図４２を
用いて説明する。図３９乃至図４２は、本実施形態によ
る薄膜トランジスタの製造方法を示す工程断面図であ
る。図１乃至図３８に示す第１乃至第３実施形態の構成
要素と同一の構成要素には、同一の符号を付して説明を
省略または簡潔にする。

【０１４９】本実施形態による薄膜トランジスタの製造
方法は、第３実施形態により形成されたシリコン薄膜を
チャネル層に用いることに主な特徴がある。なお、ここ
では、ｎ形の薄膜トランジスタを製造する場合を例に説
明する。

【０１５０】まず、第３実施形態により形成されたシリ
コン薄膜を、所望の形状にパターニングする（図３９
（ａ）参照）。例えば、チャネル長を２μｍとし、チャ
ネル幅を２μｍとする。図３９（ａ）の半導体層１２４
の紙面右側の部分は図２５の領域１１５ａに対応してお
り、半導体層１２４の紙面左側の部分は図２５の領域１
１５ｂに対応している。また、図３９（ａ）の半導体層
１２４の中央の部分は図２５の領域１１５ｃに対応して
いる。

【０１５１】次に、全面に、ＰＥＣＶＤ法により、膜厚
１２０ｎｍのシリコン酸化膜より成るゲート酸化膜１２
６を形成する。なお、ゲート酸化膜１２６は、ＬＰＣＶ
Ｄ法、スパッタ法等を用いて形成してもよい（図３６
（ｂ）参照）。

【０１５２】次に、全面に、スパッタ法により、膜厚３
００ｎｍのアルミニウム層１２８を形成する（図３６
（ｃ）参照）。

【０１５３】次に、フォトリソグラフィ技術を用い、ア
ルミニウム層１２８をゲート電極１３０の形状にパター
ニングする（図３７（ａ）参照）。ゲート電極１３０
は、第３実施形態で形成されたシリコン薄膜のうち、単
結晶シリコン１１４ａ上に形成する。これにより、単結
晶シリコン１１４ａをチャネルに用いることができるの
で、電子移動度の高い薄膜トランジスタを提供すること
が可能となる。

【０１５４】次に、ゲート電極１３０に自己整合でゲー
ト酸化膜１２６をエッチングする（図３７（ｂ）参
照）。

【０１５５】次に、ゲート電極１３０に自己整合で、半
導体層１２４に不純物イオンを注入する。不純物として
は、例えばリンを用いることができる。

【０１５６】次に、ガラス基板１１０上からエキシマレ
ーザを照射し、半導体層１２４に導入された不純物を活
性化する。こうしてゲート電極１３０に自己整合でソー
ス／ドレイン拡散層１３２を形成する（図３８（ａ）参
照）。

【０１５７】次に、全面に、膜厚３００ｎｍのＳｉＮ膜
より成る層間絶縁膜１３４を形成する（図３８（ｂ）参
照）。

【０１５８】次に、層間絶縁膜１３４に、ソース／ドレ
イン拡散層１３２、ゲート電極１３０に達するコンタク
トホール１３６をそれぞれ形成する（図３９（ａ）参
照）。

【０１５９】次に、全面に、膜厚１００ｎｍのＴｉ膜、
膜厚２００ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜が積
層されて成る導電層を形成する。

【０１６０】次に、フォトリソグラフィ技術を用いて導
電層をパターニングし、これにより導電層より成るゲー
ト電極１３８ａ及びソース／ドレイン電極１３８ｂを形
成する（図３９（ｂ）参照）。

【０１６１】こうして、本実施形態による薄膜トランジ
スタが製造されることとなる。

【０１６２】（評価結果）次に、上記のようにして製造
された薄膜トランジスタの電子移動度を測定した。

【０１６３】この結果、電子移動度は３５０ｃｍ²／Ｖ
ｓと高い値を得ることができた。

【０１６４】このように、本実施形態によれば、単結晶
シリコンをチャネルに用いることができるので、電子移
動度の高い薄膜トランジスタを提供することができる。

【０１６５】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。

【０１６６】例えば、上記の各実施形態で説明した半導
体装置は、ＴＦＴを備えた周辺回路一体型の液晶ディス
プレイ（ＬＣＤ、Liquid Crystal Display）やシステム
オンパネル、システムオンガラス、更にはＳＯＩ（Sili
con On Insulator）素子として適用することが可能であ
る。

【０１６７】また、第３実施形態では、シリコン層１１
４としてアモルファスシリコンを用いたが、アモルファ
スシリコンに限定されるものではなく、例えば多結晶シ
リコンを用いてもよい。

【０１６８】また、第３実施形態では、不純物層１２０
にＮｉを用いたが、Ｎｉに限定されるものではなく、Ｎ
ｉ以外の金属不純物を用いてもよい。

【０１６９】また、第３実施形態では、Ｎｉを用いたア
モルファスシリコンの固相成長により、多結晶シリコン
より成る保温層１１８ａを形成したが、かかる固相成長
に限定されるものではなく、気相成長により多結晶シリ
コンよりなる保温層を形成してもよい。また、保温層１
１８ａは、多結晶シリコンに限定されるものではなく、
アモルファスシリコンを用いてもよい。また、他の材料
を用いて保温層１１８ａを構成してもよい。

【０１７０】また、第３実施形態では、ガラス基板の下
側からレーザを照射したが、ガラス基板の上側からレー
ザを照射してもよい。この場合には、シリコン層１１４
の上方の保温層１１８ａをＣＭＰ法等により除去すれば
よい。また、シリコン層１１４の上方の保温層１１８ａ
を除去しなくてもよい。

【０１７１】また、第３実施形態では、分離膜としてシ
リコン酸化膜を用いたが、分離膜はシリコン酸化膜に限
定されるものではなく、例えばシリコン窒化膜等を用い
てもよい。

【０１７２】また、第３実施形態では、チャネル領域の
幅を変化させたが、必ずしもチャネル領域の幅を変化さ
せる必要はなく、例えば、チャネル幅が均一であっても
よい。

【０１７３】また、第３実施形態では、ネッキング部を
形成したが、必ずしもネッキング部を形成しなくてもよ
い。

【０１７４】［付記］ （付記１） 絶縁基板上に動作半導体膜が形成された薄
膜型の半導体装置であって、前記動作半導体膜の少なく
ともチャネル領域が、電流方向に対して９０°未満の傾
きを有する粒界のみを含む結晶状態である準単結晶状態
になっていることを特徴とする半導体装置。

【０１７５】（付記２） 絶縁基板上に動作半導体膜が
形成された薄膜型の半導体装置であって、前記動作半導
体膜の少なくともチャネル領域が、円形の結晶粒で、前
記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、か
つ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒
径の結晶粒からなる多結晶状態になっていることを特徴
とする半導体装置。

【０１７６】（付記３） 付記１又は２記載の半導体装
置において、前記動作半導体膜は、前記チャネル領域が
その他の部位より幅狭に形成されていることを特徴とす
る半導体装置。

【０１７７】（付記４） 付記１乃至３のいずれかに記
載の半導体装置において、前記動作半導体膜は、ソース
／ドレイン領域に、微粒径の結晶粒、及び、円形の結晶
粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌで
あり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである
円形大粒径の結晶粒からなる部位を有することを特徴と
する半導体装置。

【０１７８】（付記５） 付記１乃至４のいずれかに記
載の半導体装置において、前記チャネル領域には、幅狭
のくびれ部が形成されていることを特徴とする半導体装
置。

【０１７９】（付記６） 幅狭部位を有する形状に加工
された半導体薄膜であって、少なくとも前記幅狭部位
が、電流方向に対して９０°未満の傾きを有する粒界の
みを含む結晶状態である準単結晶状態になっていること
を特徴とする半導体薄膜。

【０１８０】（付記７） 絶縁基板上に動作半導体膜が
形成された薄膜型の半導体装置の製造方法であって、前
記絶縁基板上に島状の半導体膜を形成する工程と、前記
半導体膜を分離膜で覆い、前記半導体膜の側面を前記分
離膜を介して保温膜で囲む工程と、前記半導体膜に対し
て上面からエネルギービームを照射して前記半導体膜を
結晶化し、前記動作半導体膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。

【０１８１】（付記８） 付記７記載の半導体装置の製
造方法において、前記半導体膜の下部に熱吸収体を設
け、前記エネルギービームの照射を行なうことを特徴と
する半導体装置の製造方法。

【０１８２】（付記９） 付記７記載の半導体装置の製
造方法において、前記保温膜を前記半導体膜より厚く形
成することを特徴とする半導体装置の製造方法。

【０１８３】（付記１０） 絶縁基板上に動作半導体膜
が形成された薄膜型の半導体装置の製造方法であって、
前記絶縁基板上に島状の半導体膜を形成する工程と、前
記半導体膜を分離膜で覆い、前記半導体膜の全面を前記
分離膜を介して保温膜で覆う工程と、前記半導体膜に対
して前記絶縁基板の下面からエネルギービームを照射し
て前記半導体膜を結晶化し、前記動作半導体膜を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。

【０１８４】（付記１１） 付記７乃至１０のいずれか
に記載の半導体装置の製造方法において、エネルギービ
ーム照射前の前記半導体膜は、アモルファスシリコン又
は多結晶シリコンからなることを特徴とする半導体装置
の製造方法。

【０１８５】（付記１２） 付記７乃至１１のいずれか
に記載の半導体装置の製造方法において、前記保温膜
は、半導体材料、金属材料、絶縁材料又はこれらの混合
物或いは化合物からなることを特徴とする半導体装置の
製造方法。

【０１８６】（付記１３） 付記７乃至１２のいずれか
に記載の半導体装置の製造方法において、エキシマレー
ザを光源として、前記エネルギービームの照射を行なう
ことを特徴とする半導体装置の製造方法。

【０１８７】（付記１４） 付記７乃至１３のいずれか
に記載の半導体装置の製造方法において、前記動作半導
体膜の前記チャネル領域をその他の部位より幅狭に形成
することを特徴とする半導体装置の製造方法。

【０１８８】（付記１５） 付記７乃至１４のいずれか
に記載の半導体装置の製造方法において、前記チャネル
領域に幅狭のくびれ部を形成することを特徴とする半導
体装置の製造方法。

【０１８９】（付記１６） 絶縁基板上に島状の半導体
膜を形成する工程と、前記半導体膜を分離膜で覆い、前
記半導体膜の側面を前記分離膜を介して保温膜で囲む工
程と、前記半導体膜に対して上面からエネルギービーム
を照射して前記半導体膜を結晶化し、前記動作半導体膜
を形成する工程とを有することを特徴とする半導体薄膜
の形成方法。

【０１９０】（付記１７） 絶縁基板上に島状の半導体
膜を形成する工程と、前記半導体膜を分離膜で覆い、前
記半導体膜の全面を前記分離膜を介して保温膜で覆う工
程と、前記半導体膜に対して前記絶縁基板の下面からエ
ネルギービームを照射して前記半導体膜を結晶化し、前
記動作半導体膜を形成する工程とを有することを特徴と
する半導体薄膜の形成方法。

【０１９１】（付記１８） 絶縁基板上にシリコン層を
形成する工程と、前記シリコン層の少なくとも側面に保
温層を形成する工程と、前記シリコン層に連続発振する
エネルギービームを照射し、前記シリコン層を結晶化す
る工程とを有することを特徴とするシリコン薄膜の形成
方法。

【０１９２】（付記１９） 付記１８記載のシリコン薄
膜の形成方法において、前記絶縁基板は、前記エネルギ
ービームを透過する基板であり、前記シリコン層を結晶
化する工程では、波長４００ｎｍ以上のエネルギービー
ムを照射することを特徴とするシリコン薄膜の形成方
法。

【０１９３】（付記２０） 付記１９記載のシリコン薄
膜の形成方法において、前記保温層を形成する工程で
は、前記シリコン層の上面にも前記保温層を形成し、前
記シリコン層を結晶化する工程では、前記絶縁基板の裏
側から前記エネルギービームを照射することを特徴とす
るシリコン薄膜の形成方法。

【０１９４】（付記２１） 付記１８乃至２０のいずれ
かに記載のシリコン薄膜の形成方法において、前記保温
層を形成する工程では、前記シリコン層の一部の領域の
近傍に選択的に前記保温層を形成することを特徴とする
シリコン薄膜の形成方法。

【０１９５】（付記２２） 付記１８乃至２１のいずれ
かに記載のシリコン薄膜の形成方法において、前記シリ
コン層を形成する工程では、前記シリコン層の一部の領
域で幅が変化するように前記シリコン層を形成すること
を特徴とするシリコン薄膜の形成方法。

【０１９６】（付記２３） 付記１８乃至２２のいずれ
かに記載のシリコン薄膜の形成方法において、前記シリ
コン層を形成する工程では、前記シリコン層の一部に切
り込みを形成することを特徴とするシリコン薄膜の形成
方法。

【０１９７】（付記２４） 付記２２又は２３記載のシ
リコン薄膜の形成方法において、前記シリコン層を結晶
化する工程では、前記シリコン層の幅が狭くなっている
部分から前記シリコン層の幅が広くなっている部分に向
かう方向に、前記エネルギービームを走査することを特
徴とするシリコン薄膜の形成方法。

【０１９８】

【発明の効果】以上の通り、本発明によれば、結晶粒界
の影響が無視し得るほど小さい半導体薄膜から動作半導
体膜を形成し、極めて高い電子移動度とされた薄膜型の
半導体装置を実現することが可能となる。

【０１９９】また、本発明によれば、シリコン層の幅の
狭い領域から幅の広い領域に向かって、連続発振のレー
ザをスキャンすることにより結晶成長するため、横方向
に成長した結晶を引き継ぐことができるとともに、結晶
欠陥をシリコン層の外側に排除することができる。従っ
て、本発明によれば、単結晶シリコンを有するシリコン
薄膜を形成することができ、このシリコン薄膜を用いて
電子移動度の高い半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による動作半導体膜の形
成方法を示す工程断面図（その１）である。

【図２】本発明の第１実施形態による動作半導体膜の形
成方法を示す工程断面図（その２）である。

【図３】結晶化時におけるアモルファスシリコン膜内の
温度分布特性を示す模式図である。

【図４】アモルファスシリコン膜において、内部からエ
ッジ部位ヘ向かう方法に結晶化が進行する様子を示す模
式図である。

【図５】アモルファスシリコン膜の幅が次第に狭くなる
ようなチャネル領域となる部位において、結晶粒界の発
生方向を示す概略平面図である。

【図６】分離用のシリコン酸化膜内に絶縁材料からなる
熱吸収体が埋設された例を示す概略断面図である。

【図７】本発明の第１実施形態の変形例（その１）によ
るアモルファスシリコン膜を示す概略平面図である。

【図８】本発明の第１実施形態の変形例（その１）によ
る結晶成長のメカニズムを示す概略平面図である。

【図９】本発明の第１実施形態の変形例（その２）によ
るアモルファスシリコン膜を示す概略平面図である。

【図１０】本発明の第１実施形態の変形例（その２）に
よる結晶成長のメカニズムを示す概略平面図である。

【図１１】本発明の第１実施形態の変形例（その３）に
よるアモルファスシリコン膜を示す概略平面図である。

【図１２】本発明の第１実施形態の変形例（その３）に
よる結晶成長のメカニズムを示す概略平面図である。

【図１３】本発明の第１実施形態によるＴＦＴの製造方
法を示す工程断面図（その１）である。

【図１４】本発明の第１実施形態によるＴＦＴの製造方
法を示す工程断面図（その２）である。

【図１５】本発明の第１実施形態によるＴＦＴの製造方
法を示す工程断面図（その３）である。

【図１６】本発明の第１実施形態によるＴＦＴの製造方
法を示す工程断面図（その４）である。

【図１７】本発明の第２実施形態によるｎ型ＴＦＴの主
要構成を示す概略平面図である。

【図１８】動作半導体膜の結晶構造を観察した様子を示
す顕微鏡写真である。

【図１９】アモルファスシリコン膜を結晶化させる工程
を示す概略断面図である。

【図２０】本発明の第２実施形態によるＴＦＴの主要構
成を示す概略断面図である。

【図２１】本発明の第３実施形態によるシリコン薄膜の
形成方法を示す工程断面図（その１）である。

【図２２】本発明の第３実施形態によるシリコン薄膜の
形成方法を示す工程断面図（その２）である。

【図２３】本発明の第３実施形態によるシリコン薄膜の
形成方法を示す工程断面図（その３）である。

【図２４】本発明の第３実施形態によるシリコン薄膜の
形成方法を示す工程断面図（その４）である。

【図２５】シリコン層のパターニング形状を示す平面図
（その１）である。

【図２６】保温層、分離膜及びシリコン層の結晶状態を
ラマン散乱分光法により測定したグラフである。

【図２７】レーザの波長とガラス基板に対する透過率と
の関係を示すグラフである。

【図２８】シリコン層の結晶化のメカニズムを示す平面
図である。

【図２９】レーザを照射した際のシリコン層の温度勾配
を示す概念図である。

【図３０】本発明の第１実施形態により形成されたシリ
コン薄膜とゲート電極との位置関係を示す平面図であ
る。

【図３１】本発明の第３実施形態により形成されたシリ
コン薄膜の結晶状態を示す顕微鏡写真である。

【図３２】本発明の第３実施形態の変形例（その１）に
よるシリコン薄膜の形成方法を示す平面図である。

【図３３】本発明の第３実施形態の変形例（その１）に
より形成されたシリコン薄膜の結晶状態を示す顕微鏡写
真である。

【図３４】本発明の第３実施形態の変形例（その２）に
よるシリコン薄膜の形成方法を示す概念図である。

【図３５】本発明の第３実施形態の変形例（その３）に
よるシリコン薄膜の形成方法を示す概念図である。

【図３６】本発明の第３実施形態の変形例（その４）に
よるシリコン薄膜の形成方法を示す概念図である。

【図３７】本発明の第３実施形態の変形例（その５）に
よるシリコン薄膜の形成方法を示す概念図である。

【図３８】本発明の第３実施形態の変形例（その５）に
より形成されたシリコン薄膜とゲート電極との位置関係
を示す平面図である。

【図３９】本発明の第４実施形態による薄膜トランジス
タの製造方法を示す工程断面図（その１）である。

【図４０】本発明の第４実施形態による薄膜トランジス
タの製造方法を示す工程断面図（その２）である。

【図４１】本発明の第４実施形態による薄膜トランジス
タの製造方法を示す工程断面図（その３）である。

【図４２】本発明の第４実施形態による薄膜トランジス
タの製造方法を示す工程断面図（その４）である。

【符号の説明】

１…ガラス基板 ２…バッファとなるシリコン酸化膜 ３…アモルファスシリコン膜 ４…分離膜となるシリコン酸化膜 ５…保温膜 １１…動作半導体膜 １２…ネッキング部 １３…熱吸収体 ２１…ガラス基板 ２２…バッファとなるシリコン酸化膜 ２３…ゲート酸化膜（シリコン酸化膜） ２４…ゲート電極（アルミニウム膜） ２５…層間絶縁膜 ２６…コンタクトホール ２７…配線（金属膜） ３１…動作半導体膜 ３２…ゲート電極（アルミニウム膜） ３３…ソース領域 ３４…ドレイン領域 ３５…円形大粒径のディスク状結晶粒 ３６…微結晶シリコン ４１…アモルファスシリコン膜 ４２…保温膜 １１０…ガラス基板 １１２…バッファ層 １１４…シリコン層 １１４ａ…単結晶シリコン １１５ａ、１１５ｂ、１１５ｃ…領域 １１６…分離膜 １１７ａ…幅が狭くなっている領域 １１７ｂ…幅が徐々に広くなっている領域 １１７ｃ…幅が広くなっている領域 １１８…保温層 １１８ａ…保温層 １１９…ネッキング部 １２０…不純物層 １２１…結晶粒界 １２４…半導体層 １２６…ゲート酸化膜 １２８…アルミニウム層 １３０…ゲート電極 １３２…ソース／ドレイン拡散層 １３４…層間絶縁膜 １３６…コンタクトホール １３８ａ…ゲート電極 １３８ｂ…ソース／ドレイン電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 BB02 BB07 CA04 DA02 DB02 DB03 EA11 FA02 FA03 FA04 FA22 JA01 JB09 5F110 AA01 AA17 BB01 CC02 DD02 DD07 DD13 EE03 EE06 EE38 EE44 FF02 FF28 FF30 FF32 GG02 GG06 GG13 GG16 GG17 GG23 GG25 GG26 GG28 GG29 GG45 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL12 HM04 NN03 NN04 NN24 NN80 PP03 PP04 PP05 PP11 PP23 PP24 PP35 PP40 QQ01 QQ11 QQ19

Claims (13)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に動作半導体膜が形成された
   薄膜型の半導体装置であって、 前記動作半導体膜の少なくともチャネル領域が、電流方
   向に対して９０°未満の傾きを有する粒界のみを含む結
   晶状態である準単結晶状態になっていることを特徴とす
   る半導体装置。
2. 【請求項２】 絶縁基板上に動作半導体膜が形成された
   薄膜型の半導体装置であって、 前記動作半導体膜の少なくともチャネル領域が、円形の
   結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜
   Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌで
   ある円形大粒径の結晶粒からなる多結晶状態になってい
   ることを特徴とする半導体装置。
3. 【請求項３】 絶縁基板上に動作半導体膜が形成された
   薄膜型の半導体装置の製造方法であって、 前記絶縁基板上に島状の半導体膜を形成する工程と、 前記半導体膜を分離膜で覆い、前記半導体膜の側面を前
   記分離膜を介して保温膜で囲む工程と、 前記半導体膜に対して上面からエネルギービームを照射
   して前記半導体膜を結晶化し、前記動作半導体膜を形成
   する工程とを有することを特徴とする半導体装置の製造
   方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、 前記半導体膜の下部に熱吸収体を設け、前記エネルギー
   ビームの照射を行なうことを特徴とする半導体装置の製
   造方法。
5. 【請求項５】 請求項３記載の半導体装置の製造方法に
   おいて、 前記保温膜を前記半導体膜より厚く形成することを特徴
   とする半導体装置の製造方法。
6. 【請求項６】 絶縁基板上に動作半導体膜が形成された
   薄膜型の半導体装置の製造方法であって、 前記絶縁基板上に島状の半導体膜を形成する工程と、 前記半導体膜を分離膜で覆い、前記半導体膜の全面を前
   記分離膜を介して保温膜で覆う工程と、 前記半導体膜に対して前記絶縁基板の下面からエネルギ
   ービームを照射して前記半導体膜を結晶化し、前記動作
   半導体膜を形成する工程とを有することを特徴とする半
   導体装置の製造方法。
7. 【請求項７】 絶縁基板上にシリコン層を形成する工程
   と、 前記シリコン層の少なくとも側面に保温層を形成する工
   程と、 前記シリコン層に連続発振するエネルギービームを照射
   し、前記シリコン層を結晶化する工程とを有することを
   特徴とするシリコン薄膜の形成方法。
8. 【請求項８】 請求項７記載のシリコン薄膜の形成方法
   において、 前記絶縁基板は、前記エネルギービームを透過する基板
   であり、 前記シリコン層を結晶化する工程では、波長４００ｎｍ
   以上のエネルギービームを照射することを特徴とするシ
   リコン薄膜の形成方法。
9. 【請求項９】 請求項８記載のシリコン薄膜の形成方法
   において、 前記保温層を形成する工程では、前記シリコン層の上面
   にも前記保温層を形成し、 前記シリコン層を結晶化する工程では、前記絶縁基板の
   裏側から前記エネルギービームを照射することを特徴と
   するシリコン薄膜の形成方法。
10. 【請求項１０】 請求項７乃至９のいずれか１項に記載
    のシリコン薄膜の形成方法において、 前記保温層を形成する工程では、前記シリコン層の一部
    の領域の近傍に選択的に前記保温層を形成することを特
    徴とするシリコン薄膜の形成方法。
11. 【請求項１１】 請求項７乃至１０のいずれか１項に記
    載のシリコン薄膜の形成方法において、 前記シリコン層を形成する工程では、前記シリコン層の
    一部の領域で幅が変化するように前記シリコン層を形成
    することを特徴とするシリコン薄膜の形成方法。
12. 【請求項１２】 請求項７乃至１１のいずれか１項に記
    載のシリコン薄膜の形成方法において、 前記シリコン層を形成する工程では、前記シリコン層の
    一部に切り込みを形成することを特徴とするシリコン薄
    膜の形成方法。
13. 【請求項１３】 請求項１１又は１２記載のシリコン薄
    膜の形成方法において、 前記シリコン層を結晶化する工程では、前記シリコン層
    の幅が狭くなっている部分から前記シリコン層の幅が広
    くなっている部分に向かう方向に、前記エネルギービー
    ムを走査することを特徴とするシリコン薄膜の形成方
    法。