JP2003151904A - 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 - Google Patents
半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置Info
- Publication number
- JP2003151904A JP2003151904A JP2001349234A JP2001349234A JP2003151904A JP 2003151904 A JP2003151904 A JP 2003151904A JP 2001349234 A JP2001349234 A JP 2001349234A JP 2001349234 A JP2001349234 A JP 2001349234A JP 2003151904 A JP2003151904 A JP 2003151904A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- orientation
- film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
び、薄膜半導体装置に関し、ほぼ〈100〉方位に揃っ
たら結晶粒からなる半導体薄膜を形成し、より高移動度
で且つ特性の均一な半導体デバイスを提供することを目
的とする。 【解決手段】 絶縁性基板1上に形成された少なくとも
Siを主成分とする非単結晶半導体薄膜3にエネルギー
ビーム4を照射して表面に対する結晶方位がほぼ〈10
0〉方位である多結晶半導体薄膜5を形成したのち、多
結晶半導体薄膜5に連続発振のレーザビーム6を照射す
ることによって結晶方位がほぼ〈100〉方位でより大
粒径の結晶化半導体薄膜7を得る。
Description
方法、半導体薄膜、及び、薄膜半導体装置に関するもの
であり、特に、液晶表示装置の画素スイッチング素子、
或いは、データドライバ及びゲートドライバ等として用
いる薄膜トランジスタ(TFT)を構成するための大結
晶粒の多結晶シリコン薄膜の結晶方位を整列させるため
の構成に特徴のある半導体薄膜の結晶化方法、半導体薄
膜、及び、薄膜半導体装置に関するものである。
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のアクティブ素子を設けた
アクティブマトリクス型液晶表示装置が用いられてい
る。
晶表示装置においては、高移動度が得られ周辺回路の同
時形成が可能な多結晶シリコンTFTが実用化され始め
ており、そのために、任意の大面積の絶縁膜上に結晶性
が良く均一なシリコン薄膜を形成することが要請されて
いる。
品質の多結晶シリコン膜としては、ガラス基板等の透明
絶縁性基板上に非晶質シリコン、即ち、アモルファスシ
リコン膜や多結晶シリコン膜等の非単結晶シリコン膜を
成膜した後、紫外波長・短パルスのエキシマレーザを照
射することで、ガラス基板に影響を与えず非単結晶シリ
コン膜のみを溶融結晶化させて結晶化シリコン膜を得る
方法が主流となっている。
膜の結晶化工程を説明する(必要ならば、特開平10−
41234号公報参照)。 図6(a)参照 まず、石英基板31上に、厚さが50nmのSiN膜3
2及び厚さが100nmSiO2 膜33を介して、プラ
ズマCVD法を用いて厚さが30nmのアモルファスシ
リコン膜34を堆積させる。
用いて、幅Wが400μmで、長さが150mmのビー
ム形状のパルスレーザビーム35を320mJ/cm2
の照射量で、0.1〜5%の移動割合(L/W)でスキ
ャンニング、例えば、スキャンニングステップLを4μ
mで、即ち、1%(=4μm/400μm)の移動割合
でスキャンニングする。
の全面に対して行うことによってアモルファスシリコン
膜34を結晶化シリコン膜36に変換する。この様な結
晶化シリコン膜36においては、結晶化シリコン膜36
を構成する結晶粒の約30%の露出している結晶面方位
が(100)面であることが報告されている。
積化に対応した高出力、線状ビームのエキシマレーザー
が開発されているものの、レーザ結晶化によって得られ
る結晶化シリコン膜は照射エネルギー密度だけでなくビ
ームプロファイルや膜表面の状態等の影響を受けやす
く、結晶粒径の大きなものを大面積に均一に形成するの
は困難であるという問題がある。
の結晶方位を揃えることは困難であり、上記の従来例の
場合には、約30%が〈100〉方位になるだけであ
り、高性能なTFTを均一に構成するには必ずしも十分
ではなかった。
た結晶化の問題を解決するためには、連続発振のレーザ
ビームを用いれば良いことが知られているが、この場合
には結晶方位の制御がより困難になるという問題がある
ので、この事情を図7を参照して説明する。
晶化シリコン膜の顕微鏡写真を模写した図であり、図に
示すように、連続発振のレーザビームを用いることによ
って大粒径の結晶化シリコン膜41が得られることが理
解される。なお、図における符号42は結晶粒界であ
る。
御は難しく、結晶化シリコン膜41の膜厚が100nm
以上では〈100〉方位が主流になり、100nm以下
では〈111〉方位が主流になるという傾向があること
が知られており、〈100〉方位の方が高移動度が得ら
れTFTに適していることが知られているが、通常のT
FTに用いられる100nm以下の薄膜では〈100〉
方位を得ることが困難であるという問題がある。
いたラテラル結晶化によって得られる結晶化シリコン膜
41を用いてTFTを作製した場合、チャネル領域に含
まれる結晶粒の方位によって移動度がばらつき易いとい
う問題がある。
点からは、薄膜化が望まれるが、膜厚が薄くなると結晶
粒径が小さくなる上、上述のように〈111〉方位が主
流になり、高移動度が得られ難いという問題がある。
位に揃った結晶粒からなる半導体薄膜を形成し、より高
移動度で且つ特性の均一な半導体デバイスを提供するこ
とを目的とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)及び(b)参照 上記の目的を達成するため、本発明は、半導体薄膜の結
晶化方法において、絶縁性基板1上に形成された少なく
ともSiを主成分とする非単結晶半導体薄膜3にエネル
ギービーム4を照射して表面に対する結晶方位がほぼ
〈100〉方位である多結晶半導体薄膜5を形成したの
ち、多結晶半導体薄膜5に連続発振のレーザビーム6を
照射して、特に、多結晶半導体薄膜5が、完全溶融して
ラテラル結晶化が起こるより低いエネルギー或いは速い
走査速度で照射することによって結晶方位がほぼ〈10
0〉方位でより大粒径の結晶化半導体薄膜7を得ること
を特徴とする。なお、本願明細書における「ほぼ〈10
0〉方位」とは、厳密な〈100〉方位のみならず、
〈110〉方位や〈111〉方位、或いは、〈211〉
方位等の基本的な結晶方位からみた場合、実効的に〈1
00〉方位とみなせる方位を意味する。
て、100nm以下の薄い半導体薄膜においても、〈1
00〉方位の結晶粒が主体の多結晶半導体薄膜5を得る
ことができ、また、連続発振のレーザビーム6の照射工
程によって、溶融しなかった部分を核として〈100〉
方位の結晶粒を拡大させて、より大粒径の〈100〉方
位の結晶化半導体薄膜7を形成することができる。な
お、この場合、下地絶縁膜2を介して非単結晶半導体薄
膜3を設けることが望ましい。
は、必ずしもパルスレーザビームである必要はないが、
非単結晶半導体薄膜3で完全に吸収され、且つ、絶縁性
基板1に影響を与えない紫外域のレーザビームが望まし
く、且つ、少なくともSiを主成分とする非単結晶半導
体薄膜3としては、SiGe薄膜等でも良いが、非晶質
シリコン薄膜、微結晶シリコン薄膜、或いは、多結晶シ
リコン薄膜のいずれかであることが望ましい。
ては、結晶化半導体薄膜7を構成する結晶粒の長軸方向
の長さが700nm以上であることが望ましく、また、
結晶化半導体薄膜7を構成する結晶粒におけるほぼ〈1
00〉の結晶粒の割合が40%以上であることが望まし
く、それによって、TFTのチャネル部分の面方位に起
因するバラツキが格段に低減され、ひいては、プロセス
の容易性を保ちつつ、高移動度且つ均一なTFTを実現
できるので、高性能且つ高付加価値のディスプレイを提
供することが可能になる。
て、本発明の実施の形態の製造工程を説明する。 図2(a)参照 第一の実施例] まず、TFT基板となる透明なガラス基板11上に、プ
ラズマCVD法(PECVD法)を用いて、下地絶縁膜
となる厚さが、例えば、200nmのSiO2 膜12、
及び、厚さ10〜100nm、例えば、50nmのアモ
ルファスシリコン膜13を順次堆積させる。
リコン膜13に吸収されやすい波長領域の紫外線レーザ
光、例えば、Xe−Clエキシマレーザを用いて波長3
08nmで、例えば、150mm×1mmの線状ビーム
形状のパルスレーザビーム14を、200〜400mJ
/cm2 、例えば、300mJ/cm2のエネルギー密
度、ステップピッチSを1〜50μm、例えば、10μ
mで、図2(c)に示す矢印方向に沿って1ショットず
つスキャンニングする。なお、この場合のパルスレーザ
ビーム14の移動割合は、1%(=10μm/1mm)
となり、また、ガラス基板11に影響を与えず、アモル
ファスシリコン膜13のみを加熱するためには、現状で
は、パルスレーザを用いる必要がある。
ことによって、アモルファスシリコン膜13を多結晶シ
リコン膜15に変換することができ、この場合の多結晶
シリコン膜15における各結晶粒の方位は、〈100〉
方位が優勢となっている。
ω, 波長532nm)を用いて、エネルギー5 W、ビー
ム径400μm×20μm、スキャン速度20cm/秒
で、CWレーザビーム16を図3(f)に示す矢印の方
向に沿ってスキャン照射する。
は一部は溶融するものの完全には溶融せず、多結晶シリ
コン膜15において溶融しなかった部分が核となり、そ
こから結晶化が進み、結晶粒の長軸の長さが700μm
以上、例えば、1 μmで、〈100〉方位が優勢な、例
えば、40%以上の結晶粒における結晶方位が〈10
0〉方位の結晶化シリコン膜17が得られる。
る、結晶粒19の面方位を模式的に示したものであり、
(100)面が表面に露出した、即ち、〈100〉方位
が優勢な結晶化シリコン膜17が得られる。なお、図に
おける符号18は結晶粒界を示している。
ギーが高過ぎると、多結晶シリコン膜15は完全に溶融
して上述の図7に示すような結晶化シリコン膜になって
しまい、各結晶粒の面方位の制御ができないので、適切
なエネルギー条件を選ばなければならない。
晶化シリコン膜17にCl2 +BCl3 をエッチングガ
スとしたドライ・エッチングを施すことによって所定形
状にパターニングして、デバイスを形成するための島状
領域20とする。
たのち、ゲート電極22をマスクとしてAsイオン23
を注入することによってn型ソース・ドレイン領域24
を形成する。なお、島状領域20におけるAsイオン2
3の注入されなかった領域がチャネル領域25となる。
ース・ドレイン領域24に対するコンタクトホールを形
成し、次いで、全面に導電膜を蒸着したのちパターニン
グしてソース・ドレイン電極27とすることによってT
FT基板の基本構成が完成することになる。
は、パルスレーザビーム14によってアモルファスシリ
コン膜13を〈100〉方位が優勢な多結晶シリコン膜
15としたのち、多結晶シリコン膜15が完全には溶融
しない状態でレーザアニールして大粒径化しているの
で、100nm以下の膜厚のアモルファスシリコン膜を
用いた場合にも、結晶方位が〈100〉に揃い、且つ、
大粒径の結晶化シリコン膜17を得ることができ、それ
によって、高移動度で特性の揃ったTFTを備えたアク
ティブマトリクス型液晶表示装置を実現することが可能
になる。
が、本発明は実施の形態に記載した構成に限られるもの
ではなく、各種の変更が可能である。例えば、結晶化の
対象はアモルファスシリコン膜に限られるものではな
く、減圧化学気相成長法(LPCVD法)等で形成した
結晶性の劣った多結晶シリコン膜でも良いものであり、
或いは、微結晶(マイクロクリスタル)のシリコン膜で
も良いものである。
のではなく、Ge等の他の元素を含んだシリコンを主成
分とする半導体であれば良く、例えば、Geを添加する
ことによって結晶化半導体薄膜の禁制帯幅を任意に制御
することができ、それによって、薄膜ラインセンサの受
光部を光源の波長に応じて感度の良い半導体で形成する
ことが可能になる。
は、基板として透明なガラス基板を用いているが、石英
基板を用いても良く、さらには、必ずしも透明である必
要はなく、ある程度の耐熱性のある他の絶縁性基板を用
いても良いものである。
は、第1のレーザ照射工程において、Xe−Clエキシ
マレーザを用いているが、他のエキシマレーザを用いて
も良いものであり、いずれにしても、結晶化の対象とな
る非単結晶半導体薄膜の吸収しやすい波長のレーザ光を
用いれば良いものである。
は、現状ではパルスレーザビームを照射しているが、原
理的にはパルスレーザである必要はなく、さらには、必
ずしもレーザである必要はなく、原理的には〈100〉
方位の膜が形成できれば、エネルギー密度が高く、且
つ、短波長のアニールランプ光等のエネルギービームを
用いても良いものである。
は、ガラス基板上に下地SiO2 膜を設け、この下地S
iO2 膜上にアモルファスシリコン膜を設けているが、
ガラス基板上に直接アモルファスシリコン膜を堆積させ
ても良いものであり、或いは、上述の従来例に示されて
いるように、SiO2 /SiN等の多層下地膜を用いて
も良いものである。
化シリコン膜を形成したのち、島状領域にパターニング
しているが、アモルファスシリコン膜を島状領域にパタ
ーニングしたのち、第1及び第2のレーザビーム照射工
程を行って結晶化シリコン島状領域としても良いもので
ある。
のレーザ照射工程において、多結晶シリコン膜を完全に
は溶融させないために、レーザビームをエネルギーを制
御しているが、レーザビームのエネルギーを高くしてス
キャンニング速度を速めても良いものであり、それによ
ってスループットが向上する。
ティブマトリクス型液晶表示装置用TFTを形成するた
めの高品質の結晶化シリコン膜の成長方法として説明し
ているが、本発明は、アクティブマトリクス型液晶表示
装置用結晶化シリコン膜に限られるものではなく、ライ
ンセンサ用の薄膜半導体装置等の他の用途の薄膜半導体
装置に用いられる結晶化シリコン膜も対象とするもので
あり、結晶化シリコン領域に形成する素子もTFTに限
られるものではなく、ダイオード等の他の半導体素子を
形成しても良いものである。
発明の詳細な特徴を説明する。 図1(a)及び(b)参照 (付記1) 絶縁性基板1上に形成された少なくともS
iを主成分とする非単結晶半導体薄膜3にエネルギービ
ーム4を照射して表面に対する結晶方位がほぼ〈10
0〉方位である多結晶半導体薄膜5を形成する工程、前
記多結晶半導体薄膜5に連続発振のレーザビーム6を照
射して結晶方位がほぼ〈100〉方位でより大粒径の結
晶化半導体薄膜を得る工程を備えたことを特徴とする半
導体薄膜の結晶化方法。 (付記2) 上記連続発振のレーザビーム6の照射条件
を、上記多結晶半導体薄膜5が、完全溶融してラテラル
結晶化が起こるより低いエネルギー或いは速い走査速度
とすることを特徴とする付記1記載の半導体薄膜の結晶
化方法。 (付記3) 上記エネルギービーム4が、紫外域のパル
スレーザビームであり、且つ、少なくともSiを主成分
とする非単結晶半導体薄膜3が、非晶質シリコン薄膜、
微結晶シリコン薄膜、或いは、多結晶シリコン薄膜のい
ずれかであることを特徴とする付記1または2に記載の
半導体薄膜の製造方法。 (付記4) 上記非単結晶半導体薄膜の膜厚が、100
nm以下であることを特徴とする付記1乃至3のいずれ
か1に記載の半導体薄膜の結晶化方法。 (付記5) 付記1乃至4のいずれか1に記載の半導体
薄膜の結晶化方法によって形成された結晶化半導体薄膜
7であって、前記結晶化半導体薄膜7を構成する結晶粒
の長軸方向の長さが700nm以上であることを特徴と
する半導体薄膜。 (付記6) 上記結晶化半導体薄膜7を構成する結晶粒
におけるほぼ〈100〉方位の結晶粒の割合が40%以
上であることを特徴とする付記5記載の多結晶シリコン
薄膜。 (付記7) 付記5または6に記載の結晶化半導体薄膜
7を用いたことを特徴とする薄膜半導体装置。
り面方位を制御した多結晶薄膜を形成したのち、完全溶
融しない条件で連続発振レーザのスキャン照射を行うこ
とにより、面方位を保ったままで大粒径化しているの
で、例えば、100nm以下の薄膜でも高移動度が得ら
れる〈100〉方位の結晶粒が形成できる上、面方位に
依存するTFT特性のバラツキを抑えることが可能とな
り、ひいては、駆動回路一体型のアクティブマトリクス
型液晶表示装置等の高品質化に寄与するところが大き
い。
明図である。
造工程の説明図である。
造工程の説明図である。
明図である。
る。
晶化シリコン膜の顕微鏡写真の模写図である。
Claims (5)
- 【請求項1】 絶縁性基板上に形成された少なくともS
iを主成分とする非単結晶半導体薄膜にエネルギービー
ムを照射して表面に対する結晶方位がほぼ〈100〉方
位である多結晶半導体薄膜を形成する工程、前記多結晶
半導体薄膜に連続発振のレーザビームを照射して結晶方
位がほぼ〈100〉方位でより大粒径の結晶化半導体薄
膜を得る工程を備えたことを特徴とする半導体薄膜の結
晶化方法。 - 【請求項2】 上記連続発振のレーザビームの照射条件
を、上記多結晶半導体薄膜が、完全溶融してラテラル結
晶化が起こるより低いエネルギー或いは速い走査速度と
することを特徴とする請求項1記載の半導体薄膜の結晶
化方法。 - 【請求項3】 請求項1または2に記載の半導体薄膜の
結晶化方法によって形成された結晶化半導体薄膜であっ
て、前記結晶化半導体薄膜を構成する結晶粒の長軸方向
の長さが700nm以上であることを特徴とする半導体
薄膜。 - 【請求項4】 上記結晶化半導体薄膜を構成する結晶粒
におけるほぼ〈100〉方位の結晶粒の割合が40%以
上であることを特徴とする請求項3記載の多結晶シリコ
ン薄膜。 - 【請求項5】 請求項3または4に記載の結晶化半導体
薄膜を用いたことを特徴とする薄膜半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349234A JP2003151904A (ja) | 2001-11-14 | 2001-11-14 | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349234A JP2003151904A (ja) | 2001-11-14 | 2001-11-14 | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003151904A true JP2003151904A (ja) | 2003-05-23 |
Family
ID=19161933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001349234A Pending JP2003151904A (ja) | 2001-11-14 | 2001-11-14 | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003151904A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006038351A1 (ja) * | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
JP2006203047A (ja) * | 2005-01-21 | 2006-08-03 | Hitachi Displays Ltd | 表示装置の製造方法 |
JP2007053364A (ja) * | 2005-08-19 | 2007-03-01 | Samsung Electronics Co Ltd | 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法 |
JP2012119669A (ja) * | 2010-11-12 | 2012-06-21 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
WO2020184153A1 (ja) * | 2019-03-08 | 2020-09-17 | 株式会社ブイ・テクノロジー | レーザアニール装置 |
-
2001
- 2001-11-14 JP JP2001349234A patent/JP2003151904A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006038351A1 (ja) * | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
JPWO2006038351A1 (ja) * | 2004-09-30 | 2008-05-15 | シャープ株式会社 | 結晶質半導体膜およびその製造方法 |
US7843010B2 (en) | 2004-09-30 | 2010-11-30 | Sharp Kabushiki Kaisha | Crystalline semiconductor film and method for manufacturing the same |
JP2006203047A (ja) * | 2005-01-21 | 2006-08-03 | Hitachi Displays Ltd | 表示装置の製造方法 |
JP4674092B2 (ja) * | 2005-01-21 | 2011-04-20 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
JP2007053364A (ja) * | 2005-08-19 | 2007-03-01 | Samsung Electronics Co Ltd | 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法 |
US7364992B2 (en) | 2005-08-19 | 2008-04-29 | Samsung Electronics Co., Ltd. | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method |
US7985665B2 (en) | 2005-08-19 | 2011-07-26 | Samsung Electronics Co., Ltd. | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method |
JP2012119669A (ja) * | 2010-11-12 | 2012-06-21 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
WO2020184153A1 (ja) * | 2019-03-08 | 2020-09-17 | 株式会社ブイ・テクノロジー | レーザアニール装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6526778B2 (ja) | 表示パネル、電子機器 | |
US20030025119A1 (en) | LCD device with optimized channel characteristics | |
JP2003059831A (ja) | 半導体装置の作製方法 | |
JP2004311935A (ja) | 単結晶シリコン膜の製造方法 | |
JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
US6686978B2 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
JP3448685B2 (ja) | 半導体装置、液晶表示装置およびel表示装置 | |
JP2003086505A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
US7557050B2 (en) | Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same | |
JP2000260709A (ja) | 半導体薄膜の結晶化方法及びそれを用いた半導体装置 | |
JP2003086507A (ja) | 半導体装置の作製方法 | |
JP2003151904A (ja) | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 | |
JP2001144300A (ja) | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 | |
JP2004063478A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100611040B1 (ko) | 레이저 열처리 장치 | |
JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
JP2002057105A (ja) | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 | |
JP2006295097A (ja) | 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置 | |
JPH10125923A (ja) | 半導体素子及びその製造方法 | |
JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JP4230159B2 (ja) | 半導体装置の作製方法 | |
JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070509 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070608 |