JP3845566B2 - 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス - Google Patents
薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス Download PDFInfo
- Publication number
- JP3845566B2 JP3845566B2 JP2001307807A JP2001307807A JP3845566B2 JP 3845566 B2 JP3845566 B2 JP 3845566B2 JP 2001307807 A JP2001307807 A JP 2001307807A JP 2001307807 A JP2001307807 A JP 2001307807A JP 3845566 B2 JP3845566 B2 JP 3845566B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- semiconductor
- semiconductor film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 249
- 239000010409 thin film Substances 0.000 title claims description 89
- 238000000034 method Methods 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000010408 film Substances 0.000 claims description 214
- 239000013078 crystal Substances 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 69
- 238000010438 heat treatment Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 33
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- JGRGMDZIEXDEQT-UHFFFAOYSA-N [Cl].[Xe] Chemical compound [Cl].[Xe] JGRGMDZIEXDEQT-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスに関する。特に、ガラス等の絶縁表面を有する基板上に形成される薄膜半導体装置（以下、ＴＦＴという）等の薄膜半導体装置及びその製造方法並びに当該装置を備える液晶表示装置及び有機ＥＬ表示装置等の電子デバイスに関する。
【０００２】
【従来の技術】
複数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスにおいては、各画素を個別に駆動するために、ガラス等の絶縁表面を有する基板上に形成されるＴＦＴが用いられることが多い。また、近年の表示素子は、画素を駆動するためのＴＦＴが形成された基板上に、このＴＦＴのスイッチング動作を制御するための駆動回路が設けられることが多い。この駆動回路内には多数のトランジスタが設けられるが、このトランジスタもＴＦＴで形成されている。ＴＦＴは、ガラス等の絶縁性表面上に薄膜状の珪素半導体（Ｓｉ）又はその酸化物（酸化珪素（ＳｉＯ2））を堆積し、エッチング処理、熱処理、電極形成処理、その他の処理を行いつつ、これらの処理を繰り返し行うことにより製造される。薄膜状の珪素半導体は、結晶性を有するものと非晶質珪素半導体（ａ−Ｓｉ）とに大別される。
【０００３】
非晶質珪素半導体は作成温度が低く、気相法で比較的容易に作成することが可能であり、更に量産性にも富むため、ＴＦＴに用いる薄膜状の珪素半導体として最も一般的に用いられている。しかしながら、非晶質珪素半導体は、導電率等の物性が結晶性を有する珪素半導体に比べて劣るという欠点がある。従って、今後ＴＦＴの動作速度を高速化するためには、結晶性を有する珪素半導体を用いたＴＦＴ及びその製造方法を確立することが極めて重要となる。
【０００４】
現状においては、結晶性を有する珪素半導体として製造上の容易さから多結晶珪素半導体（ｐ−Ｓｉ）が多く用いられている。汎用ガラス基板を使用し得る６００℃程度以下の低温にて薄膜状の多結晶珪素半導体を作成する方法としては、非晶質珪素半導体膜を厚さ５０ｎｍ程度成膜した後、この非晶質珪素半導体膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ光（波長３０８ｎｍ）を照射し、非晶質珪素半導体膜を溶融結晶化させて多結晶珪素半導体膜を得るという方法が一般的である。
【０００５】
しかしながら、上述の多結晶珪素半導体膜を用いたＴＦＴのチャネル形成領域には、多結晶珪素半導体膜の結晶粒界が存在する為、その電気特性が単結晶珪素半導体を用いたＴＦＴに比べて著しく劣ることが分かっている。このため、大粒径の多結晶珪素半導体を用いることにより、結晶粒界の電気特性への影響を小さくする方法等の方策が採られている。
【０００６】
【発明が解決しようとする課題】
ところで、上述した従来のエキシマレーザ光を照射して多結晶珪素半導体膜を得る方法では、最大１μｍ程度の結晶粒が得られるが、結晶粒及び結晶粒界の位置を制御することができない。このため、チャネル形成領域に結晶粒界が含まれるかどうかは確率的事象であって、全く制御不可能であった。チャネル形成領域に結晶粒界が含まれるか否かによりＴＦＴの特性は大きくばらつくことになる。例えば、チャネル形成領域に存在する結晶粒界の数が多ければＴＦＴの電気特性は悪くなり、チャネル形成領域に存在する結晶粒界の数が少なければＴＦＴの電気特性は比較的良くなる。しかしながら、例えチャネル形成領域に存在する結晶粒界の数を少なくすることができたとしても、そのＴＦＴの電気特性は単結晶珪素半導体を用いたＴＦＴに比べれば遙かに劣る。
【０００７】
近年の電子デバイスは高速動作が求められており、特に電子デバイス内に設けられるＴＦＴには各素子毎の電気的特性のばらつきが少なく、且つ、高速でスイッチング可能な優れた電気的特性が求められている。例えば、液晶表示装置を例に挙げると、高精細化により画素の数が増加すると、増加した分だけ１画素がオン状態となっている時間が短くなる。これは、画素を駆動するＴＦＴのみならず、このＴＦＴを駆動するための駆動回路内に設けられているＴＦＴについても同様である。従って、電子デバイスの特性を向上させるためには、基本となるＴＦＴの電気的特性を改善することが極めて重要である。
【０００８】
本発明は上記事情に鑑みてなされたものであり、結晶粒界の位置が制御された結晶性の良い大粒径の結晶粒からなる半導体膜を備え、電気特性が良く且つそのばらつきが少ない薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の薄膜半導体装置の製造方法は、基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置の製造方法において、前記半導体膜の一部を局所的に加熱する局所加熱機構を前記基板上に形成する加熱機構形成工程と、前記加熱機構形成工程後に行われ、前記局所加熱機構上に前記半導体膜を形成する半導体膜形成工程と、前記局所加熱機構により前記半導体膜が局所的に加熱された状態にて前記半導体膜を溶融結晶化させる結晶化工程と、前記半導体膜を島状に加工する素子分離工程と、前記島状に加工した半導体膜の上にゲート絶縁膜を介して２つのゲート電極を形成するゲート電極形成工程と、前記２つのゲート電極をマスクとして前記半導体膜に不純物イオンを注入し、ソース領域、ドレイン領域、及び２つのチャネル形成領域を形成するイオン注入工程と、を含み、前記チャネル形成領域は、前記半導体膜の結晶成長が進行する第１方向に関して、前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間するように配置されることを特徴としている。
かかる構成の発明は、まず基板上に局所加熱機構を形成する（加熱機構形成工程）。局所加熱機構は、一例として基板上に形成された島状の第一半導体膜とこれを覆う下側絶縁膜とからなる。従って局所加熱機構形成工程の具体例としては、基板上に第一半導体膜を堆積する第一半導体膜堆積工程と、この第一半導体膜を所定の形状に加工する第一半導体膜加工工程と、第一半導体膜上に下側絶縁膜を形成する下側絶縁膜形成工程とを含んだ工程が挙げられる。
次に前記局所加熱機構上に半導体膜を形成する（半導体膜形成工程）。半導体膜は、非晶質半導体膜又は結晶性を有する半導体膜からなる。従って半導体膜形成工程の具体例としては、前記局所加熱機構上に非晶質半導体膜を堆積する工程が挙げられ、更にこの非晶質半導体膜の結晶性を高める工程として非晶質半導体膜を固相にて結晶化させる固相成長工程又は非晶質半導体膜を溶融状態を経て結晶性を改善する溶融結晶化改善工程が挙げられる。
次に前記局所加熱機構により前記半導体膜が局所的に加熱された状態にて前記半導体膜を溶融結晶化させる（結晶化工程）。この結晶化工程では、一例として前記半導体膜側から光を照射することにより前記半導体膜を溶融結晶化させる。光を照射すると、一部の光は前記半導体膜に吸収され、一部の光は前記半導体膜を透過する。ある程度の光を吸収した半導体膜は溶融結晶化する。一方、半導体膜を透過した光は前記局所加熱機構の第一半導体膜に吸収される。第一半導体膜の温度は光を吸収したことにより上昇し、第一半導体膜上の半導体膜は局所的に加熱される。ここで、半導体膜は溶融結晶化過程にあるが、溶融結晶化過程では結晶粒は低温部から高温部に向かって成長する。半導体膜の内でその下に局所加熱機構が配置されている部位のみがその周辺に比べて高温になるため、冷却固化時における結晶粒は局所加熱機構の辺の僅かに外側上の半導体膜部位から局所加熱機構の中心上の半導体膜部位に向かって成長する。局所加熱機構によって形成された温度差が溶融半導体膜の冷却固化時に結晶の横成長を生じさせるのである。
ここで、結晶化工程の具体例としては、半導体膜側から半導体膜を２０％程度以上透過するレーザ光を照射するという工程が挙げられる。そのレーザ光の具体例としては光の波長が約５３２ｎｍの固体レーザの高調波が挙げられ、更に具体的にいえばＱスイッチ発振するネオジウム（Ｎｄ）添加のイットリウムアルミニウムガーネット（ＹＡＧ）レーザ光の第二高調波（Ｎｄ：ＹＡＧ２ωレーザ光）等が挙げられる。
結晶化工程が終了したら、前記半導体膜を島状に加工し（素子分離工程）、島状に加工した半導体膜の上にゲート絶縁膜を介して２つのゲート電極を形成する（ゲート電極形成工程）。その後で、２つのゲート電極をマスクとして半導体膜に不純物イオンを注入し、チャネル形成領域を２つ形成する（イオン注入工程）。このイオン注入工程では、半導体膜の結晶成長が進行する第１方向に関して、前記チャネル形成領域が前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間した位置に配置されるように前記半導体膜を加工する。半導体膜内での結晶横成長は必ず局所加熱機構の外側１μｍ程度の位置から始まる。従って、上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、チャネル形成領域内で第１方向（薄膜半導体装置が動作する際の電流方向）を横切る第２方向に延びる結晶粒界（電流を横切る結晶粒界）の数を常に局所加熱機構の中心上付近に一個とすることができる。
更に、本発明では、前記チャネル形成領域が配列された第１方向に関して、前記チャネル形成領域が前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間した位置に配置されるように前記半導体膜を加工する。かかる位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、チャネル形成領域内において第１方向（半導体装置が動作する際の電流方向）を横切る結晶粒界（電流を横切る結晶粒界）を全く無くすことができる。即ち、チャネル形成領域内に結晶粒界を横切らない電流経路を必ず複数個形成することができるので、本発明の薄膜半導体装置は単結晶珪素薄膜を用いた小さなシリコン−オン−インシュレーター（ＳＯＩ）装置を複数個並列接続したものと同等と化し、その性能は一般的な薄膜半導体装置に比べて飛躍的に向上する。
また、チャネル形成領域内で第１方向を横切る結晶粒界が全く無いので、結晶粒界の存在に起因する薄膜半導体装置の特性ばらつきが無くなる。即ち、基板上に形成される全ての薄膜半導体装置がほとんど同じ特性を示す様になる。
更に、上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、薄膜半導体装置のオフ電流が低減されるという効果がある。上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておくということは、チャネル形成領域を第１方向に分割するということである。すると薄膜半導体装置のソース・ドレイン電圧は各チャネル形成領域に割り振られ、その結果ドレイン領域端空乏領域の電場が弱くなる。よってプール・フレンケル効果を伴うフォノン・アシスト・トンネリング現象は抑制され、薄膜半導体装置のオフ電流は低減されるのである。
以上のように、本発明の薄膜半導体装置の製造方法によれば、チャネル形成領域内において、当該チャネル形成領域が配列された第１方向を横切る結晶粒界が全く無く、チャネル形成領域は第１方向に分割されているので、電気特性が良く、ばらつきの少ない薄膜半導体装置を製造できる。
また、本発明の薄膜半導体装置の製造方法は、前記第１方向における前記チャネル形成領域それぞれの長さが、２μｍ以下であることを特徴としている。
この発明によれば、チャネル形成領域内において、前記第１方向を横切る結晶粒界を確実に無くすことができるという効果を有する。結晶の横成長の大きさは典型的には２μｍから２．５μｍ程度であり、最大でも３．５μｍ程度である。よって、チャネル形成領域の第１方向の長さを２μｍ以下にすることによって、チャネル形成領域内において前記第１方向を横切る結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置の製造方法は、前記チャネル形成領域各々の位置が、前記局所加熱機構の中心近傍から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴としている。
この発明によれば、チャネル形成領域内において第１方向を横切る第２方向に延びる結晶粒界を確実に含まないようにすることができるという効果を有する。第２方向に延びる結晶粒界付近は、結晶粒界部を頂上として山状に隆起している。この発明によれば、結晶粒界部を頂上とする山状の領域を避けてチャネル形成領域を形成することができる。即ち、チャネル形成領域は半導体膜厚の薄い領域のみに形成されるため、半導体装置の電気特性が向上する。また、チャネル形成領域が平坦な領域に形成されるので、チャネル形成領域とゲート絶縁膜との界面状態が良好になり、半導体装置の信頼性が向上する。
上記課題を解決するために、本発明の薄膜半導体装置は、基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置において、前記基板と前記チャネル形成領域との間に局所加熱機構が形成されており、前記半導体膜には、異なる２箇所にチャネル形成領域が形成されており、前記チャネル形成領域には、前記チャネル形成領域が配列された第１方向に延びる結晶粒界のみが存在し、前記チャネル形成領域の間には、前記第１方向を横切る第２方向に延びる１つの結晶粒界が存在することを特徴としている。
この発明によれば、チャネル形成領域内において第２方向に延びる結晶粒界が全く無く、しかもチャネル形成領域が第２方向に分割されているので、電気特性が良く、ばらつきの少ない薄膜半導体装置となる。
また、本発明の薄膜半導体装置は、前記第１方向における前記チャネル形成領域それぞれの長さが、２μｍ以下であることを特徴としている。
この発明によれば、チャネル形成領域内において、第２方向に延びる結晶粒界を確実に無くすことができるという効果を有する。半導体膜を溶融結晶化によって横成長させた場合、結晶の横成長の大きさは典型的には２μｍから２．５μｍ程度であり、最大で３．５μｍ程度である。よって、チャネル形成領域の第１方向の長さを２μｍ以下にすることによって、チャネル形成領域内において第２方向に延びる結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置は、前記チャネル形成領域各々の位置が、前記結晶粒界から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴としている。
この発明によれば、チャネル形成領域内において第１方向を横切る第２方向に延びる結晶粒界を確実に含まないようにすることができるという効果を有する。第２方向に延びる結晶粒界付近は、結晶粒界部を頂上として山状に隆起している。この発明によれば、結晶粒界部を頂上とする山状の領域を避けてチャネル形成領域を形成することができる。即ち、チャネル形成領域は半導体膜厚の薄い領域のみに形成されるため、半導体装置の電気特性が向上する。また、チャネル形成領域が平坦な領域に形成されるので、チャネル形成領域とゲート絶縁膜との界面状態が良好になり、半導体装置の信頼性が向上する。
上記課題を解決するために、本発明の電子デバイスは、上記の何れかに記載された薄膜半導体装置の製造方法を用いて製造された薄膜半導体装置、又は、上記の何れかに記載された薄膜半導体装置を、画素のスイッチング手段として備えることを特徴としている。ここで、画素とは、走査線と、データ線と、走査線とデータ線とに接続されたスイッチング手段と、当該スイッチング手段に接続された画素電極からなるものである。
この発明によれば、電気特性が良く且つそのばらつきが少ない薄膜半導体装置を電気的なスイッチング手段及び電気光学的なスイッチング手段の少なくとも一方のスイッチング手段として備えており、動作速度を高速化することができるため、多数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスに用いて極めて好適である。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスについて詳細に説明する。図１は、本発明の一実施形態による電子デバイスの全体構成の一例を示す斜視図である。図１に示した電子デバイスは、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）をスイッチング手段として用いたアクティブマトリクス方式の透過型液晶装置の例であり、図１（ａ）は液晶装置の全体構成を示す斜視図であって、図１（ｂ）は図１（ａ）における一画素の拡大図である。尚、図１においては、理解を容易にするため、画素及び画素に設けられたＴＦＴを拡大して図示している。
【００１１】
本実施形態による電子デバイスとしての液晶装置１は、図１（ａ）に示すように、ＴＦＴが形成された側の素子基板２と対向基板３とが対向配置され、これらの素子基板２と対向基板３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。素子基板２の内面側には、多数のソース線４及び多数のゲート線５が互いに交差するように格子状に設けられている。各ソース線４と各ゲート線５の交差点の近傍にはＴＦＴ６が形成されており、各ＴＦＴ６を介して画素電極７がそれぞれ接続されている。即ち、マトリクス状に配置された各画素毎に１つのＴＦＴ６と１つの画素電極７とが設けられている。一方、対向基板３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示領域の全体にわたって一つの共通電極８が形成されている。
【００１２】
図１（ｂ）に示すように、ＴＦＴ６は、ゲート線５から延びるゲート電極１０と、ゲート電極１０を覆う絶縁膜（図示略）と、この絶縁膜上に形成された多結晶シリコンからなる半導体層１１と、半導体層１１中のソース領域に電気的に接続されたソース線４から延びるソース電極１２と、半導体層１１中のドレイン領域に電気的に接続されたドレイン電極１３とを有している。そして、ＴＦＴ６のドレイン電極１３が画素電極７に電気的に接続されている。本実施形態においては、画素電極７がＩＴＯ等の透明導電膜で形成され、対向基板３側の共通電極８もＩＴＯ等の透明導電膜で形成されている。
【００１３】
また、図１において、２０，２１はＴＦＴ６を駆動するための駆動回路（ソースドライバ）を示している。この駆動回路２０，２１は、ＴＦＴ６と同様に素子基板２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路２０，２１には、図示せぬ制御回路から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ６を駆動するための駆動信号（走査信号）を生成する。また、図１中の２２，２３は、ＴＦＴ６を駆動するためのもう一つの駆動回路（ゲートドライバ）を示している。この駆動回路２２，２３も多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ６を駆動するための駆動信号（データ信号）を生成する。
【００１４】
以上、本発明の一実施形態による電子デバイスの一例としての液晶装置について説明したが、次に、本発明の実施形態による薄膜半導体装置としてのＴＦＴ６及び駆動回路２０〜２３内に設けられる図示しないＴＦＴの製造方法及びその構成の詳細について説明する。
【００１５】
〔第１実施形態による薄膜半導体装置及びその製造方法〕
図２〜図６は、本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図である。図２〜図６において、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。尚、以下の説明においては、図２〜図６中に示したＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。図２〜図６に示したＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置の界面内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向に設定してある。
【００１６】
本実施形態の薄膜半導体装置は、図２に示すように、まず、基板として厚さ１．１ｍｍの石英基板１１１を用い、この石英基板１１１上に下地保護膜１１２として電子サイクロトロン共鳴プラズマ化学気相堆積法（ＥＣＲ−ＰＥＣＶＤ法）により酸化珪素膜（ＳｉＯ2膜）を膜厚２００ｎｍ程度堆積する。次に、下地保護膜１１２としての酸化珪素膜上に低圧化学気相堆積法（ＬＰＣＶＤ法）により非晶質珪素膜（ａ−Ｓｉ膜）を膜厚５０ｎｍ程度堆積し、その後フォト・リソグラフィー法により上記非晶質珪素膜をパターニングして第一半導体膜１１３とする。
【００１７】
第一半導体膜１１３の長さ（Ｙ方向の長さ）は後述する活性領域（チャネル形成領域）の長さ（Ｘ方向の長さ）よりも約１μｍ長くなるように形成される。尚、詳細は後述するが、活性領域のＹ方向の位置は第一半導体膜１１３の中央付近に設定される。また、第一半導体膜の幅（Ｘ方向の長さ）は５０μｍ程度に設定され、活性領域は幅方向（Ｘ方向）に関して完全に第一半導体膜１１３に包含されるように設定される。
【００１８】
第一半導体膜１１３を形成すると、次に、第一半導体膜１１３上に下側絶縁膜１１４としてＥＣＲ−ＰＥＣＶＤ法により酸化珪素膜を膜厚１６０ｎｍ程度堆積する。上述した第一半導体膜１１３と下側絶縁膜１１４とは、後に活性領域と化す半導体膜（活性半導体膜）部位を局所的に加熱する発熱部材であり、本発明にいう局所加熱機構に相当するものである。尚、第一半導体膜１１３及び下側絶縁膜１１４を形成する工程は、本発明にいう加熱機構形成工程に相当する。
【００１９】
以上の工程が終了すると、下側絶縁膜１１４としての酸化珪素膜上に活性半導体膜１１５としてＬＰＣＶＤ法により非晶質珪素膜を膜厚５０ｎｍ程度堆積し、その後固相成長法により窒素雰囲気下６００℃にて４８時間の熱処理を施して活性半導体膜１１５の結晶性を改善し、更に活性半導体膜１１５としての大粒径多結晶珪素膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ（波長３０８ｎｍ）を照射して活性珪素膜中の結晶内部欠陥を低減する。この工程は本発明にいう半導体膜形成工程に相当する。
【００２０】
以上の工程が終了すると、第一半導体膜１１３と下側絶縁膜１１４とからなる発熱部材によって活性半導体膜１１５を局所的に加熱した状態で活性半導体膜１１５を溶融結晶化させる工程が行われる。具体的には、図３（ａ）に示すように、活性半導体膜１１５としての多結晶珪素膜側からイットリウムアルミニウムガーネットにＮｄ3+イオンをドープしたものを母体結晶としたレーザ（ＹＡＧレーザ：波長１０６４ｎｍ）の第二高調波を用いたレーザ（ＹＡＧ２ωレーザ：波長５３２ｎｍ）から射出されるＹＡＧ２ωレーザ光１１６を照射する。
【００２１】
ＹＡＧ２ωレーザ光１１６の照射領域は長さ１５ｍｍで幅６５μｍの長方形状であり、その照射領域内における光強度分布は、長さ方向に略台形状に分布しており、幅方向については、略台形状又は略ガウス関数的な光強度分布を有しているのが好ましい。ＹＡＧ２ωレーザ光１１６の照射領域は、その長さ方向が第一半導体膜１１３の幅方向（Ｘ方向）とほぼ一致するように設定される。従って、ＹＡＧ２ωレーザ光１１６は、照射領域の幅の分だけ移動（進行）させて順次照射されるが、この照射領域の進行方向と薄膜半導体装置のソース・ドレイン方向とがほぼ平行になる。
【００２２】
ここで、ＹＡＧ２ωレーザ光１１６の照射エネルギー密度は４５０ｍＪ・ｃｍ-2で、活性半導体膜１１５上の任意の一点は２０回のパルスレーザ光が照射される。ＹＡＧ２ωレーザ光１１６を照射すると、ＹＡＧ２ωレーザ光１１６の一部は活性半導体膜１１５としての多結晶珪素膜に吸収されるが、残りのＹＡＧ２ωレーザ光１１６は活性半導体膜１１５としての多結晶珪素膜に吸収されずに透過する。活性半導体膜１１５としての多結晶珪素膜を透過したＹＡＧ２ωレーザ光１１７は下側絶縁膜１１４としての酸化珪素膜を透過して第一半導体膜１１３に吸収される。尚、下側絶縁膜１１４に入射したＹＡＧ２ωレーザ光１１７の一部は、酸化珪素膜１１内において多重反射又は干渉した後で第一半導体膜１１３に吸収される。
【００２３】
第一半導体膜１１３はＹＡＧ２ωレーザ光１１７を吸収したことにより温度が上昇し、熱を持つようになる。この第一半導体膜１１３から放出される熱１１８が活性半導体膜１１５に影響して、第一半導体膜１１３直上の活性半導体膜１１５の温度が、第一半導体膜１１３直上以外の活性半導体膜１１５の温度よりも高くなる。こうして生じた活性半導体膜１１５内の温度差により活性半導体膜１１５の結晶成長が温度が低い領域（第一半導体膜１１３直上以外の活性半導体膜から温度が高い領域（第一半導体膜１１３直上の活性半導体膜）へ（図３中Ｙ方向）と生じる。
【００２４】
Ｙ軸方向に関しては、第一半導体膜１１３の直上が最も温度が高く、この位置からＹ方向及び−Ｙ方向へ進むに従って、温度が低くなる。従って、結晶成長はＹ方向及び−Ｙ方向へ進行する訳であるが、最終的に第一半導体膜１１３の中央直上で二つの成長した結晶が衝突し、そこに結晶の成長方向（Ｙ方向：第１方向）に垂直な方向（Ｘ方向：第２方向）に延びる結晶粒界１１９が生ずる。図３（ｂ）に示すように、Ｘ軸方向に延びる結晶粒界１１９は１つのみであり、他の結晶粒界はＹ軸方向へ延びていることに注意されたい。尚、結晶の横成長（Ｘ方向及びＹ方向）の大きさは典型的には２μｍ〜２．５μｍ程度であり、最大で３．５μｍ程度となる。尚、以上の工程は、本発明にいう結晶化工程に相当する。
【００２５】
ＹＡＧ２ωレーザー光１１６を照射して活性半導体膜１１５の結晶化を行なった後は、活性半導体膜１１５を島状に加工して活性領域を形成する素子分離工程として、フォト・リソグラフィー法により活性半導体膜１１５のパターニングを行う。ここで、図４（ｂ）に示すように、パターニング後の活性半導体膜１１５の幅（Ｘ方向の長さ）が第一半導体膜１１３の幅（Ｘ方向の長さ）よりも短くなり、且つ活性半導体膜１１５の長さ（Ｙ方向の長さ）が第一半導体膜１１３の長さ（Ｙ方向の長さ）よりも長くなるようにパターニングする。このようにパターニングすることで、活性領域が長さ方向（Ｙ方向）に関して局所加熱機構としての第一半導体膜１１３に完全に含まれることになる。
【００２６】
以上の工程が終了すると、活性半導体膜１１５上にゲート絶縁膜としてＥＣＲ−ＰＥＣＶＤ法により酸化珪素膜を膜厚６０ｎｍ程度堆積する。この酸化珪素膜は、ゲート絶縁膜１２０として用いられる。そして、ゲート絶縁膜１２０としての酸化珪素膜上にスパッタリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ程度堆積し、タンタル（Ｔａ）膜を４５０ｎｍ程度堆積する。その後、フォト・リソグラフィー法により上記ＴａＮ膜、Ｔａ膜をパターニングしてゲート電極１２１ａ，１２１ｂとする。
【００２７】
このパターニングを行なう際に、薄膜半導体装置のチャネル形成領域となるゲート電極１２１ａ，１２１ｂ直下の活性半導体膜１１５が、長さ方向（Ｙ方向）に関して第一半導体膜１１３に完全に含まれ、且つ第一半導体膜１１３の長さ方向に関する中心近傍、即ち結晶の横成長方向（Ｙ方向：第１方向）に垂直な方向（Ｘ方向：第２方向）の結晶粒界１１９を含まず、且つＹ方向に関して第一半導体膜１１３の中心近傍の両側に位置するようにゲート電極１２１ａ，１２１ｂを形成する。ゲート電極１２１ａ，１２１ｂのＹ方向の長さは２μｍとし、ゲート電極１２１ａ，１２１ｂのＹ方向の位置はＹ方向における第一半導体膜１１３の中心直上位置からＹ方向及びーＹ方向へそれぞれ０．５μｍ離間した位置に設定する。尚、図４（ｂ）に示すようにゲート電極１２１ａ，１２１ｂは、共通の電極１２１に接続されている。
【００２８】
以上の工程を経て、ゲート電極１２１ａ，１２１ｂを形成すると、次にゲート電極１２１ａ，１２１ｂをマスクとしてドナー又はアクセプターとなる不純物イオンをイオンドーピング法により打ち込み、図５（ａ）、図５（ｂ）に示すように、ソース領域１１５ａ、ドレイン領域１１５ｃ、及びチャネル形成領域１１５ｂを自己整合的に形成する。この時、活性半導体膜１１５の結晶の横成長方向（Ｙ方向）に沿ってキャリアが移動するようにソース領域１１５ａ及びドレイン領域１１５ｃを形成する。そして、ソース領域１１５ａ及びドレイン領域１１５ｃに添加された不純物元素の活性化を行なうために、窒素雰囲気下において、３００℃にて４時間の熱処理を施す。ここで、チャネル形成領域１１５ｂは、ゲート電極１２１ａ，１２１ｂをマスクとして形成されるため、Ｘ方向に延びた結晶粒界１１９の両側に形成される。つまり、２つのチャネル形成領域１１５ｂの間に結晶流界１１９が位置するように形成される。
【００２９】
その後、層間絶縁膜１２２としてプラズマＣＶＤ法（ＰＥＣＶＤ法）によりＴＥＯＳ（Ｓｉ（ＯＣＨ2ＣＨ3）4）と酸素とを原料気体とした酸化珪素膜を膜厚５００ｎｍ程度堆積する。最後に、フォト・リソグラフィー法によりコンタクト・ホールを形成した後で、スパッタリング法によりアルミニウム（Ａｌ）を堆積し、フォト・リソグラフィー法によりＡｌをパターニングしてソース電極１２３及びドレイン電極１２４を形成して薄膜半導体装置が製造される。
【００３０】
以上説明したように、本発明の第１実施形態による薄膜半導体装置によれば、ゲート電極１２１ａ，１２１ｂの直下に形成されるチャネル形成領域１１５ｂには、キャリアが移動する方向（Ｙ方向）に垂直な方向（Ｘ方向）に延びる結晶粒界が存在しないため、単結晶半導体装置並みの高性能のスイッチング特性を有し、しかも薄膜半導体装置毎の特性のばらつきがない薄膜半導体装置を製造することができる。
【００３１】
〔第２実施形態による薄膜半導体装置〕
次に、本発明の第２実施形態による薄膜半導体装置及びその製造方法について説明する。尚、以下の説明においては、以上説明した第１実施形態による薄膜半導体装置及びその製造方法と共通する部分については、説明を簡略化し又は説明を割愛する。図７は、本発明の第２実施形態による薄膜半導体装置を説明するための図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。尚、第１実施形態と同様に、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。図２〜図６に示したＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置の界面内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向に設定してある。
【００３２】
本実施形態の薄膜半導体装置は、基板として厚さ１．１ｍｍの石英基板２１１があり、この石英基板２１１上に下地保護膜２１２として酸化珪素膜が膜厚２００ｎｍ程度に形成されている。更に、下地保護膜２１２としての酸化珪素膜上に活性半導体膜として多結晶珪素膜２１３が膜厚５０ｎｍ程度形成されている。ここで、本発明の第１実施形態と同様に、下地保護膜２１２としての酸化珪素膜と活性半導体膜としての多結晶珪素膜２１３との間に発熱部材として第一半導体膜と下側絶縁膜とが存在していても良い。
【００３３】
また、上述した活性半導体膜としての多結晶珪素膜２１３の上にゲート絶縁膜２１５としての酸化珪素膜が形成されており、このゲート絶縁膜２１５としての酸化珪素膜上にゲート電極２１６ａ，２１６ｂとして膜厚５０ｎｍ程度の窒化タンタル（ＴａＮ）膜と膜厚４５０ｎｍ程度のタンタル（Ｔａ）膜が形成されている。更に、ゲート電極２１６ａ，２１６ｂ及びゲート絶縁膜２１５上には、層間絶縁膜２１７としての酸化珪素膜とアルミニウム（Ａｌ）からなるソース電極２１８及びドレイン電極２１９が形成されている。本実施形態の薄膜半導体装置は以上の構成を有している。
【００３４】
第１実施形態と同様に、本実施形態においてもチャネル形成領域２１３ｂは長さ方向（Ｙ方向）に２つ形成され、この２つのチャネル形成領域２１３ｂの間に長さ方向（Ｙ方向）を横切る方向（Ｘ方向）に延びる結晶粒界２１４が一つ存在する。そして、２つチャネル形成領域２１３ｂ内には、Ｘ方向に延びる結晶粒界が存在しない。２つのチャネル形成領域２１３ｂの間、チャネル形成領域２１３ｂを挟む２つの領域（図７中斜線を付した領域）は不純物イオンが打ち込まれた低抵抗領域であり、チャネル形成領域２１３ｂを挟む２つの領域は、それぞれソース領域２１３ａ及びドレイン領域２１３ｃである。また、チャネル形成領域２１３ｂのＹ方向の長さはそれぞれ２μｍであり、２つのチャネル形成領域２１３ｂ各々は、Ｘ方向に延びる結晶粒界２１４からぞれぞれＹ方向、−Ｙ方向に０．５μｍ離間した位置に形成されている。
【００３５】
以上説明したように、本発明の第２実施形態による薄膜半導体装置によれば、薄膜半導体装置のチャネル形成領域となるゲート電極直下の活性領域に、キャリアが移動する方向に垂直な方向に延びる結晶粒界が存在しないので、単結晶半導体装置並みの高性能な薄膜半導体装置が得られる。
【００３６】
以上、本発明の第１、第２実施形態による薄膜半導体装置、及びその製造方法、並びに薄膜半導体装置を備える電子デバイスについて説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、薄膜半導体装置として液晶表示装置の画素を駆動するために設けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装置内に設けられるＴＦＴを例に挙げて説明したが。しかしながら、本発明は液晶表示装置に設けられるＴＦＴのみならず、有機ＥＬ表示装置に設けられるＴＦＴにも適用することができる。勿論、有機ＥＬ表示装置の場合も、画素を駆動するために設けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装置内に設けられるＴＦＴに適用することができる。つまるところ、本発明は、トランジスタを製造する過程で活性領域内に結晶粒界が生じ、電気特性が悪化する場合の全般について適用可能である。
【００３７】
また、上記実施形態では、電子デバイスとして液晶表示装置を例に挙げたが、有機ＥＬ表示装置及びイメージセンサのみならず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子デバイスに適用することが可能である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、結晶性の良い大粒径の結晶粒から成る半導体膜から成り、チャネル形成領域の結晶粒界の位置が制御された、電気特性が良く、ばらつきの少ない薄膜半導体装置を提供することができるという効果がある。
また、本発明の薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能となる低温プロセスを用いて高性能な薄膜半導体装置を容易に且つ安定的に製造することができるという効果がある。
従って、本発明の薄膜半導体装置、及びその製造方法をアクティブ・マトリックス液晶表示装置に適用した場合には、大型で高品質な液晶表示装置を容易に且つ安定的に製造することができる。
この発明によれば、電気特性が良く且つそのばらつきが少ない薄膜半導体装置を電気的なスイッチング手段及び電気光学的なスイッチング手段の少なくとも一方のスイッチング手段として備えており、動作速度を高速化することができるため、多数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスに用いて極めて好適である。
更に、他の電子デバイスの製造に適用した場合にも高品質な電子デバイスを容易に且つ安定的に製造することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による電子デバイスの全体構成の一例を示す斜視図である。
【図２】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図３】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図４】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図５】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図６】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図７】 本発明の第２実施形態による薄膜半導体装置を説明するための図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【符号の説明】
２０〜２３……駆動回路
１１１，２１１……石英基板
１１２，２１２……下地保護膜
１１３……第一半導体膜
１１４……下側絶縁膜
１１５，２１３……活性半導体膜
１１５ａ，２１３ａ……ソース領域
１１５ｃ，２１３ｃ……ドレイン領域
１１５ｂ，２１３ｂ……チャネル形成領域
１１６……ＹＡＧ２ωレーザ光
１１７……活性半導体膜を透過したＹＡＧ２ωレーザ光
１１８……第一半導体膜の熱
１１９，２１４……結晶粒界
１２０，２１５……ゲート絶縁膜
１２１ａ，１２１ｂ，２１６ａ，２１６ｂ……ゲート電極
１２２，２１７……層間絶縁膜
１２３，２１８……ソース電極
１２４，２１９……ドレイン電極
【発明の属する技術分野】
本発明は、薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスに関する。特に、ガラス等の絶縁表面を有する基板上に形成される薄膜半導体装置（以下、ＴＦＴという）等の薄膜半導体装置及びその製造方法並びに当該装置を備える液晶表示装置及び有機ＥＬ表示装置等の電子デバイスに関する。
【０００２】
【従来の技術】
複数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスにおいては、各画素を個別に駆動するために、ガラス等の絶縁表面を有する基板上に形成されるＴＦＴが用いられることが多い。また、近年の表示素子は、画素を駆動するためのＴＦＴが形成された基板上に、このＴＦＴのスイッチング動作を制御するための駆動回路が設けられることが多い。この駆動回路内には多数のトランジスタが設けられるが、このトランジスタもＴＦＴで形成されている。ＴＦＴは、ガラス等の絶縁性表面上に薄膜状の珪素半導体（Ｓｉ）又はその酸化物（酸化珪素（ＳｉＯ2））を堆積し、エッチング処理、熱処理、電極形成処理、その他の処理を行いつつ、これらの処理を繰り返し行うことにより製造される。薄膜状の珪素半導体は、結晶性を有するものと非晶質珪素半導体（ａ−Ｓｉ）とに大別される。
【０００３】
非晶質珪素半導体は作成温度が低く、気相法で比較的容易に作成することが可能であり、更に量産性にも富むため、ＴＦＴに用いる薄膜状の珪素半導体として最も一般的に用いられている。しかしながら、非晶質珪素半導体は、導電率等の物性が結晶性を有する珪素半導体に比べて劣るという欠点がある。従って、今後ＴＦＴの動作速度を高速化するためには、結晶性を有する珪素半導体を用いたＴＦＴ及びその製造方法を確立することが極めて重要となる。
【０００４】
現状においては、結晶性を有する珪素半導体として製造上の容易さから多結晶珪素半導体（ｐ−Ｓｉ）が多く用いられている。汎用ガラス基板を使用し得る６００℃程度以下の低温にて薄膜状の多結晶珪素半導体を作成する方法としては、非晶質珪素半導体膜を厚さ５０ｎｍ程度成膜した後、この非晶質珪素半導体膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ光（波長３０８ｎｍ）を照射し、非晶質珪素半導体膜を溶融結晶化させて多結晶珪素半導体膜を得るという方法が一般的である。
【０００５】
しかしながら、上述の多結晶珪素半導体膜を用いたＴＦＴのチャネル形成領域には、多結晶珪素半導体膜の結晶粒界が存在する為、その電気特性が単結晶珪素半導体を用いたＴＦＴに比べて著しく劣ることが分かっている。このため、大粒径の多結晶珪素半導体を用いることにより、結晶粒界の電気特性への影響を小さくする方法等の方策が採られている。
【０００６】
【発明が解決しようとする課題】
ところで、上述した従来のエキシマレーザ光を照射して多結晶珪素半導体膜を得る方法では、最大１μｍ程度の結晶粒が得られるが、結晶粒及び結晶粒界の位置を制御することができない。このため、チャネル形成領域に結晶粒界が含まれるかどうかは確率的事象であって、全く制御不可能であった。チャネル形成領域に結晶粒界が含まれるか否かによりＴＦＴの特性は大きくばらつくことになる。例えば、チャネル形成領域に存在する結晶粒界の数が多ければＴＦＴの電気特性は悪くなり、チャネル形成領域に存在する結晶粒界の数が少なければＴＦＴの電気特性は比較的良くなる。しかしながら、例えチャネル形成領域に存在する結晶粒界の数を少なくすることができたとしても、そのＴＦＴの電気特性は単結晶珪素半導体を用いたＴＦＴに比べれば遙かに劣る。
【０００７】
近年の電子デバイスは高速動作が求められており、特に電子デバイス内に設けられるＴＦＴには各素子毎の電気的特性のばらつきが少なく、且つ、高速でスイッチング可能な優れた電気的特性が求められている。例えば、液晶表示装置を例に挙げると、高精細化により画素の数が増加すると、増加した分だけ１画素がオン状態となっている時間が短くなる。これは、画素を駆動するＴＦＴのみならず、このＴＦＴを駆動するための駆動回路内に設けられているＴＦＴについても同様である。従って、電子デバイスの特性を向上させるためには、基本となるＴＦＴの電気的特性を改善することが極めて重要である。
【０００８】
本発明は上記事情に鑑みてなされたものであり、結晶粒界の位置が制御された結晶性の良い大粒径の結晶粒からなる半導体膜を備え、電気特性が良く且つそのばらつきが少ない薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の薄膜半導体装置の製造方法は、基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置の製造方法において、前記半導体膜の一部を局所的に加熱する局所加熱機構を前記基板上に形成する加熱機構形成工程と、前記加熱機構形成工程後に行われ、前記局所加熱機構上に前記半導体膜を形成する半導体膜形成工程と、前記局所加熱機構により前記半導体膜が局所的に加熱された状態にて前記半導体膜を溶融結晶化させる結晶化工程と、前記半導体膜を島状に加工する素子分離工程と、前記島状に加工した半導体膜の上にゲート絶縁膜を介して２つのゲート電極を形成するゲート電極形成工程と、前記２つのゲート電極をマスクとして前記半導体膜に不純物イオンを注入し、ソース領域、ドレイン領域、及び２つのチャネル形成領域を形成するイオン注入工程と、を含み、前記チャネル形成領域は、前記半導体膜の結晶成長が進行する第１方向に関して、前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間するように配置されることを特徴としている。
かかる構成の発明は、まず基板上に局所加熱機構を形成する（加熱機構形成工程）。局所加熱機構は、一例として基板上に形成された島状の第一半導体膜とこれを覆う下側絶縁膜とからなる。従って局所加熱機構形成工程の具体例としては、基板上に第一半導体膜を堆積する第一半導体膜堆積工程と、この第一半導体膜を所定の形状に加工する第一半導体膜加工工程と、第一半導体膜上に下側絶縁膜を形成する下側絶縁膜形成工程とを含んだ工程が挙げられる。
次に前記局所加熱機構上に半導体膜を形成する（半導体膜形成工程）。半導体膜は、非晶質半導体膜又は結晶性を有する半導体膜からなる。従って半導体膜形成工程の具体例としては、前記局所加熱機構上に非晶質半導体膜を堆積する工程が挙げられ、更にこの非晶質半導体膜の結晶性を高める工程として非晶質半導体膜を固相にて結晶化させる固相成長工程又は非晶質半導体膜を溶融状態を経て結晶性を改善する溶融結晶化改善工程が挙げられる。
次に前記局所加熱機構により前記半導体膜が局所的に加熱された状態にて前記半導体膜を溶融結晶化させる（結晶化工程）。この結晶化工程では、一例として前記半導体膜側から光を照射することにより前記半導体膜を溶融結晶化させる。光を照射すると、一部の光は前記半導体膜に吸収され、一部の光は前記半導体膜を透過する。ある程度の光を吸収した半導体膜は溶融結晶化する。一方、半導体膜を透過した光は前記局所加熱機構の第一半導体膜に吸収される。第一半導体膜の温度は光を吸収したことにより上昇し、第一半導体膜上の半導体膜は局所的に加熱される。ここで、半導体膜は溶融結晶化過程にあるが、溶融結晶化過程では結晶粒は低温部から高温部に向かって成長する。半導体膜の内でその下に局所加熱機構が配置されている部位のみがその周辺に比べて高温になるため、冷却固化時における結晶粒は局所加熱機構の辺の僅かに外側上の半導体膜部位から局所加熱機構の中心上の半導体膜部位に向かって成長する。局所加熱機構によって形成された温度差が溶融半導体膜の冷却固化時に結晶の横成長を生じさせるのである。
ここで、結晶化工程の具体例としては、半導体膜側から半導体膜を２０％程度以上透過するレーザ光を照射するという工程が挙げられる。そのレーザ光の具体例としては光の波長が約５３２ｎｍの固体レーザの高調波が挙げられ、更に具体的にいえばＱスイッチ発振するネオジウム（Ｎｄ）添加のイットリウムアルミニウムガーネット（ＹＡＧ）レーザ光の第二高調波（Ｎｄ：ＹＡＧ２ωレーザ光）等が挙げられる。
結晶化工程が終了したら、前記半導体膜を島状に加工し（素子分離工程）、島状に加工した半導体膜の上にゲート絶縁膜を介して２つのゲート電極を形成する（ゲート電極形成工程）。その後で、２つのゲート電極をマスクとして半導体膜に不純物イオンを注入し、チャネル形成領域を２つ形成する（イオン注入工程）。このイオン注入工程では、半導体膜の結晶成長が進行する第１方向に関して、前記チャネル形成領域が前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間した位置に配置されるように前記半導体膜を加工する。半導体膜内での結晶横成長は必ず局所加熱機構の外側１μｍ程度の位置から始まる。従って、上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、チャネル形成領域内で第１方向（薄膜半導体装置が動作する際の電流方向）を横切る第２方向に延びる結晶粒界（電流を横切る結晶粒界）の数を常に局所加熱機構の中心上付近に一個とすることができる。
更に、本発明では、前記チャネル形成領域が配列された第１方向に関して、前記チャネル形成領域が前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間した位置に配置されるように前記半導体膜を加工する。かかる位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、チャネル形成領域内において第１方向（半導体装置が動作する際の電流方向）を横切る結晶粒界（電流を横切る結晶粒界）を全く無くすことができる。即ち、チャネル形成領域内に結晶粒界を横切らない電流経路を必ず複数個形成することができるので、本発明の薄膜半導体装置は単結晶珪素薄膜を用いた小さなシリコン−オン−インシュレーター（ＳＯＩ）装置を複数個並列接続したものと同等と化し、その性能は一般的な薄膜半導体装置に比べて飛躍的に向上する。
また、チャネル形成領域内で第１方向を横切る結晶粒界が全く無いので、結晶粒界の存在に起因する薄膜半導体装置の特性ばらつきが無くなる。即ち、基板上に形成される全ての薄膜半導体装置がほとんど同じ特性を示す様になる。
更に、上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておけば、薄膜半導体装置のオフ電流が低減されるという効果がある。上述の位置関係に局所加熱機構とチャネル形成領域とを設定しておくということは、チャネル形成領域を第１方向に分割するということである。すると薄膜半導体装置のソース・ドレイン電圧は各チャネル形成領域に割り振られ、その結果ドレイン領域端空乏領域の電場が弱くなる。よってプール・フレンケル効果を伴うフォノン・アシスト・トンネリング現象は抑制され、薄膜半導体装置のオフ電流は低減されるのである。
以上のように、本発明の薄膜半導体装置の製造方法によれば、チャネル形成領域内において、当該チャネル形成領域が配列された第１方向を横切る結晶粒界が全く無く、チャネル形成領域は第１方向に分割されているので、電気特性が良く、ばらつきの少ない薄膜半導体装置を製造できる。
また、本発明の薄膜半導体装置の製造方法は、前記第１方向における前記チャネル形成領域それぞれの長さが、２μｍ以下であることを特徴としている。
この発明によれば、チャネル形成領域内において、前記第１方向を横切る結晶粒界を確実に無くすことができるという効果を有する。結晶の横成長の大きさは典型的には２μｍから２．５μｍ程度であり、最大でも３．５μｍ程度である。よって、チャネル形成領域の第１方向の長さを２μｍ以下にすることによって、チャネル形成領域内において前記第１方向を横切る結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置の製造方法は、前記チャネル形成領域各々の位置が、前記局所加熱機構の中心近傍から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴としている。
この発明によれば、チャネル形成領域内において第１方向を横切る第２方向に延びる結晶粒界を確実に含まないようにすることができるという効果を有する。第２方向に延びる結晶粒界付近は、結晶粒界部を頂上として山状に隆起している。この発明によれば、結晶粒界部を頂上とする山状の領域を避けてチャネル形成領域を形成することができる。即ち、チャネル形成領域は半導体膜厚の薄い領域のみに形成されるため、半導体装置の電気特性が向上する。また、チャネル形成領域が平坦な領域に形成されるので、チャネル形成領域とゲート絶縁膜との界面状態が良好になり、半導体装置の信頼性が向上する。
上記課題を解決するために、本発明の薄膜半導体装置は、基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置において、前記基板と前記チャネル形成領域との間に局所加熱機構が形成されており、前記半導体膜には、異なる２箇所にチャネル形成領域が形成されており、前記チャネル形成領域には、前記チャネル形成領域が配列された第１方向に延びる結晶粒界のみが存在し、前記チャネル形成領域の間には、前記第１方向を横切る第２方向に延びる１つの結晶粒界が存在することを特徴としている。
この発明によれば、チャネル形成領域内において第２方向に延びる結晶粒界が全く無く、しかもチャネル形成領域が第２方向に分割されているので、電気特性が良く、ばらつきの少ない薄膜半導体装置となる。
また、本発明の薄膜半導体装置は、前記第１方向における前記チャネル形成領域それぞれの長さが、２μｍ以下であることを特徴としている。
この発明によれば、チャネル形成領域内において、第２方向に延びる結晶粒界を確実に無くすことができるという効果を有する。半導体膜を溶融結晶化によって横成長させた場合、結晶の横成長の大きさは典型的には２μｍから２．５μｍ程度であり、最大で３．５μｍ程度である。よって、チャネル形成領域の第１方向の長さを２μｍ以下にすることによって、チャネル形成領域内において第２方向に延びる結晶粒界を確実に無くすことができるのである。
また、本発明の薄膜半導体装置は、前記チャネル形成領域各々の位置が、前記結晶粒界から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴としている。
この発明によれば、チャネル形成領域内において第１方向を横切る第２方向に延びる結晶粒界を確実に含まないようにすることができるという効果を有する。第２方向に延びる結晶粒界付近は、結晶粒界部を頂上として山状に隆起している。この発明によれば、結晶粒界部を頂上とする山状の領域を避けてチャネル形成領域を形成することができる。即ち、チャネル形成領域は半導体膜厚の薄い領域のみに形成されるため、半導体装置の電気特性が向上する。また、チャネル形成領域が平坦な領域に形成されるので、チャネル形成領域とゲート絶縁膜との界面状態が良好になり、半導体装置の信頼性が向上する。
上記課題を解決するために、本発明の電子デバイスは、上記の何れかに記載された薄膜半導体装置の製造方法を用いて製造された薄膜半導体装置、又は、上記の何れかに記載された薄膜半導体装置を、画素のスイッチング手段として備えることを特徴としている。ここで、画素とは、走査線と、データ線と、走査線とデータ線とに接続されたスイッチング手段と、当該スイッチング手段に接続された画素電極からなるものである。
この発明によれば、電気特性が良く且つそのばらつきが少ない薄膜半導体装置を電気的なスイッチング手段及び電気光学的なスイッチング手段の少なくとも一方のスイッチング手段として備えており、動作速度を高速化することができるため、多数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスに用いて極めて好適である。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイスについて詳細に説明する。図１は、本発明の一実施形態による電子デバイスの全体構成の一例を示す斜視図である。図１に示した電子デバイスは、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）をスイッチング手段として用いたアクティブマトリクス方式の透過型液晶装置の例であり、図１（ａ）は液晶装置の全体構成を示す斜視図であって、図１（ｂ）は図１（ａ）における一画素の拡大図である。尚、図１においては、理解を容易にするため、画素及び画素に設けられたＴＦＴを拡大して図示している。
【００１１】
本実施形態による電子デバイスとしての液晶装置１は、図１（ａ）に示すように、ＴＦＴが形成された側の素子基板２と対向基板３とが対向配置され、これらの素子基板２と対向基板３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。素子基板２の内面側には、多数のソース線４及び多数のゲート線５が互いに交差するように格子状に設けられている。各ソース線４と各ゲート線５の交差点の近傍にはＴＦＴ６が形成されており、各ＴＦＴ６を介して画素電極７がそれぞれ接続されている。即ち、マトリクス状に配置された各画素毎に１つのＴＦＴ６と１つの画素電極７とが設けられている。一方、対向基板３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示領域の全体にわたって一つの共通電極８が形成されている。
【００１２】
図１（ｂ）に示すように、ＴＦＴ６は、ゲート線５から延びるゲート電極１０と、ゲート電極１０を覆う絶縁膜（図示略）と、この絶縁膜上に形成された多結晶シリコンからなる半導体層１１と、半導体層１１中のソース領域に電気的に接続されたソース線４から延びるソース電極１２と、半導体層１１中のドレイン領域に電気的に接続されたドレイン電極１３とを有している。そして、ＴＦＴ６のドレイン電極１３が画素電極７に電気的に接続されている。本実施形態においては、画素電極７がＩＴＯ等の透明導電膜で形成され、対向基板３側の共通電極８もＩＴＯ等の透明導電膜で形成されている。
【００１３】
また、図１において、２０，２１はＴＦＴ６を駆動するための駆動回路（ソースドライバ）を示している。この駆動回路２０，２１は、ＴＦＴ６と同様に素子基板２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路２０，２１には、図示せぬ制御回路から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ６を駆動するための駆動信号（走査信号）を生成する。また、図１中の２２，２３は、ＴＦＴ６を駆動するためのもう一つの駆動回路（ゲートドライバ）を示している。この駆動回路２２，２３も多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ６を駆動するための駆動信号（データ信号）を生成する。
【００１４】
以上、本発明の一実施形態による電子デバイスの一例としての液晶装置について説明したが、次に、本発明の実施形態による薄膜半導体装置としてのＴＦＴ６及び駆動回路２０〜２３内に設けられる図示しないＴＦＴの製造方法及びその構成の詳細について説明する。
【００１５】
〔第１実施形態による薄膜半導体装置及びその製造方法〕
図２〜図６は、本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図である。図２〜図６において、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。尚、以下の説明においては、図２〜図６中に示したＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。図２〜図６に示したＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置の界面内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向に設定してある。
【００１６】
本実施形態の薄膜半導体装置は、図２に示すように、まず、基板として厚さ１．１ｍｍの石英基板１１１を用い、この石英基板１１１上に下地保護膜１１２として電子サイクロトロン共鳴プラズマ化学気相堆積法（ＥＣＲ−ＰＥＣＶＤ法）により酸化珪素膜（ＳｉＯ2膜）を膜厚２００ｎｍ程度堆積する。次に、下地保護膜１１２としての酸化珪素膜上に低圧化学気相堆積法（ＬＰＣＶＤ法）により非晶質珪素膜（ａ−Ｓｉ膜）を膜厚５０ｎｍ程度堆積し、その後フォト・リソグラフィー法により上記非晶質珪素膜をパターニングして第一半導体膜１１３とする。
【００１７】
第一半導体膜１１３の長さ（Ｙ方向の長さ）は後述する活性領域（チャネル形成領域）の長さ（Ｘ方向の長さ）よりも約１μｍ長くなるように形成される。尚、詳細は後述するが、活性領域のＹ方向の位置は第一半導体膜１１３の中央付近に設定される。また、第一半導体膜の幅（Ｘ方向の長さ）は５０μｍ程度に設定され、活性領域は幅方向（Ｘ方向）に関して完全に第一半導体膜１１３に包含されるように設定される。
【００１８】
第一半導体膜１１３を形成すると、次に、第一半導体膜１１３上に下側絶縁膜１１４としてＥＣＲ−ＰＥＣＶＤ法により酸化珪素膜を膜厚１６０ｎｍ程度堆積する。上述した第一半導体膜１１３と下側絶縁膜１１４とは、後に活性領域と化す半導体膜（活性半導体膜）部位を局所的に加熱する発熱部材であり、本発明にいう局所加熱機構に相当するものである。尚、第一半導体膜１１３及び下側絶縁膜１１４を形成する工程は、本発明にいう加熱機構形成工程に相当する。
【００１９】
以上の工程が終了すると、下側絶縁膜１１４としての酸化珪素膜上に活性半導体膜１１５としてＬＰＣＶＤ法により非晶質珪素膜を膜厚５０ｎｍ程度堆積し、その後固相成長法により窒素雰囲気下６００℃にて４８時間の熱処理を施して活性半導体膜１１５の結晶性を改善し、更に活性半導体膜１１５としての大粒径多結晶珪素膜にキセノン塩素（ＸｅＣｌ）エキシマレーザ（波長３０８ｎｍ）を照射して活性珪素膜中の結晶内部欠陥を低減する。この工程は本発明にいう半導体膜形成工程に相当する。
【００２０】
以上の工程が終了すると、第一半導体膜１１３と下側絶縁膜１１４とからなる発熱部材によって活性半導体膜１１５を局所的に加熱した状態で活性半導体膜１１５を溶融結晶化させる工程が行われる。具体的には、図３（ａ）に示すように、活性半導体膜１１５としての多結晶珪素膜側からイットリウムアルミニウムガーネットにＮｄ3+イオンをドープしたものを母体結晶としたレーザ（ＹＡＧレーザ：波長１０６４ｎｍ）の第二高調波を用いたレーザ（ＹＡＧ２ωレーザ：波長５３２ｎｍ）から射出されるＹＡＧ２ωレーザ光１１６を照射する。
【００２１】
ＹＡＧ２ωレーザ光１１６の照射領域は長さ１５ｍｍで幅６５μｍの長方形状であり、その照射領域内における光強度分布は、長さ方向に略台形状に分布しており、幅方向については、略台形状又は略ガウス関数的な光強度分布を有しているのが好ましい。ＹＡＧ２ωレーザ光１１６の照射領域は、その長さ方向が第一半導体膜１１３の幅方向（Ｘ方向）とほぼ一致するように設定される。従って、ＹＡＧ２ωレーザ光１１６は、照射領域の幅の分だけ移動（進行）させて順次照射されるが、この照射領域の進行方向と薄膜半導体装置のソース・ドレイン方向とがほぼ平行になる。
【００２２】
ここで、ＹＡＧ２ωレーザ光１１６の照射エネルギー密度は４５０ｍＪ・ｃｍ-2で、活性半導体膜１１５上の任意の一点は２０回のパルスレーザ光が照射される。ＹＡＧ２ωレーザ光１１６を照射すると、ＹＡＧ２ωレーザ光１１６の一部は活性半導体膜１１５としての多結晶珪素膜に吸収されるが、残りのＹＡＧ２ωレーザ光１１６は活性半導体膜１１５としての多結晶珪素膜に吸収されずに透過する。活性半導体膜１１５としての多結晶珪素膜を透過したＹＡＧ２ωレーザ光１１７は下側絶縁膜１１４としての酸化珪素膜を透過して第一半導体膜１１３に吸収される。尚、下側絶縁膜１１４に入射したＹＡＧ２ωレーザ光１１７の一部は、酸化珪素膜１１内において多重反射又は干渉した後で第一半導体膜１１３に吸収される。
【００２３】
第一半導体膜１１３はＹＡＧ２ωレーザ光１１７を吸収したことにより温度が上昇し、熱を持つようになる。この第一半導体膜１１３から放出される熱１１８が活性半導体膜１１５に影響して、第一半導体膜１１３直上の活性半導体膜１１５の温度が、第一半導体膜１１３直上以外の活性半導体膜１１５の温度よりも高くなる。こうして生じた活性半導体膜１１５内の温度差により活性半導体膜１１５の結晶成長が温度が低い領域（第一半導体膜１１３直上以外の活性半導体膜から温度が高い領域（第一半導体膜１１３直上の活性半導体膜）へ（図３中Ｙ方向）と生じる。
【００２４】
Ｙ軸方向に関しては、第一半導体膜１１３の直上が最も温度が高く、この位置からＹ方向及び−Ｙ方向へ進むに従って、温度が低くなる。従って、結晶成長はＹ方向及び−Ｙ方向へ進行する訳であるが、最終的に第一半導体膜１１３の中央直上で二つの成長した結晶が衝突し、そこに結晶の成長方向（Ｙ方向：第１方向）に垂直な方向（Ｘ方向：第２方向）に延びる結晶粒界１１９が生ずる。図３（ｂ）に示すように、Ｘ軸方向に延びる結晶粒界１１９は１つのみであり、他の結晶粒界はＹ軸方向へ延びていることに注意されたい。尚、結晶の横成長（Ｘ方向及びＹ方向）の大きさは典型的には２μｍ〜２．５μｍ程度であり、最大で３．５μｍ程度となる。尚、以上の工程は、本発明にいう結晶化工程に相当する。
【００２５】
ＹＡＧ２ωレーザー光１１６を照射して活性半導体膜１１５の結晶化を行なった後は、活性半導体膜１１５を島状に加工して活性領域を形成する素子分離工程として、フォト・リソグラフィー法により活性半導体膜１１５のパターニングを行う。ここで、図４（ｂ）に示すように、パターニング後の活性半導体膜１１５の幅（Ｘ方向の長さ）が第一半導体膜１１３の幅（Ｘ方向の長さ）よりも短くなり、且つ活性半導体膜１１５の長さ（Ｙ方向の長さ）が第一半導体膜１１３の長さ（Ｙ方向の長さ）よりも長くなるようにパターニングする。このようにパターニングすることで、活性領域が長さ方向（Ｙ方向）に関して局所加熱機構としての第一半導体膜１１３に完全に含まれることになる。
【００２６】
以上の工程が終了すると、活性半導体膜１１５上にゲート絶縁膜としてＥＣＲ−ＰＥＣＶＤ法により酸化珪素膜を膜厚６０ｎｍ程度堆積する。この酸化珪素膜は、ゲート絶縁膜１２０として用いられる。そして、ゲート絶縁膜１２０としての酸化珪素膜上にスパッタリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ程度堆積し、タンタル（Ｔａ）膜を４５０ｎｍ程度堆積する。その後、フォト・リソグラフィー法により上記ＴａＮ膜、Ｔａ膜をパターニングしてゲート電極１２１ａ，１２１ｂとする。
【００２７】
このパターニングを行なう際に、薄膜半導体装置のチャネル形成領域となるゲート電極１２１ａ，１２１ｂ直下の活性半導体膜１１５が、長さ方向（Ｙ方向）に関して第一半導体膜１１３に完全に含まれ、且つ第一半導体膜１１３の長さ方向に関する中心近傍、即ち結晶の横成長方向（Ｙ方向：第１方向）に垂直な方向（Ｘ方向：第２方向）の結晶粒界１１９を含まず、且つＹ方向に関して第一半導体膜１１３の中心近傍の両側に位置するようにゲート電極１２１ａ，１２１ｂを形成する。ゲート電極１２１ａ，１２１ｂのＹ方向の長さは２μｍとし、ゲート電極１２１ａ，１２１ｂのＹ方向の位置はＹ方向における第一半導体膜１１３の中心直上位置からＹ方向及びーＹ方向へそれぞれ０．５μｍ離間した位置に設定する。尚、図４（ｂ）に示すようにゲート電極１２１ａ，１２１ｂは、共通の電極１２１に接続されている。
【００２８】
以上の工程を経て、ゲート電極１２１ａ，１２１ｂを形成すると、次にゲート電極１２１ａ，１２１ｂをマスクとしてドナー又はアクセプターとなる不純物イオンをイオンドーピング法により打ち込み、図５（ａ）、図５（ｂ）に示すように、ソース領域１１５ａ、ドレイン領域１１５ｃ、及びチャネル形成領域１１５ｂを自己整合的に形成する。この時、活性半導体膜１１５の結晶の横成長方向（Ｙ方向）に沿ってキャリアが移動するようにソース領域１１５ａ及びドレイン領域１１５ｃを形成する。そして、ソース領域１１５ａ及びドレイン領域１１５ｃに添加された不純物元素の活性化を行なうために、窒素雰囲気下において、３００℃にて４時間の熱処理を施す。ここで、チャネル形成領域１１５ｂは、ゲート電極１２１ａ，１２１ｂをマスクとして形成されるため、Ｘ方向に延びた結晶粒界１１９の両側に形成される。つまり、２つのチャネル形成領域１１５ｂの間に結晶流界１１９が位置するように形成される。
【００２９】
その後、層間絶縁膜１２２としてプラズマＣＶＤ法（ＰＥＣＶＤ法）によりＴＥＯＳ（Ｓｉ（ＯＣＨ2ＣＨ3）4）と酸素とを原料気体とした酸化珪素膜を膜厚５００ｎｍ程度堆積する。最後に、フォト・リソグラフィー法によりコンタクト・ホールを形成した後で、スパッタリング法によりアルミニウム（Ａｌ）を堆積し、フォト・リソグラフィー法によりＡｌをパターニングしてソース電極１２３及びドレイン電極１２４を形成して薄膜半導体装置が製造される。
【００３０】
以上説明したように、本発明の第１実施形態による薄膜半導体装置によれば、ゲート電極１２１ａ，１２１ｂの直下に形成されるチャネル形成領域１１５ｂには、キャリアが移動する方向（Ｙ方向）に垂直な方向（Ｘ方向）に延びる結晶粒界が存在しないため、単結晶半導体装置並みの高性能のスイッチング特性を有し、しかも薄膜半導体装置毎の特性のばらつきがない薄膜半導体装置を製造することができる。
【００３１】
〔第２実施形態による薄膜半導体装置〕
次に、本発明の第２実施形態による薄膜半導体装置及びその製造方法について説明する。尚、以下の説明においては、以上説明した第１実施形態による薄膜半導体装置及びその製造方法と共通する部分については、説明を簡略化し又は説明を割愛する。図７は、本発明の第２実施形態による薄膜半導体装置を説明するための図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。尚、第１実施形態と同様に、ＸＹＺ直交座標系を設定し、このＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。図２〜図６に示したＸＹＺ直交座標系は、積層構造を有する薄膜半導体装置の界面内にＸＹ平面を設定し、界面に直交する方向をＺ軸方向に設定してある。
【００３２】
本実施形態の薄膜半導体装置は、基板として厚さ１．１ｍｍの石英基板２１１があり、この石英基板２１１上に下地保護膜２１２として酸化珪素膜が膜厚２００ｎｍ程度に形成されている。更に、下地保護膜２１２としての酸化珪素膜上に活性半導体膜として多結晶珪素膜２１３が膜厚５０ｎｍ程度形成されている。ここで、本発明の第１実施形態と同様に、下地保護膜２１２としての酸化珪素膜と活性半導体膜としての多結晶珪素膜２１３との間に発熱部材として第一半導体膜と下側絶縁膜とが存在していても良い。
【００３３】
また、上述した活性半導体膜としての多結晶珪素膜２１３の上にゲート絶縁膜２１５としての酸化珪素膜が形成されており、このゲート絶縁膜２１５としての酸化珪素膜上にゲート電極２１６ａ，２１６ｂとして膜厚５０ｎｍ程度の窒化タンタル（ＴａＮ）膜と膜厚４５０ｎｍ程度のタンタル（Ｔａ）膜が形成されている。更に、ゲート電極２１６ａ，２１６ｂ及びゲート絶縁膜２１５上には、層間絶縁膜２１７としての酸化珪素膜とアルミニウム（Ａｌ）からなるソース電極２１８及びドレイン電極２１９が形成されている。本実施形態の薄膜半導体装置は以上の構成を有している。
【００３４】
第１実施形態と同様に、本実施形態においてもチャネル形成領域２１３ｂは長さ方向（Ｙ方向）に２つ形成され、この２つのチャネル形成領域２１３ｂの間に長さ方向（Ｙ方向）を横切る方向（Ｘ方向）に延びる結晶粒界２１４が一つ存在する。そして、２つチャネル形成領域２１３ｂ内には、Ｘ方向に延びる結晶粒界が存在しない。２つのチャネル形成領域２１３ｂの間、チャネル形成領域２１３ｂを挟む２つの領域（図７中斜線を付した領域）は不純物イオンが打ち込まれた低抵抗領域であり、チャネル形成領域２１３ｂを挟む２つの領域は、それぞれソース領域２１３ａ及びドレイン領域２１３ｃである。また、チャネル形成領域２１３ｂのＹ方向の長さはそれぞれ２μｍであり、２つのチャネル形成領域２１３ｂ各々は、Ｘ方向に延びる結晶粒界２１４からぞれぞれＹ方向、−Ｙ方向に０．５μｍ離間した位置に形成されている。
【００３５】
以上説明したように、本発明の第２実施形態による薄膜半導体装置によれば、薄膜半導体装置のチャネル形成領域となるゲート電極直下の活性領域に、キャリアが移動する方向に垂直な方向に延びる結晶粒界が存在しないので、単結晶半導体装置並みの高性能な薄膜半導体装置が得られる。
【００３６】
以上、本発明の第１、第２実施形態による薄膜半導体装置、及びその製造方法、並びに薄膜半導体装置を備える電子デバイスについて説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、薄膜半導体装置として液晶表示装置の画素を駆動するために設けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装置内に設けられるＴＦＴを例に挙げて説明したが。しかしながら、本発明は液晶表示装置に設けられるＴＦＴのみならず、有機ＥＬ表示装置に設けられるＴＦＴにも適用することができる。勿論、有機ＥＬ表示装置の場合も、画素を駆動するために設けられるＴＦＴ及びこのＴＦＴを駆動するための駆動装置内に設けられるＴＦＴに適用することができる。つまるところ、本発明は、トランジスタを製造する過程で活性領域内に結晶粒界が生じ、電気特性が悪化する場合の全般について適用可能である。
【００３７】
また、上記実施形態では、電子デバイスとして液晶表示装置を例に挙げたが、有機ＥＬ表示装置及びイメージセンサのみならず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子デバイスに適用することが可能である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、結晶性の良い大粒径の結晶粒から成る半導体膜から成り、チャネル形成領域の結晶粒界の位置が制御された、電気特性が良く、ばらつきの少ない薄膜半導体装置を提供することができるという効果がある。
また、本発明の薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能となる低温プロセスを用いて高性能な薄膜半導体装置を容易に且つ安定的に製造することができるという効果がある。
従って、本発明の薄膜半導体装置、及びその製造方法をアクティブ・マトリックス液晶表示装置に適用した場合には、大型で高品質な液晶表示装置を容易に且つ安定的に製造することができる。
この発明によれば、電気特性が良く且つそのばらつきが少ない薄膜半導体装置を電気的なスイッチング手段及び電気光学的なスイッチング手段の少なくとも一方のスイッチング手段として備えており、動作速度を高速化することができるため、多数の画素を有するアクティブ型液晶表示装置、有機ＥＬ表示装置、及びイメージセンサ等の各種電子デバイスに用いて極めて好適である。
更に、他の電子デバイスの製造に適用した場合にも高品質な電子デバイスを容易に且つ安定的に製造することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による電子デバイスの全体構成の一例を示す斜視図である。
【図２】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図３】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図４】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図５】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図６】 本発明の第１実施形態による薄膜半導体装置の製造方法の一例を示す工程図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【図７】 本発明の第２実施形態による薄膜半導体装置を説明するための図であり、（ａ）は薄膜半導体装置の断面図であり、（ｂ）は平面透視図である。
【符号の説明】
２０〜２３……駆動回路
１１１，２１１……石英基板
１１２，２１２……下地保護膜
１１３……第一半導体膜
１１４……下側絶縁膜
１１５，２１３……活性半導体膜
１１５ａ，２１３ａ……ソース領域
１１５ｃ，２１３ｃ……ドレイン領域
１１５ｂ，２１３ｂ……チャネル形成領域
１１６……ＹＡＧ２ωレーザ光
１１７……活性半導体膜を透過したＹＡＧ２ωレーザ光
１１８……第一半導体膜の熱
１１９，２１４……結晶粒界
１２０，２１５……ゲート絶縁膜
１２１ａ，１２１ｂ，２１６ａ，２１６ｂ……ゲート電極
１２２，２１７……層間絶縁膜
１２３，２１８……ソース電極
１２４，２１９……ドレイン電極
Claims (7)
- 基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置の製造方法において、
前記半導体膜の一部を局所的に加熱する局所加熱機構を前記基板上に形成する加熱機構形成工程と、
前記加熱機構形成工程後に行われ、前記局所加熱機構上に前記半導体膜を形成する半導体膜形成工程と、
前記局所加熱機構により前記半導体膜が局所的に加熱された状態にて前記半導体膜を溶融結晶化させる結晶化工程と、
前記半導体膜を島状に加工する素子分離工程と、
前記島状に加工した半導体膜の上にゲート絶縁膜を介して２つのゲート電極を形成するゲート電極形成工程と、
前記２つのゲート電極をマスクとして前記半導体膜に不純物イオンを注入し、ソース領域、ドレイン領域、及び２つのチャネル形成領域を形成するイオン注入工程と、を含み、
前記チャネル形成領域は、前記半導体膜の結晶成長が進行する第１方向に関して、前記局所加熱機構に完全に含まれ、且つ、前記局所加熱機構の中心近傍の両側に所定の距離だけ離間するように配置されることを特徴とする薄膜半導体装置の製造方法。 - 前記第１方向における前記チャネル形成領域それぞれの長さは、２μｍ以下であることを特徴とする請求項１記載の薄膜半導体装置の製造方法。
- 前記チャネル形成領域各々の位置は、前記局所加熱機構の中心近傍から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴とする請求項１又は請求項２記載の薄膜半導体装置の製造方法。
- 基板上に形成された半導体膜の一部をチャネル形成領域として用いる薄膜半導体装置において、
前記基板と前記チャネル形成領域との間に局所加熱機構が形成されており、
前記半導体膜には、異なる２箇所にチャネル形成領域が形成されており、
前記チャネル形成領域には、前記チャネル形成領域が配列された第１方向に延びる結晶粒界のみが存在し、前記チャネル形成領域の間には、前記第１方向を横切る第２方向に延びる１つの結晶粒界が存在することを特徴とする薄膜半導体装置。 - 前記第１方向における前記チャネル形成領域それぞれの長さは、２μｍ以下であることを特徴とする請求項４記載の薄膜半導体装置。
- 前記チャネル形成領域各々の位置は、前記結晶粒界から前記第１方向にそれぞれ０．５μｍ以上離間した位置に設定されることを特徴とする請求項４又は請求項５記載の薄膜半導体装置。
- 請求項１から請求項３の何れか一項に記載の薄膜半導体装置の製造方法を用いて製造された薄膜半導体装置、又は、請求項４から請求項６の何れか一項に記載の薄膜半導体装置を、電気的なスイッチング手段及び電気光学的なスイッチング手段の少なくとも一方のスイッチング手段として備えることを特徴とする電子デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307807A JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307807A JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115497A JP2003115497A (ja) | 2003-04-18 |
| JP3845566B2 true JP3845566B2 (ja) | 2006-11-15 |
Family
ID=19127214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307807A Expired - Fee Related JP3845566B2 (ja) | 2001-10-03 | 2001-10-03 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3845566B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
| KR100601374B1 (ko) | 2004-05-28 | 2006-07-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 |
| JP6506973B2 (ja) * | 2015-01-21 | 2019-04-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2001
- 2001-10-03 JP JP2001307807A patent/JP3845566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115497A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5997802B2 (ja) | 半導体装置 | |
| US9171956B2 (en) | Thin film transistor and display device using the same | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| US20050212047A1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| JP4597730B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| US8535994B2 (en) | Thin-film transistor array device manufacturing method | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| JP4642310B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
| JP2009302171A (ja) | 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP4141292B2 (ja) | 半導体装置 | |
| JP4035019B2 (ja) | 半導体装置の製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3357798B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006049647A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| JP4397599B2 (ja) | 半導体装置の作製方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP4526773B2 (ja) | 半導体装置の作製方法 | |
| JP2003133328A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4141307B2 (ja) | 半導体装置の作製方法 | |
| JP4689150B2 (ja) | 半導体回路及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |