KR100601374B1 - 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 - Google Patents
박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 Download PDFInfo
- Publication number
- KR100601374B1 KR100601374B1 KR1020040038528A KR20040038528A KR100601374B1 KR 100601374 B1 KR100601374 B1 KR 100601374B1 KR 1020040038528 A KR1020040038528 A KR 1020040038528A KR 20040038528 A KR20040038528 A KR 20040038528A KR 100601374 B1 KR100601374 B1 KR 100601374B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- layer
- thin film
- film transistor
- flat panel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 124
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를 포함하는 평판표시장치에 관한 것으로, 더욱 상세하게는 이중버퍼 구조를 가지는 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를 포함하는 평판표시장치에 관한 것이다. 기판 상에 위치한 비정질 실리콘막으로 형성된 제 1 버퍼층; 상기 제 1 버퍼층 상에 위치한 제 2 버퍼층; 상기 제 2 버퍼층 상에 위치한 반도체층; 및 상기 반도체층 상에 위치한 게이트 전극을 포함하는 박막 트랜지스터와 그 제조방법을 제공한다. 또한, 상기 박막 트랜지스터를 포함하는 평판표시장치를 제공한다.
이중 버퍼층, 비정질 실리콘(a-Si:H)
Description
도 1a 내지 1c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 기판, 105 : 비정질 실리콘 버퍼층
110 : 제 2 버퍼층, 115 : 반도체층
140 : 보호층, 150 : 화소전극
160 : 화소 정의막, 170 : 발광층
180 : 대향전극
박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를 포함하는 평판표시장치에 관한 것으로, 더욱 상세하게는 이중버퍼 구조를 가지는 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를 포함하는 평판표시장치에 관한 것이다.
일반적으로 평판 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉘는데, 능동 구동 방식은 박막 트랜지스터(Thin Film transistor; TFT)를 사용하는 회로들을 가진다. 이와 같은 회로들은 액정 표시 장치(Liquid Crystal Display; LCD), 유기 전계 발광 표시 장치(Organic Electroluminescence display; OELD) 등의 평판 표시 장치에서 대표적으로 쓰인다.
상기 박막 트랜지스터 중 다결정 실리콘 박막 트랜지스터는 결정화 기술의 발전으로 인해 비정질 실리콘 박막트랜지스터와 비슷한 낮은 온도에서 제작이 가능하게 되었다. 또한, 비정질 실리콘 박막 트랜지스터에 비해 전자나 정공의 이동도가 높으며, CMOS(Complementary Metal-Oxide Semiconductor) 박막 트랜지스터 구현이 가능하여 기판 상에 구동 회로용 박막 트랜지스터와 화소 구동용 박막 트랜지스터를 동시에 형성될 수 있게 되었다. 상기 박막 트랜지스터의 활성층으로 사용되는 다결정 실리콘막을 형성하는 방법은 통상적으로 절연 기판 상에 비정질 실리콘막을 증착한 다음, 소정의 온도에서 결정화하여 다결정 실리콘막을 형성하는 방법을 이용한다.
그러나, 상기 결정화 공정 시 기판 내부에 존재하던 불순물이 기판으로부터 반도체층으로 확산되어, 박막 트랜지스터의 소자 특성이 저하되는 문제가 발생한다. 또한, 결정화 공정 후 다결정 실리콘막 내부에는 다수의 결정 결함이 발생하는 문제도 있다. 그리고, 평판 표시 장치의 상기 박막 트랜지스터 내에 형성된 도전막들은 외부 광에 대해 난반사를 일으켜, 완전한 블랙 색상을 구현하기 어려운 문제 가 발생하며, 상기 난반사로 인해 콘트라스트비는 저하된다.
이와 같은 문제를 해결하기 위하여 즉, 기판 내부에 존재하는 불순물의 반도체층으로의 확산을 방지하기 위해 통상적으로 기판 위에 버퍼층을 형성하는 방법을 사용하여 왔으며, 다결정 실리콘막 내부 결정 결함을 감소시키기 위해서는 패시베이션을 하는 방법을 사용해왔다. 또한 상기의 난반사로 인한 콘트라스트비의 저하 문제는 난반사를 방지하는 역할을 하는 편광판을 표시소자의 외부에 형성하거나 블랙 매트릭스를 표시 소자의 내부에 형성함으로써 해결해왔다.
버퍼층의 형성, 패시베이션 공정, 블랙 매트릭스 형성 및 편광판의 설치는 모두 상기 종래의 문제점들을 해결하는 역할을 하였지만, 각각의 다른 공정들을 통해 형성됨으로써 공정이 복잡해지고, 그로 인해 공정 변수가 늘어남으로써, 불량 요인이 증가하는 제조 상의 문제가 있었다.
상기한 문제를 해결하기 위한 본 발명은 비정질 실리콘막을 버퍼층으로 사용하는 박막 트랜지스터를 구비함으로써 버퍼층과 난반사 방지층을 동시에 형성되는 평판 표시 소자를 제공하는 데 목적이 있다.
또한, 본 발명의 다른 목적은 발광 영역 내의 금속 전극에 의한 빛의 반사를 낮추어 콘트라스트비를 높이는 평판 표시 소자를 제공하는 데 목적이 있다.
또한, 본 발명의 다른 목적은 수소화시킨 비정질 실리콘막 버퍼층을 사용함으로써 패시베이션의 효과를 가지는 박막 트랜지스터와 그를 포함하는 평판표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해 본 발명은 기판 상에 위치한 비정질 실리콘막으로 형성된 제 1 버퍼층; 상기 제 1 버퍼층 상에 위치한 제 2 버퍼층; 상기 제 2 버퍼층 상에 위치한 반도체층; 및 상기 반도체층 상에 위치한 게이트 전극을 포함하는 박막 트랜지스터를 제공한다.
상기 제 2 버퍼층은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있다.
상기 제 1 버퍼층의 두께는 500 내지 1000Å일 수 있다.
상기 반도체층은 다결정 실리콘 반도체층일 수 있다.
상기 제 2 버퍼층의 두께는 1000 내지 3000Å일 수 있다.
상기 제 1 버퍼층은 수소를 함유할 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명은 상기 박막 트랜지스터를 사용하는 것을 특징으로 하는 평판 표시 장치를 제공한다.
상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치일 수 있다.
또한 상기한 목적을 달성하기 위해 본발명은 기판 상에 비정질 실리콘막을 사용하여 제 1 버퍼층을 형성하는 단계; 상기 제 1 버퍼층 상에 제 2 버퍼층을 형성하는 단계; 상기 제 2 버퍼층 상에 반도체층을 형성하는 단계; 및 상기 반도체층 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
상기 제 1 버퍼층은 수소를 함유하도록 형성할 수 있다.
상기 제 1 버퍼층의 두께는 500 내지 1000Å일 수 있다.
상기 제 2 버퍼층은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있다.
상기 제 2 버퍼층의 두께는 1000 내지 3000Å일 수 있다.
상기 반도체층을 형성하는 것은 상기 제 2 버퍼층 상에 비정질 실리콘막을 형성하고 이를 결정화함으로써 수행할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1c는 본 발명의 실시예에 따른 평판표시장치의 단면을 나타낸 것이다.
도면을 참조하면, 기판(100) 상에 비정질 실리콘막으로 형성된 제 1 버퍼층(105)이 위치한다. 상기 제 1 버퍼층(105)은 수소를 함유할 수 있고, 또한 상기 제 1 버퍼층(105)이 1000Å 이상의 두께를 가지면 패시베이션 시 수소가 반도체층에 과다하게 유입이 되어 반도체 특성이 저하되므로, 상기 제 1 버퍼층(105)의 두께는 500 내지 1000Å인 것이 바람직하다. 상기 제 1 버퍼층(105)에 함유된 수소는 후속하는 열처리 과정에서 반도체층에 존재하는 불완전 결합(dangling bond)들을 패시베이션을 하여, 반도체층 내부의 결함들을 완화시키는 역할을 한다. 또한, 상기 제 1 버퍼층(105)의 비정질 실리콘막은 투과도가 50% 내외이며, 그로 인해 외부의 빛을 차단하게 되어 박막 트랜지스터와 배선으로 인한 난반사 문제를 해결할 수 있다. 또한 상기 제 1 버퍼층(105)으로 인해 발광 영역 내의 금속전극에 의한 외부 광의 반사를 줄여, 표시장치에서 발광된 빛의 콘트라스트비가 떨어지는 문제를 해결할 수 있다. 따라서 표시장치 외부에 편광판을 설치하지 않아도, 콘트라스트비가 향상되는 효과가 있다.
상기 제 1 버퍼층(105) 상에는 제 2 버퍼층(110)이 위치한다. 상기 제 2 버퍼층(110)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있으며, 또한 상기 제 2 버퍼층(110)의 두께는 1000 내지 3000Å 일 수 있다. 상기 제 2 버퍼층(110)은 기판으로부터 발생하는 불순물의 효율적인 차단을 위해 1000Å 이상인 것이 바람직하고, 실리콘 산화막(SiO2)으로 형성하는 것이 더욱 바람직하다.
상기 제 2 버퍼층(110) 상에는 반도체층(115)이 위치하며, 상기 반도체층(115)은 상기 제 2 버퍼층(110) 상에 비정질 실리콘막을 형성하고 이를 결정화함으로써 형성할 수 있다.
상기 반도체층(115)이 형성된 기판 상부로 게이트 절연막(120)과 게이트 전극(125)이 위치하고, 그 상부로 층간 절연막(130)이 위치한다. 또한 상기 층간 절연막(130) 상에는 상기 반도체층(115)과 콘택이 되는 소스 전극(135a) 또는 드레인 전극(135b)이 위치한다.
상기 소스 전극(135a) 또는 드레인 전극(135b) 상에 기판 전면에 걸쳐 절연층(140)이 위치한다. 상기 박막 트랜지스터의 소스 전극(135a) 또는 드레인 전극(135b)을 노출시키는 비아홀이 상기 절연층(140)에 형성되고, 상기 비아홀을 통하여 상기 소스 전극(135a) 또는 드레인 전극(135b)과 화소전극(150)이 콘택된다.
상기 화소전극(150) 상부로는 화소정의막(PDL, 160)이 위치하고, 상기 화소정의막(PDL, 160)에 의해 정의된 화소 개구부 영역에 따라 상기 화소전극(150)이 노출된다. 상기 노출된 화소전극(150) 상에 발광층(170)이 위치하고, 상기 발광층(170) 상부로 대향 전극(180)이 형성되어 평판 표시 장치가 형성된다. 상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치일 수 있다.
상기 평판 표시 장치가 유기 전계 발광 표시 장치인 경우, 상기 발광층(170)의 상부 또는 하부에는 정공주입층, 정공수송층, 정공억제층, 전자주입층으로 이루어진 군에서 1층 이상의 유기층을 더욱 형성될 수 있다. 또한 상기의 대향 전극(180)은 유기 전계 발광 표시 장치의 캐소드 또는 애노드 전극이 되며, 상기 화소 전극(150)과 함께 유기 전계 발광 소자의 전극 역할을 한다.
도 1a 내지 1c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(100) 상에 제 1 버퍼층(105)인 비정질 실리콘막을 형성한다. 상기 비정질 실리콘막은 화학기상증착법(CVD)으로 형성하는 것이 바람직하다. 상기 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다. 상기의 화학기상증착법에는 SiH4의 기체가 사용되어, 상기 제 1 버퍼층(105)은 수소를 함유하도록 형성할 수 있다. 또한, 상기 제 1 버퍼층(105)의 두께는 500 내지 1000Å일 수 있다.
상기 제 1 버퍼층(105)인 비정질 실리콘막은 투과도가 50% 내외로 그로 인해 외부의 빛을 차단하고, 평판 표시 장치에 입사하여 박막 트랜지스터의 금속막과 배선들에 의해 외부로 반사되는 빛을 차단함으로써 콘트라스트 저하 문제를 해결할 수 있다. 또한, 발광 영역 내의 금속전극에 의한 외부 광의 반사를 줄여, 표시장치에서 발광된 빛의 콘트라스트비가 떨어지는 문제를 해결할 수 있으므로, 표시장치 외부의 편광판이 없어도, 콘트라스트비가 향상되는 효과가 있다.
상기 제 1 버퍼층(105) 상에 제 2 버퍼층(110)을 형성한다. 상기 제 2 버퍼층(110)은 화학기상증착법(CVD)으로 형성할 수 있다. 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다.
상기 제 2 버퍼층(110)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있으며, 또한 상기 제 2 버퍼층(110)의 두께는 1000 내지 3000Å 일 수 있다. 상기 제 2 버퍼층(110)은 기판으로부터 발생하여 반도체층으로 확산되는 알칼리 계열 불순물의 효율적인 차단을 위해, 1000Å 이상인 것이 바람직하고, 실리콘 산화막(SiO2)으로 형성하는 것이 더욱 바람직하다.
상기 제 2 버퍼층(110) 상에 비정질 실리콘막을 형성한다. 상기 비정질 실리콘막은 화학기상증착법(CVD)으로 형성할 수 있다. 화학기상증착법은 저압화학기상증착법(LPCVD), 상압화학기상증착법(APCVD) 및 플라즈마화학기상증착법(PECVD)로 이루어진 군에서 선택되는 하나의 방법을 사용할 수 있다.
상기 비정질 실리콘막을 결정화하여 결정질 실리콘막을 형성한다. 상기 결정화의 방법은 ELA, SLS, MILC, 및 MIC로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행할 수 있다.
상기 결정화 공정 후 결정질 실리콘막을 패터닝하여 반도체층(115)을 형성한다.
또한, 상기 반도체층(115) 형성은 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막의 패터닝 후 결정화를 수행하여 형성할 수도 있다.
도 1b를 참조하면, 상기 반도체층(115) 상에 게이트 절연막(120)을 기판 전면에 걸쳐 형성한다. 상기 게이트 절연막(120)은 통상적인 물질, 예를 들면 산화실리콘막(SiO2) 또는 질화실리콘막(SiNx)을 사용하여 형성할 수 있다.
상기 게이트 절연막(120) 상부에 게이트 전극(125)을 형성한다. 상기 게이트 전극(125)은 도전막을 사용하여 막을 형성한 후 패터닝을 하여 형성할 수 있다. 상기 도전막은 금속막, 결정질 실리콘막, 및 투명 도전막으로 이루어진 군에서 선택되는 하나의 물질을 사용하여 수행할 수 있다.
상기 게이트 전극(125)을 형성한 후 상기 게이트 전극(125)을 마스크로 하여 상기 반도체층(115)에 이온을 주입한다. 상기 이온주입으로 인해 상기 반도체층(115)에는 소스 영역 및 드레인 영역이 형성되고, 그로 인해 상기 반도체층(115)은 소스 영역, 드레인 영역 및 채널 영역으로 구성된다.
상기 게이트 전극(125)이 형성된 기판 상부에 층간 절연막(130)을 형성한다. 상기 층간 절연막(130)은 통상적인 절연물질, 예를 들면 산화실리콘막(SiO2) 또는 질화실리콘막(SiNx)을 사용하여 형성할 수 있다.
상기 층간 절연막(130) 내에 상기 반도체층(115)의 소스 영역 및 드레인 영역들을 각각 노출시키는 콘택홀을 형성한다. 상기 층간 절연막(130) 상에 도전막을 적층하고 패터닝함으로써, 상기 노출된 소스 영역 및 드레인 영역들과 각각 접하는 소스 전극(135a) 및 드레인 전극(135b)을 형성한다. 상기 도전막은 금속막, 결정질 실리콘막, 및 투명 도전막으로 이루어진 군에서 선택되는 하나의 물질을 사용하여 수행할 수 있다.
도 1c를 참조하면, 평판 표시 소자에 본 발명의 박막 트랜지스터가 사용될 경우에 있어서, 상기 소스 전극(135a) 또는 드레인 전극(135b) 중 하나를 선택하여, 화소 전극(150)을 연결할 수 있다.
상기의 층들이 형성된 기판 상에 절연층(140)을 형성하고, 열처리 과정을 거치게 되는데, 이 때 제 1 버퍼층(105)인 비정질 실리콘막의 내부에 존재하는 수소들이 제 2 버퍼층(110)을 통과하여, 결정질 실리콘 내부로 이동하게 된다. 따라서, 결정화 공정 후 결정질 실리콘 내부에 형성된 결함들은 수소들에 의해 패시베이션되고, 상기 결함들이 완화된다. 상기 제 1 버퍼층(105)이 1000Å 이상의 두께를 가지면 패시베이션 시 수소가 반도체층에 과다하게 유입이 되어 반도체 특성이 저하되므로, 제 1 버퍼층(105)의 두께는 500 내지 1000Å인 것이 바람직하다. 이와 같은 과정에 의해 반도체층의 결정 결함에 의한 문턱 전압의 불안정, 이동도의 감소 등 문제가 개선되고, 안정적인 전기적 특성을 가지는 반도체층을 구비할 수 있다.
상기 절연층(140) 내에 비아홀을 형성한 후, 상기 화소 전극(150)을 형성한다. 따라서, 상기 하부의 소스 전극(135a) 또는 드레인 전극(135b)과 상기 화소전극(150)이 콘택되는 구조를 가지게 된다.
상기 화소전극(150) 상부로는 절연막을 형성한다. 화소 개구부 영역에 따라 상기 절연막을 패터닝하여, 화소정의막(PDL, 160)을 형성한다. 따라서, 상기 화소 개구부 영역 하부에는 상기 화소전극(150)이 노출된다.
상기 노출된 화소전극(150) 상에 발광층(170)이 형성되고, 상기 발광층(170) 상부로 대향 전극(180)이 형성되어 평판표시장치가 형성된다. 상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치일 수 있다.
상기 평판 표시 장치가 유기 전계 발광 표시 장치인 경우, 상기 발광층(170)의 상부 또는 하부에는 정공주입층, 정공수송층, 정공억제층, 전자주입층으로 이루어진 군에서 1층 이상의 유기층을 더욱 형성할 수 있다. 또한 상기의 대향 전극(180)은 유기 전계 발광 표시 장치의 캐소드 또는 애노드 전극이 되며, 상기 화소 전극(150)과 함께 상기 유기 전계 발광 소자의 전극 역할을 한다.
본 발명에 따른 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를 포함하는 평판표시장치는 비정질 실리콘막을 포함한 이중 버퍼층을 기판 전면에 형성함으로써, 상기 비정질 실리콘막이 외부의 빛을 효과적으로 차단한다. 따라서, 평판 표시 장치 내부의 층들에 의한 난반사를 방지하므로 편광판을 설치하지 않아도 콘 트라스트비가 향상되는 효과가 있다. 이로 인해, 제조단가의 하락을 유도할 수 있으며, 생산성이 향상되는 장점이 있다.
또한, 소스 전극 및 드레인 전극 콘택 열처리 과정시, 버퍼층인 비정질 실리콘막(105)의 내부에 존재하는 수소들이 결정질 실리콘 내부로 이동하여 결정질 실리콘 내부의 결함을 완화시키는 특징이 있다. 즉, 일반적인 LTPS 공정에서 사용하는 별도의 수소화 과정 없이도, 버퍼층에 형성된 비정질 실리콘 내부에 존재하는 수소로 인해 수소화 효과를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (14)
- 기판 상에 위치한 비정질 실리콘막으로 형성된 제 1 버퍼층;상기 제 1 버퍼층 상에 위치한 제 2 버퍼층;상기 제 2 버퍼층 상에 위치한 반도체층; 및상기 반도체층 상에 위치한 게이트 전극을 포함하는 박막 트랜지스터.
- 제 1항에 있어서,상기 제 2 버퍼층은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)인 박막 트랜지스터.
- 제 1항에 있어서,상기 제 1 버퍼층의 두께는 500 내지 1000Å인 박막 트랜지스터
- 제 1항에 있어서,상기 반도체층은 다결정 실리콘 반도체층인 박막 트랜지스터.
- 제 1항에 있어서,상기 제 2 버퍼층의 두께는 1000 내지 3000Å인 박막 트랜지스터.
- 제 1항에 있어서,상기 제 1 버퍼층은 수소를 함유하는 박막 트랜지스터.
- 제 1항의 박막 트랜지스터를 사용하는 것을 특징으로 하는 평판 표시 장치.
- 제 7항에 있어서,상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치인 평판 표시 장치.
- 기판 상에 비정질 실리콘막을 사용하여 제 1 버퍼층을 형성하는 단계;상기 제 1 버퍼층 상에 제 2 버퍼층을 형성하는 단계;상기 제 2 버퍼층 상에 반도체층을 형성하는 단계; 및상기 반도체층 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제 9항에 있어서,상기 제 1 버퍼층은 수소를 함유하도록 형성하는 박막 트랜지스터의 제조방법.
- 제 9항에 있어서,상기 제 1 버퍼층의 두께는 500 내지 1000Å인 박막 트랜지스터의 제조방법.
- 제 9 항에 있어서,상기 제 2 버퍼층은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)인 박막 트랜지스터의 제조방법.
- 제 9항에 있어서,상기 제 2 버퍼층의 두께는 1000 내지 3000Å인 박막 트랜지스터의 제조방법.
- 제 9항에 있어서,상기 반도체층을 형성하는 것은 상기 제 2 버퍼층 상에 비정질 실리콘막을 형성하고 이를 결정화함으로써 수행하는 박막 트랜지스터의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038528A KR100601374B1 (ko) | 2004-05-28 | 2004-05-28 | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 |
| JP2005068158A JP5085010B2 (ja) | 2004-05-28 | 2005-03-10 | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| US11/124,124 US7554118B2 (en) | 2004-05-28 | 2005-05-09 | Thin film transistor, flat panel display having the same and a method of fabricating each |
| CNB2005100738219A CN100481511C (zh) | 2004-05-28 | 2005-05-24 | 薄膜晶体管、具有该晶体管的平板显示器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040038528A KR100601374B1 (ko) | 2004-05-28 | 2004-05-28 | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050113040A KR20050113040A (ko) | 2005-12-01 |
| KR100601374B1 true KR100601374B1 (ko) | 2006-07-13 |
Family
ID=35424191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040038528A KR100601374B1 (ko) | 2004-05-28 | 2004-05-28 | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7554118B2 (ko) |
| JP (1) | JP5085010B2 (ko) |
| KR (1) | KR100601374B1 (ko) |
| CN (1) | CN100481511C (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101424784B1 (ko) * | 2006-01-10 | 2014-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그의 제조방법 |
| JP2007273919A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| TWI306364B (en) * | 2006-12-29 | 2009-02-11 | Ind Tech Res Inst | Flexible display panel device |
| KR100807562B1 (ko) * | 2007-01-10 | 2008-02-28 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 포함하는 평판표시장치 |
| KR100989123B1 (ko) | 2008-10-15 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조 방법 및 그를 이용한 유기전계발광표시장치 |
| KR20110037220A (ko) * | 2009-10-06 | 2011-04-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
| KR101056229B1 (ko) | 2009-10-12 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
| KR101885691B1 (ko) * | 2010-07-27 | 2018-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101857248B1 (ko) | 2011-03-21 | 2018-05-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| US20130146875A1 (en) * | 2011-12-13 | 2013-06-13 | Universal Display Corporation | Split electrode for organic devices |
| KR101903445B1 (ko) * | 2012-01-10 | 2018-10-05 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR102013317B1 (ko) * | 2012-12-05 | 2019-08-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102080008B1 (ko) | 2013-07-12 | 2020-02-24 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR102148478B1 (ko) * | 2013-12-24 | 2020-08-26 | 엘지디스플레이 주식회사 | 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR102316103B1 (ko) * | 2014-12-02 | 2021-10-26 | 엘지디스플레이 주식회사 | 수소 공급 박막을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판 |
| CN105720106B (zh) * | 2014-12-05 | 2019-04-26 | 昆山国显光电有限公司 | 晶体管及其制备方法、有机电致发光装置及其制备方法 |
| KR20170050729A (ko) * | 2015-10-30 | 2017-05-11 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105374882A (zh) * | 2015-12-21 | 2016-03-02 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法 |
| CN105655353A (zh) * | 2016-01-21 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| KR102684946B1 (ko) * | 2016-12-30 | 2024-07-15 | 엘지디스플레이 주식회사 | 표시장치 |
| CN109031742B (zh) * | 2018-07-26 | 2021-01-22 | 京东方科技集团股份有限公司 | 显示基板的制造方法、显示基板及显示装置 |
| WO2020059126A1 (ja) * | 2018-09-21 | 2020-03-26 | シャープ株式会社 | 表示装置 |
| KR102635709B1 (ko) * | 2018-11-08 | 2024-02-15 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN111312660B (zh) * | 2020-02-25 | 2022-08-09 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185735A (ja) * | 1989-12-14 | 1991-08-13 | Canon Inc | 半導体装置の製造方法 |
| JP2000323735A (ja) * | 1999-05-10 | 2000-11-24 | Mitsubishi Electric Corp | 光起電力装置の製造方法及び光起電力装置 |
| JP3605823B2 (ja) * | 2001-08-03 | 2004-12-22 | 日本電気株式会社 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
| JP2003100629A (ja) * | 2001-09-19 | 2003-04-04 | Sharp Corp | 半導体装置及びその製造方法 |
| JP3845566B2 (ja) * | 2001-10-03 | 2006-11-15 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス |
| KR100894651B1 (ko) * | 2002-07-08 | 2009-04-24 | 엘지디스플레이 주식회사 | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
| KR20040032401A (ko) | 2002-10-09 | 2004-04-17 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP4245915B2 (ja) * | 2002-12-24 | 2009-04-02 | シャープ株式会社 | 薄膜トランジスタの製造方法及び表示デバイスの製造方法 |
| TW573364B (en) | 2003-01-07 | 2004-01-21 | Au Optronics Corp | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer |
| JP4547857B2 (ja) * | 2003-01-08 | 2010-09-22 | セイコーエプソン株式会社 | トランジスタの製造方法 |
-
2004
- 2004-05-28 KR KR1020040038528A patent/KR100601374B1/ko not_active IP Right Cessation
-
2005
- 2005-03-10 JP JP2005068158A patent/JP5085010B2/ja not_active Expired - Fee Related
- 2005-05-09 US US11/124,124 patent/US7554118B2/en active Active
- 2005-05-24 CN CNB2005100738219A patent/CN100481511C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005340775A (ja) | 2005-12-08 |
| CN1702532A (zh) | 2005-11-30 |
| KR20050113040A (ko) | 2005-12-01 |
| US7554118B2 (en) | 2009-06-30 |
| US20050263761A1 (en) | 2005-12-01 |
| CN100481511C (zh) | 2009-04-22 |
| JP5085010B2 (ja) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
| US11244606B2 (en) | Display substrate and manufacturing method thereof, display device | |
| US8273638B2 (en) | Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor | |
| US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| US8273615B2 (en) | Thin film transistor and method of fabricating the same | |
| US7476896B2 (en) | Thin film transistor and method of fabricating the same | |
| KR20050058395A (ko) | 박막 회로 소자를 포함하는 전자 디바이스의 제조 방법 | |
| KR20110134687A (ko) | 표시 장치 및 그 제조 방법 | |
| US20220020836A1 (en) | Display panel and display device | |
| US7867797B2 (en) | Method of fabricating organic light emitting diode display device | |
| US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
| WO2020062426A1 (zh) | 阵列基板及其制备方法和显示器件 | |
| US11114472B2 (en) | Thin film transistor panel, display device, and method of manufacturing the thin film transistor panel | |
| WO2020047916A1 (zh) | 有机发光二极管驱动背板制造方法 | |
| KR100848342B1 (ko) | 유기 전계 발광표시장치 제조방법 | |
| KR100685391B1 (ko) | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100761072B1 (ko) | 평판표시장치와 그 제조방법 | |
| KR100552967B1 (ko) | 이중 버퍼층을 갖는 능동 매트릭스 유기전계발광소자 및그의 제조방법 | |
| US7268367B2 (en) | Thin film devices for flat panel displays and methods for forming the same | |
| KR101225372B1 (ko) | 박막트랜지스터 및 그 제조방법과 그 박막트랜지스터를포함하는 평판 표시 장치 | |
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100943953B1 (ko) | 표시 장치의 제조방법 | |
| KR101604500B1 (ko) | 박막트랜지스터 및 평판형 표시장치 제조방법 | |
| KR100611750B1 (ko) | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR20110040242A (ko) | 유기전계발광표시장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |