JP2003100629A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 プロセス数を増加させることなく、結晶性の
シリコン膜に残存する触媒元素を十分に除去する。 【解決手段】 ガラス基板１上に、アルゴン元素あるい
は、リンイオン及びホウ素イオンを含有する非晶質シリ
コン膜２を形成し、この非晶質シリコン膜２上に、絶縁
膜３を介して非晶質のシリコン膜４を形成する。非晶質
シリコン膜２は、非晶質のシリコン膜４上に、触媒元素
であるニッケルを導入し、熱処理してシリコン膜４を結
晶化する際に、ニッケルをゲッタリングするゲッタ膜と
して機能し、非晶質のシリコン膜４の結晶化と同時に、
ニッケルの非晶質シリコン膜２へのゲッタリングを行う
ことができ、非晶質のシリコン膜４の結晶化及びニッケ
ルのゲッタリングを別々の工程にて行う必要がないた
め、プロセス時間を短縮することができ、生産性を向上
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、さらに詳細には、アモルファスシリ
コン膜を結晶化することにより得られる結晶性シリコン
膜を活性領域とする半導体装置およびその製造方法に関
する。特に、本発明は、絶縁表面を有する基板上に設け
られた薄膜トランジスタ（ＴＦＴ）を用いた半導体装置
に有効であり、アクティブマトリクス型の液晶表示装
置、密着型イメージセンサーあるいは三次元ＩＣ（集積
回路）等に好適に利用することができる。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサ、三次元ＩＣ等
を実現するために、ガラス等の絶縁基板上に高性能な半
導体素子を形成する試みがなされている。通常、このよ
うな装置に用いられる半導体素子には、薄膜状のシリコ
ン半導体を用いることが一般的であり、この薄膜状のシ
リコン半導体膜としては、アモルファスシリコン半導体
膜（ａ−Ｓｉ膜）と、結晶性シリコン半導体膜との２つ
に大別される。

【０００３】アモルファスシリコン半導体膜は、製造温
度が低く、気相法により比較的容易に製造することがで
きるために、量産性に優れており、現在、最も一般的に
用いられている半導体膜である。

【０００４】しかしながら、アモルファスシリコン半導
体膜は、結晶性シリコン半導体膜と比較すると、導電性
等の物性が劣っている。このために、今後、半導体素子
を使用する上述の装置をより高速特性とするためには、
結晶性シリコン半導体膜を有する薄膜状の半導体素子を
製造するための簡便な製造方法を確立することが強く求
められている。結晶性シリコン半導体膜としては、多結
晶シリコン、微結晶シリコン等が知られている。

【０００５】薄膜状の結晶性シリコン半導体膜を製造す
る方法としては、次の（１）〜（３）に示す方法が知ら
れている。

【０００６】（１）結晶性シリコン半導体膜を、直接、
基板上に成膜する。

【０００７】（２）アモルファスシリコン半導体膜を成
膜した後、レーザー光等の強光を照射して、その光エネ
ルギーによって、アモルファスシリコン半導体膜を結晶
化して結晶性シリコン半導体膜とする。

【０００８】（３）アモルファスシリコン半導体膜を成
膜した後、加熱して、その熱エネルギーによって、アモ
ルファスシリコン半導体膜を結晶化して結晶性シリコン
半導体膜とする。

【０００９】しかしながら、上記（１）の方法において
は、成膜工程と同時に結晶化が進行するので、大粒径の
結晶性シリコン半導体膜を得るために厚く成膜しなけれ
ばならない。しかし、良好な半導体物性を有する膜を基
板の全面にわたって厚く成膜することは、技術的に困難
である。また、成膜温度が６００℃以上と高く、６００
℃以上の高温に耐えられない安価なガラス基板を使用す
ることができないというコスト上の問題もある。

【００１０】また、上記（２）の方法においては、溶融
固化過程の結晶化現象を利用するため、結晶粒は小粒径
であるが結晶粒同士が衝突して形成される粒界の状態が
良好になり、高品質の結晶性のシリコン半導体膜が得ら
れる。しかしながら、例えば、レーザ光として現在最も
一般的に利用されているエキシマレーザを使用する場合
に、レーザ光の安定性が十分でないために、大面積の基
板の全面にわたって均一な処理を施すことが容易ではな
く、同一基板上に均一な特性を有する複数の結晶性シリ
コン半導体膜を成膜することは困難である。さらに、レ
ーザ光の照射面積が小さいために、スループットが低い
という問題もある。

【００１１】また、上記（３）の方法では、上記
（１）、（２）の方法に比べると、大面積の結晶性シリ
コン半導体膜を成膜するには適している。しかしなが
ら、アモルファスシリコン半導体膜を結晶化させるため
には、６００℃以上の高温条件によって数十時間にわた
る加熱処理が必要である。このため、６００℃以上の高
温条件に耐えることができない安価なガラス基板を使用
することができず、しかも、スループットを向上させる
ことができないという問題がある。さらに、（３）の方
法においては、固相結晶化現象を利用するため、結晶粒
が大きくなり、数μｍにわたる結晶粒が基板表面に沿っ
て広がることにより、成長した結晶粒同士が互いにぶつ
かり合って粒界が形成されると、その粒界は、キャリア
に対するトラップ準位として作用する。その結果、製造
されるＴＦＴ等の半導体素子において、キャリアの移動
度が低下するおそれがある。

【００１２】上記（３）の方法を利用して、より低温且
つ短時間の加熱処理によって、高品質で均一な結晶性シ
リコン半導体膜を製造する方法が、特開平６−３３３８
２４号公報、特開平６−３３３８２５号公報、特開平８
−３３０６０２号公報にそれぞれ開示されている。

【００１３】これらの各公報に記載された成膜方法で
は、アモルファスシリコン半導体膜の表面に微量のニッ
ケル等の金属元素を導入した後に、加熱処理することに
よって、６００℃以下の低温で、且つ、数時間程度の短
時間の処理時間でアモルファスシリコン半導体膜の結晶
化を行っている。

【００１４】シリコン半導体膜の結晶化を促進する金属
元素は、アモルファスシリコン半導体膜中において、触
媒的に作用しており、導入された金属元素を核とした結
晶核が早期に発生し、その後、この結晶核を中心として
結晶化が急激に進行するものと考えられる。このことか
ら、以後の記載においては、アモルファスシリコン半導
体膜の結晶化を促進する元素を触媒元素と呼ぶ。

【００１５】このような触媒元素の導入によってアモル
ファスシリコン半導体膜の結晶化が助長される。結晶成
長した結晶性シリコン半導体膜は、通常の固相成長法に
よって結晶化したシリコン半導体膜が双晶構造を有する
のに対して、複数の柱状結晶からなる構造を有し、それ
ぞれの柱状結晶の内部が単結晶に近い状態になってい
る。

【００１６】

【発明が解決しようとする課題】触媒元素の導入によっ
て結晶化を促進する結晶性シリコン半導体膜の製造方法
では、触媒元素が結晶性シリコン半導体膜に残存してい
ると、製造されるＴＦＴ等の半導体素子の特性が劣化す
るおそれがある。

【００１７】上記の３つの公報（特開平８−３３０６０
２号公報、特開平６−３３８２４号公報、特開平８−２
３６４７１号公報）に記載された方法では、触媒元素の
導入によって結晶化したシリコン半導体膜を所定の形状
にパターニングした後、その表面上にゲート絶縁膜、ゲ
ート電極を順次積層する。そして、シリコン半導体膜上
に設けられたゲート電極をマスクとして利用して、ゲー
ト電極直下以外の領域にリンをドーピングして、この領
域をソース・ドレイン領域とし、リンがドーピングされ
ないゲート電極直下の領域をチャネル領域とする。この
状態とした半導体膜に対して熱エネルギーまたはレーザ
光による光エネルギーを付与することにより、ソース・
ドレイン領域にドーピングされたリンを活性化すると共
に、チャネル領域に含まれる触媒元素をソース・ドレイ
ン領域にゲッタリングさせる。これにより、チャネル領
域の触媒元素が低減された薄膜トランジスタが製造され
る。

【００１８】しかし、この方法では、ゲッタリングによ
って触媒元素が移動する距離であるゲッタリング長が大
きいため、ゲッタリング効率が悪く、残存する触媒元素
によってＴＦＴのオフ動作時のオフ電流が大きくなるお
それがある。また、ゲッタリング長が大きいため、熱エ
ネルギー等を与える時間が長時間化するため、プロセス
時間が長時間化するという問題がある。

【００１９】特開平１１−３１６６０号公報では、触媒
元素を含有するシリコン膜の表面上に薄い酸化珪素膜を
設け、さらにこの酸化珪素膜上に、リンを含有するアモ
ルファスシリコン膜（以下、ｎ＋層と記載する）を設
け、この状態で熱処理することによって、シリコン膜中
に含まれる触媒元素をｎ＋層にゲッタリングし、その
後、触媒元素をゲッタリングしたｎ＋層をアルカリエッ
チング法により除去し、その後に薄い酸化珪素膜を弗化
水素等を用いたエッチング法により、順次除去する方法
が開示されている。

【００２０】この公報に記載された方法では、触媒元素
をゲッタリングするゲッタリング領域となるｎ＋層がシ
リコン膜の直上に設けられているため、触媒元素をゲッ
タリングするゲッタリング長が短くなり、このため、ゲ
ッタリング効率の向上とゲッタリングに要する時間が短
縮される。

【００２１】しかし、この方法では、ゲッタリング領域
となるｎ＋層及びエッチングストッパ層となる薄い酸化
珪素膜層を、それぞれ積層及び除去するプロセスが新た
に必要になるため、生産性が低下する。また、ｎ＋層の
表面が空気によって酸化された自然酸化膜が生じること
が避けられず、ｎ＋層をエッチングする前に表面上の自
然酸化膜を除去する工程がさらに必要となり、このた
め、プロセス数がさらに増加し、さらに、エッチングむ
らが生じてＴＦＴ特性に分布が生じる原因となる。ま
た、自然酸化膜を除去した後、さらに新たな自然酸化膜
が発生するのを避けるために、すぐに、ｎ＋層をエッチ
ングする必要がある。したがって、この方法では、生産
性の点から大量生産には適していない。

【００２２】本発明は、上記問題を解決するためになさ
れたものであり、プロセス数を増加させることなく、結
晶性のシリコン膜に残存する触媒元素を十分に除去する
ことができる半導体装置及びその製造方法を提供するこ
とを目的とする。

【００２３】

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、絶縁表面を有する基板上
に、アルゴン元素を含有し、非晶質シリコンの結晶化を
促進する触媒元素をゲッタリングするゲッタ膜となる非
晶質シリコン膜と、触媒元素を導入することにより結晶
化され、活性領域となる結晶性の結晶性のシリコン膜と
が、絶縁膜を間に介してこの順に積層されていることを
特徴とするものである。

【００２４】上記本発明の半導体装置において、前記絶
縁膜は、酸化珪素、窒化珪素、酸化ゲルマニウム、有機
高分子のいずれかであることが好ましい。

【００２５】上記本発明の半導体装置において、前記非
晶質シリコン膜の膜厚は、５ｎｍ以上であることが好ま
しい。

【００２６】上記本発明の半導体装置において、前記絶
縁膜の膜厚は、１ｎｍ以上２０ｎｍ以下であることが好
ましい。

【００２７】上記本発明の半導体装置において、前記非
晶質シリコン膜の膜厚は、２５ｎｍ以上８０ｎｍ以下で
あることが好ましい。

【００２８】上記本発明の半導体装置において、前記結
晶性のシリコン膜の活性領域となる領域に含まれる触媒
元素の濃度は、１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下であ
ることが好ましい。

【００２９】上記本発明の半導体装置において、前記触
媒元素は、ニッケル、コバルト、パラジウム、白金、
銅、銀、金、インジウム、錫、アルミニウムおよびアン
チモンのうち一種または複数種の元素であることが好ま
しい。

【００３０】また、本発明の他の半導体装置は、絶縁表
面を有する基板上に、リンイオン及びホウ素イオンを含
有し、非晶質シリコンの結晶化を促進する触媒元素をゲ
ッタリングするゲッタ膜となる非晶質シリコン膜と、触
媒元素を導入することにより結晶化され、活性領域とな
る結晶性の結晶性のシリコン膜とが、絶縁膜を間に介し
てこの順に積層されていることを特徴とするものであ
る。

【００３１】上記本発明の他の半導体装置において、前
記非晶質シリコン膜に含まれるリンイオン及びホウ素イ
オンは、高抵抗な真性の非晶質シリコン膜と同程度の抵
抗値を有していることが好ましい。

【００３２】上記本発明の他の半導体装置において、前
記絶縁膜は、酸化珪素、窒化珪素、酸化ゲルマニウム、
有機高分子のいずれかであることが好ましい。

【００３３】上記本発明の他の半導体装置において、前
記非晶質シリコン膜の膜厚は、５ｎｍ以上であることが
好ましい。

【００３４】上記本発明の他の半導体装置において、前
記絶縁膜の膜厚は、１ｎｍ以上２０ｎｍ以下であること
が好ましい。

【００３５】上記本発明の他の半導体装置において、前
記非晶質シリコン膜の膜厚は、２５ｎｍ以上８０ｎｍ以
下であることが好ましい。

【００３６】上記本発明の他の半導体装置において、前
記結晶性のシリコン膜の活性領域となる領域に含まれる
触媒元素の濃度は、１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下
であることが好ましい。

【００３７】上記本発明の他の半導体装置において、前
記触媒元素は、ニッケル、コバルト、パラジウム、白
金、銅、銀、金、インジウム、錫、アルミニウムおよび
アンチモンのうち一種または複数種の元素であることが
好ましい。

【００３８】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上にアルゴン元素を含有する第一
の非晶質シリコン膜を形成する工程と、該非晶質シリコ
ン膜に絶縁膜を形成する工程と、該絶縁膜上に第二の非
晶質シリコン膜を形成する工程と、該第二の非晶質シリ
コン膜上に非晶質シリコン膜の結晶化を促進する触媒元
素を導入する工程と、該第二の非晶質シリコン膜を加熱
処理して該第二の非晶質シリコン膜を結晶成長させて結
晶性のシリコン膜とし、その加熱処理によって、該第二
の非晶質シリコン膜の結晶化と同時に導入された触媒元
素を第一の非晶質シリコン膜にゲッタリングする工程
と、を包含することを特徴とするものである。

【００３９】上記本発明の半導体装置の製造方法におい
て、前記第二の非晶質シリコン膜を結晶化して得られた
結晶性のシリコン膜上にゲート絶縁膜を形成する工程
と、該ゲート絶縁膜上の所定の位置にゲート電極を形成
する工程と、該ゲート電極をマスクとして、該ゲート電
極直下以外の領域の該結晶性のシリコン膜にリンイオン
及びホウ素イオンの双方、またはいずれか一方を注入す
る工程と、該ゲート絶縁膜及びゲート電極上に層間絶縁
膜を形成する工程と、３００〜６００℃の温度条件とし
て、１分〜２０時間にわたる加熱処理を行う工程と、を
さらに包含することが好ましい。

【００４０】上記本発明の半導体装置の製造方法におい
て、前記層間絶縁膜形成後に行う加熱処理は、窒素、ア
ルゴン、ヘリウムのうちから選ばれた、少なくとも１種
類のガス雰囲気で行うことが好ましい。

【００４１】上記本発明の半導体装置の製造方法におい
て、前記第二の非晶質シリコン膜を結晶化する加熱処理
は、炉による熱処理、ランプアニール、レーザ照射いず
れか、あるいは、それらを組み合わせて行うことが好ま
しい。

【００４２】上記本発明の半導体装置の製造方法におい
て、前記触媒元素として、少なくともニッケルを用いる
ことが好ましい。

【００４３】また、本発明の他の半導体装置の製造方法
は、絶縁表面を有する基板上にリンイオン及びホウ素イ
オンを含有する第一の非晶質シリコン膜を形成する工程
と、該非晶質シリコン膜に絶縁膜を形成する工程と、該
絶縁膜上に第二の非晶質シリコン膜を形成する工程と、
該第二の非晶質シリコン膜上に非晶質シリコン膜の結晶
化を促進する触媒元素を導入する工程と、該第二の非晶
質シリコン膜を加熱処理して該第二の非晶質シリコン膜
を結晶成長させて結晶性のシリコン膜とし、その加熱処
理によって、該第二の非晶質シリコン膜の結晶化と同時
に導入された触媒元素を第一の非晶質シリコン膜にゲッ
タリングする工程と、を包含することを特徴とするもの
である。

【００４４】上記本発明の他の半導体装置の製造方法に
おいて、前記第二の非晶質シリコン膜を結晶化して得ら
れた結晶性のシリコン膜上にゲート絶縁膜を形成する工
程と、該ゲート絶縁膜上の所定の位置にゲート電極を形
成する工程と、該ゲート電極をマスクとして、該ゲート
電極直下以外の領域の該結晶性のシリコン膜にリンイオ
ン及びホウ素イオンの双方、またはいずれか一方を注入
する工程と、該ゲート絶縁膜及びゲート電極上に層間絶
縁膜を形成する工程と、３００〜６００℃の温度条件と
して、１分〜２０時間にわたる加熱処理を行う工程と、
をさらに包含することが好ましい。

【００４５】上記本発明の他の半導体装置の製造方法に
おいて、前記層間絶縁膜形成後に行う加熱処理は、窒
素、アルゴン、ヘリウムのうちから選ばれた、少なくと
も１種類のガス雰囲気で行うことが好ましい。

【００４６】上記本発明の他の半導体装置の製造方法に
おいて、前記第二の非晶質シリコン膜を結晶化する加熱
処理は、炉による熱処理、ランプアニール、レーザ照射
いずれか、あるいは、それらを組み合わせて行うことが
好ましい。

【００４７】上記本発明の他の半導体装置の製造方法に
おいて、前記触媒元素として、少なくともニッケルを用
いることが好ましい。

【００４８】

【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法について、図面に基づいて詳細に説明する。

【００４９】（実施の形態１）本実施の形態１では、半
導体装置として、ガラス基板上に形成されたＮ型ＴＦＴ
を製造する場合について説明する。このように製造され
るＮ型ＴＦＴは、アクティブマトリックス型のドライバ
回路及び画素部分に適用される他、薄膜集積回路の構成
素子としても利用することができる。

【００５０】本実施の形態１では、液晶表示装置のアク
ティブマトリックス基板上に、数十万から数百万個にわ
たって画素用ＴＦＴとして設けられるＮ型ＴＦＴを製造
する方法について説明する。

【００５１】図１（ａ）〜（ｈ）は、それぞれ、本実施
の形態１の半導体装置であるＮ型ＴＦＴの製造方法を工
程毎に説明する断面図であり、図２は、本実施の形態の
方法によって製造されるＮ型ＴＦＴを示す断面図であ
る。なお、本実施の形態１のＮ型ＴＦＴが適用される液
晶表示装置用アクティブマトリックス基板には、実際に
は数十万個以上のＴＦＴが設けられているが、ここで
は、本発明を理解し易くするため、図面上では、１個の
ＴＦＴについてのみ簡略して示している。

【００５２】まず、図１（ａ）に示すように、絶縁性基
板であるガラス基板１上にスパッタリング法によって、
非晶質シリコン膜２を５ｎｍの膜厚に形成する。この非
晶質シリコン膜２には、１．０×１０¹⁹〜１．０×１０
²¹ａｔｏｍｓ／ｃｍ³の濃度範囲になるようにアルゴン
を含有させている。

【００５３】次に、図１（ｂ）に示すように、この非晶
質シリコン膜２上の全面にわたって、プラズマＣＶＤ法
を用いて、酸化シリコンからなる絶縁膜３を１〜２０ｎ
ｍの膜厚に形成する。なお、本実施の形態１では、酸化
シリコンによって絶縁膜３を形成したが、窒化シリコ
ン、酸化ゲルマニウム、あるいは有機高分子によって絶
縁膜３を形成してもよい。

【００５４】次に、図１（ｃ）に示すように、プラズマ
ＣＶＤ法を用いて、真性非晶質のシリコン膜４を２５〜
８０ｎｍ、例えば、４０ｎｍの膜厚に成膜する。真性非
晶質のシリコン膜４の膜厚が２５ｎｍに満たない場合に
は、触媒元素を導入しても、十分に結晶を成長させるこ
とができない。また、真性非晶質のシリコン膜４の膜厚
が８０ｎｍを超えている場合には、触媒元素の導入によ
って成長される結晶が二層にわたる柱状構造になって、
結晶性が悪化するおそれがあり、また、触媒元素が残留
するおそれもある。

【００５５】次に、図１（ｄ）に示すように、スパッタ
リング法を用いて、ニッケル１０１を添加する。この場
合、ニッケル１０１は、上記真性非晶質のシリコン膜４
上の表面濃度が、１×１０¹³〜１×１０¹⁵ａｔｏｍｓ／
ｃｍ²、例えば、７×１０¹³ａｔｏｍｓ／ｃｍ²になるよ
うに添加する。

【００５６】なお、アモルファス状態になっているシリ
コン膜４の結晶化を促進する触媒元素としては、ニッケ
ル、コバルト、パラジウム、白金、銅、銀、金、インジ
ウム、錫、アルミニウムおよびアンチモンのうちの一種
またはこれらの複数種の元素がある。これらの元素を触
媒元素として用いれば、微量の添加によりアモルファス
状態のシリコン膜４の結晶化を促進することができる。

【００５７】ただし、触媒元素は、アモルファス状のシ
リコン膜４中においてシリサイド化することによりシリ
コンの結晶成長を促進するため、触媒元素のシリサイド
化合物における格子定数が単結晶シリコンの結晶構造の
格子定数に近似していることが好ましい。ニッケルのシ
リサイド化合物であるＮｉＳｉ₂は、触媒元素のシリサ
イド化合物の中では、その結晶構造が最も単結晶シリコ
ンの結晶構造に類似しており、その格子定数もシリコン
の格子定数に最も近くなっている。したがって、ＮｉＳ
ｉ₂はアモルファス状のシリコン膜４の結晶化に際し
て、最も優れた鋳型となり、アモルファス状のシリコン
膜４の結晶化が最も促進されるため、ニッケルが触媒元
素として好適である。

【００５８】続いて、不活性ガス雰囲気下で、５４０〜
６２０℃の温度条件にて数時間にわたって、基板面の全
体を加熱処理して、非晶質のシリコン膜４を結晶化させ
る。この加熱処理によって、非晶質の結晶化が進行する
と同時に、シリコン膜４中に含まれるニッケル１０１が
下層の非晶質シリコン膜２に移動する。本実施の形態１
では、窒素雰囲気において、５８０℃の温度条件にて４
時間にわたって加熱処理を行った。

【００５９】なお、ニッケル１０１の添加方法は、スパ
ッタリング法に限定されず、ニッケル化合物を含有する
塗布液を非晶質のシリコン膜４に塗布して、ニッケル塗
布膜を形成する方法等を用いてもよい。

【００６０】次に、図１（ｅ）に示すように、結晶性の
シリコン膜４上にレーザ光１０２を照射することによ
り、シリコン膜４の結晶性をさらに改善する。シリコン
膜４に照射するレーザー光１０２として、本実施の形態
１では、波長２４８ｎｍ、パルス幅２０ｎｓｅｃのＫｒ
Ｆエキシマレーザを用いた。ただし、このようなＫｒＦ
エキシマレーザに限らず、他種のレーザー光を用いても
よい。

【００６１】シリコン膜４に照射されるレーザー光１０
２の照射条件としては、１回のレーザー光照射によって
与えられるエネルギー密度を、２００〜４００ｍＪ／ｃ
ｍ²、例えば、２５０ｍＪ／ｃｍ²とし、シリコン膜４上
に照射される１ヶ所当たりに２〜１０ショット、例え
ば、２ショットのレーザー光を照射する。このようなレ
ーザー光１０２の照射に併せて、基板面をその全体にわ
たって、２００〜４５０℃程度に加熱すれば、シリコン
膜４の結晶化がさらに促進され、有効である。

【００６２】触媒元素導入後のシリコン膜４の結晶化
は、上記のように、レーザー光１０２を照射する他、炉
による熱処理、ランプアニール等のいずれかの方法、あ
るいは、これらを組み合わせて行ってもよい。

【００６３】このような方法を用いれば、触媒元素が導
入された上層の真性非晶質のシリコン膜４を十分に結晶
化させることができる。

【００６４】加熱処理あるいはランプ照射により結晶化
を行った場合、アモルファス状のシリコン膜４が完全に
結晶化しない場合があるが、この場合、結晶化が不十分
なシリコン膜４に対してレーザー光を照射すれば、完全
に結晶化させることができるため、レーザー光を照射す
る方法を組合わせる方法が特に望ましく、このようにす
れば、トランジスタの特性を飛躍的に向上させることが
できる。

【００６５】次に、図１（ｆ）に示すように、不要な部
分のシリコン膜４を除去することにより素子間分離を行
い、後の工程を経てソース・ドレイン領域及びチャネル
領域となる素子形成領域５とする。なお、本実施の形態
１では、アクティブマトリックス型液晶表示装置に適用
しているため、素子形成領域５は、ガラス基板１上に島
領域がマトリックス状に配置されることになる。続い
て、プラズマＣＶＤ法によって、酸化シリコン膜を５０
〜２５０ｎｍ、例えば、１５０ｎｍの膜厚に成膜し、ゲ
ート絶縁膜６とする。

【００６６】次に、図１（ｇ）に示すように、スパッタ
リング法を用いて、ゲート絶縁膜６上にアルミニウム膜
を４００〜８００ｎｍ、例えば、６００ｎｍの膜厚に成
膜し、続いて、成膜したアルミニウム膜が、素子形成領
域５の中央部分のみに残る形状にパターニングして、ゲ
ート電極７とする。

【００６７】次に、イオンドーピング法によって、素子
形成領域５にリン、ホウ素等の不純物を注入する。本実
施の形態１では、不純物として、リンを使用し、その加
速電圧を、６０〜９０ｋＶ、例えば、８０ｋＶとし、ド
ーピングガスとして、フォスフィン（ＰＨ₃）を用い、
さらに、リン元素のドーズ量を１×１０¹⁵〜８×１０^{1 5}
ａｔｏｍｓ／ｃｍ²、例えば２×１０¹⁵ａｔｏｍｓ／ｃ
ｍ²とした。

【００６８】このように不純物を導入する場合、ゲート
絶縁膜６上に設けられたゲート電極７が、不純物が注入
されることを防止するマスクとして機能し、ゲート電極
７が設けられていない領域に不純物が注入されて、後述
の工程を経てＴＦＴにおけるソース領域及びドレイン領
域となる導入領域５ｓ及び５ｄなる。一方、ゲート電極
７の直下に該当する領域５ｃは、不純物が注入されない
非導入領域５ｃとなり、後述の工程を経てＴＦＴにおけ
るチャネル領域となる。

【００６９】なお、同一基板上に、Ｎ型ＴＦＴとＰ型Ｔ
ＦＴとを相補的に構成した半導体装置を製造する場合に
は、Ｎ型またはＰ型となるそれぞれの不純物を注入する
際のマスクとなるフォトレジストをそれぞれ形成して、
それぞれのフォトレジストに対して、選択的に不純物を
ドーピングすればよい。このようにすれば、Ｎ型とＰ型
の不純物領域をそれぞれ形成することができる。続い
て、窒素雰囲気下で、５５０℃の温度条件で４時間にわ
たる加熱処理を行い、注入した不純物を活性化する。

【００７０】次に、基板面の全体にわたって、プラズマ
ＣＶＤ法を用いて、６００ｎｍの膜厚に酸化シリコン膜
を成膜し、層間絶縁膜８とした。続いて、この層間絶縁
膜８において、下層の素子形成領域５のソース領域及び
ドレイン領域となる領域上に該当する部分に、この領域
に達するコンタクトホールをそれぞれ形成する。その
後、形成された各コンタクトホールに、金属材料、例え
ば、窒化チタンとアルミニウムとの多層膜によってＴＦ
Ｔのソース領域及びドレイン領域にそれぞれ導通する電
極・配線９及び１０を形成する。

【００７１】なお、製造されたＴＦＴを液晶表示装置等
の画素スイッチング素子として用いる場合には、金属材
料からなる電極・配線の代わりに、ＩＴＯ等からなる透
明な画素電極を形成すればよい。

【００７２】最後に、３００〜６００℃の温度条件とし
て、水素、窒素、アルゴン、ヘリウムのうちから選択さ
れる少なくとも一種類のガス雰囲気下で、１分〜２０時
間にわたって加熱処理を行う。本実施の形態１では、３
５０℃の温度条件として、１気圧の水素雰囲気下で３０
分にわたる加熱条件とした。この加熱処理によって、ト
ランジスタ特性のばらつき、特に、閾値電圧（Ｖｔｈ）
のばらつきを低減することができる。

【００７３】以上の工程を経て、図２に示すように、不
純物としてリンが所定の濃度に導入されたソース領域１
１ｓ及びドレイン領域１１ｄとこのソース領域１１ｓ及
びドレイン領域１１ｄに挟持されたチャネル領域１１ｃ
とから構成されるＮ型ＴＦＴ１１の製造が完成される。

【００７４】本実施の形態のＮ型ＴＦＴ１１は、活性領
域となるチャネル領域１１ｃの触媒元素が十分に除去さ
れ、特性ばらつきが低減された高品位の特性を有してい
る。

【００７５】また、本実施の形態１の半導体装置の製造
方法によれば、ＴＦＴの活性領域となる真性非晶質のシ
リコン膜４の下層に、絶縁膜３を介してアルゴンを含有
した非晶質シリコン膜を形成している。この下層のアル
ゴンを含有した非晶質シリコン膜２は、上層の真性非晶
質のシリコン膜４に熱エネルギー、レーザー照射等によ
る光エネルギーを付与して結晶化する際に、上層の非晶
質シリコン膜４に含有される触媒元素をゲッタリングす
るゲッタ膜として機能し、上層の非晶質シリコン膜４の
結晶化と同時に、触媒元素のゲッタリングを行うことが
でき、これらの操作を別々に行う必要がないため、プロ
セス時間を短縮することができ、生産性を向上すること
ができる。

【００７６】下層の非晶質シリコン膜２におけるアルゴ
ンの含有量としては、１．０×１０ ¹⁹〜１．０×１０²¹
ａｔｏｍｓ／ｃｍ³の範囲内であることが望ましい。ア
ルゴンの含有量が、１．０×１０¹⁹ａｔｏｍｓ／ｃｍ³
以下であると触媒元素をゲッタリングするゲッタリング
効率が悪化し、アルゴンの含有量が、１．０×１０²¹以
上であると、非晶質シリコン膜２がポーラスになって、
触媒元素をゲッタリングするゲッタリング効率が悪化す
る。

【００７７】また、下層の非晶質シリコン膜２の膜厚
は、５ｎｍ以上に成膜されることが望ましい。下層の非
晶質シリコン膜２がこのような膜厚に成膜されていれ
ば、上層のシリコン膜４に含まれる触媒元素を十分にゲ
ッタリングするために必要なアルゴンを含有させること
ができる。

【００７８】また、上層のシリコン膜４と下層の非晶質
シリコン膜２との間に設けられる絶縁膜３は、１〜２０
ｎｍの膜厚に成膜されることが望ましい。絶縁膜３の膜
厚が１ｎｍに満たない場合には、上記工程を経て製造さ
れるＮ型ＴＦＴ１１において、下層の非晶質シリコン膜
２を介したソース領域１１ｓとドレイン領域１１ｄとの
間のリーク電流の発生を防止することができない。ま
た、絶縁膜３の膜厚が２０ｎｍを超えている場合には、
上層のシリコン膜４から下層の非晶質シリコン膜２に触
媒元素をゲッタリングするゲッタリング効果を十分に得
ることができない。

【００７９】また、本発明の半導体装置の製造方法によ
り得られるＮ型ＴＦＴ１１の活性領域であるチャネル領
域１１ｃに残存する触媒元素の濃度は、１×１０¹⁶ａｔ
ｏｍｓ／ｃｍ³以下とされる。触媒元素の濃度がこの程
度まで低減されていれば、リーク電流が増大することが
なく、特性が劣化するおそれがない。

【００８０】（実施の形態２）本実施の形態２では、ガ
ラス基板上に形成された実施の形態１のＮ型ＴＦＴと同
様の用途に用いられるＮ型ＴＦＴを製造する方法につい
て説明する。なお、本実施の形態２のＮ型ＴＦＴは、上
記の実施の形態１で説明した製造工程とほぼ同一の工程
を経て製造されるので、以下の説明では、異なる工程に
ついては詳細に説明し、他の同一の工程については、上
記実施の形態１の説明を参照するとして簡略化して説明
する。

【００８１】図３（ａ）〜（ｈ）は、それぞれ、本実施
の形態２の半導体装置であるＮ型ＴＦＴの製造方法を工
程毎に説明する断面図であり、図４は、該方法によって
製造されるＮ型ＴＦＴを示す断面図である。なお、本実
施の形態２のＮ型ＴＦＴが適用される液晶表示用アクテ
ィブマトリックス基板には、実際には数十万個以上のＴ
ＦＴが設けられているが、ここでは、本発明を理解し易
くするため、図面上では、１個のＴＦＴについてのみ簡
略して示している。

【００８２】まず、図３（ａ）に示すように、絶縁性基
板であるガラス基板１上にスパッタリング法によって、
非晶質シリコン膜２を５ｎｍの膜厚に形成する。この非
晶質シリコン膜２には、それぞれ、約１×１０²⁰ａｔｏ
ｍｓ／ｃｍ³の濃度になるようにリンイオン及びホウ素
イオンを含有させる。

【００８３】次に、図３（ｂ）に示すように、この非晶
質シリコン膜２上の全面にわたって、プラズマＣＶＤ法
を用いて、酸化シリコンからなる絶縁膜３を１〜２０ｎ
ｍの膜厚に形成する。

【００８４】次に、図３（ｃ）に示すように、プラズマ
ＣＶＤ法を用いて、真性非晶質のシリコン膜４を２５〜
８０ｎｍ、例えば、４０ｎｍの膜厚に成膜する。

【００８５】次に、図３（ｄ）に示すように、スパッタ
リング法を用いて、真性非晶質のシリコン膜４の表面上
にニッケル１０１を添加する。ニッケル１０１の真性非
晶質のシリコン膜４上の表面濃度は、１×１０¹³〜１×
１０¹⁵ａｔｏｍｓ／ｃｍ²、例えば、７×１０¹³ａｔｏ
ｍｓ／ｃｍ²とされる。

【００８６】続いて、不活性ガスの雰囲気下で、５４０
〜６２０℃の温度条件にて数時間にわたって、基板面の
全体を加熱処理して、非晶質のシリコン膜４を結晶化さ
せる。この加熱処理によって、非晶質のシリコン膜４の
結晶化が進行すると同時に、シリコン膜４中に含まれる
ニッケル１０１が下層の非晶質シリコン層２に移動す
る。本実施の形態２では、窒素雰囲気において、５８０
℃の温度条件にて４時間にわたる加熱処理を行った。

【００８７】なお、ニッケル１０１の添加方法は、スパ
ッタリング法に限定されず、ニッケル化合物を含有する
塗布液を非晶質のシリコン膜４に塗布して、ニッケル塗
布膜を形成する方法等を用いてもよい。

【００８８】次に、図３（ｅ）に示すように、シリコン
膜４上にレーザー光１０２を照射することにより、シリ
コン膜４の結晶性をさらに改善する。シリコン膜４に照
射するレーザー光１０２としては、本実施の形態２で
は、波長２４８ｎｍ、パルス幅２０ｎｓｅｃのＫｒＦエ
キシマレーザーを用いた。ただし、このようなＫｒＦエ
キシマレーザーに限らず、他のレーザー光を用いてもよ
い。

【００８９】シリコン膜４に照射されるレーザー光１０
２の照射条件としては、１回のレーザー光照射によって
与えられるエネルギー密度を、２００〜４００ｍＪ／ｃ
ｍ²、例えば、２５０ｍＪ／ｃｍ²とし、シリコン膜４上
に照射される１ヶ所当たりに２〜１０ショット、例え
ば、２ショットのレーザー光を照射する。このようなレ
ーザー光の照射に併せて、基板面の全体にわたって、２
００〜４５０℃程度に加熱すれば、シリコン膜４の結晶
化がさらに促進され、有効である。

【００９０】次に、図３（ｆ）に示すように、不要な部
分のシリコン４膜を除去することにより素子間分離を行
い、後の工程を経てソース・ドレイン領域及びチャネル
領域となる素子形成領域５とする。なお、本実施の形態
２では、アクティブマトリックス型液晶表示装置に適用
しているため、素子形成領域５は、ガラス基板上に島領
域がマトリックス状に配置されることになる。続いて、
プラズマＣＶＤ法によって、酸化シリコン膜を５０〜２
５０ｎｍ、例えば、１５０ｎｍの膜厚に成膜し、ゲート
絶縁膜６とする。

【００９１】次に、図３（ｇ）に示すように、スパッタ
リング法を用いて、ゲート絶縁膜６上にアルミニウム膜
を４００〜８００ｎｍ、例えば、６００ｎｍの膜厚に成
膜し、続いて、成膜したアルミニウム膜が、素子形成領
域５の中央部分のみに残る形状にパターニングして、ゲ
ート電極７とする。

【００９２】次に、イオンドーピング法によって、シリ
コン膜４にリン、ホウ素等の不純物を注入する。本実施
の形態２では、不純物として、リンを使用し、その加速
電圧を、６０〜９０ｋＶとし、ドーピングガスとして、
フォスフィン（ＰＨ₃）を用い、さらに、リン元素のド
ーズ量を１×１０¹⁵〜８×１０¹⁵ａｔｏｍｓ／ｃｍ²、
例えば、２×１０¹⁵ａｔｏｍｓ／ｃｍ²とした。

【００９３】このように不純物を導入する場合、ゲート
絶縁膜６上に設けられたゲート電極７が、不純物が注入
されることを防止するマスクとして機能し、ゲート電極
７が設けられていない素子形成領域５の領域に不純物が
注入されて、後述の工程を経てＴＦＴにおけるソース領
域及びドレイン領域となる導入領域５ｓ及び５ｄなる。
一方、ゲート電極７の直下に該当する領域５ｃは、不純
物が注入されない非導入領域５ｃとなり、後述の工程を
経てＴＦＴにおけるチャネル領域となる。

【００９４】なお、同一基板上に、Ｎ型ＴＦＴとＰ型Ｔ
ＦＴとを相補的に構成した半導体装置を製造する場合に
は、Ｎ型またはＰ型となるそれぞれの不純物を注入する
際のマスクとなるフォトレジストをそれぞれ形成して、
それぞれのフォトレジストに対して、選択的に不純物を
ドーピングすればよく、Ｎ型とＰ型の不純物領域をそれ
ぞれ形成することができる。

【００９５】続いて、窒素雰囲気下で、５５０℃の温度
条件で４時間にわたる加熱処理を行い、注入した不純物
を活性化する。

【００９６】次に、基板面の全体にわたって、プラズマ
ＣＶＤ法を用いて、６００ｎｍの膜厚に酸化シリコン膜
を成膜し、層間絶縁膜８とした。続いて、この層間絶縁
膜８において、下層の素子形成領域５の導入領域５ｓ及
び５ｄ上に該当する部分に、この導入領域５ｓ及び５ｄ
のそれぞれに達するコンタクトホールを形成する。その
後、形成された各コンタクトホールに、金属材料、例え
ば、窒化チタンとアルミニウムとの多層膜によって導入
領域５ｓ及び５ｄにそれぞれ導通する電極・配線９及び
１０を形成する。

【００９７】なお、製造されるＴＦＴを液晶表示装置等
の画素スイッチング素子として用いる場合には、不透明
な金属材料からなる電極・配線の代わりに、ＩＴＯ等の
透明な金属材料からなる画素電極を形成すればよい。

【００９８】最後に、３５０℃の温度条件として、１気
圧の水素雰囲気下で３０分にわたる加熱条件で加熱処理
を行う。この加熱処理によって、トランジスタ特性のば
らつき、特に、閾値電圧（Ｖｔｈ）のばらつきを低減す
ることができる。

【００９９】以上の工程を経て、図４に示すように、不
純物としてリンが所定の濃度に導入されたソース領域１
１ｓ及びドレイン領域１１ｄとこのソース領域１１ｓ及
びドレイン領域１１ｄに挟持されたチャネル領域１１ｃ
とから構成されるＮ型ＴＦＴ１１の製造が完成される。

【０１００】本実施の形態２の半導体装置の製造方法に
よれば、ＴＦＴの活性領域となる真性非晶質のシリコン
膜４の下層に、絶縁膜３を介してリンイオン及びホウ素
イオンを含有した非晶質シリコン膜２を形成している。
このリンイオン及びホウ素イオンを含有した非晶質シリ
コン膜２は、上層の真性非晶質のシリコン膜４に熱エネ
ルギー、レーザー照射等による光エネルギーを付与して
結晶化する際に、上層の非晶質のシリコン膜４に含有さ
れる触媒元素をゲッタリングするゲッタ膜として機能
し、上層の非晶質のシリコン膜４の結晶化と同時に、触
媒元素のゲッタリングを行うことができ、これらの操作
を別々に行う必要がないため、プロセス時間を短縮する
ことができ、生産性を向上することができる。

【０１０１】この場合、下層の非晶質シリコン膜２に含
まれるリンイオン及びホウ素イオンが互いに導通性をキ
ャンセルし合うようになっていれば、上記工程を経てＮ
型ＴＦＴ１１を製造して後において、非晶質のシリコン
膜２の全体が、真性のアモルファスシリコン膜と同程度
の高い抵抗を有することとなり、絶縁性の絶縁膜３にピ
ンホールが存在していても、下層の非晶質シリコン膜２
を介して上層のソース領域１１ｓとドレイン領域１１ｄ
との間にリーク電流が発生することを防止することがで
きる。

【０１０２】また、非晶質シリコン膜２の膜厚は、５ｎ
ｍ以上であることが望ましい。非晶質シリコン膜２の膜
厚が、５ｎｍ以上になっていれば、触媒元素をゲッタリ
ングするために必要なリンイオン及びホウ素イオンを十
分に含有させることができる。

【０１０３】また、絶縁膜３は、１〜２０ｎｍの膜厚に
成膜されることが望ましい。絶縁膜３の膜厚が１ｎｍに
満たない場合には、Ｎ型ＴＦＴ１１を製造した後に、下
層の非晶質シリコン膜２を介したソース領域１１ｓとド
レイン領域１１ｄとの間にリーク電流が発生することを
防止することができず、さらに、非晶質シリコン膜２か
らリンイオン及びホウ素イオンが上層のシリコン膜４に
拡散することを防止することができない。また、絶縁膜
３の膜厚が２０ｎｍを超えている場合には、上層のシリ
コン膜４から下層の非晶質シリコン膜２に触媒元素をゲ
ッタリングするゲッタリング効果を十分に得ることがで
きない。

【０１０４】

【発明の効果】以上説明したように、本発明は、絶縁表
面を有する基板上に、アルゴン元素あるいは、リンイオ
ン及びホウ素イオンを含有する第一の非晶質シリコン膜
を形成し、この非晶質シリコン膜上に、絶縁膜を介して
第二の非晶質シリコン膜を形成する。そして、第二の非
晶質シリコン膜上に、非晶質シリコン膜の結晶化を促進
する触媒元素を導入し、熱処理することにより第二の非
晶質シリコン膜を結晶化する。この際、第一の非晶質シ
リコン膜は、触媒元素をゲッタリングするゲッタ膜とし
て機能し、第二の非晶質シリコン膜の結晶化のための加
熱処理を行う際に、同時に、触媒元素の第一の非晶質膜
へのゲッタリングを行うことができ、第二の非晶質シリ
コン膜の結晶化及び触媒元素のゲッタリングを別々の工
程にて行う必要がないため、プロセス時間を短縮するこ
とができ、生産性を向上することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｈ）は、それぞれ、実施の形態１の
半導体装置の製造方法を工程毎に説明する断面図であ
る。

【図２】実施の形態１の半導体装置を示す断面図であ
る。

【図３】（ａ）〜（ｈ）は、それぞれ、実施の形態２の
半導体装置の製造方法を工程毎に説明する断面図であ
る。

【図４】実施の形態２の半導体装置を示す断面図であ
る。

【符号の説明】

１ ガラス基板 ２ 非晶質シリコン膜 ３ 絶縁膜 ４ シリコン膜 ５ 素子形成領域 ６ ゲート絶縁膜 ７ ゲート電極 ８ 層間絶縁膜 ９ 電極・配線 １０ 電極・配線 １１ Ｎ型ＴＦＴ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｚ ６２７Ｇ Ｆターム(参考） 5F052 AA02 AA17 AA24 BB07 CA10 DA02 DB03 DB07 EA16 FA06 HA01 JA01 5F110 AA16 BB02 BB04 CC02 DD02 DD12 DD13 DD14 DD17 EE03 EE44 FF02 FF30 GG02 GG13 GG25 GG33 GG34 GG35 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL07 HL11 NN04 NN23 NN35 PP01 PP02 PP03 PP04 PP05 PP10 PP13 PP29 PP34 QQ11 QQ24 QQ28

Claims (25)

【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上に、アルゴン元
   素を含有し、非晶質シリコンの結晶化を促進する触媒元
   素をゲッタリングするゲッタ膜となる非晶質シリコン膜
   と、触媒元素を導入することにより結晶化され、活性領
   域となる結晶性の結晶性のシリコン膜とが、絶縁膜を間
   に介してこの順に積層されていることを特徴とする半導
   体装置。
2. 【請求項２】 前記絶縁膜は、酸化珪素、窒化珪素、酸
   化ゲルマニウム、有機高分子のいずれかである、請求項
   １に記載の半導体装置。
3. 【請求項３】 前記非晶質シリコン膜の膜厚は、５ｎｍ
   以上である、請求項１に記載の半導体装置。
4. 【請求項４】 前記絶縁膜の膜厚は、１ｎｍ以上２０ｎ
   ｍ以下である、請求項１に記載の半導体装置。
5. 【請求項５】 前記非晶質シリコン膜の膜厚は、２５ｎ
   ｍ以上８０ｎｍ以下である、請求項１に記載の半導体装
   置。
6. 【請求項６】 前記結晶性のシリコン膜の活性領域とな
   る領域に含まれる触媒元素の濃度は、１×１０¹⁶ａｔｏ
   ｍｓ／ｃｍ³以下である、請求項１に記載の半導体装
   置。
7. 【請求項７】 前記触媒元素は、ニッケル、コバルト、
   パラジウム、白金、銅、銀、金、インジウム、錫、アル
   ミニウムおよびアンチモンのうち一種または複数種の元
   素である、請求項１に記載の半導体装置。
8. 【請求項８】 絶縁表面を有する基板上に、リンイオン
   及びホウ素イオンを含有し、非晶質シリコンの結晶化を
   促進する触媒元素をゲッタリングするゲッタ膜となる非
   晶質シリコン膜と、触媒元素を導入することにより結晶
   化され、活性領域となる結晶性の結晶性のシリコン膜と
   が、絶縁膜を間に介してこの順に積層されていることを
   特徴とする半導体装置。
9. 【請求項９】 前記非晶質シリコン膜に含まれるリンイ
   オン及びホウ素イオンは、高抵抗な真性の非晶質シリコ
   ン膜と同程度の抵抗値を有している、請求項８に記載の
   半導体装置。
10. 【請求項１０】 前記絶縁膜は、酸化珪素、窒化珪素、
    酸化ゲルマニウム、有機高分子のいずれかである、請求
    項８に記載の半導体装置。
11. 【請求項１１】 前記非晶質シリコン膜の膜厚は、５ｎ
    ｍ以上である、請求項８に記載の半導体装置。
12. 【請求項１２】 前記絶縁膜の膜厚は、１ｎｍ以上２０
    ｎｍ以下である、請求項８に記載の半導体装置。
13. 【請求項１３】 前記非晶質シリコン膜の膜厚は、２５
    ｎｍ以上８０ｎｍ以下である、請求項８に記載の半導体
    装置。
14. 【請求項１４】 前記結晶性のシリコン膜の活性領域と
    なる領域に含まれる触媒元素の濃度は、１×１０¹⁶ａｔ
    ｏｍｓ／ｃｍ³以下である、請求項１に記載の半導体装
    置。
15. 【請求項１５】 前記触媒元素は、ニッケル、コバル
    ト、パラジウム、白金、銅、銀、金、インジウム、錫、
    アルミニウムおよびアンチモンのうち一種または複数種
    の元素である、請求項８に記載の半導体装置。
16. 【請求項１６】 絶縁表面を有する基板上にアルゴン元
    素を含有する第一の非晶質シリコン膜を形成する工程
    と、 該非晶質シリコン膜に絶縁膜を形成する工程と、 該絶縁膜上に第二の非晶質シリコン膜を形成する工程
    と、 該第二の非晶質シリコン膜上に非晶質シリコン膜の結晶
    化を促進する触媒元素を導入する工程と、 該第二の非晶質シリコン膜を加熱処理して該第二の非晶
    質シリコン膜を結晶成長させて結晶性のシリコン膜と
    し、その加熱処理によって、該第二の非晶質シリコン膜
    の結晶化と同時に導入された触媒元素を第一の非晶質シ
    リコン膜にゲッタリングする工程と、 を包含することを特徴とする半導体装置の製造方法。
17. 【請求項１７】 前記第二の非晶質シリコン膜を結晶化
    して得られた結晶性のシリコン膜上にゲート絶縁膜を形
    成する工程と、 該ゲート絶縁膜上の所定の位置にゲート電極を形成する
    工程と、 該ゲート電極をマスクとして、該ゲート電極直下以外の
    領域の該結晶性のシリコン膜にリンイオン及びホウ素イ
    オンの双方、またはいずれか一方を注入する工程と、 該ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成す
    る工程と、 ３００〜６００℃の温度条件として、１分〜２０時間に
    わたる加熱処理を行う工程と、 をさらに包含する、請求項１６に記載の半導体装置の製
    造方法。
18. 【請求項１８】 前記層間絶縁膜形成後に行う加熱処理
    は、窒素、アルゴン、ヘリウムのうちから選ばれた、少
    なくとも１種類のガス雰囲気で行う、請求項１７に記載
    の半導体装置の製造方法。
19. 【請求項１９】 前記第二の非晶質シリコン膜を結晶化
    する加熱処理は、炉による熱処理、ランプアニール、レ
    ーザ照射いずれか、あるいは、それらを組み合わせて行
    う、請求項１６に記載の半導体装置の製造方法。
20. 【請求項２０】 前記触媒元素として、少なくともニッ
    ケルを用いる、請求項１６に記載の半導体装置の製造方
    法。
21. 【請求項２１】 絶縁表面を有する基板上にリンイオン
    及びホウ素イオンを含有する第一の非晶質シリコン膜を
    形成する工程と、 該非晶質シリコン膜に絶縁膜を形成する工程と、 該絶縁膜上に第二の非晶質シリコン膜を形成する工程
    と、 該第二の非晶質シリコン膜上に非晶質シリコン膜の結晶
    化を促進する触媒元素を導入する工程と、 該第二の非晶質シリコン膜を加熱処理して該第二の非晶
    質シリコン膜を結晶成長させて結晶性のシリコン膜と
    し、その加熱処理によって、該第二の非晶質シリコン膜
    の結晶化と同時に導入された触媒元素を第一の非晶質シ
    リコン膜にゲッタリングする工程と、 を包含することを特徴とする半導体装置の製造方法。
22. 【請求項２２】 前記第二の非晶質シリコン膜を結晶化
    して得られた結晶性のシリコン膜上にゲート絶縁膜を形
    成する工程と、 該ゲート絶縁膜上の所定の位置にゲート電極を形成する
    工程と、 該ゲート電極をマスクとして、該ゲート電極直下以外の
    領域の該結晶性のシリコン膜にリンイオン及びホウ素イ
    オンの双方、またはいずれか一方を注入する工程と、 該ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成す
    る工程と、 ３００〜６００℃の温度条件として、１分〜２０時間に
    わたる加熱処理を行う工程と、 をさらに包含する、請求項２１に記載の半導体装置の製
    造方法。
23. 【請求項２３】 前記層間絶縁膜形成後に行う加熱処理
    は、窒素、アルゴン、ヘリウムのうちから選ばれた、少
    なくとも１種類のガス雰囲気で行う、請求項２２に記載
    の半導体装置の製造方法。
24. 【請求項２４】 前記第二の非晶質シリコン膜を結晶化
    する加熱処理は、炉による熱処理、ランプアニール、レ
    ーザ照射いずれか、あるいは、それらを組み合わせて行
    う、請求項２１に記載の半導体装置の製造方法。
25. 【請求項２５】 前記触媒元素として、少なくともニッ
    ケルを用いる、請求項２１に記載の半導体装置の製造方
    法。