KR20110040242A - 유기전계발광표시장치의 제조 방법 - Google Patents
유기전계발광표시장치의 제조 방법 Download PDFInfo
- Publication number
- KR20110040242A KR20110040242A KR1020090097433A KR20090097433A KR20110040242A KR 20110040242 A KR20110040242 A KR 20110040242A KR 1020090097433 A KR1020090097433 A KR 1020090097433A KR 20090097433 A KR20090097433 A KR 20090097433A KR 20110040242 A KR20110040242 A KR 20110040242A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- region
- area
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 55
- 239000012535 impurity Substances 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 3
- 238000002161 passivation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기전계발광표시장치의 제조 방법에 관한 것으로, 다결정 실리콘을 커패시터의 일측 전극으로 사용하는 경우, 마스크의 추가 없이 커패시터의 일측 전극으로 사용되는 다결정 실리콘을 도핑 함으로써, 수율 저하 없이 불량률을 감소시킬 수 있는 유기전계발광표시장치의 제조 방법에 관한 것이다.
본 발명은 박막 트랜지스터를 형성하기 위한 제 1 영역, 커패시터를 형성하기 위한 제 2 영역 및 그 외의 영역인 제 3 영역을 포함하는 기판을 제공하고, 상기 기판 상에 다결정 실리콘층을 형성하고, 하프톤 마스크를 이용하여 상기 다결정 실리콘층 상에 상기 제 1 영역에서 제 1 두께를 가지고, 상기 제 2 영역에서 상기 제 1 두께보다 얇은 제 2 두께를 가지는 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 상기 제 3 영역의 다결정 실리콘을 식각하여, 상기 제 1 영역 상에 반도체층 및 상기 제 2 영역 상에 커패시터 제 1 전극을 각각 형성하고, 상기 포토 레지스트 패턴을 마스크로 제 1 불순물을 도핑 하여, 상기 커패시터 제 1 전극을 도핑하고, 상기 포토 레지스터 패턴을 제거하고, 상기 반도체층 및 커패시터 제 1 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 것을 포함하는 유기전계발광표시장치의 제조 방법에 관한 것이다.
유기전계발광표시장치, 불순물 도핑
Description
본 발명은 유기전계발광표시장치의 제조 방법에 관한 것으로, 다결정 실리콘을 커패시터의 일측 전극으로 사용하는 경우, 마스크의 추가 없이 커패시터의 일측 전극으로 사용되는 다결정 실리콘을 도핑 함으로써, 수율 저하 없이 불량률을 감소시킬 수 있는 유기전계발광표시장치의 제조 방법에 관한 것이다.
평판표시장치(Flat Panel Display Device)는 경량 및 박형 등의 특성으로 인해, 음극선과 표시장치(Cathode-ray Tube Display Device)를 대체하는 표시장치로 사용되고 있다. 이러한 평판표시장치의 대표적인 예로서 액정표시장치(Liquid Crystal Display Device; LCD)와 유기전계발광표시장치(Organic Light Emitting Diode Display Device; OLED Display Device)가 있다. 이 중, 유기전계발광표시장치는 액정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back Light)를 필요로 하지 않아 초박형으로 구현할 수 있는 장점이 있다.
이와 같은 유기전계발광표시장치는 유기박막에 음극(Cathode)과 양극(Anode)을 통해 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형 성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다.
상기 유기전계발광표시장치는 구동 방법에 따라 수동 구동(Passive matrix) 방식과 능동 구동(Active matrix) 방식으로 나뉘는데, 능동 구동 방식은 박막 트랜지스터(Thin Film Transistor; TFT) 및 커패시터를 사용하는 회로를 가진다. 상기 수동 구동 방식은 그 표시 영역이 양극과 음극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하다는 장점이 있으나, 해상도, 구동 전압의 상승, 재료 수명의 저하 등의 문제로 인하여 저해상도 및 소형 디스플레이의 응용 분야로 제한된다. 상기 능동 구동 방식은 표시 영역이 각 화소마다 박막 트랜지스터를 장착함으로써, 각 화소마다 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있다. 또한, 전력 소모가 적어 고해상도 및 대형 디스플레이를 구현할 수 있는 중요한 역할을 한다.
상기 능동 구동 방식의 유기전계발광표시장치는 박막 트랜지스터 및 커패시터를 제조하기 위한 공정을 단순화하여 수율을 향상시키기 위하여, 기판 상에 형성된 다결정 실리콘층을 패터닝하여, 박막 트랜지스터의 반도체층 및 커패시터의 일측 전극을 형성하는 방법, 즉 일측 전극이 다결정 실리콘인 MOS형 커패시터를 형성하는 방법을 사용할 수 있다.
그러나, 상기와 같은 MOS형 커패시터는 스토리지 커패시터로써의 역할을 하기 위하여, 다결정 실리콘으로 형성된 전극에 높은 마이너스 전원을 인가하여야 하지만, 상기 커패시터에 인가되는 높은 마이너스 전원은 강한 필드(field)를 유발하여 명점 또는 암점으로 발현될 가능성이 높으므로, 불량률이 증가하는 문제점이 있다.
또한, 상기 문제점을 해결하기 위하여, 커패시터의 일측 전극으로 사용되는 다결정 실리콘을 불순물로 도핑 하여 MIM형 커패시터(Metal-Insulator-Metal type capacitor)와 동일하게 다결정 실리콘으로 형성된 일측 전극에 플러스 전원이 인가되어도 스토리지 커패시터로써의 역할을 할 수 있도록 하는 방법이 제안되어 있으나, 이 경우 상기 다결정 실리콘의 도핑을 위한 별도의 마스크가 추가되어야 하므로, 수율이 저하되는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 별도의 마스크를 추가하지 않으며, 커패시터의 일측 전극으로 사용되는 다결정 실리콘을 도핑 할 수 있도록 함으로써, 수율의 저하 없이 불량률을 저하시킬 수 있는 유기전계발광표시장치의 제조 방법을 제공함에 목적이 있다.
본 발명의 상기 목적은 박막 트랜지스터를 형성하기 위한 제 1 영역, 커패시터를 형성하기 위한 제 2 영역 및 그 외의 영역인 제 3 영역을 포함하는 기판을 제 공하고, 상기 기판 상에 다결정 실리콘층을 형성하고, 하프톤 마스크를 이용하여 상기 다결정 실리콘층 상에 상기 제 1 영역에서 제 1 두께를 가지고, 상기 제 2 영역에서 상기 제 1 두께보다 얇은 제 2 두께를 가지는 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 마스크로 상기 제 3 영역의 다결정 실리콘을 식각하여, 상기 제 1 영역 상에 반도체층 및 상기 제 2 영역 상에 커패시터 제 1 전극을 각각 형성하고, 상기 포토 레지스트 패턴을 마스크로 제 1 불순물을 도핑 하여, 상기 커패시터 제 1 전극을 도핑하고, 상기 포토 레지스터 패턴을 제거하고, 상기 반도체층 및 커패시터 제 1 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 것을 포함하는 유기전계발광표시장치의 제조 방법에 의해 달성된다.
따라서, 본 발명에 따른 유기전계발광표시장치의 제조 방법은 하프톤 마스크를 이용하여 기판 상에 다결정 실리콘층을 패터닝하기 위하여 형성되는 포토 레지스트 패턴이 박막 트랜지스터의 반도체층 상에서 커패시터의 제 1 전극보다 두꺼운 두께를 가지도록 하고, 상기 포토 레지스트 패턴을 마스크로 이용하여 상기 커패시터의 제 1 전극으로 사용되는 다결정 실리콘을 도핑 함으로써, 수율 저항 없이 불량율을 감소시키는 효과가 있다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 덧붙여, 도면들에 있어서, 층 및 영역 의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있고, 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성 요소들을 나타내는 것이며, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
(실시 예)
도 1a는 본 발명의 실시 예에 따른 유기전계발광표시장치의 화소 회로를 나타낸 회로도이며, 도 1b는 본 발명의 실시 예에 따른 유기전계발광표시장치의 화소 구조를 나타낸 평면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 실시 예에 따른 유기전계발광표시장치의 화소는 구동 트랜지스터(Td), 스위칭 트랜지스터(Ts), 커패시터(Cst) 및 유기전계발광소자(OLED)를 포함한다.
상기 구동 트랜지스터(Td)는 상기 유기전계발광소자(OLED)와 제 1 전원전압 공급라인(VDD)과 연결된 제 2 노드(N2) 사이에 전기적으로 연결되며, 제 1 노드(N1)의 전압에 따라 상기 유기전계발광소자(OLED)에 구동 전류를 인가한다.
상기 제 1 스위칭 트랜지스터(Ts)는 상기 데이터 라인(Dm)과 제 1 노드(N1) 사이에 전기적으로 연결되며, 상기 스캔 신호에 따라 상기 데이터 신호를 상기 제 1 노드(N1)에 전달한다.
상기 커패시터(Cst)는 상기 제 1 노드(N1)와 제 2 노드(N2) 사이에 전기적으로 연결되어, 상기 제 1 노드(N1)의 전압과 제 1 전원전압의 차이만큼의 전압을 저 장한다.
도 2a 내지 도 2f는 상기 도 1b의 I-I'선으로 자른 단면도들로, 본 발명의 실시 예에 따른 유기전계발광표시장치의 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
도 2a를 참조하면, 박막 트랜지스터를 형성하기 위한 제 1 영역(A), 커패시터를 형성하기 위한 제 2 영역(B) 및 그 이외의 영역인 제 3 영역(C)을 포함하며, 유리나 합성 수지, 스테인레스 스틸 등의 재질로 형성되는 기판(100) 상에 다결정 실리콘층(110) 및 상기 다결정 실리콘(110)의 패터닝(patterning)하기 위한 포토 레지스트층(115)을 형성한다.
여기서, 상기 다결정 실리콘층(110)은 상기 기판(100) 상에 비정질 실리콘층(미도시)을 적층하고, 상기 비정질 실리콘층을 고상 결정화법(Solid Phase Crystallization : SPC), 급속열처리방법(Rapid Thermal Annealing : RTA), 금속 유도 결정화(Metal Induced Crystallization : MIC), 금속 유도 측면 결정화(Metal Induced Lateral Crystallization : MILC), 엑시머 레이저 어닐링(Excimer Laser Annealing : ELA) 결정화법 및 순차측면고상(Sequential Lateral Solidification : SLS) 결정화법 중 선택된 어느 하나를 이용하여 다결정 실리콘으로 결정화하여 형성할 수 있으며, 상기 비정질 실리콘층의 결정화 공정 시 상기 기판(100) 상의 불순물이 확산되는 것을 방지하기 위하여, 상기 기판(100) 상에 SiNx, SiO2 또는 이들의 적층으로 버퍼층(미도시)을 형성한 후, 상기 비정질 실리콘층을 적층하고, 상기 비정질 실리콘층을 결정화할 수도 있다.
이어서, 도 2b에 도시된 바와 같이, 하프톤 마스크(200)를 이용하여 상기 제 1 영역(A)의 다결정 실리콘층(110) 상에서 제 1 두께(t1)를 가지고, 상기 제 2 영역(B)의 다결정 실리콘층(110) 상에서 상기 제 1 두께(t1)보다 얇은 제 2 두께(t2)를 가지는 포토 레지스트 패턴(115a)을 형성하고, 상기 포토 레지스트 패턴(115a)를 마스크로 상기 다결정 실리콘층(110)을 패터닝하여, 상기 기판(100)의 제 1 영역(A) 상에 반도체층(110a)을 형성하고, 상기 기판(100)의 제 2 영역(B) 상에 커패시터 제 1 전극(110b)을 형성한다.
여기서, 본 발명의 실시 예와 관련된 도 2b는 상기 하프톤 마스크(200)는 상기 제 1 영역(A)에 대응하여 광을 차단하기 위한 광차단 영역(210)이 위치하고, 상기 제 2 영역(B)에 대응하여 투과되는 광의 일부 차단하기 위한 반차광 영역(220)이 위치하며, 상기 제 3 영역(C)에 대응하여 모든 광이 투과하는 광투과 영역(230)이 위치하는 것으로 도시하고 있으나, 상기 포토 레지스트층(115)의 특성에 따라 상기 하프톤 마스크(200)는 상기 제 1 영역(A)에 대응하여 광투과 영역(230)이 위치하고, 상기 제 2 영역(B)에 대응하여 반차광 영역(220)이 위치하며, 상기 제 3 영역(C)에 대응하여 광차단 영역(230)이 위치할 수도 있다.
다음으로, 도 2c에 도시된 바와 같이, 상기 포토 레지스트 패턴(115a)을 제 2 두께(t2)만큼 식각하여, 상기 포토 레지스트 패턴(115b)이 상기 제 2 영역(B)의 커패시터 제 1 전극(110c)을 노출시키며, 상기 제 1 영역(A)에서 제 3 두께(t3)를 가지도록 하고, 제 2 두께(t2)만큼 식각된 상기 포토 레지스트 패턴(115b)을 마스 크로 이용하여 제 1 불순물을 도핑 하여 상기 제 2 영역(B) 상에 위치하는 커패시터 제 1 전극(110c)를 도핑 한다.
여기서, 상기 제 1 불순물은 N형 또는 P형 불순물일 수 있으나, 상기 제 1 영역(A) 상에 위치하는 반도체층(110a)을 플랫 밴드가 이동할 정도로 채널 도핑 하는 경우, 상기 제 1 불순물의 도핑 강도를 강하게 하여 상기 커패시터 제 1 전극(110c)과 동시에 도핑 하는 바람직하므로, 상기 제 1 불순물은 P형 불순물인 것이 바람직하다.
또한, 본 발명의 실시 예에서는 상기 포토 레지스트 패턴(115a)을 제 2 두께(t2)만큼 식각하여, 상기 포토 레지스트 패턴(115b)이 상기 제 2 영역(B)의 커패시터 제 1 전극(110c)을 노출시킨 후 제 1 불순물을 도핑하고 있으나, 상기 반도체층(110a)의 채널 도핑을 수행하지 않는 경우에는 상기 포토 레지스트 패턴(115a)을 제 2 두께(t2)만큼 식각하지 않고 상기 제 1 불순물을 도핑 할 수도 있다.
계속해서, 도 2d에 도시된 바와 같이, 상기 식각된 포토 레지스트 패턴(115b)를 완전히 제거하고, 상기 반도체층(110a) 및 도핑 된 커패시터 제 1 전극(110c)을 포함하는 기판(100) 상에 게이트 절연막(120)을 형성한다.
이어서, 도 2e에 도시된 바와 같이, 상기 제 1 영역(A)의 게이트 절연막(120) 상에 상기 반도체층(110a)의 일부 영역에 대응되는 게이트 전극(132)을 형성하고, 상기 제 2 영역(B)의 게이트 절연막(120) 상에 커패시터 제 2 전극(134)을 형성하고, 상기 게이트 전극(132) 및 커패시터 제 2 전극(134)을 마스크로 제 2 불순물을 도핑 하여, 상기 제 1 불순물이 도핑 된 상기 반도체층(110a)의 소오스/드 레인 영역(112) 및 상기 게이트 전극(132)에 의해 상기 제 1 불순물이 도핑 되지 않은 상기 반도체층(110a)의 채널 영역(113)을 형성한다.
여기서, 본 발명의 실시 예와 같이 후속 공정을 통해 제 1 전원전압 공급라인(154)이 상기 커패시터 제 2 전극(134) 상에 위치하는 경우, 상기 커패시터 제 2 전극(134)은 상기 커패시터 제 1 전극(110c)보다 작은 면적을 가지도록 하여, 상기 커패시터 제 2 전극(134)에 대응되지 않는 상기 커패시터 제 1 전극(110c)과 제 1 전원전압 공급라인(154)와 용이하게 연결될 수 있도록 하는 것이 바람직하다.
다음으로, 도 2f에 도시된 바와 같이, 상기 게이트 전극(132) 및 커패시터 제 2 전극(134)을 포함하는 상기 기판(100) 상에 층간 절연막(140)을 형성한다. 여기서, 앞서 설명한 바와 달리, 상기 제 2 불순물을 도핑 하는 공정을 상기 게이트 전극(132) 및 커패시터 제 2 전극(134)을 상기 층간 절연막(140) 형성한 이후 수행할 수도 있다.
계속해서, 상기 게이트 절연막(120) 및 층간 절연막(140)을 식각하여, 상기 반도체층(110a)의 소오스/드레인 영역(113) 중 일부를 노출시키는 제 1 컨택홀(142) 및 커패시터 제 1 전극(110c)의 일부를 노출시키는 제 2 컨택홀(144)를 형성하고, 상기 제 2 컨택홀(142)을 통해 상기 반도체층의 소오스/드레인 영역(113)과 연결되는 소오스/드레인 전극(152) 및 상기 제 2 컨택홀(144)을 통해 상기 커패시터 제 1 전극(110c)와 전기적으로 연결되는 제 1 전원전압 공급라인(154)을 각각 형성한다.
여기서, 상기 제 1 전원전압 공급라인(154) 및 소오스/드레인 전극(152)은 서로 상이한 물질로 형성하거나, 상이한 공정을 통해 형성할 수 있으나, 공정을 단순화하여 수율을 향상시키기 위해서는 동일 물질로 동시에 형성하는 것이 바람직하다.
이어서, 도시되지는 않았지만, 통상적인 유기전계발광표시장치의 제조 방법에 의해 상기 소오스/드레인 전극(152)과 전기적으로 연결되는 하부 전극(미도시), 상부 전극(미도시) 및 상기 하부 전극과 상부 전극 사이에 위치하는 하나 또는 다수의 유기발광층(미도시)을 포함하는 유기전계발광소자(미도시)를 형성하여 유기전계발광표시장치를 완성하며, 상기 유기전계발광소자와 소오스/드레인 전극(152) 및 제 1 전원전압 공급라인(154) 사이에는 보호막(미도시)을 형성할 수 있고, 상기 유기전계발광소자와 보호막 사이에는 아크릴 등의 유기절연막 또는 실리콘 산화물 등의 무기 절연막인 평탄화막을 더 형성할 수도 있다.
결과적으로, 본 발명의 실시 예에 따른 유기전계발광표시장치의 제조 방법은 기판 상에 다결정 실리콘층을 패터닝하기 위하여 형성되는 포토 레지스트 패턴이 박막 트랜지스터의 반도체층 상에서 커패시터의 제 1 전극보다 두꺼운 두께를 가지도록 하고, 상기 포토 레지스트 패턴을 마스크로 이용하여 상기 커패시터의 제 1 전극으로 사용되는 다결정 실리콘을 도핑 함으로써, 별도의 마스크 없이 상기 커패시터 제 1 전극을 제 1 불순물로 도핑 할 수 있다.
도 1a는 본 발명의 실시 예에 따른 유기전계발광표시장치의 화소 구조를 나타낸 회로도이다.
도 1b는 본 발명의 실시 예에 따른 유기전계발광표시장치의 화소 구조를 나타낸 평면도이다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 유기전계발광표시장치의 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
<도면 주요 부호에 대한 부호의 설명>
100 : 기판 110a : 반도체층
110b, 110c : 커패시터 제 1 전극
120 : 게이트 절연막 132 : 게이트 전극
134 : 커패시터 제 2 전극 140 : 층간 절연막
152 : 소오스/드레인 전극 154 : 제 1 전원전압 공급라인
Claims (11)
- 박막 트랜지스터를 형성하기 위한 제 1 영역, 커패시터를 형성하기 위한 제 2 영역 및 그 외의 영역인 제 3 영역을 포함하는 기판을 제공하고,상기 기판 상에 다결정 실리콘층을 형성하고,하프톤 마스크를 이용하여 상기 다결정 실리콘층 상에 상기 제 1 영역에서 제 1 두께를 가지고, 상기 제 2 영역에서 상기 제 1 두께보다 얇은 제 2 두께를 가지는 포토 레지스트 패턴을 형성하고,상기 포토 레지스트 패턴을 마스크로 상기 제 3 영역의 다결정 실리콘을 식각하여, 상기 제 1 영역 상에 반도체층 및 상기 제 2 영역 상에 커패시터 제 1 전극을 각각 형성하고,상기 포토 레지스트 패턴을 마스크로 제 1 불순물을 도핑 하여, 상기 커패시터 제 1 전극을 도핑하고,상기 포토 레지스터 패턴을 제거하고,상기 반도체층 및 커패시터 제 1 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 것을 포함하는 유기전계발광표시장치의 제조 방법.
- 제 1 항에 있어서,상기 제 1 불순물을 도핑 하기 전, 상기 포토 레지스트 패턴을 제 2 두께만큼 식각하여, 상기 포토 레지스트 패턴이 상기 제 2 영역의 커패시터 제 1 전극을 노출시키며, 상기 제 1 영역에서 제 3 두께를 가지도록 하는 것을 더 포함하는 유기전계발광표시장치의 제조 방법.
- 제 2 항에 있어서,상기 제 1 불순물을 도핑 하는 공정 시, 상기 커패시터 제 1 전극과 동시에 상기 반도체층을 도핑 하는 것을 더 포함하는 유기전계발광표시장치의 제조 방법.
- 제 1 항에 있어서,상기 제 1 영역의 게이트 절연막 상에 상기 반도체층의 일부 영역에 대응되는 게이트 전극을 형성하고,상기 게이트 전극을 마스크로 제 2 불순물을 도핑 하여, 상기 반도체층의 소오스/드레인 영역을 형성하고,상기 게이트 전극 상에 층간 절연막을 형성하고,상기 게이트 절연막 및 층간 절연막을 식각하여, 상기 반도체층의 소오스/드레인 영역의 일부를 노출시키는 제 1 컨택홀을 형성하고,상기 제 1 컨택홀을 통해 상기 소오스/드레인 영역과 접촉하는 소오스/드레인 전극을 형성하고,상기 제 2 영역의 커패시터 제 1 전극에 대응되는 커패시터 제 2 전극을 형성하고,상기 소오스/드레인 전극 및 커패시터 제 2 전극 상에 보호막을 형성하는 것 을 더 포함하는 유기전계발광표시장치의 제조 방법.
- 제 4 항에 있어서,상기 커패시터 제 2 전극을 상기 게이트 전극 또는 상기 소오스/드레인 전극과 동시에 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
- 제 4 항에 있어서,상기 커패시터 제 2 전극의 면적은 상기 커패시터 제 1 전극의 면적보다 작은 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
- 제 6 항에 있어서,상기 층간 절연막 및 게이트 절연막을 식각하여 상기 커패시터 제 2 전극과 중첩되지 않는 상기 커패시터 제 1 전극의 일부를 노출시키는 제 2 컨택홀을 형성하고,상기 제 2 컨택홀을 통해 상기 커패시터 제 1 전극과 제 1 전원전압 공급라인을 전기적으로 연결시키는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
- 제 7 항에 있어서,제 2 컨택홀은 상기 제 1 컨택홀과 동시에 형성하는 것을 특징으로 하는 유 기전계발광표시장치의 제조 방법.
- 제 1 항에 있어서,상기 제 1 불순물은 N형 또는 P형 불순물인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
- 제 1 항에 있어서,상기 다결정 실리콘층은 상기 기판 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 결정화하여 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
- 제 1 항에 있어서,상기 하프톤 마스크는 상기 제 1 영역에 대응하여 광차단 영역이 위치하고, 상기 제 2 영역에 대응하여 반차광 영역이 위치하며, 상기 제 3 영역에 대응하여 광투과 영역이 위치하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090097433A KR20110040242A (ko) | 2009-10-13 | 2009-10-13 | 유기전계발광표시장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090097433A KR20110040242A (ko) | 2009-10-13 | 2009-10-13 | 유기전계발광표시장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110040242A true KR20110040242A (ko) | 2011-04-20 |
Family
ID=44046643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090097433A KR20110040242A (ko) | 2009-10-13 | 2009-10-13 | 유기전계발광표시장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110040242A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343548B1 (en) | 2014-11-28 | 2016-05-17 | Samsung Display Co., Ltd. | Manufacturing method of thin film transistor of display device |
-
2009
- 2009-10-13 KR KR1020090097433A patent/KR20110040242A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343548B1 (en) | 2014-11-28 | 2016-05-17 | Samsung Display Co., Ltd. | Manufacturing method of thin film transistor of display device |
| KR20160065398A (ko) * | 2014-11-28 | 2016-06-09 | 삼성디스플레이 주식회사 | 표시 장치의 박막 트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403705B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| KR100867926B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| KR101277606B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US8415675B2 (en) | Organic light emitting display device and method of fabricating the same | |
| KR100864886B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR101094280B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| US20070262318A1 (en) | Method for manufacturing display device | |
| KR20100003612A (ko) | 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법 | |
| KR20040037889A (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| KR20090089940A (ko) | 유기 발광 장치 및 그 제조 방법 | |
| US9899532B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus | |
| KR102532306B1 (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| KR100863909B1 (ko) | 평판 디스플레이 장치 및 이를 제조하는 방법 | |
| KR20210086247A (ko) | 표시 장치 | |
| KR20160013341A (ko) | 표시장치 및 표시장치 제조방법 | |
| US8629449B2 (en) | Display and manufacturing method of the same | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR101735833B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20110040242A (ko) | 유기전계발광표시장치의 제조 방법 | |
| KR20170031312A (ko) | 디스플레이장치 및 이의 제조방법 | |
| KR20120015675A (ko) | 유기전계발광표시장치 | |
| KR20130125032A (ko) | 유기발광 다이오드 표시장치 및 그 제조방법 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100601372B1 (ko) | 유기 전계 발광 표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |