KR102532306B1 - 디스플레이 장치와, 이의 제조 방법 - Google Patents

디스플레이 장치와, 이의 제조 방법 Download PDF

Info

Publication number
KR102532306B1
KR102532306B1 KR1020170177487A KR20170177487A KR102532306B1 KR 102532306 B1 KR102532306 B1 KR 102532306B1 KR 1020170177487 A KR1020170177487 A KR 1020170177487A KR 20170177487 A KR20170177487 A KR 20170177487A KR 102532306 B1 KR102532306 B1 KR 102532306B1
Authority
KR
South Korea
Prior art keywords
region
layer
amorphous silicon
silicon layer
substrate
Prior art date
Application number
KR1020170177487A
Other languages
English (en)
Other versions
KR20190076094A (ko
Inventor
이필석
김진택
안기완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170177487A priority Critical patent/KR102532306B1/ko
Priority to US16/228,846 priority patent/US20190198594A1/en
Publication of KR20190076094A publication Critical patent/KR20190076094A/ko
Application granted granted Critical
Publication of KR102532306B1 publication Critical patent/KR102532306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치와, 이의 제조 방법을 개시한다. 본 발명은 기판 상에 비정질 실리콘층을 형성하는 단계;와, 레이저 빔을 조사하여 비정질 실리콘층을 선택적으로 결정화시키는 단계;와, 결정화된 실리콘층에 반도체층의 채널 영역을 형성하는 단계;와, 불순물 이온을 도핑하여 소스 영역 및 드레인 영역을 형성하는 단계;와, 소스 영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;와, 기판 상에 디스플레이 소자를 형성하는 단계;를 포함하되, 채널 영역과 소스 영역 사이, 또는, 상기 채널 영역과 드레인 영역 사이중 적어도 어느 한 영역에는 비정질 실리콘층 영역이 형성될 수 있다.

Description

디스플레이 장치와, 이의 제조 방법{Display device and method for manufacturing the same}
본 발명은 디스플레이 장치와, 이의 제조 방법에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트 폰, 랩 탑 컴퓨터, 디지털 카메라, 캠코더, 휴대 정보 단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 와치(watch), 데스크 탑 컴퓨터, 텔레비전, 옥외 광고판, 전시용 디스플레이 장치, 자동차용 계기판, 헤드 업 디스플레이(HUD; Head Up Display)와 같은 전자 장치에 이용할 수 있다.
최근 들어서는, 보다 슬림화된 디스플레이 장치가 출시되고 있다.
플렉서블 디스플레이 장치(flexible display device)는 휴대하기가 용이하고, 다양한 형상의 장치에 적용할 수 있다. 이중에서, 유기 발광 디스플레이 기술을 기반으로 하는 디스플레이 장치가 가장 유력한 플렉서블 디스플레이 장치이다
디스플레이 장치는 구동 방식에 따라 수동형 디스플레이 장치(Passive Matrix display device)와, 능동형 디스플레이 장치(Active Matrix display device)로 구분한다. 능동형 디스플레이 장치는 스위칭 소자로 기능하는 박막 트랜지스터(TFT; Thin Film Transistor)를 포함한다. 박막 트랜지스터는 오프 상태에서의 신뢰성 확보를 위하여 누설 전류(off leakage)를 줄이고, 드레인 커런트 변화(△Ids) 특성을 개선할 필요가 있다.
통상적으로, 디스플레이 장치는 박막 트랜지스터의 신뢰성 확보를 위하여 엘디디(LDD; Lightly Doped Drain) 구조를 이용한다. 그러나, 엘디디 구조의 박막 트랜지스터를 사용시, 구동 전류의 저하 및 마스크 공정수가 많아진다. 이에 따라, 공정 수율이 저하되고, 제조 비용이 상승된다.
본 발명의 실시예들은 소자의 신뢰성을 확보하고, 누설 전류를 줄이고, 드레인 커런트 변화 특성을 개선한 디스플레이 장치와, 이의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 디스플레이 장치의 제조 방법은, 기판 상에 비정질 실리콘층을 형성하는 단계;와, 상기 비정질 실리콘층에 레이저 빔을 조사하여 상기 비정질 실리콘층을 선택적으로 결정화시키는 단계;와, 상기 결정화된 실리콘층에 반도체층의 채널 영역을 형성하는 단계;와, 상기 반도체층 상에 불순물 이온을 도핑하여 상기 채널 영역의 양 측으로 소스 영역 및 드레인 영역을 형성하는 단계;와, 상기 소스 영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;와, 상기 기판 상에 디스플레이 소자를 형성하는 단계;를 포함하되, 상기 채널 영역과 소스 영역 사이, 또는, 상기 채널 영역과 드레인 영역 사이중 적어도 어느 한 영역에는 비정질 실리콘층 영역이 형성된다.
일 실시예에 있어서, 상기 소스 전극, 또는, 드레인 전극에 전기적으로 각각 연결되어서 컨택 영역을 형성하는 소스 영역, 또는, 드레인 영역은 상기 반도체층의 바깥쪽에 배치되며, 상기 비정질 실리콘층 영역은 상기 컨택 영역보다 상기 반도체층의 안쪽으로 배치될 수 있다.
일 실시예에 있어서, 상기 반도체층을 결정화시키는 단계에서는, 상기 기판 상에 복수의 개구를 가지는 마스크를 설치하는 단계;와, 상기 마스크 상으로부터 기판을 향하여 레이저 빔을 조사하여, 상기 비정질 실리콘층의 일부 영역들은 결정화시키고, 상기 비정질 실리콘층 영역은 결정화되지 않는 단계;를 포함한다.
일 실시예에 있어서, 상기 레이저 빔이 복수의 개구를 통과하여 비정질 실리콘층 상에 조사되는 영역은 결정화되며, 상기 레이저 빔이 상기 복수의 개구를 통과하지 못하여 상기 비정질 실리콘층 상에 조사되지 않는 영역은 비정질 실리콘층 영역을 유지한다.
일 실시예에 있어서, 상기 마스크는 광마스크를 포함한다.
일 실시예에 있어서, 상기 소스 영역 및 드레인 영역을 형성하는 단계에서는, 상기 반도체층 상에 제 1 절연층을 형성하는 단계;와, 상기 제 1 절연층 상에 게이트 전극을 형성하는 단계;와, 상기 게이트 전극을 마스크로 하여 상기 반도체 상에 불순물 이온을 주입하여 상기 비정질 실리콘층 영역의 바깥으로 소스 영역 및 드레인 영역을 형성하는 단계;를 포함한다.
일 실시예에 있어서, 상기 게이트 전극은 상기 채널 영역 및 상기 채널 영역의 적어도 일 측에 배치된 상기 비정질 실리콘층 영역을 덮는다.
일 실시예에 있어서, 상기 소스 전극 및 드레인 전극을 형성하는 단계에서는, 상기 게이트 전극 상에 제 2 절연층을 형성하는 단계;와, 상기 제 1 절연층의 일부 및 제 2 절연층의 일부를 에칭하여 상기 소스 영역 및 드레인 영역의 일부를 노출시키는 컨택 홀을 형성하는 단계;와, 상기 컨택 홀을 통하여 소스 영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함한다.
일 실시예에 있어서, 상기 비정질 실리콘층 영역은 상기 채널 영역과 드레인 영역 사이에만 형성될 수 있다.
일 실시예에 있어서, 상기 비정질 실리콘층은 엑시머 레이저 어닐링 방법에 의하여 다결정 실리콘층으로 결정화될 수 있다.
일 실시예에 있어서, 상기 기판은 리지드 기판을 포함한다.
일 실시예에 있어서, 상기 기판은 플렉서블 기판을 포함한다.
일 실시예에 있어서, 상기 기판과 반도체층 사이에는 배리어층이나, 버퍼층중 적어도 어느 한 층이 더 형성될 수 있다.
일 실시예에 있어서, 상기 디스플레이 소자는 유기 발광 소자를 포함한다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 기판;과, 상기 기판 상에 배치되며, 채널 영역, 소스 영역 및 드레인 영역을 구비하는 반도체층;과, 상기 반도체층 상의 게이트 전극;과, 상기 소스 영역 및 드레인 영역에 각각 연결된 소스 전극 및 드레인 전극;과, 상기 기판 상의 디스플레이 소자;와, 상기 반도체층, 게이트 전극, 소스 전극 및 드레인 전극, 및 디스플레이 소자 사이에 각각 배치된 복수의 절연층;을 포함하되, 상기 채널 영역과 소스 영역 사이, 또는, 상기 채널 영역과 드레인 영역 사이중 적어도 어느 한 영역에는 비정질 실리콘층 영역이 배치될 수 있다.
일 실시예에 있어서, 상기 소스 전극, 또는, 드레인 전극에 각각 연결되어서 컨택 영역을 형성하는 소스 영역, 또는, 드레인 영역은 상기 반도체층의 바깥에 배치되며, 상기 비정질 실리콘층 영역은 상기 컨택 영역보다 상기 반도체층의 안쪽으로 배치될 수 있다.
일 실시예에 있어서, 상기 게이트 전극은 상기 채널 영역과, 상기 채널 영역의 적어도 일 측에 배치된 비정질 실리콘층 영역을 덮을 수 있다.
일 실시예에 있어서, 상기 비정질 실리콘층 영역은 상기 채널 영역과, 드레인 영역 사이에만 배치될 수 있다.
일 실시예에 있어서, 상기 기판과 반도체층 사이에는 배리어층이나, 버퍼층중 적어도 어느 한 층이 더 배치될 수 있다.
일 실시예에 있어서, 상기 디스플레이 소자는 유기 발광 소자를 포함한다.
이상과 같이, 본 발명의 디스플레이 장치와, 이의 제조 방법은 박막 트랜지스터의 핫 캐리어(Hot carrier)의 영향을 줄일 수 있다. 이처럼, 누설 전류를 줄이고, 드레인 커런트 변화 특성을 개선시키므로, 박막 트랜지스터의 신뢰성을 확보할 수 있다.
본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 서브 픽셀을 도시한 단면도이다.
도 2a는 도 1의 기판 상에 비정질 실리콘층을 형성한 이후의 상태를 도시한 단면도이다.
도 2b는 도 2a의 기판 상에 비정질 실리콘층을 결정화시키는 것을 도시한 단면도이다.
도 2c는 도 2b의 기판 상에 반도체층을 형성한 이후의 상태를 도시한 단면도이다.
도 2d는 도 2c의 기판 상에 제 1 절연층과, 게이트 전극을 형성한 이후의 상태를 도시한 단면도이다.
도 2e는 도 2d의 기판 상에 소스 영역 및 드레인 영역을 형성한 이후의 상태를 도시한 단면도이다.
도 2f는 도 2e의 기판 상에 제 2 절연층을 형성한 이후의 상태를 도시한 단면도이다.
도 2g는 도 2f의 기판 상에 컨택 홀을 형성한 이후의 상태를 도시한 단면도이다.
도 2h는 도 2g의 기판 상에 소스 전극 및 드레인 전극용 원소재를 형성한 이후의 상태를 도시한 단면도이다.
도 2i는 도 2h의 기판 상에 소스 전극 및 드레인 전극을 형성한 이후의 상태를 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 기판 상에 반도체층을 형성한 것을 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장, 또는, 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 본 발명에 따른 디스플레이 장치와, 이의 제조 방법의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)의 일 서브 픽셀을 도시한 단면도이다.
일 실시예에 있어서, 상기 디스플레이 장치(100)는 유기 발광 디스플레이(organic light emitting display)일 수 있다. 다른 일 실시예에 있어서, 상기 디스플레이 장치(100)는 액정 디스플레이(liquid crystal display)나, 전계 방출 디스플레이(field emission display)나, 전자 종이 디스플레이(electronic paper display device)일 수 있는등 어느 하나에 한정되는 것은 아니다.
도면을 참조하면, 상기 디스플레이 장치(100)는 기판(110)을 포함한다. 상기 기판(110)은 리지드한 기판, 또는, 플렉서블한 기판일 수 있다.
상기 기판(110) 상에는 절연층(120)이 배치될 수 있다. 상기 절연층(120)은 배리어층이나, 버퍼층중 적어도 어느 한 층을 포함한다. 상기 절연층(120)은 상기 기판(110)의 윗면에 직접적으로 형성될 수 있다.
상기 절연층(120) 상에는 반도체층(130)을 포함한다. 상기 반도체층(130)은 채널 영역(131), 상기 채널 영역(131)의 양측으로 배치된 소스 영역(132) 및 드레인 영역(133)을 포함한다.
상기 채널 영역(131)에는 불순물이 도핑되지 않을 수 있다. 상기 소스 영역(132) 및 드레인 영역(133)에는 N형 불순물 이온, 또는, P형 불순물 이온이 도핑될 수 있다. 상기 소스 영역(132)에는 소스 전극(191)이 전기적으로 연결되고, 상기 드레인 영역(133)에는 드레인 영역(192)이 전기적으로 연결될 수 있다.
상기 반도체층(130)은 상기 기판(110) 상에 비정질 실리콘층을 증착한 후, 레이저 빔을 이용하여 상기 비정질 실리콘층을 선택적으로 결정화시킬 수 있다. 상기 비정질 실리콘층을 결정화시킬 수 있는 방법은 엑시머 레이저 어닐링(ELA; Excimer laser Annealing)이 이용될 수 있다. 비정질 실리콘층은 조사된 레이저 빔에 의하여 용융된 후, 다시 응고되면서 결정화될 수 있다.
상기 반도체층(130)의 일부 영역은 레이저 빔이 조사되지 않아 비정질 실리콘층 영역(134,135)을 유지할 수 있다. 상기 비정질 실리콘층 영역(134,135)은 상기 채널 영역(131)과 소스 영역(132) 사이, 또는, 상기 채널 영역(131)과 드레인 영역(133) 사이중 적어도 어느 한 영역에 배치될 수 있다. 구체적으로, 상기 소스 전극(191), 또는, 드레인 전극(192)에 전기적으로 각각 연결되어서 컨택 영역(CNT)을 형성하는 소스 영역(132), 또는, 드레인 영역(133)은 상기 반도체층(130)의 바깥쪽에 배치될 수 있다. 상기 비정질 실리콘층 영역(134,135)은 상기 컨택 영역(CNT)보다는 상기 반도체층(130)의 안쪽으로 배치될 수 있다. 다른 일 실시예에 있어서, 상기 채널 영역(131)과 드레인 영역(133) 사이에만 비정질 실리콘층 영역(133)이 배치될 수 있다.
상기 비정질 실리콘층 영역(134,135)은 상기 소스 전극(191) 및 드레인 전극(192)에 각각 연결되는 상기 소스 영역(132) 및 드레인 영역(133)보다 캐리어의 이동도(mobility)가 상대적으로 낮을 수 있다. 상기 비정질 실리콘층 영역(134,135)은 상기 채널 영역(131)과 소스 영역(132) 사이, 또는, 상기 채널 영역(131)과 드레인 영역(133) 사이에서 브레이크 역할을 하므로, 높은 전계에 의하여 가속된 핫 캐리어들의 속도는 느려진다. 느려진 핫 캐리어들은 반도체층(130)의 상부에 배치되는 제 1 절연층(150)의 배리어를 넘지 못하게 된다. 이에 따라, 박막 트랜지스터의 누설 전류를 최소화하고, 드레인 커런트 변화 특성을 개선할 수 있다.
상기 반도체층(130) 상에는 제 1 절연층(150)이 배치될 수 있다. 상기 제 1 절연층(150)은 상기 반도체층(130)을 덮을 수 있다. 상기 제 1 절연층(150)은 게이트 절연막일 수 있다. 상기 제 1 절연층(150)은 단층막, 또는, 다층막일 수 있다.
상기 제 1 절연층(150) 상에는 게이트 전극(160)이 배치될 수 있다. 상기 게이트 전극(160)은 단일 금속, 또는, 다중 금속일 수 있다. 또한, 상기 게이트 전극(160)은 단층막, 또는, 다층막일 수 있다. 상기 게이트 전극(160)은 상기 채널 영역(131)과, 상기 채널 영역(131)의 양 측에 배치된 비정질 실리콘층 영역(134,135)을 덮을 수 있다.
상기 게이트 전극(160) 상에는 제 2 절연층(170)이 배치될 수 있다. 상기 제 2 절연층(170)은 상기 게이트 전극(160)을 덮을 수 있다. 상기 제 2 절연층(170)은 층간 절연막일 수 있다. 상기 제 2 절연층(170)은 유기막, 또는, 무기막일 수 있다.
상기 제 2 절연층(170) 상에는 상기 소스 전극(191)과, 드레인 전극(192)이 배치될 수 있다. 상기 제 1 절연층(150)의 일부 및 제 2 절연층(170)의 일부는 선택적으로 제거되어서 컨택 홀(180)을 형성될 수 있다. 상기 컨택 홀(180)을 통하여 상기 소스 영역(132)에 대하여 소스 전극(191)이 전기적으로 연결되고, 상기 드레인 영역(133)에 대하여 드레인 전극(192)이 전기적으로 연결될 수 있다.
상기 소스 전극(191) 및 드레인 전극(192) 상에는 제 3 절연층(200)이 배치될 수 있다. 상기 제 3 절연층(200)은 상기 소스 전극(191)과 드레인 전극(192)을 덮을 수 있다. 상기 제 3 절연층(200)은 패시베이션층, 또는, 평탄화막일 수 있다.
상기 구조의 박막 트랜지스터(TFT)는 디스플레이 소자(210)에 전기적으로 연결될 수 있다. 일 실시예에 있어서, 상기 디스플레이 소자(210)는 유기 발광 소자를 예시하나, 이에 한정되는 것은 아니고, 다양한 디스플레이 소자가 적용 가능하다.
상기 디스플레이 소자(210)는 상기 제 3 절연층(200) 상에 배치될 수 있다. 상기 디스플레이 소자(210)는 제 1 전극(220), 중간층(230), 및 제 2 전극(240)을 포함한다.
상기 제 1 전극(220)은 컨택 홀(250)을 통하여 상기 소스 전극(191)이나, 드레인 전극(192)중 어느 한 전극에 연결될 수 있다. 상기 제 3 절연층(200) 상에는 픽셀 정의막(260)이 배치될 수 있다. 상기 픽셀 정의막(260)은 제 1 전극(200)의 가장자리를 둘러싸는 것에 의하여 각 서브 픽셀의 발광 영역을 한정한다.
상기 제 1 전극(220) 상에는 상기 픽셀 정의막(260)의 일부를 에칭하여 노출되는 영역에 중간층(230)이 배치될 수 있다. 상기 중간층(230)은 증착 공정에 의하여 형성될 수 있다.
상기 제 2 전극(240)은 상기 중간층(230) 상에 배치될 수 있다.
일 실시예에 있어서, 상기 기판(110) 상에는 복수의 서브 픽셀을 형성할 수 있다. 예컨대, 각 서브 픽셀별로 적색, 녹색, 청색, 또는, 백색의 색을 구현할 수 있다. 그러나, 본 개시는 이에 한정되지 않는다.
도 2a 내지 도 2j는 도 1의 디스플레이 장치(100)를 제조하는 방법을 순차적으로 도시한 것이다.
도 2a를 참조하면, 기판(110)이 마련된다. 상기 기판(110)은 리지드한 기판일 수 있다. 예컨대, 상기 기판(110)은 리지드한 글래스 기판, 또는, 리지드한 폴리머 기판일 수 있다. 다른 일 실시예에 있어서, 상기 기판(110)은 플렉서블한 기판일 수 있다. 이를테면, 상기 기판(110)은 플렉서블한 글래스 기판, 또는, 플렉서블한 폴리머 기판일 수 있다.
상기 기판(110)의 윗면에는 절연층(120)을 형성한다. 상기 절연층(120)은 배리어층이나, 버퍼층중 적어도 어느 한 층을 포함한다. 상기 절연층(120)은 유기층이나, 무기층이나, 유기층 및 무기층이 교대로 적층된 층일 있다. 또한, 상기 절연층(120)은 실리콘 옥사이드(SiO2)와 실리콘 나이트라이드(SiN)중 적어도 어느 하나로 이루어질 수 있다. 상기 절연층(120)은 상기 기판(110)의 손상을 방지하거나, 반도체층의 결정화가 잘 일어날 수 있는 역할을 한다.
상기 절연층(120) 상에는 비정질 실리콘층(130a, α-Si)을 형성한다. 구체적으로, 상기 절연층(120) 상에는 대략 300 내지 700Å 두께를 가지는 비정질 실리콘층(130a)을 증착하게 한다. 상기 비정질 실리콘층(130a)은 플라즈마강화 화학기상증착(PECVD; Physical Enhanced Chemical Vapor Deposition) 장치나, RF 스퍼터(sputter)를 이용하여 증착할 수 있다.
도 2b를 참조하면, 상기 기판(110) 상에 마스크(140)를 설치한다. 상기 마스크(140)에는 레이저 빔(L)이 통과할 수 있는 복수의 개구(141)가 형성되어 있다. 상기 마스크(140)는 광 마스크(optical mask)일 수 있다. 상기 마스크(140)는 상기 기판(110) 상에 이격되게 설치된다. 다른 일 실시예에 있어서, 상기 마스크(140)는 포토리소그라피 공정으로 상기 기판(110) 상에 패턴화될 수 있다.
상기 마스크(140) 상으로부터 상기 기판(110)을 향하여 레이저 빔(L)을 조사한다. 상기 레이저 빔(L)이 조사되면, 상기 비정질 실리콘층(130a)의 일부 영역들은 결정화되고, 상기 비정질 실리콘층(130a)의 다른 일부 영역들은 결정화되지 않는다.
구체적으로, 상기 기판(110) 상에 상기 레이저 빔(L)을 조사하면, 상기 레이저 빔(L)이 복수의 개구(141)를 통과하여 상기 비정질 실리콘층(130a) 상에 조사되는 영역은 도 2c에 도시된 바와 같이 다결정 실리콘층(131a,132a,133a)으로 결정화된다. 반면, 상기 레이저 빔(L)이 복수의 개구(141)를 통과하지 못하여 상기 비정질 실리콘층(130a) 상에 조사되지 않는 영역은 비정질 실리콘층 영역(134,135)을 유지한다.
이처럼, 상기 비정질 실리콘층(130a)은 엑시머 레이저 어닐링 방법에 의하여 선택적으로 결정화됨으로써, 상기 비정질 실리콘층(130a) 상에 국부적으로 결정화된 다결정 실리콘층(131a,132a,133a)을 형성한다.
이어서, 포토 리소그라피 공정에 의하여 다결정 실리콘층(131a,132a,133a) 및 비정질 실리콘층 영역(134,135)이 패턴화된 반도체층(130) 이외의 영역에 형성된 비정질 실리콘층(130a)을 제거한다.
다음으로, 상기 반도체층(130)에 채널 영역(131)을 형성한다.
도 2d를 참조하면, 상기 기판(110) 상에는 제 1 절연층(150)을 형성한다. 상기 제 1 절연층(150)은 상기 반도체층(130)을 덮도록 상기 기판(110)의 전면에 걸쳐서 증착된다. 상기 제 1 절연층(150)은 게이트 절연막일 수 있다. 상기 제 1 절연층(150)은 실리콘 옥사이드(SiO2)로 된 단일층, 또는, 실리콘 옥사이드(SiO2)와 실리콘 나이트라이드(SiNx)의 이중층으로 형성될 수 있다. 상기 제 1 절연층(150)의 두께는 약 800Å 내지 1200Å 일 수 있다.
다음으로, 상기 제 1 절연층(150) 상에 게이트 전극(160)을 형성한다. 상기 게이트 전극(160)은 단일 금속, 또는, 다중 금속일 수 있다. 또한, 상기 게이트 전극(160)은 Mo, MoW, Cr, Al, Al 합금, Mg, Cu, Ti, Ag, Al, Ni, W, Au 등의 단층막, 또는, 이들의 혼합으로 이루어진 다층막일 수 있다. 예를 들면, 상기 게이트 전극(160)은 Mo/Al/Mo의 다층막일 수 있다. 다른 일 실시예에 있어서, 상기 게이트 전극(160)은 ITO막, 또는, IZO막과 같은 투명 도전막을 포함한다. 이에 따라, 박막 트랜지스터(TFT)의 채널 영역(131)이 형성될 수 있다.
도 2e를 참조하면, 이온 주입(ion implantation) 공정에 의하여 상기 반도체층(130)에 소스 영역(132) 및 드레인 영역(133)을 형성한다. 구체적으로, 상기 게이트 전극(160)을 마스크로 하여, N형 불순물 이온, 또는, P형 불순물 이온을 도핑하여 상기 반도체층(130) 상에 소스 영역(132) 및 드레인 영역(133)을 형성한다. 이때, 마스크 역할을 하는 게이트 전극(160)은 상기 채널 영역(131)과, 상기 채널 영역(131)의 양 측에 배치된 비정질 실리콘층 영역(134,135)을 다같이 덮고 있다. 이에 따라, 상기 비정질 실리콘층 영역(134, 135)의 바깥으로 컨택 영역(CNT)을 형성하는 소스 영역(132) 및 드레인 영역(133)이 배치된다.
이처럼, 상기 반도체층(130)에는 상기 채널 영역(131)의 바깥 양쪽에 소스 영역(132) 및 드레인 영역(133)이 형성되며, 상기 채널 영역(131)과, 소스 영역(132) 및 드레인 영역(133) 사이에 상기 비정질 실리콘층 영역(134,135)이 각각 형성된다.
다른 일 실시예에 있어서, 도 3에 도시된 바와 같이, 엑시머 레이저 어닐링 공정시, 상대적으로 강한 전계가 인가되는 드레인 영역(133) 측에만 비정질 실리콘층 영역(135)이 형성될 수 있다. 구체적으로, 비정질 실리콘층 영역(135)은 상기 채널 영역(131)과 드레인 영역(133) 사이에만 배치될 수 있다.
도 2f를 참조하면, 상기 게이트 전극(160) 상에 제 2 절연층(170)을 형성한다. 상기 제 2 절연층(170)은 상기 게이트 전극(160)을 덮도록 상기 기판(110)의 전면에 걸쳐서 증착된다. 상기 제 2 절연층(170)은 층간 절연막일 수 있다. 상기 제 2 절연층(170)은 실리콘 옥사이드(SiO2)로 된 단일층, 또는, 실리콘 옥사이드(SiO2)와 실리콘 나이트라이드(SiNx)의 이중층으로 형성된다. 상기 제 2 절연층(170)의 두께는 약 4000Å 내지 7000Å 일 수 있다.
도 2g를 참조하면, 상기 제 1 절연층(150)의 일부 및 제 2 절연층(170)의 일부를 에칭하는 것에 의하여 상기 제 1 절연층(150) 및 제 2 절연층(170)을 선택적으로 제거하여 컨택 홀(180)을 형성한다. 상기 컨택 홀(180)이 형성됨으로써, 상기 소스 영역(132)과 드레인 영역(133)의 일부 표면이 노출된다.
도 2h를 참조하면, 상기 기판(110)의 전면에 걸쳐서 소스 전극 및 드레인 전극용 원소재(190)를 증착한다. 상기 소스 전극 및 드레인 전극용 원소재(190)는 Mo/Al/Mo 구조로 증착한다. 상기 소스 전극 및 드레인 전극용 원소재(190)는 상기 컨택 홀(180)에 채워진다. 또한, 소스 전극 및 드레인 전극용 원소재(190)는 상기 게이트 전극(160) 및 상기 제 2 절연층(170)을 다같이 덮도록 증착된다. 이어서, 포토 레지스트(미도시)를 도포하고, 상기 소스 전극 및 드레인 전극용 원소재(190)를 에칭한다.
도 2i를 참조하면, 상기 소스 전극 및 드레인 전극용 원소재(190)를 에칭하는 것에 의하여 상기 컨택 홀(180)을 통하여 소스 영역(132)에 대하여 전기적으로 연결되는 소스 전극(191)과, 드레인 영역(133)에 대하여 전기적으로 연결되는 드레인 전극(192)을 형성한다.
이처럼, 상기 소스 전극(191) 및 드레인 전극(192)에 전기적으로 연결되어서 컨택 영역(CNT)을 형성하는 소스 영역(132) 및 드레인 영역(133)은 반도체층(130)의 바깥 양쪽에 배치되며, 상기 비정질 실리콘층 영역(134, 135)은 컨택 영역(CNT)보다는 반도체층(130)의 안쪽으로 배치된다.
이어서, 도 1에 도시된 바와 같이, 상기 기판(110) 상에는 제 3 절연층(200)을 형성한다. 상기 제 3 절연층(200)은 상기 소스 전극(191)과 드레인 전극(192)을 덮을 수 있다. 상기 제 3 절연층(200)은 패시베이션층, 또는, 평탄화막일 수 있다. 상기 제 3 절연층(200)은 아크릴(Acryl)이나, BCB(Benzocyclobutene), PI(Polyimide) 등과 같은 유기물이나, SiNx와 같은 무기물일 수 있다. 상기 제 3 절연층(200)은 박막 트랜지스터(TFT)를 보호한다.
상기 기판(110) 상에는 디스플레이 소자(210)를 형성한다. 일 실시예에 있어서, 상기 디스플레이 소자(210)는 유기 발광 소자를 예시하나, 이에 한정되는 것은 아니고, 다양한 디스플레이 소자가 적용 가능하다.
상기 제 2 절연층(200)을 에칭하여 상기 소스 전극(191)이나 드레인 전극(192)중 어느 한 전극에 컨택 홀(250)을 통하여 애노우드 역할을 하는 제 1 전극(220)이 전기적으로 연결될 수 있도록 한다.
상기 제 1 전극(220)은 유기 발광 소자에 구비되는 전극들 중 일 전극으로서 기능하는 것으로, 다양한 도전성 소재로 형성될 수 있다. 상기 제 1 전극(220)은 투명 전극이나, 반사형 전극으로 형성될 수 있다. 상기 제 1 전극(220)이 투명 전극으로 사용시, 상기 제 1 전극(220)은 투명 도전막을 포함한다. 상기 제 1 전극(220)이 반사형 전극으로 사용시, 상기 제 1 전극(2203)은 반사막과, 상기 반사막 상에 배치된 투명 도전막을 포함한다. 일 실시예에 있어서, 상기 제 1 전극(220)은 ITO/Ag/ITO가 적층된 구조일 수 있다.
다음으로, 상기 제 1 전극(220) 상에 상기 제 1 전극(200)의 적어도 일부가 노출되도록 패터닝시킨 픽셀 정의막(260)을 형성한다.
이어서, 상기 제 1 전극(220)의 노출된 부분에 발광층을 포함하는 중간층(230)을 형성한다. 상기 중간층(230)은 유기 발광층을 구비할 수 있다.
선택적인 다른 예로서, 상기 중간층(230)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다.
일 실시예에 있어서, 상기 중간층(230)은 유기 발광층을 구비하고, 다른 다양한 기능층을 더 구비할 수 있다.
다음으로, 상기 중간층(230) 상에 캐소우드 역할을 하는 제 2 전극(240)을 형성한다.
상기 제 2 전극(240)은 투명 전극, 또는, 반사형 전극으로 구비될 수 있다.
상기 제 2 전극(240)이 투명 전극으로 사용시, 상기 제 2 전극(240)은 금속막과, 상기 금속막 상에 배치된 투명 도전막을 포함한다. 상기 제 2 전극(240)이 반사형 전극으로 사용시, 상기 제 2 전극(240)은 금속막을 포함한다.
도시되어 있지 않지만, 박막 봉지층은 디스플레이 소자(210)를 덮을 수 있다. 박막 봉지층은 무기막과, 유기막이 교대로 적층될 수 있다.
100...디스플레이 장치 110...기판
120...절연층 130...반도체층
131...채널 영역 132...소스 영역
133...드레인 영역 134, 135...비정질 실리콘층 영역
140...마스크 150...제 1 절연층
160...게이트 전극 170...제 2 절연층
191...소스 전극 192...드레인 전극
210...디스플레이 소자

Claims (20)

  1. 기판 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층에 레이저 빔을 조사하여 상기 비정질 실리콘층을 선택적으로 결정화시키는 단계;
    상기 결정화된 실리콘층에 반도체층의 채널 영역을 형성하는 단계;
    상기 반도체층 상에 불순물 이온을 도핑하여 상기 채널 영역의 양 측으로 소스 영역 및 드레인 영역을 형성하는 단계;
    상기 소스 영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 기판 상에 디스플레이 소자를 형성하는 단계;를 포함하되,
    상기 채널 영역과 소스 영역 사이, 또는, 상기 채널 영역과 드레인 영역 사이중 적어도 어느 한 영역에는 비정질 실리콘층 영역이 형성되며,
    상기 반도체층을 선택적으로 결정화시키는 단계에서는,
    상기 기판 상에 이격되도록 복수의 개구를 가지는 광마스크를 구비한 마스크를 설치하고, 상기 마스크 상으로부터 상기 기판을 향하여 레이저 빔을 조사하되,
    상기 레이저 빔이 상기 복수의 개구를 통과하여 상기 비정질 실리콘층 상에 조사되는 영역은 다결정 실리콘층으로 결정화되며, 상기 레이저 빔이 상기 복수의 개구를 통과하지 못하여 상기 비정질 실리콘층 상에 조사되지 않는 영역은 결정화되지 않고, 비정질 실리콘층 영역을 유지하며,
    상기 비정질 실리콘층은 엑시머 레이저 어닐링 방법에 의하여 국부적으로 다결정 실리콘층으로 결정화되는 디스플레이 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 소스 전극, 또는, 드레인 전극에 전기적으로 각각 연결되어서 컨택 영역을 형성하는 소스 영역, 또는, 드레인 영역은 상기 반도체층의 바깥쪽에 배치되며, 상기 비정질 실리콘층 영역은 상기 컨택 영역보다 상기 반도체층의 안쪽으로 배치되는 디스플레이 장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 소스 영역 및 드레인 영역을 형성하는 단계에서는,
    상기 반도체층 상에 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층 상에 게이트 전극을 형성하는 단계; 및
    상기 게이트 전극을 마스크로 하여 상기 반도체 상에 불순물 이온을 주입하여 상기 비정질 실리콘층 영역의 바깥으로 소스 영역 및 드레인 영역을 형성하는 단계;를 포함하는 디스플레이 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 게이트 전극은 상기 채널 영역 및 상기 채널 영역의 적어도 일 측에 배치된 상기 비정질 실리콘층 영역을 덮는 디스플레이 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계에서는,
    상기 게이트 전극 상에 제 2 절연층을 형성하는 단계;
    상기 제 1 절연층의 일부 및 제 2 절연층의 일부를 에칭하여 상기 소스 영역 및 드레인 영역의 일부를 노출시키는 컨택 홀을 형성하는 단계; 및
    상기 컨택 홀을 통하여 소스 영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 디스플레이 장치의 제조 방법.
  9. 제 2 항에 있어서,
    상기 비정질 실리콘층 영역은 상기 채널 영역과 드레인 영역 사이에만 형성되는 디스플레이 장치의 제조 방법.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 기판은 리지드 기판을 포함하는 디스플레이 기판의 제조 방법.
  12. 제 1 항에 있어서,
    상기 기판은 플렉서블 기판을 포함하는 디스플레이 장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 기판과 반도체층 사이에는 배리어층이나, 버퍼층중 적어도 어느 한 층이 더 형성되는 디스플레이 장치의 제조 방법.
  14. 제 1 항에 있어서,
    상기 디스플레이 소자는 유기 발광 소자를 포함하는 디스플레이 장치의 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020170177487A 2017-12-21 2017-12-21 디스플레이 장치와, 이의 제조 방법 KR102532306B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170177487A KR102532306B1 (ko) 2017-12-21 2017-12-21 디스플레이 장치와, 이의 제조 방법
US16/228,846 US20190198594A1 (en) 2017-12-21 2018-12-21 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177487A KR102532306B1 (ko) 2017-12-21 2017-12-21 디스플레이 장치와, 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190076094A KR20190076094A (ko) 2019-07-02
KR102532306B1 true KR102532306B1 (ko) 2023-05-15

Family

ID=66951442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177487A KR102532306B1 (ko) 2017-12-21 2017-12-21 디스플레이 장치와, 이의 제조 방법

Country Status (2)

Country Link
US (1) US20190198594A1 (ko)
KR (1) KR102532306B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482066B (zh) * 2017-09-20 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11309427B2 (en) * 2019-03-04 2022-04-19 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing a thin film transistor
US11626460B2 (en) * 2019-12-24 2023-04-11 Innolux Corporation Display device including blue organic light emitting diode and blue light blocking layer
CN116670831A (zh) * 2021-12-28 2023-08-29 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195495A (ja) * 1994-05-31 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
KR101090244B1 (ko) * 2003-12-12 2011-12-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
KR100982035B1 (ko) * 2007-12-10 2010-09-13 재단법인서울대학교산학협력재단 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US20190198594A1 (en) 2019-06-27
KR20190076094A (ko) 2019-07-02

Similar Documents

Publication Publication Date Title
US11482624B2 (en) Semiconductor device
US7408192B2 (en) Organic light emitting display device and method of fabricating the same
US6617203B2 (en) Flat panel display device and method of manufacturing the same
US7544534B2 (en) Organic light-emitting diode (OLED) and method of fabrication thereof
KR102532306B1 (ko) 디스플레이 장치와, 이의 제조 방법
US8022398B2 (en) Thin film transistor, method of forming the same and flat panel display device having the same
KR20120069457A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101134989B1 (ko) 어레이 기판의 제조방법
US20170052409A1 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
KR100863909B1 (ko) 평판 디스플레이 장치 및 이를 제조하는 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US10636888B2 (en) Thin film transistor and backplane substrate of a display device including the same
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
US11249229B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법
JP2009059779A (ja) 薄膜トランジスタ、その製造方法、及び表示装置
KR20110113041A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant