CN100481511C - 薄膜晶体管、具有该晶体管的平板显示器及其制造方法 - Google Patents

薄膜晶体管、具有该晶体管的平板显示器及其制造方法 Download PDF

Info

Publication number
CN100481511C
CN100481511C CNB2005100738219A CN200510073821A CN100481511C CN 100481511 C CN100481511 C CN 100481511C CN B2005100738219 A CNB2005100738219 A CN B2005100738219A CN 200510073821 A CN200510073821 A CN 200510073821A CN 100481511 C CN100481511 C CN 100481511C
Authority
CN
China
Prior art keywords
resilient coating
semiconductor layer
flat
panel monitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100738219A
Other languages
English (en)
Other versions
CN1702532A (zh
Inventor
金昌树
姜泰旭
郑仓龙
吴栽荣
朴商一
徐诚模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN1702532A publication Critical patent/CN1702532A/zh
Application granted granted Critical
Publication of CN100481511C publication Critical patent/CN100481511C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种具有双缓冲结构的TFT、一种制造该TFT的方法、一种具有该TFT的平板显示器和制造该显示器的方法。TFT包括：第一缓冲层，包含设置于衬底上的非晶硅；和第二缓冲层，设置于第一缓冲层上。TFT还包括：半导体层，设置于第二缓冲层上；和栅电极，设置于半导体层上。双缓冲结构对从衬底扩散的杂质提供更好的阻挡，且还作为黑底以减少不需要的反射，且是氢源以钝化其它层。

Description

薄膜晶体管、具有该晶体管的平板显示器及其制造方法
技术领域
本发明涉及一种薄膜晶体管(TFT)、一种制造该TFT的方法，和一种具有该TFT的平板显示器。更具体地，本发明涉及具有双缓冲结构的TFT、一种制造具有双缓冲结构的TFT的方法和有具有双缓冲结构的TFT的平板显示器。
背景技术
一般地，平板显示器基于其驱动方法可以被分为无源矩阵型或有源矩阵型，其中有源矩阵型具有利用TFT的电路。TFT电路被广泛使用于平板显示器，诸如液晶显示器(LCD)、有机电致发光显示器(OLED)等。
随着硅晶体制造技术的发展，可以在相似于制造非晶硅TFT的低温下在其他TFT中制造多晶硅TFT。另外，与非晶硅相比，多晶硅具有高的电子和空穴迁移率。而且，多晶硅可以实现为互补金属氧化物半导体(CMOS)器件，以使在同一衬底上同时形成驱动电路的TFT和驱动像素的TFT。
形成作为TFT的有源层的多晶硅层的方法通常包括在绝缘衬底上沉积非晶硅层和在预定的温度下结晶非晶硅层以由其形成多晶硅层。但是，当执行结晶工艺时，沉积非晶硅层之前位于衬底中的杂质将扩散入邻近的半导体层。这样扩散的杂质导致所得TFT的电性能退化。而且，在执行结晶工艺之后在多晶硅层中产生多种结晶缺陷。另外，在平板显示器的TFT中形成的导电层造成外部光的漫反射。外部光的反射使得难于在平板显示器中形成全黑，且由于这样的反射显示器的对比率将退化。
通常，通过防止衬底中杂质扩散入邻近的半导体层，上述问题中的至少之一得到了改善。为了防止或减少这样的杂质扩散，通常使用在衬底上形成缓冲层的方法。而且，使用了钝化方法以减少多晶硅层中的结晶缺陷。另外，外部光的反射通常被减少，且通过在显示器装置外形成起偏器和通过在显示器装置内形成黑底(black matrix)，显示器的对比度得到改善。
缓冲层的形成、钝化工艺、黑底的形成和起偏器的设直解决了上述常规问题，但是每个以上解决方案通常通过不同的方法执行。这样的工艺的分开导致了显示装置的总体制造被复杂化。另外，随着工艺变量的数目增加，在每个制造工艺中的潜在的错误和故障的数目也增加。
发明内容
因此，本发明通过提供具有TFT的平板显示器解决了与传统器件相关的上述的问题，该TFT利用非晶硅层作为缓冲层，从而同时形成缓冲层和防漫反射层。
本发明还提供一种平板显示装置，通过减少由于发射区中的金属电极引起的光反射来用于提高对比率。
本发明还提供通过使用由非晶硅层形成的氢化缓冲层而具有钝化效应的TFT，和一种具有该TFT的平板显示装置。
本发明还提供具有TFT的平板显示装置，该TFT利用构图的非晶硅层作为缓冲层以同时形成缓冲层和黑底。
本发明的附加特征将在以后的描述中阐明，且部分将从描述显而易见，或通过本发明的实践了解。
本发明还公开一种薄膜晶体管(TFT)，包括：包含氢的第一缓冲层，包含设置于衬底上的非晶硅；和第二缓冲层，设置于第一缓冲层上，第二缓冲层包括氮化硅。本发明还包括：半导体层，设置于第二缓冲层上；和栅电极，设置于半导体层上。所述半导体层中的缺陷被从第一缓冲层迁移的氢钝化
本发明还公开一种平板显示器，包括：衬底，包括发射区和非发射区；和包含氢的第一缓冲层，包含设置于衬底的非发射区上的非晶硅且暴露衬底的发射区。本发明还包括：第二缓冲层，至少设置于第一缓冲层上，第二缓冲层包括氮化硅；和半导体层，形成于第二缓冲层上。本发明附加地包括形成于半导体层上的栅电极。
本发明还公开一种制造薄膜晶体管的方法，包括：在衬底上形成包括包含氢的非晶硅层的第一缓冲层；和在第一缓冲层上形成第二缓冲层，第二缓冲层包括氮化硅。本发明还包括：在第二缓冲层上形成半导体层；和在半导体层上形成栅电极。
本发明还公开一种制造平板显示器的方法，包括：形成具有发射区和非发射区的衬底；和在衬底上形成包含非晶硅的包含氢的第一缓冲层。本发明还包括：构图第一缓冲层以暴露衬底的发射区；和至少在第一缓冲层上形成第二缓冲层。本发明附加地包括：在第二缓冲层上形成薄膜晶体管；和形成电连接于薄膜晶体管的像素电极。
可以理解前面的概括表示和以后的详细描述是示范性的和说明性的，且意于提供如权利要求的本发明的进一步解释。
附图说明
为提供本发明的进一步理解而引入且构成本说明书的一部分的附图示出了本发明的实施例，且与描述一起说明本发明的原理。
图1A、图1B和1C是示出本发明的第一实施例的制造TFT的方法的横截面图；
图2A、图2B和2C是示出本发明的第二实施例的制造TFT的方法的横截面图。
具体实施方式
现在将参考示出本发明的优选实施例的附图，在下文更加全面地描述本发明。但是本发明可以不同的形式实现而不应解释为限于这里阐述的实施例。相反，提供这些实施例以使本公开充分和完整，且对本领域的技术人员全面地传达本发明的范围。在附图中，为了清晰放大了层和区域的厚度。在说明书中相似的标记指示相似的元件。
图1A、图1B和1C是示出本发明的第一实施例的制造TFT的方法的横截面图。参考图1A，在衬底100上形成非晶硅层作为第一缓冲层105。非晶硅层优选地通过化学气相沉积(CVD)方法形成。CVD方法可以是任何CVD方法，诸如低压CVD(LCVD)方法、大气压CVD(APCVD)方法和等离子体增强CVD(PECVD)方法。另外，可以结合CVD方法使用SiH4，且成为第一缓冲层105的所获非晶硅层可以形成得含氢。而且，第一缓冲层105可以形成至约500
Figure C200510073821D0006152636QIETU
至约1000
Figure C200510073821D0006152636QIETU
厚。
形成第一缓冲层105的非晶硅层可以具有约50％的透射率，其至少部分地阻挡外部光。第一缓冲层105还可以至少部分地阻挡由于显示器中的TFT的互连线和金属层引起的、反射至平板显示器外部的光。不需要的外部光和反射至外部的光降低显示器的对比度，减少这样的不需要的光改善了所得显示装置的对比率。另外，通过反射区中金属电极引起的外部光的反射减少了从显示装置发射的光的对比率，且非晶硅层的部分透射率减少了这样的反射，以使可以提高对比率而不需要在显示器外部设置起偏器。
在形成第一缓冲层105之后，在第一缓冲层105上形成第二缓冲层110。第二缓冲层110可以通过任何CVD方法形成。
另外，第二缓冲层110可以由氧化硅(例如SiO2)层或氮化硅(SiNx)层形成，且优选地由氧化硅(例如SiO2)形成。第二缓冲层110的厚度可以为约
Figure C200510073821D00071
至约
Figure C200510073821D00072
应当注意第二缓冲层110优选地具有至少
Figure C200510073821D00073
的厚度以更好地阻挡可能从衬底100扩散入相邻的半导体层的碱和其它杂质。
在部分第二缓冲层110上形成非晶硅层。非晶硅层可以由CVD方法形成，诸如LPCVD方法、APCVD方法和PECVD方法。非晶硅层被结晶且然后被构图以形成半导体层115。结晶方法可以是准分子激光退火(ELA)方法、连续横向固化(SLS)方法、金属诱发结晶(MIC)方法和金属诱发横向结晶(MILC)方法的任意之一。
在结晶工艺之后构图结晶的硅层以由此形成半导体层115。
或者，可以这样形成半导体层115：首先形成和构图非晶硅层，且然后结晶。
参考图1B，在半导体层115和第二缓冲层110上沉积栅极绝缘层120。栅极绝缘层120可以由任何众所周知的适于栅极绝缘体的介电材料制成，例如，诸如氧化硅(例如SiO2)或氮化硅(SiNx)。
然后可以在栅极绝缘层120上形成栅电极125。可以通过首先在半导体层115上的部分栅极绝缘层120上形成导电层且然后构图该导电层形成栅电极125。导电层可以是金属、结晶硅材料和透明导电材料。
在形成栅电极125之后，利用栅电极125作为掩模将离子注入部分半导体层115。通过离子注入的方法，在半导体层115中形成源极区和漏极区，从而半导体层115包括源极区、漏极区和其间的沟道区。然后在栅电极上方且于其每侧上形成层间绝缘层130。层间绝缘层130可以由任何适当的介电材料制成，例如，诸如氧化硅(例如SiO2)或氮化硅(SiNx)。
在栅电极125的每侧通过层间绝缘层130和栅极绝缘层120形成接触孔以暴露半导体层115的源极区和漏极区。然后在层间绝缘层120上和在接触孔内沉积并构图导电层以形成源电极135a和漏电极135b。源电极135a与半导体层的源极区电连接而漏电极135b与漏极区电连接。导电层可以由导电材料形成，该材料从包括金属、晶体硅和透明导电体的组选择。
参考图1C，在层间绝缘层130上形成绝缘层140，且绝缘层140经受热处理。在图1C所示的实施例中，保留于第一缓冲层105的非晶硅中的氢可以扩散并渗透入第二缓冲层110且进一步扩散入半导体层115的结晶硅中。作为迁移氢的结果，在执行结晶工艺之后在半导体层115的结晶硅中形成的缺陷被氢钝化。半导体层115的氢钝化导致半导体层115中的缺陷减少。通过减少半导体层115中的缺陷，可以为所得TFT获得稳定和/或改善的电性能。例如，由于氢迁移入半导体层115引起的钝化，诸如由于半导体层115的晶体缺陷引起的阈值电压的不稳定和迁移率的降低可以得到改善。应当注意在第一缓冲层105为超过
Figure C200510073821D00081
的实施例中，过量的氢可能被引入半导体层115。半导体层115中的过量氢需要优选地被减小或避免，因为在进行钝化时将劣化半导体层115的半导体性能。因此，第一半导体层105的厚度优选在约
Figure C200510073821D00082
至约
Figure C200510073821D00083
在绝缘层140中形成通孔之后，在绝缘层140的部分上形成像素电极150。另外，形成像素电极150与漏电极135b或源电极135a电接触。特别地，应当注意当本发明的TFT被引入平板显示装置时，可以选择源电极135a或者漏电极135b使之连接像素电极150。在形成像素电极150之后，在像素电极150上形成绝缘层。该绝缘层被构图以保留像素开口区，该开口区令部分像素电极被暴露，具有像素开口区的绝缘层形成像素界定层(PDL)160。像素界定层160的顶表面可以高于像素电极150的上表面，且在像素开口区下暴露像素电极150。
在形成像素界定层160之后，在暴露的部分像素电极150上形成发射层170，且在发射层上形成反电极180以完成平板显示器。通过以上方法形成的平板显示器可以是有机电致发光显示器(OELD)或液晶显示器。
当平板显示器是OELD型平板显示器时，至少由有机物形成的一层有机材料层可以在发射层170的上或下形成，该有机物从包括空穴注入材料、空穴传输材料、空穴阻挡材料和电子注入材料的有机材料组中选择。另外，OELD型平板显示器的反电极180作为OELD的阴极或阳极，且可以与像素电极150一起作为OELD的电极。
或者，图1C显示如上所述制造的平板显示器的本发明的实施例的横截面图。平板显示器包括由非晶硅层形成的第一缓冲层105，该层位于衬底100上。第一缓冲层105可以包含氢且优选地为约
Figure C200510073821D00091
至约
Figure C200510073821D00092
厚。对于第一缓冲层105，约
Figure C200510073821D00093
至约的厚度是优选的，因为如果第一缓冲层105具有超过约
Figure C200510073821D00095
的厚度，则在钝化期间过量的氢将被引入相邻的半导体层。
如上所述，在钝化期间过量的氢将劣化邻近半导体层的电性能。更具体地，包含于第一缓冲层105中的氢在随后的热处理期间倾向于钝化在邻近半导体层中保留的某些悬挂键，其中该热处理减少半导体层中的缺陷。另外，第一缓冲层105的非晶硅层的透射率优选为约50％，其导致外部光的阻挡。通过阻挡外部光，由于外界光从平板显示器的TFT和互连线反射引起的光漫射问题得到减少。另外，通过第一缓冲层105的低反射率，由于显示器的发射区中的金属电极引起的外部光的反射减少，从而可以改善显示装置的对比率。因此，不需要在显示器外设置的以减少不需要的反射和改善显示器的对比率的起偏器。
第二缓冲层110设置于第一缓冲层105上。第二缓冲层110可以由氧化硅(例如SiO2)或氮化硅(SiNx)形成，且优选地由氧化硅形成(例如SiO2)。第二缓冲层可以为约
Figure C200510073821D00096
至约厚，且优选具有至少的厚度以较好阻挡从下面的衬底100通过第二缓冲层110扩散至相邻层的杂质。半导体层115设置于第二缓冲层110上。半导体层115可以由结晶的非晶硅形成。
栅极绝缘层120设置于第二缓冲层110和半导体层115上。栅电极125设置于半导体层115上的栅极绝缘层120上。层间绝缘层130形成于栅电极125上的栅极绝缘层120上。另外，源电极135a和漏电极135b通过在层间绝缘层130和栅极绝缘层120中的接触孔设置以连接至半导体层115。
绝缘层140设置于源电极135a和漏电极135b的上部分上和层间绝缘层130上。通过绝缘层140形成通孔用于暴露TFT的漏电极135b，且像素电极150位于与通过通孔暴露的漏电极135b电接触之处。或者，通孔可以暴露源电极135a，且设置的像素电极150与其电接触。
像素界定层(PDL)160形成于像素电极150的边缘，通过像素开口区令部分像素电极150被暴露。因此像素界定层160通过暴露部分像素电极150界定了像素电极150的像素开口区。像素界定层160还覆盖没有被像素电极150覆盖的部分绝缘层140。发射层170设置于像素开口区内像素电极150的暴露部分上，且反电极180设置于发射层170和像素界定层160上以由此完成平板显示器。平板显示器可以或者是有机电致发光显示器(OELD)或液晶显示器(LCD)。
当平板显示器是OELD型时，至少由有机物形成的一层有机材料层可以在发射层170的上或下形成，该有机物从包括空穴注入材料、空穴传输材料、空穴阻挡材料和电子注入材料的有机材料组中选择。另外，当有机层存在时，反电极180可以作为OELD的阴极或者阳极。因此，有机层与像素电极150一起作为OELD的电极。
图2A、图2B和2C是示出本发明的第二实施例的制造TFT的方法的横截面图。
参考图2A，衬底200具有发射区B和非发射区A。第一缓冲层205可以在衬底的非发射区A和发射区B中由非晶硅形成。第一缓冲层205的非晶硅优选地通过化学气相沉积(CVD)工艺形成。CVD方法可以是任何CVD工艺，诸如低压CVD(LCVD)工艺、大气压CVD(APCVD)工艺和等离子体增强CVD(PECVD)工艺。另外，也可以在CVD工艺中使用SiH4，以形成含氢的第一缓冲层205。
在沉积之后构图沉积的非晶硅层以形成第一缓冲层205。在一些实施例中，例如诸如图2A所示的实施例，为了进一步提高发射的光的透射率，去除发射区B中沉积的非晶硅。因此，在衬底200的发射区B上没有第一缓冲层205形成。另外，第一缓冲层205可以为约500
Figure C200510073821D0006152636QIETU
至约1000
Figure C200510073821D0006152636QIETU
厚。
应当注意形成第一缓冲层205的非晶硅的透射率低。因此，第一缓冲层205可以阻挡至少一些平板显示器外部的光。另外，第一缓冲层205可以阻挡至少一些入射进平板显示器且通过平板显示器中形成的不同反射层反射至外部的光。通过阻挡至少一些外部和内部的反射光，平板显示器的对比率可以得到改善。因此，用于在第一缓冲层205中形成黑底的附加的步骤是有益的但不是必须的，且可以被消减以简化整体工艺。
第二缓冲层210形成于构图的第一缓冲层205和衬底200上。第二缓冲层210可以通过任何CVD工艺形成，诸如LPCVD工艺、APCVD工艺和PECVD工艺。
另外，第二缓冲层210可以由氧化硅(例如SiO2)或氮化硅(SiNx)形成，且第二缓冲层210的厚度可以为从约
Figure C200510073821D00101
至约
Figure C200510073821D00102
第二缓冲层210优选地具有至少1000
Figure C200510073821D0006152636QIETU
的厚度以更好地阻挡碱杂质，否则该杂质可以从衬底200扩散入随后形成的半导体层。另外，第二缓冲层210优选地由氧化硅(例如SiO2)形成。
然后在第一缓冲层205的区域中的第二缓冲层210上形成非晶硅层。非晶硅可以由包括LPCVD工艺、APCVD工艺和PECVD工艺的任一种CVD工艺形成。
在沉积非晶硅层之后，非晶硅被结晶。非晶硅可以通过任何结晶方法结晶，如结晶方法可以是准分子激光退火(ELA)方法、连续横向固化(SLS)方法、金属诱发结晶(MIC)方法和金属诱发横向结晶(MILC)方法。在非晶硅层结晶之后，所获结晶硅层被构图以形成半导体层215。在备选的实施例中，半导体层215可以通过首先形成并构图非晶硅层且然后结晶构图的非晶硅形成。
参考图2B，在半导体层215和第二缓冲层210上形成栅极绝缘层220。栅极绝缘层220可以由介电材料制成，例如，诸如氧化硅(例如SiO2)或氮化硅(SiNx)。
然后可以在栅极绝缘层220上形成栅电极225。栅电极225可以由导电层形成，该导电层首先形成然后被构图。导电层的材料可以是任何从包括金属、结晶硅材料和透明导电材料构成的导电材料组中选择的材料。
在形成栅电极225之后，利用栅电极225作为掩模将离子注入半导体层215。离子注入在半导体层215中形成源极区和漏极区，从而半导体层215包括源极区、漏极区和其间的沟道区。层间绝缘层230形成于栅极绝缘层220和栅电极225上。层间绝缘层230可以由介电材料制成，例如，诸如氧化硅(例如SiO2)或氮化硅(SiNx)。
在形成层间绝缘层230之后，通过其形成接触孔以暴露半导体层215的源极区和漏极区。然后在层间绝缘层230上和接触孔内沉积和构图导电层以形成源电极235a和漏电极235b。源电极235a和漏电极235b分别电连接于源极和漏极区。导电层可以由诸如金属、晶体硅和透明导电材料的这样的材料制成。
图2C显示与像素电极245连接的TFT的源电极235a和漏电极235b。
更具体地，图2C显示了形成于层间绝缘层230和源电极235a和漏电极235b上且经受了热处理的钝化层240。所示实施例中，第一缓冲层205的非晶硅中保留的氢迁移入第二缓冲层210且扩散入半导体层215的晶体硅中。作为氢扩散入半导体层215的结果，在结晶工艺之后在晶体硅中形成的缺陷被氢钝化。晶体硅的氢钝化导致半导体层215中的缺陷减小。
应当注意当第一缓冲层205超过1000
Figure C200510073821D0006152636QIETU
厚时，过量的氢可能被引入半导体层215，这可能在进行钝化时劣化半导体的电性能。因此，第一缓冲层205优选为约
Figure C200510073821D00121
至约厚，以减少从第一缓冲层205迁移入半导体层215的氢。作为钝化的结果，半导体层215的晶体缺陷可以被减少，且使阈值电压更稳定且增加空穴和电子迁移率。因此，可以制造具有相对稳定电性能的半导体层215。
然后在钝化层240中形成通孔，且形成像素电极245与漏电极235b电接触。应当注意通过在合适的位置形成通孔，像素电极245可以连接源电极235a或者漏电极235b。在像素电极245上形成绝缘层。该绝缘层在像素电极240以上的区域中被构图以形成具有像素开口区的像素界定层(PDL)250。结果，像素电极245在像素界定层250的像素开口区之下被暴露。然后在通过像素界定层250的像素开口区暴露的部分像素电极245上形成发射层255。然后在发射层255上形成反电极260以完成平板显示器的制作。
平板显示器可以是有机电致发光显示器(OELD)或液晶显示器。当平板显示器是OELD平板显示器时，可以附加地至少由一种有机物在发射层170的上或下形成一层，该有机物从包括空穴注入材料、空穴传输材料、空穴阻挡材料和电子注入材料的有机材料组中选择。采用附加的有机材料层，反电极260可以作为OELD的阴极或者阳极，且，与像素电极150一起通常作为OELD的电极。
或者，图2C也显示如上所述制造的平板显示器的本发明的实施例的横截面图。平板显示器包括由非晶硅层形成的第一缓冲层205，该层位于衬底200上，衬底200具有发射区B和非发射区A。第一缓冲层205基本只设置于非发射区A中以进一步提高发射光的透射率，且可以含氢。
第二缓冲层210设置于第一缓冲层205和部分衬底200上。第二缓冲层210可以由氧化硅(例如SiO2)或氮化硅(SiNx)形成，且可以具有约
Figure C200510073821D00123
至约
Figure C200510073821D00124
的厚度。第二缓冲层210优选具有至少
Figure C200510073821D00125
的厚度以较好阻挡从下面的衬底200通过第二缓冲层210迁移入上层的杂质。第二缓冲层210优选由氧化硅(例如SiO2)形成。
半导体层215设置于第一缓冲层205上的第二缓冲层210上。半导体层115可以由非晶硅形成，该非晶硅首先在第二缓冲层210上形成且然后被结晶。结晶方法可以是任何结晶方法，诸如准分子激光退火(ELA)方法、连续横向固化(SLS)方法、金属诱发结晶(MIC)方法和金属诱发横向结晶(MILC)方法。
应当注意，第一缓冲层205中包含的氢可以扩散入半导体层215且在随后的热处理中钝化保留于半导体层215中的悬挂键且由此减少半导体层215中的缺陷。但是，当第一缓冲层205具有超过约
Figure C200510073821D00131
的厚度时，在进行钝化工艺时过量的氢可能被引入半导体层215，导致半导体层215的半导体性能的退化。因此，优选形成第一缓冲层为约
Figure C200510073821D00132
至约厚。另外，形成第一缓冲层205的非晶硅材料由于其低透射率阻挡至少一些外部光。因此，第一缓冲层205可以作为黑底，减小由平板显示器中的TFT和互连线引起的光反射，由此改善显示器对比度。
栅极绝缘层220设置于半导体层215和第二缓冲层210上。栅电极225设置于半导体层215上的栅极绝缘层220上。层间绝缘层230形成于栅极绝缘层220上且在栅电极225的上方。另外，源电极235a和漏电极235b形成于通过层间绝缘层230和栅极绝缘层220的通孔中以分别电连接至半导体层215中的源极区和漏极区。
钝化层240设置于源电极235a和漏电极235b上且在层间绝缘层230的上方。在钝化层240中形成通孔用于暴露TFT的漏电极235b，且像素电极245通过通孔连接于漏电极235b。在备选的实施例中，通孔可以通过钝化层240形成至源电极235a，且像素电极与源电极235a电连接。
像素界定层(PDL)250设置于像素电极245上。在形成像素界定层250之后，沿由像素界定层250所界定的像素开口区暴露像素电极245。然后发射层255设置于像素电极245的暴露区域上，且反电极260设置于发射层255和像素界定层260上以完成平板显示器。平板显示器可以是有机电致发光显示器(OELD)或液晶显示器(LCD)。
当平板显示器是OELD时，至少一种有机材料可以在发射层255的上或下形成，该有机物从包括空穴注入材料、空穴传输材料、空穴阻挡材料和电子注入材料的有机材料组中选择。另外，反电极260可以作为OELD的阴极或者阳极，而且，与像素电极245一起作为OELD的电极。
如上所述，一种TFT，一种引入该TFT的平板显示器和制造两者的方法具有在衬底的整个表面上形成的双缓冲层，且包括在双缓冲层之一中的非晶硅。非晶硅层阻挡至少部分外部光。因此，从形成在平板显示器中的层的光反射导致的漫反射得到减少或消除。减少这样不需要的反射提高了平板显示器的对比率而不需要起偏器，减少了制造成本且改善了产率。
还应当注意当源电极和漏电极经受接触热处理时，在第一缓冲层的非晶硅中保留的氢可以扩散入半导体层的晶体硅且减少其中的缺陷。换言之，可以通过由非晶硅层形成的缓冲层中保留的氢获得氢钝化效应，而不需要独立的氢钝化工艺，该工艺一般应用于低温多晶硅(LTPS)工艺。另外，构图的非晶硅层用作缓冲层，且不需要形成黑底的额外的工艺，制造成本相应减少且产率提高。
对于本领域的技术人员显而易见的是，可以在不脱离本发明的精神和范围的条件下在本发明中作出各种修改和变化。因此，只要这些修改和变化落在所附权利要求和其等价物所界定的范围内，本发明意于覆盖本发明的修改和变化。
本申请要求于2004年5月28日申请的韩国专利申请No.10-2004-0038528的优先权和权益，其全部内容引入作为参考。

Claims (18)

1.一种薄膜晶体管，包括：
衬底；
包含氢的非晶硅第一缓冲层，形成于所述衬底上；
第二缓冲层，形成于所述第一缓冲层上，所述第二缓冲层包括氮化硅；
半导体层，形成于所述第二缓冲层上；和
栅电极，形成于所述半导体层上，
其中所述半导体层中的缺陷被从所述第一缓冲层迁移的氢钝化。
2.如权利要求1所述的薄膜晶体管，其中所述第一缓冲层为约至约厚。
3.如权利要求1所述的薄膜晶体管，其中所述半导体层包括多晶硅。
4.如权利要求1所述的薄膜晶体管，其中所述第二缓冲层为约
Figure C200510073821C00023
至约厚。
5.一种使用权利要求1所述的薄膜晶体管的平板显示器。
6.如权利要求5所述的平板显示器，其中所述平板显示器是有机电致发光显示器或液晶显示器。
7.一种平板显示器，包括：
衬底，包括发射区和非发射区；
包含氢的第一缓冲层，包含设置于所述衬底的非发射区上的非晶硅且暴露所述衬底的发射区；
第二缓冲层，至少设置于所述第一缓冲层上，所述第二缓冲层包括氮化硅；
半导体层，形成于所述第二缓冲层上；和
栅电极，形成于所述半导体层上，
其中所述半导体层中的缺陷被从所述第一缓冲层迁移的氢钝化。
8.如权利要求7所述的平板显示器，其中所述第二缓冲层为约至约
Figure C200510073821C00026
厚。
9.如权利要求7所述的平板显示器，其中所述第一缓冲层为约
Figure C200510073821C00027
至约
Figure C200510073821C00028
厚。
10.如权利要求7所述的平板显示器，其中所述半导体层包括结晶的非晶硅。
11.如权利要求10所述的平板显示器，其中所述结晶的非晶硅通过准分子激光退火方法、连续横向固化方法、金属诱发结晶方法和金属诱发横向结晶方法之一制作。
12.如权利要求7所述的平板显示器，其中所述平板显示器是有机电致发光显示器或液晶显示器。
13.一种制造薄膜晶体管的方法，包括：
在衬底上形成包括包含氢的非晶硅层的第一缓冲层；
在所述第一缓冲层上形成第二缓冲层，所述第二缓冲层包括氮化硅；
在所述第二缓冲层上形成半导体层；和
在所述半导体层上形成栅电极，
其中所述半导体层中的缺陷被从所述第一缓冲层迁移的氢钝化。。
14.如权利要求13所述的方法，其中所述第一缓冲层为约至约
Figure C200510073821C00032
厚。
15.如权利要求13所述的方法，其中所述第二缓冲层为约
Figure C200510073821C00033
至约厚。
16.如权利要求13所述的方法，其中形成所述半导体层包括，在所述第二缓冲层上形成并结晶非晶硅层。
17.如权利要求16所述的方法，还包括形成与所述半导体层电接触的源电极和漏电极。
18.如权利要求16所述的方法，其中形成结晶的非晶硅层包括，准分子激光退火方法、连续横向固化方法、金属诱发结晶方法和金属诱发横向结晶方法中任意一种结晶工艺。
CNB2005100738219A 2004-05-28 2005-05-24 薄膜晶体管、具有该晶体管的平板显示器及其制造方法 Expired - Fee Related CN100481511C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR38528/04 2004-05-28
KR1020040038528A KR100601374B1 (ko) 2004-05-28 2004-05-28 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치

Publications (2)

Publication Number Publication Date
CN1702532A CN1702532A (zh) 2005-11-30
CN100481511C true CN100481511C (zh) 2009-04-22

Family

ID=35424191

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100738219A Expired - Fee Related CN100481511C (zh) 2004-05-28 2005-05-24 薄膜晶体管、具有该晶体管的平板显示器及其制造方法

Country Status (4)

Country Link
US (1) US7554118B2 (zh)
JP (1) JP5085010B2 (zh)
KR (1) KR100601374B1 (zh)
CN (1) CN100481511C (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424784B1 (ko) * 2006-01-10 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 제조방법
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
TWI306364B (en) * 2006-12-29 2009-02-11 Ind Tech Res Inst Flexible display panel device
KR100807562B1 (ko) * 2007-01-10 2008-02-28 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 포함하는 평판표시장치
KR100989123B1 (ko) * 2008-10-15 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법 및 그를 이용한 유기전계발광표시장치
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP5836680B2 (ja) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101857248B1 (ko) 2011-03-21 2018-05-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130006945A (ko) * 2011-06-27 2013-01-18 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
US20130146875A1 (en) * 2011-12-13 2013-06-13 Universal Display Corporation Split electrode for organic devices
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR102013317B1 (ko) * 2012-12-05 2019-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102148478B1 (ko) * 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102316103B1 (ko) * 2014-12-02 2021-10-26 엘지디스플레이 주식회사 수소 공급 박막을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN105720106B (zh) * 2014-12-05 2019-04-26 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
CN105655353A (zh) * 2016-01-21 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板结构及其制作方法
KR20180079577A (ko) 2016-12-30 2018-07-11 엘지디스플레이 주식회사 표시장치
CN109031742B (zh) * 2018-07-26 2021-01-22 京东方科技集团股份有限公司 显示基板的制造方法、显示基板及显示装置
US11925078B2 (en) 2018-09-21 2024-03-05 Sharp Kabushiki Kaisha Display device including frame region, and bending region around display region
KR102635709B1 (ko) * 2018-11-08 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111312660B (zh) * 2020-02-25 2022-08-09 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185735A (ja) * 1989-12-14 1991-08-13 Canon Inc 半導体装置の製造方法
JP2000323735A (ja) * 1999-05-10 2000-11-24 Mitsubishi Electric Corp 光起電力装置の製造方法及び光起電力装置
JP3605823B2 (ja) * 2001-08-03 2004-12-22 日本電気株式会社 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
JP2003100629A (ja) * 2001-09-19 2003-04-04 Sharp Corp 半導体装置及びその製造方法
JP3845566B2 (ja) * 2001-10-03 2006-11-15 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR100894651B1 (ko) * 2002-07-08 2009-04-24 엘지디스플레이 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20040032401A (ko) 2002-10-09 2004-04-17 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
TW573364B (en) 2003-01-07 2004-01-21 Au Optronics Corp Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer
JP4547857B2 (ja) * 2003-01-08 2010-09-22 セイコーエプソン株式会社 トランジスタの製造方法

Also Published As

Publication number Publication date
JP5085010B2 (ja) 2012-11-28
JP2005340775A (ja) 2005-12-08
US7554118B2 (en) 2009-06-30
US20050263761A1 (en) 2005-12-01
KR20050113040A (ko) 2005-12-01
CN1702532A (zh) 2005-11-30
KR100601374B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
CN100481511C (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
US8273638B2 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
KR100376956B1 (ko) 표시장치및그제조방법
US7588981B2 (en) Semiconductor device and manufacturing method thereof
KR20050058395A (ko) 박막 회로 소자를 포함하는 전자 디바이스의 제조 방법
KR100334406B1 (ko) 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
KR20070024142A (ko) 박막트랜지스터 및 그 제조 방법
KR100489167B1 (ko) 박막트랜지스터 및 그 제조방법
KR20050110345A (ko) 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
KR100635062B1 (ko) 유기전계발광 표시장치
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR100390457B1 (ko) 박막트랜지스터의 구조 및 제조 방법
KR100761072B1 (ko) 평판표시장치와 그 제조방법
JP2776411B2 (ja) 順スタガ型薄膜トランジスタ及びその製造方法
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101392330B1 (ko) 평판표시패널 및 그 제조방법
KR20050077049A (ko) 박막 트랜지스터의 형성 방법
KR20060070858A (ko) 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR20010082829A (ko) 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법
JPH10133226A (ja) 液晶駆動装置およびその製造方法
JPS61208267A (ja) 薄膜電界効果トランジスタの製造方法
KR20040068736A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121023

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121023

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20170524

CF01 Termination of patent right due to non-payment of annual fee