JP2776411B2 - 順スタガ型薄膜トランジスタ及びその製造方法 - Google Patents
順スタガ型薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2776411B2 JP2776411B2 JP7274422A JP27442295A JP2776411B2 JP 2776411 B2 JP2776411 B2 JP 2776411B2 JP 7274422 A JP7274422 A JP 7274422A JP 27442295 A JP27442295 A JP 27442295A JP 2776411 B2 JP2776411 B2 JP 2776411B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- insulating substrate
- light
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、順スタガ型薄膜ト
ランジスタ及びその製造方法に関し、特に、液晶ディス
プレイやイメージセンサ等の薄膜集積回路に使用され
る、チャネル層にポリシリコン膜を用いた、順スタガ型
薄膜トランジスタ及びその製造方法に関する。
ランジスタ及びその製造方法に関し、特に、液晶ディス
プレイやイメージセンサ等の薄膜集積回路に使用され
る、チャネル層にポリシリコン膜を用いた、順スタガ型
薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ装置は、情報化
社会において、ますます重要な位置を占めるようになっ
てきている。同時に、液晶ディスプレイ装置の大画面
化、高精細度化への要求も高まってきている。ところ
が、液晶ディスプレイ装置の分野で現在主流となってい
る技術は、表示部の薄膜トランジスタをアモルファスシ
リコンを用いて形成するとともに、駆動回路として単結
晶シリコンを用いたＬＳＩを形成し、このＬＳＩを薄膜
トランジスタが形成された基板にＴＡＢ方式等の技術を
用いて接続するというものであり、比較的電子移動度の
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、大画面で高精細な液晶ディスプレイ装置を実現す
ること困難である。そこで、アモルファスシリコンより
も電子移動度の大きいポリシリコンを活性層とする薄膜
トランジスタが注目されている。
社会において、ますます重要な位置を占めるようになっ
てきている。同時に、液晶ディスプレイ装置の大画面
化、高精細度化への要求も高まってきている。ところ
が、液晶ディスプレイ装置の分野で現在主流となってい
る技術は、表示部の薄膜トランジスタをアモルファスシ
リコンを用いて形成するとともに、駆動回路として単結
晶シリコンを用いたＬＳＩを形成し、このＬＳＩを薄膜
トランジスタが形成された基板にＴＡＢ方式等の技術を
用いて接続するというものであり、比較的電子移動度の
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、大画面で高精細な液晶ディスプレイ装置を実現す
ること困難である。そこで、アモルファスシリコンより
も電子移動度の大きいポリシリコンを活性層とする薄膜
トランジスタが注目されている。
【０００３】また、上記のように液晶ディスプレイ装置
の大画面化、高精細度化が進む一方で、液晶ディスプレ
イ装置の用途の多様化により、薄型化、小型化に対する
要求も強い。この要求に対応するため、アクティブマト
リクス基板上に、駆動回路をも薄膜トランジスタで形成
しようとする試みがなされている。この場合、駆動回路
用のトランジスタは、動作速度や駆動能力等を考慮する
と、アモルファスシリコンを用いて形成することは好ま
しいことではなく、ここでもポリシリコンを用いること
が望まれる。
の大画面化、高精細度化が進む一方で、液晶ディスプレ
イ装置の用途の多様化により、薄型化、小型化に対する
要求も強い。この要求に対応するため、アクティブマト
リクス基板上に、駆動回路をも薄膜トランジスタで形成
しようとする試みがなされている。この場合、駆動回路
用のトランジスタは、動作速度や駆動能力等を考慮する
と、アモルファスシリコンを用いて形成することは好ま
しいことではなく、ここでもポリシリコンを用いること
が望まれる。
【０００４】なお、ポリシリコンを用いた薄膜トランジ
スタをアクティブマトリクス基板上に形成する方法とし
ては、プロセス温度の低温化、及びスループットの向上
が見込まれるレーザーアニール法が有望視されている。
スタをアクティブマトリクス基板上に形成する方法とし
ては、プロセス温度の低温化、及びスループットの向上
が見込まれるレーザーアニール法が有望視されている。
【０００５】以上のように、ポリシリコンを用いた薄膜
トランジスタの液晶ディスプレイ装置への適用が期待さ
れているが、一般に、ポリシリコン薄膜トランジスタ
は、アモルファスシリコン薄膜トランジスタに比べてリ
ーク電流が大きく、液晶ディスプレイ装置の表示部に用
いた場合には、映像信号の保持特性が悪くなるという欠
点がある。このリーク電流の増大は、ドレイン端付近に
存在する結晶粒界に電界がかかるとき、電界に伴う粒界
トラップを介したキャリア発生に基づく電界エミッショ
ン電流が助長されることに起因する。
トランジスタの液晶ディスプレイ装置への適用が期待さ
れているが、一般に、ポリシリコン薄膜トランジスタ
は、アモルファスシリコン薄膜トランジスタに比べてリ
ーク電流が大きく、液晶ディスプレイ装置の表示部に用
いた場合には、映像信号の保持特性が悪くなるという欠
点がある。このリーク電流の増大は、ドレイン端付近に
存在する結晶粒界に電界がかかるとき、電界に伴う粒界
トラップを介したキャリア発生に基づく電界エミッショ
ン電流が助長されることに起因する。
【０００６】このようなリーク電流の増大を防ぐため
に、ドレイン端の電界を緩和するためのトランジスタ構
造、例えば、デュアルゲート構造、ＬＤＤ（低濃度注入
ドレイン）構造、及び順スタガ構造等が考案されてい
る。
に、ドレイン端の電界を緩和するためのトランジスタ構
造、例えば、デュアルゲート構造、ＬＤＤ（低濃度注入
ドレイン）構造、及び順スタガ構造等が考案されてい
る。
【０００７】また、レーザアニールポリシリコン膜を用
いた薄膜トランジスタは、アモルファスシリコン膜を用
いた薄膜トランジスタに比べ、電気的特性にバラツキが
生じ易いという欠点がある。したがって、このような薄
膜トランジスタを用いてアクティブマトリックスを構成
した場合、各薄膜トランジスタの電気的特性にバラツキ
があるため、表示むらが著しくなり、大画面のディスプ
レイ装置で高精細な表示ができない。
いた薄膜トランジスタは、アモルファスシリコン膜を用
いた薄膜トランジスタに比べ、電気的特性にバラツキが
生じ易いという欠点がある。したがって、このような薄
膜トランジスタを用いてアクティブマトリックスを構成
した場合、各薄膜トランジスタの電気的特性にバラツキ
があるため、表示むらが著しくなり、大画面のディスプ
レイ装置で高精細な表示ができない。
【０００８】このような電気的特性のバラツキを低減す
るために、活性層ポリシリコンを２つの層で構成した薄
膜トランジスタが考案されている。
るために、活性層ポリシリコンを２つの層で構成した薄
膜トランジスタが考案されている。
【０００９】活性層ポリシリコン層を２層有する従来の
順スタガ型薄膜トランジスタを図５に示す。この薄膜ト
ランジスタは、例えばガラス等の絶縁性基板５０１上に
島状に形成された２つのソース・ドレイン層５０２と、
これらソース・ドレイン層５０２を覆うように基板５０
１上に形成された２層ポリシリコン層５０３と、さらに
２層ポリシリコン層５０３を覆うように形成されたゲー
ト絶縁膜５０４と、ゲート絶縁膜５０４上に形成された
ゲート電極５０５と、ゲート絶縁膜５０４及び２層ポリ
シリコン膜５０３に形成されたコンタクトホールを介し
てソース・ドレイン層５０２に接触する金属配線５０６
とを有している。
順スタガ型薄膜トランジスタを図５に示す。この薄膜ト
ランジスタは、例えばガラス等の絶縁性基板５０１上に
島状に形成された２つのソース・ドレイン層５０２と、
これらソース・ドレイン層５０２を覆うように基板５０
１上に形成された２層ポリシリコン層５０３と、さらに
２層ポリシリコン層５０３を覆うように形成されたゲー
ト絶縁膜５０４と、ゲート絶縁膜５０４上に形成された
ゲート電極５０５と、ゲート絶縁膜５０４及び２層ポリ
シリコン膜５０３に形成されたコンタクトホールを介し
てソース・ドレイン層５０２に接触する金属配線５０６
とを有している。
【００１０】なお、２層ポリシリコン層５０３は、膜厚
の１／２程度の細かい多数の結晶粒で構成され、結晶粒
界５０７が存在する。
の１／２程度の細かい多数の結晶粒で構成され、結晶粒
界５０７が存在する。
【００１１】
【発明が解決しようとする課題】従来の順スタガ型薄膜
トランジスタでは、電気的特性のばらつきを抑えるため
に、活性層であるポリシリコン層を２層にしている。し
かしながら、ポリシリコン層はその粒径が小さいため
に、２層にするとリーク電流が大きくなるという問題点
がある。このリーク電流の増大は、その構造をリーク電
流を抑える順スタガ型としているにもかかわらず、１０
-11 Ａにも達する。
トランジスタでは、電気的特性のばらつきを抑えるため
に、活性層であるポリシリコン層を２層にしている。し
かしながら、ポリシリコン層はその粒径が小さいため
に、２層にするとリーク電流が大きくなるという問題点
がある。このリーク電流の増大は、その構造をリーク電
流を抑える順スタガ型としているにもかかわらず、１０
-11 Ａにも達する。
【００１２】本発明は、低リーク電流で、なおかつ電気
的特性のバラツキが少ない構造の薄膜トランジスタ及び
その製造方法を提供することを目的とする。
的特性のバラツキが少ない構造の薄膜トランジスタ及び
その製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明によれば、絶縁性
基板上に島状に形成された２つのソース・ドレイン層
と、該２つのソース・ドレイン層を覆うように前記絶縁
性基板上に形成された活性層とを有する順スタガ型薄膜
トランジスタにおいて、前記活性層の前記２つのソース
・ドレイン層の互いに対向する側面に接する領域を１層
のポリシリコン層とし、前記活性層の他の領域を２層の
ポリシリコン層としたことを特徴とする順スタガ型薄膜
トランジスタが得られる。
基板上に島状に形成された２つのソース・ドレイン層
と、該２つのソース・ドレイン層を覆うように前記絶縁
性基板上に形成された活性層とを有する順スタガ型薄膜
トランジスタにおいて、前記活性層の前記２つのソース
・ドレイン層の互いに対向する側面に接する領域を１層
のポリシリコン層とし、前記活性層の他の領域を２層の
ポリシリコン層としたことを特徴とする順スタガ型薄膜
トランジスタが得られる。
【００１４】本発明によれば、絶縁性基板上に島状に形
成された２つのソース・ドレイン層と、該２つのソース
・ドレイン層を覆うように前記絶縁性基板上に形成され
た活性層とを有する順スタガ型薄膜トランジスタの製造
方法において、前記活性層を形成するために、シリコン
膜を堆積する工程と、前記シリコン膜上に透光膜を堆積
する透光膜堆積工程と、前記透光膜を通して前記シリコ
ン膜にレーザ光を照射し、前記２つのソース・ドレイン
層の互いに対向する側面に接する領域を１層のポリシリ
コン層にするとともに、他の領域を２層のポリシリコン
層に変化させる工程とを含むことを特徴とする順スタガ
型薄膜トランジスタの製造方法が得られる。
成された２つのソース・ドレイン層と、該２つのソース
・ドレイン層を覆うように前記絶縁性基板上に形成され
た活性層とを有する順スタガ型薄膜トランジスタの製造
方法において、前記活性層を形成するために、シリコン
膜を堆積する工程と、前記シリコン膜上に透光膜を堆積
する透光膜堆積工程と、前記透光膜を通して前記シリコ
ン膜にレーザ光を照射し、前記２つのソース・ドレイン
層の互いに対向する側面に接する領域を１層のポリシリ
コン層にするとともに、他の領域を２層のポリシリコン
層に変化させる工程とを含むことを特徴とする順スタガ
型薄膜トランジスタの製造方法が得られる。
【００１５】また、本発明によれば、前記活性層と前記
絶縁性基板との界面が、前記絶縁性基板と前記ソース・
ドレイン層との界面よりも低位置となるように、前記活
性層を形成する以前に、前記絶縁性基板を選択的にエッ
チングする工程を含むことを特徴とする順スタガ型薄膜
トランジスタの製造方法が得られる。
絶縁性基板との界面が、前記絶縁性基板と前記ソース・
ドレイン層との界面よりも低位置となるように、前記活
性層を形成する以前に、前記絶縁性基板を選択的にエッ
チングする工程を含むことを特徴とする順スタガ型薄膜
トランジスタの製造方法が得られる。
【００１６】また、本発明によれば、絶縁性基板上に島
状に形成された２つのソース・ドレイン層と、該２つの
ソース・ドレイン層を覆うように前記絶縁性基板上に形
成された活性層とを有する順スタガ型薄膜トランジスタ
の製造方法において、前記活性層を形成するために、シ
リコン膜を堆積する工程と、前記シリコン膜上に透光膜
を堆積する透光膜堆積工程と、前記シリコン膜の前記２
つのソース・ドレイン層の互いに対向する側面に接する
領域の上に形成された前記透過膜を選択的に除去する透
光膜除去工程と、前記透光膜が除去された領域では直
接、前記透光膜が除去されなかった領域では該透光膜を
通して、前記シリコン膜にレーザ光を照射するレーザア
ニール工程とを含むことを特徴とする順スタガ型薄膜ト
ランジスタの製造方法が得られる。
状に形成された２つのソース・ドレイン層と、該２つの
ソース・ドレイン層を覆うように前記絶縁性基板上に形
成された活性層とを有する順スタガ型薄膜トランジスタ
の製造方法において、前記活性層を形成するために、シ
リコン膜を堆積する工程と、前記シリコン膜上に透光膜
を堆積する透光膜堆積工程と、前記シリコン膜の前記２
つのソース・ドレイン層の互いに対向する側面に接する
領域の上に形成された前記透過膜を選択的に除去する透
光膜除去工程と、前記透光膜が除去された領域では直
接、前記透光膜が除去されなかった領域では該透光膜を
通して、前記シリコン膜にレーザ光を照射するレーザア
ニール工程とを含むことを特徴とする順スタガ型薄膜ト
ランジスタの製造方法が得られる。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１に本発明の第１の実施
形態を有する順スタガ型薄膜トランジスタの断面図を示
す。この順スタガ型薄膜トランジスタは、表面に凹凸を
有する絶縁性基板１０１を有している。絶縁基板１０１
の凸部上には、島状に加工形成され、不純物の導入が成
されたポリシリコン膜から成るソース・ドレイン層１０
２が形成されている。そして、ソース・ドレイン層１０
２を覆うように、基板１０１上には、ポリシリコン膜か
ら成る活性層１０３が形成されている。ここで、基板１
０１が凹凸を有することにより、活性層１０３と基板１
０１との界面は、ソース・ドレイン層１０２と基板１０
１との界面に比べて低位置となっている。また、活性層
１０３は、ソース・ドレイン層１０２の側面に接する部
分では、１層（大きな結晶粒）となっており、他の部分
では、２層（小さな結晶粒）となっている。
施の形態について説明する。図１に本発明の第１の実施
形態を有する順スタガ型薄膜トランジスタの断面図を示
す。この順スタガ型薄膜トランジスタは、表面に凹凸を
有する絶縁性基板１０１を有している。絶縁基板１０１
の凸部上には、島状に加工形成され、不純物の導入が成
されたポリシリコン膜から成るソース・ドレイン層１０
２が形成されている。そして、ソース・ドレイン層１０
２を覆うように、基板１０１上には、ポリシリコン膜か
ら成る活性層１０３が形成されている。ここで、基板１
０１が凹凸を有することにより、活性層１０３と基板１
０１との界面は、ソース・ドレイン層１０２と基板１０
１との界面に比べて低位置となっている。また、活性層
１０３は、ソース・ドレイン層１０２の側面に接する部
分では、１層（大きな結晶粒）となっており、他の部分
では、２層（小さな結晶粒）となっている。
【００１８】また、活性層１０３の上には、ゲート絶縁
膜１０４が形成され、さらにその上に、ゲート電極１０
５が形成されている。また、ゲート絶縁膜１０４及び活
性層１０３に開口されたコンタクトホールを介してソー
ス・ドレイン層１０２に接触する金属配線１０６が形成
されている。なお、活性層１０３にみられる直線分は、
結晶粒界１０７を表している。
膜１０４が形成され、さらにその上に、ゲート電極１０
５が形成されている。また、ゲート絶縁膜１０４及び活
性層１０３に開口されたコンタクトホールを介してソー
ス・ドレイン層１０２に接触する金属配線１０６が形成
されている。なお、活性層１０３にみられる直線分は、
結晶粒界１０７を表している。
【００１９】次に、図２を参照してこの順スタガ型薄膜
トランジスタの製造方法について説明する。まず、Ｓｉ
Ｈ4 ガスを用いるＬＰＣＶＤ法により、絶縁性基板２０
１上にアモルファスシリコン膜を膜厚７５nmとなる用に
堆積させた。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希釈）
の流速が２００sccm、圧力が０．１Torrで、基板温度５
５０℃として、堆積時間を４２分間とした。
トランジスタの製造方法について説明する。まず、Ｓｉ
Ｈ4 ガスを用いるＬＰＣＶＤ法により、絶縁性基板２０
１上にアモルファスシリコン膜を膜厚７５nmとなる用に
堆積させた。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希釈）
の流速が２００sccm、圧力が０．１Torrで、基板温度５
５０℃として、堆積時間を４２分間とした。
【００２０】次にイオンドーピング法により、アモルフ
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入して
ドーピング領域を形成した。その後、ＣＦ4 ／Ｏ2 混合
ガス系を用いるドライエッチング法で、アモルファスシ
リコン膜をパターニングして、ドーピングを行った領域
を島状化し、ソース・ドレイン層２０２を得た。エッチ
ング条件は、ＣＦ4 の流速１４０sccm、Ｏ2 の流速１０
sccm、圧力２０Paで、エッチング時間２分とした。この
ときのエッチングにより、絶縁性基板２０１も部分的に
エッチングされ、表面にソース・ドレイン層２０２の膜
厚以上の段差が形成された。こうして、図２（ａ）に示
すように表面に凹凸を有する基板２０１の凸部上にソー
ス・ドレイン層２０２が形成された構造を得ることがで
きる。
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入して
ドーピング領域を形成した。その後、ＣＦ4 ／Ｏ2 混合
ガス系を用いるドライエッチング法で、アモルファスシ
リコン膜をパターニングして、ドーピングを行った領域
を島状化し、ソース・ドレイン層２０２を得た。エッチ
ング条件は、ＣＦ4 の流速１４０sccm、Ｏ2 の流速１０
sccm、圧力２０Paで、エッチング時間２分とした。この
ときのエッチングにより、絶縁性基板２０１も部分的に
エッチングされ、表面にソース・ドレイン層２０２の膜
厚以上の段差が形成された。こうして、図２（ａ）に示
すように表面に凹凸を有する基板２０１の凸部上にソー
ス・ドレイン層２０２が形成された構造を得ることがで
きる。
【００２１】次に、ＳｉＨ4 ガスを用いるＬＰＣＶＤ法
によって、図２（ｂ）に示すように、ソース・ドレイン
層２０２を覆うアモルファスシリコン膜２０３を膜厚７
５nmとなるように基板２０１上に堆積させた。堆積条件
は、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が２００sccm、
圧力が０．１Torrで、基板温度５５０℃として、堆積時
間を４２分間とした。続いて、ＳｉＨ4 ／Ｏ2 ガスを用
いるＬＰＣＶＤ法によって、アモルファスシリコン膜２
０３の上に透光性膜である酸化シリコン膜２０４を５０
nm堆積させた。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希
釈）の流速が３５sccm、Ｏ2 の流速１４０sccm、圧力
０．２８Torrで、基板温度４００℃として、堆積時間を
３０分とした。
によって、図２（ｂ）に示すように、ソース・ドレイン
層２０２を覆うアモルファスシリコン膜２０３を膜厚７
５nmとなるように基板２０１上に堆積させた。堆積条件
は、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が２００sccm、
圧力が０．１Torrで、基板温度５５０℃として、堆積時
間を４２分間とした。続いて、ＳｉＨ4 ／Ｏ2 ガスを用
いるＬＰＣＶＤ法によって、アモルファスシリコン膜２
０３の上に透光性膜である酸化シリコン膜２０４を５０
nm堆積させた。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希
釈）の流速が３５sccm、Ｏ2 の流速１４０sccm、圧力
０．２８Torrで、基板温度４００℃として、堆積時間を
３０分とした。
【００２２】次に、レーザアニール法により、アモルフ
ァスシリコン膜２０３を結晶化させた。具体的には、波
長３０８nmのＸｅＣｌエキシマレーザから、パルス幅１
５０nmのパルスレーザ光を１０パルス、図２（ｃ）に示
すように酸化シリコン膜２０４を通してアモルファスシ
リコン膜２０３に照射した。なお、パルスレーザ光の照
射強度は４３０mJ／cm2 であった。このレーザアニール
により、アモルファスシリコン膜２０３は結晶化する
が、このとき、ソース・ドレイン層２０２の側面に接触
する部分（図の上下方向の膜厚が大きい部分：段差部）
と、他の部分（膜厚が小さい部分）とでは、結晶化の過
程に違いが生じ、ソース・ドレイン層２０２の側面に接
触する部分では１つの層からなり、他の部分では２つの
層からなるポリシリコン膜２０５が形成される。つま
り、基板２０１に凹凸を形成したことで、段差部とその
他の部分とで、レーザ光による結晶過程に局所的な変化
を生じさせることができ、１回のレーザアニール工程
で、アモルファスシリコン層２０３を１層のポリシリコ
ン層部分と２層のポリシリコン層部分とに変化させるこ
とができた。このことは、透過型電子顕微鏡を用いて確
認することができた。
ァスシリコン膜２０３を結晶化させた。具体的には、波
長３０８nmのＸｅＣｌエキシマレーザから、パルス幅１
５０nmのパルスレーザ光を１０パルス、図２（ｃ）に示
すように酸化シリコン膜２０４を通してアモルファスシ
リコン膜２０３に照射した。なお、パルスレーザ光の照
射強度は４３０mJ／cm2 であった。このレーザアニール
により、アモルファスシリコン膜２０３は結晶化する
が、このとき、ソース・ドレイン層２０２の側面に接触
する部分（図の上下方向の膜厚が大きい部分：段差部）
と、他の部分（膜厚が小さい部分）とでは、結晶化の過
程に違いが生じ、ソース・ドレイン層２０２の側面に接
触する部分では１つの層からなり、他の部分では２つの
層からなるポリシリコン膜２０５が形成される。つま
り、基板２０１に凹凸を形成したことで、段差部とその
他の部分とで、レーザ光による結晶過程に局所的な変化
を生じさせることができ、１回のレーザアニール工程
で、アモルファスシリコン層２０３を１層のポリシリコ
ン層部分と２層のポリシリコン層部分とに変化させるこ
とができた。このことは、透過型電子顕微鏡を用いて確
認することができた。
【００２３】この後、上記のようにして形成されたポリ
シリコン膜２０５をパターニングして島状化した。この
とき、酸化シリコン膜２０４は除去した。そして、Ｓｉ
Ｈ4／Ｏ2 混合ガスを用いるＬＰＣＶＤ法によって、島
状化されたポリシリコン膜２０５を覆うように、新たに
酸化シリコン膜をゲート絶縁膜として１００nm堆積させ
た。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が
３５sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torr
で、基板温度４００℃として、堆積時間を６０分間とし
た。
シリコン膜２０５をパターニングして島状化した。この
とき、酸化シリコン膜２０４は除去した。そして、Ｓｉ
Ｈ4／Ｏ2 混合ガスを用いるＬＰＣＶＤ法によって、島
状化されたポリシリコン膜２０５を覆うように、新たに
酸化シリコン膜をゲート絶縁膜として１００nm堆積させ
た。堆積条件は、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が
３５sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torr
で、基板温度４００℃として、堆積時間を６０分間とし
た。
【００２４】次に、スパッタ法を用いて、ゲート絶縁膜
上にアルミニウム膜を堆積させ、パターニングを行っ
て、ゲート電極を形成した。そして、ソース・ドレイン
層に達するコンタクトホールをゲート絶縁膜及びポリシ
リコン膜２０５に形成した。最後にスパッタ法により、
アルミニウム膜を堆積させてパターニングし、ソース・
ドレイン層２０２に接触する金属配線を形成して、図１
に示す薄膜トランジスタと同じ構造の薄膜トランジスタ
とした。
上にアルミニウム膜を堆積させ、パターニングを行っ
て、ゲート電極を形成した。そして、ソース・ドレイン
層に達するコンタクトホールをゲート絶縁膜及びポリシ
リコン膜２０５に形成した。最後にスパッタ法により、
アルミニウム膜を堆積させてパターニングし、ソース・
ドレイン層２０２に接触する金属配線を形成して、図１
に示す薄膜トランジスタと同じ構造の薄膜トランジスタ
とした。
【００２５】こうして作成された順スタガ型薄膜トラン
ジスタのリーク電流は、従来のものに比べ、１桁以上減
少していた。
ジスタのリーク電流は、従来のものに比べ、１桁以上減
少していた。
【００２６】次に本発明の第２の実施形態を有する薄膜
トランジスタの製造方法について説明する。この薄膜ト
ランジスタは、基本的に図１のものと同じであるが、そ
の製造工程が以下の点で異なる。
トランジスタの製造方法について説明する。この薄膜ト
ランジスタは、基本的に図１のものと同じであるが、そ
の製造工程が以下の点で異なる。
【００２７】すなわち、第１の実施形態では、ソース・
ドレイン層を形成するための、ＣＦ4 ／Ｏ2 混合ガス系
を用いるドライエッチングを２分間行なって、絶縁性基
板をもエッチングするようにしたが、本実施の形態で
は、このドライエッチングを１．２分間と短縮して、そ
の後、ソース・ドレイン層をマスクとしてフッ酸溶液を
用いるウェットエッチング法により、絶縁性基板をエッ
チングして基板に凹凸を設けた。エッチング条件は、フ
ッ酸濃度３０％で２分間とした。
ドレイン層を形成するための、ＣＦ4 ／Ｏ2 混合ガス系
を用いるドライエッチングを２分間行なって、絶縁性基
板をもエッチングするようにしたが、本実施の形態で
は、このドライエッチングを１．２分間と短縮して、そ
の後、ソース・ドレイン層をマスクとしてフッ酸溶液を
用いるウェットエッチング法により、絶縁性基板をエッ
チングして基板に凹凸を設けた。エッチング条件は、フ
ッ酸濃度３０％で２分間とした。
【００２８】こうして得られた薄膜トランジスタも第１
の実施形態を有するものと同様、そのリーク電流が、従
来のものに比べて１桁以上減少していた。
の実施形態を有するものと同様、そのリーク電流が、従
来のものに比べて１桁以上減少していた。
【００２９】次に、図３を参照して本発明の第３の実施
の形態を有する順スタガ型薄膜トランジスタについて説
明する。
の形態を有する順スタガ型薄膜トランジスタについて説
明する。
【００３０】図３の順スタガ型トランジスタは、絶縁性
基板３０１上に島状に加工されたポリシリコン膜からな
り、不純物が導入されたソース・ドレイン層３０２が形
成されている。そして、このソース・ドレイン層３０２
を覆うように、ポリシリコンからなる活性層３０３が形
成されている。この活性層３０３は、ソース・ドレイン
層３０２の側面に接する部分では、１層であるが、他の
部分では２層になっている。
基板３０１上に島状に加工されたポリシリコン膜からな
り、不純物が導入されたソース・ドレイン層３０２が形
成されている。そして、このソース・ドレイン層３０２
を覆うように、ポリシリコンからなる活性層３０３が形
成されている。この活性層３０３は、ソース・ドレイン
層３０２の側面に接する部分では、１層であるが、他の
部分では２層になっている。
【００３１】活性層３０３の上には、さらにゲート絶縁
膜３０４、及びゲート電極３０５が積層されている。ま
た、ゲート絶縁膜３０４上には、ゲート絶縁膜３０４及
び活性層３０３に開口させたコンタクトホールを介して
ソース・ドレイン層３０２に接触する金属配線３０６が
形成されている。
膜３０４、及びゲート電極３０５が積層されている。ま
た、ゲート絶縁膜３０４上には、ゲート絶縁膜３０４及
び活性層３０３に開口させたコンタクトホールを介して
ソース・ドレイン層３０２に接触する金属配線３０６が
形成されている。
【００３２】なお、活性層３０３内の直線分は、結晶粒
界３０７を表している。
界３０７を表している。
【００３３】この順スタガ型トランジスタは、基本的に
は、従来の順スタガ型薄膜トランジスタと同じである
が、活性層３０３が、上述したように１つの層で構成さ
れる部分を含んでいる点で異なっている。このことは、
結晶粒界３０７をみれば良く分かる。
は、従来の順スタガ型薄膜トランジスタと同じである
が、活性層３０３が、上述したように１つの層で構成さ
れる部分を含んでいる点で異なっている。このことは、
結晶粒界３０７をみれば良く分かる。
【００３４】以下、図４を参照して、図３の順スタガ型
薄膜トランジスタの製造方法について説明する。
薄膜トランジスタの製造方法について説明する。
【００３５】まず、ガラス等からなる絶縁性基板４０１
の表面上に、ＳｉＨ4 を用いるＬＰＣＶＤ法によりソー
ス・ドレイン層４０２となるアモルファスシリコン膜を
７５nm堆積させた。堆積条件は、第１の実施形態と同
様、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が２００sccm、
圧力が０．１Torrで、基板温度５５０℃として、堆積時
間を４２分間とした。
の表面上に、ＳｉＨ4 を用いるＬＰＣＶＤ法によりソー
ス・ドレイン層４０２となるアモルファスシリコン膜を
７５nm堆積させた。堆積条件は、第１の実施形態と同
様、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が２００sccm、
圧力が０．１Torrで、基板温度５５０℃として、堆積時
間を４２分間とした。
【００３６】次に、イオンドーピング法によりアモルフ
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入し、
ドーピング領域を形成した。そして、このアモルファス
シリコン膜をドライエッチングによりパターニングして
ドーピング領域を島状化し、に図４（ａ）に示すように
島上のソース・ドレイン層４０２とした。ここでのエッ
チング条件は、第２の実施形態と同様、ＣＦ4 の流速１
４０sccm、Ｏ2 の流速１０sccm、圧力２０Paで、エッチ
ング時間を１．２分間とした。
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入し、
ドーピング領域を形成した。そして、このアモルファス
シリコン膜をドライエッチングによりパターニングして
ドーピング領域を島状化し、に図４（ａ）に示すように
島上のソース・ドレイン層４０２とした。ここでのエッ
チング条件は、第２の実施形態と同様、ＣＦ4 の流速１
４０sccm、Ｏ2 の流速１０sccm、圧力２０Paで、エッチ
ング時間を１．２分間とした。
【００３７】次に、ＳｉＨ4 ガスを用いるＬＰＣＶＤ法
によって、図４（ｂ）に示すように、ソース・ドレイン
層を覆うアモルファスシリコン膜４０３を膜厚７５nmと
なるように基板４０１上に堆積させた。堆積条件は、第
１の実施形態同様、ＳｉＨ4（１０％Ｈ2 希釈）の流速
が２００sccm、圧力が０．１Torrで、基板温度５５０℃
として、堆積時間を４２分間とした。続いて、ＳｉＨ4
／Ｏ2 ガスを用いるＬＰＣＶＤ法によって、アモルファ
スシリコン膜４０３の上に透光性膜である酸化シリコン
膜４０４を５０nm堆積させた。堆積条件は、第１の実施
形態と同じ、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が３５
sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torrで、基
板温度４００℃として、堆積時間を３０分間とした。
によって、図４（ｂ）に示すように、ソース・ドレイン
層を覆うアモルファスシリコン膜４０３を膜厚７５nmと
なるように基板４０１上に堆積させた。堆積条件は、第
１の実施形態同様、ＳｉＨ4（１０％Ｈ2 希釈）の流速
が２００sccm、圧力が０．１Torrで、基板温度５５０℃
として、堆積時間を４２分間とした。続いて、ＳｉＨ4
／Ｏ2 ガスを用いるＬＰＣＶＤ法によって、アモルファ
スシリコン膜４０３の上に透光性膜である酸化シリコン
膜４０４を５０nm堆積させた。堆積条件は、第１の実施
形態と同じ、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が３５
sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torrで、基
板温度４００℃として、堆積時間を３０分間とした。
【００３８】次に、図４（ｃ）に示すように、波長３０
８nmのＸｅＣｌエキシマレーザから、パルス幅１５０ns
ecのパルスレーザー光を照射し、透光性膜である酸化シ
リコン膜４０４を通してアモルファスシリコン膜４０３
を多結晶化させる。ここでは、パルスレーザの照射強度
を４３０mJ／cm2 として１０パルスの照射を行った。そ
の結果、アモルファスシリコン膜は２つの層からなるポ
リシリコン膜４０５へと変化した。
８nmのＸｅＣｌエキシマレーザから、パルス幅１５０ns
ecのパルスレーザー光を照射し、透光性膜である酸化シ
リコン膜４０４を通してアモルファスシリコン膜４０３
を多結晶化させる。ここでは、パルスレーザの照射強度
を４３０mJ／cm2 として１０パルスの照射を行った。そ
の結果、アモルファスシリコン膜は２つの層からなるポ
リシリコン膜４０５へと変化した。
【００３９】次に、スパッタ法を用いて、酸化シリコン
膜４０４上にアルミニウム膜４０６を堆積させた。そし
て、図４（ｄ）に示すように、ソース・ドレイン層４０
２の側面に位置するポリシリコン膜４０５が露出するよ
うに、アルミニウム膜４０６と酸化シリコン膜４０４の
一部を除去した。この後、波長３０８nmのＸｅＣｌエキ
シマレーザから、パルス幅１５０nsecのパルスレーザー
光を照射した。ここでは、パルスレーザの照射強度を３
８０mJ／cm2 として５パルスの照射を行った。このと
き、アルミニウム膜４０６上に照射されたレーザ光は、
アルミニウム膜４０６により反射されるため、アルミニ
ウム膜４０６が除去された領域でのみ、ポリシリコン膜
４０７へのレーザ光の照射が行われた。この結果、ソー
ス・ドレイン層４０２の側面に接する領域のポリシリコ
ン膜４０５が再びレーザアニールされ、２層に別れてい
たポリシリコン膜４０５は１つの層からなるポリシリコ
ン膜へと変化した。つまり、部分的に１つの層となった
領域を含む２層のポリシリコン膜４０７となった。
膜４０４上にアルミニウム膜４０６を堆積させた。そし
て、図４（ｄ）に示すように、ソース・ドレイン層４０
２の側面に位置するポリシリコン膜４０５が露出するよ
うに、アルミニウム膜４０６と酸化シリコン膜４０４の
一部を除去した。この後、波長３０８nmのＸｅＣｌエキ
シマレーザから、パルス幅１５０nsecのパルスレーザー
光を照射した。ここでは、パルスレーザの照射強度を３
８０mJ／cm2 として５パルスの照射を行った。このと
き、アルミニウム膜４０６上に照射されたレーザ光は、
アルミニウム膜４０６により反射されるため、アルミニ
ウム膜４０６が除去された領域でのみ、ポリシリコン膜
４０７へのレーザ光の照射が行われた。この結果、ソー
ス・ドレイン層４０２の側面に接する領域のポリシリコ
ン膜４０５が再びレーザアニールされ、２層に別れてい
たポリシリコン膜４０５は１つの層からなるポリシリコ
ン膜へと変化した。つまり、部分的に１つの層となった
領域を含む２層のポリシリコン膜４０７となった。
【００４０】次に、アルミニウム膜４０６及び酸化シリ
コン膜４０４を除去してポリシリコン膜４０７のパター
ニングを行い、島状化した。そして、第１の実施の形態
と同様に、絶縁膜、ゲート電極、及び金属配線を形成し
て、図３に示す薄膜トランジスタを作成した。
コン膜４０４を除去してポリシリコン膜４０７のパター
ニングを行い、島状化した。そして、第１の実施の形態
と同様に、絶縁膜、ゲート電極、及び金属配線を形成し
て、図３に示す薄膜トランジスタを作成した。
【００４１】このようにして、製造された順スタガ型薄
膜トランジスタも、従来のものに比べて、そのリーク電
流が１桁以上低下した。
膜トランジスタも、従来のものに比べて、そのリーク電
流が１桁以上低下した。
【００４２】次に、本発明の第４の実施形態を有する順
スタガ型薄膜トランジスタの製造方法について説明す
る。
スタガ型薄膜トランジスタの製造方法について説明す
る。
【００４３】まず、絶縁性基板の表面上に、ＳｉＨ4 を
用いるＬＰＣＶＤ法によりソース・ドレイン層となるア
モルファスシリコン膜を７５nm堆積させた。堆積条件
は、第１の実施形態と同様、ＳｉＨ4 （１０％Ｈ2 希
釈）の流速が２００sccm、圧力が０．１Torrで、基板温
度５５０℃として、堆積時間を４２分間とした。
用いるＬＰＣＶＤ法によりソース・ドレイン層となるア
モルファスシリコン膜を７５nm堆積させた。堆積条件
は、第１の実施形態と同様、ＳｉＨ4 （１０％Ｈ2 希
釈）の流速が２００sccm、圧力が０．１Torrで、基板温
度５５０℃として、堆積時間を４２分間とした。
【００４４】次に、イオンドーピング法によりアモルフ
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入し、
ドーピング領域を形成した。そして、このアモルファス
シリコン膜をドライエッチングによりパターニングして
ドーピング領域を島状化し、ソース・ドレイン層とし
た。ここでのエッチング条件は、第２の実施形態と同
様、ＣＦ4 の流速１４０sccm、Ｏ2 の流速１０sccm、圧
力２０Paで、エッチング時間を１．２分間とした。
ァスシリコン膜に選択的に燐イオン（Ｐ+ ）を導入し、
ドーピング領域を形成した。そして、このアモルファス
シリコン膜をドライエッチングによりパターニングして
ドーピング領域を島状化し、ソース・ドレイン層とし
た。ここでのエッチング条件は、第２の実施形態と同
様、ＣＦ4 の流速１４０sccm、Ｏ2 の流速１０sccm、圧
力２０Paで、エッチング時間を１．２分間とした。
【００４５】次に、ＳｉＨ4 ガスを用いるＬＰＣＶＤ法
によって、ソース・ドレイン層を覆うアモルファスシリ
コン膜を膜厚７５nmとなるように基板上に堆積させた。
堆積条件は、第１の実施形態同様、ＳｉＨ4 （１０％Ｈ
2 希釈）の流速が２００sccm、圧力が０．１Torrで、基
板温度５５０℃として、堆積時間４２分とした。続い
て、ＳｉＨ4 ／Ｏ2 ガスを用いるＬＰＣＶＤ法によっ
て、アモルファスシリコン膜の上に透光性膜である酸化
シリコン膜を５０nm堆積させた。堆積条件は、第１の実
施形態と同じ、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が３
５sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torrで、
基板温度４００℃として、堆積時間を３０分間とした。
によって、ソース・ドレイン層を覆うアモルファスシリ
コン膜を膜厚７５nmとなるように基板上に堆積させた。
堆積条件は、第１の実施形態同様、ＳｉＨ4 （１０％Ｈ
2 希釈）の流速が２００sccm、圧力が０．１Torrで、基
板温度５５０℃として、堆積時間４２分とした。続い
て、ＳｉＨ4 ／Ｏ2 ガスを用いるＬＰＣＶＤ法によっ
て、アモルファスシリコン膜の上に透光性膜である酸化
シリコン膜を５０nm堆積させた。堆積条件は、第１の実
施形態と同じ、ＳｉＨ4 （１０％Ｈ2 希釈）の流速が３
５sccm、Ｏ2 の流速１４０sccm、圧力０．２８Torrで、
基板温度４００℃として、堆積時間を３０分間とした。
【００４６】次に、ソース・ドレイン層の側面に位置す
るアモルファスシリコン膜上に形成されている酸化シリ
コン膜を部分的に除去した。その後、波長３０８nmのＸ
ｅＣｌエキシマレーザから、パルス幅１５０nsecのパル
スレーザー光を照射した。ここでは、パルスレーザの照
射強度を４３０mJ／cm2 として１０パルスの照射を行っ
た。その結果、アモルファスシリコン膜は、レーザアニ
ールにより結晶化し、透光膜である酸化シリコン膜が存
在しない領域では、１つの層からなるポリシリコン膜と
なり、酸化シリコン膜が存在する領域では、２つの層か
らなるポリシリコン膜へと変化した。
るアモルファスシリコン膜上に形成されている酸化シリ
コン膜を部分的に除去した。その後、波長３０８nmのＸ
ｅＣｌエキシマレーザから、パルス幅１５０nsecのパル
スレーザー光を照射した。ここでは、パルスレーザの照
射強度を４３０mJ／cm2 として１０パルスの照射を行っ
た。その結果、アモルファスシリコン膜は、レーザアニ
ールにより結晶化し、透光膜である酸化シリコン膜が存
在しない領域では、１つの層からなるポリシリコン膜と
なり、酸化シリコン膜が存在する領域では、２つの層か
らなるポリシリコン膜へと変化した。
【００４７】この後、第１の実施の形態と同様に、酸化
シリコン膜を除去して、絶縁膜、ゲート電極、及び金属
配線を形成して、順スタガ型の薄膜トランジスタとし
た。
シリコン膜を除去して、絶縁膜、ゲート電極、及び金属
配線を形成して、順スタガ型の薄膜トランジスタとし
た。
【００４８】このようにして、製造された順スタガ型薄
膜トランジスタも、従来のものに比べて、そのリーク電
流が１桁以上低下していた。
膜トランジスタも、従来のものに比べて、そのリーク電
流が１桁以上低下していた。
【００４９】なお、上記第１乃至第４の実施の形態を有
する順スタガ型薄膜トランジスタでは、レーザアニール
の施す初期材料としてアモルファスシリコンを用いた
が、他の材料、例えば、微結晶シリコン、ポリシリコン
等他のシリコン膜を用いても同様の結果が得られた。ま
た、上記実施の形態では、ゲート酸化膜として酸化シリ
コン膜を用いたが、窒化シリコン膜、酸窒化シリコン膜
等他の絶縁膜を用いることもできる。
する順スタガ型薄膜トランジスタでは、レーザアニール
の施す初期材料としてアモルファスシリコンを用いた
が、他の材料、例えば、微結晶シリコン、ポリシリコン
等他のシリコン膜を用いても同様の結果が得られた。ま
た、上記実施の形態では、ゲート酸化膜として酸化シリ
コン膜を用いたが、窒化シリコン膜、酸窒化シリコン膜
等他の絶縁膜を用いることもできる。
【００５０】
【発明の効果】本発明によれば、順スタガ型薄膜トラン
ジスタの活性層として、ソース・ドレイン層の側面に接
する領域では１層であり、他の領域では、２層となるポ
リシリコン層を用いることで、ドレイン端における、結
晶粒界のトラップを介したキャリア発生に基づく電界エ
ミッション電流を抑制することができる。この結果、活
性層を２層にしたことによるＴＦＴ特性の均一性を犠牲
にすることなく、リーク電流を大幅に低減することがで
きる。
ジスタの活性層として、ソース・ドレイン層の側面に接
する領域では１層であり、他の領域では、２層となるポ
リシリコン層を用いることで、ドレイン端における、結
晶粒界のトラップを介したキャリア発生に基づく電界エ
ミッション電流を抑制することができる。この結果、活
性層を２層にしたことによるＴＦＴ特性の均一性を犠牲
にすることなく、リーク電流を大幅に低減することがで
きる。
【図１】本発明の第１の実施の形態を有する順スタガ型
薄膜トランジスタの断面構造図である。
薄膜トランジスタの断面構造図である。
【図２】図１の順スタガ型薄膜トランジスタの製造方法
を説明するための工程図である。
を説明するための工程図である。
【図３】本発明の第２の実施の形態を有する順スタガ型
薄膜トランジスタの断面構造図である。
薄膜トランジスタの断面構造図である。
【図４】図３の順スタガ型薄膜トランジスタの製造方法
を説明するための工程図である。
を説明するための工程図である。
【図５】従来の順スタガ型薄膜トランジスタの断面構造
図である。
図である。
１０１ 絶縁性基板 １０２ ソース・ドレイン層 １０３ 活性層 １０４ ゲート絶縁膜 １０５ ゲート電極 １０６ 金属配線 １０７ 結晶粒界 ２０１ 絶縁性基板 ２０２ ソース・ドレイン層 ２０３ アモルファスシリコン膜 ２０４ 酸化シリコン膜 ２０５ ポリシリコン膜 ３０１ 絶縁性基板 ３０２ ソース・ドレイン層 ３０３ 活性層 ３０４ ゲート絶縁膜 ３０５ ゲート電極 ３０６ 金属配線 ３０７ 結晶粒界 ４０１ 絶縁性基板 ４０２ ソース・ドレイン層 ４０３ アモルファスシリコン膜 ４０４ 酸化シリコン膜 ４０５ ポリシリコン膜 ４０６ アルミニウム膜 ４０７ ポリシリコン膜 ５０１ 絶縁性基板 ５０２ ソース・ドレイン層 ５０３ ２層ポリシリコン層 ５０４ ゲート絶縁膜 ５０５ ゲート電極 ５０６ 金属配線 ５０７ 結晶粒界
Claims (8)
- 【請求項１】 絶縁性基板上に島状に形成された２つの
ソース・ドレイン層と、該２つのソース・ドレイン層を
覆うように前記絶縁性基板上に形成された活性層とを有
する順スタガ型薄膜トランジスタにおいて、前記活性層
の前記２つのソース・ドレイン層の互いに対向する側面
に接する領域を１層のポリシリコン層とし、前記活性層
の他の領域を２層のポリシリコン層としたことを特徴と
する順スタガ型薄膜トランジスタ。 - 【請求項２】 前記活性層と前記絶縁性基板との界面
が、前記絶縁性基板と前記ソース・ドレイン層との界面
より低位置にあることを特徴とする請求項１の順スタガ
型薄膜トランジスタ。 - 【請求項３】 絶縁性基板上に島状に形成された２つの
ソース・ドレイン層と、該２つのソース・ドレイン層を
覆うように前記絶縁性基板上に形成された活性層とを有
する順スタガ型薄膜トランジスタの製造方法において、
前記活性層を形成するために、シリコン膜を堆積する工
程と、前記シリコン膜上に透光膜を堆積する透光膜堆積
工程と、前記透光膜を通して前記シリコン膜にレーザ光
を照射し、前記２つのソース・ドレイン層の互いに対向
する側面に接する領域を１層のポリシリコン層にすると
ともに、他の領域を２層のポリシリコン層に変化させる
工程とを含むことを特徴とする順スタガ型薄膜トランジ
スタの製造方法。 - 【請求項４】 前記活性層と前記絶縁性基板との界面
が、前記絶縁性基板と前記ソース・ドレイン層との界面
よりも低位置となるように、前記活性層を形成する以前
に、前記絶縁性基板を選択的にエッチングする工程を含
むことを特徴とする請求項３の順スタガ型薄膜トランジ
スタの製造方法。 - 【請求項５】 前記絶縁性基板をエッチングする工程
が、前記ソース・ドレイン層を島状に加工するためのド
ライエッチング工程と同一工程で行われることを特徴と
する請求項４の順スタガ型薄膜トランジスタの製造方
法。 - 【請求項６】 前記絶縁性基板をエッチングする工程
が、前記ソース・ドレイン層をマスクとして行なわれる
ウエットエッチング工程であることを特徴とする請求項
４の順スタガ型薄膜トランジスタの製造方法。 - 【請求項７】 絶縁性基板上に島状に形成された２つの
ソース・ドレイン層と、該２つのソース・ドレイン層を
覆うように前記絶縁性基板上に形成された活性層とを有
する順スタガ型薄膜トランジスタの製造方法において、
前記活性層を形成するために、シリコン膜を堆積する工
程と、前記シリコン膜上に透光膜を堆積する透光膜堆積
工程と、前記シリコン膜の前記２つのソース・ドレイン
層の互いに対向する側面に接する領域の上に形成された
前記透過膜を選択的に除去する透光膜除去工程と、前記
透光膜が除去された領域では直接、前記透光膜が除去さ
れなかった領域では該透光膜を通して、前記シリコン膜
にレーザ光を照射するレーザアニール工程とを含むこと
を特徴とする順スタガ型薄膜トランジスタの製造方法。 - 【請求項８】 前記透光膜堆積工程の後、前記透光膜を
通して前記シリコン膜にレーザ光を照射する工程と、前
記透光膜上に反射膜を形成し、該反射膜のうち前記シリ
コン膜の前記２つのソース・ドレイン層の互いに対向す
る側面に接する領域の上に形成された領域を選択的に除
去する工程とを行い、その後、前記透光膜除去工程とし
て、前記反射膜が選択的に除去された領域で露出してい
る前記透光膜を選択的に除去する工程を行った後、レー
ザ光を照射する工程を行うことにより、前記レーザアニ
ール工程と実質的に同じ工程を実現するようにしたこと
を特徴とする請求項７の順スタガ型薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274422A JP2776411B2 (ja) | 1995-10-23 | 1995-10-23 | 順スタガ型薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274422A JP2776411B2 (ja) | 1995-10-23 | 1995-10-23 | 順スタガ型薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116164A JPH09116164A (ja) | 1997-05-02 |
| JP2776411B2 true JP2776411B2 (ja) | 1998-07-16 |
Family
ID=17541458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7274422A Expired - Lifetime JP2776411B2 (ja) | 1995-10-23 | 1995-10-23 | 順スタガ型薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776411B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566687B2 (en) * | 2001-01-18 | 2003-05-20 | International Business Machines Corporation | Metal induced self-aligned crystallization of Si layer for TFT |
| KR101293566B1 (ko) | 2007-01-11 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738111A (ja) * | 1993-07-22 | 1995-02-07 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
| JP2734357B2 (ja) * | 1993-12-27 | 1998-03-30 | 日本電気株式会社 | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 |
-
1995
- 1995-10-23 JP JP7274422A patent/JP2776411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116164A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559478B1 (en) | Semiconductor integrated circuit and method of fabricating same | |
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JP3312083B2 (ja) | 表示装置 | |
| US20050158928A1 (en) | Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization | |
| JPH06132303A (ja) | 薄膜トランジスタおよびその作製方法 | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3466168B2 (ja) | ポリ薄膜トランジスタ及びその製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH10242471A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH10200125A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100359022B1 (ko) | 폴리실리콘형 박막트랜지스터 제조 방법 | |
| JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 | |
| JPH06132535A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP3141636B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |