JP3312083B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP3312083B2
JP3312083B2 JP15417794A JP15417794A JP3312083B2 JP 3312083 B2 JP3312083 B2 JP 3312083B2 JP 15417794 A JP15417794 A JP 15417794A JP 15417794 A JP15417794 A JP 15417794A JP 3312083 B2 JP3312083 B2 JP 3312083B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
source
type
active matrix
driver
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15417794A
Other languages
English (en)
Other versions
JPH07335903A (ja )
Inventor
英臣 須沢
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90MOSFET type gate sidewall insulating spacer

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、絶縁基板(本明細書で
は絶縁性の表面を有する物体全体を指し、特に断らない
かぎり、ガラス等の絶縁材料のみならず、半導体や金属
等の材料上に絶縁物層を形成したものも意味する)上に
形成された薄膜状の絶縁ゲイト型半導体装置(薄膜トラ
ンジスタ、TFTともいう)を用いて構成されたアクテ
ィブマトリクス回路に関する。特に、本発明は、アクテ
ィブマトリクス回路を駆動するための周辺回路をも同一
基板上に有するモノリシック型アクティブマトリクス回
路に関する。本発明によるモノリシック型アクティブマ
トリクス回路は、液晶ディスプレーやプラズマディスプ
レー等のマトリクス型のディスプレー(表示装置)に使
用される。

【0002】

【従来の技術】モノリシック型アクティブマトリックス
回路は、図5に示すように、アクティブマトリクス回路
領域と、ソースドライバー、ゲイトドライバーに分けら
れ、これらは実質的に同一のプロセスによって形成され
る。アクティブマトリクス回路においては、TFTが液
晶セルのスイッチング素子に用いられる。液晶セルの静
電容量を補う目的で、通常は、液晶セルと並列に補助容
量が設けられる。ソースドライバー、ゲイトドライバー
等の周辺回路はシフトレジスタとスイッチ素子からな
り、これらは高速動作が要求される。そのため、モノリ
シック型アクティブマトリクス回路は結晶性半導体(例
えば、多結晶シリコン)を用いて構成される。また、消
費電力を抑制する目的で、周辺回路は相補型回路(CM
OS)を用いて構成される。これらの技術については、
例えば、特開平1−289917に記述されている。そ
の中では、例えば、アクティブマトリクス回路のスイッ
チングTFTと周辺回路のシフトレジスタを構成するT
FTとは概略同じ断面構造を有することが示されてい
る。

【0003】

【発明が解決しようとする課題】しかしながら、アクテ
ィブマトリクス回路のスイッチング素子としてのTFT
とシフトレジスタのごとき、CMOS回路の中のTFT
とでは、その動作は同じものではない。例えば、スイッ
チング素子のTFTにおいては、ゲイト電極には大きな
逆バイアス(Nチャネル型であればマイナス)電圧が印
加されるが、CMOSロジック回路の中のTFTにおい
ては、基本的には逆バイアス電圧が印加されることはな
い。また、前者の動作速度は後者に要求される速度の1
/100以下でよい。このように使用条件や必要とされ
る特性が大きく異なるTFTを同じような構造のもので
使用することは好ましいものではなかった。

【0004】

【課題を解決するための手段】本発明においては、アク
ティブマトリクス回路に使用するスイッチング素子とし
てのTFTと、周辺回路のシフトレジスタ等に代表され
るCMOSロジック回路に用いられるTFTとの構造を
変更することにより、回路としての最適化を図るもので
ある。すなわち、アクティブマトリクス回路のTFTの
ソース/ドレインにおいては、実質的にN型もしくはP
型のいずれか一方の不純物のみをドーピングし、アクテ
ィブマトリクス回路のTFTと同じ導電型の周辺回路の
TFTのソース/ドレインにはN型とP型の不純物を両
方ドーピングする。

【0005】例えば、アクティブマトリクス回路のTF
TがPチャネル型であれば、そのソース/ドレインにド
ーピングされる不純物はP型不純物んみである。一方、
周辺回路のPチャネル型TFTのソース/ドレインにド
ーピングされる不純物はP型不純物とN型不純物の双方
である。もちろん、一般的にP型不純物の濃度の方がN
型不純物の濃度よりも高いことは言うまでもない。特に
本発明においてはゲイト電極・配線の側面にサイドウォ
ール(側壁)を形成し、これを用いることによって、最
適な構造のTFTを得る。本発明におけるサイドウォー
ルの形成は、ゲイト電極・配線を覆って、絶縁物被膜を
堆積し、これを異方性エッチングすることによっておこ
なう。このようにして、ゲイト電極・配線の側面に形成
された概略三角形状の絶縁物(サイドウォール)をドー
ピングの際のマスクとして用い、低濃度ドレイン(LD
D)構造やオフセットゲイト構造等を形成するものであ
る。

【0006】このようなサイドウォールを形成すること
によって、LDDを得るプロセスを図1を用いて説明す
る。まず、基板上101上に島状の結晶性半導体領域1
03を形成する。基板上には下地絶縁膜102が形成さ
れていてもよい。そして、ゲイト絶縁膜104を堆積し
た後、適当な材料によってゲイト電極105、ゲイト配
線106を形成する。ゲイト電極・配線の材料としては
陽極酸化可能な材料、例えば、アルミニウムを用いると
良い。(図1(A))

【0007】その後、ドーピング不純物のイオンを加速
して、照射することにより、半導体領域にゲイト電極1
05をマスクとして不純物領域109を形成する。ドー
ピング不純物として燐を用いれば、不純物領域はN型と
なり、ホウ素を用いればP型となる。これらの不純物の
濃度、混合比を調整することにより、不純物の導電型の
程度を制御することができる。LDD構造を得るにはド
ーピング量(ドーズ量)は低くすることが必要である。
また、ドーピングをおこなわなければ、オフセットゲイ
ト構造が得られ、また、高濃度のドーピングをおこなえ
ば、通常のソース/ドレインとなる。(図1(B))

【0008】なお、ドーピングの工程に移る前にゲイト
電極・配線を陽極酸化して、陽極酸化物被膜108を形
成しておいてもよい。この陽極酸化物被膜は、後の異方
性エッチングの工程において、エッチングストッパーと
なって、ゲイト電極を保護する。また、同様な効果は、
ゲイト電極上に窒化珪素膜等の被膜を形成しても得られ
る。その後、ゲイト電極・配線(およびその周囲の陽極
酸化物被膜)を覆って、絶縁物被膜110を形成する。
この被膜形成においては被覆性が重要であり、また、ゲ
イト電極・配線の高さの1/3〜2倍の厚さが好適であ
る。この目的には、プラズマCVD法や減圧CVD法、
大気圧CVD法等の化学的気相成長(CVD)法が好ま
しい。その結果、ゲイト電極・配線の側面部の酸化珪素
膜の厚さは、図1(C)に点線で示す分だけ厚くなって
いる。(図1(C))

【0009】そして、このように形成された絶縁物を異
方性エッチングによって基板に対して概略垂直な方向に
優先的にエッチングする。これは、少なくとも、平坦部
における絶縁物被膜110がエッチングされる程度まで
おこなう必要があり、さらに、その下のゲイト絶縁膜が
エッチングされる程度までエッチングをすすめてもよ
い。その結果、ゲイト電極・配線の側面では、もともと
該絶縁物被膜が厚いので、概略三角形城の絶縁物(サイ
ドウォール)111および112が取り残される。(図
1(D))

【0010】その後、サイドウォール111、112を
ドーピングマスクとして、高濃度の不純物ドーピングを
おこない、ソース/ドレイン114を形成する。また、
サイドウォールの下の領域では、ドーピングがおこなわ
れないので、LDD領域113が形成される。(図1
(E)) その後、熱アニールやレーザー光やそれと同等な強光の
照射(光アニール)等の手段によってドーピングされた
不純物の活性化をおこなう。さらに、層間絶縁物115
を形成したのち、TFTのソース/ドレインの一方もし
くは双方にコンタクトホールを形成し、2層目の配線1
16、117を形成する。(図1(F))

【0011】以上の工程を経ることによってLDD構造
のTFTを得ることができる。なお、これはLDD構造
に限らないことであるが、図1のように、ゲイト配線1
06の側面にサイドウォール112を有する構造では、
2層目配線117はゲイト配線106を乗り越える部分
での段差が、サイドウォール112の存在によって緩や
かになっているため、段切れを防止するうえで効果が認
められる。

【0012】このようにして、LDD構造、オフセット
ゲイト構造等を得ることができる。本発明では、ホット
キャリヤ対策の必要なNチャネル型TFTはLDD構造
とし、その必要がないPチャネル型TFTは通常もしく
はオフセットゲイト構造とする。本発明においては、ア
クティブマトリクス回路に用いるTFTはNチャネル型
でもPチャネル型でも構わないが、特性の劣化の少ない
点からはPチャネル型が好ましい。以下に実施例を示
し、より詳細に本発明を説明する。

【0013】

【実施例】

〔実施例1〕 図2に本実施例を示す。まず、基板(コ
ーニング7059)201上に下地酸化膜202として
厚さ1000〜5000Å、例えば、2000Åの酸化
珪素膜を形成した。この酸化膜の形成方法としては、酸
素雰囲気中でのスパッタ法を使用した。しかし、より量
産性を高めるには、TEOSをプラズマCVD法で分解
・堆積して形成してもよい。また、このように形成した
酸化珪素膜を400〜650℃でアニールしてもよい。

【0014】その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜を300〜500
0Å、好ましくは400〜1000Å、例えば、500
Å堆積し、これを、550〜600℃の還元雰囲気に8
〜24時間放置して、結晶化せしめた。その際には、ニ
ッケル等の結晶化を助長する金属元素を微量添加して結
晶化を促進せしめてもよい。また、この工程は、レーザ
ー照射によっておこなってもよい。そして、このように
して結晶化させたシリコン膜をエッチングして島状領域
203、204、205を形成した。図2においては、
島状領域203、204は周辺回路のTFTを、また、
島状領域205はアクティブマトリクス回路のTFTを
形成するための領域を意味している。さらに、この上に
プラズマCVD法によって厚さ700〜1500Å、例
えば、1200Åの酸化珪素膜206を形成した。

【0015】その後、厚さ1000Å〜3μm、例え
ば、5000Åのアルミニウム(0.1〜0.5wt%
のSc(スカンジウム)を含む)膜をスパッタ法によっ
て形成して、これをエッチングし、ゲイト電極207、
208、209を形成した。図では明らかでないが、ゲ
イト電極207〜209は全てつながっている。(図2
(A))

【0016】そして、ゲイト電極207〜209に電解
液中で電流を通じて陽極酸化し、厚さ500〜2500
Å、例えば、2000Åの陽極酸化物被膜をゲイト電極
の上面および側面に形成した。用いた電解溶液は、L−
酒石酸をエチレングリコールに5%の濃度で希釈し、ア
ンモニアを用いてpHを7.0±0.2に調整したもの
であったが、その他の適切な溶液を用いてもよい。電解
溶液中に基板201を浸し、定電流源の+側を基板上の
ゲイト配線に接続し、−側には白金の電極を接続して2
0mAの定電流状態で電圧を印加し、150Vに到達す
るまで酸化を継続した。さらに、150Vで定電圧状態
で加え0.1mA以下になるまで酸化を継続した。この
結果、厚さ2000Åの酸化アルミニウム被膜が得られ
た。陽極酸化工程が終了したのち、ゲイト電極・配線の
分断をおこない、必要な箇所を電気的に分離した。この
分断の工程は、後の工程におこなってもよい。

【0017】その後、フォトレジストのマスク210に
よって、Pチャネル型TFTを形成する領域203、2
05を覆い、イオンドーピング法によって、島状シリコ
ン膜204に、ゲイト電極部(すなわちゲイト電極とそ
の周囲の陽極酸化膜)をマスクとして自己整合的に燐を
注入し、N型の低濃度不純物領域(LDD)211を形
成した。ドーズ量は1×1013〜1×1014原子/cm
2 、加速電圧は10〜90kV、例えば、、ドーズ量を
2×1013原子/cm2 、加速電圧は80kVとした。
(図2(B))

【0018】そして、図1(C)の工程と同様に、プラ
ズマCVD法によって、酸化珪素膜を堆積した。ここで
は、原料ガスにTEOSと酸素、もしくはモノシランと
亜酸化窒素を用いた。酸化珪素膜の厚さはゲイト電極・
配線の高さによって最適な値が異なる。例えば、本実施
例のごとく、ゲイト電極・配線の高さが陽極酸化物被膜
も含めて約6000Åの場合には、その1/3〜2倍の
2000Å〜1.2μmが好ましく、ここでは、600
0Åとした。この成膜工程においては、平坦部での膜厚
の均一性をともに、ステップカバレージが良好であるこ
とも要求される。

【0019】次に、図1(D)の工程と同様に、公知の
RIE法による異方性ドライエッチングをおこなうこと
によって、上記酸化珪素膜のエッチングをおこなった。
このエッチング工程ではゲイト絶縁膜206をもエッチ
ングした。以上の工程によって、ゲイト電極・配線の側
面には概略三角形状の絶縁物(サイドウォール)21
2、213、214が残った。また、サイドウォールと
ゲイト電極部の下にもゲイト絶縁膜215、216、2
17が残った。(図2(C))その後、再び、イオンド
ーピング法によって、燐を導入した。この際にはアクテ
ィブマトリクス回路の部分のみをフォトレジストのマス
ク218で覆った。周辺回路とアクティブマトリクス回
路とは、図5からも分かるように、ある程度離れている
ので、このパターニングは比較的容易であった。

【0020】この場合のドーズ量は、図2(B)の工程
のドーズ量より1〜3桁多くした。また、ゲイト絶縁膜
がエッチングされているので、加速電圧は10〜30k
Vが適当であった。本実施例では、最初の燐のドーピン
グのドーズ量の50倍の1×1015原子/cm2 とし
た。加速電圧は10kVとした。この結果、高濃度の燐
が導入された領域(ソース/ドレイン)219、220
が形成された。一方、サイドウォール213の下部に
は、高濃度N型領域220に隣接して、低濃度N型領域
が残された。(図2(D))

【0021】引き続き、イオンドーピング法によって、
ホウ素を導入した。この際にはNチャネル型TFTを形
成する領域204をフォトレジストのマスク221で覆
った。この場合のドーズ量は、N型領域219がP型に
反転するために、図2(D)の工程の燐のドーズ量より
多くした。本実施例では、図2(D)の燐のドーピング
のドーズ量の3倍の3×1015原子/cm2 とした。加
速電圧は10kVとした。この結果、N型の領域219
はP型に反転し、P型領域222となった。また、島状
領域205にもホウ素がドーピングされ、P型領域(ソ
ース/ドレイン)223が形成された。(図2(E))

【0022】さらに、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。(レーザー
アニール工程) レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。この工程はレーザー照射の代わりに、熱アニール
によっておこなってもよい。また、レーザー照射後に熱
アニールをおこなってもよい。

【0023】次に、全面に層間絶縁物224として、C
VD法によって酸化珪素膜を厚さ5000Å形成した。
そして、TFTのソース/ドレインにコンタクトホール
を形成した。この際には、アクティブマトリクス回路の
TFTの画素電極側の不純物領域にもコンタクトホール
225を形成した。そして、2層目のアルミニウム配線
・電極226〜229を形成した。アルミニウム配線の
厚さはゲイト電極・配線とほぼ同じ、4000〜600
0Åとした。コンタクトホール225には金属配線は形
成しなかった。ここで、アクティブマトリクス回路に注
目すると、金属配線229は信号線である。また、ゲイ
ト電極209はゲイト線に接続している。(図2
(F))

【0024】最後に、窒化珪素膜のパッシベーション膜
230をプラズマCVD法によって形成した。そして、
コンタクトホール225の形成されていた部分に、再
び、コンタクトホールを形成し、不純物領域を露出させ
た。スパッタ法によって、透明導電性材料であるインデ
ィウム錫酸化物(ITO)被膜を堆積し、これをエッチ
ングして画素電極231を形成した。

【0025】 このようにして周辺駆動回路のPチャネ
ル型薄膜トランジスタ232、同Nチャネル型薄膜トラ
ンジスタ233、アクティブマトリクス回路のPチャネ
ル型薄膜トランジスタ234を得ることができた。以上
の工程から明らかなように、トランジスタ232と23
4はいずれもオフセットゲイト構造のPチャネル型であ
るが、そのソース及びドレインにドーピングされた不純
物の種類は、前者が燐とホウ素両方であるのに対し、後
者はホウ素のみである。特に後者の構造はアクティブマ
トリクス回路のスイッチング素子のように、大きな逆バ
イアス電圧が印加される場合には有利であった。

【0026】〔実施例2〕 本実施例はモノリシック型
アクティブマトリクス回路に関し、その概略を図4
(A)、(B)、(C)に示す。本実施例の素子の作製
方法は実施例1(図2参照)と基本的には同じである。
本実施例は図2(G)に示されるモノリシック型アクテ
ィブマトリクス回路をさらに発展させたものである。ト
ランジスタ401、402は、それぞれ、Nチャネル
型、Pチャネル型であり、いずれも、周辺駆動回路に用
いられるトランジスタを表している。また、周辺駆動回
路においては、ゲイト配線と2層目の配線404とのコ
ンタクト403が設けられる。この際、コンタクトホー
ルは層間絶縁物と陽極酸化物との両方に形成される。
(図4(A))

【0027】アクティブマトリクス回路の単位画素の回
路図は図4(C)に示される。本実施例ではスイッチン
グ素子としてトランジスタ405、406を2つ直列に
接続したダブルゲイト回路を採用した。また、画素電極
408を接続した島状領域上に、ゲイト電極と同じ層の
配線407を形成し、ゲイト絶縁膜を誘電体として補助
容量407を形成した。配線407は容量線として、一
定の電圧に保たれ、島上領域との間にMOS容量が形成
されるようになっている。(図4(B)、(C))

【0028】〔実施例3〕 図3に本実施例を示す。下
地酸化膜302として厚さ2000Åの酸化珪素膜が形
成された基板301上に、結晶性の島状シリコン領域3
03、304、305を形成した。さらに、この上にプ
ラズマCVD法によって厚さ1200Åの酸化珪素膜3
06を形成した。図3においては、島状領域303、3
04は周辺回路のTFTを、また、島状領域305はア
クティブマトリクス回路のTFTを形成するための領域
を意味している。さらに、側面および上面が陽極酸化さ
れた厚さ5000Åのアルミニウムのゲイト電極30
7、308、309を形成した。(図3(A))

【0029】その後、フォトレジストのマスク310に
よって、Pチャネル型TFTを形成する領域303、3
05を覆い、イオンドーピング法によって、島状シリコ
ン膜304に、ゲイト電極部をマスクとして自己整合的
に燐を注入し、低濃度N型領域311を形成した。ドー
ピング条件は、ドーズ量を2×1013原子/cm2 、加
速電圧は80kVとした。(図3(B))

【0030】次に、フォトレジストのマスク312によ
って、Nチャネル型TFTを形成する領域304および
アクティブマトリクス領域305を覆い、イオンドーピ
ング法によって、島状シリコン膜303に、ゲイト電極
部をマスクとして自己整合的にホウ素を注入し、高濃度
P型領域313を形成した。ドーピング条件は、ドーズ
量を3×1015原子/cm2 、加速電圧は60kVとし
た。(図3(C)) そして、図1に示す工程によって、ゲイト電極307〜
309の側面にサイドウォール314、315、316
を形成した。また、サイドウォールとゲイト電極部の下
にもゲイト絶縁膜317、318、319が残った。
(図3(D))

【0031】その後、再び、イオンドーピング法によっ
て、燐を導入した。この際にはアクティブマトリクス回
路の部分のみをフォトレジストのマスク320で覆っ
た。この場合のドーズ量は、図3(B)の工程のドーズ
量より1〜3桁多くした。また、ゲイト絶縁膜がエッチ
ングされているので、加速電圧は10〜30kVが適当
であった。本実施例では、最初の燐のドーピングのドー
ズ量の50倍の1×1015原子/cm2 とした。加速電
圧は10kVとした。この結果、高濃度の燐が導入され
たN型領域(ソース/ドレイン)321が形成された。
しかし、先にホウ素の導入された領域313において
は、ホウ素のドーズ量の方が燐のドーズ量よりも大きい
ため、P型のままであった。また、領域313のうちサ
イドウォール314の下の領域には全く燐はドーピング
されなかった。さらに、サイドウォール315の下部に
は、高濃度N型領域321に隣接して、低濃度N型領域
が残された。(図3(E))

【0032】次に、フォトレジストのマスク320を除
去し、イオンドーピング法によって、低濃度のホウ素を
導入した。この場合のドーズ量は、先のホウ素のドーズ
量より1〜3桁低いことが望ましい。本実施例では、図
3(C)のホウ素のドーズ量の1/100の3×1013
原子/cm2 とした。加速電圧は10kVとした。この
結果、アクティブマトリクス回路のTFTを形成する島
状領域305に低濃度のP型の領域322が形成され
た。(図3(F))

【0033】さらに、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物の活性化をおこなった。(レーザー
アニール工程) レーザーのエネルギー密度は200〜400mJ/cm
2 、好ましくは250〜300mJ/cm2 が適当であ
った。この工程はレーザー照射の代わりに、熱アニール
によっておこなってもよい。また、レーザー照射後に熱
アニールをおこなってもよい。

【0034】最後に実施例1と同様に、層間絶縁物32
3、金属配線324〜327、パッシベーション膜32
8、ITOの画素電極329を形成した。(図3
(G)) このようにして周辺駆動回路のNチャネル型薄膜トラン
ジスタ、同Pチャネル型薄膜トランジスタ、アクティブ
マトリクス回路のPチャネル型薄膜トランジスタ234
を得ることができた。以上の工程から明らかなように、
本実施例では周辺回路のNチャネル型TFTはLDD構
造である。また、Pチャネル型TFTに関しては、周辺
駆動回路では通常の構造であるが、アクティブマトリク
ス回路ではオフセットゲイト型である。しかも、アクテ
ィブマトリクス回路のTFTのソース/ドレインは低濃
度のドーピングをおこなったのみである。

【0035】このような構造はアクティブマトリクス回
路のスイッチング素子として使用するには理想的であ
る。すなわち、オフセットゲイト型であると、ゲイト電
極に逆バイアス電圧が印加された際のリーク電流(OF
F電流ともいう)が少なく、画素セルに保持される電荷
の流出が抑制される。また、ソース/ドレインの不純物
濃度が低いと、逆バイアス電圧の印加によって生じる特
性劣化を防止することができる。一方、周辺回路におい
ては高速動作が望まれるので、図のように通常の構造の
TFTとするとよかった。

【0036】〔実施例4〕 本実施例はモノリシック型
アクティブマトリクス回路に関し、その概略を図4
(D)、(E)、(F)に示す。本実施例の素子の作製
方法は実施例3(図3参照)と基本的には同じである。
本実施例は図3(G)に示されるモノリシック型アクテ
ィブマトリクス回路をさらに発展させたものである。ト
ランジスタ411、412は、それぞれ、Nチャネル
型、Pチャネル型であり、いずれも、周辺駆動回路に用
いられるトランジスタを表している。また、周辺駆動回
路においては、ゲイト配線と2層目の配線414とのコ
ンタクト413が設けられる。この際、コンタクトホー
ルは層間絶縁物と陽極酸化物との両方に形成される。
(図4(D))

【0037】アクティブマトリクス回路の単位画素の回
路図は図4(F)に示される。本実施例ではスイッチン
グ素子としてトランジスタ415、416を2つ直列に
接続した。そして、実施例2と同様に島状領域と配線4
17とによって、MOS容量419を形成した。加え
て、パッシベーション膜および層間絶縁物をエッチング
し、陽極酸化物を誘電体として、画素電極と配線417
の間にも容量420を構成した。実施例2と同様に、配
線417は容量線として、一定の電圧に保たれている。
(図4(E)、(F))

【0038】

【発明の効果】本発明によって、モノリシック型アクテ
ィブマトリクス回路の各回路において、必要とされる特
性や信頼性を有するTFTが示され、該マトリクス回路
の表示特性を向上させる上で有益である。

【図面の簡単な説明】

【図1】 本発明におけるサイドウォール作製工程の概
略を示す。

【図2】 実施例1によるTFT回路の作製方法を示
す。

【図3】 実施例2 よるTFT回路の作製方法を示
す。

【図4】 実施例3および4のTFT回路の例を示す。

【図5】 モノリシック型アクティブマトリクス回路の
ブロック図を示す。

【符号の説明】

101 ガラス基板 102 下地酸化膜(酸化珪素) 103 島状シリコン領域(活性層) 104 ゲイト絶縁膜 105 ゲイト電極(アルミニウム) 106 ゲイト配線(アルミニウム) 107、108 陽極酸化物(酸化アルミニウム) 109 弱いN型不純物領域 110 絶縁物被膜(酸化珪素) 111、112 サイドウォール 113 LDD(低濃度不純物領域) 114 ソース/ドレイン 115 層間絶縁膜(酸化珪素) 116、117 金属配線・電極(アルミニウム)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 G02F 1/1368 H01L 21/336

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 アクティブマトリクス回路と、該アクテ
    ィブマトリクス回路を駆動するためのソースドライバー
    及びゲイトドライバーとを同一基板上に有する表示装置
    において、 前記アクティブマトリクス回路に用いられるPチャネル
    型薄膜トランジスタのソース及びドレインはP型の不純
    物のみがドーピングされてなり、 前記ソースドライバー及びゲイトドライバーに用いられ
    るPチャネル型薄膜トランジスタのソース及びドレイン
    はN型及びP型の不純物の双方がドーピングされてな
    り、 前記ソースドライバー及びゲイトドライバーに用いられ
    るNチャネル型薄膜トランジスタのソース及びドレイン
    にドーピングされたN型の不純物の濃度は、前記ソース
    ドライバー及びゲイトドライバーに用いられるPチャネ
    ル型薄膜トランジスタのソース及びドレインにドーピン
    グされたN型の不純物の濃度よりも、前記ソースドライ
    バー及びゲイトドライバーに用いられるNチャネル型薄
    膜トランジスタのLDDにドーピングされたN型の不純
    物の濃度の分だけ高いことを特徴とする表示装置。
  2. 【請求項2】 アクティブマトリクス回路と、該アクテ
    ィブマトリクス回路を駆動するためのソースドライバー
    及びゲイトドライバーとを同一基板上に有する表示装置
    において、 前記アクティブマトリクス回路に用いられるPチャネル
    型薄膜トランジスタのソース及びドレインはP型の不純
    物のみがドーピングされてなり、 前記ソースドライバー及びゲイトドライバーに用いられ
    るPチャネル型薄膜トランジスタのソース及びドレイン
    はN型及びP型の不純物の双方がドーピングされてな
    り、 前記アクティブマトリクス回路に用いられるPチャネル
    型薄膜トランジスタのソース及びドレインにおけるP型
    の不純物の濃度は、前記ソースドライバー及びゲイトド
    ライバーに用いられるPチャネル型薄膜トランジスタの
    ソース及びドレインにおけるP型の不純物の濃度よりも
    低く、 前記ソースドライバー及びゲイトドライバーに用いられ
    るNチャネル型薄膜トランジスタのソース及びドレイン
    にドーピングされたN型の不純物の濃度は、前記ソース
    ドライバー及びゲイトドライバーに用いられるPチャネ
    ル型薄膜トランジスタのソース及びドレインにドーピン
    グされたN型の不純物の濃度よりも、前記ソースドライ
    バー及びゲイトドライバーに用いられるNチャネル型薄
    膜トランジスタのLDDにドーピングされたN型の不純
    物の濃度の分だけ高いことを特徴とする表示装置。
JP15417794A 1994-06-13 1994-06-13 表示装置 Expired - Fee Related JP3312083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15417794A JP3312083B2 (ja) 1994-06-13 1994-06-13 表示装置

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP15417794A JP3312083B2 (ja) 1994-06-13 1994-06-13 表示装置
US08807001 US5712495A (en) 1994-06-13 1997-03-10 Semiconductor device including active matrix circuit
US08961807 US5856689A (en) 1994-06-13 1997-10-31 Semiconductor device including active matrix circuit
US09165150 US6414345B1 (en) 1994-06-13 1998-10-02 Semiconductor device including active matrix circuit
JP28216898A JP3530749B2 (ja) 1994-06-13 1998-10-05 アクティブマトリクス装置
US09166157 US5998841A (en) 1994-06-13 1998-10-05 Semiconductor device including active matrix circuit
JP28217198A JP3530750B2 (ja) 1994-06-13 1998-10-05 アクティブマトリクス装置
US09249845 US6121652A (en) 1994-06-13 1999-02-16 Semiconductor device including active matrix circuit
US09532096 US6566684B1 (en) 1994-06-13 2000-03-21 Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor
US10396498 US7161178B2 (en) 1994-06-13 2003-03-26 Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch
US11645522 US7479657B2 (en) 1994-06-13 2006-12-27 Semiconductor device including active matrix circuit

Publications (2)

Publication Number Publication Date
JPH07335903A true JPH07335903A (ja) 1995-12-22
JP3312083B2 true JP3312083B2 (ja) 2002-08-05

Family

ID=15578520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15417794A Expired - Fee Related JP3312083B2 (ja) 1994-06-13 1994-06-13 表示装置

Country Status (2)

Country Link
US (8) US5712495A (ja)
JP (1) JP3312083B2 (ja)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013784B1 (ko) 1990-11-20 1995-11-16 순페이 야마자끼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2873660B2 (ja) 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6570629B1 (en) 1995-10-14 2003-05-27 Semiconductor Energy Laboratory Co., Ltd. Display unit including first and second active matrix regions that is provided completely outside each other
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP4067588B2 (ja) * 1995-12-19 2008-03-26 シャープ株式会社 液晶表示装置の作製方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US6697129B1 (en) * 1996-02-14 2004-02-24 Semiconductor Energy Laboratory Co., Ltd. Guest-host mode liquid crystal display device of lateral electric field driving type
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
US5877514A (en) * 1996-05-11 1999-03-02 Lg Electronics, Inc. Liquid crystal display device integrated with driving circuit and method for fabricating the same
JP3499381B2 (ja) * 1996-09-21 2004-02-23 シャープ株式会社 アクティブマトリクス型表示装置およびその作製方法
JP3525316B2 (ja) * 1996-11-12 2004-05-10 シャープ株式会社 アクティブマトリクス型表示装置
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JPH1174522A (ja) * 1996-12-19 1999-03-16 Texas Instr Inc <Ti> 絶縁体上にソースとドレインと共にプレーナー型fetを形成する方法および装置
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
DE69841721D1 (de) * 1997-02-17 2010-07-29 Seiko Epson Corp Anzeigevorrichtung
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP4127416B2 (ja) * 1997-07-16 2008-07-30 株式会社半導体エネルギー研究所 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ
JPH1197704A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
US6812492B1 (en) 1997-12-08 2004-11-02 Lg Philips Lcd Co., Ltd. Method of fabricating a thin film transistor
US6320204B1 (en) 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
USRE40339E1 (en) 1998-01-20 2008-05-27 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
GB9806609D0 (en) * 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6208004B1 (en) * 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR100401265B1 (ko) * 1998-12-04 2004-03-20 엘지.필립스 엘시디 주식회사 박막 트랜지스터형 광 감지소자
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP4514871B2 (ja) * 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100631011B1 (ko) * 1999-08-12 2006-10-04 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6885366B1 (en) 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100675317B1 (ko) * 1999-12-30 2007-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 제조방법
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US7179729B2 (en) 2000-12-05 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP2003051556A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 半導体記憶装置
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7416927B2 (en) 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
DE10248723A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren
JP4175877B2 (ja) * 2002-11-29 2008-11-05 シャープ株式会社 半導体装置及びその作製方法
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US7190013B2 (en) * 2004-02-13 2007-03-13 National Yulin University Of Science And Technology ISFET using PbTiO3 as sensing film
US7939873B2 (en) * 2004-07-30 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Capacitor element and semiconductor device
KR101037322B1 (ko) * 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4512570B2 (ja) * 2006-08-11 2010-07-28 シャープ株式会社 液晶表示装置およびその製造方法
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR101206038B1 (ko) * 2006-12-18 2012-11-28 삼성전자주식회사 박막 트랜지스터의 제조방법
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
DE102007057728B4 (de) * 2007-11-30 2014-04-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
US8866802B2 (en) * 2009-12-10 2014-10-21 Sharp Kabushiki Kaisha Pixel circuit and display device
KR101791713B1 (ko) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
US8772752B2 (en) 2011-05-24 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130014859A (ko) * 2011-08-01 2013-02-12 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140139773A (ko) * 2013-05-28 2014-12-08 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247975C3 (ja) * 1972-09-29 1979-11-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen
JPS5893092A (en) 1981-11-28 1983-06-02 Mitsubishi Electric Corp Matrix type liquid crystal display
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
US4757026A (en) * 1986-11-04 1988-07-12 Intel Corporation Source drain doping technique
JP2739158B2 (ja) 1986-11-11 1998-04-08 セイコーエプソン株式会社 液晶表示装置
JP2568857B2 (ja) 1987-09-22 1997-01-08 セイコーエプソン株式会社 アクティブマトリックス基板
JP2664199B2 (ja) 1988-04-27 1997-10-15 株式会社日立製作所 液晶ディスプレイパネルの製造方法
US5274279A (en) 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH0244317A (en) 1988-08-05 1990-02-14 Hitachi Ltd Liquid crystal display device with auxiliary capacity
US4876213A (en) * 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure
JP2834756B2 (ja) 1989-01-18 1998-12-14 シャープ株式会社 表示電極基板
JPH02224284A (en) 1989-02-27 1990-09-06 Hitachi Ltd Formation of active matrix liquid crystal display
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH03142418A (en) 1989-10-30 1991-06-18 Matsushita Electron Corp Image display device and production thereof
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP3286843B2 (ja) 1990-04-11 2002-05-27 セイコーエプソン株式会社 液晶パネル
US5811387A (en) 1990-05-15 1998-09-22 Chiron Corporation Peptoid mixtures
JP2907344B2 (ja) * 1990-06-27 1999-06-21 東芝マイクロエレクトロニクス 株式会社 半導体装置およびその製造方法
JPH04170067A (en) 1990-11-01 1992-06-17 Nippon Sheet Glass Co Ltd Manufacture of c-mos transistor
JPH04177873A (en) 1990-11-13 1992-06-25 Fujitsu Ltd Complimentary mis semiconductor device
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP3107312B2 (ja) 1990-11-28 2000-11-06 シャープ株式会社 アクティブマトリクス表示装置
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3100687B2 (ja) 1991-05-21 2000-10-16 旭光学工業株式会社 カメラの表示装置
JP3072655B2 (ja) 1991-05-21 2000-07-31 ソニー株式会社 アクティブマトリクス表示装置
JPH0527258A (ja) 1991-07-19 1993-02-05 Sharp Corp アクテイブマトリクス基板の製造方法
JP3106566B2 (ja) 1991-07-26 2000-11-06 ソニー株式会社 液晶表示装置および製造方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05267666A (ja) 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JPH0561057A (ja) 1991-08-30 1993-03-12 Fuji Xerox Co Ltd アクテイブマトリクス型液晶デイスプレイ
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH05235350A (ja) 1992-02-26 1993-09-10 Fujitsu Ltd 半導体装置
JPH05241201A (ja) 1992-03-02 1993-09-21 Sony Corp 垂直駆動回路
JP2903838B2 (ja) 1992-03-13 1999-06-14 日本電気株式会社 クロックドインバータ回路
JP3133140B2 (ja) * 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
US5576857A (en) 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
JP3092747B2 (ja) 1992-04-17 2000-09-25 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3386192B2 (ja) 1992-07-10 2003-03-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH0635004A (ja) 1992-07-21 1994-02-10 Sony Corp 液晶表示装置
JPH0695147A (ja) 1992-09-11 1994-04-08 Hitachi Ltd 液晶表示装置とその製造方法
JP3516166B2 (ja) 1992-09-14 2004-04-05 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP3123252B2 (ja) 1992-09-18 2001-01-09 セイコーエプソン株式会社 アクティブ・マトリックス型表示装置
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
JP3453776B2 (ja) 1993-02-23 2003-10-06 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH06260497A (ja) * 1993-03-05 1994-09-16 Nippon Steel Corp 半導体装置及びその製造方法
JP2668317B2 (ja) 1993-03-22 1997-10-27 セイコーエプソン株式会社 アクティブマトリクスパネル
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3214202B2 (ja) 1993-11-24 2001-10-02 ソニー株式会社 表示素子基板用半導体装置
US6096581A (en) 1994-03-09 2000-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for operating an active matrix display device with limited variation in threshold voltages
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
CN100477247C (zh) * 1994-06-02 2009-04-08 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Also Published As

Publication number Publication date Type
US20070102702A1 (en) 2007-05-10 application
US7479657B2 (en) 2009-01-20 grant
US5998841A (en) 1999-12-07 grant
JPH07335903A (ja) 1995-12-22 application
US5856689A (en) 1999-01-05 grant
US5712495A (en) 1998-01-27 grant
US7161178B2 (en) 2007-01-09 grant
US6121652A (en) 2000-09-19 grant
US20030201435A1 (en) 2003-10-30 application
US6566684B1 (en) 2003-05-20 grant
US6414345B1 (en) 2002-07-02 grant

Similar Documents

Publication Publication Date Title
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US5962870A (en) Insulated gate field effect semiconductor devices
US6495858B1 (en) Active matrix display device having thin film transistors
US5717224A (en) Semiconductor device having an insulated gate field effect thin film transistor
US5729308A (en) Active matrix display device
US5719065A (en) Method for manufacturing semiconductor device with removable spacers
US5895935A (en) Display device having a switch with floating regions in the active layer
US5470762A (en) Method of fabricating a thin film transistor
US5569936A (en) Semiconductor device employing crystallization catalyst
US20020105033A1 (en) Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
US5763899A (en) Active matrix display device
US5608251A (en) Thin film semiconductor integrated circuit and method of fabricating the same
US6759677B1 (en) Semiconductor device and method for manufacturing same
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
US5292675A (en) Method for forming a MOS transistor and structure thereof
US5849611A (en) Method for forming a taper shaped contact hole by oxidizing a wiring
US5581092A (en) Gate insulated semiconductor device
US5942768A (en) Semiconductor device having improved crystal orientation
US5854494A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6326642B1 (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6028333A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5403762A (en) Method of fabricating a TFT
US5231297A (en) Thin film transistor
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US6660549B2 (en) Method of manufacturing an active matrix type display circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140524

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees