JPH0832069A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタにおいて、リーク電流の低
減を図る。 【構成】 薄膜半導体領域のチャネル形成領域を横断し
て、ソース／ドレインとは逆の導電型を示す不純物領域
を設けることにより、ソース、ドレイン間のリーク電流
を減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁表面上に形成され
た薄膜集積回路およびそれに用いる回路素子、例えば、
薄膜トランジスタ（ＴＦＴ）の構造に関するものであ
る。本発明において絶縁表面とは、絶縁体表面以外に、
半導体や金属の表面に設けられた絶縁層をも意味する。
すなわち、本発明によって作製される集積回路および薄
膜トランジスタは、ガラス等の絶縁基板上、単結晶シリ
コン等の半導体基板上に形成された絶縁体上、いずれに
も形成される。

【０００２】

【従来の技術】ＴＦＴは、絶縁表面上に実質的に真性な
薄膜半導体領域（活性層）を島状に形成した後、ゲイト
絶縁膜として、ＣＶＤ法やスパッタ法によって絶縁被膜
を形成し、その上にゲイト電極を形成して得られる。ソ
ース／ドレインにはＮ型もしくはＰ型の不純物がドープ
される。すなわち、ＴＦＴは、Ｎ型もしくはＰ型のソー
ス／ドレインと実質的に真性導電型のチャネル形成領域
を有する構造である。近年、ＴＦＴの電界移動度を高め
る必要から、活性層の半導体として、アモルファス半導
体に代えて、結晶性半導体を用いることが試みられてい
る。

【０００３】

【発明が解決しようする課題】このような結晶性の半導
体を用いたＴＦＴにおける最大の問題点はリーク電流
（オフ電流）が大きいことであった。すなわち、ゲイト
電極に電圧が印加されていない、もしくは逆の電圧が印
加されている際には、チャネルが形成されないので、電
流は流れないはずである。しかしながら、実際には、単
結晶半導体において通常、観察されるリーク電流以上の
電流が見られた。このような大きなリーク電流は、特に
ダイナミックな動作の要求される用途において問題であ
った。また、スタティックな動作の要求される用途にお
いても、消費電力を増加させるため、好ましいことでは
なかった。

【０００４】ＴＦＴの大きな用途として期待されている
液晶ディスプレー等のアクティブマトリクス回路におい
ては、ＴＦＴはマトリクスに設けられた画素のスイッチ
ングトランジスタとして動作するが、その際には、画素
電極やその補助のコンデンサー（保持容量）に蓄積され
た電荷がリークしないことが必要とされたが、リーク電
流が大きいと十分な時間、電荷を保持することができな
かった。本発明は、結晶性半導体を活性層に用いたＴＦ
Ｔにおいて、リーク電流を低減することを目的とする。

【０００５】

【発明を解決するための手段】本発明の基本的な構成お
よび概念を図１を用いて説明する。図１はＴＦＴを上方
より見た様子を示す。薄膜半導体領域１は実質的に真性
な結晶性半導体である。本発明で特徴的なことは、後に
チャネル形成領域が設けられる部分を横断して、ソース
／ドレインとは逆の導電型の不純物領域２を設けること
である。この不純物領域２の存在によってリーク電流を
低減できる。（図１（Ａ）） 不純物領域２を形成するのは半導体膜をエッチングして
半導体領域１を形成する前でも後でもいずれでもよい
が、不純物導入によって結晶性が低下する場合（加速し
た不純物イオンを照射する方法、例えば、イオン注入法
やイオンドーピング法が該当する）には、ゲイト電極を
形成する前の工程で結晶性を改善する処理を施すことが
望まれる。

【０００６】すなわち、レーザー光照射や熱アニールに
よって、結晶性半導体を得る場合には、不純物領域の形
成のためのドーピング工程を、レーザー光照射や熱アニ
ール工程の前におこなうことが好ましい。また、熱アニ
ールの後にレーザー光照射をおこなう場合には、熱アニ
ール後にドーピングしても、その後のレーザー光照射に
よって結晶性を改善できる。もちろん、その後の工程に
おいて、熱アニールや裏面からのレーザー光照射等の工
程があれば、その際に該不純物領域の結晶性を改善でき
る。

【０００７】その後、ゲイト絶縁膜とゲイト電極３を形
成する。（図１（Ｂ）） そして、このゲイト電極をマスクとして自己整合的に不
純物を導入し、ソース４、ドレイン５を形成する。（図
１（Ｃ）） 以上のようにして、本発明のＴＦＴの基本的な構造が得
られる。その際のゲイト電極をはぎ取った状態を図１
（Ｄ）に示す。（図１（Ｄ）） 図１に示したＴＦＴのゲイト電極に直角な断面ａ−ａ’
の各工程における様子を図２に示す。数字は図１のもの
に対応する。

【０００８】図１、図２の例においてはチャネル形成領
域中にはソース／ドレインとは逆の導電型の不純物領域
２は１つしか設けられていないが、２つ以上設けられて
もよい。また、このような不純物領域を２つ以上設ける
場合には、さらに、図３、図４のようなバリエーション
も可能である。図３はＴＦＴのゲイト電極を除去したも
のを上方より見た様子（図１（Ｄ）に対応する）を、ま
た、図４は図３のａ−ａ’断面を示す。この例では、ソ
ース１１、ドレイン１２の間のチャネル形成領域に、ソ
ース／ドレインと同じ導電型の不純物領域１６を設け、
さらに、その両側にソース／ドレインとは逆の導電型の
不純物領域１４、１８を設ける。そして、不純物領域１
４、１６、１８の間には実質的に真性な領域１３、１
５、１７、１９を設ける。

【０００９】

【作用】本発明人は、リーク電流の多くが、薄膜半導体
領域のエッジ部分においてもたらされることを見出し
た。リーク電流を低減するためには、チャネル幅を狭く
することが有効であると考えられるが、本発明人の考察
の結果、チャネル幅を狭くしても、それに比例してリー
ク電流が減少することはなく、特に、チャネル幅３μｍ
と８μｍ（チャネル長はいずれも８μｍ）では、リーク
電流に有為な差が全く見出せなかった。このことはリー
ク電流にチャネル全体が関与しているのではないことを
意味している。

【００１０】本発明人は、チャネル形成領域のエッヂに
おいては、エッチング工程においてダメージを受けやす
く、非意図的にチャネルが形成されることがあるためと
推定した。また、ゲイト絶縁膜の段差被覆性が不十分で
あると、欠陥が生じやすく、ここに何らかの電荷がトラ
ップされて、非意図的なチャネルが生成する可能性も考
えられる。

【００１１】本発明におけるチャネル形成領域を横断し
て不純物領域（図１の２、あるいは図３の１４、１８）
を設けることは、このような不安定なエッヂ部を非導通
化させる上で効果的である。図１において、ソース／ド
レインがＮ型であれば、不純物領域２はＰ型となる。そ
して、エッヂ領域を含めてチャネル形成領域にはＮＩＰ
ＩＮ接合が形成されており、リーク電流を抑制する上で
効果がある。同様に図３の場合には、ＮＩＰＩＮＩＰＩ
Ｎ接合が形成される。ソース／ドレインがＰ型であって
も同様である。ここで、実質真性な領域（Ｉ型領域）が
Ｐ型領域やＮ型領域の間に設けられ、ＰＩＮもしくはＮ
ＩＰ接合となっていることが重要である。

【００１２】多結晶その他の非単結晶の結晶性半導体に
おいては、単結晶半導体のように理想的な異種接合は形
成できず、接合界面には多くの欠陥やそれに起因する準
位が生じ、そのため、非単結晶のＰＮ接合では逆方向で
も大きな電流が流れる。本発明における不純物領域（図
１の不純物領域２もしくは図３の不純物領域１４、１
８）の不純物の濃度は可能な限り低い方が好ましい。図
１を例にとって説明すると、不純物領域がソース／ドレ
インと同等な不純物濃度を有している場合には、チャネ
ル形成領域において、Ｎ⁺ ＩＰ⁺ ＩＮ⁺ 接合もしくはＰ
⁺ ＩＮ⁺ ＩＰ⁺ 接合が形成される。この場合、Ｎ⁺ 、Ｐ
⁺ とは、１０²⁰原子／ｃｍ³ 程度もしくはそれ以上の濃
度のＮ型もしくはＰ型不純物が含まれていることを意味
する。この結果、ゲイト電極に電圧が印加されても、不
純物領域２の導電型を反転させることができず、ＴＦＴ
として機能しない。。

【００１３】不純物領域２の不純物濃度が低くても、こ
れを反転させることは容易でなく、一般に不純物領域２
を設けた場合にはオン電流が低下し、しきい値の絶対値
が上昇する。もっとも、オフ電流も低下するので、必要
とする特性に応じて、本発明を実施するか否かを決定す
ることが求められる。不純物領域２の不純物濃度を低減
して本発明を実施した場合には、Ｎ⁺ ＩＰ^- ＩＮ⁺ 接合
（あるいはＮＩＰ^- ＩＮ接合）もしくはＰ⁺ ＩＮ^- ＩＰ
⁺ 接合（あるいはＰＩＮ^- ＩＰ接合）が得られる。この
場合のＮ^- 、Ｐ^- とは、１０¹⁸原子／ｃｍ² 程度もしく
はそれ以下の濃度のＮ型もしくはＰ型不純物が含まれて
いることを意味する。本発明では、エッヂ部でのリーク
電流を抑制するために、不純物濃度は１×１０¹⁷以上で
あることが要求される。一方、高濃度の不純物がドーピ
ングされると、上述のようにＴＦＴのオン状態の特性が
悪化するので、不純物濃度は１×１０¹⁹原子／ｃｍ² 以
下であることが望ましい。

【００１４】本発明を低濃度ドレイン（ＬＤＤ）を有す
る構造のＴＦＴに適用することによっても、より一層の
効果を得ることができる。通常のＬＤＤ型のＴＦＴで
は、Ｎ⁺ Ｎ^- ＩＮ^- Ｎ⁺ もしくはＰ⁺ Ｐ^- ＩＰ^- Ｐ⁺ と
いう接合構造を有するのであるが、これに本発明を適用
した場合には、Ｎチャネル型の場合にはＮ⁺ Ｎ^- ＩＰ^-
ＩＮ^- Ｎ⁺ という接合構造が 、Ｐチャネル型の場合に
はＰ⁺ Ｐ^- ＩＮ^- ＩＰ^-Ｐ⁺ という接合構造が得られ
る。上記のように本発明においてはリーク電流の要因と
して、エッヂ部に非意図的に形成されるチャネルが除去
されるため、リーク電流は大幅に低下する。本発明にお
いて、リーク電流を決定する要素のうち主要なものは、
チャネル形成領域の幅（チャネル幅）ｘ、不純物領域２
の幅ｙ、ソースもしくはドレインと不純物領域２の間の
間隔ｚである。これらは、用いられるデザインルールや
許容されるリーク電流の大きさを考慮して決定すればよ
い。リーク電流はｘにほぼ比例し、また、ｙに逆比例す
る。

【００１５】ｚの値はリーク電流以外に耐圧に影響す
る。ｚの値は、上記のように安定したＰＩＮもしくはＮ
ＩＰ接合が形成されるに足る値が必要であり、ドレイン
電圧にも依存するが、ドレイン電圧が２０Ｖであれば３
μｍ以上、１０Ｖであれば１．５μｍ以上あることが望
ましい。特に、ドレイン側においては、ドレイン領域と
不純物領域の距離が３μｍ以下であると、ピンチオフ点
が不純物領域にかかるため、ＴＦＴのしきい値電圧が上
昇する。本発明において、図３のように、ソース／ドレ
インと逆の導電型の不純物領域を複数形成すると複数の
ＰＩＮ接合が形成され、その少なくとも１つはドレイン
電圧に対して逆方向ダイオードとして作用するため、オ
フ電流低減には格別の寄与がある。

【００１６】本発明においては、ゲイト電極形成前に不
純物領域を形成する必要があるが、この工程を他の不純
物領域形成の工程と同時におこなうと効果的である。例
えば、アクティブマトリクス回路においては、薄膜半導
体層に導電領域を設けて、その上にゲイト電極と同一層
の配線を形成し、該配線（以下、容量配線という）とそ
の下の導電領域の間に、ゲイト絶縁膜を誘電体とする容
量（キャパシタ）を形成することがある。その場合、容
量配線の下に不純物をドーピングして導電領域を形成す
る必要から、導電領域の形成は、ゲイト電極（容量配
線）の形成に先立っておこなわれる必要がある。本発明
においては、ゲイト電極の形成前にチャネル形成領域に
不純物領域を形成するため、該不純物領域形成と導電領
域形成とを同時におこなうと効果的である。

【００１７】図５、図６にはその際の工程図を示す。図
５は上方より見た図面、図６はその断面図である。この
場合の薄膜半導体領域は、図５のように２つの部分によ
って構成されている。図の左側がＴＦＴの設けられる領
域で、右側が容量の設けられる領域である。図５（Ａ）
のａ−ａ’断面の工程図は図６（Ａ）〜（Ｆ）に示され
る。ＴＦＴのゲイト電極が形成される領域には図１と同
様にチャネル形成領域を横断して不純物領域２２が設け
られる。その他に容量領域と、ＴＦＴ領域のドレインの
一部も同時に不純物がドーピングされ、導電領域２３が
形成される。その他の領域は実質的に真性な領域２１で
ある。（図５（Ａ）、図６（Ａ））

【００１８】次に、ゲイト絶縁膜、ゲイト電極２４、容
量配線２５を形成する。そして、ＴＦＴ領域において、
ソース／ドレインを形成するための不純物を導入するた
めのマスク２６を形成する。これは、導電領域２３がソ
ース／ドレインの導電型と逆であるので、ソース／ドレ
イン形成の際に、導電領域２３の導電型が反転しないた
めである。（図５（Ｂ）、図６（Ｂ）） 次に、不純物ドーピングをおこない、ソース２７、ドレ
イン２８を形成する。ここで、ソース／ドレインと導電
領域２３の導電型は互いに逆である。（図５（Ｃ）、図
６（Ｃ））

【００１９】次に、不純物の活性化（結晶性の回復）を
適切な方法でおこない、層間絶縁物を形成する。そし
て、ＴＦＴのソース／ドレインにコンタクトホール２
９、３０を形成する。この際、ドレイン２８において
は、コンタクトホールは導電領域２３との境目にコンタ
クトホール３０を設ける。（図５（Ｄ）、図６（Ｄ）） 次に、全面に金属膜を堆積する。この際、半導体活性層
がシリコンによって構成されているならば、金属膜とし
ては、シリコンと化合してシリサイド（珪化物）を得る
ことが容易なチタン、プラチナ、タングステン、モリブ
テン等の単層膜もしくは、その上に他の金属膜を重ねた
多層膜を形成すると良い。このような金属膜を形成した
のち、適当な温度でアニールをおこなえば、金属とシリ
コンが反応し、シリサイドが形成される。図にはチタン
とアルミニウムの多層膜を堆積した様子を示した。チタ
ンは３５０℃以上の温度でのアニールによって珪化チタ
ンをその界面に生成する。（図６（Ｄ’）

【００２０】次に、金属膜をエッチングし、ソース電極
・配線２２を形成する。これはコンタクトホール２９に
よってソース２７と接続しているが、その間には上述の
アニールによって生じたシリサイドが形成されている。
一方、図のドレイン側のように金属膜を全て除去した場
合でも、コンタクトホール３０に形成されたシリサイド
３２は残存せしめることができる。これは、金属膜とシ
リサイドのエッチングレートの違いを利用すれば容易に
実施できる。（図５（Ｅ）、図６（Ｅ）） 液晶ディスプレーを形成する場合には、ソース配線・電
極３１のように金属配線の上に第２の層間絶縁物を形成
し、コンタクトホール３０（すなわち、シリサイド３
２）を含む領域にコンタクトホールを形成して、画素電
極３３を形成すればよい。（図５（Ｆ）、図６（Ｆ））

【００２１】図５、図６において、導電領域２３とソー
ス／ドレインは導電型が互いに逆であるため、それぞれ
にドーピングする不純物の量については注意が必要であ
る。導電領域２３の不純物濃度を低くすると該領域での
抵抗が高くなるので、回路設計の際に注意しなければな
らない。なお、上記の説明においては、便宜上、ドレイ
ン２６側に容量が設けられていると説明したが、ソース
側に容量が設けることが同様に可能であることは言うま
でもない。

【００２２】

【実施例】

〔実施例１〕 図７にＬＤＤ型ＴＦＴに本発明を適用し
た本実施例のＴＦＴの断面図を示す。図７に示される断
面図は図１のａ−ａ’断面に相当するものである。本実
施例ではＰチャネル型とした。作製工程は、島状薄膜シ
リコン領域形成前の段階において、チャネル形成領域４
１を横断してＮ^- 型の不純物領域４２を形成した以外
は、従来のＬＤＤ型ＴＦＴと同じである。以下、簡単に
作製方法について述べる。石英基板上に実質的に真性の
アモルファスシリコン膜を形成した。アモルファスシリ
コン膜の厚さは３００〜１２００Å、例えば、８００Å
とした。そして、５００〜６２０℃、例えば、６００℃
で４８時間熱アニールすることによって結晶化させた。
ニッケル等の結晶化を促進させる元素を微量添加する
と、結晶化温度・時間を低下・短縮させることが可能で
ある。

【００２３】その後、不純物領域４２を形成した。その
配置は図１（Ａ）の不純物領域２と同様である。、不純
物領域４２は、燐を１×１０¹²〜１×１０¹⁴原子／ｃｍ
² 、好ましくは、３×１０¹²〜３×１０¹³原子／ｃ
ｍ² 、例えば、１×１０¹³原子／ｃｍ² のドーズ量でイ
オンドーピングすることによって形成した。不純物領域
形成の際にはシリコン膜をフォトレジストによってパタ
ーニングし、このフォトレジストをマスクとして、実質
的に露出されたシリコン膜にイオンを照射した。このた
め、加速電圧は５〜２０ｋＶ、例えば、１０ｋＶとし
た。次に、シリコン膜をエッチングして、島状領域を形
成し、さらに厚さ１２００Åの酸化珪素によってゲイト
絶縁膜４３、燐がドーピングされた多結晶シリコンによ
ってゲイト電極４４を形成した。多結晶シリコンへの燐
のドーピング量は、１×１０²⁰〜５×１０²¹原子／ｃｍ
³ とした。

【００２４】そして、ゲイト電極４４をマスクとして、
硼素を１×１０¹³〜５×１０¹⁴原子／ｃｍ² 、例えば、
１×１０¹⁴原子／ｃｍ² のドーズ量でイオンドーピング
することによってＰ^- 型領域４８、４９を形成した。次
に公知の技術によってサイドウォール４５を形成し、こ
れをマスクとして、硼素を２×１０¹⁴〜５×１０¹⁵原子
／ｃｍ² 、例えば、１×１０¹⁵原子／ｃｍ² のドーズ量
でイオンドーピングすることによってＰ⁺ 型領域４６、
４７を形成した。いずれも厚さ１２００Åの酸化珪素の
ゲイト絶縁膜４３を通しておこなったため、加速電圧は
５０〜９０ｋＶ、例えば、６５ｋＶが適当であった。以
上の２段階のドーピングによって、ＬＤＤ構造を有する
ソース／ドレインが形成された。その後、６００℃、２
時間の熱アニールによって、不純物ドーピングによって
低下したソース／ドレイン領域の結晶性の回復をおこな
った。この際には、同時に不純物領域４２の結晶性の回
復もなされた。

【００２５】〔実施例２〕 図８に陽極酸化を用いたオ
フセットゲイト型ＴＦＴに本発明を適用した本実施例の
ＴＦＴの断面図を示す。図８に示される断面図は図１の
ａ−ａ’断面に相当するものである。本実施例ではＰチ
ャネル型とした。以下に作製工程について簡単に述べ
る。基板としては厚さ２０００Åの酸化珪素膜を下地に
形成したコーニング７０５９を用いた。まず、厚さ５０
０Åのアモルファスシリコン膜を形成した。そして、後
にチャネル形成領域を横断してＮ^- 型の不純物領域５２
を形成した。その配置は図１の不純物領域２と同様とし
た。不純物領域５２は、燐を１×１０¹²〜１×１０¹⁴原
子／ｃｍ² 、例えば、２×１０¹³原子／ｃｍ² のドーズ
量でイオンドーピングすることによって形成した。

【００２６】その後、レーザー光照射によって、シリコ
ン膜の結晶化をおこなった。レーザーとしてはＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を用いたが、その他のレーザー、例えば、ＸｅＦ
エキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキ
シマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマー
レーザー（波長１９３ｎｍ）等を用いてもよい。レーザ
ーのエネルギー密度は、２５０〜４５０ｍＪ／ｃｍ² 、
例えば３５０ｍＪ／ｃｍ² とし、１か所につき２〜１０
ショット、例えば１０ショット照射した。レーザー照射
時に、基板を２００〜４５０℃程度に加熱してもよい。
基板を加熱した場合には最適なレーザーエネルギー密度
が変わることに注意しなければならない。この状態での
シリコン膜は不純物領域５２を除いて、真性であった。

【００２７】次に、シリコン領域のパターニング・エッ
チングをおこない、島状シリコン領域を形成した。つい
で、ゲイト絶縁膜５３（酸化珪素）、およびアルミニウ
ムのゲイト電極５４（厚さ４０００〜８０００Å、例え
ば６０００Å）を形成した。ゲイト電極のアルミニウム
にはスカンジウム（Ｓｃ）を０．１〜０．５重量％混入
させておくと、陽極酸化工程において良質の陽極酸化物
被膜が得られた。さらに、このアルミニウム配線の表面
を陽極酸化して、表面に酸化物被膜５５を形成した。陽
極酸化は、１〜５％の酒石酸エチレングリコール溶液を
アンモニアで中和して、ｐＨを約７とした溶液を用い
た。印加する電圧を徐々に上昇させ、１５０Ｖまで電圧
を上げることにより、得られた酸化物層の厚さは約２０
００Åであった。上記の方法で得られた陽極酸化物は緻
密で、バリヤ型陽極酸化物と称せられる。

【００２８】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極５４および陽極酸化物被膜５５を
マスクとして硼素イオンを注入した。加速電圧は、５０
〜８０ｋＶ、例えば６５ｋＶとした。ドーズ量は１×１
０¹⁴〜５×１０¹⁵原子／ｃｍ² 、例えば、５×１０¹⁵原
子／ｃｍ² とした。このようにしてＰ型の領域５６、５
７を形成した。

【００２９】その後、レーザー光照射法によってＰ型領
域（ソース／ドレイン）の結晶性の改善をおこなった。
レーザーとしてはＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他の
レーザー、例えば、ＸｅＦエキシマーレーザー（波長３
５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８
ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）
等を用いてもよい。レーザーのエネルギー密度は、２０
０〜３５０ｍＪ／ｃｍ² 、例えば２５０ｍＪ／ｃｍ² と
し、１か所につき２〜１０ショット、例えば２ショット
照射した。レーザー照射時に、基板を２００〜４５０℃
程度に加熱してもよい。基板を加熱した場合には最適な
レーザーエネルギー密度が変わることに注意しなければ
ならない。

【００３０】なお、本実施例では、実施例１の場合と異
なり、ゲイト電極の下のＮ型の不純物領域は、最初から
結晶化している。また、本実施例では、ゲイト電極５４
とソース５６、ドレイン５７の間が距離ｘ（約２０００
Å）だけ離れたオフセットゲイト型となっている。ｘは
概略、陽極酸化物被膜５５の厚さである。本実施例のＴ
ＦＴのチャネル形成領域（オフセット領域を含む）は、
図１と同様な形状で、チャネル幅は３μｍ、不純物領域
５２の幅ｙは８μｍ、ソース／ドレインと不純物領域５
２の間隔ｚは３μｍであった。また、チャネル長（ソー
ス／ドレイン間の距離で、オフセット領域も含む）は１
４μｍであった。

【００３１】〔実施例３〕 図９に側面陽極酸化工程を
用いたオフセットゲイト型ＴＦＴに本発明を適用した本
実施例のＴＦＴの断面図を示す。図９に示される断面図
は図１のａ−ａ’断面に相当するものであり、主要な工
程を示す。本実施例ではＰチャネル型とした。以下に作
製工程について簡単に述べる。基板としては厚さ２００
０Åの酸化珪素膜を下地に形成したコーニング７０５９
を用いた。まず、厚さ８００Åのアモルファスシリコン
膜を形成し、熱アニールによって結晶化せしめた。そし
て、後にチャネル形成領域を横断するようにＮ^- 型の不
純物領域６２を形成した。その配置は図１の不純物領域
２と同様とした。不純物領域６２は、燐を１×１０¹²〜
１×１０¹⁴原子／ｃｍ² 、例えば、５×１０¹²原子／ｃ
ｍ² のドーズ量でイオンドーピングすることによって形
成した。

【００３２】その後、レーザー光照射によって、シリコ
ン膜の結晶性をさらに向上させた。この工程において
は、先にイオンドーピング法によって注入された燐も活
性化された。レーザーとしてはＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い、
レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃ
ｍ² 、例えば３００ｍＪ／ｃｍ² とし、１か所につき２
〜１０ショット、例えば１０ショット照射した。レーザ
ー照射時に、基板を２００〜４５０℃程度に加熱しても
よい。

【００３３】次に、シリコン領域をエッチングして、島
状シリコン領域６１を形成した。ついで、ゲイト絶縁膜
６３（酸化珪素）、およびアルミニウム膜（厚さ４００
０〜８０００Å、例えば６０００Å）を連続的に成膜し
た。アルミニウムにはスカンジウム（Ｓｃ）を０．１〜
０．５重量％混入させた。さらに、アルミニウム膜に
は、実施例２と同様に陽極酸化処理を施し、その表面に
薄い陽極酸化物被膜を形成した。この陽極酸化工程にお
いては、印加する電圧は１０Ｖまでとしたために、得ら
れた陽極酸化物被膜は１００〜１５０Åであった。次
に、公知のフォトリソグラフィー工程によってアルミニ
ウム膜のエッチングをおこない、ゲイト電極６４を形成
した。フォトリソグラフィー工程の際に用いたフォトレ
ジストのマスク６５はその後も残した。

【００３４】そして、このアルミニウム配線の側面を陽
極酸化して、酸化物被膜６６を形成した。陽極酸化は実
施例２とは異なって、酸性の溶液中でおこなった。例え
ば、３〜２０％のクエン酸もしくはショウ酸、燐酸、ク
ロム酸、硫酸等の酸性水溶液を用いておこない、１０〜
３０Ｖの一定電流をゲイト電極に印加すればよい。本実
施例ではシュウ酸溶液（３０℃）中で電圧を１０Ｖと
し、２０〜１８０分、陽極酸化した。陽極酸化物の厚さ
は陽極酸化時間に比例した。また、陽極酸化の速度は温
度によっても大きく影響を受けた。本実施例では、厚さ
３０００Å〜３μｍ、例えば、厚さ１．２μｍの陽極酸
化物６６を形成した。このようにして得られた陽極酸化
物は多孔質であることが特徴であった。さらに、低い電
圧で厚い酸化物被膜を得ることも特徴であった。また、
本実施例では、ゲイト電極の上面にはマスク６５が存在
するため、側面のみに選択的に陽極酸化が進行した。
（図９（Ａ））

【００３５】マスク６５を剥離した後、イオンドーピン
グ法によって、シリコン領域にゲイト電極６４および陽
極酸化物被膜６６をマスクとして硼素イオンを注入し
た。加速電圧は、５０〜８０ｋＶ、例えば６５ｋＶとし
た。ドーズ量は１×１０¹⁴〜５×１０¹⁵原子／ｃｍ² 、
例えば、１×１０¹⁵原子／ｃｍ² とした。このようにし
てＰ型の領域６７、６８を形成した。

【００３６】その後、実施例２と同様にレーザー光照射
によってＰ型領域（ソース／ドレイン）の活性化をおこ
なった。レーザーとしてはＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。
本実施例では、ゲイト電極６４とソース６７、ドレイン
６８の間が距離ｘ（約１．２μｍ）だけ離れたオフセッ
トゲイト型となっている。実施例１のｘの値に比較して
極めて大きかった。（図９（Ｂ））

【００３７】〔実施例４〕 図１０に側面陽極酸化工程
を用いたオフセットゲイト型ＴＦＴに本発明を適用した
本実施例のＴＦＴの断面図を示す。図１０に示される断
面図は図１のａ−ａ’断面に相当するものであり、主要
な工程を示す。本実施例ではＰチャネル型とした。以下
に作製工程について簡単に述べる。実施例３と同様に絶
縁表面上に島状の結晶性シリコン領域７１を形成した。
島状シリコン領域７１には、チャネル形成領域を横断し
てＮ^- 型の不純物領域７２を形成した。その配置は図１
の不純物領域２と同様とした。不純物領域７２は、１×
１０¹⁷〜５×１０¹⁸原子／ｃｍ³ 、例えば、５×１０¹⁷
原子／ｃｍ³ の濃度の燐を不純物として含有している。

【００３８】次に、ゲイト絶縁膜（酸化珪素）、およ
び、側面が選択的に陽極酸化されたアルミニウムのゲイ
ト電極７４（厚さ５０００Å）を形成した。側面の陽極
酸化物７５の幅は８０００Åとした。この状態は図９
（Ａ）に相当する。そして、ドライエッチング法によっ
て、ゲイト絶縁膜をエッチングした。この際には、アル
ミニウムおよびその陽極酸化物はエッチングされず、ゲ
イト電極７４と陽極酸化物７４の下部のみゲイト絶縁膜
７３が残存した。（図１０（Ａ））

【００３９】そして、陽極酸化物７５を選択的にエッチ
ングした後、イオンドーピング法によって、シリコン領
域にゲイト電極７４およびゲイト絶縁膜７３をマスクと
して硼素イオンを注入した。加速電圧は、５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０¹³〜５
×１０¹⁴原子／ｃｍ² 、例えば、１×１０¹³原子／ｃｍ
² とした。このようにしてＰ^- 型の領域７６、７７を形
成した。（図１０（Ｂ））

【００４０】さらに、引き続き加速電圧を５〜２０ｋ
Ｖ、例えば、１０ｋＶで硼素イオンを注入した。この工
程においては加速電圧が低いため、ゲイト絶縁膜７３に
よって覆われた部分には硼素は注入されず、主として、
ゲイト絶縁膜の無い領域に注入された。このときのドー
ズ量は、先の場合よりも多い、１×１０¹⁴〜５×１０¹⁵
原子／ｃｍ² 、例えば、５×１０¹⁴原子／ｃｍ² とし
た。この結果、Ｐ⁺ 領域７８、７９が形成された。ま
た、Ｐ^- 型領域７６、７７のうち、ゲイト絶縁膜下の領
域はＬＤＤ８０、８１として残った。（図１０（Ｃ））

【００４１】その後、実施例２と同様にレーザー光照射
によってＰ^- 型領域およびＰ⁺ 型領域（ソース／ドレイ
ン）の活性化をおこなった。レーザーとしてはＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を用いた。以上のようにしてＬＤＤ型ＴＦＴを作
製できた。以上の工程において、多孔質陽極酸化物被膜
を得たのち、実施例２に記述した陽極酸化をおこなう
と、図１０（Ｄ）のごとく、アルミニウムゲイト電極７
４がバリヤ型陽極酸化物８２で被覆されるが、これはア
ルミニウムゲイト電極を保護するうえで効果的である。
（図１０（Ｄ））

【００４２】〔実施例５〕 図１１および図１２に本実
施例を示す。本実施例はアクティブマトリクス回路と、
それを駆動するための周辺回路を同じ基板上に形成した
モノリシック型アクティブマトリクス回路に本発明を適
用したものである。モノリシック型アクティブマトリク
ス回路とは、図１２で示されるようにアクティブマトリ
クス回路に、ゲイトドライバー、ソースドライバーが付
属し、これらのドライバー回路は周辺回路と称され、一
般にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合
わせた相補型回路によって構成されている。そのため、
図１１においても周辺回路は相補型インバーターで代表
する。

【００４３】一方、アクティブマトリクス回路（画素）
においては、ＴＦＴはＰ型もしくはＮ型のいずれか一方
である。本実施例ではＰチャネル型ＴＦＴを用いた。ア
クティブマトリクス回路における単位画素には、ＴＦＴ
と液晶素子、および液晶素子の容量を補うための保持容
量（補助容量ともいう）が設けられる。本実施例では図
１２に示すごとく、保持容量の一方の電極は次の行のゲ
イト配線に接続されていることを特徴とする。図１１に
おいては、アクティブマトリクス回路のＴＦＴおよびそ
れに付随する回路については、図５のａ−ａ’断面に相
当する断面図を示した。モノリシック型アクティブマト
リクス回路においては、画素におけるＴＦＴは高速動作
より低リーク電流を、また、周辺回路のＴＦＴは低リー
ク電流よりも高速動作を要求される。この矛盾を解決す
るためには、本実施例のごとく、画素のトランジスタに
のみ本発明を適用し、周辺回路には適用しないのが効果
的である。

【００４４】以下に作製工程について説明する。まず、
基板（コーニング７０５９）上にプラズマＣＶＤ法また
はスパッタリング法によって厚さ２０００Åの酸化珪素
または窒化珪素、あるいはそれらの多層膜の下地膜（図
示せず）を形成した。さらに、プラズマＣＶＤ法によっ
て、厚さ３００〜１５００Å、例えば５００Åのアモル
ファスシリコン膜を堆積した。そして、これを還元雰囲
気下で熱アニールすることにより結晶化させた。結晶化
工程はレーザー等の強光を用いてもよい。さらに、画素
領域においては、イオンドーピング法によってＮ^- 型領
域１０４および１０５を形成した。Ｎ^- 型領域１０４は
図５の不純物領域２２に、また、Ｎ^- 型領域１０５は図
５の導電領域２３に、それぞれ相当する。これらのＮ^-
型領域には、燐を１×１０¹²〜１×１０¹⁴原子／ｃ
ｍ² 、例えば、３×１０¹³原子／ｃｍ² のドーズ量で注
入した。

【００４５】その後、レーザー光照射によって、シリコ
ン膜の結晶性をさらに向上させた。この工程において
は、先に燐の注入されたＮ^- 型領域１０４、１０５の結
晶性も改善された。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いた。このようにして得られた結晶性シリコン膜をエ
ッチングして、島状シリコン領域１０１（周辺回路Ｎチ
ャネル型ＴＦＴ用）、１０２（周辺回路Ｐチャネル型Ｔ
ＦＴ用）、１０３（画素ＴＦＴ用）を形成した。（図１
１（Ａ））

【００４６】次に、スパッタリング法またはプラズマＣ
ＶＤ法によって厚さ５００〜１５００Å、例えば１００
０Åの酸化珪素膜１０６を堆積し、引き続いて、スパッ
タリング法によって厚さ４０００〜８０００Å、例えば
６０００Åのアルミニウム膜（０．１〜０．５重量％の
スカンジウムを含む）を堆積した。そして、アルミニウ
ム膜をパターニングして、ゲイト電極１０７、１０８、
１０９と容量配線１１０を形成した。酸化珪素膜１０６
はゲイト絶縁膜として機能する。（図１１（Ｂ））

【００４７】さらに、実施例３および４と同様の方法
で、ゲイト電極・容量配線の側面を陽極酸化して、多孔
質陽極酸化物層１１１、１１２、１１３、１１４を形成
した。さらに、実施例２の方法によって、ゲイト電極。
容量配線の周囲にバリヤ型陽極酸化物被膜１１５を形成
した。（図１１（Ｃ）） 次にＰチャネル型ＴＦＴを形成する領域のみを露出さ
せ、その他の領域をフォトレジストのマスク１１６で被
覆して、多孔質陽極酸化物１１２、１１３のエッチング
をおこなった。さらに、硼素イオンを注入した。加速電
圧は、５０〜８０ｋＶ、例えば６５ｋＶとした。ドーズ
量は１×１０¹⁴〜５×１０¹⁵原子／ｃｍ²、例えば、５
×１０¹⁴原子／ｃｍ² とした。このようにしてＰ型の領
域（ソース／ドレイン）１１７、１１８を形成した。
（図１１（Ｄ））

【００４８】次に、フォトレジストのマスク１１６を剥
離して、ドライエッチング法によって、酸化珪素膜１０
６をエッチングした。この結果、ゲイト電極・容量配線
およびその周囲の陽極酸化物で被覆された部分を除い
て、酸化珪素膜１０６は除去され、上記の部分には、ゲ
イト絶縁膜１１９、１２０、１２１、１２２が残存し
た。（図１１（Ｅ）） さらに、多孔質陽極酸化物１１１、１１４をエッチング
した。そして、Ｎチャネル型ＴＦＴを形成する領域のみ
を露出させ、その他の領域をフォトレジストのマスク１
２３で被覆して、燐イオンを注入した。加速電圧は、６
０〜１１０ｋＶ、例えば８０ｋＶとした。ドーズ量は１
×１０¹³〜５×１０¹⁴原子／ｃｍ² 、例えば、５×１０
¹³原子／ｃｍ² とした。引き続き、加速電圧、５〜２０
ｋＶ、例えば１０ｋＶ、ドーズ量、１×１０¹⁴〜５×１
０¹⁵原子／ｃｍ² 、例えば、１×１０¹⁵原子／ｃｍ² の
条件でドーピングをおこなった。この結果、実施例４と
同様に、高濃度の不純物の注入された領域１２４と低濃
度の不純物の注入された領域１２５が形成され、ＬＤＤ
型のＴＦＴが得られた。（図１１（Ｆ））

【００４９】その後、プラズマＣＶＤ法によって、厚さ
４０００〜８０００Å、例えば、５０００Åの酸化珪素
膜１２６を全面に形成し、これにコンタクトホールを形
成した。そして、厚さ５００Åのチタン膜と厚さ４００
０Åのアルミニウム膜（１％のシリコンを含む）の多層
膜を堆積し、その状態で３００〜４５０℃、例えば、３
５０℃でアニールした。この結果、コンタクト部でチタ
ン膜とシリコンが反応し、珪化チタンが形成された。そ
して、前記多層膜をエッチングして、ＴＦＴの配線１２
８、１２９、１３０、１３１を形成した。ただし、画素
ＴＦＴにおいては、画素電極を形成する部分のコンタク
トホール１２７には多層膜を除去したのにも関わらず、
シリサイド１３２が残存した。（図１１（Ｇ））

【００５０】次に、プラズマＣＶＤ法によって、厚さ１
５００〜５０００Å、例えば、３０００Åの窒化珪素膜
１３３を形成した。そして、先にコンタクトホール１２
７が形成された付近に再びコンタクトホールを形成し
た。その後、ＩＴＯ（インディウム錫酸化物）膜をスパ
ッタリング法によって厚さ５００Åに形成し、これをエ
ッチングして、画素電極１３４を形成した。以上のよう
にしてモノリシック型アクティブマトリクス回路が作製
された。（図１１（Ｇ））

【００５１】

【発明の効果】本発明によって、薄膜半導体装置のリー
ク電流を低減させ、また、その信頼性を高め、最大限を
特性を引き出すことが可能となった。本発明の薄膜半導
体装置は、特に、ゲイト−ドレイン間、ゲイト−ソース
間のリーク電流が低く、高いゲイト電圧にも耐えられる
等の特徴から液晶ディスプレーのアクティブマトリクス
回路における画素制御用のトランジスタとして好まし
い。

【００５２】実施例１〜４では、主としてＰチャネル型
のＴＦＴを例にとって説明したが、Ｎチャネル型ＴＦＴ
や同一基板上にＮチャネル型とＰチャネル型の混在した
相捕型の回路の場合も同様に実施できることは言うまで
もない。本発明はＴＦＴを中心として説明した。しか
し、他の回路素子、例えば、１つの島状半導体領域に複
数のゲイト電極を有する薄膜集積回路、スタックトゲイ
ト型ＴＦＴ、ダイオードにも適用できることは言うまで
もない。このように本発明は工業上、有益な発明であ
る。

【図面の簡単な説明】

【図１】 本発明のＴＦＴの作製工程を示す。（上面
図）

【図２】 本発明のＴＦＴの作製工程を示す。（断面
図）

【図３】 本発明のＴＦＴの構成を示す。（上面図）

【図４】 本発明のＴＦＴの構成を示す。（断面図）

【図５】 本発明のＴＦＴの作製工程を示す。（上面
図）

【図６】 本発明のＴＦＴの作製工程を示す。（断面
図）

【図７】 実施例１のＴＦＴの構成を示す。

【図８】 実施例２のＴＦＴの構成を示す。

【図９】 実施例３のＴＦＴの構成および作製工程を
示す。

【図１０】 実施例４のＴＦＴの構成および作製工程を
示す。

【図１１】 実施例５のＴＦＴの構成および作製工程を
示す。

【図１２】 モノリシック型アクティブマトリクス回路
の構成を示す。

【符号の説明】

１ ・・・島状半導体領域 ２ ・・・不純物領域 ３ ・・・ゲイト電極 ４、５・・不純物領域（ソース、ドレイン） ６ ・・・チャネル形成領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁表面上に形成された島状の薄膜半導
   体領域と、前記半導体領域を横断するゲイト電極とを有
   する薄膜半導体装置において、 前記半導体領域は、 第１の導電型のソースおよびドレインと、 前記ソースおよびドレインの間に存在し、前記半導体領
   域を横断する、前記ソースおよびドレインとは逆の第２
   の導電型の不純物領域と、を有し、 前記第２の導電型の不純物領域は、実質的に真性の領域
   に接することを特徴とする薄膜半導体装置。
2. 【請求項２】 絶縁表面上に形成された島状の薄膜半導
   体領域と、前記半導体領域を横断するゲイト電極とを有
   する薄膜半導体装置において、 前記ゲイト電極の下の薄膜半導体領域の実質的に真性な
   領域は、ソース／ドレインとは逆の導電型の不純物領域
   によって少なくとも２つの領域に分断されていることを
   特徴とする薄膜半導体装置。
3. 【請求項３】 絶縁表面上に形成された島状の薄膜半導
   体領域と、前記半導体領域を横断するゲイト電極とを有
   する薄膜半導体装置において、 前記半導体領域のチャネル形成領域を横断して、ソース
   およびドレインとは逆の導電型の不純物領域を有するこ
   とを特徴とする薄膜半導体装置。
4. 【請求項４】 絶縁表面上に形成された島状の薄膜半導
   体領域と、 前記半導体領域を横断するゲイト電極と、 前記半導体領域を横断し、前記ゲイト電極と同一層内の
   配線と、を有する薄膜半導体装置において、 前記ゲイト電極の下の薄膜半導体領域には、少なくとも
   ２つの実質的に真性な領域および前記真性な領域にはさ
   まれたソース／ドレインとは逆の導電型の第１の不純物
   領域が存在し、 前記配線の下には、前記第１の不純物領域と実質的に同
   一の不純物濃度を有する第２の不純物領域が存在し、 前記第２の不純物領域はソースもしくはドレインのいず
   れか一方と電気的に接続されていることを特徴とする薄
   膜半導体装置。
5. 【請求項５】 絶縁表面上に形成された島状の薄膜半導
   体領域と、 前記半導体領域を横断するゲイト電極と、を有する薄膜
   半導体装置において、 前記薄膜半導体領域には、少なくとも２つの実質的に真
   性な領域および前記真性な領域に挟まれたソース／ドレ
   インとは逆の導電型の第１の不純物領域と、 前記第１の不純物領域と実質的に同一の不純物濃度を有
   する第２の不純物領域が存在し、 前記第２の不純物領域がソースもしくはドレインのいず
   れか接続する部分においてはシリサイドが存在すること
   を特徴とする薄膜半導体装置。