JPH07135324A

JPH07135324A - 薄膜状半導体集積回路

Info

Publication number: JPH07135324A
Application number: JP30117493A
Authority: JP
Inventors: Naoaki Yamaguchi; 直明山口; Kouyuu Chiyou; 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-11-05
Filing date: 1993-11-05
Publication date: 1995-05-23

Abstract

(57)【要約】【目的】薄膜トランジスタ（ＴＦＴ）を用いて構成さ
れたアクティブマトリクス回路と、それを駆動するため
の周辺回路とを有するモノリシック型アクティブマトリ
クス回路において、優れた性能を得ることを目的とす
る。【構成】アクティブマトリクス回路にはアモルファス
もしくは実質的にアモルファスの半導体を用いたＴＦＴ
を使用し、周辺回路にはレーザーもしくはそれと同等な
強光の照射によって結晶化された半導体を用いたトップ
ゲート型のＴＦＴを使用する。さらに、少なくとも周辺
回路のＴＦＴにおいては、活性層内にシリサイドの領域
とチャネル形成領域と、それらの間にはさまれた高抵抗
領域とを有する。かくすることによって、アクティブマ
トリクス領域ではリーク電流が少なく、電荷保持特性が
向上し、一方、周辺回路は高速動作が可能となる。この
結果、走査線数が１０００本を越えるような大規模マト
リクス等を作製することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁表面を有する基板
上に６５０℃以下の低温で薄膜状絶縁ゲイト型半導体装
置（ＴＦＴ）が多数形成された半導体集積回路に関す
る。本発明による半導体集積回路は、液晶ディスプレー
等のアクティブマトリクスやイメージセンサー等の駆動
回路、あるいはＳＯＩ集積回路や従来の半導体集積回路
（マイクロプロセッサーやマイクロコントローラ、マイ
クロコンピュータ、あるいは半導体メモリー等）として
用いられる。特に、本発明は、アクティブマトリクス回
路と、それを駆動するための周辺駆動回路とが同一基板
上に形成されたモノリシック型アクティブマトリクス装
置に使用する上で有効である。

【０００２】

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。従来の半導体集積回路においても、例えばＳＲＡ
Ｍの負荷トランジスタとしてＴＦＴが使用されている。

【０００３】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、絶縁基板上に多数の端子を有する装置では、
該端子を外部の回路に接続することが技術的に困難であ
るので、外部の回路に相当する回路を同じ絶縁基板上に
モノリシックに形成することも考えられている。このよ
うなモノリシック型集積回路のブロック図の例を図４に
示す。図４は、モノリシック型アクティブマトリクス回
路を示し、１枚の基板７上に、アクティブマトリクス回
路３と周辺駆動回路１および２、そして、周辺駆動回路
とアクティブマトリクス回路とを接続するバスライン５
および６が示されている。アクティブマトリクス回路に
は、画素４が無数に形成されている。このような構成と
することによって、端子の接続の問題は解消される。

【０００４】

【発明が解決しようとする課題】一般に、このようなモ
ノリシックな集積回路においては、例えば、、アクティ
ブマトリクス回路に必要とされるトランジスタの特性
と、周辺駆動回路に必要とされるトランジスタの特性が
異なる。例えば、アクティブマトリクス回路において
は、ゲイト電極に逆バイアス電圧を印加した場合のリー
ク電流（オフ電流）が十分に低いことが要求された。一
方、周辺駆動回路においては、十分に高い移動度が要求
された。もし、走査線数が１０００本を越えるような大
規模なアクティブマトリクスをモノリシックに形成しよ
うとすると、周辺駆動回路のＴＦＴの移動度としては１
５０ｃｍ²／Ｖｓ以上、アクティブマトリクス回路のド
レイン電流のオン／オフ比は７桁以上の特性が要求され
たが、これらの特性を同時に満たすことは、いわゆる非
単結晶半導体を用いたＴＦＴでは、ほとんど実現できな
いものであった。

【０００５】本発明はこのような現状を顧みてなされた
ものであり、例えば、１枚の基板上に高速・高移動度の
ＴＦＴを作製する一方で、低ＯＦＦ電流のＴＦＴも作製
するというように、特性の異なったＴＦＴを同一基板上
に実質的に同一プロセスで作製することを目的とする。

【０００６】

【課題を解決するための手段】本発明では、パルスレー
ザー光、もしくはそれと同等な可視光線、赤外線等の強
光の照射によって、部分的に基板上の半導体被膜の結晶
性の改善をおこなうことによって、得られるＴＦＴの特
性を制御することを特徴とするものである。例えば、パ
ルスレーザーの照射によって得られる結晶性シリコンを
用いたＴＦＴは、極めて高速・高移動度であるが、オフ
電流が大きく、アクティブマトリクス回路には向かな
い。一方、アモルファスシリコンを用いたＴＦＴは、周
辺駆動回路には使用できないが、十分に低いオフ電流と
いう特徴を有する。そこで、本発明では、前者を周辺駆
動回路に、後者をアクティブマトリクス回路に用いるこ
とを特徴とする。また、この場合には、前者のＴＦＴに
おいては、ソース／ドレイン領域に該当する部分には、
シリサイドまたは低抵抗層を形成して、シート抵抗を低
下させることによって、より特性を向上させることを特
徴とする。

【０００７】さらに、周辺駆動回路のＴＦＴには、トッ
プゲート構造（ゲイト電極が活性層の上にある構造）と
して、活性層への不純物元素の添加を自己整合的におこ
なうことによって、寄生容量を低減せしめて、高速化を
図る。また、チャネル形成領域をはさんで高抵抗半導体
領域（ＨＲＤ）を形成することによって、ホットキャリ
ヤの発生を抑制し、劣化を低減し、信頼性を高めること
が可能である。

【０００８】本発明において、パルスレーザーを用いる
場合には、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキ
シマーレーザーのような紫外光レーザーが望ましい。ま
た、パルスレーザーの照射の条件を変えることによっ
て、得られるＴＦＴの特性が変化することに注意する必
要がある。一般に、レーザーのエネルギー密度が大きい
ほど高移動度のＴＦＴが得られる。しかしながら、これ
は半導体材料やレーザーの波長に依存する。あまりエネ
ルギー密度が高すぎると、かえってＴＦＴの特性を損な
うこととなる。また、ショット数が過剰な場合も同様で
ある。本発明人等の知見では、レーザーとして、ＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅１０ｎ
ｓｅｃ）を用いた場合には、ショット数は１〜５０回、
エネルギー密度は２００〜３５０ｍＪ／ｃｍ²が適当で
ある。

【０００９】この場合にも、もし、レーザー照射が重な
ることがある場合には、その部分のＴＦＴの特性は、最
初に照射されたレーザーの条件によって支配されてしま
うことに注意しなければならない。一般に、レーザービ
ームの重なった部分では、ＴＦＴの特性は悪化する。本
発明では、周辺駆動回路のみを選択的にレーザー照射す
ることによって結晶化すればよいので、レーザーのビー
ムを周辺駆動回路と同様な形状にしておくと、ビームの
重なりを考慮する必要がなく、有利である。しかしなが
ら、例えば、実施例２のようにアクティブマトリクス回
路と周辺駆動回路が同一面内に存在し、かつ、周辺駆動
回路とアクティブマトリクス回路が近接している場合に
は、僅かのレーザー光のもれも周囲に大きな影響を与え
ることがあるので、適切なマスクを用いることも必要と
される。実施例１のようにアクティブマトリクス回路と
周辺駆動回路とが異なる層にある場合には上記のような
心配は不要である。

【００１０】いうまでもなく、複雑に入り組んだ回路の
中で特性の異なるＴＦＴを作製する場合には、通常のフ
ォトリソグラフィー工程によるパターニングを施した後
に、レーザー照射することが不可欠である。また、より
精度の要求がゆるやかな場合にはメタルマスクのよう
に、基板に密着しないで用いられるマスクを使用しても
よい。例えば、図４に示すような液晶表示装置のアクテ
ィブマトリクス回路３と周辺回路１、２というように、
明らかに回路ブロックが距離を隔てて構成されている場
合には、特別なマスク（フォトリソグラフィー工程で用
いられるフォトマスク）を用いずとも、メタルマスクを
用いて結晶化が可能であるが、マトリクスと周辺回路は
１００μｍ以上、好ましくは１ｍｍ以上離れていること
が望ましい。

【００１１】また、本発明においては、レーザー照射に
よって形成される結晶性のよい領域の深さを、本発明人
等の発明である特願平３−５０７９３に記述されるよう
に必要に応じて自由に設定・変更し、結果として活性層
を２層構造として、ソース／ドレイン間のリーク電流を
低減させるような構造としてもよい。

【００１２】

【実施例】

〔実施例１〕本発明によって、アクティブマトリクス
回路等の集積回路を作製する工程例（断面図）を図１お
よび図２に示す。図の左側は周辺駆動回路を、右側はア
クティブマトリクス回路を象徴的に示す。まず、基板
（コーニング７０５９、３００ｍｍ×３００ｍｍもしく
は１００ｍｍ×１００ｍｍ）１０１上に下地酸化膜１０
２として厚さ１０００〜３０００Åの酸化珪素膜を形成
した。この酸化膜の形成方法としては、酸素雰囲気中で
のスパッタ法やＴＥＯＳをプラズマＣＶＤ法を用いれば
よい。さらに、このようにして堆積した膜を４５０〜６
５０℃でアニールしてもよい。

【００１３】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を１００〜１５０
０Å、好ましくは３００〜７００Å堆積し、これをパタ
ーニング、エッチングして、島状領域１０３を形成し
た。そして、窒素雰囲気中、３５０〜５５０℃、例え
ば、４００℃で０．１〜５時間、例えば、０．５時間加
熱することによって、脱水素化をおこない、その後、Ｋ
ｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２
０ｎｓｅｃ）を照射して、島状シリコン膜１０３の結晶
化をおこなった。レーザーのエネルギー密度は２００〜
４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ／
ｃｍ²とした。また、レーザー照射の際には、基板を２
００〜５５０℃、例えば、４００℃に加熱しておくと結
晶性のよいシリコンが得られた。レーザーとしてはＸｅ
Ｃｌエキシマーレーザー（波長３０８ｎｍ）、その他を
用いてもよい。（図１（Ａ））

【００１４】次に，酸素雰囲気中でのスパッタ法やＴＥ
ＯＳを原料として用いたプラズマＣＶＤ法で厚さ８００
〜１５００Å、例えば、１２００Åの酸化珪素膜１０４
を堆積した。そして、厚さ１０００Å〜３μｍ、例え
ば、６０００Åのアルミニウム膜（１ｗｔ％のＳｉ、も
しくは０．１〜０．３ｗｔ％のＳｃを含む）を電子ビー
ム蒸着法もしくはスパッタ法によって形成した。そし
て、フォトレジスト（例えば、東京応化製、ＯＦＰＲ８
００／３０ｃｐ）をスピンコート法によって形成した。
フォトレジストの形成前に、アルミニウム膜の全表面に
陽極酸化法によって厚さ１００〜１０００Åの酸化アル
ミニウム膜を表面に形成しておくと、フォトレジストと
の密着性が良く、また、フォトレジストからの電流のリ
ークを抑制することにより、後の陽極酸化工程におい
て、多孔質陽極酸化物を側面のみに形成するうえで有効
であった。

【００１５】その後、公知のフォトリソグラフィー法に
よって、フォトレジストをパターニングして、アルミニ
ウム膜をエッチングし、周辺駆動回路のＴＦＴのゲイト
電極１０５、１０６を形成した。なお、このとき同時に
アクティブマトリクス部のＴＦＴ（逆スタガー型）のゲ
イト電極１０７も形成される。これらの配線、ゲイト電
極の上には前記のフォトレジスト１０８〜１１０が残さ
れており、これは後の陽極酸化工程において陽極酸化防
止のマスクとして機能する。（図１（Ｂ））

【００１６】そして、上記の電極１０５〜１０７に電解
溶液中で電流を通じて陽極酸化し、厚さ３０００Å〜２
５μｍ、例えば、厚さ０．５μｍの陽極酸化物１１１、
１１２、１１３をゲイト電極の側面に形成した。陽極酸
化は、３〜２０％のクエン酸もしくはショウ酸、燐酸、
クロム酸、硫酸等の酸性水溶液を用いておこない、５〜
３０Ｖ、例えば、８Ｖの一定電流をゲイト電極に印加し
ておこなった。このようにして形成された陽極酸化物は
多孔質なものであった。本実施例では、シュウ酸溶液
（３０〜８０℃）中で電圧を８Ｖとし、２０〜２４０
分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間お
よび温度によって制御した。（図１（Ｃ））

【００１７】次に、マスク１０８〜１１０を除去し、再
び電解溶液中において、ゲイト電極１０５〜１０７に電
流を印加した。今回は、３〜１０％の酒石液、硼酸、硝
酸をアンモニアで中和したＰＨ≒７のエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。この結果、ゲイト電極
１０５〜１０７の上面および側面にバリヤ型の陽極酸化
物１１４〜１１６が形成された。陽極酸化物１１４〜１
１６の厚さは印加電圧に比例し、例えば、印加電圧が１
００Ｖで１２００Åの陽極酸化物が形成された。本実施
例では、１〜５Ｖ／分の速度で電圧を１００Ｖまで上昇
させたので、得られた陽極酸化物の厚さが１２００Åで
あった。バリヤ型の陽極酸化物の厚さは任意であるが、
あまり薄いと、後で多孔質陽極酸化物をエッチングする
際に、アルミニウムを溶出させてしまう危険があるの
で、５００Å以上が好ましかった。

【００１８】注目すべきは、バリヤ型の陽極酸化物は後
の工程で形成されるにもかかわらず、多孔質陽極酸化物
とゲイト電極の間にバリヤ型の陽極酸化物が形成される
ことである。これは多孔質陽極酸化物を通して電流が流
れるためであり、本プロセスとは逆に、バリヤ型陽極酸
化物を形成した場合には、その後に、多孔質陽極酸化物
を形成することはできない。（図１（Ｄ））その後、ド
ライエッチング法によって酸化珪素膜１０４をエッチン
グした。この際、アクティブマトリクス回路領域はフォ
レジスト１１７で覆うことによってエッチングされない
ようにした。これは、ゲイト電極１０７における段差を
少なくして、その後のアモルファスシリコン膜の被覆性
を向上させるためである。

【００１９】このエッチングにおいては、等方性エッチ
ングのプラズマモードでも、あるいは異方性エッチング
の反応性イオンエッチングモードでもよい。ただし、珪
素と酸化珪素の選択比を十分に大きくすることによっ
て、活性層を深くエッチングしないようにすることが重
要である。例えば、エッチングガスとしてＣＦ₄を使用
すれば陽極酸化物はエッチングされず、すなわち、ゲイ
ト電極１０５、１０６およびその周囲の陽極酸化物１１
１、１１２の下部に存在する酸化珪素膜１０４はエッチ
ングされずに、それぞれ、ゲイト絶縁膜１１８、１１９
として残った。（図１（Ｅ））

【００２０】その後、フォトレジストのマスク１１７を
除去し、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸
化物１１１〜１１３をエッチングした。このエッチング
では陽極酸化物２１１、２１３のみがエッチングされ、
エッチングレートは約６００Å／分であった。バリヤ型
陽極酸化物１１４〜１１６や酸化珪素膜１０２、１０
４、シリコン膜１０３はそのまま残存した。また、ゲイ
ト電極１０５〜１０７は、本来であれば、このエッチャ
ントによって溶解するのであるが、その周囲がくまなく
バリヤ型の陽極酸化物で被覆されていたのでエッチング
されなかった。（図２（Ａ））

【００２１】そして、イオンドーピング法（プラズマド
ーピング法ともいう）によって、公知のＣＭＯＳ技術、
自己整合不純物注入技術を用いて、不純物イオン（燐、
ホウ素）を注入した。ドーピングガスとしてはフォスフ
ィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ₆）を用いた。
ＴＦＴの活性層１０３に、ゲイト電極部（すなわちゲイ
ト電極１０５，１０６とその周囲の陽極酸化膜１１４、
１１５）およびゲイト絶縁膜１１８、１１９をマスクと
して自己整合的に不純物を注入した。この際には、イオ
ンの加速電圧とドーズ量によって、不純物領域にさまざ
まな組み合わせが考えられる。

【００２２】例えば、加速電圧を５０〜９０ｋＶと高め
に設定し、ドーズ量を１×１０¹³〜１×１０¹⁴ｃｍ^-2と
低めにすれば、ゲイト絶縁膜１１８、１１９で覆われて
いない領域１２０、１２２では、ほとんどの不純物イオ
ンは活性層を通過し、下地膜で最大の濃度を示す。この
ため、領域１２０、１２２は極めて低濃度の不純物領域
となる。一方、上にゲイト絶縁膜１１８、１１９の存在
する領域１２１、１２３では、ゲイト絶縁膜によって高
速のイオンが減速されて、ちょうど、不純物濃度が最大
となり、低濃度の不純物領域を形成することができる。

【００２３】逆に、加速電圧を５〜３０ｋＶと低めに設
定し、ドーズ量を５×１０¹⁴〜５×１０¹⁵ｃｍ^-2と多め
にすれば、領域１２０、１２２には、多くの不純物イオ
ンが注入され、高濃度の不純物領域となる。一方、上に
ゲイト絶縁膜１１８、１１９の存在する領域１２１、１
２３では、ゲイト絶縁膜によって低速のイオンが妨げら
れて、不純物イオンの注入量は低く、低濃度の不純物領
域を形成することができる。このように、いずれの方法
を用いても、領域１２１、１２３は低濃度の不純物領域
となり、本実施例では、いずれの方法を採用してもよ
い。

【００２４】前者の方法では、ドーズ量が小さいため、
単位面積あたりの注入エネルギーが低いので、基板の加
熱がほとんどなく（標準的なスルードープ条件（９０ｋ
Ｖ、１×１０¹⁵ｃｍ^-2）の１〜１０％）、したがって、
フォトレジストの炭化等を防止することができる。ま
た、後者の方法では、前者に比較すると注入エネルギー
は高くなるが、それでも、加速電圧が低いので、標準的
なスルードープ条件の５〜４０％である。このようにし
て、イオンドーピングをおこない、Ｎ型の低濃度不純物
領域１２１とＰ型の低濃度不純物領域１２３を形成し
た。これらの低濃度不純物領域と、陽極酸化物１１４、
１１５によって遮られて不純物元素の注入されなかっ
た、いわゆるオフセット領域が高抵抗半導体領域（ＨＲ
Ｄ）として機能し、本実施例では、その幅は約０．５μ
ｍである。（図２（Ｂ））

【００２５】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ５０〜５００Åのチタン
膜１２４をスパッタ法によって全面に形成した。この結
果、金属膜（ここではチタン膜）１２４は高濃度（もし
くは極低濃度）不純物領域１２０、１２２に密着して形
成された。

【００２６】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、金属
膜（ここではチタン）と活性層のシリコンを反応させ、
金属シリサイド（ここでは珪化チタン）の領域（または
低抵抗層）１２５〜１２７を形成した。レーザーのエネ
ルギー密度は２００〜４００ｍＪ／ｃｍ²、好ましくは
２５０〜３００ｍＪ／ｃｍ²が適当であった。また、レ
ーザー照射時には基板を２００〜５００℃に加熱してお
くと、チタン膜の剥離を抑制することはできた。この工
程においては、同時に先のイオンドーピング工程によっ
て結晶性の悪化した低濃度不純物領域１２１、１２３の
活性化もおこなわれた。なお、低濃度不純物領域１２
１、１２３は、金属膜１２４が密着していないので、シ
リサイドは形成されなかった。（図２（Ｃ））

【００２７】なお、本実施例では上記の如く、エキシマ
ーレーザーを用いたが、他のレーザーを用いてもよいこ
とはいうまでもない。ただし、レーザーを用いるにあた
ってはパルス状のレーザーが好ましい。連続発振レーザ
ーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険があ
る。

【００２８】パルスレーザーに関しては、Ｎｄ：ＹＡＧ
レーザー（Ｑスイッチパルス発振が望ましい）のごとき
赤外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。

【００２９】また、レーザー照射の代わりに、可視光線
もしくは近赤外光の照射によるランプアニールによるも
のでもよい。ランプアニールを行う場合には、被照射面
表面が６００〜１０００℃程度になるように、６００℃
の場合は数分間、１０００℃の場合は数１０秒間のラン
プ照射を行うようにする。近赤外線（例えば1.2 μｍの
赤外線）によるアニールは、近赤外線が珪素半導体に選
択的に吸収され、ガラス基板をそれ程加熱せず、しかも
一回の照射時間を短くすることで、ガラス基板に対する
加熱を抑えることができる等、使用上、都合が良い。

【００３０】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液で未反応のチタン膜
のエッチングした。露出した活性層と接触した部分以外
のチタン膜（例えば、ゲイト絶縁膜や陽極酸化膜上に存
在したチタン膜）はそのまま金属状態で残っているの
で、このエッチングで除去できる。一方、金属シリサイ
ドである珪化チタン１２５〜１２７はエッチングされな
いので、残存させることができた。本実施例では、シリ
サイド領域１２５〜１２７のシート抵抗は１０〜５０Ω
／□となった。一方、低濃度不純物領域１２１、１２３
では１０〜１００ｋΩ／□であった。（図２（Ｄ））

【００３１】さらに、全面に層間絶縁物１２８として、
ＣＶＤ法によって酸化珪素膜もしくは窒化珪素膜、ある
いはそれらの多層膜を厚さ２０００Å〜１μｍ、例え
ば、３０００Å形成した。これは、アクティブマトリク
ス領域においては、逆スタガー型ＴＦＴのゲイト絶縁膜
となる。この際、特に層間絶縁物として窒化珪素膜を用
いると、周辺駆動回路領域のＴＦＴから水素が離脱する
ことがなく、また、後で水素化工程をおこなう必要がな
いので好都合であった。その後、アクティブマトリクス
部のゲイト電極１０７上に厚さ２００〜５００Åのアモ
ルファスシリコン層１２９を形成した。（図２（Ｅ））

【００３２】さらに、プラズマＣＶＤ法によって、ａ−
ＳｉＴＦＴのソース／ドレインとなるマイクロクリスタ
ル状のＮ型のシリコン層（厚さ５００〜１０００Å）を
形成し、これをパターニングして、ソース／ドレイン１
３０、１３１を作製した。そして、スパッタ法によっ
て、ＩＴＯ膜を形成し、これをパターニング・エッチン
グして、アクティブマトリクス領域の画素電極１３２を
形成した。

【００３３】その後、層間絶縁物１２８をエッチング
し、ＴＦＴのソース／ドレインおよびゲイト電極等にコ
ンタクトホールを形成し、２０００Å〜１μｍ、例えば
５０００Åの厚さの窒化チタンとアルミニウムの多層膜
による配線・電極１３３〜１３６を形成した。以上の工
程によって、周辺駆動回路のＮチャネル型ＴＦＴ１３
７、同Ｐチャネル型ＴＦＴ１３８、アクティブマトリク
ス回路のＮチャネル型ＴＦＴ（アモルファスシリコンＴ
ＦＴ）１３９を形成することができた。（図２（Ｆ））

【００３４】本実施例では、周辺駆動回路に用いられて
いるＴＦＴ１３７、１３８は結晶性のよい半導体活性層
を使用し、さらに、ソース／ドレインに該当する領域の
シート抵抗が低いので、高速動作が可能である。また、
アクティブマトリクス回路に用いられているＴＦＴ１３
９はアモルファス半導体を用いているので、オフ電流が
低く、電荷保持特性に優れている。

【００３５】〔実施例２〕本発明によって、アクティ
ブマトリクス回路等の集積回路を作製する工程例（断面
図）を図３に示す。図の左側は周辺駆動回路を、右側は
アクティブマトリクス回路を象徴的に示す。まず、基板
（ＮＨテクノグラス社製ＮＡ３５）２０１上に下地酸化
膜２０２として厚さ１０００〜３０００Åの酸化珪素膜
を形成した。そして、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を１００〜１５０
０Å、好ましくは３００〜７００Å堆積し、これをパタ
ーニング、エッチングして、島状領域２０３、２０４を
形成した。

【００３６】そして、脱水素化をおこない、アクティブ
マトリクス領域には、フォトレジストのマスク２０５を
形成した。その後、ＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、島状シ
リコン膜２０３の結晶化をおこなった。レーザーのエネ
ルギー密度は２００〜４００ｍＪ／ｃｍ²、好ましくは
２５０〜３００ｍＪ／ｃｍ²とした。また、レーザー照
射の際には、基板を２００〜５５０℃、例えば、４００
℃に加熱しておくと結晶性のよいシリコンが得られた。
シリコン領域２０４はアモルファスのままであった。
（図３（Ａ））

【００３７】次に，スパッタ法やプラズマＣＶＤ法で厚
さ８００〜１５００Å、例えば、１２００Åの酸化珪素
膜２０６を堆積した。そして、厚さ１０００Å〜３μ
ｍ、例えば、６０００Åのアルミニウム膜（１ｗｔ％の
Ｓｉ、もしくは０．１〜０．３ｗｔ％のＳｃを含む）を
電子ビーム蒸着法もしくはスパッタ法によって形成し、
これを、パターニング、エッチングした後、実施例１と
同様な手段によって、ゲイト電極部（すなわち、ゲイト
電極とその周囲のバリヤ型および多孔質型陽極酸化物）
２０７〜２０９を形成した。本実施例では多孔質陽極酸
化物の厚さは０．３μｍ、バリヤ型陽極酸化物の厚さは
１２００Åとした。（図３（Ｂ））その後、ドライエッ
チング法によって酸化珪素膜２０６をエッチングした。
この結果、ゲイト電極部２０７〜２０９の下部に存在す
る酸化珪素膜２０６はエッチングされずに、それぞれ、
ゲイト絶縁膜２１０、２１１、２１２として残った。
（図３（Ｃ））

【００３８】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物をエッチングした。そして、イオンド
ーピング法によって、公知のＣＭＯＳ技術、自己整合不
純物注入技術を用いて、不純物イオン（燐、ホウ素）を
注入した。ここでは、ドーズ量を減らして発熱を抑制
し、また、スループットを向上させるために、加速電圧
は５０〜９０ｋＶと高めにし、ドーズ量は１×１０¹³〜
５×１０¹³ｃｍ^-2と低めにした。本実施例では、島状シ
リコン領域２０４がアモルファスであることが要求され
るので、イオンドーピングの工程において基板が加熱さ
れることは避けなければならない。このようにして、Ｎ
型の低濃度不純物領域２１６、２１８とＰ型の低濃度不
純物領域２１７を形成した。領域２１３〜２１５には、
低濃度不純物領域２１６〜２１８よりも濃度の低い不純
物領域となった。（図３（Ｄ））

【００３９】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ５０〜５００Åのチタン
膜２１９をスパッタ法によって全面に形成した。そし
て、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パル
ス幅２０ｎｓｅｃ）を照射して、金属膜（ここではチタ
ン）と活性層のシリコンを反応させ、金属シリサイド
（ここでは珪化チタン）の領域２２０〜２２４を形成し
た。この工程は、ランプアニールによっておこなっても
よい。この工程においては、同時に先のイオンドーピン
グ工程によって結晶性の悪化した低濃度不純物領域２１
６〜２１８の活性化もおこなわれた。本工程は瞬間的な
加熱であるので、島状シリコン領域２０４はアモルファ
ス状態のままであった。（図３（Ｅ））

【００４０】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液で未反応のチタン膜
のエッチングした。さらに、全面に層間絶縁物２２５と
して、ＣＶＤ法によって酸化珪素膜もしくは窒化珪素
膜、あるいはそれらの多層膜を厚さ２０００Å〜１μ
ｍ、例えば、３０００Å形成した。本実施例では、島状
シリコン領域２０４がアモルファスであることが要求さ
れるので、層間絶縁物の成膜工程において基板が高温に
加熱されることは避けなければならない。そして、スパ
ッタ法によって、ＩＴＯ膜を形成し、これをパターニン
グ・エッチングして、アクティブマトリクス領域の画素
電極２２６を形成した。

【００４１】その後、層間絶縁物２２５をエッチング
し、ＴＦＴのソース／ドレインおよびゲイト電極等にコ
ンタクトホールを形成し、２０００Å〜１μｍ、例えば
５０００Åの厚さの窒化チタンとアルミニウムの多層膜
による配線・電極２２７〜２３１を形成した。以上の工
程によって、周辺駆動回路のＮチャネル型ＴＦＴ２３
２、同Ｐチャネル型ＴＦＴ２３３、アクティブマトリク
ス回路のＮチャネル型ＴＦＴ（アモルファスシリコンＴ
ＦＴ）２３４を形成することができた。本実施例におい
ては、アクティブマトリクス回路のＴＦＴは、実施例１
とは異なってトップゲート型とすることができた。（図
３（Ｆ））

【００４２】本実施例においては、周辺駆動回路領域の
ＴＦＴの活性層の結晶化をおこなう際に、アクティブマ
トリクス領域をマスクして、レーザー光を遮るようにし
た。しかしながら、このような工程を有することは生産
性を低下させる。もし、図４に示すように、基板７上の
アクティブマトリクス領域３（画素４を含む）が、周辺
駆動回路領域１および２と十分に離れている場合には、
上記のようにわざわざマスクをしなくても、レーザー光
の形状を周辺駆動回路領域と同様なものとし、レーザー
光がアクティブマトリクス領域に及ばないようにすれば
よい。この際、周辺駆動回路領域とアクティブマトリク
ス回路領域とは、１ｍｍ以上離れていることが望まれ
る。なお、図中の５、６は周辺駆動回路２、５とアクテ
ィブマトリクス回路３とを接続するバスラインである。

【００４３】

【発明の効果】本発明によって、全体として特性の優れ
たＴＦＴ集積回路、特にモノリシック型アクティブマト
リクス回路を作製することができた。実施例では示さな
かったが、本発明を単結晶結晶ＩＣやその他のＩＣの上
にさらに半導体回路を積み重ねるといういわゆる立体Ｉ
Ｃを形成することに用いてもよいことは言うまでもな
い。

【図面の簡単な説明】

【図１】本発明によるＴＦＴ集積回路の作製方法を示
す。（断面図、実施例１）

【図２】本発明によるＴＦＴ集積回路の作製方法を示
す。（断面図、実施例１）

【図３】本発明によるＴＦＴ集積回路の作製方法を示
す。（断面図、実施例２）

【図４】本発明によるＴＦＴ集積回路のブロック図を示
す。（断面図、実施例２）

【符号の説明】

１０１基板１０２下地絶縁膜１０３島状半導体領域（シリコン）１０４ゲイト絶縁膜（酸化珪素）１０５〜１０７ゲイト電極（アルミニウム）１０８〜１１０フォトレジストのマスク１１１〜１１３多孔質陽極酸化物（酸化アルミニウ
ム）１１４〜１１６バリヤ型陽極酸化物（酸化アルミニウ
ム）１１７フォトレジストのマスク１１８、１１９ゲイト絶縁膜（酸化珪素）１２０Ｎ型不純物領域１２１Ｎ型低濃度不純物領域１２２Ｐ型不純物領域１２３Ｐ型低濃度不純物領域１２４金属膜（チタン）１２５〜１２７シリサイド領域（珪化チタン）１２８層間絶縁物（酸化珪素もしくは窒化珪
素）１２９アモルファス半導体膜（アモルファス
シリコン）１３０、１３１Ｎ型半導体（マイクロクリスタル・シ
リコン）１３２画素電極（ＩＴＯ）１３３〜１３６金属配線・電極（窒化チタン／アルミ
ニウム）１３７周辺駆動回路のＴＦＴ（Ｎチャネル
型）１３８周辺駆動回路のＴＦＴ（Ｐチャネル
型）１３９アクティブマトリクス回路のＴＦＴ（アモルファスシリコンＴＦＴ）

Claims

【特許請求の範囲】

【請求項１】複数の薄膜トランジスタを有するアクテ
ィブマトリクス回路と、該回路を駆動するための周辺駆
動回路とを同一基板上に有する半導体集積回路におい
て、前記アクティブマトリクス回路中の薄膜トランジス
タは、その活性層のチャネル形成領域が主としてアモル
ファスもしくは実質的にアモルファスの半導体より形成
されており、前記周辺駆動回路中の薄膜トランジスタ
は、その活性層のチャネル形成領域が主として、レーザ
ーもしくはそれと同等な強光の照射による結晶化工程を
経ており、かつ、活性層内に１対のシリサイド層と、チ
ャネル形成領域と、それらに挟まれた１対の高抵抗半導
体領域を有することを特徴とする半導体集積回路。
【請求項２】請求項１において、アクティブマトリク
ス回路中の薄膜トランジスタはトップゲート型であるこ
とを特徴とする半導体集積回路。
【請求項３】複数の薄膜トランジスタを有するアクテ
ィブマトリクス回路と、該回路を駆動するための周辺駆
動回路とを同一基板上に有する半導体集積回路におい
て、前記アクティブマトリクス回路中の薄膜トランジス
タは、その活性層のチャネル形成領域が主としてアモル
ファスもしくは実質的にアモルファスの半導体より形成
されており、アクティブマトリクス回路中の薄膜トラン
ジスタのチャネル形成領域をはさんで、１対の高抵抗半
導体領域を有し、前記高抵抗半導体領域の外側にシリサ
イド層または低抵抗層を有することを特徴とする半導体
集積回路。