KR100294088B1 - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR100294088B1
KR100294088B1 KR1019940028842A KR19940028842A KR100294088B1 KR 100294088 B1 KR100294088 B1 KR 100294088B1 KR 1019940028842 A KR1019940028842 A KR 1019940028842A KR 19940028842 A KR19940028842 A KR 19940028842A KR 100294088 B1 KR100294088 B1 KR 100294088B1
Authority
KR
South Korea
Prior art keywords
region
impurity
thin film
conductivity type
semiconductor device
Prior art date
Application number
KR1019940028842A
Other languages
English (en)
Inventor
장홍용
야마구치나오아키
다케무라야스히코
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30117493A external-priority patent/JPH07135324A/ja
Priority claimed from JP5301176A external-priority patent/JP2759415B2/ja
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100294088B1 publication Critical patent/KR100294088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

본원 발명의 반도체 장치의 제조방법은 반도체 층상에 제 1 절연막을 형성하는 단계, 절연막상에 게이트 전극을 형성하는 단계, 제 2 절연막이 게이트 전국의 측면 에지를 넘어 연장하는 연장부분을 갖는 반면 반도체층의 한부분이 노출되도록 제 1 절연막을 제 2 절연막내로 패터닝하는 단계, 및 마스크로서 게이트 절연막의 연장부분 및 게이트 전극을 이용하는 불순물 영역을 형성하기 위한 이온도입을 수행하는 단계를 포함한다. 이온 도입의 조건은 불순물로 첨가된 반도체 층의 영역 및 불순물 농도를 조절하기 위해 변화된다.

Description

반도체 집적회로
제 1a 도∼제 1f 도는 본 발명의 실시예 1에 따른 절연 게이트형 전계효과 트랜지스터의 제작공정을 나타내는 단면도.
제 2a 도∼제 2f 도는 실시예 2에 따른 절연 게이트형 전계효과 트랜지스터의 제작 공정을 나타내는 단면도.
제 3a 도∼제 3f 도는 종래기술에 따른 절연 게이트형 전계효과 트랜지스터의 제작 공정을 나타내는 단면도.
제 4a 도∼제 4d 도는 본 발명에 따른 이온 도핑에 있어서의 가속전압과 시간의 관계를 나타내는 그래프.
제 5a 도∼제 5k 도는 (K)에 따른 절연 게이트형 전계효과 트랜지스터의 제작공정을 나타내는 단면도.
제 6a 도∼제 6f 도는 실시예 4에 따른 절연 게이트형 전계효과 트랜지스터의 제작 공정을 나타내는 단면도.
제 7 도는 기판상에 형성된 모놀리식 집적회로의 일례의 블록도.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 하지 절연막
103 : 활성층 104 : 절연막
104 : 게이트 절연막 105 : 게이트 전극
106 : 마스크 107 : 다공질 양극산화물막
108 : 배리어형 양극산화물막
110, 113 : 저저항 영역(소스 및 드레인영역)
111, 112 : 고저항 영역
본 발명은 반도체장치에 관한 것으로, 특히, 유리와 같은 절연재료 또는 실리콘 웨이퍼상에 형성된 산화규소와 같은 절연막의 표면일 수 있는 절연표면상에 형성된 박막형의 절연게이트 전계효과 트랜지스터에 관한 것이다. 특히, 본 발명은 750℃ 이하의 유리 전이점(변형온도)을 가지는 유리기판상에 형성된 TFT(박막트랜지스터)의 제작에 적용가능하다. 또한, 본 발명은 650℃ 이하의 공정은도에서의 처리를 통해 형성되는 절연표면상의 TFT를 이용하는 반도체 집적회로에 관한 것이다. 본 발명의 반도체 집적회로는 액정표시장치의 액티브 매트릭스, 이미지 센서 등의 구동회로, 3차원 집적회로, 또는 SOI 집적회로, 또는 마이크로프로세서, 마이크로컴퓨터, 마이크로 콘트롤러 또는 반도체 메모리 등과 같은 통상의 반도체 집적회로로서 적당하다. 특히, 본 발명은 액티브 매트릭스회로와 주변구동회로가 동일 기판상에 형성되는 모놀리식형 액티브 매트릭스 장치에 사용하는데 유리하다.
최근에, 절연기판상에 절연 게이트형 전계효과 반도체장치(MOSFET)를 형성하는 연구가 활발하게 이루어지고 있다. 절연기판상에 반도체 집적회로를 형성하는것은, 반도체 기판을 이용하는 종래의 반도체 집적회로의 경우에 존재하는 절연기판과 그 위의 배선 사이의 부유용량이 이 경우에는 존재하지 않기 때문에 회로의 동작속도를 향상시키는데 유리하다. 절연표면상에 형성되고 박막형태의 활성영역을 가지는 MOSFET가 박막트랜지스터(TFT)로 불린다.
또한, 투명기판상에 반도체 집적회로가 형성될 필요가 있는 장치, 예를 들어, 액정표시장치 또는 이미지 센서와 같은 광학장치가 알려져 있다. 이들 장치는 넓은 면적에 형성될 필요가 있기 때문에, TFT 제작공정이 저온에서 행해질 필요가 있다. 또한, 절연기판상에 다수의 외부단자를 가지는 장치는 그 외부단자를 외부의 회로에 접속하는데 기술적 어려움이 있기 때문에, 이들 외부 회로에 대응하는 회로를 동일 절연기판상에 모놀리식으로 형성하는 것도 제안되었다. 제 7 도는 그러한 모놀리식형 집적회로의 일례의 블록도를 나타낸다. 이 도면에는, 모놀리식형 액티브 매트릭스 회로가 나타내어져 있다. 하나의 기판(7)상에, 액티브 매트릭스 회로(3), 주변구동회로(1, 2) 및 그 액티브 매트릭스 회로와 주변구동회로를 접속하는 버스 라인(5, 6)이 형성되어 있다. 액티브 매트릭스 회로(3)에는 다수의 화소(4)가 형성되어 있고, 그 화소들 각각은 TFT(8), 액정과 같은 조광매체(10)에 연결된 화소전극(9)를 포함한다. 이러한 구조에서는, 단자접속 문제는 해소된다.
그러나, 구동회로의 TFT에 요구되는 전기적 특성이 액티브 매트릭스 회로의 TFT에 요구되는 것과 일반적으로 다르다. 예를 들어, 액티브 매트릭스 회로는 게이트 전극에 역바이어스 전압이 인가된 때 충분히 낮은 누설전류(오프 전류) 특성을 가질 필요가 있다. 한편, 주변구동회로는 충분히 높은 이동도를 가지는 것이 요구된다. 1000개 이상의 주사선을 갖는 모놀리식 액티브 매트릭스장치가 형성되는 경우, 주변구동회로의 TFT는 150 ㎠/Vs 이상의 이동도를 가져야 하고, 액티브 매트릭스 회로에 있어서의 드레인 전류의 온/오프 비가 7자리수 이상이어야 한다. TFT용으로 비(非)단결정 반도체를 이용하는 경우, 이들 특성을 동시에 달성하는 것은 거의 불가능하다.
결정성 TFT를 액티브 매트릭스형 액정장치 또는 이미지 센서장치에 사용하는 것이 제안되었다. 제 3A 도∼제 3F 도는 종래기술에 따른 TFT의 제작방법의일례를 나타내는 단면도이다.
먼저, 기판(301)상에 하지막(下地膜)(302)과 결정성 규소의 활성층(303)을 형성하고, 그 활성층 위에 산화규소 등의 재료에 의해 절연막(304)을 형성한다.(제 3a 도)
그 다음, 인이 도핑된 폴리실리콘(다결정 규소), 탄탈, 티탄 또는 알루미늄 등으로 게이트 전극(305)을 형성한다. 이 게이트 전극을 마스크로 하여, 이온 도핑법과 같은 적절한 방법에 의해 불순물 원소(예를 들어, 인 또는 붕소)를 자기정합적으로 활성층(303)내에 주입(도핑)하여, 비교적 낮은 농도로 불순물을 함유하여 비교적 높은 저항을 가지는 불순물영역(306, 307)을 형성한다. 이 불순물영역(306, 307)은 이후 본 발명자들에 의해 고저항 영역(HRD:High Resistivity Drain)이라 불린다. 불순물이 도핑되지 않은 게이트 전극 아래의 활성층 부분은 채널영역이 된다. 그후, 레이저 또는 플래시 램프와 같은 열원을 사용하여, 도핑된 불순물을 활성화시킨다.(제 3b 도)
그 다음, 플라즈마 CVD법 또는 APCVD(대기압 CVD)법에 의해 산화규소의 절연막(308)을 형성한 다음(제 3c 도), 이것을 이방성 에칭하여, 게이트 전극의 측면에 인접하여 절연물질(309)(측면 스페이서)을 형성한다(제 3d 도).
그 다음, 게이트 전극(305) 및 측면 스페이서(309)를 마스크로 하여, 이온 도핑 등에 의해 불순물을 주입하여, 활성층(303)내에 높은 불순물 농도를 갖는 불순물영역(310, 311)을 형성한다. 그 불순물영역(310, 311)은 낮은 저항을 가지며, 소스 및 드레인영역이 된다. 따라서, 활성층에 불순물을 도입하는 2회의 독립된 공정이 있고, 2회의 불순물 도입공정 사이에는 이방성 에칭공정이 존재한다.(제 3e 도)
다음에, 레이저 또는 플래시 램프에 의해, 도핑된 불순물을 활성화시킨다. 마지막으로, 층간절연막(312)을 형성하고, 그 층간절연막을 관통하여 소스 및 드레인영역에 콘택트 홀을 형성한다. 그리고, 콘택트 홀을 통해, 알루미늄과 같은 금속재료로 전극/배선(313, 314)을 형성한다.(제 3f 도)
상기한 공정은 종래의 반도체 집적회로에 있어서의 공지된 LDD 형성공정을 그대로 답습한 것으로, 이 방법은 아래에 논의되는 바와 같이 유리기판상의 박막 공정에 대하여 몇가지 단점을 갖는다.
먼저, 불순물 도입공정과 레이저 또는 플래시 램프 처리에 의한 불순물 원소의 활성화가 적어도 2번 필요하다. 또한, 이들 공정 사이에는 이방성 에칭 공정이 존재하여, 진공실로부터 기판을 꺼내는 것이 필요하다. 이런 이유 때문에, 생산성이 저하한다. 반도체 기판을 사용하는 종래의 반도체 집적회로의 경우, 불순물 도입을 완전히 종료한 후(즉, 제 3f 도에 대응하는 공정 후)에 열어닐에 의해 불순물의 활성화가 수행될 수 있다.
그러나, 유리기판상에 TFT를 형성하는 경우, 열어닐의 높은 온도가 유리기판을 손상시키는 경향이 있다. 따라서, 레이저 어닐 또는 플래시 램프 어닐의 이용이 필요하다. 그러나, 이들 방법에서는 활성층이 선택적으로 어닐된다. 즉, 예를 들어, 절연물질(측면 스페이서)(309) 아래의 활성층 부분은 어닐되지 않는다. 따라서, 어닐 공정은 불순물 도핑이 행해진 후 마다 수행되어야 한다.
또한, 절연물질(309)을 정밀하게 형성하는 것이 어렵다. 절연막(308)은 두께가 0.5∼2 μm이지만, 통상, 기판상의 하지막(302)의 두께는 1000∼3000 Å이다. 따라서, 절연막(308)을 에칭할 때, 하지막(302)이 의도하지 않게 에칭되어, 기판이 노출 될 위험이 있게 된다. 그 결과, TFT용 기판이 규소 반도체에 해로운 수 많은 원소를 함유하기 때문에 생산수율이 증가될 수 없다.
또한, 절연물질(309)의 두께(폭)를 정밀하게 제어하는 것이 어렵다. 이방성 에칭이 반응성 이온 에칭(RIE)과 같은 플라즈마 건식 에칭에 의해 수행되지만, 규소 기판과는 다른 절연표면을 갖는 기판의 사용 때문에, 플라즈마의 정교한 제어가 어렵다. 따라서, 절연물질(309)의 형성이 어렵다.
상기 HRD는 가능한한 좁게 만들어져야 하기 때문에, 절연물질(309)의 형성을 정밀하게 제어하는 상기한 어려움으로, 균일한 품질을 갖는 TFT를 대량생산하는 것이 어렵게 된다.
본 발명의 목적은, 상기한 복잡한 공정 대신에 간략화된 공정을 통해 고저항 영역(HRD)을 갖는 TFT를 제공하는데 있다. 여기서, HRD는 비교적 낮은 농도로 불순물을 함유하여 비교적 높은 저항을 가지는 영역 뿐만 아니라, 도펀트 불순물의 농도가 비교적 높을지라도 도펀트 불순물의 활성화를 방지하기 위한 원소의 첨가 때문에 비교적 높은 저항을 가지는 영역도 포함한다. 그러한 원소의 예로서는, 탄소, 산소 및 질소가 있다. 채널영역에 인접하여 HRD 영역을 제공함으로써, 핫 캐리어의 발생을 억제하고 열화(劣化)를 감소시켜 신뢰성을 증대시키는 것이 가능하다.
본 발명의 다른 목적은 비교적 간단한 제작공정을 통해 고속형 TFT와 저누설전류형 TFT 모두를 동일 기판상에 제작하는데 있다.
본 발명의 제1 양태에 따르면, 게이트 전극의 표면의 산화에 의해 형성된 산화물층을 적극적으로 사용하여 고저항 영역을 형성한다. 그 산화물층은 양극산화에 의해 형성되는 것이 바람직하다. 산화물층을 형성하기 위해 양극산화를 이용하는 것은 상기한 이방성 에칭을 이용하는 공정과 비교하여 유익한데, 그 이유는 양극산화물층의 두께가 정밀하게 제어될 수 있고, 그의 두께도 균일성 좋게 1000 Å 이하로 얇게 또는 5000 Å 이상으로 두껍게 형성될 수 있기 때문이다.
또한, 본 발명의 다른 특징은 상기한 양극산화물에는 2종류의 양극산화물이 있다는 것이다. 하나는 배리어형 양극산화물이라 불리고, 다른 하나는 다공질 양극산화물이라 불린다. 다공질 양극산화물막은 산성 전해용액을 이용할 때 형성될 수 있다. 그 전해용액의 pH는 수산 수용액을 이용하는 경우, 2.0 이하, 예를 들어, 0.8∼1.1이다. 그러한 막의 저항이 매우 낮아, 막의 두께가 쉽게 증대될 수 있다. 한편, 배리어형 양극산화물막은 약한 산 또는 대략 중성의 전해용액을 이용하여 형성된다. 그 전해용액에 의해서는 금속이 용해되지 않기 때문에, 얻어지는 양극산화물막은 치밀고 매우 절연성으로 된다. 배리어형 양극산화물막을 형성하기 위한 전해용액의 pH의 적절한 값은 2.0 이상, 바람직하게는, 3 이상이고, 더 바람직하게는, 6.8 ∼ 7.1 이다.
배리어형 양극산화물막은 플루오르화 수소산계 에칭액이 사용되지 않으면 에칭될 수 없는 반면에, 다공질 양극산화물막은 인산계 에칭액으로 비교적 쉽게 에칭 될 수 있으며, 인산계 에칭액은 TFT를 구성하는 다른 재료, 예를 들어, 규소 또는 산화규소를 손상시키지 않고 사용될 수 있다. 또한, 배리어형 양극산화물막과 다공질 양극산화물막 모두는 건식 에칭에 의해서는 거의 에칭되지 않는다. 특히, 양 타입의 양극산화물막은 산화규소에 대하여 에칭의 충분히 높은 선택비를 갖는다.
게이트 전극 주위에 양극산학물막을 사용함으로써, 활성층내 HRD 영역을 결정하는 것이 가능하다.
양극산화될 수 있는 게이트 전극의 재료로서는, 알루미늄, 탄탈, 티탄 또는 규소가 사용될 수 있다. 이들 재료는 다층 구조로 결합된다. 예를 들어, 규화티탄이 알루미늄막상에 적층되거나 그 반대일 수 있다.
본 발명의 또다른 특징에 따르면, 활성층내에의 불순물 도입은 활성층의 일부 위에 형성된 절연막을 통해 행해지고, 이러한 도입은 제 4A 도 또는 제 4B 도에 나타낸 바와 같이 다른 조건으로 2번 수행된다. 즉, 제 1E 도에 나타낸 구성에서, 인 이온이 비교적 낮은 가속 에너지로 절연막(104')을 통과하여 활성층(103)내로 도입된다. 이때, 불순물이 절연막(104')을 통과할 수 없어, 인 이온이 영역(110, 113)에 주로 첨가되게 된다. 이어서, 인 이온이 높은 가속 에너지로 도입되어, 가속된 이온이 절연막을 통과하여 영역(111, 112)내로 도입될 수 있게 된다. 그리하여, 높은 불순물 농도를 갖는 소스 및 드레인영역(110, 113)과, 낮은 불순물 농도를 갖는 고저항 영역(111, 112)을 형성하는 것이 가능하다. 이들 공정의 순서는 역전될 수도 있다. 또한, 단조롭게 또는 단계적으로 가속전압과 같은 불순물 이온 도입조건을 변화시키는 것도 가능하다.
본 발명의 제2 양태에 따르면, 하나의 기판상에 다양한 전기적 특성을 갖는 다수의 TFT를 형성하기 위해, 기판상에 형성된 반도체막의 결정성을 펄스 레이저, 가시광선 또는 적외선과 같은 강광(强光)의 조사에 의해 선택적으로 개선시킬 수 있다.
예를 들어, 강광의 조사에 의해 얻어진 결정성 규소를 사용한 TFT는 고속동작 및 높은 이동도를 가지지만, 그의 오프전류가 비교적 커서, 액티브 매트릭스 회로에는 적당치 않다. 한편, 비정질 규소를 사용한 TFT는 주변구동회로에는 사용될 수 없지만, 그의 누설전류가 충분히 낮다. 따라서, 본 발명의 제2 양태는, 주변구동회로용으로 결정성 TFT를 사용하고 액티브 매트릭스 회로용으로 비정질 TFT을 사용하는 것을 특징으로 한다. 또한, 결정성 TFT에 있어서는, 시트 저항을 감소시키기 위해 소스 및 드레인영역에 대응하는 영역에 규화물층 또는 저저항층이 제공되는 것이 바람직하다.
또한, 탑(top) 게이트형 TFT로 주변구동회로를 구성함으로써, 활성층에의 이온 도핑이 자기정합적으로 행해질 수 있어, 기생용량이 감소되어 동작속도를 상승시킬 수 있다.
펄스 레이저를 사용하는 경우, KrF, ArF, XeC1 또는 XeF의 엑시머 레이저와 같은 UV광 레이저가 적당하다. 또한, 레이저의 조사 조건을 변경시킴으로써 TFT의 특성이 변경될 수 있다. 일반적으로, 레이저의 에너지 밀도가 클수록, TFT의 이동도가 커진다. 그러나, 이것은 반도체의 재료 및 레이저의 파장에 의존한다. 만일 에너지 밀도가 너무 높으면, TFT의 특성이 저하될 가능성이 있다. 그것이 레이저조사의 쇼트(shot) 수에도 적용된다. 본 발명자들의 식견에 따르면, KrF 엑시머 레이저(파장:248 nm, 펄스폭:1O ns)가 사용될 때, 바람직한 쇼트 수는 1∼5O회이고, 바람직한 에너지 밀도는 2OO∼35O mJ/cm2이다.
이 경우에도, 레이저 조사가 중첩되면, 이 부분의 TFT의 특성이 첫번째 레이저 조사의 조건에 의해 결정되는 경향이 있다. 일반적으로, 레이저 조사가 겹치는 부분의 특성이 열화하는 경향이 있다. 본 발명에서는, 주변회로만을 선택적으로 레이저 조사에 의해 결정화하면 좋기 때문에, 레이저 빔을 주변구동회로영역의 형상과 동일한 형상으로 가공하면 유리하다. 그러나, 주변구동회로부분과 액티브 매트릭스부분이 동일 평면에 형성되고, 서로 가까이 위치하는 경우(후에 설명되는 실시예 4의 경우와 같이)에는, 소량의 광누설 조차도 주위 반도체에 큰 영향을 끼치기때문에 적절한 마스크를 사용하는 것이 필요하다. 한편, 주변구동회로와 액티브 매트릭스회로가 상이한 층에 형성될 때는, 그러한 주의가 필요치 않다.
첨부 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
먼저, 제 1a 도에 나타낸 바와 같이, 기판(101)상에 하지(下地) 절연막(102)을 형성하고, 그 하지 절연막(102)상에 결정성 규소 반도체로 된 활성층(103)을 형성한다. 본 발명에서, "결정성 반도체"는 단결정 반도체, 다결정 반도체, 또는 결정성분이 적어도 부분적으로 함유된 반비정질 반도체를 포함한다. 그리고, 활성층(103)을 덮도록, 산화규소 등의 재료에 의해 절연막(104)을 형성한다..
그 다음, 절연막(104)상에 양극산화가능한 재료로 된 막을 형성한다. 그 양극산화가능한 재료의 예로서는 알루미늄, 탄탈, 티탄, 규소 등이 있다. 이들 재료는 단독으로 사용되거나 또는 두가지 이상의 재료를 사용하는 다층 형태로 사용될 수 있다. 예를 들어, 규화티탄이 알루미늄상에 형성되거나 알루미늄이 질화티탄상에 형성되는 2층 구조를 이용하는 것이 가능하다. 각 층의 두께는 필요로 하는 소자 특성에 따라 결정될 수 있다.
이어서, 양극산화가능한 재료로 된 막상에 마스크가 되는 막을 형성한 다음, 이들 막을 동시에 패터닝하여 게이트 전극(105)과 마스크(106)를 형성한다. 마스크 재료로서는, 통상의 포토리소그래피 공정에서 사용되는 포토레지스트, 감광성 폴리이미드, 또는 에칭될 수 있는 폴리이미드를 사용할 수 있다.
다음에, 제 1b 도에 나타낸 바와 같이, 전해용액중에서 게이트 전극(105)에 전류를 인가하여 그 게이트 전극을 양극산화시킴으로써 그의 측면에 다공질 양극산화물막(107)을 힝성 한다. 양극산화를 위한 전해용액으로서는, 3∼20%의 구연산, 수산, 인산, 크롬산 또는 황산을 함유하는 산성 수용액이 사용된다. 인가전압은 5∼30V이고, 두께는 0.5 μm 이상이다.
그리고, 제 1d 도에 나타낸 바와 같이, 양극산화물막(107)을 마스크로 사용하여 건식 에칭 또는 습식 에칭에 의해 절연막(104)을 에칭한다. 그 에칭은 활성층의 표면이 도출될 때까지 계속되거나, 또는 활성층의 표면이 노출되기 전에 정지될 수 있다. 그러나, 생산성, 생산수율 및 균일성의 관점에서는, 활성층의 표면이 노출될 때까지 에칭을 계속하는 것이 바람직하다. 게이트 전극(105) 및 양극산화물막(107) 아래의 절연막(104)의 부분이 게이트 절연막(104')으로 남는다. 게이트 전극이 알루미늄, 탄탈 또는 티탄을 주성분으로 하는 한편, 게이트 절연막이 산화규소를 포함하는 경우에는, 건식 에칭을 위해 NF3및 SF6와 같은 불소계 에칭액을 사용하는 것이 가능하다. 이 경우, 산화규소인 절연막(104)이 빨리 에칭되는 반면, 산화알루미늄, 산화탄탈 및 산화티탄의 에칭률은 층분히 작아, 절연막(104)의 선택적 에칭이 행해질 수 있다.
또한, 습식 에칭을 사용하는 경우에는, 1/100 플루오르화 수소산과 같은 플루오르화 수소산계 에칭액을 사용하는 것이 가능하다. 이 경우에도, 산화규소인 절연막(104)이 빨리 에칭되는 반면, 알루미늄, 탄탈 및 티탄의 산화물의 에칭률이 충분히 작기 때문에, 산화규소 절연막(104)이 선택적으로 에칭될 수 있다.
절연막(104)을 에칭한 후, 양극산화물막(107)을 제거한다. 에칭액으로서, 인산을 함유하는 용액이 사용될 수 있다. 예를 들어, 인산, 초산 및 질산의 혼합산이 바람직하다. 그러나, 게이트 전극으로서 알루미늄을 사용할 때, 게이트 전극도 그러한 에칭액에 의해 에칭된다. 본 발명에 따르면, 이 문제는, 제 1C 도에 나타낸 바와 같이 게이트 전극과 양극산화물막(107) 사이에 배리어형 양극산화물막(108)을 형성함으로써 해결된다. 이 양극산화물막의 두께는 양극산화중에 게이트 전극에 인가되는 전압의 크기에 의해 결정된다.
배리어형 양극산화물막(108)은 다공질 양극산화물막(107)의 형성후 게이트 전극에 전류를 인가함으로써 게이트 전극과 다공질 양극산화물막 사이에 형성될 수 있다. 다공질 양극산화물막의 에칭률은 배리어형 양극산화물막의 에칭률의 10배이다.따라서, 배리어형 양극산화물막은 에칭액으로서 인산계 에칭액을 사용하여 다공질 양극산화물막(107)을 에칭할 때 게이트 전극을 보호하는 기능을 한다. 따라서, 다공질 양극산화물막(107)은 게이트 전극을 손상시키지 않고 인산계 에칭액에 의해 제거될 수 있다.
게이트 절연막(104')이 다공질 양극산화물막(107)에 대하여 자기정합적으로 형성되기 때문에, 게이트 절연막(104')의 외측 가장자리(109)는 제 1D 도에 나타낸 바와 같이 거리 "y"만큼 배리어형 양극산화물막(108)의 외측 가장자리로부터 떨어져 있다. 양극산화물막을 사용하는 이점중 하나는, 거리 "y"가 양극산화물막의 두께에 의해 자기정합적으로 결정될 수 있다는 것이다.
상기한 구성에서, 활성층에의 불순물 도입은 활성층의 일부분 위에 형성된 절연막을 통하여 상기한 바와 같은 상이한 조건으로 적어도 2회 수행된다. 즉, 제 1E 도에 나타낸 바와 같이, 인 이온(예를 들어)이 비교적 낮은 가속에너지로 절연막(104')을 통해 활성층(103)내로 도입된다. 이때, 절연막(104')이 불순물을 거의 차단하여, 인 이온이 영역(110, 113)에만 첨가되게 한다. 다음에, 제 1F 도에 나타낸 바와 같이, 인 이온이 높은 가속에너지로 도입되어, 가속된 이온이 절연막 아래의 영역(111, 112)내로 도입될 수 있게 한다. 그리하여, 높은 불순물 농도를 갖는 소스 및 드레인영역(110, 113)과 낮은 불순물 농도를 갖는 고저항 영역(111, 112)을 형성하는 것이 가능하다. 낮은 가속에너지의 경우의 도즈량은 높은 가속에너지의 경우의 도즈량보다 커야 한다. 이들 도입공정은 그 공정을 사실상 중단할 필요없이 동일 장치에 의해 수행될 수 있다. 즉, 이들 도입공정은 사실상 한 공정에서 수행될 수 있다.
상기한 바와 같이, 고저항 영역(111.112)은 양극산화물막(107)의 두께 "y"에 의해 자기정합적으로 결정될 수 있고, 그 두께는 양극산화공정중에 게이트 전극에 인가되는 전류의 양에 의해 결정된다. 이것은 제3A 도∼ 제 3F 도에 나타낸 바오 같이 게이트 전극에 인접한 절연물질을 이용하는 것보다 훨씬 우수하다.
상기한 방법은 저저항 영역과 고저항 영역이 실질적으로 단일의 불순물 도핑공정으로 형성될 수 있기 때문에 유리하다. 또한 종래기술에서는, HRD가 장치의 신뢰성을 증가시키고 핫 캐리어의 발생을 방지하는 것이 가능하다는 이점을 가지지만, HRD가 그의 높은 저항 때문에 옴접촉으로 전극과 접촉하기 어렵고, 이 저항 때문에 드레인 전압이 바람직하지 않게 낮아지는 문제가 있다. 본 발명은 이들 상충되는 문제를 한번에 해결하고, 0.1∼1㎛ 의 폭을 갖는 HRD를 자기정합적으로 형성하는 것을 가능하게 하고, 전극들과 소스 및 드레인영역들 사이의 옴접촉을 가능하게 한다.
일반적으로, 오프셋 구조는 역방향 누설전류(오프 전류)를 감소시키고, 온/오프 비를 증가시킨다. 오프셋 구조는 누설전류가 가능한 한 많이 피해져야 하는 액정장치의 화소를 구동시키는데 사용되는 TFR에 적당하다.
[실시예 1]
본 실시예를 제 1A 도∼제 1F 도를 참조하여 설명한다. 기판으로서, 300mm×400 mm 또는 100 mm×100 mm의 칫수를 갖는 코닝 7059 유리기판이 사용되었다. 예를 들어, 산소분위중에서의 스퍼터링에 의해, 그 기판(101)상에 하지막(下地膜)(102)으로서 두께 1000∼3000 Å의 산화규소막을 형성하였다. 그러나, 생산성을 향상시키기 위해, 출발재료로서 TEOS를 사용한 플라즈마 CVD법을 이용하는 것도 가능하다.
그후, 플라즈마 CVD법 또는 LPCVD법에 의해 비정질 규소막을 300∼5000
Å, 바람직하게는, 500∼1000 Å의 두께로 퇴적한 다음, 환원분위기에서의 550∼600℃, 4∼24시간의 가열에 의해 그 규소막을 결정화시키고, 그후 그 규소막을 섬형상으로 패터닝하여 섬형상의 결정성 규소막(103)을 형성하였다. 열어닐 대신에, 레이저 어닐이 이용될 수도 있다. 그리고, 스퍼터링법에 의해 그 위에 절연막으로서 산화규소막(104)을 70∼150 nm의 두께로 형성하였다.
그 다음, 전자빔 증착법 또는 스퍼터링법에 의해 절연막(104)상에 두께 1000 Å∼3 μm의 알루미늄막을 형성하였다. 알루미늄은 적당한 첨가물, 예를 들어, 1중량%의 규소 또는 0.1∼0.3 중량%의 스칸듐(Sc)을 함유할 수 있다. 절연막(104)상에 알루미늄막을 형성한 후에, 스핀 코팅법에 의해 포토레지스트(도쿄 오카사에서 제조된 OFPR 800/30cp)를 도포하였다. 포토레지스트의 밀착성을 증가시키고 후의 양극산화공정중에 포토레지스트를 통한 누설전류를 방지하기 위해, 포토레지스트막의 형성에 앞서 알루미늄막상에 두께 100∼1000 Å의 양극산화막을 형성하는 것이 바람직하다. 그 다음, 이들 막을 패터닝하여 게이트 전극(105) 및 마스크(106)를 형성하였다.(제 1a 도)
그 다음, 전해용액중에서 게이트 전극(105)에 전류를 인가하여 게이트 전극을 양극산화시킴으로써, 두께 3000∼6000 Å, 예를 들어, 5000 Å의 양극산화물막(107)을 형성하였다. 전해용액으로서, 3∼20%의 구연산, 수산, 인산, 크롬산 또는 황산의 산성 수용액이 사용되었다. 인가전류를 일정하게 유지시킨 상태에서 인가전압을 5∼30 V로 하였다. 본 실시예에서는, 수산이 사용되었다. 전해용액의 온도는 30℃이었다. 8 V의 전압을 20∼40분간 인가하였다. 양극산화물막의 두께는 주로 양극산화 시간의 변경에 의해 제어된다. 전압은 포토레지스트의 형성 전에 수행되는 양극산화에서 사용된 것보다 낮은 것이 바람직하다.(제 1b 도)
이어서, 마스크(106)를 제거한 후, 3∼10%의 주석산, 붕산 또는 질산을 함유하는 에틸렌 글리콜 용액을 포함하는 다른 전해용액중에서 게이트 전극을 다시 양극산화시켜, 게이트 전극 주위에 배리어형 양극산화물막(108)을 형성하였다. 전해용액의 온도는 산화막의 질을 향상시키기 위해 실온보다 낮게, 예를 들어, 10℃로 유지되었다. 그 양극산화물막(108)의 두께는 인가전압의 크기에 비례한다. 인가전압이 150 V일 때, 그 두께는 2000 Å이었다. 양극산화물막(108)의 두께는 오프셋 영역의 소망하는 두께에 따라 결정되지만, 3000 Å 이상의 두께를 갖는 양극산화물막을 형성하는 경우에는 전압을 250 V 이상으로 높이는 것이 필요하다. 그러한 높은 전압에 의해 TFT가 손상될 위험이 있기 때문에, 양극산화물막(l08)의 두께를 3000 Å이하로 선택하는 것이 바람직하다.(제 1c 도)
그 다음, 건식 에칭법에 의해 산화규소막(104)을 부분적으로 제거하였다. 이 에칭은 등방성 에칭의 플라즈마 모드나 또는 이방성 에칭의 반응성 이온 에칭 모드일 수 있다. 그러나, 활성 규소층이 너무 많이 에칭되지 않도록 규소와 산화규소의 선택비가 충분히 커야 한다. 또한, 양극산화물막(107, 108)은, CF4에 의해 에칭되지 않는 반면, 산화규소막(104)은 선택적으로 에칭된다. 다공질 양극산화물막(107) 아래의 산화규소막(104)의 부분이 에칭되지 않기 때문에, 그 절연막의 일부가 게이트 절연막(104')으로서 에칭되지 않고 남는다.(제 1d 도)
다음에, 인산, 초산 또는 질산의 혼합산을 사용하여, 예를 들어, 600 Å/분의 에칭율로 다공질 양극산화물막(107)만을 에칭하였다. 게이트 절연막(104')은 에칭되지 않고 남는다.
다공질 양극산화물막(107)을 제거한 후, 게이트 전극과 배리어형 양극산화물막(108) 및 게이트 절연막(104')을 마스크로 하여 이온 도핑법에 의해 자기정합적으로 반도체층에 한가지 도전형을 부여하기 위한 불순물 원소를 첨가하여, 저저항을 가지는 소스 및 드레인영역(110, 113)과 고저항 영역(111, 112)을 형성하였다. p형 영역을 형성하는 경우, 도핑 가스로서 디보란(B2H6)이 사용되고, n형 영역을 형성하는 경우에는, 포스핀(PH3)이 사용될 수 있다. 가속조건은 다음 방법으로 제어된다.
즉, 먼저, 가속전압을 1∼30 kV, 예를 들어, 5 kV가 되도록 선택하였다. 도즈량은 5×1014∼5×10l5cm-2, 예를 들어, 1×1015cm-2으로 하였다. 그 결과, 제 1E도에 나타낸 바와 같이 게이트 절연막(104')으로 덮히지 않은 부분(110, 113)에만 불순물이 5×1019∼5×1O20원자/㎤의 농도로 도핑되었다. 그 다음, 가속전압을 65∼110 kV, 예를 들어, 90 kV로 올렸다. 도즈량은 5×1012∼5×1013cm-2, 예를 들어, 1×1013cm-2으로 하였다. 그 결과, 제 1F 도에 나타낸 바와 같이, 주로 게이트 절연막(104')으로 덮힌 영역(111, 112)에 불순물이 5×10l7∼5×1018원자/cm3의 농도로 도핑 되었다.
마지막으로, 파장 248 nm, 펄스폭 20 ns의 KrF 엑시머 레이저를 이용하여, 활성층내 도입된 불순물을 활성화시켰다.
[실시예 2]
본 실시예를 제 2a 도∼제 2f 도를 참조하여 설명한다.
먼저, 실시예 1에서 설명된 바와 같은 제 1A 도 및 제 1B 도에 나타낸 동일 공정을 통해, 유리기판(201), 예를 들어, NH 테크노글라스사에서 제조된 NA35 유리상에 하지 산화규소막(202), 섬형상 결정성 규소 반도체영역(203), 산화규소막(204), 알루미늄막(두께 200 nm∼1 μm)으로 된 게이트 전극(205), 그 게이트 전극의 측면에 형성된 다공질 양극산화물막(206)(두께 3000 Å∼1 μm, 예를 들어, 5000 Å)을 형성하였다.(제 2a 도)
그 다음, 실시예 1에서와 같은 방법으로 배리어형 양극산화물막(207)을 1000∼2500 Å의 두께로 형성하고, 다공질 양극산화물막(206)을 마스크로 하여 산화규소막(204)을 에칭하여 게이트 절연막(204')을 형성하였다.(제 2b 도)
이어서, 배리어형 양극산화물막(207)을 마스크로 하여 에칭함으로써 다공질 양극산화물막(206)을 제거하였다. 그 다음, 게이트 전극(205), 양극산화물막(207) 및 게이트 절연막(204')을 마스크로 하여 이온 도핑법에 의해 질소 이온을 도입하였다. 도핑 가스로서 질소가스(N2)가 사용되었다. 도즈량은 1×1014∼3×1016cm-2, 예를 들어, 2×10l5cm-2이었다. 가속전압은 65∼110 kV, 예를 들어, 80 kV이었다. 이 조건에서, 질소이온은 게이트 절연막(204')으로 덮히지 않은 영역(208, 211)을 거의 통과하도록 높은 속도를 가졌다. 따라서, 영역(208, 211)에는 질소이온이 실질적으로 첨가되지 않고, 농도는 2차이온질량분석법(SIMS)에 의해 측정한 때 1×1O19원자/cm3이하이었다. 한편, 게이트 절연막(204')으로 덮힌 영역(209, 210)에는 질소가 5×1O19∼2×1O2l원자/cm3의 농도로 도핑되었다.(제 2c 도)
다음에, 인을 도입하기 위해 도핑 가스를 포스핀(PH3)으로 바꾸었다. 처음에는, 가속전압을 65∼110 kV, 예를 들어, 90 kV로 하였다. 도즈량은 5×1012∼5×1013cm-2, 예를 들어, 1×1Ol3cm-2이었다. 그 결과, 게이트 절연막(2O4')으로 덮힌 영역(209, 210)에는 불순물이 5×1017∼5×1018원자/㎤의 농도로 도핑되었다.(제 2d 도)
이어서, 도핑장치내에 기판을 유지한 채, 가속전압을 1∼30 kV, 예를 들어, 5 kV로 감소시켰다. 도즈량은 5×1O14∼5×1O15/cm-2로 변경되었다. 그 결과, 주로, 게이트 절연막(204')로 덮히지 않은 영역(208, 211)에는 불순물이 5×1019∼5×1020원자/㎤의 농도로 도핑되었다.(제 2e 도)
상기한 방식으로, 고저항 영역(209, 210)과 저저항 영역(208, 211)이 형성되었다.
그후, KrF 엑시머 레이저(파장:248 nm, 펄스폭:20 ns)에 의해, 도입된 불순물 이온을 활성화시켰다. XeC1 엑시머 레이저(파장:308 nm, 펄스폭:50 ns)와 같은 다른 레이저가 사용될 수도 있다. 다른 펄스 레이저의 예로서는, Nd:YAG 레이저(Q-스위칭 펄스 발진형이 바람직하다)와 같은 적외광 레이저, Nd:YAG의 제2 고조파와 같은 가시광 레이저가 있다. 또한, 기판측으로부터 레이저를 조사하는 것도 가능하다. 이 경우, 규소를 통해 투과할 수 있는 레이저를 선택하는 것이 필요하다.
또한, 레이저 어닐 대신에, 가시광 또는 근적외광의 램프 어닐이 이용될 수도 있다. 그러한 경우, 어닐은, 600∼1000℃의 온도로, 예를 들어, 600℃에서 수 분간 또는 100O℃에서 수 십초간 표면을 가열하기 위해 수행된다. 근적외선(예를 들어, 1.2 μm)에 의한 어닐은 근적외선이 규소 반도체에 의해 선택적으로 흡수되기 때문에 유리기판을 그렇게 많이 가열하지 않는다. 또한, 조사시간을 단축시킴으로써, 유리가 가열되는 것을 방지하는 것이 가능하다.
마지막으로, CVD법에 의해 산화규소를 2000Å∼1 μm, 예를 들어, 3000 Å의 두께로 퇴적시킴으로써 전체 표면상에 층간절연막(212)을 형성하였다. 그 후, 그 층간절연막을 관통하여 소스 및 드레인영역에 콘택트 홀을 형성하였다. 그리고, 알루미늄 전극/배선(213, 214)을 2000Å∼1 μm, 예를 들어, 5000Å의 두께로 형성하였다. 저저항 영역(208, 211)과 알루미늄 전극(213, 214) 사이에 배리어 금속으로서 질화티탄을 개재시키면 신뢰성을 향상시키는데 더 유리하다.(제 2F 도)
본 실시예에서는, 질소를 선택적으로 도핑함으로써 고저항 영역(209, 210)이 형성되었다. 질소 대신에, 산소 또는 탄소가 사용될 수도 있다. 또는, 이들이 조합되어 사용될 수도 있다. HRD 영역을 제공함으로써, TFT의 누설전류를 감소시키는 것이 가능하다. 이것은, 높은 전하보유특성을 가질 필요가 있는 액티브 매트릭스등의 TFT로서 사용될 때 특히 유리하다.
본 실시예에서의 도핑 공정의 조건이 제 4C 도에 나타내어져 있으나, 제 4D도에 나타낸 바와 같이 질소의 도입이 나중에 행해질 수도 있다. 어느 경우에도, 기판을 도핑장치로부터 꺼내는 것이 필요하지 않다.
[실시예 3]
본 실시예는 액티브 매트릭스 회로와 같은 집적회로의 제작에 관한 것이다. 제 5A 도∼제 5K 도는 그 제작공정을 나타내는 단면도이다.
먼저, 300 mm×300 mm 또는 100 mm×100 mm의 코닝 7059 유리기판(1101)상에 하지 산화규소막(1102)을 1000∼3000 Å의 두께로 형성하였다. 그 산화규소막은 산소분위기에서의 스퍼터링법이나 또는 테트라에톡시실란(TEOS)을 사용한 플라즈마 CVD법에 의해 형성될 수 있다. 또한, 이렇게 하여 퇴적된 산화규소막을 450∼650℃의 온도로 어닐할 수도 있다.
이어서, 플라즈마 CVD법 또는 LPCVD법에 의해 비정질 규소막을 100∼1500Å, 바람직하게는, 300∼700Å의 두께로 형성한 다음, 이것을 패터닝하여 섬형상 영역(1103)을 형성하였다. 그 다음, 그 규소막을 질소분위기에서 350∼550℃, 예를 들어, 400℃로 0.1∼5시간, 예를 들어, 0.5시간간 가열하여 탈수소화를 행하였다. 그 후, KrT 엑시머 레이저(파장:248 nm, 펄스폭:20 ns)를 조사하여 섬형상 규소막(1103)을 결정화시켰다. 레이저의 에너지 밀도는 200∼40O mJ/cm2, 예를 들어, 250∼30OmJ/cm2이었다. 또한, 규소의 결정성을 개선하기 위해 레이저 조사중에 200∼550℃, 예를 들어, 400℃로 기판을 가열하는 것이 바람직하다. KrF 엑시머 레이저 대신에, XeC1 엑시머 레이저(파장:308 nm)를 사용할 수도 있다.(제 5a 도)
그 다음, 산소분위기에서의 스퍼터링법이나 또는 TEOS를 사용한 플라즈마 CVD법에 의해 절연막으로서 산화규소막(1104)을 800∼1500Å, 예를 들어, 1200 Å의 두께로 퇴적하였다. 그리고, 전자빔 증착법 또는 스퍼터링법에 의해 그 절연막(1104)상에 두께 1000Å∼3 μm의 알루미늄막을 형성하였다. 알루미늄은 적당한 첨가물, 예를 들어, 1중량%의 규소 또는 0.1∼0.3 중량%의 스칸듐(Sc)을 함유할 수 있다. 게이트 절연막(1104)상예 알루미늄막을 형성한 후, 스핀 코팅법에 의해 포토레지스트(도쿄 오카사에서 제조된 OFPR 800/30cp)를 도포하였다. 포토레지스트의 밀착성을 증가시키고 후의 양극산화공정중 포토레지스트를 통한 누설전류를 방지하기 위해, 포토레지스트막의 형성에 앞서 알루미늄막상에 두께 100∼1000 Å의 양극산화물막을 형성하는 것이 바람직하다.
그 후, 공지의 포토리소그래피법에 의해 포토레지스트막을 패터닝하고, 알루미늄막을 패터닝 하였다. 그리하여, 주변구동회로용 TFT의 게이트 전극(1105, 1106)과 액티브 매트릭스 회로용 TFT(역스태거형)의 게이트 전극(1107)이 형성되었다. 이들 게이트 전극(배선)상에는 포토레지스트막이 마스크(1108∼1110)로서 남는다.(제 5b 도)
다음에, 전해용액중에서 전류를 인가하여 게이트 전극(1105∼1107)을 양극산화시킴으로써 게이트 전극의 측면에 양극산화물막(1l11, 1112, 1113)을 형성하였다. 이 공정에서 포토레지스트(1108∼1110)는 게이트 전극의 상면이 양극산화되지 못하도록 기능한다. 양극산화물막의 두께는 3000Å∼ 5 μm, 예를 들어, 0.5 μm이었다. 전해용액으로서, 3∼20%의 구연산, 수산, 인산, 크롬산 또는 황산의 산성 수용액이 사용된다. 인가전류를 일정하게 유지한 상태에서 인가전압이 5∼30 V이었다. 본 실시예에서는, 수산이 사용되었고, 전해용액의 온도는 30∼80℃이었다. 8 V의 전압이 20∼240분간 인가되었다.(제 5c 도)
그 다음, 마스크(1108∼1110)를 제거한 후, 3∼10%의 주석산, 붕산 또는 질산을 포함하는 에틸렌 글리콜 용액을 포함하는 다른 전해용액에서 게이트 전극을 추가로 다시 양극산화시켰다. 그 전해용액은 pH를 대략 7로 제어하기 위해 암모니아에 의해 중화되었다. 전해용액의 온도는 산화막의 질을 향상시키기 위해 실온보다 낮은, 예를 들어, 10℃로 유지되는 것이 바람직하다. 그 결과, 게이트 전극(1105∼1107)의 상면 및 측면에 배리어형 양극산화물막(1114∼1116)이 형성되었다. 이들 양극산화물막의 두께는 인가전압에 비례한다. 인가전압이 100 V일 때, 두께는 1200Å이 된다. 본 실시예에서는, 전압이 1∼5 V/분의 속도로 100 V까지 상승되었기 때문에, 1200 Å의 양극산화물막이 얻어졌다. 배리어형 양극산화물막의 두께는 임의적이지만, 다공질 양극산화물막의 에칭중에 알루미늄 전극이 에칭액에 의해 용해되는것을 방지하기 위해 배리어형 양극산화물막의 두께가 500 Å 이상인 것이 바람직하다.(제 5d 도)
다음에, 건식 에칭법에 의해 산화규소막(1104)을 패터닝하였다. 이때, 액티브 매트릭스 회로영역에 대응하는 기판영역이 에칭을 피하기 위해 포토레지스트(1117)로 덮혔다. 그렇게 함으로써, 나중에 형성되는 비정질 규소막의 스텝 커버리지(step coverage)가 향상될 수 있도록 게이트 전극(1107)에 있어서의 스텝(단차)를 최소화할 수 있다.
이 에칭은 등방성 에칭의 플라즈마 모드 또는 이방성 에칭의 반응성 이온 에칭 모드일 수 있다. 그러나, 활성 규소층이 너무 많이 에칭되지 않도록 규소와 산화규소의 선택비가 충분히 커야 한다. 에칭 가스로서 CF4를 사용하면, 양극산화물막이 에칭되지 않고, 즉, 게이트 전극(1105, 1106)과 그 주위의 양극산화물막(1111, 1112) 및 하지 산화규소막(1104)이 에칭되지 않고 남아 있어, 게이트 절연막(1118, 1119)이 형성된다.(제 5e 도)
그 후, 포토레지스트 마스크(1117)를 제거한 후, 인산, 초산 및 질산의 혼합산을 사용하여 600 Å/분의 에칭률로 다공질 양극산화물막(1111∼1113)을 에칭하였다. 이 에칭에서는, 배리어형 양극산화물막(1114∼1116)과 산화규소막(ll02, 1104) 및 규소막(1103)이 에칭되지 않고 남아 있다. 이 에칭중에 배리어형 양극산화물막(1114∼1116)이 게이트 전극을 보호한다.(제 5F 도)
다음에, 이온 도핑법(플라즈마 도핑법이라고도 불림)에 의해, 공지의 CM0S기술, 자기정합적 불순물도입기술을 이용하여 불순물 이온(인과 붕소)을 도입하였다. 도핑 가스로서 포스핀(PH3)과 디보란(B2H6)이 사용되었다. 게이트 전극(1105, 1106)과 그 주위의 양극산화물막(1114, 1115) 및 게이트 절연막(1118, 1119)이 마스크로서 기능한다. 불순물영역의 형성조건은 가속전압과 이온의 도즈량을 변화시킴으로써 변경된다.
예를 들어, 가속전압을 비교적 높게, 예를 들어, 50∼90 kV로 하고, 도즈량을 비교적 낮게, 예를 들어, 1×1O13∼1×1O14cm-2으로 하면, 게이트 절연막으로 덮히지 않은 영역(1120, 1122)에서는, 도입되는 불순물 이온이 대부분 그 활성층 영역을 통과하여, 오히려, 하지막에서 불순물 이온이 최대 농도로 된다. 따라서, 그 영역(1120, 1122)은 매우 저농도의 불순물영역이 된다. 한편, 위에 게이트 절연막(1118, 1119)이 존재하는 영역(1121, 1123)에서는, 도입되는 이온이 게이트 절연막에 의해 감속되어, 저농도의 불순물영역이 형성될 수 있다.
반대로, 가속전압을 5∼30 kV로 비교적 낮게 하고, 도즈량을 5×1014∼5×10l5cm-2로 비교적 크게 하면, 위에 게이트 절연막이 존재하지 않는 영역(1120, 1122)에 주로 불순물 이온이 고농도로 첨가되어, 그 영역이 고농도 불순물영역이 되는 한편, 위에 게이트 절연막(1118, 1119)이 존재하는 영역(1121, 1123)에서는, 게이트 절연막이 불순물 이온을 차단하여 그 영역(1121, 1123)에 불순물 이온이 첨가되지 않게 한다. 따라서, 어느 경우에도, 영역(1121, 1123)은 저농도의 불순물영역이 된다.
전자(前者)의 방법에서는, 도즈량이 비교적 작기 때문에, 단위면적당 주입 에너지가 작아, 기판이 거의 가열되지 않는다. 즉, 기판의 온도상승이 표준적인 스루도핑(through doping) 조건(9O kV, 1×1O15cm-2)의 1∼1O% 정도이다. 따라서, 포토레지스트의 탄화 등을 방지하는 것이 가능하다. 또한, 후자(後者)의 방법에서는, 도즈량이 전자의 경우보다 큰 반면, 가속전압이 충분히 낮으므로, 기판의 온도상승이 표준적인 경우의 5∼40%가 된다.
그렇게 하여 얻어진 저농도 불순물영역(1121, 1123)과, 배리어형 양극산화물막의 존재 때문에 불순물이 첨가되지 않은 오프셋 영역이 고저항 반도체영역으로서 기능한다. 본 실시예에서는, 그 영역의 폭이 약 0.5 μm이었다.(제 5G 도)
다음에, 규소와 접촉하여 규화물을 형성할 수 있는 금속, 예를 들어, 티탄, 니켈, 몰리브덴, 텅스텐, 백금 또는 팔라듐을 전체 표면상에 형성하였다. 예를 들어, 스퍼터링법에 의해 티탄막(1124)을 50∼500 Å의 두께로 형성하였다. 따라서, 고농도로 불순물이 첨가된 불순물영역(1120, 1122)이 금속막(티탄막)(1124)과 직접 접촉한다.
다음에, KrF 엑시머 레이저(파장:248 nm, 펄스폭:20 ns)를 조사하여, 금속(여기서는, 티탄)이 활성층의 규소와 반응하여 금속 규화물영역(규화티탄영역)(1125, 1126, 1127)을 형성하였다· 레이저의 에너지 밀도는 200∼40O mJ/cm2, 바람직하게는, 25O∼3OO mJ/cm2이었다. 또한, 티탄막의 벗겨짐을 억제하기 위해, 레이저 조사 중에 기판을 200∼500 ℃로 가열할 수 있다. 또한, 이 레이저 조사공정에서는, 앞의 이온 도핑공정으로 인하여 결정성이 손상된 불순물영역(1121, 1123)의 활성화도 동시에 행해진다. 불순물영역(1121, 1123)은 금속막과 접촉하여 있지 않기 때문에, 이들 영역에서는 규화물화가 일어나지 않는다.
엑시머 레이저 이외에 다른 광원을 이용하는 것도 가능하다. 그러나, 펄스형 레이저 빔이 CW 레이저보다 바람직한데, 그 이유는 CW 레이저가 긴 조사시간을 필요로 하고, 조사된 막이 열적으로 팽창하여 벗겨지는 위험이 있기 때문이다.
펄스 레이저의 예로서는, Nd:YAG 레이저(Q-스위칭 펄스 발진형이 바람직하다)와 같은 적외광 레이저, Nd:YAG의 제2 고조파와 같은 가시광 레이저, 및 KrF, XeC1 및 ArF 엑시머 레이저와 같은 자외광 레이저가 있다. 레이저 빔이 금속막의 상측으로부터 조사될 때는, 금속막에서 반사되지 않도록 레이저의 파장을 선택하는 것이 필요하다. 그러나, 금속막이 극히 얇은 때는 문제가 없다. 또한, 기판쪽으로부터 레이저광을 조사하는 것도 가능하다. 이 경우, 규소 반도체층을 투과할 수 있는 레이저를 선택하는 것이 필요하다.
또한, 레이저 어닐 대신에, 가시광 또는 근적외광의 램프 어닐이 이용될 수도 있다. 그러한 경우, 표면을 600∼1000℃, 예를 들어, 600℃에서 수 분간 또는 1000℃에서 수 십초간 가열하기 위해 어닐이 행해진다. 근적외선(예를 들어, 1.2 μm의 적외선)에 의한 어닐은 유리기판을 그렇게 많이 가열하지 않는데, 그 이유는 근적외선이 규소 반도체층에 의해 선택적으로 흡수되기 때문이다. 또한, 조사시간을 단축시킴으로써, 유리가 가열되는 것을 방지할 수 있다.(제 5h 도)
그 후, 예를 들어, 게이트 전극 또는 게이트 절연막상에 규화물로 전환됨이 없이 남아 있는 미반응 티탄막만을 과산화수소, 암모늄 및 물을 5:2:2로 함유하는 에칭액을 사용하여 에칭한다. 그 결과, 규화티탄 영역(1125, 1126, 1127)이 에칭되지 않고 잔존한다. 그렇게 하여 얻어진 규화물영역의 시트 저항은 10∼50 Ω/평방인반면, 저농도 불순물영역(1121, 1123)의 시트 저항은 10∼100 Ω/평방이었다.(제 5i 도)
그 다음, CVD법에 의해 층간절연막(1128)으로서 산화규소막 또는 질화규소막 또는 그의 다층을 2000 Å∼1 μm, 예를 들어, 3000 Å의 두께로 형성하였다. 이 절연막은 액티브 매트릭스영역에서는 역스태거형 TFT의 게이트 절연막이 된다. 층간절연막용으로 질화규소막을 사용하는 것은, 주변구동회로영역의 TFT의 활성영역으로부터 수소가 방출되지 않고 나중에 수소화 공정을 행할 필요가 없다는 점에서 유리하다. 이어서, 액티브 매트릭스영역의 게이트 전극(1107)상에 비정질 규소막(1129)을 200∼500 Å의 두께로 퇴적하였다.(제 5j 도)
그리고, 플라즈마 CVD법에 의해, 비정질 규소막상에 N 도전형의 미(微)결정 규소막을 500∼1000 Å의 두께로 형성한 다음, 패터닝하여 소스 및 드레인영역(1130, 1131)을 형성하였다. 다음에, 스퍼터링법에 의해 ITO막을 형성하고, 이것을 패터닝하여 화소전극(1132)을 형성하였다.
마지막으로, 층간절연막(1128)을 에칭하여 콘택트 홀을 형성하고, 그 콘택트홀을 통해 필요한 배선을 형성하였다. 예를 들어, 2000Å∼l μm의 두께를 가지는 질화티탄과 알루미늄의 다층막으로 된 전극/배선(1133, 1134, 1135, 1136)을 형성 하였다. 그리하여, 주변구동회로용 N채널형 TFT(1137)와 P채널형 TFT(1138) 및 액티브 매트릭스 회로용 N채널형 비정질 TFT(1139)가 동일 기판상에 형성되었다.(제 5k 도)
본 실시예에서는, 주변구동회로용 TFT(1137, 1138)에 높은 결정성을 갖는 반도체를 사용하기 때문에 그리고 소스 및 드레인영역에 대응하는 영역의 시트 저항이 낮기 때문에, 주변회로가 고속으로 동작할 수 있다. 또한, 액티브 매트릭스 회로용 TFT(1139)가 비정질 반도체를 사용하기 때문에, 누설전류가 낮고 전하보유용량이 향상된다.
[실시예 4]
본 실시예는 반도체 집적회로의 제작에 관한 것이다. 제 6F 도에서, 부호1232, 1233은 주변구동회로용 TFT이고, 1234는 액티브 매트릭스 회로용 TFT이다. 본 실시예는 액티브 매트릭스 영역의 TFT가 탑 게이트형이라는 점에서 실시예 3과 다르다.
먼저, 예를 들어, NH 테크로글라스 코포레이티드에서 제조된 NA35와 같은기판(1201)상에 하지 산화규소막(1202)을 1000∼3000 Å의 두께로 형성한 다음, 그 산화규소막상에 플라즈마 CVD법 또는 LPCVD법에 의해 비정질 규소막을 100∼1500 Å, 바람직하게는, 300∼700 Å의 두께로 퇴적하고, 이것을 패터닝하여 섬형상영역(1203, 1204)을 형성하였다.
그 다음, 규소막의 탈수소화를 행하고, 액티브 매트릭스영역에 포토레지스트 마스크(1205)를 형성하였다. 그 후, KrF 엑시머 레이저(파장:248 nm, 펄스폭:20 ns)를 조사하여 섬형상 규소영역(1203)을 결정화시켰다. 레이저의 에너지 밀도는 200∼40O mJ/cm2, 예를 들어, 250∼30O mJ/cm2이 었다. 또한, 규소의 결정성을 개선하기 위해, 레이저 조사중에 기판을 200∼550℃, 예를 들어, 400℃로 가열하는 것이 바람직하다. 규소영역(1204)은 비정질 상태로 남는다.(제 6s 도)
이어서, 산소분위기에서의 스퍼터링법이나 또는 TEOS를 사용한 플라즈마 CVD법에 의해 절연막으로서 산화규소막(1206)을 800∼1500 Å, 예를 들어, 1200 Å의 두께로 퇴적하였다. 그 다음, 전자빔 증착법 또는 스퍼터링법에 의해 절연막(1206)상에 두께 1000 Å∼3 μm, 예를 들어, 6000 Å의 알루미늄막을 형성하였다. 알루미늄은 적당한 첨가물, 예를 들어, 1중량%의 규소 또는 0.1∼0.3 중량%의 스칸듐(Sc)을 함유할 수 있다. 그 다음, 앞의 실시예에서와 동일한 방법으로, 게이트 전극 배리어형 양극산화물막 및 다공질 양극산화물막을 포함하는 게이트 전극부(1207, 1208, 1209)를 형성하였다. 다공질 양극산화물막의 두께는 0.3 μm이고, 배리어형 양극산화물막의 두께는 1200 Å이었다.(제 6b 도)
그 다음, 건식 에칭법에 의해 산화규소막(1206)을 패터닝하여 게이트 절연막(1210, 1211, 1212)을 형성하였다. 그 후, 인산, 초산 및 질산을 포함하는 혼합산으로 이루어진 에칭액을 사용한 애칭에 의해 다공질 양극산화물막을 제거하였다.(제 6c 도)
그 다음, 이온 도핑법에 의해 불순물 이온(인과 붕소)을 자기정합적으로 도입하였다. 이때, 기판의 가열을 억제하기 위해 도즈량을 감소시키고, 또한, 처리량을 높이기 위해 가속전압을 증가시켰다. 예를 들어, 도즈량은 1×1O13∼5×1O13cm2이고, 가속전압은 50∼90 kV이었다. 섬형상 규소영역(1204)이 비정질 상태로 존재해야 하기 때문에, 이온 도핑공정에서 기판의 가열을 억제하는 것이 필요하다. 그리하여, N형 저농도 불순물영역(1216, 1218)과 P형 저농도 불순물영역(1217)이 형성되었다. 게이트 절연막으로 덮히지 않은 영 역(1213, 1214, 1215)에는 영역(1216, 1217, 1218)에서의 것보다 낮은 농도로 불순물이 도핑되었다.(제 6d 도)
다음에, 규소와 접촉하여 규화물을 형성할 수 있는 금속, 예를 들어, 티탄, 니켈, 몰리브덴, 텅스텐, 백금 또는 팔라듐을 전체 표면상에 형성하였다. 예를 들어, 스퍼터링법에 의해 티탄막(1219)을 50∼500 Å의 두께로 형성하였다. 다음에, 앞의 실시예에서와 동일한 방법으로, KrF 엑시머 레이저에 의해 규화티탄영역(1220,l221, 1222, 1223, 1224)을 형성하였다. 이 공정중에 일어나는 가열은 매우 짧은 시간동안이기 때문에, 섬형상 규소영역(1204)은 비정질 상태로 남을 수 있다.(제 6e 도)
그 후, 예를 들어, 규화물로 전환함이 없이 게이트 전극 또는 게이트 절연막상에 남아 있는 미반응 티탄막을 과산화수소, 암모늄 및 물을 5:2:2로 함유하는 에칭액을 사용하여 에칭하였다. 그리고, 제 6F 도에 나타낸 바와 같이, CVD법에 의해 층간절연막(1225)을 전체 표면상에 형성하였다. 산화규소막 또는 질화규소막 또는 이들의 다층막이 층간절연막으로서 사용될 수 있다. 그 막의 두께는 2000 Å∼1μm, 예를 들어, 3000 Å이었다. 층간절연막의 형성중에 비정질 규소막(1204)의 결정화를 방지하기 위해, 기판이 충분히 낮은 온도로 유지되어야 한다. 그 후, 스퍼터링법에 의해 ITO(인듐 주석 산화물)막을 형성하고, 이것을 패터닝하여 액티브 매트릭스영역의 화소전극(1226)을 형성하였다.
마지막으로, 층간절연막(1225)을 에칭하여 콘택트 홀을 형성하고, 그 콘택트홀을 통해 필요한 배선을 형성하였다. 예를 들어, 두께 2000 Å∼1 μm의 질화티탄과 알루미늄의 다층막으로 된 전극/배선(1227, 1228, 1229, 1230, 1231)을 형성하였다. 그리하여, 주변구동회로용의 N채널형 TFT(1232) 및 P채널형 TFT(1233)와 액티브 매트릭스 회로용의 N채널형 비정질 TFT(1234)가 동일 기판상에 형성되었다.(제 6f 도)
본 실시예에서는, 결정화를 위한 레이저 조사가 포토레지스트 물질을 사용하여 수행되었으나, 활성영역에까지 이르지 않도록 레이저 빔을 성형함으로써 마스크를 생략할 수도 있다. 그러한 경우, 액티브 매트릭스영역과 주변회로영역은 100 μm 이상, 바람직하게는, 1 mm 이상 만큼 서로로부터 떨어져 있는 것이 바람직하다. 즉, 제 7 도에 나타낸 바와 같이, 주변회로영역상에 수행되는 레이저 조사의 영향을 피하기 위해, 액티브 매트릭스영역(3)이 100 μm 이상 만큼 주변회로영역(1, 2)으로부터 떨어져 있어야 한다. 또한, 공정을 간략화 하기 위해, 포토레지스트 마스크를 사용하는 대신에 금속 마스크를 배치하는 것도 가능하다. 그러한 마스크는 표면에 접촉될 필요가 없다. 또한, 소스영역과 드레인영역 사이에서의 누설전류를 추가로 감소시키기 위해, 일본국 공개특허공보 평3-50793호에 개시된 바와 같이 레이저 조사의 조건을 제어함으로써 활성층내 결정화된 영역의 깊이를 제어하는 것도 가능하다.
여러가지 실시예가 설명되었지만, 본 발명이 특정 실시예에 한정되는 것은 아니고, 특허청구범위의 범위를 벗어남이 없이 다양한 변경이 행해질 수 있다. 예를 들어, 제 1D 도에서는, 절연막(104)의 일부를 완전히 에칭하여 게이트 절연막(104')을 형성하였으나, 게이트 절연막이 게이트 전극과 그 주위의 양극산화물막 아래의 두꺼운 부분과 노출된 얇은 부분을 가지도록 하는 방식으로 에칭이 행해질 수도 있다. 그러한 경우, 반도체층이 노출되지 않기 때문에, 표면의 오염이 방지될 수 있다. 또한, 본 발명은 반도체회로가 단결정 IC 또는 다른 IC상에 겹쳐 있는 3차원 IC를 형성하는데 이용될 수도 있다. 또한, 본 발명은 수지 또는 세라믹과 같은 다른 절연기판상에 반도체장치 또는 회로를 형성하는데 이용될 수도 있다.

Claims (39)

  1. 기판 ; 상기기판의 제1 부분 위에 형성되고, 비정질 반도체로 된 채널영역을 각각 가지고 있는 다수의 제1 박막트랜지스터를 포함하는 액티브 매트릭스 회로; 및 상기 다수의 제1 박막트랜지스터를 구동시키기 위해 상기 기판의 제2 부분 위에 형성되고, 결정성 반도체로 된 채널영역을 가지고 있는 다수의 제2 박막트랜지스터를 포함하는 주변구동회로를 포함하고; 상기 다수의 제2 박막트랜지스터들 각각의 활성층이 상기 채널영역, 상기 채널영역을 사이에 두고 있는 한쌍의 불순물영역, 및 그 불순물영역들에 인접하여있고 한가지 도전형의 불순물이 제1 농도로 도핑된 한쌍의 금속 규화물영역을 포함하고, 상기 불순물영역이 상기 금속 규화물영역보다 높은 저항을 가지며, 상기 불순물영역에는, 상기 한가지 도전형을 가지는 불순물이 상기 제1 농도보다 낮은 농도로 도핑되고, 상기 불순물영역이 상기 금속 규화물영역으로 덮혀 있지 않은 것을 특징으로 하는 반도체 집적회로.
  2. 제1 항에 있어서, 상기 다수의 제2 박막트랜지스터의 상기 채널영역이 레이저광 또는 그와 동등한 강광의 조사에 의해 결정화되는 것을 특징으로 하는 반도체 집적회로.
  3. 기판 ; 상기 기판의 제1 부분상에 형성되고, 비정질 반도체로 된 채널영역을 각각 가지고 있는 다수의 제1 박막트랜지스터를 포함하는 액티브 매트릭스 회로;및 상기 액티브 매트릭스 회로를 구동시키기 위해 상기 기판의 제2 부분상에 형성된 다수의 제2 박막트랜지스터를 포함하는 주변구동회로를 포함하고; 상기 다수의 제1 박막트랜지스터들 각각의 활성층이 상기 채널영역, 상가 채널영역을 사이에 두고 있는 한쌍의 고저항 영역, 및 그 고저항 영역들에 인접하여 있고 금속 규화물을 포함하는 한쌍의 저저항 영역을 포함하고; 상기 저저항 영역에 한가지 도전형의 불순물이 도핑되어 있고, 상기 고저항 영역에는 상기 한가지 도전형의 불순과 동일한 도전형을 가지는 불순물이 상기 저저항 영역보다 낮은 농도로 도핑되고, 상기 고저항 영역이 상기 저저항 영역으로 덮혀 있지 않은 것을 특징으로 하는 반도체 집적회로.
  4. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에두고 있는 한쌍의 고저항 영역과, 절연막상에 제공되고 상기 고저항 영역에 인접하여 있는 한쌍의 금속 규화물영역을 가지고 있는 반도체막; 상기 반도체막에 인접하여 제공된 게이트 절연막; 및 양극산화가능한 재료로 된 게이트 전극을 포함하고; 상기 금속 규화물영역에 제1 도전형의 제1 도펀트 불순물이 제1 농도로 첨가되고, 상기 고저항 영역에는 상기 제1 도전형과 동일한 도전형의 제2 도펀트 불순물이 상기 제1 농도보다 낮은 농도로 첨가되고, 상기 고저항 영역이 상기 금속 규화물영역으로 덮혀 있지 않은 것을 특징으로 하는 반도체장치.
  5. 제 4 항에 있어서, 상기 금속 규화물영역의 시트 저항이 10∼50 Ω/평방이고, 상기 고저항 영역의 시트 저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체장치.
  6. 제 4 항에 있어서, 상기 제1 도펀트 불순물이 상기 제2 도펀트 불순물과 동일한 불순물인 것을 특징으로 하는 반도체장치.
  7. 제 4 항에 있어서, 상기 금속이 티탄, 니겔, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  8. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에 두고 있는 한쌍의 고저항 영역과, 절연막상에 제공되고 상기 고저항 영역에 인접하여 있는 한쌍의 금속 규화물영역을 가지고 있는 적어도 하나의 반도체막과; 절연막을 사이에 두고 상기 반도체막에 인접하여 제공된 게이트 전극을 포함하고; 상기 금속 규화물영역에 한가지 도전형의 불순물이 제1 농도로 첨가되고, 상기 고저항 영역에는 상기 한가지 도전형과 동일한 도전형을 가지는 불순물이 상기 제1 농도보다 낮은 농도로 첨가되고, 상기 고저항 영역이 상기 금속 규화물영역으로 덮혀 있지 않은 것을 특징으로 하는 반도체장치.
  9. 제 8 항에 있어서, 상기 금속 규화물영역의 시트 저항이 10∼50 Ω/평방 이고, 상기 고저항 영역의 시트 저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체장치.
  10. 제 8 항에 있어서, 상기 금속 규화물영역에 첨가된 상기 한가지 도전형의 불순물이 상기 고저항 영역에 첨가된 상기 불순물과 동일한 불순물 원소인 것을 특징으로 하는 반도체장치.
  11. 제 8 항에 있어서, 상기 금속이 티탄, 니겔, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  12. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에 두고 있는 한쌍의 고저항 영역과, 절연막상에 제공되고 상기 고저항 영역에 인접하여 있는 한쌍의 금속 규화물영역을 가지고 있는 결정성 반도체막과; 절연막을 사이에 두고 상기 결정성 반도체막에 인접하여 제공되고, 양극산화가능한 재료로 된 게이트 전극을 포함하고; 상기 금속 규화물영역에 한가지 도전형의 불순물이 제1 농도로 첨가되고, 상기 고저항 영역에는 상기 한가지 도전형과 동일한 도전형을 가지는 불순물이 상기 제1 농도보다 낮은 농도로 첨가되고, 상기 고저항 영역이 상기 금속 규화물영역으로 덮혀 있지 않은 것을 특징으로 하는 반도체장치.
  13. 제 12 항에 있어서, 상기 금속 규화물영역의 시트 저항이 10∼50Ω/평방이고, 상기 고저항 영역의 시트 저항이 10∼100 Ω/펑방인 것을 특징으로 하는 반도체장치.
  14. 제 12 항에 있어서, 상기 금속 규화물영역에 첨가된 상기 한가지 도전형 의 불순물이 상기 고저항 영역에 첨가된 상기 불순물과 동일한 불순물 원소인 것을 특징으로 하는 반도체장치.
  15. 제 12 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  16. 기판 ; 상기 기판의 제1 부분 위예 형성되고, 비정질 반도체로 된 채널영역을 각각 가지고 있는 다수의 제1 박막트랜지스터를 포함하는 액티브 매트릭스영역;및 상기 다수의 제1 박막트랜지스터를 구동시키기 위해 상기 기판의 제2 부분 위에 형성되고 채널영역을 각각 가지고 있는 다수의 제2 박막트랜지스터를 포함하는 주변구동회로를 포함하고; 상기 다수의 제2 박막트랜지스터들 각각의 활성층이 상기 채널영역, 상기 채널 영역을 사이에 두고 있는 한쌍의 제1 불순물영역, 및 그 제1 불순물영역들에 인접하여 있고 한가지 도전형의 불순물이 제1 농도로 도핑되어 있으며 금속을 포함하는 한쌍의 제2 불순물영역을 포함하고, 상기 제1 불순물영역에는, 상기 한가지 도전형의 불순물과 동일한 도전형을 가지는 불순물이 상기 제1 농도보다 낮은 농도로 도핑되고, 상기 제1 불순물영역이 상기 제2 불순물영역보다 높은 저항을 가지는 것을 특징으로 하는 반도체 집적회로
  17. 제 16 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 집적회로.
  18. 제 16 항에 있어서, 상기 제 2 불순물영역의 시트 저항이 10∼50Ω/평방이고, 상기 제 1 불순물영역의 시트저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체 집적회로.
  19. 제 16 항에 있어서, 상기 다수의 제2 박막트랜지스터들 각각이 탑 게이트형인 것을 특징으로 하는 반도체 집적회로.
  20. 제 19 항에 있어서, 상기 다수의 제1 박막트랜지스터들 각각이 탑 게이트형인 것을 특징으로 하는 반도체 집적회로.
  21. 기판; 상기 기판의 제1 부분 위에 형성되고, 비정질 반도체로 된 채널영역을 각각 가지고 있는 다수의 제1 박막트랜지스터를 포함하는 액티브 매트릭스영역;및 상기 다수의 제1 박막트랜지스터를 구동시키기 위해 상기 기판의 제2 부분 위에 형성된 다수의 제2 박막트랜지스터를 포함하는 주변구동회로를 포함하고; 상기 다수의 제1 박막트랜지스터들 각각의 활성층이 상기 채널영역, 상기 채널영역을 사이에 두고 있는 한쌍의 제1 불순물영역, 및 그 제1 불순물영역들에 인접하여 있는 한쌍의 제2 불순물영역을 포함하고, 상기 제2 불순물영역이 금속을 포함하고, 상기 제2 불순물영역에 한가지 도전형의 불순물이 도핑되어 있으며, 상기 제1 불순물영역에는, 상기 한가지 도전형의 불순물과 동일한 도전형을 가지는 불순물이 상기 제2 불순물영역보다 높은 농도로 도핑되어 있는 것을 특징으로 하는 반도체 집적회로.
  22. 제 21 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 집적회로.
  23. 제 21 항에 있어서, 상기 다수의 제2 박막트랜지스터들 각각이 탑 게이트형인 것을 특징으로 하는 반도체 집적회로.
  24. 제 23 항에 있어서, 상기 다수의 제1 박막트랜지스터들 각각이 탑 게이트형인 것을 특징으로 하는 반도체 집적회로.
  25. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에 두고 있는 한쌍의 제1 불순물영역과, 절연막상에 제공되고 상거 제1 불순물영역에 인접하여 있는 한쌍의 제2 불순물영역을 가지고 있는 반도체막; 상기 반도체막상에 제공된 게이트 절연막;및 상기 게이트 절연막상에 제공된 게이트 전극을 포함하고; 상기 제1 불순물영역에는 제1 도전형의 제1 도펀트 불순물이 제1 농도로 첨가되고, 상기 제1 불순물영역이 상기 제2 불순물영역에 의해 덮혀 있지 않으며, 상기 제2 불순물영역이 금속을 포함하고, 상기 제2 불순물영역에는 상기 제1 도전형과 동일한 도전형의 제2 도펀트 불순물이 상기 제1 농도보다 낮은 농도로 첨가된 것을 특징으로 하는 반도체장치.
  26. 제 25 항에 있어서, 상기 제2 불순물영역의 시트 저항이 10∼50 Ω/평방이고, 상기 제1 불순물영역의 시트 저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체장치.
  27. 제 25 항에 있어서, 상기 제1도펀트 불순물이 상기 제2 도펀트 불순물과 동일한 불순물인 것을 특징으로 하는 반도체장치.
  28. 제 25 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  29. 제 25 항에 있어서, 상기 박막트랜지스터가 탑 게이트 형인 것을 특징으로 하는 반도체장치.
  30. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에 두고 있는 한쌍의 제1 불순물영역과, 절연막상에 제공되고 상기 제1 불순물영역에 인접하여 있는 한쌍의 제2 불순물영역을 가지고 있는 적어도 하나의 반도체막; 절연막을 사이에 두고 상기 반도체막에 인접하여 제공된 게이트 전극을 포함하고; 상기 제1 불순물영역에는 한가지 도전형의 불순물이 첨가되고, 상기 제1 불순물 영역이 상기 제2 불순물영역에 의해 덮혀 있지 않으며, 상기 제2 불순물영역이 금속을 포함하고, 상기 제2 불순물영역에는 상기 한가지 도전형과 동일한 도전형을 가지는 불순물이 상기 제1 불순물영역보다 높은 농도로 첨가된 것을 특징으로 하는 반도체장치.
  31. 제 30 항에 있어서, 상기 제2 불순물영역의 시트 저항이 10∼50 Ω/평방이고, 상기 제1 불순물영역의 시트 저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체장치.
  32. 제 30항에 있어서, 상기 제2 불순물영역에 첨가된 상기 한가지 도전형의 불순물이 상기 제l 불순물영역에 첨가된 상기 불순물과 동일한 불순물 원소인 것을 특징으로 하는 반도체장치.
  33. 제 30 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  34. 제 30 항에 있어서, 상기 박막트랜지스터가 탑 게이트 형인 것을 특징으 로 하는 반도체장치.
  35. 기판 위에 형성된 박막트랜지스터를 가지는 반도체장치로서, 상기 박막트랜지스터가, 채널영역과, 그 채널영역을 사이에 두고 있는 한쌍의 제1 불순물영역과, 절연막상에 제공되고 상기 제1 불순물영역에 인접하여 있는 한쌍의 제2 불순물영역을 가지고 있는 결정성 반도체막; 절연막을 사이에 두고 상기 결정성 반도체막에 인접하여 제공된 게이트 전극을 포함하고; 상기 제1 불순물영역에는 한가지 도전형의 불순물이 첨가되고, 상기 제1 불순물 영역이 상기 제2 불순물영역에 의해 덮혀 있지 않으며, 상기 제2 불순물영역이 금속을 포함하고, 상기 제2 불순물영역에는 상기 한가지 도전형과 동일한 도전형을 가지는 불순물이 상기 제1 불순물영역보다 높은 농도로 첨가된 것을 특징으로 하는 반도체장치.
  36. 제 35 항에 있어서, 상기 제2 불순물영역의 시트 저항이 10∼50 Ω/평방이고, 상기 제1 불순물영역의 시트 저항이 10∼100 Ω/평방인 것을 특징으로 하는 반도체장치.
  37. 제 35 항에 있어서, 상기 제2 불순물영역에 첨가된 상기 한가지 도전형의 불순물이 상기 제1 불순물영역에 첨가된 상기 불순물과 동일한 불순물 원소인 것을 특징으로 하는 반도체장치.
  38. 제 35 항에 있어서, 상기 금속이 티탄, 니켈, 몰리브덴, 텅스텐, 백금 및 팔라듐으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치.
  39. 제 35 항에 있어서, 상기 박막트랜지스터가 탑 게이트 형인 것을 특징으로 하는 반도체장치.
KR1019940028842A 1993-11-05 1994-11-04 반도체집적회로 KR100294088B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-301174 1993-11-05
JP30117493A JPH07135324A (ja) 1993-11-05 1993-11-05 薄膜状半導体集積回路
JP93-301176 1993-11-05
JP5301176A JP2759415B2 (ja) 1993-11-05 1993-11-05 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041824A Division KR100378046B1 (ko) 1993-11-05 2000-07-21 반도체장치 제작방법

Publications (1)

Publication Number Publication Date
KR100294088B1 true KR100294088B1 (ko) 2001-09-17

Family

ID=26562585

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940028842A KR100294088B1 (ko) 1993-11-05 1994-11-04 반도체집적회로
KR1020000041824A KR100378046B1 (ko) 1993-11-05 2000-07-21 반도체장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000041824A KR100378046B1 (ko) 1993-11-05 2000-07-21 반도체장치 제작방법

Country Status (4)

Country Link
US (4) US5648277A (ko)
KR (2) KR100294088B1 (ko)
CN (1) CN1041973C (ko)
TW (1) TW299897U (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130153A (ko) * 2017-03-30 2019-11-21 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 패널의 제조 방법 및 tft 패널
KR20230089732A (ko) * 2021-12-14 2023-06-21 한남대학교 산학협력단 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Families Citing this family (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
TW297142B (ko) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH09107102A (ja) * 1995-10-09 1997-04-22 Sharp Corp 薄膜トランジスタ及びその製造方法
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
AU6533598A (en) * 1997-01-24 1998-08-18 California Institute Of Technology Flexible skin incorporating mems technology
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JPH1145076A (ja) 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP4090569B2 (ja) 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
KR19990048016A (ko) * 1997-12-08 1999-07-05 구자홍 박막트랜지스터 제조방법
JP3779052B2 (ja) * 1997-12-17 2006-05-24 株式会社半導体エネルギー研究所 液晶プロジェクタ
US6678023B1 (en) 1997-12-17 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal projector
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6080607A (en) * 1998-05-26 2000-06-27 National Science Council Method for manufacturing a transistor having a low leakage current
JP4223094B2 (ja) 1998-06-12 2009-02-12 株式会社半導体エネルギー研究所 電気光学表示装置
JP2000003875A (ja) 1998-06-12 2000-01-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000002872A (ja) * 1998-06-16 2000-01-07 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6555422B1 (en) 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6226781B1 (en) * 1998-08-12 2001-05-01 Advanced Micro Devices, Inc. Modifying a design layer of an integrated circuit using overlying and underlying design layers
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6392810B1 (en) 1998-10-05 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
EP0997868B1 (en) 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
US6071762A (en) * 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
TW468269B (en) * 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
CN1319177C (zh) * 1999-10-21 2007-05-30 松下电器产业株式会社 薄膜晶体管、其制造方法以及使用它的液晶装置和衬底
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
ATE442666T1 (de) * 2000-11-30 2009-09-15 Texas Instruments Inc Optimiertes verfahren zur herstellung einer metallsicherung in einer halbleitervorrichtung
JP2002176000A (ja) 2000-12-05 2002-06-21 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の製造方法
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR100365414B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP2003051556A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 半導体記憶装置
JP4149168B2 (ja) * 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
JP3646718B2 (ja) * 2002-10-04 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI351548B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7549055B2 (en) * 2003-05-19 2009-06-16 Intel Corporation Pre-boot firmware based virus scanner
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
JP3965695B2 (ja) * 2004-01-30 2007-08-29 船井電機株式会社 液晶表示装置
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
US7227228B2 (en) * 2004-05-21 2007-06-05 Kabushika Kaisha Toshiba Silicon on insulator device and method of manufacturing the same
KR20060000508A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 보호막을 이용한 금속유도측면 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7888245B2 (en) * 2006-05-11 2011-02-15 Hynix Semiconductor Inc. Plasma doping method and method for fabricating semiconductor device using the same
EP1858075A1 (en) * 2006-05-15 2007-11-21 STMicroelectronics S.r.l. Process for integrating on an inert substrate a device comprising at least a passive element and an active element and corresponding integrated device
JP4901300B2 (ja) * 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
GB0718626D0 (en) 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
US8218211B2 (en) 2007-05-16 2012-07-10 Seereal Technologies S.A. Holographic display with a variable beam deflection
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8551313B2 (en) * 2007-11-15 2013-10-08 International Business Machines Corporation Method and apparatus for electroplating on soi and bulk semiconductor wafers
US8058615B2 (en) * 2008-02-29 2011-11-15 Sionyx, Inc. Wide spectral range hybrid image detector
WO2009111327A2 (en) * 2008-02-29 2009-09-11 Sionyx, Inc. Vertically integrated light sensor and arrays
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5961332B2 (ja) 2009-09-17 2016-08-02 サイオニクス、エルエルシー 感光撮像素子および関連方法
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN104091832B (zh) * 2014-06-27 2018-07-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104409635B (zh) * 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
JPS5470762A (en) * 1977-11-16 1979-06-06 Seiko Instr & Electronics Ltd Semiconductor device
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
JPS56146231A (en) * 1980-03-31 1981-11-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5794482A (en) 1980-12-05 1982-06-11 Hitachi Ltd Pattern forming device by laser
JPS57193291A (en) 1981-05-22 1982-11-27 Hitachi Ltd Laser working device
JPS5892213A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体単結晶膜の製造方法
JPS6055665A (ja) * 1983-09-06 1985-03-30 Toshiba Corp 半導体装置の製造方法
JPS60224272A (ja) 1984-04-20 1985-11-08 Nec Corp 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
JPS60224275A (ja) 1984-04-20 1985-11-08 Nec Corp 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH07118443B2 (ja) 1984-05-18 1995-12-18 ソニー株式会社 半導体装置の製法
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPS61224360A (ja) * 1985-03-28 1986-10-06 Sony Corp 電界効果トランジスタの製造方法
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH073824B2 (ja) * 1985-08-14 1995-01-18 ソニー株式会社 半導体装置の製造方法
KR920006681B1 (ko) * 1986-07-09 1992-08-14 마쯔시다덴기산교 가부시기가이샤 레이저 가공방법
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
JPH0752329B2 (ja) 1987-03-13 1995-06-05 日本電気株式会社 アクテイブマトリツクス表示装置の駆動ｉｃ
JP2507464B2 (ja) 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JP2776820B2 (ja) 1988-01-27 1998-07-16 ソニー株式会社 半導体装置の製造方法
JPH01241862A (ja) 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0284770A (ja) * 1988-09-21 1990-03-26 Seiko Epson Corp 半導体装置の製造方法
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH077773B2 (ja) 1989-03-01 1995-01-30 工業技術院長 半導体装置の製造方法
JPH039529A (ja) 1989-06-07 1991-01-17 Matsushita Electron Corp Ｍｏｓトランジスタの製造方法
JPH0362971A (ja) 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH03165575A (ja) 1989-11-24 1991-07-17 Nec Corp 薄膜トランジスタとその製造方法
JP3163092B2 (ja) * 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
US5821563A (en) 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JPH0817236B2 (ja) 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
JP3148295B2 (ja) * 1991-09-11 2001-03-19 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3186182B2 (ja) * 1992-03-25 2001-07-11 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JP3252290B2 (ja) * 1992-06-26 2002-02-04 カシオ計算機株式会社 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW297142B (ko) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US6008144A (en) * 1998-02-02 1999-12-28 Industrial Technology Research Window shutter for laser annealing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130153A (ko) * 2017-03-30 2019-11-21 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 패널의 제조 방법 및 tft 패널
KR102338735B1 (ko) 2017-03-30 2021-12-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft 패널의 제조 방법 및 tft 패널
KR20230089732A (ko) * 2021-12-14 2023-06-21 한남대학교 산학협력단 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법
KR102549741B1 (ko) 2021-12-14 2023-06-29 한남대학교 산학협력단 플래쉬 처리방법을 이용한 유연기판에 코팅된 산화물 반도체 박막의 제조방법

Also Published As

Publication number Publication date
KR100378046B1 (ko) 2003-03-29
CN1041973C (zh) 1999-02-03
CN1111815A (zh) 1995-11-15
US20010007357A1 (en) 2001-07-12
US5648277A (en) 1997-07-15
US20010014496A1 (en) 2001-08-16
TW299897U (en) 1997-03-01
US6475839B2 (en) 2002-11-05
US6617612B2 (en) 2003-09-09
US6218678B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR100294088B1 (ko) 반도체집적회로
KR100305005B1 (ko) 반도체장치
KR100332619B1 (ko) 박막트랜지스터
KR100306829B1 (ko) 반도체디바이스및그제조방법
US7109108B2 (en) Method for manufacturing semiconductor device having metal silicide
JP3212060B2 (ja) 半導体装置およびその作製方法
US7166503B2 (en) Method of manufacturing a TFT with laser irradiation
JP4657361B2 (ja) 半導体装置
JPH07169975A (ja) 半導体装置およびその作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3607066B2 (ja) 半導体集積回路
JP2003023014A (ja) 半導体装置
JP4087363B2 (ja) 半導体装置
JP3602344B2 (ja) 薄膜トランジスタ及びその作製方法
JP3607186B2 (ja) アクティブマトリクス型表示装置
JP2002033328A (ja) 半導体装置
JP2003158272A (ja) 半導体装置
JPH09181329A (ja) 半導体装置およびその作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JPH1070279A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee