JP2002176000A - 熱処理装置及び半導体装置の製造方法 - Google Patents
熱処理装置及び半導体装置の製造方法Info
- Publication number
- JP2002176000A JP2002176000A JP2000370779A JP2000370779A JP2002176000A JP 2002176000 A JP2002176000 A JP 2002176000A JP 2000370779 A JP2000370779 A JP 2000370779A JP 2000370779 A JP2000370779 A JP 2000370779A JP 2002176000 A JP2002176000 A JP 2002176000A
- Authority
- JP
- Japan
- Prior art keywords
- light source
- semiconductor substrate
- processing chamber
- heat treatment
- refrigerant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 116
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000003507 refrigerant Substances 0.000 claims abstract description 35
- 230000003247 decreasing effect Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000002826 coolant Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910052736 halogen Inorganic materials 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000010453 quartz Substances 0.000 claims description 9
- 230000004397 blinking Effects 0.000 claims description 8
- 150000002367 halogens Chemical class 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052724 xenon Inorganic materials 0.000 claims description 6
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052753 mercury Inorganic materials 0.000 claims description 3
- 229910001507 metal halide Inorganic materials 0.000 claims description 3
- 150000005309 metal halides Chemical class 0.000 claims description 3
- 229910052708 sodium Inorganic materials 0.000 claims description 3
- 239000011734 sodium Substances 0.000 claims description 3
- 238000011282 treatment Methods 0.000 abstract description 6
- 238000001816 cooling Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten halogen Chemical class 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
(57)【要約】
【課題】 本発明は、半導体基板を用いて作製するＭＯ
Ｓトランジスタの製造工程において、再現性の高い熱処
理を短時間で行うことを可能とする熱処理装置を提供す
ることを目的とする。 【解決手段】 このような熱処理方法を可能とする本発
明の熱処理装置は、光源と、該光源をパルス状に点滅さ
せる電源と、光源からの光を前記基板に照射可能な処理
室と、処理室に冷媒を供給し、かつその供給量を増減さ
せる手段とを備えていることを特徴としている。
Ｓトランジスタの製造工程において、再現性の高い熱処
理を短時間で行うことを可能とする熱処理装置を提供す
ることを目的とする。 【解決手段】 このような熱処理方法を可能とする本発
明の熱処理装置は、光源と、該光源をパルス状に点滅さ
せる電源と、光源からの光を前記基板に照射可能な処理
室と、処理室に冷媒を供給し、かつその供給量を増減さ
せる手段とを備えていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、瞬間熱アニール
（Rapid Thermal Anneal:以下、ＲＴＡと記す）法を用
いた熱処理装置に関する。特に本発明は、イオン注入後
の活性化のために行われるアニール処理に用いられる熱
処理装置に関する。
（Rapid Thermal Anneal:以下、ＲＴＡと記す）法を用
いた熱処理装置に関する。特に本発明は、イオン注入後
の活性化のために行われるアニール処理に用いられる熱
処理装置に関する。
【０００２】
【従来の技術】半導体集積回路の製造工程において、イ
オン注入後の不純物の活性化や、電極のコンタクト形成
のために熱処理は必須の工程となっている。熱処理技術
として、ＲＴＡ法は数秒から数十秒の間で瞬間的に熱を
加えて行う熱処理技術として知られている。ＲＴＡは主
にハロゲンランプなどを用いて基板を急速に加熱する方
法であり、ファーネスアニール炉と比較して非常に短時
間で昇降温が可能であることが特徴である。
オン注入後の不純物の活性化や、電極のコンタクト形成
のために熱処理は必須の工程となっている。熱処理技術
として、ＲＴＡ法は数秒から数十秒の間で瞬間的に熱を
加えて行う熱処理技術として知られている。ＲＴＡは主
にハロゲンランプなどを用いて基板を急速に加熱する方
法であり、ファーネスアニール炉と比較して非常に短時
間で昇降温が可能であることが特徴である。
【０００３】集積回路の微細化が進むにつれ、トランジ
スタのゲートがメタル化するなど、比較的耐熱温度に低
い層の形成が増えてきている。半導体にイオン注入した
不純物の活性化はゲート形成後に行われるため、活性化
の為の熱処理は、低温でしかも短時間で処理することが
望まれる。また、微細化に伴って浅い接合を形成する要
求があり、この場合にも不純物の拡散を抑えて短時間で
熱処理をするためにＲＴＡ法は適した方法であると考え
られている。
スタのゲートがメタル化するなど、比較的耐熱温度に低
い層の形成が増えてきている。半導体にイオン注入した
不純物の活性化はゲート形成後に行われるため、活性化
の為の熱処理は、低温でしかも短時間で処理することが
望まれる。また、微細化に伴って浅い接合を形成する要
求があり、この場合にも不純物の拡散を抑えて短時間で
熱処理をするためにＲＴＡ法は適した方法であると考え
られている。
【０００４】従来のＲＴＡ装置は石英チャンバ内に半導
体基板を設置し、加熱手段として用い、半導体基板を加
熱する構成となっている。加熱手段にはハロゲンランプ
などの光源が用いられ、その光源からの輻射によって半
導体基板を加熱する。加熱する温度は概略１１００℃程
度までは可能であり、それも数秒から数十秒で昇温させ
ることが可能である。石英チャンバ内は窒素ガスが流さ
れている。
体基板を設置し、加熱手段として用い、半導体基板を加
熱する構成となっている。加熱手段にはハロゲンランプ
などの光源が用いられ、その光源からの輻射によって半
導体基板を加熱する。加熱する温度は概略１１００℃程
度までは可能であり、それも数秒から数十秒で昇温させ
ることが可能である。石英チャンバ内は窒素ガスが流さ
れている。
【０００５】
【発明が解決しようとする課題】ＲＴＡ法は数秒から数
十秒の極めて短時間の急峻な温度変化を伴う熱処理であ
るため、熱による不純物の拡散を抑えることができる。
しかし、その反面、昇温及び降温の温度プロファイルが
重要となり、僅かな温度の相違がアニール特性に敏感に
影響して再現性のある熱処理を行うことが難しかった。
十秒の極めて短時間の急峻な温度変化を伴う熱処理であ
るため、熱による不純物の拡散を抑えることができる。
しかし、その反面、昇温及び降温の温度プロファイルが
重要となり、僅かな温度の相違がアニール特性に敏感に
影響して再現性のある熱処理を行うことが難しかった。
【０００６】再現性を高めるために、最高温度域での保
持時間を長くすることも検討されるが、耐熱性の低い金
属で形成されるゲートが劣化するため、このような対応
は不可能であった。
持時間を長くすることも検討されるが、耐熱性の低い金
属で形成されるゲートが劣化するため、このような対応
は不可能であった。
【０００７】本発明は、上記問題点を解決することを目
的とし、再現性の高い熱処理を短時間で行うことを可能
とする熱処理装置を提供することを目的とする。
的とし、再現性の高い熱処理を短時間で行うことを可能
とする熱処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めの手段として、本発明による熱処理装置を図７を用い
て説明する。図７は本発明の熱処理装置の構成を示す図
であり、処理室７０１は、好ましくは石英を壁材として
用いて形成されている。半導体基板７０７を加熱する手
段としての光源７０２は、ハロゲンランプ、メタルハラ
イドランプ、高圧水銀ランプ、高圧ナトリウムランプ、
キセノンランプなどが適用される。いずれにしても光源
は１．１ｅＶ以上のエネルギーを有していることが望ま
しい。光源７０２はその処理室７０１の外側に設けら
れ、輻射熱を効率良く被処理基板７０７に照射するため
に反射板７０３が備えられている。図７では光源７０２
を半導体基板７０７の一方の側のみに設置する場合を示
しているが、勿論両面から照射するよにしても良い。
めの手段として、本発明による熱処理装置を図７を用い
て説明する。図７は本発明の熱処理装置の構成を示す図
であり、処理室７０１は、好ましくは石英を壁材として
用いて形成されている。半導体基板７０７を加熱する手
段としての光源７０２は、ハロゲンランプ、メタルハラ
イドランプ、高圧水銀ランプ、高圧ナトリウムランプ、
キセノンランプなどが適用される。いずれにしても光源
は１．１ｅＶ以上のエネルギーを有していることが望ま
しい。光源７０２はその処理室７０１の外側に設けら
れ、輻射熱を効率良く被処理基板７０７に照射するため
に反射板７０３が備えられている。図７では光源７０２
を半導体基板７０７の一方の側のみに設置する場合を示
しているが、勿論両面から照射するよにしても良い。
【０００９】また、半導体基板７０７を冷却するために
冷媒導入口７０４が備えられ、処理室内に冷媒７０５が
導入されるようになっている。そして、処理室７０１の
一方の端には冷媒排気口７０６が設けられ、冷媒７０５
が排出されるようになっている。冷媒７０５は窒素やヘ
リウム、アルゴン、クリプトン、キセノンなどの不活性
ガスを用いるが、特に熱伝導率の高いヘリウム（Ｈｅ）
を用いることが好ましい。或いは液体を用いることも可
能である。光源７０２のオン・オフに同期させて冷媒７
０５の流入量を調節させることにより、被処理基板７０
７自体の温度上昇を防いでいる。冷媒７０５はその温度
を一定に保つ手段を介在させて、循環させてもよい。
冷媒導入口７０４が備えられ、処理室内に冷媒７０５が
導入されるようになっている。そして、処理室７０１の
一方の端には冷媒排気口７０６が設けられ、冷媒７０５
が排出されるようになっている。冷媒７０５は窒素やヘ
リウム、アルゴン、クリプトン、キセノンなどの不活性
ガスを用いるが、特に熱伝導率の高いヘリウム（Ｈｅ）
を用いることが好ましい。或いは液体を用いることも可
能である。光源７０２のオン・オフに同期させて冷媒７
０５の流入量を調節させることにより、被処理基板７０
７自体の温度上昇を防いでいる。冷媒７０５はその温度
を一定に保つ手段を介在させて、循環させてもよい。
【００１０】光源７０２はその電源と制御回路によりパ
ルス状に点灯させる。図８は光源により加熱される半導
体基板と、処理室に流す冷媒の流量の制御方法について
説明する図である。最初、室温に置かれた被処理基板は
光源からの輻射により急速に加熱される。昇温期間は１
００〜３００℃／秒という昇温速度で設定温度（例えば
１１００℃）まで加熱する。例えば、１５０℃／秒の昇
温速度で加熱すれば、１１００℃まで７秒弱で加熱でき
る。その後、ある一定時間設定温度に保持し、光源の点
灯を遮断する。保持時間は０．５〜５秒とする。従っ
て、光源の連続点灯時間は０．１秒以上であり、２０秒
を超えることはない。冷媒は光源の点灯と共に流量を減
少させ、光源の点灯が遮断した後流量を増加させる。こ
の時の流量の制御により降温速度を制御することができ
る。降温速度は５０〜１５０℃／秒とする。例えば、１
００℃／秒の速度で冷却すると、１１００℃から３００
℃まで８秒で冷却することができる。
ルス状に点灯させる。図８は光源により加熱される半導
体基板と、処理室に流す冷媒の流量の制御方法について
説明する図である。最初、室温に置かれた被処理基板は
光源からの輻射により急速に加熱される。昇温期間は１
００〜３００℃／秒という昇温速度で設定温度（例えば
１１００℃）まで加熱する。例えば、１５０℃／秒の昇
温速度で加熱すれば、１１００℃まで７秒弱で加熱でき
る。その後、ある一定時間設定温度に保持し、光源の点
灯を遮断する。保持時間は０．５〜５秒とする。従っ
て、光源の連続点灯時間は０．１秒以上であり、２０秒
を超えることはない。冷媒は光源の点灯と共に流量を減
少させ、光源の点灯が遮断した後流量を増加させる。こ
の時の流量の制御により降温速度を制御することができ
る。降温速度は５０〜１５０℃／秒とする。例えば、１
００℃／秒の速度で冷却すると、１１００℃から３００
℃まで８秒で冷却することができる。
【００１１】本発明は、このように光源７０２による加
熱と、冷媒７０５の循環による冷却のサイクルを複数回
繰り返し行うことを特徴としている。これをＰＰＴＡ(P
luralPulse Thermal Annealing)と呼ぶ。ＰＰＴＡは実
際の加熱時間を短くし、かつ、半導体基板に選択的に吸
収される光をランプ光源から照射する。図８で示すよう
なパルス光は半導体基板を加熱し、その熱が耐熱性の低
い層にダメージを与える前に加熱を止め、かつ、冷媒で
周囲から冷やすことにより、耐熱性の低い層に著しい熱
的ダメージを与えることを防いでいる。従って、従来の
ＲＴＡ装置で問題とされていた基板の変形を防ぐことが
できる。
熱と、冷媒７０５の循環による冷却のサイクルを複数回
繰り返し行うことを特徴としている。これをＰＰＴＡ(P
luralPulse Thermal Annealing)と呼ぶ。ＰＰＴＡは実
際の加熱時間を短くし、かつ、半導体基板に選択的に吸
収される光をランプ光源から照射する。図８で示すよう
なパルス光は半導体基板を加熱し、その熱が耐熱性の低
い層にダメージを与える前に加熱を止め、かつ、冷媒で
周囲から冷やすことにより、耐熱性の低い層に著しい熱
的ダメージを与えることを防いでいる。従って、従来の
ＲＴＡ装置で問題とされていた基板の変形を防ぐことが
できる。
【００１２】また、ＰＰＴＡにおいて、処理室内は１
３．３Pa以下の減圧状態で行うことにより、半導体基板
表面の酸化や汚染を防ぐことができる。一方、１３．３
Pa以上の減圧下で行うと、半導体基板の冷却効果を高め
ることができ、アルミニウムを用いて形成される配線な
ど、耐熱性の低い層の劣化を防ぐことができる。
３．３Pa以下の減圧状態で行うことにより、半導体基板
表面の酸化や汚染を防ぐことができる。一方、１３．３
Pa以上の減圧下で行うと、半導体基板の冷却効果を高め
ることができ、アルミニウムを用いて形成される配線な
ど、耐熱性の低い層の劣化を防ぐことができる。
【００１３】光源７０２の１回当たりの点灯時間は０．
１〜６０秒、好ましくは０．１〜２０秒であり、当該光
源からの光を複数回照射する。または、半導体基板の最
高温度の保持時間が０．５〜５秒であるように光源から
の光をパルス状に照射する。さらに、光源７０２の点滅
に伴って、冷媒７０５の供給量を増減させることで、半
導体基板の熱処理効果を高めると共に、熱による半導体
基板に形成された耐熱性の低い層のダメージを防いでい
る。
１〜６０秒、好ましくは０．１〜２０秒であり、当該光
源からの光を複数回照射する。または、半導体基板の最
高温度の保持時間が０．５〜５秒であるように光源から
の光をパルス状に照射する。さらに、光源７０２の点滅
に伴って、冷媒７０５の供給量を増減させることで、半
導体基板の熱処理効果を高めると共に、熱による半導体
基板に形成された耐熱性の低い層のダメージを防いでい
る。
【００１４】このような熱処理方法を可能とする本発明
の熱処理装置は、光源と、該光源をパルス状に点滅させ
る電源と、光源からの光を前記基板に照射可能な処理室
と、処理室に冷媒を供給し、かつその供給量を増減させ
る手段とを備えていることを特徴としている。
の熱処理装置は、光源と、該光源をパルス状に点滅させ
る電源と、光源からの光を前記基板に照射可能な処理室
と、処理室に冷媒を供給し、かつその供給量を増減させ
る手段とを備えていることを特徴としている。
【００１５】
【発明の実施の形態】[実施の形態１]以下、図面を参照
して本発明の実施の形態を詳細に説明する。本発明の熱
処理装置の構成を図１により説明する。図１に示す熱処
理装置は、半導体基板１００を移動させる搬送手段１０
８を備えた搬送室１０１の周りに、熱処理室１０２、表
面処理室１０３、冷却室１０４、ロード室１０５、アン
ロード室１０６を備えた構成となっている。そして、各
室はゲート１０７ａ〜１０７ｄで仕切られている。ま
た、ロード室１０５から搬送室１０１への基板の移動、
及び共通室１０１からアンロード室１０６への半導体基
板の移動は搬送手段１０９により行う。
して本発明の実施の形態を詳細に説明する。本発明の熱
処理装置の構成を図１により説明する。図１に示す熱処
理装置は、半導体基板１００を移動させる搬送手段１０
８を備えた搬送室１０１の周りに、熱処理室１０２、表
面処理室１０３、冷却室１０４、ロード室１０５、アン
ロード室１０６を備えた構成となっている。そして、各
室はゲート１０７ａ〜１０７ｄで仕切られている。ま
た、ロード室１０５から搬送室１０１への基板の移動、
及び共通室１０１からアンロード室１０６への半導体基
板の移動は搬送手段１０９により行う。
【００１６】熱処理室１０２には光源１１０と基板ステ
ージ１１２が備えられている。さらに、この熱処理室１
０２内を減圧にすることができるように、排気手段とし
てターボ分子ポンプ１１９とドライポンプ１２０が接続
されている。勿論、排気手段には、その他の真空ポンプ
を用いることが可能である。
ージ１１２が備えられている。さらに、この熱処理室１
０２内を減圧にすることができるように、排気手段とし
てターボ分子ポンプ１１９とドライポンプ１２０が接続
されている。勿論、排気手段には、その他の真空ポンプ
を用いることが可能である。
【００１７】熱処理室１０２内に導入する冷媒は、窒素
や不活性ガス、または液体を用いることが可能である。
いずれにしても光源１１０の輻射を殆ど吸収しない媒質
であることが望ましい。ここではヘリウム（Ｈｅ）を用
い、シリンダー１１３から流量制御手段１１４を介して
供給している。熱処理室１０２に供給したＨｅは、サー
キュレータ１１６により循環させて半導体基板を冷却す
る。この場合、Ｈｅの純度を維持するために精製器１１
７を途中に設けておくことが望ましい。精製器１１７は
ゲッター材を用いても良いし、液体窒素によるコールド
トラップなどを用いても良い。
や不活性ガス、または液体を用いることが可能である。
いずれにしても光源１１０の輻射を殆ど吸収しない媒質
であることが望ましい。ここではヘリウム（Ｈｅ）を用
い、シリンダー１１３から流量制御手段１１４を介して
供給している。熱処理室１０２に供給したＨｅは、サー
キュレータ１１６により循環させて半導体基板を冷却す
る。この場合、Ｈｅの純度を維持するために精製器１１
７を途中に設けておくことが望ましい。精製器１１７は
ゲッター材を用いても良いし、液体窒素によるコールド
トラップなどを用いても良い。
【００１８】光源１１０はその電源１１１によりパルス
状に点灯させる。図８で説明するように、光源１１０の
点灯及び消灯と、熱処理室１０２に流すＨｅの流量は連
動して変化させている。被処理基板は光源１１０の点灯
により急速に加熱される。昇温期間は１００〜２００℃
／秒という昇温速度で設定温度（例えば１１００℃）ま
で加熱する。設定温度は、被処理基板近傍に置かれた温
度検出手段により検知される温度である。温度検知手段
としてはサーモパイルや熱電対などを用いる。
状に点灯させる。図８で説明するように、光源１１０の
点灯及び消灯と、熱処理室１０２に流すＨｅの流量は連
動して変化させている。被処理基板は光源１１０の点灯
により急速に加熱される。昇温期間は１００〜２００℃
／秒という昇温速度で設定温度（例えば１１００℃）ま
で加熱する。設定温度は、被処理基板近傍に置かれた温
度検出手段により検知される温度である。温度検知手段
としてはサーモパイルや熱電対などを用いる。
【００１９】例えば、１５０℃／秒の昇温速度で加熱す
れば、１１００℃まで７秒弱で加熱できる。その後、あ
る一定時間設定温度に保持し、ランプ光源の点灯を遮断
する。保持時間は０．５〜５秒とする。従って、ランプ
光源の連続点灯時間は０．１秒以上であり、６０秒を超
えることはない。Ｈｅは光源１１０の点灯と共に流量を
減少させ、光源１１０の点灯が遮断された後から流量を
増加させる。この時の流量の制御により降温速度を制御
することが可能である。降温速度は５０〜１５０℃／秒
とする。例えば、１００℃／秒の速度で冷却すると、１
１００℃から３００℃まで８秒で冷却することができ
る。このような制御を可能とするために。光源１１０の
電源１１１と、流量制御手段１１４及びサーキュレータ
１１６のコントローラー１１５はコンピュータ１１８に
より制御している。
れば、１１００℃まで７秒弱で加熱できる。その後、あ
る一定時間設定温度に保持し、ランプ光源の点灯を遮断
する。保持時間は０．５〜５秒とする。従って、ランプ
光源の連続点灯時間は０．１秒以上であり、６０秒を超
えることはない。Ｈｅは光源１１０の点灯と共に流量を
減少させ、光源１１０の点灯が遮断された後から流量を
増加させる。この時の流量の制御により降温速度を制御
することが可能である。降温速度は５０〜１５０℃／秒
とする。例えば、１００℃／秒の速度で冷却すると、１
１００℃から３００℃まで８秒で冷却することができ
る。このような制御を可能とするために。光源１１０の
電源１１１と、流量制御手段１１４及びサーキュレータ
１１６のコントローラー１１５はコンピュータ１１８に
より制御している。
【００２０】このように、本発明の熱処理装置は、加熱
と冷却のサイクルを複数回繰り返し行うことを特徴とし
ている。実際の加熱時間を短くし、かつ、半導体基板に
選択的に吸収される光をラ光源から照射することによ
り、選択的に加熱することが可能となる。
と冷却のサイクルを複数回繰り返し行うことを特徴とし
ている。実際の加熱時間を短くし、かつ、半導体基板に
選択的に吸収される光をラ光源から照射することによ
り、選択的に加熱することが可能となる。
【００２１】ハロゲンランプなどの光源を用いて、この
ようなパルス状の放電を可能とする回路は図１４に示さ
れている。８０２は光源であり、ハロゲンランプＨ１〜
Ｈｎが並列に接続されている。Ｓ１はサイリスタなどを
用いて形成するスイッチであり、８０１はコイルＬ１〜
Ｌ３を直列、コンデンサＣ１〜Ｃ３を並列に接続したＰ
ＦＬ(Pulse Forming Line)回路で、一定時間ピーク電圧
を持続する高電圧パルス波形を形成するための回路であ
る。高電圧ＨＶが印加されると各コンデンサに充電さ
れ、スイッチＳ１がＯＮになると放電電圧が光源Ｈ１〜
Ｈｎに印加される。このときコイルが接続されているの
で、その時定数と、コイルとコンデンサの直並列回路に
より波形がなまり持続時間が数マイクロ秒から数秒の放
電波形を形成することができる。放電の持続時間はＬと
Ｃの値や接続段数により可変可能である。
ようなパルス状の放電を可能とする回路は図１４に示さ
れている。８０２は光源であり、ハロゲンランプＨ１〜
Ｈｎが並列に接続されている。Ｓ１はサイリスタなどを
用いて形成するスイッチであり、８０１はコイルＬ１〜
Ｌ３を直列、コンデンサＣ１〜Ｃ３を並列に接続したＰ
ＦＬ(Pulse Forming Line)回路で、一定時間ピーク電圧
を持続する高電圧パルス波形を形成するための回路であ
る。高電圧ＨＶが印加されると各コンデンサに充電さ
れ、スイッチＳ１がＯＮになると放電電圧が光源Ｈ１〜
Ｈｎに印加される。このときコイルが接続されているの
で、その時定数と、コイルとコンデンサの直並列回路に
より波形がなまり持続時間が数マイクロ秒から数秒の放
電波形を形成することができる。放電の持続時間はＬと
Ｃの値や接続段数により可変可能である。
【００２２】冷却室１０４は熱処理の済んだ被処理基板
を一旦保持する部屋であり、基板ステージ１２３が備え
られている。また、シリンダー１１３から冷媒としてＨ
ｅが供給され、熱処理室と同様にサーキュレータ１２
４、精製器１２５により冷媒を循環させることが可能で
ある。
を一旦保持する部屋であり、基板ステージ１２３が備え
られている。また、シリンダー１１３から冷媒としてＨ
ｅが供給され、熱処理室と同様にサーキュレータ１２
４、精製器１２５により冷媒を循環させることが可能で
ある。
【００２３】表面処理室１０３では被処理基板の洗浄を
ウエット処理により行う。この表面処理室１０３でおこ
なう処理の一例は、半導体基板の表面処理として、オゾ
ン含有水溶液での洗浄や、希フッ酸を用いた酸化膜のエ
ッチングを伴う洗浄を行うことも可能である。
ウエット処理により行う。この表面処理室１０３でおこ
なう処理の一例は、半導体基板の表面処理として、オゾ
ン含有水溶液での洗浄や、希フッ酸を用いた酸化膜のエ
ッチングを伴う洗浄を行うことも可能である。
【００２４】図２はロード室１０５、アンロード室１０
６の構成を説明する断面図である。ロード室１０５及び
アンロード室１０６には、半導体基板１００を収納する
カセット１２６が備えられ搬送手段１０９により搬出と
搬入が行われる。また、ここにはＨＥＰＡフィルターが
備えられ、清浄な空気を送り出す送風機１２７が上方に
設置され、搬送中の半導体基板に塵が付着しないように
配慮がなされていることが好ましい。
６の構成を説明する断面図である。ロード室１０５及び
アンロード室１０６には、半導体基板１００を収納する
カセット１２６が備えられ搬送手段１０９により搬出と
搬入が行われる。また、ここにはＨＥＰＡフィルターが
備えられ、清浄な空気を送り出す送風機１２７が上方に
設置され、搬送中の半導体基板に塵が付着しないように
配慮がなされていることが好ましい。
【００２５】図３は表面処理室１０３及び冷却室１０４
の構成を示す断面図であり、搬送手段１０８が備えられ
た搬送室１０１の両側にゲート１０７ｂ、１０７ｄを介
してそれぞれ備えられている。表面処理室１０３には半
導体基板を固定して回転させるスピナー１２１が備えら
れ、薬液を塗布するための分注器１２２が備えられてい
る。冷却室１０４は基板ステージ１２３が備えられ、冷
媒の一例として、Ｈｅを供給するためのシリンダー１１
３と流量制御手段１１４が備えられている。また、冷媒
を循環させるサーキュレーター１２４と精製器１２５が
備えられている。
の構成を示す断面図であり、搬送手段１０８が備えられ
た搬送室１０１の両側にゲート１０７ｂ、１０７ｄを介
してそれぞれ備えられている。表面処理室１０３には半
導体基板を固定して回転させるスピナー１２１が備えら
れ、薬液を塗布するための分注器１２２が備えられてい
る。冷却室１０４は基板ステージ１２３が備えられ、冷
媒の一例として、Ｈｅを供給するためのシリンダー１１
３と流量制御手段１１４が備えられている。また、冷媒
を循環させるサーキュレーター１２４と精製器１２５が
備えられている。
【００２６】図４は熱処理室１０２の詳細を説明する図
である。熱処理室１０２には石英で形成された反応室１
２９があり、その外側に光源１１０が設けられている。
は反応室１２９内には、石英で形成された基板ホルダー
１１２があり、半導体基板はこの基板ホルダー１１２上
に設置される。このとき、温度分布を均一なものとする
ために被処理基板はピン上に乗せられる。また、光源１
１０により加熱される温度をモニターする手段として、
ここでは熱電対を用いた温度検出システム１２８を採用
している。その詳細は図５に示され、好ましくは加熱す
る対象物と同一材料でなる部材１３０（ここではシリコ
ン）に熱電対１３１が当てられ光源１１０により加熱さ
れる温度を間接的に検出するようになっている。この部
材１３０は固定台１３２により基板ステージ上に浮かし
て設置されている。
である。熱処理室１０２には石英で形成された反応室１
２９があり、その外側に光源１１０が設けられている。
は反応室１２９内には、石英で形成された基板ホルダー
１１２があり、半導体基板はこの基板ホルダー１１２上
に設置される。このとき、温度分布を均一なものとする
ために被処理基板はピン上に乗せられる。また、光源１
１０により加熱される温度をモニターする手段として、
ここでは熱電対を用いた温度検出システム１２８を採用
している。その詳細は図５に示され、好ましくは加熱す
る対象物と同一材料でなる部材１３０（ここではシリコ
ン）に熱電対１３１が当てられ光源１１０により加熱さ
れる温度を間接的に検出するようになっている。この部
材１３０は固定台１３２により基板ステージ上に浮かし
て設置されている。
【００２７】光源１１０は電源１１１により点灯と消灯
の動作をする。コンピュータ１１８はこの電源と流量制
御手段１１５の動作を制御している。
の動作をする。コンピュータ１１８はこの電源と流量制
御手段１１５の動作を制御している。
【００２８】反応室１２９に導入された冷媒はサーキュ
レーター１１６により循環させて動作させても良い。そ
の循環経路には精製器１１７を設けて冷媒であるＨｅの
純度を保つことも重要である。
レーター１１６により循環させて動作させても良い。そ
の循環経路には精製器１１７を設けて冷媒であるＨｅの
純度を保つことも重要である。
【００２９】また、減圧下での熱処理を可能とするため
に排気手段としてターボ分子ポンプ１１９とドライポン
プ１２０を設けている。減圧下での熱処理においても、
光源からの輻射が半導体基板に吸収される波長帯を用い
ることにより、半導体基板を加熱することが可能であ
る。減圧下での熱処理は酸素濃度が低減されることによ
り、半導体基板の表面の酸化が抑制され、その結果活性
化を促進し、再現性の高い熱処理を行うことができる。
に排気手段としてターボ分子ポンプ１１９とドライポン
プ１２０を設けている。減圧下での熱処理においても、
光源からの輻射が半導体基板に吸収される波長帯を用い
ることにより、半導体基板を加熱することが可能であ
る。減圧下での熱処理は酸素濃度が低減されることによ
り、半導体基板の表面の酸化が抑制され、その結果活性
化を促進し、再現性の高い熱処理を行うことができる。
【００３０】被処理基板はゲート１０７ｃを介して接続
された搬送室１０１から行われ、搬送手段１０８によっ
て基板ステージ１１２に被処理基板がセットされる。
された搬送室１０１から行われ、搬送手段１０８によっ
て基板ステージ１１２に被処理基板がセットされる。
【００３１】このような構成の熱処理装置において、複
数の熱処理室を設けたマルチタスク型の構成を図６に示
す。図６の構成では、第１搬送室１５０の周りに第１熱
処理室１５１、第２熱処理室１５２、第３熱処理室１５
３がゲート１７２ｄ〜１７２ｆを介して接続されてい
る。これらの熱処理室の構成は図４と同様である。冷媒
はシリンダー１６６から流量制御手段１６７を介して各
熱処理室に導入する構成となっている。処理室内を減圧
にするための排気手段はターボ分子ポンプ１６８ａ〜１
６８ｃとドライポンプ１６９ａ〜１６９ｃで構成されて
いる。また、冷媒を循環させるためのサーキュレーター
１７１ａ〜１７１ｃと、冷媒を精製するための精製器１
７０a〜１７０ｃが備えられている。図示していない
が、光源の点滅と冷媒の供給などはコンピュータにより
制御するものとする。
数の熱処理室を設けたマルチタスク型の構成を図６に示
す。図６の構成では、第１搬送室１５０の周りに第１熱
処理室１５１、第２熱処理室１５２、第３熱処理室１５
３がゲート１７２ｄ〜１７２ｆを介して接続されてい
る。これらの熱処理室の構成は図４と同様である。冷媒
はシリンダー１６６から流量制御手段１６７を介して各
熱処理室に導入する構成となっている。処理室内を減圧
にするための排気手段はターボ分子ポンプ１６８ａ〜１
６８ｃとドライポンプ１６９ａ〜１６９ｃで構成されて
いる。また、冷媒を循環させるためのサーキュレーター
１７１ａ〜１７１ｃと、冷媒を精製するための精製器１
７０a〜１７０ｃが備えられている。図示していない
が、光源の点滅と冷媒の供給などはコンピュータにより
制御するものとする。
【００３２】第２の搬送室１５４には搬送手段１６０が
備えられ、第１の処理室１５０や表面処理室１５５、冷
却室１５６への被処理基板の搬送を行う。表面処理室１
５５にはスピナー１６４が備えられている。また冷却室
１５６には基板ステージ１６５が備えられている。ロー
ド室１５７及びアンロード室１５８の構成は図２と同様
であり、搬送手段１６１により半導体基板の移動を行
う。
備えられ、第１の処理室１５０や表面処理室１５５、冷
却室１５６への被処理基板の搬送を行う。表面処理室１
５５にはスピナー１６４が備えられている。また冷却室
１５６には基板ステージ１６５が備えられている。ロー
ド室１５７及びアンロード室１５８の構成は図２と同様
であり、搬送手段１６１により半導体基板の移動を行
う。
【００３３】以上、本発明を用いることにより、短時間
の熱処理で半導体基板に添加した不純物元素の活性化や
電極の接触抵抗の改善などを目的とした熱処理を可能と
する。本実施例において示す熱処理装置の構成は一例で
あり、ここで示す構成に限定されるものではない。本発
明の熱処理装置は、半導体基板を冷却する手段と、パル
ス状に光源からの光を照射して半導体基板を加熱させる
構成に特徴があり、このような構成が満足されれば、そ
の他の構成は特に限定されるものではない。
の熱処理で半導体基板に添加した不純物元素の活性化や
電極の接触抵抗の改善などを目的とした熱処理を可能と
する。本実施例において示す熱処理装置の構成は一例で
あり、ここで示す構成に限定されるものではない。本発
明の熱処理装置は、半導体基板を冷却する手段と、パル
ス状に光源からの光を照射して半導体基板を加熱させる
構成に特徴があり、このような構成が満足されれば、そ
の他の構成は特に限定されるものではない。
【００３４】
【実施例】[実施例１]図１〜６を用いて説明した本発明
の熱処理装置を用いて、半導体装置の熱処理を行う方法
について一実施例を示す。
の熱処理装置を用いて、半導体装置の熱処理を行う方法
について一実施例を示す。
【００３５】図９において、半導体基板２０１にはフィ
ールド酸化膜２０４、イオン注入によって形成された不
純物領域２０２、ゲート２０３が形成されている。
ールド酸化膜２０４、イオン注入によって形成された不
純物領域２０２、ゲート２０３が形成されている。
【００３６】ここでは、イオン注入後の不純物領域２０
３の活性化の為の熱処理について示す。処理質室内に半
導体基板を搬入した後、排気手段により０．１〜０．０
００１Pa程度まで真空排気を行う。その後、冷媒として
Ｈｅを導入する。Ｈｅを導入した後の圧力は１〜１００
０Pa程度とする。その後、図８で説明したようにパルス
光を複数回照射して結晶化を行う。パルス光は片面また
は両面から照射すれば良く、複数回のパルス光の照射で
不純物領域を活性化させ、低抵抗化させることができる
３の活性化の為の熱処理について示す。処理質室内に半
導体基板を搬入した後、排気手段により０．１〜０．０
００１Pa程度まで真空排気を行う。その後、冷媒として
Ｈｅを導入する。Ｈｅを導入した後の圧力は１〜１００
０Pa程度とする。その後、図８で説明したようにパルス
光を複数回照射して結晶化を行う。パルス光は片面また
は両面から照射すれば良く、複数回のパルス光の照射で
不純物領域を活性化させ、低抵抗化させることができる
【００３７】勿論、活性化は冷媒としてＨｅを常圧の状
態で行っても良い。しかし、一旦減圧にし、処理室内に
残留する酸素濃度を数ppm以下に低減させることによ
り、当該不純物による汚染が抑制され再現性の高い熱処
理を行うことができる。こうして、実質的には数秒〜数
十秒の加熱時間で非晶質シリコン膜を結晶化することが
できる。
態で行っても良い。しかし、一旦減圧にし、処理室内に
残留する酸素濃度を数ppm以下に低減させることによ
り、当該不純物による汚染が抑制され再現性の高い熱処
理を行うことができる。こうして、実質的には数秒〜数
十秒の加熱時間で非晶質シリコン膜を結晶化することが
できる。
【００３８】[実施例２]本発明の製造装置を用いて、Ｍ
ＯＳトランジスタを作製する工程の一例について示す。
ＯＳトランジスタを作製する工程の一例について示す。
【００３９】図１０において、比較的高抵抗（例えば、
ｎ型、１０Ωcm程度）の単結晶シリコンから成る基板３
０１に、ｎウエル３０２、ｐウエル３０３を１枚のマス
クで自己整合的に形成する。その後、フィールド酸化膜
３０５を形成する。このとき、ボロン（Ｂ）を選択的に
イオン注入法により半導体基板に導入し、チャネルスト
ッパーを形成しても良い。そして、熱酸化法によりゲー
ト絶縁膜となる酸化シリコン膜３０６の形成を行う。続
いて、ゲート用の多結晶シリコン膜をＣＶＤ法により１
００〜３００nmの厚さで形成する。このゲート用の多結
晶シリコン膜は、低抵抗化するために予め１０21/cm3程
度の濃度でリン（Ｐ）をドープしておいても良いし、多
結晶シリコン膜を形成した後で濃いｎ型不純物を拡散さ
せても良い。ここでは、さらに低抵抗化するためにこの
多結晶シリコン膜上にシリサイド膜を５０〜３００nmの
厚さで形成する。シリサイド材料は、モリブデンシリサ
イド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉ
ｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリ
サイド（ＴｉＳｉｘ）などを適用することが可能であ
り、公知の方法に従い形成すれば良い。そして、この多
結晶シリコン膜とシリサイド膜をエッチングしてゲート
３０７、３０８を形成する。ゲート３０７、３０８は、
多結晶シリコン膜３０７ａ、３０８ａとシリサイド膜３
０７ｂ、３０８ｂの２層構造を有している。（図１０
（Ａ））
ｎ型、１０Ωcm程度）の単結晶シリコンから成る基板３
０１に、ｎウエル３０２、ｐウエル３０３を１枚のマス
クで自己整合的に形成する。その後、フィールド酸化膜
３０５を形成する。このとき、ボロン（Ｂ）を選択的に
イオン注入法により半導体基板に導入し、チャネルスト
ッパーを形成しても良い。そして、熱酸化法によりゲー
ト絶縁膜となる酸化シリコン膜３０６の形成を行う。続
いて、ゲート用の多結晶シリコン膜をＣＶＤ法により１
００〜３００nmの厚さで形成する。このゲート用の多結
晶シリコン膜は、低抵抗化するために予め１０21/cm3程
度の濃度でリン（Ｐ）をドープしておいても良いし、多
結晶シリコン膜を形成した後で濃いｎ型不純物を拡散さ
せても良い。ここでは、さらに低抵抗化するためにこの
多結晶シリコン膜上にシリサイド膜を５０〜３００nmの
厚さで形成する。シリサイド材料は、モリブデンシリサ
イド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉ
ｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリ
サイド（ＴｉＳｉｘ）などを適用することが可能であ
り、公知の方法に従い形成すれば良い。そして、この多
結晶シリコン膜とシリサイド膜をエッチングしてゲート
３０７、３０８を形成する。ゲート３０７、３０８は、
多結晶シリコン膜３０７ａ、３０８ａとシリサイド膜３
０７ｂ、３０８ｂの２層構造を有している。（図１０
（Ａ））
【００４０】次に、ｎチャネル型及びｐチャネル型のＭ
ＯＳトランジスタに低濃度ドレイン（ＬＤＤ）領域を形
成するため、ｎ型及びｐ型の導電型を付与する不純物元
素を添加する。ここでは、ｎチャネル型ＭＯＳトランジ
スタに対してリン（Ｐ）をイオン注入し、ｐチャネル型
ＭＯＳトランジスタに対してボロン（Ｂ）をイオン注入
する。ドーズ量は１×１０13/cm2とした。ゲートをマス
クとしてイオン注入を行うことで、ｎチャネル型ＭＯＳ
トランジスタが形成される領域にリン（Ｐ）が添加され
た不純物領域３１１、ｐチャネル型ＭＯＳトランジスタ
が形成される領域にボロン（Ｂ）が添加された不純物領
域３１５を自己整合的に形成される。（図１（Ｂ）、
（Ｃ））
ＯＳトランジスタに低濃度ドレイン（ＬＤＤ）領域を形
成するため、ｎ型及びｐ型の導電型を付与する不純物元
素を添加する。ここでは、ｎチャネル型ＭＯＳトランジ
スタに対してリン（Ｐ）をイオン注入し、ｐチャネル型
ＭＯＳトランジスタに対してボロン（Ｂ）をイオン注入
する。ドーズ量は１×１０13/cm2とした。ゲートをマス
クとしてイオン注入を行うことで、ｎチャネル型ＭＯＳ
トランジスタが形成される領域にリン（Ｐ）が添加され
た不純物領域３１１、ｐチャネル型ＭＯＳトランジスタ
が形成される領域にボロン（Ｂ）が添加された不純物領
域３１５を自己整合的に形成される。（図１（Ｂ）、
（Ｃ））
【００４１】その後、全面にＣＶＤ法で酸化シリコン膜
又は窒化シリコン膜などの絶縁膜を形成し、異方性ドラ
イエッチングでこの膜を全面にわたって均一にエッチン
グする。その結果、図１１（Ａ）に示すように絶縁膜が
ゲートの側壁に残存し、サイドウオール１１６〜１１８
が形成される。このサイドウオールをマスクに用い、ｎ
チャネル型ＭＯＳトランジスタの領域に砒素を５×１０
15/cm2のドーズ量でイオン注入し、ｎ型不純物領域（ソ
ースまたはドレイン領域）３２０を形成する。さらに図
１１（Ｂ）に示すように、ｐチャネル型ＭＯＳトランジ
スタの領域にボロン（Ｂ）をイオン注入し、ｐ型不純物
領域（ソースまたはドレイン領域）３２４を形成する。
又は窒化シリコン膜などの絶縁膜を形成し、異方性ドラ
イエッチングでこの膜を全面にわたって均一にエッチン
グする。その結果、図１１（Ａ）に示すように絶縁膜が
ゲートの側壁に残存し、サイドウオール１１６〜１１８
が形成される。このサイドウオールをマスクに用い、ｎ
チャネル型ＭＯＳトランジスタの領域に砒素を５×１０
15/cm2のドーズ量でイオン注入し、ｎ型不純物領域（ソ
ースまたはドレイン領域）３２０を形成する。さらに図
１１（Ｂ）に示すように、ｐチャネル型ＭＯＳトランジ
スタの領域にボロン（Ｂ）をイオン注入し、ｐ型不純物
領域（ソースまたはドレイン領域）３２４を形成する。
【００４２】そして、ｎ型不純物領域（ソースまたはド
レイン領域）３２０およびｐ型不純物領域（ソースまた
はドレイン領域）３２４上に残存する酸化シリコン膜を
エッチング除去して、層間絶縁膜３２５を全面に形成す
る。その上にリンガラス（ＰＳＧ）、あるいはボロンガ
ラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳ
Ｇ）の平坦化膜を形成しリフローして平坦性を高めても
良い。
レイン領域）３２０およびｐ型不純物領域（ソースまた
はドレイン領域）３２４上に残存する酸化シリコン膜を
エッチング除去して、層間絶縁膜３２５を全面に形成す
る。その上にリンガラス（ＰＳＧ）、あるいはボロンガ
ラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳ
Ｇ）の平坦化膜を形成しリフローして平坦性を高めても
良い。
【００４３】その後、イオン注入した不純物元素を活性
化させるため熱処理を行う。この熱処理は本発明の熱処
理装置を用いＰＰＴＡにて行われるものであり、パルス
光を複数回照射して活性化を行う。パルス光はタングス
テンハロゲンランプ３１９を光源として基板の片面また
は両面から照射する。この熱処理においてもタングステ
ンハロゲンランプ３１９の点滅に同期してＨｅの流量を
増減させ、半導体基板が選択的に加熱されるようにす
る。
化させるため熱処理を行う。この熱処理は本発明の熱処
理装置を用いＰＰＴＡにて行われるものであり、パルス
光を複数回照射して活性化を行う。パルス光はタングス
テンハロゲンランプ３１９を光源として基板の片面また
は両面から照射する。この熱処理においてもタングステ
ンハロゲンランプ３１９の点滅に同期してＨｅの流量を
増減させ、半導体基板が選択的に加熱されるようにす
る。
【００４４】加熱温度はモニターとして用いる温度検知
手段の温度を目安とするが、最高温度が７００〜１００
０℃、好ましくは９５０℃となるように光源の発光強度
を制御する。この熱処理によって、不純物が活性化し、
ソース・ドレインを形成する不純物領域の低抵抗化が図
られる。
手段の温度を目安とするが、最高温度が７００〜１００
０℃、好ましくは９５０℃となるように光源の発光強度
を制御する。この熱処理によって、不純物が活性化し、
ソース・ドレインを形成する不純物領域の低抵抗化が図
られる。
【００４５】また、水素化処理は特性を向上させるため
に必要な処理であり、水素雰囲気中で加熱処理をする方
法やプラズマ処理をする方法で行うことができる。層間
絶縁膜を窒化シリコン膜で形成し、３５０〜５００℃の
加熱処理を行うことで窒化シリコン膜３２０中の水素が
放出される。この水素を半導体に拡散させることで水素
化し、欠陥を補償することもできる。
に必要な処理であり、水素雰囲気中で加熱処理をする方
法やプラズマ処理をする方法で行うことができる。層間
絶縁膜を窒化シリコン膜で形成し、３５０〜５００℃の
加熱処理を行うことで窒化シリコン膜３２０中の水素が
放出される。この水素を半導体に拡散させることで水素
化し、欠陥を補償することもできる。
【００４６】そして、層間絶縁膜３２５に、ｎ型不純物
領域（ソースまたはドレイン領域）３２０およびｐ型不
純物領域（ソースまたはドレイン領域）３２４に達する
コンタクトホールを形成し、配線３２６、３２７を形成
する。配線に使用する材料に限定はないが、低抵抗材料
として通常良く用いられるアルミニウム（Ａｌ）を用い
ると良い。また、Ａｌとチタン（Ｔｉ）の積層構造とし
ても良い。
領域（ソースまたはドレイン領域）３２０およびｐ型不
純物領域（ソースまたはドレイン領域）３２４に達する
コンタクトホールを形成し、配線３２６、３２７を形成
する。配線に使用する材料に限定はないが、低抵抗材料
として通常良く用いられるアルミニウム（Ａｌ）を用い
ると良い。また、Ａｌとチタン（Ｔｉ）の積層構造とし
ても良い。
【００４７】このようにして、ｎチャネル型ＭＯＳトラ
ンジスタ３３１とｐチャネル型ＭＯＳトランジスタ３３
０が完成する。本実施形態で説明したトランジスタの構
造はあくまで一実施形態であり、図１０〜１１に示した
作製工程及び構造に限定される必要はない。これらのト
ランジスタを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭ
ＯＳ回路を形成することができる。また、シフトレジス
タ、バッファ、サンプリング、Ｄ／Ａコンバータ、ラッ
チ、などの各種回路を形成することが可能であり、メモ
リ、ＣＰＵ、ゲートアレイ、ＲＩＳＣなどの半導体装置
を作製することができる。そしてこのような回路は、Ｍ
ＯＳで構成されることにより高速動作が可能であり、ま
た、駆動電圧を３〜５Ｖとして低消費電力化をすること
もできる。
ンジスタ３３１とｐチャネル型ＭＯＳトランジスタ３３
０が完成する。本実施形態で説明したトランジスタの構
造はあくまで一実施形態であり、図１０〜１１に示した
作製工程及び構造に限定される必要はない。これらのト
ランジスタを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭ
ＯＳ回路を形成することができる。また、シフトレジス
タ、バッファ、サンプリング、Ｄ／Ａコンバータ、ラッ
チ、などの各種回路を形成することが可能であり、メモ
リ、ＣＰＵ、ゲートアレイ、ＲＩＳＣなどの半導体装置
を作製することができる。そしてこのような回路は、Ｍ
ＯＳで構成されることにより高速動作が可能であり、ま
た、駆動電圧を３〜５Ｖとして低消費電力化をすること
もできる。
【００４８】[実施例３]本実施例では、本発明の熱処理
装置を用い、サリサイド技術を用いたＭＯＳトランジス
タの製造工程の一実施例を説明する。
装置を用い、サリサイド技術を用いたＭＯＳトランジス
タの製造工程の一実施例を説明する。
【００４９】図１２（Ａ）において、基板４０１は実施
形態１と同様なものを用い、ｎウエル４０２、ｐウエル
４０３を１枚のマスクで自己整合的に形成し、さらにフ
ィールド酸化膜４０５を形成する。そして、熱酸化法に
よりゲート絶縁膜となる酸化シリコン膜４０６の形成を
行う。ゲート４０７、４０８は、リンに代表されるｎ型
不純物を高濃度に添加した多結晶シリコン膜で形成す
る。
形態１と同様なものを用い、ｎウエル４０２、ｐウエル
４０３を１枚のマスクで自己整合的に形成し、さらにフ
ィールド酸化膜４０５を形成する。そして、熱酸化法に
よりゲート絶縁膜となる酸化シリコン膜４０６の形成を
行う。ゲート４０７、４０８は、リンに代表されるｎ型
不純物を高濃度に添加した多結晶シリコン膜で形成す
る。
【００５０】次に図１２（Ｂ）と（Ｃ）に示すように、
ｎチャネル型ＭＯＳトランジスタ及びｐチャネル型ＭＯ
Ｓトランジスタに低濃度ドレイン（ＬＤＤ）領域を形成
するために、ｎ型及びｐ型の導電型を付与する不純物元
素を添加する。これは、イオンドープ法で行っても良い
し、イオン注入法で行っても良い。ｎチャネル型ＭＯＳ
トランジスタに対してリン（Ｐ）をイオン注入し、ｐチ
ャネル型ＭＯＳトランジスタに対してボロン（Ｂ）をイ
オン注入する。ドーズ量は１×１０13/cm2とする。ゲー
トをマスクとしてイオン注入を行い、ｎチャネル型ＭＯ
Ｓトランジスタが形成される領域にリン（Ｐ）が添加さ
れるｎ型不純物領域４１１を、ｐチャネル型ＭＯＳトラ
ンジスタが形成される領域にボロン（Ｂ）が添加される
ｐ型不純物領域４１５を自己整合的に形成することがで
きる。
ｎチャネル型ＭＯＳトランジスタ及びｐチャネル型ＭＯ
Ｓトランジスタに低濃度ドレイン（ＬＤＤ）領域を形成
するために、ｎ型及びｐ型の導電型を付与する不純物元
素を添加する。これは、イオンドープ法で行っても良い
し、イオン注入法で行っても良い。ｎチャネル型ＭＯＳ
トランジスタに対してリン（Ｐ）をイオン注入し、ｐチ
ャネル型ＭＯＳトランジスタに対してボロン（Ｂ）をイ
オン注入する。ドーズ量は１×１０13/cm2とする。ゲー
トをマスクとしてイオン注入を行い、ｎチャネル型ＭＯ
Ｓトランジスタが形成される領域にリン（Ｐ）が添加さ
れるｎ型不純物領域４１１を、ｐチャネル型ＭＯＳトラ
ンジスタが形成される領域にボロン（Ｂ）が添加される
ｐ型不純物領域４１５を自己整合的に形成することがで
きる。
【００５１】その後、全面ＣＶＤ法で酸化シリコン膜や
窒化シリコン膜などの絶縁膜を形成し、異方性ドライエ
ッチングでこの膜をエッチングして図１３（Ａ）に示す
ようにゲート４０７、４０８の側壁にサイドウオール４
１６、４１７を形成する。そして、レジストマスク４１
９を形成し、ｐチャネル型ＭＯＳトランジスタを形成す
る領域にボロン（Ｂ）をイオン注入し、ｐ型不純物領域
４２０を形成する。ｐ型不純物領域４２０は加速電圧を
５０〜１００ｋｅＶとしてｐ型不純物領域４１５よりも
深くなるように形成する。
窒化シリコン膜などの絶縁膜を形成し、異方性ドライエ
ッチングでこの膜をエッチングして図１３（Ａ）に示す
ようにゲート４０７、４０８の側壁にサイドウオール４
１６、４１７を形成する。そして、レジストマスク４１
９を形成し、ｐチャネル型ＭＯＳトランジスタを形成す
る領域にボロン（Ｂ）をイオン注入し、ｐ型不純物領域
４２０を形成する。ｐ型不純物領域４２０は加速電圧を
５０〜１００ｋｅＶとしてｐ型不純物領域４１５よりも
深くなるように形成する。
【００５２】図１３（Ｂ）に示すように、レジストマス
ク４１９を除去した後、Ｔｉ、Ｍｏ、Ｃｒなどの金属４
２１を全面に形成する。代表的にはＴｉが用いられ、ス
パッタ法で５０〜１０００nmの厚さで全面に形成する。
その後、６００〜８００℃、好ましくは６５０〜７５０
℃で熱処理を行いチタンシリサイドを形成する。チタン
シリサイドはＴｉ膜とシリコンとが接触する部分で自己
整合的に形成され、熱処理後に残ったＴｉ膜を選択的に
エッチングすることで図１３（Ｃ）で示すようにチタン
シリサイド層４２３〜４２６が形成される。しかし、８
００℃以下の温度で形成されたチタンシリサイド膜は高
抵抗相が形成される。これを本発明の熱処理装置を用
い、パルス状に点灯するランプ光を複数回照射して、実
質的には９００℃程度で５〜６０秒程度の熱処理を行う
ことにより低抵抗相を形成することができる。こうして
チタンシリサイドを形成することでゲート及び、ｐ型ま
たはｎ型不純物領のシート抵抗は２〜４Ω／□を得るこ
とができる。
ク４１９を除去した後、Ｔｉ、Ｍｏ、Ｃｒなどの金属４
２１を全面に形成する。代表的にはＴｉが用いられ、ス
パッタ法で５０〜１０００nmの厚さで全面に形成する。
その後、６００〜８００℃、好ましくは６５０〜７５０
℃で熱処理を行いチタンシリサイドを形成する。チタン
シリサイドはＴｉ膜とシリコンとが接触する部分で自己
整合的に形成され、熱処理後に残ったＴｉ膜を選択的に
エッチングすることで図１３（Ｃ）で示すようにチタン
シリサイド層４２３〜４２６が形成される。しかし、８
００℃以下の温度で形成されたチタンシリサイド膜は高
抵抗相が形成される。これを本発明の熱処理装置を用
い、パルス状に点灯するランプ光を複数回照射して、実
質的には９００℃程度で５〜６０秒程度の熱処理を行う
ことにより低抵抗相を形成することができる。こうして
チタンシリサイドを形成することでゲート及び、ｐ型ま
たはｎ型不純物領のシート抵抗は２〜４Ω／□を得るこ
とができる。
【００５３】そして、ｐチャネル型ＭＯＳトランジスタ
を形成する領域にレジストマスク４２９を形成し、サイ
ドウオールとゲートをマスクとしてｎチャネル型ＭＯＳ
トランジスタの領域に加速電圧を５０〜１２０keVとし
て砒素を５×１０15/cm2のドーズ量で注入し、ｎ型不純
物領域４３０を形成する。この不純物領域もｎ型不純物
領域４１１よりも深く形成する。
を形成する領域にレジストマスク４２９を形成し、サイ
ドウオールとゲートをマスクとしてｎチャネル型ＭＯＳ
トランジスタの領域に加速電圧を５０〜１２０keVとし
て砒素を５×１０15/cm2のドーズ量で注入し、ｎ型不純
物領域４３０を形成する。この不純物領域もｎ型不純物
領域４１１よりも深く形成する。
【００５４】そして図２０に示すように、酸化シリコン
などを用いて層間絶縁膜４３２を形成する。その後、イ
オン注入した不純物元素を活性化させるため７００〜９
００℃で熱処理を行う。この熱処理も実施例２と同様に
本発明の熱処理装置を用いＰＰＴＡにて行う。その処理
方法及び処理条件は同様なものとすれば良いのでここで
は省略する。こうして、不純物が活性化し、ソース・ド
レインを形成する不純物領域の低抵抗化が図られる。
などを用いて層間絶縁膜４３２を形成する。その後、イ
オン注入した不純物元素を活性化させるため７００〜９
００℃で熱処理を行う。この熱処理も実施例２と同様に
本発明の熱処理装置を用いＰＰＴＡにて行う。その処理
方法及び処理条件は同様なものとすれば良いのでここで
は省略する。こうして、不純物が活性化し、ソース・ド
レインを形成する不純物領域の低抵抗化が図られる。
【００５５】そして、層間絶縁膜４３２コンタクトホー
ルを形成し、配線４３４、４３５をＡｌやＴｉとＡｌの
積層膜などで形成する。この状態で、水素を含む雰囲気
中で３００〜５００℃、好ましくは３５０〜４５０℃の
熱処理を行うとトランジスタの特性をより好ましい状態
にすることができる。
ルを形成し、配線４３４、４３５をＡｌやＴｉとＡｌの
積層膜などで形成する。この状態で、水素を含む雰囲気
中で３００〜５００℃、好ましくは３５０〜４５０℃の
熱処理を行うとトランジスタの特性をより好ましい状態
にすることができる。
【００５６】以上のようにして、サリサイド技術を用い
て半導体基板に、ｐチャネル型ＭＯＳトランジスタ４４
０とｎチャネル型ＭＯＳトランジスタ４４１とを形成す
ることができる。このようなトランジスタを用いてＣＭ
ＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路を形成すること
ができる。また、シフトレジスタ、バッファ、サンプリ
ング、Ｄ／Ａコンバータ、ラッチ、などの各種回路を形
成することが可能であり、メモリ、ＣＰＵ、ゲートアレ
イ、ＲＩＳＣなどの半導体装置を作製することができ
る。そしてこのような回路は、ＭＯＳで構成されること
により高速動作が可能であり、また、駆動電圧を３〜５
Ｖとして低消費電力化をすることもできる。
て半導体基板に、ｐチャネル型ＭＯＳトランジスタ４４
０とｎチャネル型ＭＯＳトランジスタ４４１とを形成す
ることができる。このようなトランジスタを用いてＣＭ
ＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路を形成すること
ができる。また、シフトレジスタ、バッファ、サンプリ
ング、Ｄ／Ａコンバータ、ラッチ、などの各種回路を形
成することが可能であり、メモリ、ＣＰＵ、ゲートアレ
イ、ＲＩＳＣなどの半導体装置を作製することができ
る。そしてこのような回路は、ＭＯＳで構成されること
により高速動作が可能であり、また、駆動電圧を３〜５
Ｖとして低消費電力化をすることもできる。
【００５７】
【発明の効果】以上説明したように、本発明の熱処理装
置を用いることにより、短時間で半導体基板に添加した
不純物元素の活性化や電極の接触抵抗の改善などを目的
とした熱処理をすることができる。
置を用いることにより、短時間で半導体基板に添加した
不純物元素の活性化や電極の接触抵抗の改善などを目的
とした熱処理をすることができる。
【００５８】また、光源の１回当たりの点灯時間は０．
１〜６０秒、好ましくは０．１〜２０秒として、該光源
からの光を複数回照射し、半導体基板の最高温度の保持
時間を０．５〜５秒であるようにすると共に、光源の点
滅に伴って、冷媒の供給量を増減させることで、半導体
基板の熱処理効果を高め、半導体基板に形成された耐熱
性の低い層のダメージを防ぐことができる。
１〜６０秒、好ましくは０．１〜２０秒として、該光源
からの光を複数回照射し、半導体基板の最高温度の保持
時間を０．５〜５秒であるようにすると共に、光源の点
滅に伴って、冷媒の供給量を増減させることで、半導体
基板の熱処理効果を高め、半導体基板に形成された耐熱
性の低い層のダメージを防ぐことができる。
【００５９】また、上記熱処理を減圧下で行うことによ
り、雰囲気中の酸素濃度が低減され、半導体基板の表面
の酸化が抑制されて不純物の活性化を促進し、再現性の
高い熱処理を行うことができる。
り、雰囲気中の酸素濃度が低減され、半導体基板の表面
の酸化が抑制されて不純物の活性化を促進し、再現性の
高い熱処理を行うことができる。
【図１】 本実施形態のＴＦＴの断面図。
【図２】 本発明の熱処理装置の構成を説明する図。
【図３】 本発明の熱処理装置の構成を説明する図。
【図４】 本発明の熱処理装置の構成を説明する図。
【図５】 半導体基板の近傍に設けられる温度検出手段
の構成を説明する図。
の構成を説明する図。
【図６】 本発明によるマルチタスク型の熱処理装置の
構成を説明する図。
構成を説明する図。
【図７】 本発明の熱処理装置の概念を説明する図。
【図８】 光源の点滅と半導体基板の温度変化および冷
媒の供給方法を説明する図。
媒の供給方法を説明する図。
【図９】 本発明の熱処理装置による半導体基板の熱処
理方法を説明する図。
理方法を説明する図。
【図１０】 ＭＯＳトランジスタの製造工程を説明する
図。
図。
【図１１】 ＭＯＳトランジスタの製造工程を説明する
図。
図。
【図１２】 ＭＯＳトランジスタの製造工程を説明する
図。
図。
【図１３】 ＭＯＳトランジスタの製造工程を説明する
図。
図。
【図１４】 ハロゲンランプなどを光源とし、該光源を
パルス状に点滅させるのに適した制御回路の一例を示す
図。
パルス状に点滅させるのに適した制御回路の一例を示す
図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ｅ Ｆターム(参考） 4M104 AA01 BB01 BB24 BB25 BB26 BB40 CC01 CC05 DD02 DD08 DD16 DD17 DD19 DD79 DD80 DD84 GG09 GG10 GG14 HH15 5F033 HH08 HH18 JJ08 JJ18 KK01 KK26 KK27 KK29 PP15 QQ37 QQ70 QQ73 QQ82 QQ85 WW00 XX09 5F048 AA07 AB01 AB10 AC03 BA01 BB06 BB08 BB12 BC06 BE03 BF02 BF06 BF07 BG12 DA25 DA27
Claims (12)
- 【請求項１】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記処理室内の冷媒を排気する手段と、前記処
理室内の半導体基板を加熱するための光源と、前記光源
をパルス状に点滅させる手段とを備えていることを特徴
とする熱処理装置。 - 【請求項２】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記冷媒の供給量を増減する手段と、前記処理
室内の冷媒を排気する手段と、前記処理室内の半導体基
板を加熱するための光源と、前記光源をパルス状に点滅
させる手段とを備えていることを特徴とする熱処理装
置。 - 【請求項３】石英で形成された処理室と、前記処理室内
を減圧にする排気手段と、前記処理室に冷媒を供給する
手段と、前記冷媒の供給量を増減する手段と、前記冷媒
を循環させる手段と、前記処理室内の冷媒を排気する手
段と、前記処理室内の半導体基板を加熱するための光源
と、前記光源をパルス状に点滅させる手段とを備えてい
ることを特徴とする熱処理装置。 - 【請求項４】石英で形成された複数の処理室と、前記処
理室に半導体基板を搬送する手段と、前記処理室内を減
圧にする排気手段と、前記処理室に冷媒を供給する手段
と、前記処理室内の冷媒を排気する手段と、前記処理室
内の半導体基板を加熱するための光源と、前記光源をパ
ルス状に点滅させる手段とを備えていることを特徴とす
る熱処理装置。 - 【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記冷媒は、窒素、ヘリウム、アルゴン、クリプト
ン、キセノンから選ばれた一つであることを特徴とする
熱処理装置。 - 【請求項６】請求項１乃至請求項４のいずれか一におい
て、前記光源はハロゲンランプ、メタルハライドラン
プ、高圧水銀ランプ、高圧ナトリウムランプ、キセノン
ランプから選ばれた一つであることを特徴とする熱処理
装置。 - 【請求項７】半導体基板を短時間で熱処理する半導体装
置の製造方法において、前記半導体基板が設置された処
理室に冷媒を導入する段階と、光源の１回当たりの発光
時間を０．１〜２０秒として、該光源からの光を前記半
導体基板に複数回照射することを特徴とする半導体装置
の製造方法。 - 【請求項８】半導体基板を、冷媒が流されている処理室
内に保持すると共に、前記半導体基板に、光源から発し
た光を照射する熱処理方法であって、前記冷媒の供給量
を減少させると共に、前記光源の１回当たりの発光時間
は０．１〜２０秒として前記光源を点灯させて前記半導
体基板を加熱し、前記光源を消灯させると共に、前記冷
媒の供給量を増加させる処理を１サイクルとして、当該
処理を複数回繰り返すことを特徴とする半導体装置の製
造方法。 - 【請求項９】半導体基板に一導電型の不純物をイオン注
入法により添加した後、前記半導体基板を熱処理する半
導体装置の製造方法であって、前記半導体基板が設置さ
れた処理室に冷媒を導入する段階と、光源の１回当たり
の発光時間を０．１〜２０秒として、該光源からの光を
前記半導体基板に複数回照射することを特徴とする熱処
理方法。 - 【請求項１０】半導体基板に一導電型の不純物をイオン
注入法により添加した後、前記半導体基板を熱処理する
半導体装置の製造方法であって、前記半導体基板を、冷
媒が流されている処理室内に保持すると共に、前記半導
体基板に、光源から発した光を照射する熱処理方法であ
って、前記冷媒の供給量を減少させると共に、前記光源
の１回当たりの発光時間は０．１〜２０秒として前記光
源を点灯させて前記半導体基板を加熱し、前記光源を消
灯させると共に、前記冷媒の供給量を増加させる処理を
１サイクルとして、当該処理を複数回繰り返すことを特
徴とする半導体装置の製造方法。 - 【請求項１１】請求項７乃至請求項１０のいずれか一に
おいて、前記冷媒は、窒素、ヘリウム、アルゴン、クリ
プトン、キセノンから選ばれた一つであることを特徴と
する半導体装置の製造方法。 - 【請求項１２】請求項７乃至請求項１０のいずれか一に
おいて、前記光源はハロゲンランプ、メタルハライドラ
ンプ、高圧水銀ランプ、高圧ナトリウムランプ、キセノ
ンランプから選ばれた一つであることを特徴とする半導
体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370779A JP2002176000A (ja) | 2000-12-05 | 2000-12-05 | 熱処理装置及び半導体装置の製造方法 |
| US10/001,197 US7179729B2 (en) | 2000-12-05 | 2001-12-04 | Heat treatment apparatus and method of manufacturing a semiconductor device |
| US11/652,094 US7666772B2 (en) | 2000-12-05 | 2007-01-11 | Heat treatment apparatus and method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370779A JP2002176000A (ja) | 2000-12-05 | 2000-12-05 | 熱処理装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176000A true JP2002176000A (ja) | 2002-06-21 |
| JP2002176000A5 JP2002176000A5 (ja) | 2008-01-17 |
Family
ID=18840606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370779A Withdrawn JP2002176000A (ja) | 2000-12-05 | 2000-12-05 | 熱処理装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7179729B2 (ja) |
| JP (1) | JP2002176000A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207033A (ja) * | 2012-03-28 | 2013-10-07 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| WO2015053866A1 (en) * | 2013-10-11 | 2015-04-16 | Applied Materials, Inc. | Linear high packing density for led arrays |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599818B2 (en) * | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
| JP2002176000A (ja) * | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置及び半導体装置の製造方法 |
| US7534977B2 (en) * | 2000-12-28 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment apparatus and method of manufacturing a semiconductor device |
| KR100497198B1 (ko) * | 2003-06-18 | 2005-06-23 | 동부아남반도체 주식회사 | 급속 열처리 장치 및 열처리 방법 |
| US8658945B2 (en) * | 2004-02-27 | 2014-02-25 | Applied Materials, Inc. | Backside rapid thermal processing of patterned wafers |
| US7161819B2 (en) * | 2004-07-22 | 2007-01-09 | Valeo Electrical Systems, Inc. | Zero-crossing correction in sinusoidally commutated motors |
| US20070059878A1 (en) * | 2005-09-14 | 2007-03-15 | Yu-Lan Chang | Salicide process |
| US20070293026A1 (en) * | 2006-06-16 | 2007-12-20 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| DE102007058002B4 (de) * | 2007-12-03 | 2016-03-17 | Mattson Thermal Products Gmbh | Vorrichtung zum thermischen Behandeln von scheibenförmigen Halbleitersubstraten |
| JP2011091386A (ja) * | 2009-09-24 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | 熱処理装置、熱処理方法及び半導体装置の作製方法 |
| US9663854B2 (en) * | 2013-03-14 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-throughput system and method for post-implantation single wafer warm-up |
| KR101525210B1 (ko) * | 2013-12-20 | 2015-06-05 | 주식회사 유진테크 | 기판 처리장치 |
| US10638648B2 (en) * | 2016-04-28 | 2020-04-28 | Ge Energy Power Conversion Technology Ltd. | Cooling system with pressure regulation |
| WO2018100881A1 (ja) * | 2016-11-29 | 2018-06-07 | 東京エレクトロン株式会社 | 載置台及び電子デバイス検査装置 |
| US10573532B2 (en) | 2018-06-15 | 2020-02-25 | Mattson Technology, Inc. | Method for processing a workpiece using a multi-cycle thermal treatment process |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938584A (ja) * | 1982-08-30 | 1984-03-02 | ウシオ電機株式会社 | 照射加熱炉の運転方法 |
| JPS60193343A (ja) * | 1984-03-15 | 1985-10-01 | Toshiba Corp | 熱処理装置 |
| JPS6229131A (ja) * | 1985-07-31 | 1987-02-07 | Hitachi Ltd | 薄膜形成方法 |
| JPH0729839A (ja) * | 1993-07-15 | 1995-01-31 | Sony Corp | 熱処理装置及びこれを用いた熱処理方法 |
| JPH0778759A (ja) * | 1992-12-04 | 1995-03-20 | Semiconductor Energy Lab Co Ltd | 半導体材料の製造方法および製造装置 |
| JPH0951100A (ja) * | 1995-08-04 | 1997-02-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH1070077A (ja) * | 1996-07-24 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法 |
| WO1999039381A1 (en) * | 1998-01-29 | 1999-08-05 | Varian Semiconductor Equipment Associates, Inc. | Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing |
| WO2000031777A1 (en) * | 1998-11-20 | 2000-06-02 | Steag Rtp Systems, Inc. | Fast heating and cooling apparatus for semiconductor wafers |
| JP2001077050A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3612939A (en) * | 1968-03-13 | 1971-10-12 | Westinghouse Electric Corp | Molecular sieve for vacuum circuit interrupter |
| US5648860A (en) * | 1992-10-09 | 1997-07-15 | Ag Technology Co., Ltd. | Projection type color liquid crystal optical apparatus |
| US5444217A (en) | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
| DE69428387T2 (de) | 1993-02-15 | 2002-07-04 | Semiconductor Energy Lab | Herstellungsverfahren für eine kristallisierte Halbleiterschicht |
| TW369686B (en) | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| JP3173926B2 (ja) * | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JPH07335904A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| JP3431041B2 (ja) | 1993-11-12 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US5654203A (en) | 1993-12-02 | 1997-08-05 | Semiconductor Energy Laboratory, Co., Ltd. | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization |
| US6162667A (en) | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| US6143630A (en) | 1994-06-09 | 2000-11-07 | Texas Instruments Incorporated | Method of impurity gettering |
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US5508532A (en) | 1994-06-16 | 1996-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with braded silicon nitride |
| JP3311210B2 (ja) | 1995-07-28 | 2002-08-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6140166A (en) | 1996-12-27 | 2000-10-31 | Semicondutor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor and method for manufacturing semiconductor device |
| JP3973723B2 (ja) | 1997-02-12 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3974229B2 (ja) | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH11212047A (ja) | 1998-01-21 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| CN1130756C (zh) * | 1998-02-13 | 2003-12-10 | 精工爱普生株式会社 | 半导体装置的制造方法及热处理装置 |
| JP3953625B2 (ja) * | 1998-03-02 | 2007-08-08 | 太陽インキ製造株式会社 | 感光性組成物 |
| US6140668A (en) | 1998-04-28 | 2000-10-31 | Xerox Corporation | Silicon structures having an absorption layer |
| JP2000234165A (ja) * | 1999-02-09 | 2000-08-29 | Hamamatsu Photonics Kk | アモルファスダイヤモンド膜の形成装置および形成方法 |
| US6306694B1 (en) | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
| US6105274A (en) | 1999-03-18 | 2000-08-22 | International Business Machines Corporation | Cryogenic/phase change cooling for rapid thermal process systems |
| US6333493B1 (en) | 1999-09-21 | 2001-12-25 | Kabushiki Kaisha Toshiba | Heat treating method and heat treating apparatus |
| JP3551909B2 (ja) * | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| CN1217417C (zh) | 1999-12-10 | 2005-08-31 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US6573162B2 (en) | 1999-12-24 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method of fabricating a semiconductor device |
| US6590227B2 (en) | 1999-12-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US6599818B2 (en) * | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
| US6759313B2 (en) | 2000-12-05 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a semiconductor device |
| JP2002176000A (ja) | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置及び半導体装置の製造方法 |
| US7534977B2 (en) | 2000-12-28 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment apparatus and method of manufacturing a semiconductor device |
-
2000
- 2000-12-05 JP JP2000370779A patent/JP2002176000A/ja not_active Withdrawn
-
2001
- 2001-12-04 US US10/001,197 patent/US7179729B2/en not_active Expired - Fee Related
-
2007
- 2007-01-11 US US11/652,094 patent/US7666772B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938584A (ja) * | 1982-08-30 | 1984-03-02 | ウシオ電機株式会社 | 照射加熱炉の運転方法 |
| JPS60193343A (ja) * | 1984-03-15 | 1985-10-01 | Toshiba Corp | 熱処理装置 |
| JPS6229131A (ja) * | 1985-07-31 | 1987-02-07 | Hitachi Ltd | 薄膜形成方法 |
| JPH0778759A (ja) * | 1992-12-04 | 1995-03-20 | Semiconductor Energy Lab Co Ltd | 半導体材料の製造方法および製造装置 |
| JPH0729839A (ja) * | 1993-07-15 | 1995-01-31 | Sony Corp | 熱処理装置及びこれを用いた熱処理方法 |
| JPH0951100A (ja) * | 1995-08-04 | 1997-02-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH1070077A (ja) * | 1996-07-24 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法 |
| WO1999039381A1 (en) * | 1998-01-29 | 1999-08-05 | Varian Semiconductor Equipment Associates, Inc. | Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing |
| WO2000031777A1 (en) * | 1998-11-20 | 2000-06-02 | Steag Rtp Systems, Inc. | Fast heating and cooling apparatus for semiconductor wafers |
| JP2001077050A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207033A (ja) * | 2012-03-28 | 2013-10-07 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| WO2015053866A1 (en) * | 2013-10-11 | 2015-04-16 | Applied Materials, Inc. | Linear high packing density for led arrays |
| US9318360B2 (en) | 2013-10-11 | 2016-04-19 | Applied Materials, Inc. | Linear high packing density for LED arrays |
| US9513052B2 (en) | 2013-10-11 | 2016-12-06 | Applied Materials, Inc. | Linear high packing density for LED arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070117362A1 (en) | 2007-05-24 |
| US7179729B2 (en) | 2007-02-20 |
| US7666772B2 (en) | 2010-02-23 |
| US20020068422A1 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666772B2 (en) | Heat treatment apparatus and method of manufacturing a semiconductor device | |
| US9666458B2 (en) | Heat treatment apparatus and heat treatment method | |
| US5336641A (en) | Rapid thermal annealing using thermally conductive overcoat | |
| US7981816B2 (en) | Impurity-activating thermal process method and thermal process apparatus | |
| JP4429609B2 (ja) | 熱処理装置 | |
| KR20080068614A (ko) | 반도체 장치의 제조방법 | |
| US20170316930A1 (en) | Methods for conformal treatment of dielectric films with low thermal budget | |
| JP4050902B2 (ja) | 半導体装置の作製方法 | |
| JP2003209054A (ja) | 基板の熱処理方法および熱処理装置 | |
| JP2005167005A (ja) | 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 | |
| JP4357786B2 (ja) | 熱処理装置及び熱処理方法 | |
| JP3986342B2 (ja) | 基板の熱処理装置 | |
| JP2010141103A (ja) | 半導体装置の製造方法および熱処理装置 | |
| JP4493897B2 (ja) | 熱処理装置及び熱処理方法 | |
| JP2005101196A (ja) | 半導体集積回路装置の製造方法 | |
| JP4498982B2 (ja) | 半導体装置の作製方法 | |
| JP2002176001A (ja) | 熱処理装置 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP3897836B2 (ja) | 半導体装置の作製方法 | |
| JP2003158135A (ja) | 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法 | |
| JP4587251B2 (ja) | 熱処理装置 | |
| JP2003007635A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP4964736B2 (ja) | プラズマ処理装置 | |
| JP2001053310A (ja) | 薄膜太陽電池用ガラス基板の熱処理装置 | |
| JPH0963980A (ja) | 半導体集積回路装置の製造方法および製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120820 |