JP3973723B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3973723B2
JP3973723B2 JP04457497A JP4457497A JP3973723B2 JP 3973723 B2 JP3973723 B2 JP 3973723B2 JP 04457497 A JP04457497 A JP 04457497A JP 4457497 A JP4457497 A JP 4457497A JP 3973723 B2 JP3973723 B2 JP 3973723B2
Authority
JP
Japan
Prior art keywords
mask
region
semiconductor film
crystalline semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04457497A
Other languages
English (en)
Other versions
JPH10223534A (ja
Inventor
舜平 山崎
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04457497A priority Critical patent/JP3973723B2/ja
Priority to KR1019980003944A priority patent/KR100529234B1/ko
Priority to US09/021,770 priority patent/US6087245A/en
Publication of JPH10223534A publication Critical patent/JPH10223534A/ja
Priority to KR1020050075619A priority patent/KR100607665B1/ko
Application granted granted Critical
Publication of JP3973723B2 publication Critical patent/JP3973723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【産業上の利用分野】
本明細書で開示する発明は、結晶性を有する珪素膜または結晶性を有する珪素を含む膜の作製方法に関する。本明細書で開示する発明は、例えば薄膜トランジスタ（ＴＦＴと称される）の作製に利用することができる。
【０００２】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴ等）が知られている。これは、基板上に薄膜半導体、特に珪素半導体膜を形成し、この薄膜半導体を用いて構成されるものである。ＴＦＴは、各種集積回路に利用されているが、特にアクティブマトリックス型の液晶表示装置の各画素の設けられたスイッチング素子、周辺回路部分に形成されるドライバー素子として注目されている。また、多層構造集積回路（立体ＩＣ）にも不可欠の技術として注目されている。
【０００３】
ＴＦＴに利用される珪素膜としては、非晶質珪素膜を用いることが簡便であるが、その電気的特性は半導体集積回路に用いられる単結晶半導体のものに比較するとはるかに低いという問題がある。このため、アクティブマトリクス回路のスイッチング素子のような限られた用途にしか用いられなかった。ＴＦＴの特性向上のためには、結晶性を有する珪素薄膜を利用すればよい。
【０００４】
単結晶珪素以外で、結晶性を有する珪素膜は、多結晶珪素、ポリシリコン、微結晶珪素等と称されている。このような結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後に加熱（熱アニール）によって結晶化させればよい。この方法は、固体の状態を保ちつつ非晶質状態が結晶状態に変化するので、固相成長法と呼ばれる。
【０００５】
しかしながら、珪素の固相成長においては、加熱温度が６００℃以上、時間は１０時間以上が必要であり、基板として安価なガラス基板を用いることが困難であるという問題がある。例えばアクティブ型の液晶表示装置に用いられるコーニング７０５９ガラスはガラス歪点が５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の熱アニールをおこなうことには問題がある。
【０００６】
このような問題に対して、本発明者らの研究によれば、非晶質珪素膜の表面にニッケルやパラジウム等のある種の金属元素を微量に堆積させ、しかる後に加熱することで、５５０℃、４時間程度の処理時間で結晶化を行なえることが判明している。もちろん、６００℃、４時間のアニールであれば、より結晶性の優れた珪素膜が得られる。（特開平６−２４４１０３）
【０００７】
上記のような微量な元素（結晶化を助長する金属元素）を導入するには、スパッタリング法によって、金属元素もしくはその化合物の被膜を堆積する方法（特開平６−２４４１０４）、スピンコーティングのごとき手段によって金属元素もしくはその化合物の被膜を形成する方法（特開平７−１３０６５２）、金属元素を含有する気体を熱分解、プラズマ分解等の手段で分解して、被膜を形成する方法（特開平７−３３５５４８）等の方法があり、それぞれの特徴に応じて使い分ければよい。
【０００８】
また、金属元素の導入を特定の部分に選択的におこない、その後、加熱することにより、金属元素の導入された部分から周囲へ、結晶成長を広げること（ラテラル成長法もしくは横成長法）もできる。このような方法で得られた結晶珪素は、結晶化の方向性があるので、方向性に応じて極めて優れた特性を示す。
【０００９】
さらに、金属元素を用いた結晶化工程の後、レーザー光等の強光の照射により、さらに結晶性の改善をおこなうことも有効である（特開平７−３０７２８６）。また、上記の横成長法においては、それに続いて熱酸化をおこなうことも有効である（特開平７−６６４２５）。
【００１０】
このように金属元素を用いて結晶化をおこなうと、より低い温度で、より短時間で、より質のよい結晶性珪素膜が得られた。加熱処理の温度は、非晶質珪素膜の種類にも強く依存するが、４５０〜６５０℃が好ましく、特に、５５０〜６００が好ましかった。
【００１１】
しかしながら、この方法における最大の問題は、金属元素の除去であった。珪素膜中に導入された金属元素は電気特性・信頼性に悪影響を及ぼすことが無視できない。特に、金属元素を用いた結晶化の工程においては、その機構において、金属元素は主として導電性の珪化物として、被膜中に残存するため、欠陥の大きな原因となる。
【００１２】
【発明が解決しようとする課題】
一般に金属元素（特に、ニッケルやパラジウム、白金、銅、銀、金）は、結晶欠陥や燐等により捕獲できることが知られている。例えば、特開平８−３３０６０２には、珪素膜にゲイト電極をマスクとして燐イオンを注入し、その後、熱アニール（炉アニール）もしくは光アニール（レーザーアニール等）することにより、珪素膜に含まれる金属元素をソース、ドレイン領域に移動させた後、固定化（ゲッタリング）し、チャネル形成領域の金属元素の濃度を低減せしめる技術が開示されている。
【００１３】
特開平８−３３０６０２では、燐はソース、ドレインに注入され、その際、珪素膜は非晶質化し、結晶欠陥が増大するので、燐と結晶欠陥により、金属元素がゲッタリングできる。ここで、燐を注入する領域としては、ソース、ドレインに限らずに、少なくともチャネル形成領域を設ける部分以外であれば、いかなる場所においても可能であり、燐の注入された部分からの距離による程度の差はあれ金属元素が除去できることは当業者には自明である。
【００１４】
ゲッタリングをおこなうには、金属元素が、燐の注入された領域まで移動できるだけの十分な時間のアニールが必要である。したがって、その目的には熱アニールが好ましい。しかしながら、ゲッタリングに有効なアニール温度は（金属元素の種類にも依存するが）、一般に６００℃以上であり、かような温度の処理を長時間おこなうことは、基板の変形の可能性を高め、以後のフォトリソグラフィー工程でマスクズレを生じる要因となる。
【００１５】
したがって、光アニールが好ましいのであるが、特開平８−３３０６０２では、光アニールの光源については特に議論されておらず、実施例ではエキシマーレーザーが用いられる記述がある。しかしながら、エキシマレーザーのパルス幅は１００ｎｓｅｃ以下であり、かような短時間の光照射では、ゲッタリングが十分におこなえないことが実験的に判明している。
【００１６】
また、特開平８−３３０６０２では、レーザー光は基板の上方より照射されることが記述されているが、いずれの例でも、光反射率の高いアルミニウムを用い、かつ、その厚さが３０００Å以上であるので、金属元素を移動させるだけの熱量をチャネル形成領域に与えることが困難である。
【００１７】
本明細書で開示する発明は、上記の問題点に鑑みてなされたもので、光アニールの好適な条件を提示し、よって、触媒元素を除去するのに有効な方法を提供するものである。
【００１８】
【課題を解決するための手段】
本発明は、金属元素を除去しようとする領域を光アニールにより、十分な時間十分な温度に加熱することを基本的な思想とする。十分な時間の加熱に関しては、公知のラピッド・サーマル・アニール（ＲＴＡ）法が好ましい。
【００１９】
ＲＴＡを利用した場合、温度にも依存するが、１秒から１０分の加熱により高いゲッタリング効率を得ることができる。しかも、この方法によれば、基板を直接、加熱することなく、特定の材料のみを加熱できる。
【００２０】
さらに、この加熱工程は、ゲッタリング作用だけでなく、結晶性の改善という効果も有する。
【００２１】
珪素の結晶化を助長する金属元素を利用して得られた結晶性珪素膜は、多結晶状態となっている。ＲＴＡを行うと、粒界に存在する不対結合手の数が減少し、粒界が不活性化される。これは、デバイスを作製した場合における素子特性を向上させる上で有用なこととなる。即ち、結晶粒界付近に存在する珪素原子の際配列が促進され、そのことにより、結晶粒界における珪素同士の結合が促進され、結果として結晶粒界の不活性化が進行する。
【００２２】
特開平８−３３０６０２の方法では、燐の注入された領域は光アニール（レーザーアニール）により十分に加熱されるが、肝心の触媒元素を除去する領域は十分に加熱されないことは上述の通りである。しかしながら、そのために光を遮っているゲイト電極を除去したとしても、本質的な解決策にはならない。
【００２３】
なぜならば、燐の注入された領域は非晶質であるので、結晶性である金属元素を除去すべき領域よりも吸光性が高く、燐の注入された部分の温度が、金属元素を除去すべき領域の温度よりも高く、前者から後者に移動する金属元素の量が、後者から前者へ移動する金属元素の量に比較して無視できず、ゲッタリングの効率が低下するからである。
【００２４】
もちろん、前者は金属元素を捕獲する燐や欠陥が多量に存在するので、金属元素の多くはそれらに固定化されるが、それでも、いくらかのものは移動可能で、その比率は温度が高くなると高まるのである。
【００２５】
すなわち、燐の注入された領域の温度は、金属元素を除去すべき領域の温度より低くないと十分な効果がない。
【００２６】
本明細書で開示する発明では、ＲＴＡが行われる工程において、マスク材料に効果的にエネルギーを吸収させ、ゲッタリングを行うべき領域（即ちマスクで覆われた半導体領域）を選択的に高い温度にする。
【００２７】
意図的にこのような状態とすることで、金属元素を除去すべき領域では高温のため金属元素の移動が活発になり、より低温である燐の注入された領域により多くの金属元素が流入し、固定化される。
【００２８】
この際、燐の注入された領域はより低温であるので、金属元素の移動は抑制され、より効率的にゲッタリングされる。
【００２９】
上記の思想を実現するために、本明細書で開示する発明は、
珪素の結晶化を助長する金属元素を利用して得られた結晶性珪素膜または珪素を含む結晶性膜の一部を選択的にマスクする工程と、
該工程においてマスクされなかった領域に１５族の元素を加速注入する工程と、
強光を照射し前記マスクされた膜の領域を他部に比べて高温に加熱し、前記金属元素を前記マスクされた膜の領域から他部に移動させる工程と、
を有し、
前記マスクの材料は、前記結晶性珪素膜または珪素を含む結晶性膜に比較して前記強光をより高い吸収率でもって吸収する材料であることを特徴とする。
【００３０】
他の発明の構成は、
珪素の結晶化を助長する金属元素を利用して得られた結晶性珪素膜または珪素を含む結晶性膜の一部を選択的にマスクする工程と、
該工程においてマスクされなかった領域に１５族の元素を加速注入する工程と、
強光を照射し前記マスクされた膜の領域を他部に比べて高温に加熱する工程と、
を有し、
前記マスクの材料は、前記結晶性珪素膜または珪素を含む結晶性膜に比較して前記強光をより高い吸収率でもって吸収する材料であることを特徴とする。
【００３１】
また本明細書で開示する他の発明は、下記の工程を有する。
▲１▼非晶質珪素膜を金属元素を用いて結晶化せしめる工程
▲２▼得られた結晶性珪素膜上に、工程▲４▼で照射される光に対する吸光性と耐熱性を有する材料を有するマスクを選択的に形成する工程
▲３▼前記マスクを用いて、前記珪素膜に燐を注入する工程
▲４▼前記珪素膜およびマスクをＲＴＡ処理する工程
【００３２】
一方、金属元素を選択的に導入する際に形成するマスクを用いて、燐を選択的に注入してもよい。これは本明細書で開示するさらなる他の発明であり、以下の工程を有する。
▲１▼非晶質珪素膜上に、工程▲５▼で照射される光に対する吸光性と耐熱性を有する材料を有するマスクを選択的に形成する工程
▲２▼前記マスクを用いて金属元素を非晶質珪素膜に選択的に導入する、もしくは、該金属元素を有する被膜を形成する工程
▲３▼前記非晶質珪素膜を加熱して、これを結晶化せしめる工程
▲４▼前記マスクを用いて、前記珪素膜に燐を注入する工程
▲５▼前記珪素膜およびマスクをＲＴＡ処理する工程
【００３３】
本明細書で開示する発明で重要なものは、マスクの材料の選択である。またその厚さも重要となる。
【００３４】
材料としては近赤外線および可視光の吸収が優れているタングステン、クロム、モリブテン、チタンを用いることが好ましい。これらの材料が、直接に珪素膜に触れることは好ましくないので、珪素膜との間にはバリヤ特性に優れた被膜（例えば、窒化珪素）を設けるとよい。特に本発明の第２においては、マスクの形成の後、結晶化のための熱アニールの工程があるので、その際にマスクの材料が珪素膜に拡散しないように十分な対策が必要である。
【００３５】
マスクの厚さとしては、１０００Å以上が好ましい。あまりに薄いと、吸光性が不十分である。さらに、ＲＴＡ工程において、光の照射が基板上方より行われるのであれば、あまりに厚いと熱の伝導が不十分であるので、５０００Å以下とするとよい。同様に、マスクと珪素膜の間に設けるバリヤ膜もあまりに厚いと熱伝導が良くないので２０００Å以下とすることが好ましい。バリヤ膜と珪素膜の間には、密着性を向上させる目的で酸化珪素等の薄い（１０〜１００Å）膜を設けてもよい。
【００３６】
これに対し、基板下方（裏面）より光を照射して、ＲＴＡをおこなう場合には、マスクの厚さは、十分な吸光があればよいので、１μｍ程度まで可能である。ただし、あまりに厚いと吸収された熱が珪素膜の加熱よりもマスクの加熱にあてられるので、好ましくない。また、バリヤ膜の厚さについては、この場合も同様である。
【００３７】
本発明においては、金属元素を除去すべき部分の珪素膜が６００〜１２００℃、好ましくは７００〜１００℃となるようにする。ＲＴＡ法では、光を吸収する部分が集中的に加熱されるので、基板自身の温度は、上記よりもはるかに低い。したがって、ＲＴＡによる基板への影響は無視できる。
【００３８】
金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を利用することができる。特にＮｉを利用することが、再現性や効果の点で最も好ましい。
【００３９】
またゲッタリングに利用する１５族の元素としては、燐を利用することが好ましい。特にニッケルと燐との組み合わせは、最も好ましい。
【００４０】
燐とニッケルは、Ｎｉ3 Ｐ、Ｎｉ5 Ｐ2 、Ｎｉ2 Ｐ、Ｎｉ3 Ｐ2 、Ｎｉ2 Ｐ3 、ＮｉＰ2 、ＮｉＰ3 というように多数の結合状態を有している。
【００４１】
従って、結晶化を助長する金属元素としてニッケルを採用し、１５族の元素として、燐を採用した場合、ニッケルを非常に効果的に燐との結合物として取り込むことができる。即ち、ゲッタリングを効果的に行うことができる。
【００４２】
また、燐以外には、Ｎ、Ａｓ、Ｓｂ、Ｂｉ等の１５族の元素を利用することができる。
【００４３】
なお、ゲッタリングの際には、珪素膜中の粒界が、金属元素の移動の障害となる。一般に、固相成長直後の珪素膜においては、粒界に金属元素が、珪化物として析出し、結果的に粒界が成長するが、このような珪化物においては熱力学的に安定であるので（そもそも、粒界に金属元素が析出するのは、その方が熱力学的に安定なためである）、この部分から金属元素が移動しにくい。さらに、他の部分から移動してきた金属元素を捕獲して固定化するという問題を起こす。
【００４４】
これに対し、固相成長により結晶化した珪素膜にパルスレーザー光を照射してレーザーアニール処理をおこなうと、粒界に金属元素が析出する傾向は大幅に低下する。これは、（特にパルス幅１μｓｅｃ以下の）パルスレーザーアニールが熱力学的に安定化するのには余りにも短時間の処理であるからである。粒界の成長も不十分である。すなわち、パルスレーザーアニール後の珪素膜においては、多くの金属元素は珪素膜に分散して存在している。そのため、これらの金属元素は非常に動きやすく、かつ、金属元素を捕獲する大きな粒界も少ないので、ゲッタリングが効率的におこなえる。
【００４５】
本発明においては、燐の濃度は、金属元素の濃度より１桁以上高くすることが好ましい。好ましくは、５×１０19〜２×１０21原子／ｃｍ3 という高濃度となるようにする。また、燐の注入の際に、同時に水素や酸素、窒素、炭素を１×１０19〜１×１０21原子／ｃｍ3 注入してもよい。これらの元素が多量に存在するとＲＴＡの際の結晶化を阻害するため、燐の注入された部分の欠陥の量を維持できる。また、炭素、窒素、酸素の濃度が高いと珪素膜の透明度を高め、燐の注入された部分の吸光を低下させ、該部分の加熱を抑制できる。
【００４６】
本発明においては、ゲッタリングは珪素膜のエッチングによるトランジスタの活性層の画定工程におこなわれる点で、特開平８−３３０６０２と異なる。しかしながら、ゲッタリングの目的で燐の注入された領域の一部は、全て除去してもよいが、トランジスタのソースやドレインの一部もしくは全部としても使用できる。もし、該領域をＰチャネル型トランジスタのソース、ドレインの一部もしくは全部として使用するならば、前記の燐の注入量を超えるＰ型不純物（ホウ素、アンチモン、砒素等）を注入すればよい。該領域をＰチャネル型トランジスタのソース、ドレインの全部として使用する例については、特開平８−３３０６０２に開示されている。
【００４７】
【実施例】
〔実施例１〕
本実施例では、ガラス基板上の結晶性を有する珪素膜を形成する例を示す。図１を用いて、金属元素（ここではニッケルを用いる）を導入し、結晶化した後、該金属元素をゲッタリングし、活性層を画定する工程までを説明する。
【００４８】
まず、厚さ１０００〜５０００Å、例えば、２０００Åの酸化珪素膜（図示せず）がスパッタリング法やプラズマＣＶＤ法によって形成された基板１１上に、非晶質珪素膜１２をプラズマＣＶＤ法やＬＰＣＶＤ法によって形成する。ここでは、プラズマＣＶＤ法によって非晶質珪素膜１２を５００Åの厚さに成膜した。そして、汚れ及び自然酸化膜を取り除くためにフッ酸処理をおこなった。
【００４９】
非晶質珪素膜以外には、珪素化合物の非晶質半導体膜、例えばＳｉx Ｇｅ1-x で示されるような化合物半導体を利用することもできる。
【００５０】
次にニッケルの超薄膜を形成した。本実施例では、スピンコーティング法による方法を採用した。詳細な条件は、特開平７−１３０６５２の実施例１に示してある。すなわち、厚さ１０〜５０Åの酸化珪素膜（図示せず）を酸素雰囲気中で紫外光（低圧水銀ランプ）を５分照射して得た。
【００５１】
そして、ニッケル濃度が１００ｐｐｍである酢酸ニッケル溶液２ｍｌを、基板上に滴下し、この状態を保持し、さらに、スピナーを用いてスピンドライ（２０００ｒｐｍ、６０秒）をおこなった。かくして、酢酸ニッケルの超薄膜１３が形成された。酢酸ニッケル薄膜は、極めて薄いので、連続的な膜でない可能性もあるが、結果には何ら問題はない。（図１（Ａ））
【００５２】
その後、固相成長（結晶化）の工程に移る。すなわち、基板を窒素雰囲気の５５０〜６００℃、例えば、６００℃に加熱するように設定し、この状態で放置した。酢酸ニッケルは３００℃程度で熱分解して、ニッケルとなり、さらに４５０℃以上で、触媒としての機能を呈し、非晶質珪素膜の結晶化が進行した。必要な時間、例えば４時間だけ放置して結晶化した珪素膜１４を得ることができた。（図１（Ｂ））
【００５３】
次に、フッ酸処理により先に形成した表面の酸化珪素膜を除去した。そして、珪素膜上に、窒化珪素膜１５（厚さ１０００Å）とタングステン膜１６（厚さ２５００Å）を、それぞれプラズマＣＶＤ法、スパッタリング法により成膜した。なお、窒化珪素膜は組成によっては応力が非常に強いため、剥離しやすい。この問題を解決するためには、組成（特に水素の濃度）を変更するか、珪素膜１４と窒化珪素膜１５の間に、厚さ１０〜１００Åの酸化珪素膜を形成するとよい。（図１（Ｃ））
【００５４】
その後、タングステン膜１６および窒化珪素膜１５をエッチングして、マスク１７を形成した。次に、このマスク１７を用いて、マスクで被覆されていない領域に燐イオンを注入した。この工程にはイオンドーピング法（プラズマドーピング法）を用いた。これは、低圧（１０-5Ｔｏｒｒ程度）の電離したドーピングガス（この場合は、水素で希釈したフォスフィン（ＰＨ3 ））に高い電圧を印加して加速するものである。
【００５５】
加速電圧は５〜２５ｋＶとし、ドーズ量は、１×１０13〜８×１０15原子／ｃｍ2 、例えば、５×１０14原子／ｃｍ2 とする。燐が珪素膜に均一に分布していると仮定すれば、その濃度は、１×１０20原子／ｃｍ3 となる。かくして、燐の注入された領域１８が得られた。（図１（Ｄ））
【００５６】
その後、ＲＴＡ法により珪素膜１４およびマスク１７を加熱した。本実施例では、最高温度を８００℃、その加熱時間を１分とした。光は基板上方より照射した。この工程によって、マスクの下方の珪素膜領域１９（該領域は真性である）に存在していた金属元素は、燐の注入された領域１８にゲッタリングされる。（図１（Ｅ））
【００５７】
次に、マスク１７（窒化珪素膜を含む）を除去し、さらに、珪素膜１４の一部（燐の注入された領域１８を含む）をエッチングしてトランジスタの活性層２０を形成した。この際には、燐の注入された領域１８から距離ｘだけ離れた部分までもエッチングした。これは、ＲＴＡ工程等における燐の拡散の影響が活性層に及ぶことを防止するためである。（図１（Ｆ））
上記の工程により、結晶化し、かつ、ニッケル濃度の低下した活性層２０を得た。
【００５８】
〔実施例２〕
本実施例は、実施例１に示す作製方法において、金属元素の被膜形成前に、窒化珪素膜のマスクを設け、この窒化珪素膜をマスクとして選択的にニッケルを導入し、固相成長をおこなうことによって、横方向の結晶化をおこない、さらに、燐の注入をおこなってニッケルを除去する例である。図２に本実施例における作製工程の概略を示す。
【００５９】
まず、厚さ１０００〜５０００Åの酸化珪素膜（図示せず）を形成したガラス基板２１上に、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって、非晶質珪素膜２２を厚さ５００〜１０００Åに形成した。
【００６０】
さらに、マスク膜となる窒化珪素膜２３を１０００Å以上、ここでは１２００Åの厚さに、プラズマＣＶＤ法によって成膜した。この窒化珪素膜２４の膜厚については、発明者等の実験によると５００Åでも問題がないことを確認しているが、ピンホール等の存在によって、意図しない箇所にニッケルが導入されることを防ぐため、ここでは更に余裕を持たせた。なお、窒化珪素膜の応力緩和のために、その下に酸化珪素膜を設けてもよい。（図２（Ａ））
【００６１】
そして通常のフォトリソパターニング工程によって、必要とするパターンに窒化珪素膜２３をエッチングし、ニッケル導入のための窓２４を形成した。（図２（Ｂ））
このような加工をおこなった基板上に、実施例１と同様に、スピンコーティング法により、目的とする厚さの酢酸ニッケル超薄膜２５を堆積した。（図２（Ｃ））
【００６２】
引き続き、５５０℃（窒素雰囲気）、８時間の加熱処理を施すことにより、非晶質珪素膜２２の結晶化をおこなった。この際、まず、酢酸ニッケル膜が非晶質珪素膜と密着した部分２６において、結晶化が始まった。
その後、結晶化はその周囲へ進行し、マスク膜２３で覆われた領域２７でも結晶化がおこなわれた。（図２（Ｄ））
【００６３】
図２（Ｄ）に示すように、本実施例のごとき、横方向の結晶化をおこなった場合には、大きくわけて３つの性質の異なる領域が得られる。第１はニッケル膜が非晶質珪素膜と密着していた領域で、図２（Ｄ）では２６で示される領域である。この領域は、熱アニール工程の最初の段階で結晶化する。この領域をタテ成長領域と称する。この領域では、比較的ニッケル濃度が高く、また、結晶化の方向のそろっておらず、その結果、珪素の結晶性がそれほど優れないため、フッ酸その他の酸に対するエッチングレートが比較的大きい。
【００６４】
第２は横方向の結晶化のおこなわれた領域で、図２（Ｄ）では２７で示される。この領域をヨコ成長領域と称する。この領域は結晶化の方向がそろっており、ニッケル濃度も比較的低く、デバイスに用いるには好ましい領域である。第３は横方向の結晶化の及ばなかった非晶質領域である。
【００６５】
次に、窒化珪素のマスク２３上にタングステン膜（厚さ２５００Å）をスパッタリング法により成膜し、タングステン膜および窒化珪素のマスク２３をエッチングして、マスク２８を形成した。この際、マスク２８はニッケル導入のための開孔部２４を避けて形成する。また、窒化珪素のマスク２３をエッチングする際には、ウェットエッチングを採用した場合には、エッチャントによっては開孔部２４の珪素膜２６が激しくエッチングされる場合もある。
【００６６】
これは、該部分のニッケルの濃度が高いためである。このことは、珪素膜中から、積極的にニッケルを排除するという意味で好ましいが、下地膜や基板にも影響が及ぶという問題点もある。もし、後者がさして問題とならないのならば、積極的にニッケル（この場合、ニッケルは主として珪化ニッケルという形態で存在する）をエッチングする工程を採用してもよい。
【００６７】
次に、このマスク２８を用いて、マスクで被覆されていない領域にイオンドーピング法を用いて燐イオンを注入した。ドーピングガスは、水素で５％に希釈したフォスフィン（ＰＨ3 ）を用い、加速電圧は１０ｋＶとし、ドーズ量は８×１０14原子／ｃｍ2 とした。燐が珪素膜に均一に分布していると仮定すれば、その濃度は、２×１０20原子／ｃｍ3 となる。かくして、燐の注入された領域２９が得られた。（図２（Ｅ））
【００６８】
その後、ＲＴＡ法により珪素膜２７およびマスク２８を加熱した。ＲＴＡの装置としては図３（Ａ）にその断面が示されるものを用いた。これは、線状の主ランプ３および５が基板１の上下に設けられ、凹面鏡４、６により、基板１の上下を照射する構造を有する。基板は、この主ランプの間を図の矢印のように移動する。また、ＲＴＡ装置には、予備加熱（Ｐｒｅ−Ｈｅａｔ）のための複数の線状のランプ２が設けられている。（図３（Ａ））
【００６９】
基板は左から右に移動する間に、予備加熱ランプ２によって徐々に加熱され、温度が上昇する。その後、主ランプによって加熱されることにより、急激に温度が上昇する（Ｌａｍｐ−Ｈｅａｔ）。その後は、徐々に温度が降下する。予備加熱ランプは、主ランプに近づくに連れ温度が高くなるように、投入電力を調整してもよい。（図３（Ｂ））
【００７０】
本実施例では、最高温度を７００℃、その加熱時間を１０分とした。光は基板上方および下方の２方向より照射される。この工程によって、マスクの下方の珪素膜領域３０に存在していた金属元素は、燐の注入された領域２９にゲッタリングされる。（図２（Ｆ））
【００７１】
次に、マスク２８（窒化珪素膜を含む）を除去し、さらに、珪素膜２７の一部（燐の注入された領域２９を含む）をエッチングしてトランジスタの活性層３１を形成した。（図２（Ｇ））
上記の工程により、結晶化し、かつ、ニッケル濃度の低下した活性層３１を得た。
【００７２】
〔実施例３〕 本実施例は、実施例２で示したようなヨコ成長をおこなう際に金属元素を選択的に導入するマスクと、金属元素のゲッタリングのための燐を注入するマスクを同じものとすることにより、作製工程の簡略化を図るものである。図４に本実施例における作製工程の概略を示す。
【００７３】
まず、厚さ１０００〜５０００Åの酸化珪素膜（図示せず）を形成したガラス基板（コーニング７０５９、１０ｃｍ角）４１上に、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって、非晶質珪素膜４２を厚さ５００〜１０００Åに形成した。
【００７４】
さらに、マスク膜となる窒化珪素膜４３を１０００Å以上、ここでは１２００Åの厚さに、プラズマＣＶＤ法によって成膜した。さらに、スパッタリング法により厚さ２５００Åのタングステン膜４４を成膜した。（図４（Ａ））
【００７５】
そして公知のフォトリソパターニング工程によって、必要とするパターンに窒化珪素膜４３、タングステン膜４４をエッチングし、ニッケル導入のための窓４６を有するマスク４５を形成した。マスク４５は後の工程で燐の注入にも用いられる。（図４（Ｂ））
【００７６】
このような加工をおこなった基板上に、実施例１と同様に、スピンコーティング法により、目的とする厚さの酢酸ニッケル超薄膜を堆積し、５５０℃（窒素雰囲気）、８時間の加熱処理を施すことにより、非晶質珪素膜４２を結晶化させ、結晶性珪素膜４７を得た。
【００７７】
次に、このマスク４５を用いて、マスクで被覆されていない領域にイオンドーピング法を用いて燐イオンを注入した。ドーピング条件は実施例２と同じとした。かくして、燐の注入された領域４８が得られた。この領域は、タテ成長領域とほぼ一致する。（図４（Ｃ））
その後、他の実施例と同様に、ＲＴＡ処理をおこなうことによりニッケルのゲッタリングをおこない、結晶化し、かつ、ニッケル濃度の低下した珪素膜を得た。
【００７８】
〔実施例４〕
図５には、本発明によって作製した結晶性珪素膜を用いて、低濃度ドレイン領域を有するＮチャネル型薄膜トランジスタ（ＴＦＴ）を作製する工程の概要を示す。本実施例では、ゲッタリングのために設けられた燐の注入された領域の一部を用いて、これをソース、ドレインとし、その後、ゲイト電極をマスクとする自己整合的なドーピングによって、低濃度ドレイン領域を形成するものである。かくすることにより、高濃度のＮ型領域のドーピング工程を別に設ける必要がなくなる。
【００７９】
実施例２で説明した工程によって、図２（Ｆ）に示される状態まで処理をおこなう。この状態を図５（Ａ）に示すが、番号は図２と同じものを示す。すなわち、燐の注入された領域２９、燐を注入するためのマスク２８、その下の結晶性珪素膜３０であり、既にＲＴＡ処理は終了している。また、燐の注入された領域の一部にはニッケルが選択的に導入された部分２４が存在する。（図５（Ａ））
【００８０】
次に、珪素膜をエッチングして、活性層３４を形成するが、その際に燐の注入された領域の一部も残し、これをＴＦＴのソース３２、ドレイン３３とする。すなわち、活性層３４は、ソース３２、ドレイン３３と、それらに挟まれた真性の領域３０からなる。ただし、ニッケルの導入された部分２４は、珪素膜の化学的性質が不安定であるので、ソース、ドレインに用いるべきではない。（図５（Ｂ））
【００８１】
その後、プラズマＣＶＤ法によって厚さ２００〜１５００Å、ここでは１０００Åの酸化珪素膜３５を堆積した。この酸化珪素膜はゲイト絶縁膜として機能する。次に、厚さ２０００Å〜１μｍの燐のドープされた多結晶珪素膜を減圧ＣＶＤ法によって形成して、これをパターニングし、ゲイト電極３６を形成した。（図５（Ｃ））
【００８２】
ゲイト電極の材料としては、各種シリサイド材料やアルミニウムを利用することもできる。
【００８３】
その後、イオンドーピング法によって、ＴＦＴの島状シリコン膜中に、ゲイト電極３６をマスクとして自己整合的に不純物（燐）を注入した。ドーピングガスとしてはフォスフィン（ＰＨ3 ）を用いた。ゲイト絶縁膜を通してドーピングする必要から、加速電圧は５０〜８０ｋＶとした。また、ドーズ量は、１×１０13〜４×１０14原子／ｃｍ2 、例えば、５×１０13原子／ｃｍ2 とした。こうして、低濃度のＮ型領域３７を形成した。該領域の燐の濃度は１×１０19原子／ｃｍ3 と推定される。（図５（Ｄ））
【００８４】
その後、全面に層間絶縁物３８として、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ３０００〜８０００Å形成した。基板温度は２５０〜４５０℃、例えば、３５０℃とした。成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨したり、エッチバック方式による平坦化をおこなってもよい。
【００８５】
そして、層間絶縁物３８をエッチングして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウムの配線・電極３９、４０を形成した。
最後に、水素中で３００〜４００℃で０．１〜２時間アニールして、シリコンの水素化を完了する。このようにして、ＴＦＴが完成した。（図５（Ｅ））
【００８６】
ここでは、トップゲイト型のＴＦＴを作製する例を示したが、ボトムゲイト型のＴＦＴを作製する際に本明細書で開示する発明を利用することもできる。
【００８７】
〔実施例５〕
本実施例では、本明細書で開示する発明を利用して作製したＴＦＴを利用した装置の概略を示す。図５に各装置の概要を示す。
【００８８】
図５（Ａ）に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【００８９】
この電子装置は、薄膜トランジスタを利用した集積化回路２００６を本体２００１の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ２００５、画像を取り込むカメラ部２００２、さらに操作スイッチ２００４を備えている。図７にアクティブイマトリクス型の液晶表示装置の概略を示すブロック図を示す。図７に示す各回路ブロックは、薄膜トランジスタや薄膜トランジスタで構成されたＣＭＯＳ素子を基本素子として構成されている。
【００９０】
図５（Ｂ）に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、バンド２１０３によって頭に本体２１２０１を装着して、疑似的に目の前に画像を表示する機能を有している。画像は、左右の目に対応した液晶表示装置２１０２によって作成される。
【００９１】
このような電子装置は、小型軽量なものとするために薄膜トランジスタを利用した回路が利用される。
【００９２】
図５（Ｃ）に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ２２０４で捉えた衛星からの情報は、本体２２０１内部に備えた電子回路で処理され、液晶表示装置２２０２に必要な情報が表示される。
【００９３】
装置の操作は、操作スイッチ２２０３によって行われる。このような装置においても全体の構成を小型化するために薄膜トランジスタを利用した回路が利用される。
【００９４】
図５（Ｄ）に示すのは、携帯電話である。この電子装置は、本体２３０１にアンテナ２３０６、音声出力部２３０２、液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３を備えている。
【００９５】
図５（Ｅ）に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体２４０１に開閉部材に取り付けられた液晶ディスプレイ２４０２、開閉部材に取り付けられた操作スイッチ２４０４を備えている。
【００９６】
さらにまた、本体２４０１には、画像の受像部２４０６、集積化回路２４０７、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５が備えられている。
【００９７】
図５（Ｆ）に示す電子装置は、投射型の液晶表示装置である。この装置は、本体２５０１に光源２５０２、液晶表示装置２５０３、光学系２５０４備え、スクリンー２５０５に画像を投影する機能を有している。
【００９８】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【００９９】
また、表示装置として、アクティブマトリクス型のＥＬディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【０１００】
〔実施例６〕
本実施例では、Ｐチャネル型のＴＦＴ（ＰＴＦＴ）とＮチャネル型のＴＦＴ（ＮＴＦＴ）とを相補型に構成したＣＭＯＳ素子を形成する例を示す。
【０１０１】
一般の回路は、ＰＴＦＴとＮＴＦＴとを相補型に構成したＣＭＯＳ回路を基本素子として構成される。
【０１０２】
ここでは、全面にニッケル元素を導入して、全面を結晶化させる技術を利用する場合の例を示す。
【０１０３】
図８に作製工程を示す。まず、ガラス基板８０１上に非晶質珪素膜８０２を成膜する。次に溶液を用いてニッケル元素を８０３で示されるように非晶質珪素膜８０２の表面に接して保持させる。（図８（Ａ））
【０１０４】
次に結晶化のための加熱を行い、結晶性珪素膜８０４を得る。（図８（Ｂ））
【０１０５】
さらにマスク８０５、８０６を配置し、燐イオンの注入を行う。こうして、８０７、８０８、８０９の領域にリンイオンがドーピングされる。（図８（Ｃ））
【０１０６】
次にＲＴＡを行い、８０７、８０８、８０９の領域にニッケル元素をゲッタリングさせる。（図８（Ｄ））
【０１０７】
次にマスク８０５、８０６を除去する。こうして、ニッケル元素が外部にゲッタリングされた結晶性珪素膜の領域８１０、８１１を得る。ここで、８１０がＰＴＦＴの活性層となる。また、８１１がＮＴＦＴの活性層となる。（図８（Ｅ））
【０１０８】
次にゲイト絶縁膜８１２を形成し、さらにアルミニウムであるゲイト電極８１３、８１４を形成する。ゲイト電極の周囲には、８１５、８１６で示される陽極酸化膜を形成する。（図８（Ｆ））
【０１０９】
次に燐のドーピングをプラズマドーピング法によって行うことにより、９０１、９０３、９０４、９０６の領域に燐のドーピングを行う。（図９（Ａ））
【０１１０】
この工程において、ドーピングが行われなかった領域９０２と９０５が後にチャネル領域となる。
【０１１１】
次にマスク９０７を設け、ボロンのドーピングを行う。この工程では、９０８と９０９の領域がＮ型からＰ型へと反転する。
【０１１２】
こうして、左側にＰＴＦＴを形成し、同時に右側にＮＴＦＴを形成することができる。（図９（Ｂ））
【０１１３】
次に層間絶縁膜として、窒化珪素膜９１０を成膜し、さらにポリイミド樹脂膜９１１を成膜する。
【０１１４】
さらにコンタクトホールの形成を行い、ＰＴＦＴのソース電極９１２、ドレイン電極９１３、ＮＴＦＴのソース電極９１５、ドレイン電極９１４を形成する。こうして図９（Ｃ）に示す構成を得る。
【０１１５】
ここで、両ＴＦＴのゲイト電極を接続し、さらにドレイン電極同士を接続すれば、ＣＭＯＳ構造を得ることができる。
【０１１６】
〔実施例７〕
本実施例は、ゲッタリングのために燐が導入される領域への導入方法として、気相法を利用する場合の例である。
【０１１７】
ここでは、結晶化を助長する金属元素としてニッケルを利用し、１５族の元素として燐を利用する場合を説明する。
【０１１８】
本実施例では、ＰＨ3 ガスを利用したＣＶＤ法により、Ｐを含む膜をニッケルをゲッタリングする領域（例えば図１の１８で示される領域）の表面に堆積させる。そしてＲＴＡを行いニッケル元素を１８の領域に移動させ、ゲッタリングを行う。
【０１１９】
この場合、燐イオンを加速注入する場合に得られる損傷した領域へのゲッタリング効果は得ることができない。しかし、燐のニッケルに対するゲッタリング効果は極めて高いものがあるので、図１の示すようなニッケルのゲッタリングを行うことができる。
【０１２０】
〔実施例８〕
本実施例は、ゲッタリングのために燐が導入される領域への導入方法として、液相法を利用する場合の例である。
【０１２１】
本実施例では、ＰＳＧ（リンシリケイトガラス）を金属元素をゲッタリングする領域に成膜する。
【０１２２】
例えば、図１（Ｄ）に示す工程において、１８領域上にＰＳＧ膜を成膜し、その後にＲＴＡ処理を加えることにより、１８の領域にニッケル元素を集中させることができる。即ち、１９の領域から２０の領域へとニッケル元素をゲッタリングさせることができる。
【０１２３】
【発明の効果】
非晶質珪素膜の結晶化を促進する金属元素を用いて、これを結晶化せしめた珪素膜より、効率的に、金属元素を除去することができた。その結果、結晶性珪素膜を用いた信頼性の高い電子デバイスを多量に提供できる。このように本発明は産業上有益である。
【図面の簡単な説明】
【図１】 実施例１の工程を示す図。
【図２】 実施例２の工程を示す図。
【図３】 実施例２で用いたＲＴＡ装置の概要・特性を示す図。
【図４】 実施例３の工程を示す図。
【図５】 実施例４のＴＦＴ作製工程を示す図。
【図６】 発明を利用した装置の概要を示す図。
【図７】 液晶装置装置の概略の構成を示すブロック図。
【図８】 ＣＭＯＳに構成されたＴＦＴの作製工程を示す図。
【図９】 ＣＭＯＳに構成されたＴＦＴの作製工程を示す図。
【符号の説明】
１・・・・基板
２・・・・予備加熱ランプ
３・・・・主ランプ（下側）
４・・・・凹面鏡（下側）
５・・・・主ランプ（上側）
６・・・・凹面鏡（上側）
１１・・・・ガラス基板
１２・・・・非晶質珪素膜
１３・・・・酢酸ニッケル膜
１４・・・・結晶性珪素膜
１５・・・・窒化珪素膜
１６・・・・タングステン膜
１７・・・・燐を注入するためのマスク
１８・・・・燐の注入された領域
１９・・・・マスク下の珪素膜（真性）
２０・・・・活性層
２１・・・・ガラス基板
２２・・・・非晶質珪素膜
２３・・・・窒化珪素膜
２４・・・・ニッケルを導入するための開孔部
２５・・・・酢酸ニッケル膜
２６・・・・結晶性珪素膜（タテ成長領域）
２７・・・・結晶性珪素膜（ヨコ成長領域）
２８・・・・燐を注入するためのマスク
２９・・・・燐の注入された領域
３０・・・・マスク下の珪素膜（真性）
３１・・・・活性層
３２・・・・ソース
３３・・・・ドレイン
３４・・・・活性層
３５・・・・ゲイト絶縁膜（酸化珪素）
３６・・・・ゲイト電極（珪素）
３７・・・・低濃度Ｎ型領域
３８・・・・層間絶縁物
３９・・・・ソース電極・配線
４０・・・・ドレイン電極・配線
４１・・・・ガラス基板
４２・・・・非晶質珪素膜
４３・・・・窒化珪素膜
４４・・・・タングステン膜
４５・・・・マスク
４６・・・・ニッケルおよび燐を導入するための開孔部
４７・・・・結晶性珪素膜
４８・・・・燐の注入された領域

Claims (13)

  1. 珪素を含む非晶質半導体膜上に、選択的にマスクを形成する第１の工程と、
    前記第１の工程において前記マスクで被覆されていない領域に、珪素の結晶化を助長する金属元素を選択的に導入する、もしくは、前記金属元素を有する被膜を形成する第２の工程と、
    前記非晶質半導体膜を加熱して、結晶化させ、結晶性半導体膜を得る第３の工程と、
    前記結晶性半導体膜の前記マスクで被覆されていない領域に１５族の元素を注入する第４の工程と、
    前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する第５の工程と、
    を有し、
    前記マスクの材料は、前記結晶性膜よりも近赤外線及び可視光の吸収率が高い材料であることを特徴とする半導体装置の作製方法。
  2. 珪素を含む非晶質半導体膜に珪素の結晶化を助長する金属元素を導入し、前記非晶質半導体膜を結晶化して結晶性半導体膜を得る第１の工程と、
    前記第１の工程で得られた結晶性半導体膜上に、選択的にマスクを形成する第２の工程と、
    前記第２の工程において前記結晶性半導体膜のマスクで被覆されていない領域に１５族の元素を注入する第３の工程と、
    前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する第４の工程と、
    前記マスクを除去する第５の工程と、
    少なくとも前記結晶性半導体膜の前記第４の工程で１５族の元素を注入した領域をエッチングし、結晶性半導体領域を形成する第６の工程と、
    を有し、
    前記マスクの材料は、前記結晶性半導体膜よりも近赤外線及び可視光の吸収率が高い材料であることを特徴とする半導体装置の作製方法。
  3. 珪素を含む非晶質半導体膜上に、選択的にマスクを形成する第１の工程と、
    前記第１の工程において前記マスクで被覆されていない領域に、珪素の結晶化を助長する金属元素を選択的に導入する、もしくは、前記金属元素を有する被膜を形成する第２の工程と、
    前記非晶質半導体膜を加熱して、結晶化させ、結晶性半導体膜を得る第３の工程と、
    前記結晶性半導体膜の前記マスクで被覆されていない領域に１５族の元素を注入する第４の工程と、
    前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する第５の工程と、
    前記マスクを除去する第６の工程と、
    少なくとも前記結晶性半導体膜の前記第４の工程で１５族の元素を注入した領域をエッチングし、結晶性半導体領域を形成する第７の工程と、
    を有し、
    前記マスクの材料は、前記結晶性膜よりも近赤外線及び可視光の吸収率が高い材料であることを特徴とする半導体装置の作製方法。
  4. 珪素を含む非晶質半導体膜に珪素の結晶化を助長する金属元素を導入し、前記非晶質半導体膜を結晶化して結晶性半導体膜を得る第１の工程と、
    前記第１の工程で得られた結晶性半導体膜上に、選択的にマスクを形成する第２の工程と、
    前記第２の工程において前記結晶性半導体膜のマスクで被覆されていない領域に１５族の元素を注入する第３の工程と、
    前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する第４の工程と、
    前記マスクを除去する第５の工程と、
    少なくとも前記結晶性半導体膜の前記第４の工程で１５族の元素を注入した領域をエッチングし、結晶性半導体領域を形成する第６の工程と、
    前記結晶性半導体領域上に、ゲイト絶縁膜を形成する第７の工程と、
    前記ゲイト絶縁膜上に、ゲイト電極を形成する第８の工程と、
    前記結晶性半導体領域に不純物を注入し、前記結晶性半導体領域にソース領域及びドレイン領域を形成する第９の工程と、
    を有し、
    前記マスクの材料は、前記結晶性半導体膜よりも近赤外線及び可視光の吸収率が高い材料であることを特徴とする半導体装置の作製方法。
  5. 珪素を含む非晶質半導体膜上に、選択的にマスクを形成する第１の工程と、
    前記第１の工程において前記マスクで被覆されていない領域に、珪素の結晶化を助長する金属元素を選択的に導入する、もしくは、前記金属元素を有する被膜を形成する第２の工程と、
    前記非晶質半導体膜を加熱して、結晶化させ、結晶性半導体膜を得る第３の工程と、
    前記結晶性半導体膜の前記マスクで被覆されていない領域に１５族の元素を注入する第４の工程と、
    前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する第５の工程と、
    前記マスクを除去する第６の工程と、
    少なくとも前記結晶性半導体膜の前記第４の工程で１５族の元素を注入した領域をエッチングし、結晶性半導体領域を形成する第７の工程と、
    前記結晶性半導体領域上に、ゲイト絶縁膜を形成する第８の工程と、
    前記ゲイト絶縁膜上に、ゲイト電極を形成する第９の工程と、
    前記結晶性半導体領域に不純物を注入し、前記結晶性半導体領域にソース領域及びドレイン領域を形成する第１０の工程と、
    を有し、
    前記マスクの材料は、前記結晶性膜よりも近赤外線及び可視光に対する吸収率が高い材料であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、前記結晶性半導体膜および前記マスクに強光を照射することにより、前記結晶性半導体膜の前記マスクで被覆された領域を、前記結晶性半導体膜の前記マスクで被覆されなかった領域に比べて高温に加熱することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射することにより、前記金属元素を前記結晶性半導体膜の前記マスクで被覆されなかった領域へと移動させることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、前記マスクが、タングステン、クロム、モリブデン、チタンから選ばれた一種または複数種類の元素を有することを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素であることを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項８のいずれか一項において、前記金属元素は、Ｎｉであることを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項９のいずれか一項において、１５族の元素として、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉから選ばれた元素が注入されることを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項１１のいずれか一項において、前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する工程は、基板下方側から行なわれることを特徴とする半導体装置の作製方法。
  13. 請求項１乃至請求項１２のいずれか一項において、前記結晶性半導体膜および前記マスクに近赤外線及び可視光を含む強光を照射する工程は、ラピッド・サーマル・アニール法を用いることを特徴とした半導体装置の作製方法。
JP04457497A 1997-02-12 1997-02-12 半導体装置の作製方法 Expired - Fee Related JP3973723B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04457497A JP3973723B2 (ja) 1997-02-12 1997-02-12 半導体装置の作製方法
KR1019980003944A KR100529234B1 (ko) 1997-02-12 1998-02-11 반도체장치의제조방법
US09/021,770 US6087245A (en) 1997-02-12 1998-02-11 Method of gettering crystallization catalyst for forming a silicon film
KR1020050075619A KR100607665B1 (ko) 1997-02-12 2005-08-18 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04457497A JP3973723B2 (ja) 1997-02-12 1997-02-12 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10223534A JPH10223534A (ja) 1998-08-21
JP3973723B2 true JP3973723B2 (ja) 2007-09-12

Family

ID=12695286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04457497A Expired - Fee Related JP3973723B2 (ja) 1997-02-12 1997-02-12 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US6087245A (ja)
JP (1) JP3973723B2 (ja)
KR (2) KR100529234B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3976828B2 (ja) 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4073533B2 (ja) 1998-02-09 2008-04-09 株式会社半導体エネルギー研究所 情報処理装置
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7248232B1 (en) * 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TW530427B (en) * 2000-10-10 2003-05-01 Semiconductor Energy Lab Method of fabricating and/or repairing a light emitting device
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002176000A (ja) * 2000-12-05 2002-06-21 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の製造方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4932081B2 (ja) * 2000-12-27 2012-05-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US6777249B2 (en) * 2001-06-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of repairing a light-emitting device, and method of manufacturing a light-emitting device
TW563088B (en) 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4024557B2 (ja) 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
US7226332B2 (en) * 2002-04-30 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4531343B2 (ja) * 2003-03-26 2010-08-25 株式会社半導体エネルギー研究所 駆動回路
US7223615B2 (en) * 2003-03-26 2007-05-29 Advanced Micro Devices, Inc. High emissivity capacitor structure
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
JP4641710B2 (ja) 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
US7220603B2 (en) * 2003-09-19 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and manufacturing apparatus
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
US20050276292A1 (en) * 2004-05-28 2005-12-15 Karl Schrodinger Circuit arrangement for operating a laser diode
TWI467531B (zh) 2004-09-16 2015-01-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
KR100788551B1 (ko) 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100788545B1 (ko) 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
JP4954047B2 (ja) * 2007-12-17 2012-06-13 シャープ株式会社 半導体装置及びその製造方法
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
US11189493B2 (en) 2018-02-19 2021-11-30 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3190482B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (ja) * 1994-07-15 1996-07-11 Sharp Kk
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3277082B2 (ja) * 1994-11-22 2002-04-22 シャープ株式会社 半導体装置およびその製造方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法

Also Published As

Publication number Publication date
KR19980071254A (ko) 1998-10-26
JPH10223534A (ja) 1998-08-21
KR100607665B1 (ko) 2006-08-02
US6087245A (en) 2000-07-11
KR20060086807A (ko) 2006-08-01
KR100529234B1 (ko) 2006-02-28

Similar Documents

Publication Publication Date Title
JP3973723B2 (ja) 半導体装置の作製方法
JP3942683B2 (ja) 半導体装置作製方法
US7186597B2 (en) Method of manufacturing transistors
JP3974229B2 (ja) 半導体装置の作製方法
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP3032801B2 (ja) 半導体装置の作製方法
JP3844552B2 (ja) 半導体装置の作製方法
US7612375B2 (en) Semiconductor device and method for fabricating the same
US7371667B2 (en) Semiconductor device and method of fabricating same
US20030138996A1 (en) Semiconductor device and method of fabricating the same
JPH0766425A (ja) 半導体装置およびその作製方法
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3942699B2 (ja) 半導体装置の作製方法
JPH10242475A (ja) 半導体装置及びその作製方法
US6821710B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees