JP3032801B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3032801B2 JP3032801B2 JP9065406A JP6540697A JP3032801B2 JP 3032801 B2 JP3032801 B2 JP 3032801B2 JP 9065406 A JP9065406 A JP 9065406A JP 6540697 A JP6540697 A JP 6540697A JP 3032801 B2 JP3032801 B2 JP 3032801B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- region
- group
- periodic table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は半導体薄膜を利用し
た半導体装置の作製方法に関する技術であり、特に珪素
を含む結晶性膜を利用した薄膜トランジスタ（Thin Fil
m Transistor：ＴＦＴ）の作製方法に関する。
た半導体装置の作製方法に関する技術であり、特に珪素
を含む結晶性膜を利用した薄膜トランジスタ（Thin Fil
m Transistor：ＴＦＴ）の作製方法に関する。
【０００２】なお、本明細書において、半導体装置とは
半導体を利用して機能する装置全般を指すものであり、
ＴＦＴの如き単体素子のみならず、電気光学装置やそれ
を搭載した電子デバイス等も半導体装置の範疇に含まれ
る。
半導体を利用して機能する装置全般を指すものであり、
ＴＦＴの如き単体素子のみならず、電気光学装置やそれ
を搭載した電子デバイス等も半導体装置の範疇に含まれ
る。
【０００３】
【従来の技術】近年、ガラス基板等に上にＴＦＴを形成
して半導体回路を構成する技術が急速に進んでいる。そ
の様な半導体回路としてはアクティブマトリクス型液晶
表示装置の様な電気光学装置が代表的である。
して半導体回路を構成する技術が急速に進んでいる。そ
の様な半導体回路としてはアクティブマトリクス型液晶
表示装置の様な電気光学装置が代表的である。
【０００４】アクティブマトリクス型液晶表示装置は、
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノシリック型表示装置である。また、さらにメ
モリ回路やクロック発生回路等のロジック回路を内蔵し
たシステムオンパネルの開発も進められている。
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノシリック型表示装置である。また、さらにメ
モリ回路やクロック発生回路等のロジック回路を内蔵し
たシステムオンパネルの開発も進められている。
【０００５】この様なドライバー回路やロジック回路は
高速動作を行う必要があるので、活性層として非晶質珪
素膜（アモルファスシリコン膜）を用いることは不適当
である。そのため、現状では結晶性珪素膜（ポリシリコ
ン膜）を活性層としたＴＦＴが主流になりつつある。
高速動作を行う必要があるので、活性層として非晶質珪
素膜（アモルファスシリコン膜）を用いることは不適当
である。そのため、現状では結晶性珪素膜（ポリシリコ
ン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】本発明者らは、ガラス基板上に結晶性珪素
膜を得るための技術として特開平８−７８３２９号公報
記載の技術を開示している。同公報記載の技術は、非晶
質珪素膜に対して結晶化を助長する触媒元素を選択的に
添加し、加熱処理を行うことで添加領域を起点として広
がる結晶性珪素膜を形成するものである。
膜を得るための技術として特開平８−７８３２９号公報
記載の技術を開示している。同公報記載の技術は、非晶
質珪素膜に対して結晶化を助長する触媒元素を選択的に
添加し、加熱処理を行うことで添加領域を起点として広
がる結晶性珪素膜を形成するものである。
【０００７】この技術は触媒元素の作用により非晶質珪
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も 1/5〜1/10にまで低減す
ることができる。また、珪素膜の結晶化は基板面とほぼ
平行に横方向へと進行するため、本発明者らはこの結晶
化領域を横成長領域と呼んでいる。
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も 1/5〜1/10にまで低減す
ることができる。また、珪素膜の結晶化は基板面とほぼ
平行に横方向へと進行するため、本発明者らはこの結晶
化領域を横成長領域と呼んでいる。
【０００８】横成長領域は直接的には触媒元素を添加し
ていないので、直接的に添加した場合と比べて膜中に残
留する触媒元素が少ないという特徴がある。例えば、直
接的に添加した場合には10１９オーダーで触媒元素が含
有されるが、横成長領域の場合には10１８オーダーと１
桁少ない。
ていないので、直接的に添加した場合と比べて膜中に残
留する触媒元素が少ないという特徴がある。例えば、直
接的に添加した場合には10１９オーダーで触媒元素が含
有されるが、横成長領域の場合には10１８オーダーと１
桁少ない。
【０００９】
【発明が解決しようとする課題】ところで上記触媒元素
としてはニッケル、コバルト、スズなどの金属元素が用
いられる。この様な金属元素は珪素膜中に深い準位を形
成してキャリアを捕獲するため、ＴＦＴの電気特性や信
頼性に悪影響を及ぼすことが懸念される。この問題は上
述の横成長領域でも例外ではない。
としてはニッケル、コバルト、スズなどの金属元素が用
いられる。この様な金属元素は珪素膜中に深い準位を形
成してキャリアを捕獲するため、ＴＦＴの電気特性や信
頼性に悪影響を及ぼすことが懸念される。この問題は上
述の横成長領域でも例外ではない。
【００１０】従って、結晶化後は触媒元素を速やかに除
去するか、または電気特性に影響しない程度にまで低減
することが望ましい。しかしながら、従来のハロゲン元
素による金属元素のゲッタリング効果を利用した方法
は、８００℃以上の高温処理が必要となるため、触媒元
素を用いた低温プロセスの特徴を効果的に生かすことが
できない。
去するか、または電気特性に影響しない程度にまで低減
することが望ましい。しかしながら、従来のハロゲン元
素による金属元素のゲッタリング効果を利用した方法
は、８００℃以上の高温処理が必要となるため、触媒元
素を用いた低温プロセスの特徴を効果的に生かすことが
できない。
【００１１】本発明は上記問題点を鑑みて成されたもの
であり、低温プロセスの特徴を生かしたまま結晶性珪素
膜中から触媒元素を除去または低減するための技術を提
供することを課題とする。
であり、低温プロセスの特徴を生かしたまま結晶性珪素
膜中から触媒元素を除去または低減するための技術を提
供することを課題とする。
【００１２】
【課題を解決するための手段】本明細書で開示する発明
の構成は、珪素を含む非晶質膜上に絶縁膜を選択的に形
成し、前記絶縁膜をマスクとして前記珪素を含む非晶質
膜に該珪素を含む非晶質膜の結晶化を助長する触媒元素
を選択的に保持または添加し、加熱処理により前記珪素
を含む非晶質膜の一部を結晶化して珪素を含む結晶性膜
を形成し、前記絶縁膜をそのままマスクとして前記珪素
を含む結晶性膜に周期表の１５族から選ばれた元素を選
択的に保持または添加し、加熱処理により前記周期表の
１５族から選ばれた元素を保持または添加した領域に前
記触媒元素を移動させる過程を含むことを特徴とする。
の構成は、珪素を含む非晶質膜上に絶縁膜を選択的に形
成し、前記絶縁膜をマスクとして前記珪素を含む非晶質
膜に該珪素を含む非晶質膜の結晶化を助長する触媒元素
を選択的に保持または添加し、加熱処理により前記珪素
を含む非晶質膜の一部を結晶化して珪素を含む結晶性膜
を形成し、前記絶縁膜をそのままマスクとして前記珪素
を含む結晶性膜に周期表の１５族から選ばれた元素を選
択的に保持または添加し、加熱処理により前記周期表の
１５族から選ばれた元素を保持または添加した領域に前
記触媒元素を移動させる過程を含むことを特徴とする。
【００１３】また、他の発明の構成は、珪素を含む非晶
質膜上に絶縁膜を選択的に形成し、前記絶縁膜をマスク
として前記珪素を含む非晶質膜に該珪素を含む非晶質膜
の結晶化を助長する触媒元素を選択的に保持または添加
し、加熱処理により前記珪素を含む非晶質膜の一部を結
晶化して珪素を含む結晶性膜を形成し、前記絶縁膜をそ
のままマスクとして前記珪素を含む結晶性膜に周期表の
１５族から選ばれた元素を選択的に保持または添加し、
加熱処理により前記周期表の１５族から選ばれた元素を
保持または添加した領域に前記触媒元素を移動させる過
程を含み、前記触媒元素を選択的に保持または添加した
領域と前記周期表の１５族から選ばれた元素を保持また
は添加した領域とは同一の領域であることを特徴とす
る。
質膜上に絶縁膜を選択的に形成し、前記絶縁膜をマスク
として前記珪素を含む非晶質膜に該珪素を含む非晶質膜
の結晶化を助長する触媒元素を選択的に保持または添加
し、加熱処理により前記珪素を含む非晶質膜の一部を結
晶化して珪素を含む結晶性膜を形成し、前記絶縁膜をそ
のままマスクとして前記珪素を含む結晶性膜に周期表の
１５族から選ばれた元素を選択的に保持または添加し、
加熱処理により前記周期表の１５族から選ばれた元素を
保持または添加した領域に前記触媒元素を移動させる過
程を含み、前記触媒元素を選択的に保持または添加した
領域と前記周期表の１５族から選ばれた元素を保持また
は添加した領域とは同一の領域であることを特徴とす
る。
【００１４】本発明の基本的な目的は、珪素を含む非晶
質膜の結晶化に使用した触媒元素を結晶性膜中から除去
することであり、そのための手段として周期表の１５族
から選ばれた元素によるゲッタリング効果を利用する。
質膜の結晶化に使用した触媒元素を結晶性膜中から除去
することであり、そのための手段として周期表の１５族
から選ばれた元素によるゲッタリング効果を利用する。
【００１５】上記触媒元素としてはＮｉ（ニッケル）、
Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、
Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的であ
る。本発明者らの実験では、ニッケルが最も適した元素
であることが判明している。
Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、
Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的であ
る。本発明者らの実験では、ニッケルが最も適した元素
であることが判明している。
【００１６】また、上記触媒元素をゲッタリングする周
期表の１５族から選ばれた元素としては、Ｎ（窒素）、
Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ
（ビスマス）が挙げられるが、特に顕著な作用効果を示
すのはリンである。
期表の１５族から選ばれた元素としては、Ｎ（窒素）、
Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ
（ビスマス）が挙げられるが、特に顕著な作用効果を示
すのはリンである。
【００１７】典型的な例としては、触媒元素としてニッ
ケル、ゲッタリング元素（周期表の１５族から選ばれた
元素）としてリンを使用した場合、６００℃前後の加熱
処理によってリンとニッケルが安定な結合状態を示す。
この時、Ｎi3Ｐ、Ｎi5Ｐ2、Ｎi2Ｐ、Ｎi3Ｐ2、Ｎi
2Ｐ3、ＮｉＰ2、ＮｉＰ3という結合状態をとりうる。
ケル、ゲッタリング元素（周期表の１５族から選ばれた
元素）としてリンを使用した場合、６００℃前後の加熱
処理によってリンとニッケルが安定な結合状態を示す。
この時、Ｎi3Ｐ、Ｎi5Ｐ2、Ｎi2Ｐ、Ｎi3Ｐ2、Ｎi
2Ｐ3、ＮｉＰ2、ＮｉＰ3という結合状態をとりうる。
【００１８】以上の様に、珪素を含む非晶質膜の結晶化
を助長する触媒元素としてニッケルを使用した場合、周
期表の１５族から選ばれた元素であるリンの作用によっ
てニッケルをゲッタリングすることが可能である。この
効果を利用することで結晶性膜中から触媒元素を除去ま
たは低減することができる。
を助長する触媒元素としてニッケルを使用した場合、周
期表の１５族から選ばれた元素であるリンの作用によっ
てニッケルをゲッタリングすることが可能である。この
効果を利用することで結晶性膜中から触媒元素を除去ま
たは低減することができる。
【００１９】また、本発明において最も特徴的な構成
は、 （１）非晶質膜に対して選択的に絶縁膜（マスク）を設
けて触媒元素を保持または添加することで横成長領域と
呼ばれる結晶性膜を形成する。 （２）上記マスクをそのまま活用して周期表の１５族か
ら選ばれた元素を保持または添加し、横成長領域に残留
する触媒元素をゲッタリングする。という２点である。
は、 （１）非晶質膜に対して選択的に絶縁膜（マスク）を設
けて触媒元素を保持または添加することで横成長領域と
呼ばれる結晶性膜を形成する。 （２）上記マスクをそのまま活用して周期表の１５族か
ら選ばれた元素を保持または添加し、横成長領域に残留
する触媒元素をゲッタリングする。という２点である。
【００２０】即ち、非晶質膜の結晶化に際して特開平８
−７８３２９号公報記載の技術を利用し、結晶化後の結
晶性膜上に残存する絶縁膜を、周期表の１５族から選ば
れた元素を選択的に保持または添加するためのマスクと
して再利用する。
−７８３２９号公報記載の技術を利用し、結晶化後の結
晶性膜上に残存する絶縁膜を、周期表の１５族から選ば
れた元素を選択的に保持または添加するためのマスクと
して再利用する。
【００２１】従って、触媒元素を保持または添加する領
域と周期表の１５族から選ばれた元素を保持または添加
する領域とは同一の領域となる。
域と周期表の１５族から選ばれた元素を保持または添加
する領域とは同一の領域となる。
【００２２】
【発明の実施の形態】絶縁表面を有する基板上に珪素を
含む非晶質膜（例えば非晶質珪素膜）１０３を形成し、
その上に絶縁膜１０４を設ける。この絶縁膜１０４は、
後の触媒元素（例えばニッケル）を選択的に添加または
保持する工程においてマスクとして利用するため、所定
の位置に複数の開口部１０５を有している。
含む非晶質膜（例えば非晶質珪素膜）１０３を形成し、
その上に絶縁膜１０４を設ける。この絶縁膜１０４は、
後の触媒元素（例えばニッケル）を選択的に添加または
保持する工程においてマスクとして利用するため、所定
の位置に複数の開口部１０５を有している。
【００２３】次に、触媒元素含有層１０６を形成し、結
晶化のための加熱処理を行うことで結晶性膜でなる横成
長領域１０８を得る。この時、触媒元素の添加領域１０
７も結晶性膜となる。
晶化のための加熱処理を行うことで結晶性膜でなる横成
長領域１０８を得る。この時、触媒元素の添加領域１０
７も結晶性膜となる。
【００２４】結晶化が終了したら、触媒元素の添加工程
に利用したマスク絶縁膜１０４をそのままマスクとして
再利用して周期表の１５族から選ばれた元素の添加工程
を行う。従って、触媒元素の添加領域１０７と周期表の
１５族から選ばれた元素の添加領域とは同一の領域とな
る。
に利用したマスク絶縁膜１０４をそのままマスクとして
再利用して周期表の１５族から選ばれた元素の添加工程
を行う。従って、触媒元素の添加領域１０７と周期表の
１５族から選ばれた元素の添加領域とは同一の領域とな
る。
【００２５】そして、加熱処理を行うことで横成長領域
１０８に残留した触媒元素を移動させ、周期表の１５族
から選ばれた元素を添加した領域１０７にゲッタリング
させる。こうして、横成長領域１０８に残留する触媒元
素が除去または低減される。
１０８に残留した触媒元素を移動させ、周期表の１５族
から選ばれた元素を添加した領域１０７にゲッタリング
させる。こうして、横成長領域１０８に残留する触媒元
素が除去または低減される。
【００２６】
【実施例】〔実施例１〕 本発明を利用して結晶性膜でなる活性層を形成するまで
の作製工程例についての図１を用いて説明する。なお、
触媒元素としてはニッケル、ゲッタリングのための元素
としてはリンを例とする。
の作製工程例についての図１を用いて説明する。なお、
触媒元素としてはニッケル、ゲッタリングのための元素
としてはリンを例とする。
【００２７】まず、ガラス基板１０１を用意し、その上
に酸化珪素膜でなる下地膜１０２を200 nmの厚さに形成
する。なお、ガラス基板の代わりに石英基板、シリコン
基板、セラミックス基板等を用いても良い。
に酸化珪素膜でなる下地膜１０２を200 nmの厚さに形成
する。なお、ガラス基板の代わりに石英基板、シリコン
基板、セラミックス基板等を用いても良い。
【００２８】次に、非晶質珪素膜１０３をプラズマＣＶ
Ｄ法または減圧ＣＶＤ法を用いて10〜75nm（好ましくは
15〜45nm）の厚さに形成する。なお、非晶質珪素膜以外
にも珪素を含む非晶質半導体膜、例えばＳｉxＧｅ
1-x（０＜Ｘ＜１）を用いることもできる。
Ｄ法または減圧ＣＶＤ法を用いて10〜75nm（好ましくは
15〜45nm）の厚さに形成する。なお、非晶質珪素膜以外
にも珪素を含む非晶質半導体膜、例えばＳｉxＧｅ
1-x（０＜Ｘ＜１）を用いることもできる。
【００２９】次に、非晶質珪素膜１０３の結晶化工程を
行う。詳細な条件は特開平８−７８３２９号公報に記載
してある。
行う。詳細な条件は特開平８−７８３２９号公報に記載
してある。
【００３０】まず、非晶質珪素膜１０３上に酸化珪素膜
でなるマスク絶縁膜１０４を50〜150 nmの厚さに成膜す
る。そして、マスク絶縁膜１０４をパターニングして後
にニッケルを添加する領域に開口部１０５を設ける。
（図１（Ａ））
でなるマスク絶縁膜１０４を50〜150 nmの厚さに成膜す
る。そして、マスク絶縁膜１０４をパターニングして後
にニッケルを添加する領域に開口部１０５を設ける。
（図１（Ａ））
【００３１】次に、酸素雰囲気中でＵＶ光を照射するこ
とにより極薄い酸化珪素膜（図示せず）を開口部１０５
の底部に露出した非晶質膜表面に形成する。この工程は
次に溶液を塗布する際に濡れ性を改善する効果がある。
そして、重量換算で100ppmのニッケルを含有した酢酸ニ
ッケル塩溶液を滴下し、スピンコート法により薄いニッ
ケル含有層１０６を形成する。（図１（Ｂ））
とにより極薄い酸化珪素膜（図示せず）を開口部１０５
の底部に露出した非晶質膜表面に形成する。この工程は
次に溶液を塗布する際に濡れ性を改善する効果がある。
そして、重量換算で100ppmのニッケルを含有した酢酸ニ
ッケル塩溶液を滴下し、スピンコート法により薄いニッ
ケル含有層１０６を形成する。（図１（Ｂ））
【００３２】図１（Ｂ）に示す状態が得られたら、窒
素、酸素、または水素雰囲気中で500〜700 ℃（代表的
には550 〜650 ℃）の温度で 4〜8hr の加熱処理を行
い、非晶質珪素膜１０３の結晶化を行う。（図１
（Ｃ））
素、酸素、または水素雰囲気中で500〜700 ℃（代表的
には550 〜650 ℃）の温度で 4〜8hr の加熱処理を行
い、非晶質珪素膜１０３の結晶化を行う。（図１
（Ｃ））
【００３３】この時、結晶化後の珪素膜は、（１）ニッ
ケルの添加領域１０７（結晶性膜）、（２）横成長領域
１０８（結晶性膜）、（３）横成長が及ばなかった領域
１０９（非晶質膜）の三つの領域に分類される。本発明
が活性層として利用するのは（２）の横成長領域であ
る。
ケルの添加領域１０７（結晶性膜）、（２）横成長領域
１０８（結晶性膜）、（３）横成長が及ばなかった領域
１０９（非晶質膜）の三つの領域に分類される。本発明
が活性層として利用するのは（２）の横成長領域であ
る。
【００３４】こうして結晶性珪素膜でなる横成長領域１
０８が得られる。結晶化直後の横成長領域には約 5×10
18atoms/cm3の濃度でニッケルが残留していることがＳ
ＩＭＳ（質量二次分析）で確認されている。なお、ここ
でいうニッケル濃度はＳＩＭＳ分析による測定値の最小
値で定義される。
０８が得られる。結晶化直後の横成長領域には約 5×10
18atoms/cm3の濃度でニッケルが残留していることがＳ
ＩＭＳ（質量二次分析）で確認されている。なお、ここ
でいうニッケル濃度はＳＩＭＳ分析による測定値の最小
値で定義される。
【００３５】次に、ニッケル添加工程で利用したマスク
絶縁膜１０４をそのまま再利用してゲッタリング工程の
ためのＰイオンを添加する。Ｐイオンの添加はイオンプ
ランテーション法またはプラズマドーピング法によれば
良い。
絶縁膜１０４をそのまま再利用してゲッタリング工程の
ためのＰイオンを添加する。Ｐイオンの添加はイオンプ
ランテーション法またはプラズマドーピング法によれば
良い。
【００３６】前者はＰイオンのみを質量分離して添加す
るのに対し、後者は質量分離を行わずにＰイオンを含む
化合物イオンも添加する点で異なる。なお、本実施例で
はコストパフォーマンスの有利なプラズマドーピング法
を用いる。本実施例ではプラズマドーピング用のガスと
してはＰＨ3（フォスフィン）を利用しているので、ゲ
ッタリング効果を阻害する様な元素は混入しない。
るのに対し、後者は質量分離を行わずにＰイオンを含む
化合物イオンも添加する点で異なる。なお、本実施例で
はコストパフォーマンスの有利なプラズマドーピング法
を用いる。本実施例ではプラズマドーピング用のガスと
してはＰＨ3（フォスフィン）を利用しているので、ゲ
ッタリング効果を阻害する様な元素は混入しない。
【００３７】本実施例のドーピング工程は加速電圧を 5
〜25ｋＶとし、ドーズ量を 1×1013〜 8×1015atoms/cm
2とすれば良い。この様な設定とすることで、Ｐイオン
の添加領域（以下、リン添加領域と呼ぶ）１１０には 5
×1019〜 2×1021atoms/cm3の濃度でＰイオンが添加さ
れる。（図１（Ｄ））
〜25ｋＶとし、ドーズ量を 1×1013〜 8×1015atoms/cm
2とすれば良い。この様な設定とすることで、Ｐイオン
の添加領域（以下、リン添加領域と呼ぶ）１１０には 5
×1019〜 2×1021atoms/cm3の濃度でＰイオンが添加さ
れる。（図１（Ｄ））
【００３８】本実施例の構成では、リン添加領域とニッ
ケル添加領域とが同一の領域となる。即ち、上述の濃度
を設定したのは、Ｐイオン濃度をリン添加領域１１０に
含まれるニッケル濃度（ 1×1019〜 5×1019atoms/cm3
程度）よりも１桁程度高く設定することが望まれるから
である。
ケル添加領域とが同一の領域となる。即ち、上述の濃度
を設定したのは、Ｐイオン濃度をリン添加領域１１０に
含まれるニッケル濃度（ 1×1019〜 5×1019atoms/cm3
程度）よりも１桁程度高く設定することが望まれるから
である。
【００３９】Ｐイオンの添加工程が終了したら、窒素雰
囲気中で 500〜700 ℃（代表的には600 ℃）、 2〜4hr
の加熱処理を行い、横成長領域１０８に残留していたニ
ッケルをリン添加領域１１０の方へと移動させる。こう
してＰイオンによりニッケル濃度が低減された横成長領
域１１１が得られる。（図１（Ｅ））
囲気中で 500〜700 ℃（代表的には600 ℃）、 2〜4hr
の加熱処理を行い、横成長領域１０８に残留していたニ
ッケルをリン添加領域１１０の方へと移動させる。こう
してＰイオンによりニッケル濃度が低減された横成長領
域１１１が得られる。（図１（Ｅ））
【００４０】以上の様にして、横成長領域１０８に残留
していたニッケルはリン添加領域（ニッケル添加領域と
も言える）１１０にゲッタリングされ、横成長領域１０
８から除去または低減される。本発明者らのＳＩＭＳ分
析によれば、横成長領域１１１に含まれるニッケル濃度
は 1×1018atoms/cm3以下（好ましくは 5×1017atoms/c
m3以下）にまで低減されていることが確認されている。
していたニッケルはリン添加領域（ニッケル添加領域と
も言える）１１０にゲッタリングされ、横成長領域１０
８から除去または低減される。本発明者らのＳＩＭＳ分
析によれば、横成長領域１１１に含まれるニッケル濃度
は 1×1018atoms/cm3以下（好ましくは 5×1017atoms/c
m3以下）にまで低減されていることが確認されている。
【００４１】ここで図２に示すデータはＳＩＭＳ分析に
よるニッケルの深さ方向の濃度プロファイルの代表的な
例である。横軸は深さを表し、縦軸はニッケル濃度を表
している。なお、サンプルとした結晶性珪素膜は50nmの
厚さである。
よるニッケルの深さ方向の濃度プロファイルの代表的な
例である。横軸は深さを表し、縦軸はニッケル濃度を表
している。なお、サンプルとした結晶性珪素膜は50nmの
厚さである。
【００４２】図２においてＡで示されるデータはＰイオ
ンを添加した領域を測定した結果であり、図１（Ｅ）の
１０７で示される領域に相当する。この領域はゲッタリ
ングサイトとして機能するため 5×1018atoms/cm3以上
の濃度でニッケルが検出される。
ンを添加した領域を測定した結果であり、図１（Ｅ）の
１０７で示される領域に相当する。この領域はゲッタリ
ングサイトとして機能するため 5×1018atoms/cm3以上
の濃度でニッケルが検出される。
【００４３】また、Ｂで示されるデータは横成長領域を
測定した結果であり、図１（Ｅ）の１０８で示される領
域に相当する。この横成長領域には予備実験の段階では
5×1018atoms/cm3の濃度でニッケルが残留していた
が、ゲッタリング工程によって5×1017atoms/cm3以下に
まで低減されていることが判る。
測定した結果であり、図１（Ｅ）の１０８で示される領
域に相当する。この横成長領域には予備実験の段階では
5×1018atoms/cm3の濃度でニッケルが残留していた
が、ゲッタリング工程によって5×1017atoms/cm3以下に
まで低減されていることが判る。
【００４４】なお、深さ 0.0〜0.02μｍまでは時折フラ
ットになるが、これは今回の測定における検出下限界を
意味しており、実際には 1×1017atoms/cm3以下にまで
低減されていると予想される。
ットになるが、これは今回の測定における検出下限界を
意味しており、実際には 1×1017atoms/cm3以下にまで
低減されていると予想される。
【００４５】以上の様なゲッタリング工程を終了した
ら、マスク絶縁膜１０４を除去し、結晶性膜と非晶質膜
とが混在する珪素膜をパターニングする。この時、リン
添加領域４１２は完全に除去することが望ましいが、少
なくともチャネル形成領域となる部分は横成長領域１１
１で構成する。
ら、マスク絶縁膜１０４を除去し、結晶性膜と非晶質膜
とが混在する珪素膜をパターニングする。この時、リン
添加領域４１２は完全に除去することが望ましいが、少
なくともチャネル形成領域となる部分は横成長領域１１
１で構成する。
【００４６】なお、後にソース／ドレイン領域となる部
分は、ニッケル濃度を上回る濃度でＰイオンを添加する
ことで十分に機能させることができる。従って、場合に
よってはリン添加領域４１２がソース／ドレイン領域に
含まれても構わない。
分は、ニッケル濃度を上回る濃度でＰイオンを添加する
ことで十分に機能させることができる。従って、場合に
よってはリン添加領域４１２がソース／ドレイン領域に
含まれても構わない。
【００４７】以上の様にして横成長領域１１１のみで構
成される活性層（島状の半導体層）１１２が完成する。
本実施例に示す構成とすることで、結晶化を助長するニ
ッケルを大幅に低減した結晶性珪素膜を得ることができ
る。（図１（Ｆ））
成される活性層（島状の半導体層）１１２が完成する。
本実施例に示す構成とすることで、結晶化を助長するニ
ッケルを大幅に低減した結晶性珪素膜を得ることができ
る。（図１（Ｆ））
【００４８】また、ニッケルを添加する際に利用したマ
スク絶縁膜をＰイオンを添加する際に再利用するので、
新たにＰイオン添加工程のためのマスクを設ける必要が
ない。従って、製造プロセスが簡略化され、製造歩留
り、スループットが向上して経済的な優れた効果が得ら
れる。
スク絶縁膜をＰイオンを添加する際に再利用するので、
新たにＰイオン添加工程のためのマスクを設ける必要が
ない。従って、製造プロセスが簡略化され、製造歩留
り、スループットが向上して経済的な優れた効果が得ら
れる。
【００４９】〔実施例２〕 本実施例では実施例１においてゲッタリングのための加
熱処理を行う前にレーザーアニールを行う構成について
説明する。
熱処理を行う前にレーザーアニールを行う構成について
説明する。
【００５０】レーザーアニールは瞬間的に珪素を溶融で
きる程度にまで温度を高めることができる。特に、パル
スレーザーの場合、珪素膜は１μｓ以下の短い時間に急
激な相変化を起こすので、熱力学的に不安定な状態とな
る。この状態ではニッケルが移動しやすく、ゲッタリン
グを容易に行うことが可能となる。
きる程度にまで温度を高めることができる。特に、パル
スレーザーの場合、珪素膜は１μｓ以下の短い時間に急
激な相変化を起こすので、熱力学的に不安定な状態とな
る。この状態ではニッケルが移動しやすく、ゲッタリン
グを容易に行うことが可能となる。
【００５１】これを利用して、レーザー光を照射した後
でファーネスアニールを行う構成とすると効果的にニッ
ケルをゲッタリングできるので有効である。ただし、マ
スクとなる絶縁膜を介してアニールするため、最適な処
理条件（レーザー光の波長、エネルギー強度等）を実験
的に決定しておく必要がある。
でファーネスアニールを行う構成とすると効果的にニッ
ケルをゲッタリングできるので有効である。ただし、マ
スクとなる絶縁膜を介してアニールするため、最適な処
理条件（レーザー光の波長、エネルギー強度等）を実験
的に決定しておく必要がある。
【００５２】レーザー光としてはＫｒＦ、ＡｒＦ、Ｘｅ
Ｃｌ等を励起ガスとするエキシマレーザー、ＣＯ2レー
ザーおよびＹＡＧレーザー等を利用することができる。
Ｃｌ等を励起ガスとするエキシマレーザー、ＣＯ2レー
ザーおよびＹＡＧレーザー等を利用することができる。
【００５３】〔実施例３〕 実施例１ではゲッタリングのための加熱処理としてファ
ーネスアニールを行う例を示したが、本実施例ではラン
プアニールを利用する例を示す。
ーネスアニールを行う例を示したが、本実施例ではラン
プアニールを利用する例を示す。
【００５４】ランプアニールによる加熱処理としてはＲ
ＴＡ（ラピッド・サーマル・アニール）が知られてい
る。これはハロゲンランプ等を用いた赤外光を試料に対
して照射し、薄膜を加熱する技術である。
ＴＡ（ラピッド・サーマル・アニール）が知られてい
る。これはハロゲンランプ等を用いた赤外光を試料に対
して照射し、薄膜を加熱する技術である。
【００５５】実施例１における加熱処理にＲＴＡを利用
すると、 700〜1100℃という高温アニール処理を数秒か
ら数分と短い時間で処理することができる。従って、フ
ァーネスアニールよりも高温処理ができるので触媒元素
のゲッタリング効果が向上する。また、処理時間もはる
かに短いのでスループットも大幅に向上する。
すると、 700〜1100℃という高温アニール処理を数秒か
ら数分と短い時間で処理することができる。従って、フ
ァーネスアニールよりも高温処理ができるので触媒元素
のゲッタリング効果が向上する。また、処理時間もはる
かに短いのでスループットも大幅に向上する。
【００５６】さらに、 700〜1100℃という高い温度によ
る加熱処理によって結晶性珪素膜の結晶粒界付近に存在
する珪素原子の再配列がなされ、結晶粒界の不活性化が
促進する。即ち、不対結合手の如き結晶欠陥が大幅に減
少してキャリアが捕獲される可能性が低くなり、全体的
な結晶性が著しく改善される。
る加熱処理によって結晶性珪素膜の結晶粒界付近に存在
する珪素原子の再配列がなされ、結晶粒界の不活性化が
促進する。即ち、不対結合手の如き結晶欠陥が大幅に減
少してキャリアが捕獲される可能性が低くなり、全体的
な結晶性が著しく改善される。
【００５７】〔実施例４〕 実施例１ではＰイオンを添加するための手段としてイオ
ンプランテーション法またはプラズマドーピング法を用
いる例を示したが、本実施例では気相法を利用する場合
の例について説明する。
ンプランテーション法またはプラズマドーピング法を用
いる例を示したが、本実施例では気相法を利用する場合
の例について説明する。
【００５８】本実施例では、図１（Ｄ）に示す状態にお
いて基板をＰＨ３ ガス中に曝し、ＣＶＤ法によりＰイ
オンを含む薄膜を堆積する。この時、ゲッタリングサイ
トとなる領域（図１（Ｄ）の１０７で示される領域）の
表面のみに上記薄膜が保持された状態となる。そして、
この状態で加熱処理を行うことでＰイオンによるニッケ
ルのゲッタリングを行うことができる。
いて基板をＰＨ３ ガス中に曝し、ＣＶＤ法によりＰイ
オンを含む薄膜を堆積する。この時、ゲッタリングサイ
トとなる領域（図１（Ｄ）の１０７で示される領域）の
表面のみに上記薄膜が保持された状態となる。そして、
この状態で加熱処理を行うことでＰイオンによるニッケ
ルのゲッタリングを行うことができる。
【００５９】〔実施例５〕 実施例４は気相法を用いる例を示したが、本実施例では
液相法を用いる場合の例について説明する。
液相法を用いる場合の例について説明する。
【００６０】本実施例では、図１（Ｄ）に示す状態にお
いてＰＳＧ（リンシリケイトガラス）を成膜する。成膜
方法は溶液塗布によるスピンコート法を用いる。この場
合も実施例３と同様にゲッタリングサイトとなる領域
（図１（Ｄ）の１０７で示される領域）の表面のみに上
記薄膜が保持された状態となる。そして、この状態で加
熱処理を行うことでＰＳＧ中に含まれたＰイオンにより
ニッケルがゲッタリングされる。
いてＰＳＧ（リンシリケイトガラス）を成膜する。成膜
方法は溶液塗布によるスピンコート法を用いる。この場
合も実施例３と同様にゲッタリングサイトとなる領域
（図１（Ｄ）の１０７で示される領域）の表面のみに上
記薄膜が保持された状態となる。そして、この状態で加
熱処理を行うことでＰＳＧ中に含まれたＰイオンにより
ニッケルがゲッタリングされる。
【００６１】〔実施例６〕 本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴ
とを相補的に組み合わせたＣＭＯＳ回路を作製する工程
例について説明する。
とを相補的に組み合わせたＣＭＯＳ回路を作製する工程
例について説明する。
【００６２】図３（Ａ）において、３０１はガラス基
板、３０２は下地膜、３０３はＮチャネル型ＴＦＴの活
性層、３０４はＰチャネル型ＴＦＴの活性層である。活
性層３０３、３０４は実施例１で説明した作製工程に従
って作製する。
板、３０２は下地膜、３０３はＮチャネル型ＴＦＴの活
性層、３０４はＰチャネル型ＴＦＴの活性層である。活
性層３０３、３０４は実施例１で説明した作製工程に従
って作製する。
【００６３】次に、プラズマＣＶＤ法または減圧熱ＣＶ
Ｄ法により酸化珪素膜を150 nmの厚さに成膜し、ゲイト
絶縁膜３０５を形成する。（図３（Ａ））
Ｄ法により酸化珪素膜を150 nmの厚さに成膜し、ゲイト
絶縁膜３０５を形成する。（図３（Ａ））
【００６４】次に、アルミニウムを主成分とする金属膜
を成膜し（図示せず）、パターニングによって後のゲイ
ト電極の原型を形成する。次いで、本発明者らによる特
開平7-135318号公報記載の技術を利用する。同公報記載
の技術を利用することで多孔質状の陽極酸化膜３０６、
３０７、緻密な陽極酸化膜３０８、３０９、ゲイト電極
３１０、３１１が形成される。
を成膜し（図示せず）、パターニングによって後のゲイ
ト電極の原型を形成する。次いで、本発明者らによる特
開平7-135318号公報記載の技術を利用する。同公報記載
の技術を利用することで多孔質状の陽極酸化膜３０６、
３０７、緻密な陽極酸化膜３０８、３０９、ゲイト電極
３１０、３１１が形成される。
【００６５】次に、ゲイト電極３１０、３１１、多孔質
状の陽極酸化膜３０６、３０７をマスクとしてゲイト絶
縁膜３０５をエッチングし、ゲイト絶縁膜３１２、３１
３を形成する。そしてその後、多孔質状の陽極酸化膜３
０６、３０７を除去する。こうしてゲイト絶縁膜３１
２、３１３の端部が露出した状態となる。（図３
（Ｂ））
状の陽極酸化膜３０６、３０７をマスクとしてゲイト絶
縁膜３０５をエッチングし、ゲイト絶縁膜３１２、３１
３を形成する。そしてその後、多孔質状の陽極酸化膜３
０６、３０７を除去する。こうしてゲイト絶縁膜３１
２、３１３の端部が露出した状態となる。（図３
（Ｂ））
【００６６】次に、Ｎ型を付与する不純物イオンをイオ
ンプランテーション法またはプラズマドーピング法を用
いて２回に分けて添加する。本実施例では、まず１回目
の不純物添加を高加速電圧で行い、ｎ-領域を形成す
る。
ンプランテーション法またはプラズマドーピング法を用
いて２回に分けて添加する。本実施例では、まず１回目
の不純物添加を高加速電圧で行い、ｎ-領域を形成す
る。
【００６７】この時、加速電圧が高いので不純物イオン
は露出した活性層表面だけでなく露出したゲイト絶縁膜
の端部の下にも添加される。このｎ-領域は後のＬＤＤ
領域（不純物濃度は 1×1018〜 1×1019atoms/cm3程
度）となる様にドーズ量を設定する。
は露出した活性層表面だけでなく露出したゲイト絶縁膜
の端部の下にも添加される。このｎ-領域は後のＬＤＤ
領域（不純物濃度は 1×1018〜 1×1019atoms/cm3程
度）となる様にドーズ量を設定する。
【００６８】さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+領域を形成する。この時は加速電圧が低い
のでゲイト絶縁膜がマスクとして機能する。また、この
ｎ+領域は後のソース／ドレイン領域となるのでシート
抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に
調節する。
で行い、ｎ+領域を形成する。この時は加速電圧が低い
のでゲイト絶縁膜がマスクとして機能する。また、この
ｎ+領域は後のソース／ドレイン領域となるのでシート
抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に
調節する。
【００６９】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域３１４、ドレイン領域３１５、低濃度不純物
領域３１６、チャネル形成領域３１７が形成される。な
お、この状態ではＰチャネル型ＴＦＴの活性層もＮチャ
ネル型ＴＦＴの活性層と同じ状態となっている。（図３
（Ｃ））
ソース領域３１４、ドレイン領域３１５、低濃度不純物
領域３１６、チャネル形成領域３１７が形成される。な
お、この状態ではＰチャネル型ＴＦＴの活性層もＮチャ
ネル型ＴＦＴの活性層と同じ状態となっている。（図３
（Ｃ））
【００７０】次に、Ｎチャネル型ＴＦＴを覆ってレジス
トマスク３１８を設け、Ｐ型を付与する不純物イオンの
添加を行う。この工程も前述の不純物添加工程と同様に
２回に分けて行う。ただし、この場合にはＮ型をＰ型に
反転される必要があるので前述のＮチャネル型ＴＦＴの
工程よりも２〜３倍程度の不純物イオンを添加しなくて
はならない。
トマスク３１８を設け、Ｐ型を付与する不純物イオンの
添加を行う。この工程も前述の不純物添加工程と同様に
２回に分けて行う。ただし、この場合にはＮ型をＰ型に
反転される必要があるので前述のＮチャネル型ＴＦＴの
工程よりも２〜３倍程度の不純物イオンを添加しなくて
はならない。
【００７１】この様にして、Ｐチャネル型ＴＦＴのソー
ス領域３１９、ドレイン領域３２０、低濃度不純物領域
３２１、チャネル形成領域３２２が形成される。（図３
（Ｄ））
ス領域３１９、ドレイン領域３２０、低濃度不純物領域
３２１、チャネル形成領域３２２が形成される。（図３
（Ｄ））
【００７２】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニールまたはランプアニー
ルにより不純物イオンの活性化およびイオン添加時の損
傷の回復を図る。
ーネスアニール、レーザーアニールまたはランプアニー
ルにより不純物イオンの活性化およびイオン添加時の損
傷の回復を図る。
【００７３】次に、層間絶縁膜３２３を 500nmの厚さに
形成する。層間絶縁膜３２３としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或い
はそれらの積層膜を用いることができる。
形成する。層間絶縁膜３２３としては酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或い
はそれらの積層膜を用いることができる。
【００７４】そして、コンタクトホールを形成してソー
ス配線３２４、３２５、ドレイン配線３２６を形成して
図３（Ｅ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
ス配線３２４、３２５、ドレイン配線３２６を形成して
図３（Ｅ）に示す状態を得る。最後に、水素雰囲気中で
熱処理を行い全体を水素化してＣＭＯＳ回路が完成す
る。
【００７５】本実施例で示すＣＭＯＳ回路はインバータ
回路とも呼ばれ、半導体回路を構成する基本回路であ
る。この様なインバータ回路を組み合わせたりすること
でＮＡＮＤ回路、ＮＯＲ回路の様な基本論理回路を構成
したり、さらに複雑なロジック回路をも構成することが
できる。
回路とも呼ばれ、半導体回路を構成する基本回路であ
る。この様なインバータ回路を組み合わせたりすること
でＮＡＮＤ回路、ＮＯＲ回路の様な基本論理回路を構成
したり、さらに複雑なロジック回路をも構成することが
できる。
【００７６】また、以上の様にして形成したＴＦＴはチ
ャネル形成領域３１７、３２２やその両端の接合部にニ
ッケル等の触媒元素を殆ど含まないため、その様な触媒
元素が電気特性に悪影響を与えることがない。従って、
信頼性の高いＴＦＴ、ＣＭＯＳ回路、さらには半導体回
路を構成することが可能である。
ャネル形成領域３１７、３２２やその両端の接合部にニ
ッケル等の触媒元素を殆ど含まないため、その様な触媒
元素が電気特性に悪影響を与えることがない。従って、
信頼性の高いＴＦＴ、ＣＭＯＳ回路、さらには半導体回
路を構成することが可能である。
【００７７】〔実施例７〕 本実施例では本発明をボトムゲイト型ＴＦＴに応用する
一例として、逆スタガ型ＴＦＴに適用する場合の例につ
いて説明する。
一例として、逆スタガ型ＴＦＴに適用する場合の例につ
いて説明する。
【００７８】図４（Ａ）において、４０１はガラス基
板、４０２は下地膜、４０３は導電性材料でなるゲイト
電極、４０４はゲイト絶縁膜、４０５は非晶質珪素膜、
４０６は後の触媒元素の添加工程でマスクとなる絶縁膜
である。また、マスク絶縁膜４０６には開口部４０７が
設けられている。
板、４０２は下地膜、４０３は導電性材料でなるゲイト
電極、４０４はゲイト絶縁膜、４０５は非晶質珪素膜、
４０６は後の触媒元素の添加工程でマスクとなる絶縁膜
である。また、マスク絶縁膜４０６には開口部４０７が
設けられている。
【００７９】なお、後の結晶化工程やゲッタリング工程
をファーネスアニールで行う場合には 500〜700 ℃の加
熱処理が行われるので、その温度に耐えうる材料をゲイ
ト電極４０３として使用する必要がある。勿論、レーザ
ーアニールやランプアニールを用いるのであれば使用可
能な材料の選択幅は広がる。
をファーネスアニールで行う場合には 500〜700 ℃の加
熱処理が行われるので、その温度に耐えうる材料をゲイ
ト電極４０３として使用する必要がある。勿論、レーザ
ーアニールやランプアニールを用いるのであれば使用可
能な材料の選択幅は広がる。
【００８０】そして、実施例１と同様のスピンコート法
により触媒元素（本実施例もニッケルを例にとる）を含
有した層４０８を形成する。（図４（Ａ））
により触媒元素（本実施例もニッケルを例にとる）を含
有した層４０８を形成する。（図４（Ａ））
【００８１】次に、結晶化のための加熱処理を行い、結
晶性珪素膜でなる横成長領域４０９を形成する。なお、
４１０は結晶性珪素膜でなるニッケル添加領域、４１１
は結晶化に至らなかった非晶質領域である。（図４
（Ｂ））
晶性珪素膜でなる横成長領域４０９を形成する。なお、
４１０は結晶性珪素膜でなるニッケル添加領域、４１１
は結晶化に至らなかった非晶質領域である。（図４
（Ｂ））
【００８２】次に、ニッケルをゲッタリングするための
元素（本実施例もリンを例にとる）を添加する。この
時、ニッケル添加領域４１０のみにＰイオンが添加され
て、リン添加領域４１２が形成される。（図４（Ｃ））
元素（本実施例もリンを例にとる）を添加する。この
時、ニッケル添加領域４１０のみにＰイオンが添加され
て、リン添加領域４１２が形成される。（図４（Ｃ））
【００８３】次に、ゲッタリングのための加熱処理を行
い、リン添加領域４１２に向かってニッケルを移動させ
てゲッタリングする。こうして、ニッケルが 5×1017at
oms/cm3以下にまで除去または低減された横成長領域４
１３が形成される。（図４（Ｄ））
い、リン添加領域４１２に向かってニッケルを移動させ
てゲッタリングする。こうして、ニッケルが 5×1017at
oms/cm3以下にまで除去または低減された横成長領域４
１３が形成される。（図４（Ｄ））
【００８４】次に、マスクとなった絶縁膜４０６を除去
し、横成長領域４１３をパターニングして活性層４１４
を形成する。そして、活性層４１４上に窒化珪素膜をパ
ターニングして形成されるチャネルストッパー４１５を
設ける。（図４（Ｅ））
し、横成長領域４１３をパターニングして活性層４１４
を形成する。そして、活性層４１４上に窒化珪素膜をパ
ターニングして形成されるチャネルストッパー４１５を
設ける。（図４（Ｅ））
【００８５】図４（Ｅ）の状態が得られたら、Ｎ型を呈
する結晶性珪素膜を形成してパターニングを施し、ソー
ス領域４１６およびドレイン領域４１７とを形成する。
さらに、ソース配線４１８、ドレイン配線４１９を形成
する。そして、最後に全体の水素化を行って図４（Ｆ）
に示す逆スタガ型ＴＦＴが完成する。
する結晶性珪素膜を形成してパターニングを施し、ソー
ス領域４１６およびドレイン領域４１７とを形成する。
さらに、ソース配線４１８、ドレイン配線４１９を形成
する。そして、最後に全体の水素化を行って図４（Ｆ）
に示す逆スタガ型ＴＦＴが完成する。
【００８６】この様に、絶縁ゲイト型の半導体装置であ
れば、その構造に拘わらず本発明を適用することが可能
である。
れば、その構造に拘わらず本発明を適用することが可能
である。
【００８７】〔実施例８〕 本実施例では本発明を適用したＴＦＴを用いて電気光学
装置を構成する場合の例を示す。なお、本実施例ではア
クティブマトリクス型液晶表示装置に適用する例を示す
が、他にもアクティブマトリクス型のＥＬ表示装置、Ｅ
Ｃ表示装置等に用いることもできる。
装置を構成する場合の例を示す。なお、本実施例ではア
クティブマトリクス型液晶表示装置に適用する例を示す
が、他にもアクティブマトリクス型のＥＬ表示装置、Ｅ
Ｃ表示装置等に用いることもできる。
【００８８】、図５に示すのはアクティブマトリクス型
液晶表示装置の断面を簡略化した図であり、ドライバー
回路やロジック回路を構成する領域にはＣＭＯＳ回路
を、画素マトリクス回路を構成する領域には画素ＴＦＴ
を示している。
液晶表示装置の断面を簡略化した図であり、ドライバー
回路やロジック回路を構成する領域にはＣＭＯＳ回路
を、画素マトリクス回路を構成する領域には画素ＴＦＴ
を示している。
【００８９】なお、実施例６でＣＭＯＳ回路の構造（Ｔ
ＦＴ構造）に関する説明を既に行ったので、本実施例で
は必要な箇所のみを説明することにする。
ＦＴ構造）に関する説明を既に行ったので、本実施例で
は必要な箇所のみを説明することにする。
【００９０】まず、実施例６に示したＣＭＯＳ回路の作
製工程に従って、図５の左側のＣＭＯＳ回路を完成す
る。この時、画素ＴＦＴの構造はＣＭＯＳ回路を構成す
るＴＦＴと基本的には同一構造である。勿論、画素ＴＦ
Ｔのみマルチゲイト構造にしたり、ＬＤＤ領域の長さを
変えたりすることもできるが、その場合は実施者が必要
に応じて変更すれば良い。
製工程に従って、図５の左側のＣＭＯＳ回路を完成す
る。この時、画素ＴＦＴの構造はＣＭＯＳ回路を構成す
るＴＦＴと基本的には同一構造である。勿論、画素ＴＦ
Ｔのみマルチゲイト構造にしたり、ＬＤＤ領域の長さを
変えたりすることもできるが、その場合は実施者が必要
に応じて変更すれば良い。
【００９１】ＣＭＯＳ回路の上には有機性樹脂膜でなる
層間絶縁膜５０１が設けられ、その上にはブラックマス
ク５０２が配置される。なお、本実施例ではブラックマ
スク５０２を画素マトリクス回路の上方のみに設けてい
るが、ＣＭＯＳ回路の上方に設ける構成としても良い。
層間絶縁膜５０１が設けられ、その上にはブラックマス
ク５０２が配置される。なお、本実施例ではブラックマ
スク５０２を画素マトリクス回路の上方のみに設けてい
るが、ＣＭＯＳ回路の上方に設ける構成としても良い。
【００９２】ブラックマスク５０２上には再び層間絶縁
膜５０３が設けられ、コンタクトホールを設けて画素電
極５０４が配置される。画素電極５０４は反射型表示装
置の場合にはアルミニウム膜の如き反射膜を、透過型表
示装置の場合にはＩＴＯの如き透明導電膜を用いれば良
い。そして、最上層に配向膜５０５を設けてアクティブ
マトリクス基板を構成する。アクティブマトリクス基板
とはＴＦＴが配置された側の基板を指す。
膜５０３が設けられ、コンタクトホールを設けて画素電
極５０４が配置される。画素電極５０４は反射型表示装
置の場合にはアルミニウム膜の如き反射膜を、透過型表
示装置の場合にはＩＴＯの如き透明導電膜を用いれば良
い。そして、最上層に配向膜５０５を設けてアクティブ
マトリクス基板を構成する。アクティブマトリクス基板
とはＴＦＴが配置された側の基板を指す。
【００９３】また、５０６は対向基板、５０７は透明導
電膜でなる対向電極、５０８は対向側の配向膜である。
この様な構成の対向基板と上述のアクティブマトリクス
基板との間に液晶層５０９を挟持して図５に示すアクテ
ィブマトリクス型液晶表示装置が構成される。
電膜でなる対向電極、５０８は対向側の配向膜である。
この様な構成の対向基板と上述のアクティブマトリクス
基板との間に液晶層５０９を挟持して図５に示すアクテ
ィブマトリクス型液晶表示装置が構成される。
【００９４】また、アクティブマトリクス型液晶表示装
置の外観を図６に簡略化して示す。図６において、６０
１はガラス基板、６０２は下地膜、６０３は画素マトリ
クス回路、６０４はソースドレイバー回路、６０５はゲ
イトドライバー回路、６０６はロジック回路である。
置の外観を図６に簡略化して示す。図６において、６０
１はガラス基板、６０２は下地膜、６０３は画素マトリ
クス回路、６０４はソースドレイバー回路、６０５はゲ
イトドライバー回路、６０６はロジック回路である。
【００９５】ロジック回路６０６は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するためにそれ以外の回路を指している。
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するためにそれ以外の回路を指している。
【００９６】〔実施例９〕 本実施例では、本発明を適用しうる半導体装置の一例と
して実施例８で示した様な電気光学装置を用いた応用製
品について図７を用いて説明する。本発明を利用した半
導体装置としてはビデオカメラ、スチルカメラ、ヘッド
マウントディスプレイ、カーナビゲーション、パーソナ
ルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話等）などが挙げられる。
して実施例８で示した様な電気光学装置を用いた応用製
品について図７を用いて説明する。本発明を利用した半
導体装置としてはビデオカメラ、スチルカメラ、ヘッド
マウントディスプレイ、カーナビゲーション、パーソナ
ルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話等）などが挙げられる。
【００９７】図７（Ａ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２００１、カメラ部２
００２、受像部２００３、操作スイッチ２００４、表示
装置２００５で構成される。本発明は表示装置２００５
に適用することができる。
ビルコンピュータ）であり、本体２００１、カメラ部２
００２、受像部２００３、操作スイッチ２００４、表示
装置２００５で構成される。本発明は表示装置２００５
に適用することができる。
【００９８】図７（Ｂ）はヘッドマウントディスプレイ
であり、本体２１０１、表示装置２１０２、バンド部２
１０３で構成される。本発明を表示装置２１０２に適用
することで大幅に装置の低価格化が図れる。
であり、本体２１０１、表示装置２１０２、バンド部２
１０３で構成される。本発明を表示装置２１０２に適用
することで大幅に装置の低価格化が図れる。
【００９９】図７（Ｃ）はカーナビゲーションシステム
であり、本体２２０１、表示装置２２０２、操作スイッ
チ２２０３、アンテナ２２０４で構成される。本発明は
表示装置２２０２に適用することができる。
であり、本体２２０１、表示装置２２０２、操作スイッ
チ２２０３、アンテナ２２０４で構成される。本発明は
表示装置２２０２に適用することができる。
【０１００】図７（Ｄ）は携帯電話であり、本体２３０
１、音声出力部２３０２、音声入力部２３０３、表示装
置２３０４、操作スイッチ２３０５、アンテナ２３０６
で構成される。本発明は表示装置２３０４に適用するこ
とができる。
１、音声出力部２３０２、音声入力部２３０３、表示装
置２３０４、操作スイッチ２３０５、アンテナ２３０６
で構成される。本発明は表示装置２３０４に適用するこ
とができる。
【０１０１】図７（Ｅ）はビデオカメラであり、本体２
４０１、表示装置２４０２、音声入力部２４０３、操作
スイッチ２４０４、バッテリー２４０５、受像部２４０
６で構成される。本発明は表示装置２４０２に適用する
ことができる。
４０１、表示装置２４０２、音声入力部２４０３、操作
スイッチ２４０４、バッテリー２４０５、受像部２４０
６で構成される。本発明は表示装置２４０２に適用する
ことができる。
【０１０２】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。
く、あらゆる分野の表示媒体に適用することが可能であ
る。
【０１０３】
【発明の効果】本発明を用いることで結晶化を助長する
触媒元素を利用して得た結晶性膜中から触媒元素を効率
的に除去または低減することができる。また、この処理
はガラスの耐熱温度以下で行われるので、低温プロセス
を踏襲することができる。
触媒元素を利用して得た結晶性膜中から触媒元素を効率
的に除去または低減することができる。また、この処理
はガラスの耐熱温度以下で行われるので、低温プロセス
を踏襲することができる。
【０１０４】また、触媒元素の添加工程で使用するマス
クと、周期表の１５族から選ばれた元素の添加工程で使
用するマスクとを共通化することで、製造プロセスが大
幅に簡略化される。そのため、スループット、歩留り等
が向上し、経済的に有益である。
クと、周期表の１５族から選ばれた元素の添加工程で使
用するマスクとを共通化することで、製造プロセスが大
幅に簡略化される。そのため、スループット、歩留り等
が向上し、経済的に有益である。
【０１０５】さらに、本発明を用いて得られた結晶性膜
は触媒元素の効果により結晶性が非常に優れ、かつ、ゲ
ッタリング処理によりその触媒元素が除去または低減さ
れている。そのため、半導体装置の活性層として利用し
た場合、優れた電気特性と高い信頼性とを備えた半導体
装置を得ることができる。
は触媒元素の効果により結晶性が非常に優れ、かつ、ゲ
ッタリング処理によりその触媒元素が除去または低減さ
れている。そのため、半導体装置の活性層として利用し
た場合、優れた電気特性と高い信頼性とを備えた半導体
装置を得ることができる。
【図１】 結晶性膜の形成工程を示す図。
【図２】 結晶性膜中のニッケル濃度を示す図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 ＴＦＴの作製工程を示す図。
【図５】 液晶表示装置の断面を示す図。
【図６】 液晶表示装置の上面を示す図。
【図７】 電子デバイスの一例を示す図。
１０１ ガラス基板 １０２ 下地膜 １０３ 非晶質珪素膜 １０４ 絶縁膜 １０５ 開口部 １０６ Ｎｉ含有層 １０７ ニッケル添加領域 １０８ 横成長領域 １０９ 非晶質領域 １１０ リン添加領域 １１１ ゲッタリング工程後の横成長領域 １１２ 島状の半導体層（活性層）
フロントページの続き (56)参考文献 特開 平８−264441（ＪＰ，Ａ) 特開 平６−333825（ＪＰ，Ａ) 特開 平１−281735（ＪＰ，Ａ) 特開 昭63−136531（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/322 H01L 21/336 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (7)
- 【請求項１】珪素を含む非晶質膜上に絶縁膜を選択的に
形成し、 前記絶縁膜をマスクとして前記珪素を含む非晶質膜に該
珪素を含む非晶質膜の結晶化を助長する触媒元素を選択
的に保持または添加し、 加熱処理により前記珪素を含む非晶質膜の一部を結晶化
して珪素を含む結晶性膜を形成し、 前記絶縁膜をそのままマスクとして前記珪素を含む結晶
性膜に周期表の１５族から選ばれた元素を選択的に保持
または添加し、 加熱処理により前記周期表の１５族から選ばれた元素を
保持または添加した領域に前記触媒元素を移動させる過
程を含むことを特徴とする半導体装置の作製方法。 - 【請求項２】珪素を含む非晶質膜上に絶縁膜を選択的に
形成し、 前記絶縁膜をマスクとして前記珪素を含む非晶質膜に該
珪素を含む非晶質膜の結晶化を助長する触媒元素を選択
的に保持または添加し、 加熱処理により前記珪素を含む非晶質膜の一部を結晶化
して珪素を含む結晶性膜を形成し、 前記絶縁膜をそのままマスクとして前記珪素を含む結晶
性膜に周期表の１５族から選ばれた元素を選択的に保持
または添加し、 加熱処理により前記周期表の１５族から選ばれた元素を
保持または添加した領域に前記触媒元素を移動させる過
程を含み、 前記触媒元素を選択的に保持または添加した領域と前記
周期表の１５族から選ばれた元素を保持または添加した
領域とは同一の領域であることを特徴とする半導体装置
の作製方法。 - 【請求項３】請求項１または請求項２において、前記触
媒元素としてＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｕから選ばれた元素が用いられることを特徴とする半導
体装置の作製方法。 - 【請求項４】請求項１または請求項２において、前記周
期表の１５族から選ばれた元素としてＰ、Ｎ、Ａｓ、Ｓ
ｂ、Ｂｉから選ばれた元素が用いられることを特徴とす
る半導体装置の作製方法。 - 【請求項５】請求項１または請求項２において、前記周
期表の１５族から選ばれた元素の添加は、イオンプラン
テーション法またはプラズマドーピング法により行われ
ることを特徴とする半導体装置の作製方法。 - 【請求項６】請求項５において、前記周期表の１５族か
ら選ばれた元素は 5×1019〜 2×1021atoms/cm3の濃度
で添加されることを特徴とする半導体装置の作製方法。 - 【請求項７】請求項１または請求項２において、前記触
媒元素の移動は５００〜７００℃で行われることを特徴
とする半導体装置の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065406A JP3032801B2 (ja) | 1997-03-03 | 1997-03-03 | 半導体装置の作製方法 |
| TW087102984A TW379360B (en) | 1997-03-03 | 1998-03-02 | Method of manufacturing a semiconductor device |
| KR1019980007819A KR100538893B1 (ko) | 1997-03-03 | 1998-03-03 | 반도체디바이스제조방법 |
| US09/034,041 US6165824A (en) | 1997-03-03 | 1998-03-03 | Method of manufacturing a semiconductor device |
| US09/532,166 US6479333B1 (en) | 1997-03-03 | 2000-03-21 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9065406A JP3032801B2 (ja) | 1997-03-03 | 1997-03-03 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247735A JPH10247735A (ja) | 1998-09-14 |
| JP3032801B2 true JP3032801B2 (ja) | 2000-04-17 |
Family
ID=13286124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9065406A Expired - Fee Related JP3032801B2 (ja) | 1997-03-03 | 1997-03-03 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3032801B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808968B2 (en) | 2001-02-16 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7639248B2 (en) | 2000-08-10 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US7736960B2 (en) | 2001-01-30 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Process for producing a photoelectric conversion device |
| US7796099B2 (en) | 2002-09-05 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
| US7821005B2 (en) | 2000-12-19 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| US7837792B2 (en) | 1995-08-02 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10104663A (ja) | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| TW386238B (en) | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JPH11160734A (ja) | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP4376979B2 (ja) | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4053136B2 (ja) | 1998-06-17 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6518594B1 (en) | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6489952B1 (en) | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US7235810B1 (en) | 1998-12-03 | 2007-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6380558B1 (en) | 1998-12-29 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| DE69942442D1 (de) | 1999-01-11 | 2010-07-15 | Semiconductor Energy Lab | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| US6576924B1 (en) | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| JP4731655B2 (ja) * | 1999-02-12 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6306694B1 (en) | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
| US6614083B1 (en) | 1999-03-17 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material and a semiconductor device having wiring using the material, and the manufacturing method |
| US6531713B1 (en) | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6858898B1 (en) | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| EP1041641B1 (en) | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6861670B1 (en) | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| TW518650B (en) | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| EP1049167A3 (en) | 1999-04-30 | 2007-10-24 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4298131B2 (ja) | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| TW517260B (en) * | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
| US6630977B1 (en) | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| EP2500941A3 (en) | 1999-06-02 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW483287B (en) | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW515109B (en) | 1999-06-28 | 2002-12-21 | Semiconductor Energy Lab | EL display device and electronic device |
| TW459275B (en) | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| JP2001092413A (ja) | 1999-09-24 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置および電子装置 |
| TW535454B (en) | 1999-10-21 | 2003-06-01 | Semiconductor Energy Lab | Electro-optical device |
| US6587086B1 (en) | 1999-10-26 | 2003-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP4562835B2 (ja) | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW484117B (en) | 1999-11-08 | 2002-04-21 | Semiconductor Energy Lab | Electronic device |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| US7232742B1 (en) | 1999-11-26 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film |
| TW525122B (en) | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| JP4727029B2 (ja) | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| TW587239B (en) | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7060153B2 (en) | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| DE20006642U1 (de) | 2000-04-11 | 2000-08-17 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto, Calif. | Optische Vorrichtung |
| US6577531B2 (en) | 2000-04-27 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW554637B (en) | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6992652B2 (en) | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| TW522374B (en) | 2000-08-08 | 2003-03-01 | Semiconductor Energy Lab | Electro-optical device and driving method of the same |
| US7180496B2 (en) | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US6562671B2 (en) | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| JP4689035B2 (ja) * | 2000-10-26 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| JP2002358031A (ja) | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP3942878B2 (ja) * | 2001-11-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI273539B (en) | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
| US6956234B2 (en) | 2001-11-30 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Passive matrix display device |
| US6911675B2 (en) | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| US7352133B2 (en) | 2002-08-05 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP5046464B2 (ja) * | 2002-12-18 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| JP4574127B2 (ja) | 2003-03-26 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 素子基板及び発光装置 |
| JP2004319538A (ja) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | 半導体装置の製造方法、集積回路、電子光学装置及び電子機器 |
| US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN102496346B (zh) | 2004-12-06 | 2015-05-13 | 株式会社半导体能源研究所 | 显示装置 |
| US7596024B2 (en) | 2006-07-14 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory |
| JP5711565B2 (ja) | 2010-02-26 | 2015-05-07 | 株式会社半導体エネルギー研究所 | 蓄電装置 |
| KR20110114089A (ko) | 2010-04-12 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| JP5859746B2 (ja) | 2010-05-28 | 2016-02-16 | 株式会社半導体エネルギー研究所 | 蓄電装置およびその作製方法 |
| KR101899374B1 (ko) | 2010-11-26 | 2018-09-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막, 반도체막의 형성 방법 및 축전 장치 |
-
1997
- 1997-03-03 JP JP9065406A patent/JP3032801B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7837792B2 (en) | 1995-08-02 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7639248B2 (en) | 2000-08-10 | 2009-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US7821005B2 (en) | 2000-12-19 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| US7736960B2 (en) | 2001-01-30 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Process for producing a photoelectric conversion device |
| US6808968B2 (en) | 2001-02-16 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7796099B2 (en) | 2002-09-05 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
| US8248330B2 (en) | 2002-09-05 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10247735A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032801B2 (ja) | 半導体装置の作製方法 | |
| KR100538893B1 (ko) | 반도체디바이스제조방법 | |
| US6893503B1 (en) | Method of manufacturing a semiconductor device | |
| JP3939399B2 (ja) | 半導体装置の作製方法 | |
| JP3830623B2 (ja) | 結晶性半導体膜の作製方法 | |
| JP3973723B2 (ja) | 半導体装置の作製方法 | |
| JP3974229B2 (ja) | 半導体装置の作製方法 | |
| US6133075A (en) | Semiconductor device and method of fabricating the same | |
| KR100515279B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3067949B2 (ja) | 電子装置および液晶表示装置 | |
| US6358766B1 (en) | Method of fabricating a semiconductor device | |
| JPH10335672A (ja) | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 | |
| KR19990013835A (ko) | 반도체 장치 제작 방법 | |
| JPH10229048A (ja) | 半導体装置の作製方法 | |
| JP2003303831A (ja) | 半導体装置およびその製造方法 | |
| JP4024341B2 (ja) | 半導体装置の作製方法 | |
| JPH1187732A (ja) | 半導体装置およびその作製方法 | |
| JP4090533B2 (ja) | 半導体装置の作製方法 | |
| JP4437523B2 (ja) | 半導体装置およびその作製方法 | |
| JP3857289B2 (ja) | 結晶性珪素膜の作製方法 | |
| JP3819249B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3830769B2 (ja) | 結晶性半導体膜の作製方法 | |
| JP2000164598A (ja) | 半導体装置の作製方法 | |
| JPH10214786A (ja) | 半導体装置の作製方法 | |
| JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |