JPH10229048A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH10229048A
JPH10229048A JP9048488A JP4848897A JPH10229048A JP H10229048 A JPH10229048 A JP H10229048A JP 9048488 A JP9048488 A JP 9048488A JP 4848897 A JP4848897 A JP 4848897A JP H10229048 A JPH10229048 A JP H10229048A
Authority
JP
Japan
Prior art keywords
silicon film
film
mask
region
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9048488A
Other languages
English (en)
Other versions
JP3976828B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04848897A priority Critical patent/JP3976828B2/ja
Priority to US09/025,586 priority patent/US6420246B1/en
Priority to KR1019980004710A priority patent/KR100513143B1/ko
Publication of JPH10229048A publication Critical patent/JPH10229048A/ja
Priority to US10/114,172 priority patent/US6949418B2/en
Priority to KR1020050019007A priority patent/KR100569050B1/ko
Priority to US11/187,845 priority patent/US7186597B2/en
Priority to US11/680,660 priority patent/US7374978B2/en
Application granted granted Critical
Publication of JP3976828B2 publication Critical patent/JP3976828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01D—HARVESTING; MOWING
    • A01D34/00—Mowers; Mowing apparatus of harvesters
    • A01D34/835—Mowers; Mowing apparatus of harvesters specially adapted for particular purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01D—HARVESTING; MOWING
    • A01D34/00—Mowers; Mowing apparatus of harvesters
    • A01D34/01—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus
    • A01D34/412—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters
    • A01D34/63—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis
    • A01D34/64—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis mounted on a vehicle, e.g. a tractor, or drawn by an animal or a vehicle
    • A01D34/66—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis mounted on a vehicle, e.g. a tractor, or drawn by an animal or a vehicle with two or more cutters
    • A01D34/661—Mounting means
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01D—HARVESTING; MOWING
    • A01D34/00—Mowers; Mowing apparatus of harvesters
    • A01D34/01—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus
    • A01D34/412—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters
    • A01D34/63—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis
    • A01D34/64—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis mounted on a vehicle, e.g. a tractor, or drawn by an animal or a vehicle
    • A01D34/66—Mowers; Mowing apparatus of harvesters characterised by features relating to the type of cutting apparatus having rotating cutters having cutters rotating about a vertical axis mounted on a vehicle, e.g. a tractor, or drawn by an animal or a vehicle with two or more cutters
    • A01D34/664—Disc cutter bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 結晶化を助長する触媒元素を用いて固相成長
により得た結晶性珪素膜から、触媒元素を除去する方法
を提供する。 【解決手段】 触媒元素を有する結晶性珪素膜に選択的
にマスクを形成し、このマスクを覆って、非晶質珪素膜
を形成する。さらに、非晶質珪素膜と、結晶性珪素膜の
うちマスクで覆われていない部分に燐を注入する。そし
て、ラピッド・サーマル・アニール（ＲＴＡ）法によ
り、珪素膜を加熱すると、非晶質珪素膜の存在によっ
て、均質に高温となり、その結果、結晶性珪素膜のうち
マスクで覆われた部分も十分に加熱され、該部分の触媒
元素はゲッタリング能力の大きい燐の注入された非晶質
の部分に移動する。かくして、マスクで覆われた部分の
珪素膜の触媒元素濃度は低下し、これを用いて半導体デ
バイスを作製する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
結晶性を有する珪素膜または結晶性を有する珪素化合物
膜（例えば、ＳｉＧｅ半導体）の作製方法に関する。本
明細書で開示する発明は、例えば、薄膜トランジスタの
作製に利用することができる。
【０００２】
【従来の技術】薄膜半導体を用いた薄膜トランジスタ
（以下ＴＦＴ等）が知られている。これは、基板上に薄
膜半導体、特に珪素半導体膜を形成し、この薄膜半導体
を用いて構成されるものである。ＴＦＴは、各種集積回
路に利用されているが、特にアクティブマトリックス型
の液晶表示装置の各画素の設けられたスイッチング素
子、周辺回路部分に形成されるドライバー素子として注
目されている。また、多層構造集積回路（立体ＩＣ）に
も不可欠の技術として注目されている。
【０００３】ＴＦＴに利用される珪素膜としては、非晶
質珪素膜を用いることが簡便であるが、その電気的特性
は半導体集積回路に用いられる単結晶半導体のものに比
較するとはるかに低いという問題がある。このため、ア
クティブマトリクス回路のスイッチング素子のような限
られた用途にしか用いられなかった。ＴＦＴの特性向上
のためには、結晶性を有する珪素薄膜を利用すればよ
い。
【０００４】単結晶珪素以外で、結晶性を有する珪素膜
は、多結晶珪素、ポリシリコン、微結晶珪素等と称され
ている。このような結晶性を有する珪素膜を得るために
は、まず非晶質珪素膜を形成し、しかる後に加熱（熱ア
ニール）によって結晶化させればよい。この方法は、固
体の状態を保ちつつ非晶質状態が結晶状態に変化するの
で、固相成長法と呼ばれる。
【０００５】しかしながら、珪素の固相成長において
は、加熱温度が６００℃以上、時間は１０時間以上が必
要であり、基板として安価なガラス基板を用いることが
困難であるという問題がある。例えばアクティブ型の液
晶表示装置に用いられるコーニング７０５９ガラスはガ
ラス歪点が５９３℃であり、基板の大面積化を考慮した
場合、６００℃以上の熱アニールを長時間おこなうこと
には問題がある。
【０００６】このような問題に対して、本発明者らの研
究によれば、非晶質珪素膜の表面にニッケルやパラジウ
ム等のある種の金属元素を微量に堆積させ、しかる後に
加熱することで、５５０℃、４時間程度の処理時間で結
晶化を行なえることが判明している。もちろん、６００
℃、４時間のアニールであれば、より結晶性の優れた珪
素膜が得られる。（特開平６−２４４１０３）
【０００７】上記のような微量な元素（結晶化を助長す
る金属元素）を導入するには、スパッタリング法によっ
て、金属元素もしくはその化合物の被膜を堆積する方法
（特開平６−２４４１０４）、スピンコーティングのご
とき手段によって金属元素もしくはその化合物の被膜を
形成する方法（特開平７−１３０６５２）、金属元素を
含有する気体を熱分解、プラズマ分解等の手段で分解し
て、被膜を形成する方法（特開平７−３３５５４８）等
の方法があり、それぞれの特徴に応じて使い分ければよ
い。
【０００８】また、金属元素の導入を特定の部分に選択
的におこない、その後、加熱することにより、金属元素
の導入された部分から周囲へ、結晶成長を広げること
（ラテラル成長法もしくは横成長法）もできる。このよ
うな方法で得られた結晶珪素は、結晶化の方向性がある
ので、方向性に応じて極めて優れた特性を示す。
【０００９】さらに、金属元素を用いた結晶化工程の
後、レーザー光等の強光の照射により、さらに結晶性の
改善をおこなうことも有効である（特開平７−３０７２
８６）。また、上記の横成長法においては、それに続い
て熱酸化をおこなうことも有効である（特開平７−６６
４２５）。
【００１０】このように金属元素を用いて結晶化をおこ
なうと、より低い温度で、より短時間で、より質のよい
結晶性珪素膜が得られた。加熱処理の温度は、非晶質珪
素膜の種類にも強く依存するが、４５０〜６５０℃が好
ましく、特に、５５０〜６００が好ましかった。
【００１１】しかしながら、この方法における最大の問
題は、金属元素の除去であった。珪素膜中に導入された
金属元素は電気特性・信頼性に悪影響を及ぼすことが無
視できない。特に、金属元素を用いた結晶化の工程にお
いては、その機構において、金属元素は主として導電性
の珪化物として、被膜中に残存するため、欠陥の大きな
原因となる。
【００１２】
【発明が解決しようとする課題】一般に金属元素（特
に、ニッケルやパラジウム、白金、銅、銀、金）は、結
晶欠陥や燐等により捕獲できることが知られている。例
えば、特開平８−３３０６０２には、珪素膜にゲイト電
極をマスクとして燐イオンを注入し、その後、熱アニー
ル（炉アニール）もしくは光アニール（レーザーアニー
ル等）することにより、珪素膜に含まれる金属元素をソ
ース、ドレイン領域に移動させた後、固定化（ゲッタリ
ング）し、チャネル形成領域の金属元素の濃度を低減せ
しめる技術が開示されている。
【００１３】特開平８−３３０６０２では、燐はソー
ス、ドレインに注入され、その際、珪素膜は非晶質化
し、結晶欠陥が増大するので、燐と結晶欠陥により、金
属元素がゲッタリングできる。ここで、燐を注入する領
域としては、ソース、ドレインに限らずに、少なくとも
チャネル形成領域を設ける部分以外であれば、いかなる
場所においても可能であり、燐の注入された部分からの
距離による程度の差はあれ金属元素が除去できることは
当業者には自明である。
【００１４】ゲッタリングをおこなうには、金属元素
が、燐の注入された領域まで移動できるだけの十分な時
間のアニールが必要である。したがって、その目的には
熱アニールが好ましい。しかしながら、ゲッタリングに
有効なアニール温度は（金属元素の種類にも依存する
が）、一般に６００℃以上であり、かような温度の処理
を長時間おこなうことは、基板の変形の可能性を高め、
以後のフォトリソグラフィー工程でマスクズレを生じる
要因となる。
【００１５】したがって、光アニールが好ましいのであ
るが、特開平８−３３０６０２では、光アニールの光源
については特に議論されておらず、実施例ではエキシマ
ーレーザーが用いられる記述がある。しかしながら、エ
キシマレーザーのパルス幅は１００ｎｓｅｃ以下であ
り、かような短時間の光照射では、ゲッタリングが十分
におこなえないことが実験的に判明している。
【００１６】本明細書で開示する発明は、上記の問題点
に鑑みてなされたもので、光アニールの好適な条件を提
示し、よって、触媒元素を除去するのに有効な方法を提
供するものである。
【００１７】
【課題を解決するための手段】本発明は、金属元素を除
去しようとする領域を光アニールにより、十分な時間十
分な温度に加熱することを基本的な思想とする。十分な
時間の加熱に関しては、公知のラピッド・サーマル・ア
ニール（ＲＴＡ）法が好ましい。
【００１８】ＲＴＡを利用した場合、温度にも依存する
が、１秒から１０分の加熱により高いゲッタリング効率
を得ることができる。しかも、この方法によれば、基板
を直接、加熱することなく、特定の材料のみを加熱でき
る。さらに、この加熱工程は、ゲッタリング作用だけで
なく、結晶性の改善という効果も有する。
【００１９】珪素の結晶化を助長する金属元素を利用し
て得られた結晶性珪素膜は、多結晶状態となっている。
ＲＴＡを行うと、粒界に存在する不対結合手の数が減少
し、粒界が不活性化される。これは、デバイスを作製し
た場合における素子特性を向上させる上で有用なことと
なる。
【００２０】しかしながら、燐の注入された領域は、非
晶質であり、また、燐が存在するため吸光性が高く、光
アニール（レーザーアニール）により十分に加熱される
のに対し、肝心の触媒元素を除去する領域は、結晶性の
ため透光性が高いので十分に加熱されないという問題が
ある。
【００２１】燐の注入された領域は非晶質であるので、
結晶性である金属元素を除去すべき領域よりも吸光性が
高い。よって、燐の注入された部分の温度が、金属元素
を除去すべき領域の温度よりも高くなってしまう。この
結果、前者から後者に移動する金属元素の量が、後者か
ら前者へ移動する金属元素の量に比較して無視できず、
ゲッタリングの効率が低下してしまう。
【００２２】もちろん、前者は金属元素を捕獲する燐や
欠陥が多量に存在するので、金属元素の多くはそれらに
固定化されるが、それでも、上述のような状態では、い
くらかのものは移動可能となってしまう。結論として
は、金属元素を除去すべき領域の温度は、燐の注入され
た領域の温度と同程度でないと十分な効果がない。
【００２３】本明細書で開示する発明では、珪素膜全面
を吸光性の高い非晶質珪素膜で覆うことによりＲＴＡが
行われる工程において、効果的にエネルギーを吸収さ
せ、珪素膜全体を十分に高い温度にする。即ち、ゲッタ
リングがされるべき領域も燐がドーピングされた領域も
均一に加熱した状態とする。このようにすることによ
り、燐がドーピングされた領域へと高い効率でもってニ
ッケルを移動させることができる。即ち、ニッケルのゲ
ッタリングを高い効率でもって行うことができる。特
に、非晶質珪素膜には燐等の１５族の元素を含有せしめ
ると、より吸光性が高くなり、さらに好ましい。また、
特開平８−２１３３１６にも開示されているように、非
晶質珪素膜自体にも、その欠陥によりゲッタリング能力
があるので、その効果も重ねて得ることができる。
【００２４】上記の思想を実現するために、本明細書で
開示する発明は、珪素の結晶化を助長する金属元素を利
用して得られた結晶性珪素膜上に選択的にマスクを形成
する工程と、結晶性珪素膜のうち、該工程においてマス
クされなかった領域に１５族の元素を加速注入する工程
と、前記マスクおよび結晶性珪素膜を覆って、非晶質珪
素膜を形成する工程と、強光を照射し、前記結晶性珪素
膜を高温に加熱し、前記金属元素を前記マスクされた膜
の領域から他部に移動させる（ＲＴＡ）工程と、を有す
る。
【００２５】また、本明細書で開示する他の発明は、珪
素の結晶化を助長する金属元素を利用して得られた結晶
性珪素膜上にマスクを形成する工程と、前記マスクおよ
び結晶性珪素膜を覆って、非晶質珪素膜を形成する工程
と、１５族の元素を加速注入する工程と、強光を照射
し、前記珪素膜を高温に加熱し、前記金属元素を前記マ
スクされた膜の領域から他部に移動させる（ＲＴＡ）工
程と、を有する。
【００２６】本明細書で開示する発明で重要なものは、
非晶質珪素膜の厚さである。非晶質珪素膜の厚さとして
は、１０００Å以上が好ましい。あまりに薄いと、吸光
性が不十分である。さらに、ＲＴＡ工程において、光の
照射が基板上方より行われるのであれば、あまりに厚い
と熱の伝導が不十分であるので、５０００Å以下とする
とよい。
【００２７】同様に、非晶質珪素膜と結晶性珪素膜の間
に設けるマスクもあまりに厚いと熱伝導が良くないので
２０００Å以下とすることが好ましい。マスクと結晶性
珪素膜の間には、密着性を向上させる目的で酸化珪素等
の薄い（１０〜１００Å）膜を設けてもよい。
【００２８】なお、マスクの材料は、結晶性珪素膜の下
地と異なる材料とすることが好ましい。これは、ゲッタ
リングが終了した後、既に、燐の注入された部分の珪素
膜は存在せず、マスクと下地が同じ材料であると、マス
クをエッチングする際に下地もエッチングされるからで
ある。ＲＴＡの際の光の照射方向は、基板下方（裏面）
からでもよい。
【００２９】本発明においては、金属元素を除去すべき
部分の珪素膜が６００〜１２００℃、好ましくは７００
〜１０００℃となるようにする。ＲＴＡ法では、光を吸
収する部分が集中的に加熱されるので、基板自身の温度
は、上記よりもはるかに低いものとなる。従って、ＲＴ
Ａによる基板への影響は無視できる。
【００３０】金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
ばれた一種または複数種類の元素を利用することができ
る。特にＮｉを利用することが、再現性や効果の点で最
も好ましい。また、燐以外には、Ｎ、Ａｓ、Ｓｂ、Ｂｉ
等の１５族の元素を利用することができる。しかし、最
も高い効果を得ることができるのはＰ（燐）を用いた場
合である。特に結晶化を助長する金属元素として、ニッ
ケルを利用した場合には、燐を利用することが最も好ま
しい。これは、ニッケルと燐との化合物が、Ｎｉ3 Ｐ、
Ｎｉ5 Ｐ2 、Ｎｉ2 Ｐ、Ｎｉ3 Ｐ2 、Ｎｉ2 Ｐ3 、Ｎｉ
Ｐ2 、ＮｉＰ3 で示されるように多様な状態で、しかも
非常に安定な状態で存在するからである。即ち、ニッケ
ルと燐とは、結合し易く、しかもその結合状態は非常に
安定であるからである。
【００３１】なお、ゲッタリングの際には、珪素膜中の
粒界が、金属元素の移動の障害となる。一般に、固相成
長直後の珪素膜においては、粒界に金属元素が、珪化物
として析出し、結果的に粒界が成長するが、このような
珪化物においては熱力学的に安定であるので（そもそ
も、粒界に金属元素が析出するのは、その方が熱力学的
に安定なためである）、この部分から金属元素が移動し
にくい。さらに、他の部分から移動してきた金属元素を
捕獲して固定化するという問題を起こす。
【００３２】これに対し、固相成長により結晶化した珪
素膜にパルスレーザー光を照射してレーザーアニール処
理をおこなうと、粒界に金属元素が析出する傾向は大幅
に低下する。これは、（特にパルス幅１μｓｅｃ以下
の）パルスレーザーアニールが熱力学的に安定化するの
には余りにも短時間の処理であるため、粒界の成長も不
十分である。すなわち、パルスレーザーアニール後の珪
素膜においては、多くの金属元素は珪素膜に分散して存
在している。そのため、これらの金属元素は非常に動き
やすく、かつ、金属元素を捕獲する大きな粒界も少ない
ので、ゲッタリングが効率的におこなえる。
【００３３】本発明においては、１５族の濃度は、金属
元素の濃度より１桁以上高くすることが好ましい。好ま
しくは、５×１０19〜２×１０21原子／ｃｍ3 という高
濃度となるようにする。また、１５族の注入の際に、同
時に水素や酸素、窒素、炭素を１×１０19〜１×１０21
原子／ｃｍ3 注入してもよい。これらの元素が多量に存
在するとＲＴＡの際の結晶化を阻害するため、１５族の
注入された部分の欠陥の量を維持できる。また、炭素、
窒素、酸素の濃度が高いと珪素膜の透明度を高め、燐の
注入された部分の吸光を低下させ、該部分の加熱を抑制
できる。
【００３４】非晶質珪素膜の成膜時に、予め１５族元素
を添加してもよいが、その場合にも、その濃度は上記の
範囲とすることが好ましい。本発明においては、ゲッタ
リングは珪素膜のエッチングによるトランジスタの活性
層の画定工程の前もしくは同時におこなわれる点に特徴
を有する。
【００３５】
【実施例】
〔実施例１〕本実施例では、ガラス基板上の結晶性を有
する珪素膜を形成する例を示す。図１を用いて、金属元
素（ここではニッケルを用いる）を導入し、結晶化した
後、該金属元素をゲッタリングし、活性層を画定する工
程までを説明する。
【００３６】まず、厚さ１０００〜５０００Å、例え
ば、２０００Åの酸化珪素膜（図示せず）がスパッタリ
ング法やプラズマＣＶＤ法によって形成された基板１１
上に、非晶質珪素膜１２をプラズマＣＶＤ法やＬＰＣＶ
Ｄ法によって形成する。ここでは、プラズマＣＶＤ法に
よって非晶質珪素膜１２を５００Åの厚さに成膜した。
そして、汚れ及び自然酸化膜を取り除くためにフッ酸処
理をおこなった。
【００３７】非晶質珪素膜以外には、珪素化合物の非晶
質半導体膜、例えばＳｉx Ｇｅ1-xで示されるような化
合物半導体を利用することもできる。次にニッケルの超
薄膜を形成した。本実施例では、スピンコーティング法
による方法を採用した。詳細な条件は、特開平７−１３
０６５２の実施例１に示してある。すなわち、厚さ１０
〜５０Åの酸化珪素膜（図示せず）を酸素雰囲気中で紫
外光（低圧水銀ランプ）を５分照射して得た。
【００３８】そして、ニッケル濃度が１００ｐｐｍであ
る酢酸ニッケル溶液２ｍｌを、基板上に滴下し、この状
態を保持し、さらに、スピナーを用いてスピンドライ
（２０００ｒｐｍ、６０秒）をおこなった。かくして、
酢酸ニッケルの超薄膜１３が形成された。酢酸ニッケル
薄膜は、極めて薄いので、連続的な膜でない可能性もあ
るが、結果には何ら問題はない。（図１（Ａ））
【００３９】その後、固相成長（結晶化）の工程に移
る。すなわち、基板を窒素雰囲気の５５０〜６００℃、
例えば、６００℃に加熱するように設定し、この状態で
放置した。酢酸ニッケルは３００℃程度で熱分解して、
ニッケルとなり、さらに４５０℃以上で、触媒としての
機能を呈し、非晶質珪素膜の結晶化が進行した。必要な
時間、例えば４時間だけ放置して結晶化した珪素膜１４
を得ることができた。（図１（Ｂ））
【００４０】次に、フッ酸処理により先に形成した表面
の酸化珪素膜を除去した。そして、珪素膜上に、窒化珪
素膜（厚さ１０００Å）をプラズマＣＶＤ法により成膜
した。なお、窒化珪素膜は組成によっては応力が非常に
強いため、剥離しやすい。この問題を解決するために
は、組成（特に水素の濃度）を変更するか、結晶性珪素
膜１４と窒化珪素膜の間に、厚さ１０〜１００Åの酸化
珪素膜を形成するとよい。
【００４１】その後、窒化珪素膜をエッチングして、マ
スク１５を形成した。次に、このマスク１５を用いて、
マスクで被覆されていない領域に燐イオンを注入した。
この工程にはイオンドーピング法（プラズマドーピング
法）を用いた。これは、低圧（１０-5Ｔｏｒｒ程度）の
電離したドーピングガス（この場合は、水素で希釈した
フォスフィン（ＰＨ3 ））に高い電圧を印加して加速す
るものである。
【００４２】加速電圧は５〜２５ｋＶとし、ドーズ量
は、１×１０13〜８×１０15原子／ｃｍ2 、例えば、１
×１０15原子／ｃｍ2 とする。燐が珪素膜に均一に分布
していると仮定すれば、その濃度は、約７×１０19原子
／ｃｍ3 となる。かくして、燐の注入された領域１６が
得られた。（図１（Ｃ））
【００４３】次に、プラズマＣＶＤ法により、厚さ２０
００Åの非晶質珪素膜１７を成膜した。本実施例では、
意図的に不純物の添加されていない非晶質珪素膜を用い
たが、原料ガス中にフォスフィン等を混入することによ
り、適量の燐を添加してもよい。（図１（Ｄ））
【００４４】その後、ＲＴＡ法により結晶性珪素膜１
４、非晶質珪素膜１７およびマスク１５を加熱した。本
実施例では、最高温度を８００℃、その加熱時間を１分
とした。光は基板上方より照射した。この工程によっ
て、マスクの下方の珪素膜領域１８（該領域は真性であ
る）に存在していた金属元素は、水平方向に移動し、燐
の注入された領域１６にゲッタリングされる。（図１
（Ｅ））
【００４５】次に、非晶質珪素膜１７および結晶性珪素
膜１４のうち、燐の注入された領域１６を除去した。こ
のエッチングに際しては、窒化珪素のマスク１５がエッ
チングストッパーになるようにエッチング条件を選択す
る。この結果、結晶性珪素膜１４のうちマスクの下の部
分１８は残存する。（図１（Ｆ））
【００４６】最後に、マスク１５を除去し、さらに、マ
スクの下の部分の結晶性珪素膜１８の一部をエッチング
してトランジスタの活性層１９を形成した。マスク１５
の除去に際しては、マスク（窒化珪素）と下地（酸化珪
素）の材料が異なるので、マスクのみをエッチングする
エッチング条件でおこなうことにより、下地には大して
ダメージが与えられない。
【００４７】なお、活性層１９の画定の際には、燐の注
入された領域１６から距離ｘだけ離れた部分までもエッ
チングした。これは、ＲＴＡ工程等における燐の拡散の
影響が活性層に及ぶことを防止するためである。（図１
（Ｇ）） 上記の工程により、結晶化し、かつ、ニッケル濃度の低
下した活性層１９を得た。
【００４８】〔実施例２〕本実施例は、実施例１に示す
作製方法において、金属元素の被膜形成前に、窒化珪素
膜のマスクを設け、この窒化珪素膜をマスクとして選択
的にニッケルを導入し、固相成長をおこなうことによっ
て、横方向の結晶化をおこない、さらに、燐の注入をお
こなってニッケルを除去する例である。図２に本実施例
における作製工程の概略を示す。
【００４９】まず、厚さ１０００〜５０００Åの酸化珪
素膜（図示せず）を形成したガラス基板２１上に、プラ
ズマＣＶＤ法もしくは減圧ＣＶＤ法によって、非晶質珪
素膜２２を厚さ５００〜１０００Åに形成した。
【００５０】さらに、マスク膜となる窒化珪素膜２３を
１０００Å以上、ここでは１２００Åの厚さに、プラズ
マＣＶＤ法によって成膜した。この窒化珪素膜２３の膜
厚については、発明者等の実験によると５００Åでも問
題がないことを確認している。しかし、ピンホール等の
存在によって、意図しない箇所にニッケルが導入される
ことを防ぐため、窒化珪素膜２３の厚さはここでは更に
余裕を持たせた。なお、窒化珪素膜の応力緩和のため
に、その下に酸化珪素膜を設けてもよい。
【００５１】そして通常のフォトリソパターニング工程
によって、必要とするパターンに窒化珪素膜２３をエッ
チングし、ニッケル導入のための窓２４を形成した。
（図２（Ａ）） このような加工をおこなった基板上に、実施例１と同様
に、スピンコーティング法により、目的とする厚さの酢
酸ニッケル超薄膜２５を堆積した。（図２（Ｂ））
【００５２】引き続き、５５０℃（窒素雰囲気）、８時
間の加熱処理を施すことにより、非晶質珪素膜２２の結
晶化をおこなった。この際、まず、酢酸ニッケル膜が非
晶質珪素膜と密着した部分２６において、結晶化が始ま
った。その後、結晶化はその周囲へ進行し、マスク膜２
３で覆われた領域２７でも結晶化がおこなわれた。
【００５３】本実施例のごとき、横方向の結晶化をおこ
なった場合には、大きくわけて３つの性質の異なる領域
が得られる。第１はニッケル膜が非晶質珪素膜と密着し
ていた領域で、図２（Ｃ）では２６で示される領域であ
る。この領域は、熱アニール工程の最初の段階で結晶化
する。この領域をタテ成長領域と称する。この領域で
は、比較的ニッケル濃度が高く、また、結晶化の方向の
そろっておらず、その結果、珪素の結晶性がそれほど優
れないため、フッ酸その他の酸に対するエッチングレー
トが比較的大きい。
【００５４】第２は横方向の結晶化のおこなわれた領域
で、図２（Ｃ）では２７で示される。この領域をヨコ成
長領域と称する。この領域は結晶化の方向がそろってお
り、ニッケル濃度も比較的低く、デバイスに用いるには
好ましい領域である。第３は横方向の結晶化の及ばなか
った非晶質領域である。
【００５５】次に、窒化珪素膜２３を、さらにエッチン
グして、マスク２８を形成した。窒化珪素のマスク２３
をエッチングする際には、ウェットエッチングを採用し
た場合には、エッチャントによっては開孔部２４の珪素
膜２６が激しくエッチングされる場合もある。
【００５６】これは、該部分のニッケルの濃度が高いた
めである。このことは、珪素膜中から、積極的にニッケ
ルを排除するという意味で好ましいが、下地膜や基板に
も影響が及ぶという問題点もある。もし、後者がさして
問題とならないのならば、積極的にニッケル（この場
合、ニッケルは主として珪化ニッケルという形態で存在
する）をエッチングする工程を採用してもよい。
【００５７】次に、プラズマＣＶＤ法により、厚さ２０
００Åの非晶質珪素膜２９を成膜した。本実施例では、
非晶質珪素膜２９には、意図的に導電性を付与するよう
な元素は添加しなかった。（図２（Ｄ））
【００５８】次に、イオンドーピング法を用いて燐イオ
ンを注入した。ドーピングガスは、水素で５％に希釈し
たフォスフィン（ＰＨ3 ）を用い、加速電圧は１０ｋＶ
とし、ドーズ量は８×１０14原子／ｃｍ2 とした。燐が
珪素膜に均一に分布していると仮定すれば、その濃度
は、約１×１０20原子／ｃｍ3 となる。かくして、非晶
質珪素膜２９、および、マスク２８で覆われていない部
分の結晶性珪素膜が燐の注入された領域３０となった。
マスク下の結晶性珪素膜３１には燐は注入されない。
（図２（Ｅ））
【００５９】その後、ＲＴＡ法により結晶性珪素膜２
７、非晶質珪素膜２９およびマスク２８を加熱した。Ｒ
ＴＡの装置としては図３（Ａ）にその断面が示されるも
のを用いた。これは、線状の主ランプ３および５が基板
１の上下に設けられ、凹面鏡４、６により、基板１の上
下を照射する構造を有する。基板は、この主ランプの間
を図の矢印のように移動する。また、ＲＴＡ装置には、
予備加熱（Ｐｒｅ−Ｈｅａｔ）のための複数の線状のラ
ンプ２が設けられている。（図３（Ａ））
【００６０】基板は左から右に移動する間に、予備加熱
ランプ２によって徐々に加熱され、温度が上昇する。そ
の後、主ランプによって加熱されることにより、急激に
温度が上昇する（Ｌａｍｐ−Ｈｅａｔ）。その後は、徐
々に温度が降下する。予備加熱ランプは、主ランプに近
づくに連れ温度が高くなるように、投入電力を調整して
もよい。（図３（Ｂ））
【００６１】本実施例では、最高温度を７００℃、その
加熱時間を１０分とした。光は基板上方および下方の２
方向より照射される。この工程によって、マスクの下方
の珪素膜領域３１に存在していたニッケルは、燐の注入
された領域３０にゲッタリングされる。（図２（Ｆ））
【００６２】次に、非晶質珪素膜２９を含む燐の注入さ
れた部分３０、およびマスク２８を除去し、さらに、マ
スク下の結晶性珪素膜３１の一部をエッチングしてトラ
ンジスタの活性層３２を形成した。（図２（Ｇ）） 上記の工程により、結晶化し、かつ、ニッケル濃度の低
下した活性層３２を得た。
【００６３】〔実施例３〕本実施例は、実施例２で示し
たようなヨコ成長をおこなう際に金属元素を選択的に導
入するマスクと、金属元素のゲッタリングのための燐を
注入するマスクを同じものとすることにより、作製工程
の簡略化を図るものである。図４に本実施例における作
製工程の概略を示す。
【００６４】まず、厚さ１０００〜５０００Åの酸化珪
素膜（図示せず）を形成したガラス基板（コーニング７
０５９、１０ｃｍ角）４１上に、プラズマＣＶＤ法もし
くは減圧ＣＶＤ法によって、非晶質珪素膜４２を厚さ５
００〜１０００Åに形成した。
【００６５】さらに、マスク膜となる窒化珪素膜４３を
１０００Å以上、ここでは１２００Åの厚さに、プラズ
マＣＶＤ法によって成膜した。そして公知のフォトリソ
パターニング工程によって、必要とするパターンに窒化
珪素膜４３をエッチングし、ニッケル導入のための窓４
４を形成した。窓４４は後の工程で燐の注入にも用いら
れる。（図４（Ａ））
【００６６】このような加工をおこなった基板上に、実
施例１と同様に、スピンコーティング法により、目的と
する厚さの酢酸ニッケル超薄膜４５を堆積し、５５０℃
（窒素雰囲気）、８時間の加熱処理を施すことにより、
非晶質珪素膜４２を結晶化させ、結晶性珪素膜４６を得
た。
【００６７】次に、この窓４４を通して、イオンドーピ
ング法を用いて燐イオンを注入した。ドーピング条件は
実施例２と同じとした。かくして、燐の注入された領域
４７が得られた。この領域は、タテ成長領域とほぼ一致
する。（図４（Ｂ））
【００６８】さらに、プラズマＣＶＤ法により、燐がド
ーピングされた厚さ２０００Åの非晶質珪素膜４８を堆
積した。（図４（Ｃ）） その後、他の実施例と同様に、ＲＴＡ処理をおこなうこ
とによりニッケルのゲッタリングをおこない、結晶化
し、かつ、ニッケル濃度の低下した珪素膜を得た。
【００６９】〔実施例４〕図５には、本発明によって作
製した結晶性珪素膜を用いて、薄膜トランジスタ（ＴＦ
Ｔ）を作製する工程の概要を示す。本実施例では、金属
元素を除去すべき領域を画定するマスクを用いて、結晶
性珪素膜をエッチングしたのち、燐のドーピングされた
非晶質珪素膜を、結晶性珪素膜の側面に密着するように
形成し、これを用いてゲッタリングをおこなうものであ
る。
【００７０】実施例２で説明した工程によって、図２
（Ｃ）に示される状態まで処理をおこなう。この状態を
図５（Ａ）に示すが、番号は図２と同じものを示す。す
なわち、マスク２８、その下のヨコ成長領域の結晶性珪
素膜２７である。また、タテ成長領域の結晶性珪素膜２
６にはニッケルが選択的に導入された部分２４が存在す
る。（図５（Ａ））
【００７１】次に、珪素膜をエッチングする。その際に
は異方性ドライエッチングを採用することにより、マス
ク２８に沿って、垂直にエッチング端面を形成する。か
くして、マスク下の結晶性珪素膜３１が画定される。
（図５（Ｂ））
【００７２】その後、プラズマＣＶＤ法によって厚さ２
０００〜５０００Å、ここでは３０００Åの非晶質珪素
膜３３を堆積した。そして、イオンドーピング法によ
り、非晶質珪素膜３３に燐を注入した。燐の濃度は１×
１０20〜５×１０21原子／ｃｍ3 となるようにするとよ
い。（図５（Ｃ））
【００７３】その後、他の実施例と同様に非晶質珪素膜
３３をエッチングしたが、その際には、等方性のエッチ
ングをおこなった。この結果、珪素膜３１の側面の一部
もその際にエッチングされ、活性層３２が画定した。
（図５（Ｄ）） 最後に、マスク２８をエッチングして、活性層３２を得
た。
【００７４】次に、プラズマＣＶＤ法により、厚さ１０
００〜１５００Å（例えば、１２００Å）の酸化珪素膜
３４を堆積した。この酸化珪素膜はゲイト絶縁膜として
機能する。次に、厚さ２０００Å〜１μｍの燐のドープ
された多結晶珪素膜を減圧ＣＶＤ法によって形成して、
これをパターニングし、ゲイト電極３５を形成した。ゲ
イト電極の材料としては、各種シリサイド材料やアルミ
ニウムを利用することもできる。（図５（Ｅ））
【００７５】その後、イオンドーピング法によって、Ｔ
ＦＴの島状シリコン膜中に、ゲイト電極３６をマスクと
して自己整合的に不純物（燐）を注入した。ドーピング
ガスとしてはフォスフィン（ＰＨ3 ）を用いた。ゲイト
絶縁膜を通してドーピングする必要から、加速電圧は５
０〜８０ｋＶとした。また、ドーズ量は、１×１０13〜
４×１０14原子／ｃｍ2 、例えば、５×１０13原子／ｃ
ｍ2 とした。こうして、ソース３６、ドレイン３７を形
成した。該領域の燐の濃度は１×１０19原子／ｃｍ3 と
推定される。（図５（Ｆ））
【００７６】その後、全面に層間絶縁物３８として、Ｔ
ＥＯＳを原料として、これと酸素とのプラズマＣＶＤ
法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶ
Ｄ法によって酸化珪素膜を厚さ３０００〜８０００Å形
成した。基板温度は２５０〜４５０℃、例えば、３５０
℃とした。成膜後、表面の平坦性を得るため、この酸化
珪素膜を機械的に研磨したり、エッチバック方式による
平坦化をおこなってもよい。
【００７７】そして、層間絶縁物３８をエッチングし
て、ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウムの配線・電極３９、４０を形成し
た。最後に、水素中で３００〜４００℃で０．１〜２時
間アニールして、シリコンの水素化を完了する。このよ
うにして、ＴＦＴが完成した。（図５（Ｇ）） ここでは、トップゲイト型のＴＦＴを作製する例を示し
たが、ボトムゲイト型のＴＦＴを作製する際に本明細書
で開示する発明を利用することもできる。
【００７８】
【発明の効果】非晶質珪素膜の結晶化を促進する金属元
素を用いて、これを結晶化せしめた珪素膜より、効率的
に、金属元素を除去することができた。その結果、結晶
性珪素膜を用いた信頼性の高い電子デバイスを多量に提
供できる。このように本発明は産業上有益である。
【図面の簡単な説明】
【図１】 実施例１の工程を示す図。
【図２】 実施例２の工程を示す図。
【図３】 実施例２で用いたＲＴＡ装置の概要・特性を
示す図。
【図４】 実施例３の工程を示す図。
【図５】 実施例４のＴＦＴ作製工程を示す図。
【符号の説明】
１・・・・基板 ２・・・・予備加熱ランプ ３・・・・主ランプ（下側） ４・・・・凹面鏡（下側） ５・・・・主ランプ（上側） ６・・・・凹面鏡（上側） １１・・・・ガラス基板 １２・・・・非晶質珪素膜 １３・・・・酢酸ニッケル膜 １４・・・・結晶性珪素膜 １５・・・・マスク（窒化珪素） １６・・・・燐の注入された領域 １７・・・・非晶質珪素膜 １８・・・・マスク下の珪素膜（真性） １９・・・・活性層 ２１・・・・ガラス基板 ２２・・・・非晶質珪素膜 ２３・・・・窒化珪素膜 ２４・・・・ニッケルを導入するための開孔部 ２５・・・・酢酸ニッケル膜 ２６・・・・結晶性珪素膜（タテ成長領域） ２７・・・・結晶性珪素膜（ヨコ成長領域） ２８・・・・燐を注入するためのマスク ２９・・・・非晶質珪素膜 ３０・・・・燐の注入された領域 ３１・・・・マスク下の珪素膜（真性） ３２・・・・活性層 ３３・・・・非晶質珪素膜 ３４・・・・ゲイト絶縁膜（酸化珪素） ３５・・・・ゲイト電極（珪素） ３６・・・・ソース ３７・・・・ドレイン ３８・・・・層間絶縁物 ３９・・・・ソース電極・配線 ４０・・・・ドレイン電極・配線 ４１・・・・ガラス基板 ４２・・・・非晶質珪素膜 ４３・・・・窒化珪素膜 ４４・・・・ニッケルおよび燐を導入するための開孔部 ４５・・・・酢酸ニッケル膜 ４６・・・・結晶性珪素膜 ４７・・・・燐の注入された領域 ４８・・・・非晶質珪素膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 珪素の結晶化を助長する金属元素を利用
    して得られた結晶性珪素膜上に選択的にマスクを形成す
    る工程と、 該工程においてマスクされなかった領域に１５族の元素
    を加速注入する工程と、 前記マスクおよび結晶性珪素膜を覆って、非晶質珪素膜
    を形成する工程と、 強光を照射し、前記結晶性珪素膜を高温に加熱し、前記
    金属元素を前記マスクされた膜の領域から他部に移動さ
    せる工程と、を有することを特徴とする半導体装置の作
    製方法。
  2. 【請求項２】 珪素の結晶化を助長する金属元素を利用
    して得られた結晶性珪素膜上にマスクを形成する工程
    と、 前記マスクおよび結晶性珪素膜を覆って、非晶質珪素膜
    を形成する工程と、 １５族の元素を加速注入する工程と、 強光を照射し、前記結晶性珪素膜を高温に加熱し、前記
    金属元素を前記マスクされた膜の領域から他部に移動さ
    せる工程と、を有することを特徴とする半導体装置の作
    製方法。
  3. 【請求項３】 請求項１もしくは請求項２において、金
    属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
    ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
    数種類の元素であることを特徴とする半導体装置の作製
    方法。
  4. 【請求項４】 請求項１もしくは請求項２において、金
    属元素は、Ｎｉであることを特徴とする半導体装置の作
    製方法。
  5. 【請求項５】 請求項１もしくは請求項２において、１
    ５族の元素として、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉから選ば
    れた元素が利用されることを特徴とする半導体装置の作
    製方法。
  6. 【請求項６】 請求項１もしくは請求項２において、非
    晶質珪素膜には、成膜時に１５族の元素が添加されるこ
    とを特徴とする半導体装置の作製方法。
  7. 【請求項７】 請求項１もしくは請求項２において、マ
    スクは窒化珪素を主成分とすることを特徴とする半導体
    装置の作製方法。
  8. 【請求項８】 請求項１もしくは請求項２において、強
    光の照射は基板側から行われることを特徴とする半導体
    装置の作製方法。
  9. 【請求項９】 請求項１もしくは請求項２において、結
    晶性珪素膜は、強光照射前にパルス幅１μｓｅｃ以下の
    パルスレーザーによりアニール処理されることを特徴と
    する半導体装置の作製方法。
JP04848897A 1997-02-17 1997-02-17 結晶性珪素膜の作製方法 Expired - Fee Related JP3976828B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP04848897A JP3976828B2 (ja) 1997-02-17 1997-02-17 結晶性珪素膜の作製方法
KR1019980004710A KR100513143B1 (ko) 1997-02-17 1998-02-17 트랜지스터제작방법
US09/025,586 US6420246B1 (en) 1997-02-17 1998-02-17 Method of gettering a metal element for accelerating crystallization of silicon by phosphorous
US10/114,172 US6949418B2 (en) 1997-02-17 2002-04-01 Method of manufacturing semiconductor device
KR1020050019007A KR100569050B1 (ko) 1997-02-17 2005-03-08 트랜지스터 제작방법
US11/187,845 US7186597B2 (en) 1997-02-17 2005-07-25 Method of manufacturing transistors
US11/680,660 US7374978B2 (en) 1997-02-17 2007-03-01 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04848897A JP3976828B2 (ja) 1997-02-17 1997-02-17 結晶性珪素膜の作製方法

Publications (2)

Publication Number Publication Date
JPH10229048A true JPH10229048A (ja) 1998-08-25
JP3976828B2 JP3976828B2 (ja) 2007-09-19

Family

ID=12804783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04848897A Expired - Fee Related JP3976828B2 (ja) 1997-02-17 1997-02-17 結晶性珪素膜の作製方法

Country Status (3)

Country Link
US (4) US6420246B1 (ja)
JP (1) JP3976828B2 (ja)
KR (2) KR100513143B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430859B1 (ko) * 2000-05-11 2004-05-10 샤프 가부시키가이샤 반도체 제조방법
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
CN105177706A (zh) * 2015-08-17 2015-12-23 南京大学 一种制备高质量柔性单晶硅纳米线的方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
WO2001067503A1 (en) * 2000-03-03 2001-09-13 Midwest Research Institute A1 processing for impurity gettering in silicon
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
KR100418217B1 (ko) * 2001-12-27 2004-02-14 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터 제조방법
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7232774B2 (en) * 2004-01-20 2007-06-19 International Business Machines Corporation Polycrystalline silicon layer with nano-grain structure and method of manufacture
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060208257A1 (en) * 2005-03-15 2006-09-21 Branz Howard M Method for low-temperature, hetero-epitaxial growth of thin film cSi on amorphous and multi-crystalline substrates and c-Si devices on amorphous, multi-crystalline, and crystalline substrates
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
DE102009055685A1 (de) * 2009-11-25 2011-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Qualitätsverbesserung von Wafern sowie Verwendung des Verfahrens
US9070854B2 (en) * 2012-04-27 2015-06-30 Varian Semiconductor Equipment Associates, Inc. Techniques for patterning multilayer magnetic memory devices using ion implantation
KR101757570B1 (ko) 2013-03-13 2017-07-12 각코호진 오키나와가가쿠기쥬츠다이가쿠인 다이가쿠가쿠엔 비정질 반도체 양자점의 금속 유도 나노결정화
US11189493B2 (en) 2018-02-19 2021-11-30 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH05152011A (ja) * 1991-11-26 1993-06-18 Sumitomo Wiring Syst Ltd 圧着端子
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3844526B2 (ja) 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
JP3190517B2 (ja) 1994-05-13 2001-07-23 株式会社半導体エネルギー研究所 半導体の作製方法
TW280943B (ja) * 1994-07-15 1996-07-11 Sharp Kk
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522381B2 (ja) * 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP2616739B2 (ja) 1995-03-29 1997-06-04 日本電気株式会社 サーボパターン書込み装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
US5776309A (en) * 1997-01-21 1998-07-07 Badger Paper Mills, Inc. Method and apparatus for measuring and controlling the speed of papermaking fabrics
US5834071A (en) * 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
JP3973723B2 (ja) 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430859B1 (ko) * 2000-05-11 2004-05-10 샤프 가부시키가이샤 반도체 제조방법
US7575985B2 (en) 2000-12-05 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
CN105177706A (zh) * 2015-08-17 2015-12-23 南京大学 一种制备高质量柔性单晶硅纳米线的方法

Also Published As

Publication number Publication date
US20050255626A1 (en) 2005-11-17
JP3976828B2 (ja) 2007-09-19
US7374978B2 (en) 2008-05-20
KR19980071407A (ko) 1998-10-26
US6949418B2 (en) 2005-09-27
KR100513143B1 (ko) 2006-02-28
US7186597B2 (en) 2007-03-06
US20020106841A1 (en) 2002-08-08
KR100569050B1 (ko) 2006-04-10
US20070161164A1 (en) 2007-07-12
US6420246B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
KR100569050B1 (ko) 트랜지스터 제작방법
KR100607665B1 (ko) 반도체장치 제조방법
JP3942683B2 (ja) 半導体装置作製方法
JP3974229B2 (ja) 半導体装置の作製方法
KR100259665B1 (ko) 반도체장치의 제조방법
KR100297318B1 (ko) 반도체장치제작방법
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP2860869B2 (ja) 半導体装置およびその作製方法
KR100209198B1 (ko) 반도체장치 및 그 제조방법
JPH10135137A (ja) 結晶性半導体作製方法
JP3432187B2 (ja) 半導体装置の製造方法
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP2002289518A (ja) 半導体装置の製造方法
US6821710B1 (en) Method of manufacturing semiconductor device
JPH04340724A (ja) 薄膜トランジスタの製造方法
JP3973960B2 (ja) 半導体装置の作製方法
JP3454467B2 (ja) 半導体装置およびその製造方法
JPH1197354A (ja) 半導体装置作製方法
JPH04240732A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees