JP2814049B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2814049B2
JP2814049B2 JP5235461A JP23546193A JP2814049B2 JP 2814049 B2 JP2814049 B2 JP 2814049B2 JP 5235461 A JP5235461 A JP 5235461A JP 23546193 A JP23546193 A JP 23546193A JP 2814049 B2 JP2814049 B2 JP 2814049B2
Authority
JP
Japan
Prior art keywords
silicon film
specific angle
crystalline silicon
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5235461A
Other languages
English (en)
Other versions
JPH0766425A (ja
Inventor
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5235461A priority Critical patent/JP2814049B2/ja
Priority to US08/294,740 priority patent/US5534716A/en
Priority to TW083107782A priority patent/TW278220B/zh
Priority to TW084214643U priority patent/TW371512U/zh
Priority to CN94117333A priority patent/CN1039464C/zh
Priority to KR1019940021741A priority patent/KR0184615B1/ko
Priority to US08/360,599 priority patent/US5616506A/en
Publication of JPH0766425A publication Critical patent/JPH0766425A/ja
Priority to US08/828,710 priority patent/US6194254B1/en
Application granted granted Critical
Publication of JP2814049B2 publication Critical patent/JP2814049B2/ja
Priority to US09/615,077 priority patent/US6482686B1/en
Priority to US10/273,999 priority patent/US7045819B2/en
Priority to US11/229,564 priority patent/US7410849B2/en
Priority to US12/222,257 priority patent/US7875508B2/en
Priority to US13/010,087 priority patent/US8133770B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたＴＦＴ（薄膜トランジスタ）を用いた半導
体装置に関する。特に、アクティブマトリックス型の液
晶表示装置に利用できる半導体装置あるいは同様なマト
リクス回路等に関する。
【０００２】
【従来の技術】ガラス等の絶縁基板上にＴＦＴを有する
半導体装置としては、これらのＴＦＴを画素の駆動に用
いるアクティブマトリックス型液晶表示装置やイメージ
センサー、３次元集積回路等が知られている。これらの
装置に用いられるＴＦＴには、薄膜状の珪素半導体を用
いるのが一般的である。特に、高速特性を得る為には、
結晶性を有する珪素半導体からなるＴＦＴの作製方法の
確立が強く求められている。このような結晶性を有する
薄膜状の珪素半導体を得る方法としては、非晶質の半導
体膜を成膜しておき、熱エネルギーを加えること（熱ア
ニール）により結晶化をおこなう方法が方法が知られて
いる。
【０００３】
【発明が解決しようとする課題】さて、このように形成
された結晶性珪素膜を用いて、実用に供せられる半導体
回路を作製する場合にはいくつかの困難があった。例え
ば、液晶表示装置に用いられるアクティブマトリクス型
回路（個々の画素に制御用にトランジスタの配置された
回路）を、マトリクス領域のみならず、その駆動のため
の周辺回路までＴＦＴによって構成された回路（モノリ
シック型のアクティブマトリクス回路）を考えてみよ
う。
【０００４】このような複雑な回路においては、ＴＦＴ
に要求される特性は回路の場所によって異なる。例え
ば、アクティブマトリクスの画素の制御に用いられるＴ
ＦＴは画素（画素電極と対抗電極によって構成されたキ
ャパシタ）に蓄えられた電荷を保持するために、リーク
電流が十分に小さいことが要求される。しかし、電流駆
動能力はさほど高くなくても良い。
【０００５】一方、マトリクスに信号を送るドライバー
回路に用いられるＴＦＴでは、短時間に大電流のスイッ
チングをおこなわなければならないので、電流駆動能力
の高いＴＦＴが求められる。しかしながら、リーク電流
に関してはそれほどシビアではない。理想的には、電流
駆動能力が高く、かつ、リーク電流の低いＴＦＴが望ま
しい。しかしながら、現在、得られるＴＦＴはその理想
からはほど遠いものであり、電流駆動能力が大きければ
リーク電流が大きく、リーク電流が小さければ、電流駆
動能力が低いというあい矛盾する特性を抱えていた。
【０００６】従来のＴＦＴを用いたモノリシック型のア
クティブマトリクス回路では、このような必要とされる
特性の違いに関しては、ＴＦＴのチャネル長やチャネル
幅を変更することによって対応してきた。しかしなが
ら、回路がより微細になると、従来のようなスケールに
よる変更も限られてきた。例えば、大きな電流駆動能力
を得るためには、チャネル幅を大きくすることが必要で
あるが、現在のモノリシック回路ではチャネル幅が５０
０〜１０００μｍもの広いＴＦＴが用いられている。し
かし、今後、さらに画素数が増加したり、階調度数を上
げたりという理由によって、さらに大きな電流駆動能力
が求められた場合に、チャネル幅を５ｍｍ、１０ｍｍと
いうように拡大してゆくことは、周辺回路の領域が限ら
れていることから困難である。
【０００７】一方、画素の制御に用いられるＴＦＴにし
ても、より電荷保持能力を高めて、きれいな画質を得よ
うとしても、リーク電流を低下させるために、チャネル
長を５０μｍ、１００μｍと大きくすることは、せいぜ
い数１００μｍ角の大きさという画素領域の大きさを考
えると不可能であることは自明である。この結果、従来
のＴＦＴモノリシック型のアクティブマトリクス回路に
おいては、マトリクスの規模、ピッチ、画素数が大幅に
制限され、ハイビジョン映像を得られるような高精細画
面は作製できなかった。このような問題はモノリシック
型のアクティブマトリクス回路に限らず、その他の半導
体回路においても見られた。本発明はこのような問題を
解決し、回路全体としての特性をより向上させることを
目的とする。
【０００８】
【課題を解決する手段】本発明人らは、非晶質珪素膜の
結晶化を促進するために、幾つかの金属元素が有効であ
ることを確認した。結晶化を促進させる元素としては、
８族元素であるＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、
Ｏｓ、Ｉｒ、Ｐｔや、３ｄ元素であるＳｃ、Ｔｉ、Ｖ、
Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、貴金属であるＡｕ、Ａｇ等で
ある。中でも、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔの効果は大きか
った。これらの金属元素を添加することにより、結晶化
温度を低下させ、結晶化に要する時間も短縮することが
できる。
【０００９】これらの金属元素を添加する方法として
は、非晶質珪素の上または下に接して該金属元素膜もし
くは該金属元素を含有する薄膜を形成する方法がある。
また、イオン注入によって金属元素を添加してもほぼ同
様の効果が確認された。例えば、ニッケルの場合につい
ては、１×１０１５ａｔｏｍｓ／ｃｍ３以上の量の添加
において低温化が確認されている。
【００１０】添加すべき量は金属元素の種類によって異
なるが、ニッケルの場合では、１×１０１７ａｔｏｍｓ
／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３の範囲がよ
い。ニッケルの濃度が、５×１０１９ａｔｏｍｓ／ｃｍ
３以上になると、局部的に珪化ニッケルが発生し、半導
体としての特性が低下してしまう。またニッケルの濃度
が１×１０１７ａｔｏｍｓ／ｃｍ３以下であると、ニッ
ケルの触媒としての効果が低下してしまう。また、半導
体としては、ニッケルの濃度が低い程、信頼性が良い。
【００１１】このように特定の金属元素を珪素膜に添加
することによって、結晶化を促進できることが明らかに
なったが、加えて、これらの金属元素を選択的に珪素膜
に添加することによって、金属元素の添加された領域か
ら選択的に結晶成長が発生し、周囲に拡大してゆくこと
が確認された。しかも、より詳細な観察によると、これ
らの金属を添加された珪素膜は針状の結晶が膜厚方向で
はなく、基板表面に沿った方向に成長することが観察さ
れている。
【００１２】このような金属元素の添加された珪素膜は
針状に結晶が成長し、その幅は珪素膜厚の０．５〜３倍
程度であり、横方向への、すなわち、結晶の側面への成
長は少ない。このため、結晶成長方向に平行に粒界が形
成される。なお、金属元素としてニッケルを用いた場合
には、（１１１）方向に結晶が成長する。このような結
晶成長の例を図１に示す。図１（Ａ）では、選択的に金
属元素の添加された領域から結晶成長が生じる様子を上
から見た図を示す。図において、領域２は金属元素の添
加された珪素領域である。結晶成長は、この領域２から
周囲に拡大する。図の楕円の領域３が横方向に成長した
部分である。結晶成長の方向を図中に矢印で示した。領
域２の外側の領域１は、まだ、結晶化していない領域で
ある。領域３の一部、正方形の領域４を取り出して、さ
らに拡大した概念図画図１（Ｂ）である。５は珪素膜を
示し、６、７は粒界を示す。すなわち、図にも示したよ
うに結晶成長の方向（ここでは、Ｂ→Ｃ）に平行に粒界
が発生する。したがって、結晶成長の方向に平行な断面
（ＢＣ面）では、粒界は観察されることが少ないが、結
晶成長の方向に垂直な断面（ＢＡ面）では、多数の粒界
が観察される。
【００１３】次に、このような膜を熱酸化法によって酸
化した場合を考える。熱酸化は、通常の熱アニールを酸
化性雰囲気（酸素、オゾン、酸化窒素等の雰囲気）でお
こなってもよいし、ラピッド・サーマル・アニール（Ｒ
ＴＡ）法に代表されるように、短時間に珪素膜表面を酸
化性雰囲気で高温にさらす方法を用いてもよい。このよ
うな酸化は粒界（非晶質珪素成分が多い）にそって進行
するため、図１（Ｃ）に示すように、結晶成長の方向に
垂直な（すなわち、粒界の多く観察される）ＢＡ面では
酸化珪素層８と珪素膜との界面９が著しく上下するのに
対し、結晶成長の方向に垂直な（すなわち、粒界あまり
観察されない）ＢＣ面では酸化珪素層／珪素膜界面９は
極めて滑らかである。
【００１４】このような形状の違いは珪素膜表面を流れ
る電流にも大きな影響を及ぼし、ＢＡ方向の電流は、上
記の如き、界面の凹凸によって、電流が妨げられる。一
方、ＢＣ方向の電流は極めてスムースに流れる。このた
め、表面において電流を制御する絶縁ゲイト型電界効果
トランジスタのソース／ドレイン電流の流れる方向をＢ
Ａ方向とすると、該トランジスタは、実質的なチャネル
長の増加によって、リーク電流が低下する。一方、ソー
ス／ドレイン電流の流れる方向をＢＡ方向とすると、該
トランジスタの電流は実質的な障害（粒界等）がほとん
どないため、モビリティーが大きい。特にＢＡ方向のリ
ーク電流をＢＣ方向のものに比較して十分に低減させる
には熱酸化膜の厚さは５０Å以上あることが好ましい。
特に、結晶珪素膜において非晶質成分が混在している場
合には、非晶質成分の酸化速度が大きいため、非晶質成
分の存在する部分（主として、粒界の近傍）において
は、他の部分よりも酸化膜がより厚く形成される。した
がって、このような酸化珪素膜の凹凸がゲイト絶縁膜の
厚さに比べてかなり大きな場合（代表的にはゲイト絶縁
膜の１割以上）には上記のような電流の流れやすさの異
方性はより顕著となる。
【００１５】このように異方性を有する結晶珪素膜表面
を酸化し、この珪素膜のソース／ドレイン電流の方向を
適当に制御することによって、著しく特性の異なるトラ
ンジスタを同一基板上に、場合によっては隣接して形成
することができる。なお、実際のトランジスタにおいて
は、熱酸化膜の厚さだけでは、ゲイト絶縁膜として不十
分であることが多いので、公知の物理的気相成長法（Ｐ
ＶＤ法）、化学的気相成長法（ＣＶＤ法）によって、絶
縁膜を重ねて形成すればよい。すなわち、本発明は、上
述のように、 非晶質珪素の結晶成長を促進する金属元素を、非晶質
珪素膜に選択的に添加して、 方向性を有する結晶成長をおこなわせしめ、 このようにして結晶化した珪素膜を熱酸化させ、 ソース／ドレイン電流の方向と結晶化の方向とを所要
の角度αになるようにＴＦＴの活性層を配置する、 ことを特徴とする。そして、同一基板上に、αの異なる
ＴＦＴを複数個作製するものである。典型的には、α＝
概略０°（結晶成長の方向とソース／ドレイン電流の方
向が同じ）とα＝概略９０°（結晶成長の方向がソース
／ドレイン電流の方向に垂直）の２種類のＴＦＴを用い
ることによっても実に様々な回路を構成することができ
る。
【００１６】例えば、アクティブマトリックス型液晶表
示装置について考察すると、前述の通り、アクティブマ
トリックス型液晶表示装置においては、周辺回路におい
て必要とされるＴＦＴと画素部分において必要とされる
ＴＦＴとで、その必要とされる特性が異なる。即ち、周
辺回路のドライバーを形成するＴＦＴは、高移動度が要
求され大きなオン電流を流すことのできる特性が必要と
され、画素部分に設けられるＴＦＴは、電荷保持率を高
めるため、移動度はそれ程必要とされない代わり、リー
ク電流（オフ電流）が小さいことが要求される。
【００１７】そこで本発明を用いる場合には、前述の基
板に概略平行な方向に結晶成長した結晶性珪素膜を用
い、周辺回路に用いるＴＦＴは、結晶成長方向と概略平
行な方向にソース／ドレインが構成されるようにし、画
素に用いるＴＦＴは、結晶成長方向と概略垂直な方向に
ソース／ドレインが構成されるようにする。即ち、周辺
回路に用いるＴＦＴは、キャリアが移動する際に粒界と
珪素膜／酸化珪素膜界面の凹凸の影響を極力受けない構
成とし、画素に用いられるＴＦＴは、キャリアが移動す
る際に、粒界を横切るような構成とすることによって、
ソース／ドレイン間を高抵抗とし、結果としてリーク電
流（オフ電流）を下げる構成とするものである。このよ
うな珪素膜／酸化珪素膜界面の凹凸をより強調するに
は、一度、熱酸化して、非晶質部分を酸化珪素に変化せ
しめ、これを緩衝フッ酸等でエッチングすることによっ
て、この熱酸化工程によって形成された酸化珪素を除去
して、珪素表面の凹凸をより大きくし、これを更に熱酸
化すればよい。これは、非晶質珪素が結晶珪素に比べ約
２〜３倍、酸化速度が大きいためであり、凹凸はより拡
大される。その結果、結晶成長方向に対する角度によっ
て、電流の流れやすさの違いが一段と拡大する。
【００１８】上記構成は、キャリアがソース／ドレイン
間を流れること利用し、ソース／ドレインの方向（ソー
スとドレインを結ぶ線の方向）を前述の結晶の成長方向
と平行にするか、あるいは垂直にするかで、必要とする
特性を有するＴＦＴを得ることを思想とする。即ちキャ
リアが移動する際に、針状あるいは柱状に成長した結晶
の粒界に概略平行な方向にキャリアを移動させるか（即
ち結晶の成長方向に概略平行な方向に移動させるか）、
あるいは針状あるいは柱状に成長した結晶の粒界に概略
垂直な方向にキャリアを移動させるか（即ち結晶の成長
方向に概略垂直な方向に移動させるか）、ということを
選択することによって、高移動度ＴＦＴを得るか、ある
いはオフ電流の小さいＴＦＴを得るか、ということを基
本的な思想とする。
【００１９】
【作用】基板表面に対して概略平行な方向に結晶成長し
た結晶性珪素膜を用いてＴＦＴを構成する際に、結晶の
成長方向に概略そってソース／ドレイン領域を形成する
ことによって、キャリアの移動が粒界と珪素膜／酸化珪
素膜界面の凹凸の影響をあまり受けない高移動度を有す
るＴＦＴを得ることができる。また、結晶成長方向に概
略垂直な方向にソース／ドレイン領域を形成することに
より、キャリアの移動が粒界と珪素膜／酸化珪素膜界面
の凹凸の影響を受け、結果としてオフ電流の小さいＴＦ
Ｔを得ることができる。そして、これらのＴＦＴは、結
晶成長方向に対してどのようにソース／ドレイン間を移
動するキャリアの方向を設定させるかで作り分けること
ができる。
【００２０】図２には、２種類のＴＦＴを結晶珪素領域
１４に作製する場合を示す。領域１４は、図の長方形の
領域１２から周囲に拡大して得られた楕円形の結晶珪素
領域１３の一部であり、結晶成長の方向は図に矢印で示
した。この領域１４に形成されるＴＦＴは、ソース／ド
レイン方向が結晶成長の方向に垂直なＴＦＴ１と、平行
なＴＦＴ２である。ＴＦＴ１およびＴＦＴ２の典型的な
特性は図３に示される。すなわち、ＴＦＴ１は、ＴＦＴ
２に比較して、オン電流もオフ電流も小さくなる。例え
ば、ＴＦＴ１では、ＴＦＴ２に比較してオフ電流が典型
的には０．５〜２桁小さくなる。また、ＴＦＴ２では、
ＴＦＴ１に比較してオン電流あるいは電界効果移動度
は、典型的には１０〜３０％上昇させることができる。
そのため、例えば、ＴＦＴ１をモノリシック型アクティ
ブマトリクス回路の画素トランジスタに、ＴＦＴ２を周
辺回路のドライバートランジスタに用いれば、アクティ
ブマトリクス回路の全体としての特性を一段と向上させ
ることができる。
【００２１】
【実施例】〔実施例１〕 図４、図５に本実施例の作製
工程を示す。図４、図５は、周辺回路を構成するべきＮ
ＴＦＴとＰＴＦＴとを相補型に構成した回路と画素トラ
ンジスタに用いられるべきＮＴＦＴとを有する回路の作
製工程についてである。図４は断面図であり、図５は上
面図である。なお、図４の（Ａ）〜（Ｆ）と図５の
（Ａ）〜（Ｃ）とは対応するものではないが、個々の番
号はそれぞれ対応する。
【００２２】まず、基板（コーニング７０５９）１０１
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１０２を形成した。基板は、下地膜の成膜の
前もしくは後に、歪み温度よりも高い温度でアニールを
おこなった後、０．１〜１．０℃／分で歪み温度以下ま
で徐冷すると、その後の温度上昇を伴う工程（本発明の
赤外光照射および熱アニールによる酸化工程を含む）で
の基板の収縮が少なく、マスク合わせが容易となる。コ
ーニング７０５９基板では、６２０〜６６０℃で１〜４
時間アニールした後、０．１〜１．０℃／分、好ましく
は、０．１〜０．３℃／分で徐冷し、４５０〜５９０℃
まで温度が低下した段階で取り出すとよい。
【００２３】さらに、プラズマＣＶＤ法によって厚さ３
００〜８００Åの非晶質珪素膜１０３を成膜した。そし
て、厚さ１０００〜３０００Å、例えば２０００Åの酸
化珪素のマスク１０４を用いて、厚さ２０〜５０Åのニ
ッケル膜１０５をスパッタ法で成膜した。ニッケル膜は
連続した膜状でなくともよい。（図４（Ａ））
【００２４】この後、窒素雰囲気下で５００〜６２０
℃、例えば５５０℃、８時間、あるいは６００℃、４時
間の加熱アニールを行い、珪素膜１０３の結晶化を行っ
た。結晶化は、ニッケルと珪素膜が接触した領域を出発
点として、基板に対して概略平行な方向に結晶成長が進
行した。図４（Ｂ）において、領域１０６、および１０
７は本工程によって結晶化した領域であり、領域１０８
および１０９は非晶質珪素のままの領域である。この状
態を上から見た様子を示したのが図５（Ａ）である。
（図４（Ｂ）および図５（Ａ））
【００２５】次に、シリコン膜１０３をパターニングし
て、島状の活性層領域１１０（相補型回路領域）および
１１１（画素トランジスタ領域）を形成した。この際、
図５（Ａ）で楕円の中心に位置する長方形の領域は、ニ
ッケルが直接導入された領域であり、ニッケルが高濃度
に存在する領域である。また、領域１０６、１０７の結
晶成長の先端にも、やはりニッケルが高濃度に存在す
る。これらの領域は、その間の結晶化している領域に比
較してニッケルの濃度が１桁近く高いことが判明してい
る。したがって、本実施例においては、活性層領域１１
０、１１１、特にチャネル形成領域は、これらのニッケ
ル濃度の高い領域を避けるように配置することが必要で
ある。活性層のエッチングは垂直方向に異方性を有する
ＲＩＥ法によって行った。本実施例の活性層中でのニッ
ケル濃度は、１０１７〜１０１９ｃｍ−３程度であっ
た。そして、ラピッド・サーマル・アニール法を用い
て、活性層珪素膜の酸化をおこなった。具体的には酸素
雰囲気中で、０．６〜４μｍここでは０．８〜１．４μ
ｍにピークをもつ赤外光を３０〜１８０秒照射し、活性
層１１０、１１１の表面に薄い酸化珪素膜１１２を形成
した。雰囲気に０．１〜１０％のＨＣ１を混入してもよ
かった。（図４（Ｃ））
【００２６】赤外線の光源としてはハロゲンランプを用
いた。赤外光の強度は、モニターの単結晶シリコンウェ
ハー上の温度が９００〜１２００℃の間にあるように調
整した。具体的には、シリコンウェハーに埋め込んだ熱
電対の温度をモニターして、これを赤外線の光源にフィ
ードバックさせた。本実施例では、昇温は、一定で速度
は５０〜２００℃／秒、降温は自然冷却で２０〜１００
℃／秒であった。赤外線照射は基板を室温に保持した状
態からおこなってもよいが、より効果を高めるには、予
め基板を２００〜４５０℃、例えば４００℃に加熱した
状態でおこなってもよい。
【００２７】この赤外光照射は、珪素膜を選択的に加熱
することになるので、ガラス基板への加熱を最小限に抑
えることができる。そして、珪素膜中の欠陥や不体結合
手を減少させるのにも非常に効果がある。この赤外光照
射によって形成された酸化珪素１１２の厚さは５０〜１
５０Åであった。その後、スパッタリング法によって厚
さ１０００Åの酸化珪素膜１１３をゲイト絶縁膜として
成膜した。スパッタリングには、ターゲットとして酸化
珪素を用い、スパッタリング時の基板温度は２００〜４
００℃、例えば３５０℃、スパッタリング雰囲気は酸素
とアルゴンで、アルゴン／酸素＝０〜０．５、例えば
０．１以下とする。（図４（Ｄ））
【００２８】引き続いて、減圧ＣＶＤ法によって、厚さ
３０００〜８０００Å、例えば６０００Åの珪素膜
（０．１〜２％の燐を含む）を成膜した。なお、この酸
化珪素膜１１３と珪素膜の成膜工程は連続的に行うこと
が望ましい。そして、珪素膜をパターニングして、ゲイ
ト電極１１４〜１１６を形成した。この状態を上から見
た様子を図５（Ｂ）に示す。図の点線で示された楕円は
図５（Ａ）の領域１０６、１０７に対応する。（図５
（Ｂ））
【００２９】次に、イオンドーピング法によって、活性
層にゲイト電極１１４〜１１６をマスクとして不純物
（燐およびホウ素）を注入した。ドーピングガスとし
て、フォスフィン（ＰＨ３）およびジボラン（Ｂ
２Ｈ６）を用い、前者の場合は、加速電圧を６０〜９０
ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋ
Ｖ、例えば６５ｋＶとし、ドーズ量は１×１０１５〜８
×１０１５ｃｍ−２、例えば、燐を２×１０１５ｃｍ
−２、ホウ素を５×１０１５ｃｍ−２とした。ドーピン
グに際しては、ドーピングが不要な領域をフォトレジス
トで覆うことによって、それぞれの元素を選択的にドー
ピングした。この結果、Ｎ型の不純物領域１１８と１１
９、Ｐ型の不純物領域１１７が形成された。
【００３０】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化をおこなっ
た。レーザー光としては、ＫｒＦエキシマレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他
のレーザーであってもよい。レーザー光の照射条件は、
エネルギー密度が２００〜４００ｍＪ／ｃｍ２、例えば
２５０ｍＪ／ｃｍ２とし、一か所につき２〜１０ショッ
ト、例えば２ショットとした。このレーザー光の照射時
に基板を２００〜４５０℃程度に加熱することは有用で
ある。このレーザアニール工程において、先に結晶化さ
れた領域にはニッケルが拡散しているので、このレーザ
ー光の照射によって、再結晶化が容易に進行し、Ｐ型を
付与する不純物がドープされた不純物領域１１７とＮ型
を付与する不純物がドープされた不純物領域１１８と１
１９は、容易に活性化された。（図４（Ｅ））
【００３１】続いて、厚さ６０００Åの酸化珪素膜１２
０を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらに、スパッタ法によって厚さ５００ÅのＩＴＯ
膜を成膜し、これをパターニングして画素電極１２１を
形成した。そして、層間絶縁物１２０にコンタクトホー
ル（コンタクトホールの開孔位置は図５（Ｃ）に示す）
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの多層膜によってＴＦＴの電極・配線１２２〜１２
６を形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこない、ＴＦＴ回路を完成さ
せた。（図６（Ｆ））
【００３２】図５（Ｂ）からも明らかであるが、活性層
１１０においては、ソース／ドレイン方向は結晶化方向
と概略平行であり、一方、活性層１１１にいおいては、
ソース／ドレイン方向は結晶化方向と概略垂直である。
この結果、活性層１１０に形成されたＴＦＴでは、オン
電流が大きく、一方、活性層１１１に形成されたＴＦＴ
では、オフ電流が小さいという特徴を有する。本実施例
では分かりやすくするために、このように異なる特性を
有する２種類のＴＦＴを比較的近い位置に示したが、ア
クティブマトリクス回路のように、非常に離れた場所に
作製してもよいことは言うまでもない。
【００３３】〔実施例２〕 図６に本実施例の作製工程
（断面図）を示す。基板（コーニング７０５９）２０１
上にテトラ・エトキシ・シラン（ＴＥＯＳ）と酸素を原
料としてプラズマＣＶＤ法によって、厚さ２０００Åの
酸化珪素の下地膜２０２を形成した。そして、下地膜の
成膜後に、６２０〜６６０℃で１〜４時間アニールした
後、０．１〜１．０℃／分、好ましくは、０．１〜０．
３℃／分で徐冷し、４５０〜５９０℃まで温度が低下し
た段階で取り出した。さらに、プラズマＣＶＤ法によっ
て厚さ３００〜８００Åの非晶質珪素膜２０３を成膜し
た。そして、厚さ１０００〜３０００Å、例えば２００
０Åの酸化珪素のマスク２０４を用いて、厚さ２０〜５
０Åのニッケル膜２０５をスパッタ法で成膜した。ニッ
ケル膜は連続した膜状でなくともよい。（図６（Ａ））
【００３４】この後、窒素雰囲気下で５００〜６２０
℃、例えば６００℃、４時間の加熱アニールを行い、珪
素膜２０３の結晶化を行った。結晶化は、ニッケルと珪
素膜が接触した領域を出発点として、基板に対して概略
平行な方向に進行した。図６（Ｂ）において、領域２０
６、および２０７は本工程によって結晶化した領域であ
り、領域２０８および２０９は非晶質珪素のままの領域
である。（図６（Ｂ））
【００３５】次に、シリコン膜２０３をパターニングし
て、島状の活性層領域２１０（相補型回路領域）および
２１１（画素トランジスタ領域）を形成した。活性層の
エッチングは垂直方向に異方性を有するＲＩＥ法によっ
ておこなった。続いて、活性層の結晶性をより向上させ
るためにラピッド・サーマル・アニール（ＲＴＡ）処理
をおこなった。具体的には、０．６〜４μｍ、ここでは
０．８〜１．４μｍにピークをもつ赤外光を３０〜１８
０秒照射した。雰囲気に０．１〜１０％のＨＣｌを混入
してもよかった。
【００３６】赤外線の光源としてはハロゲンランプを用
いた。赤外光の強度は、モニターの単結晶シリコンウェ
ハー上の温度が９００〜１２００℃の間にあるように調
整した。具体的には、シリコンウェハーに埋め込んだ熱
電対の温度をモニターして、これを赤外線の光源にフィ
ードバックさせた。本実施例では、昇温は、一定で速度
は５０〜２００℃／秒、降温は自然冷却で２０〜１００
℃／秒であった。赤外線照射は基板を室温に保持した状
態からおこなってもよいが、より効果を高めるには、予
め基板を２００〜４５０℃、例えば４００℃に加熱した
状態でおこなってもよい。
【００３７】この赤外光照射は、珪素膜を選択的に加熱
することになるので、ガラス基板への加熱を最小限に抑
えることができる。そして、珪素膜中の未結晶化領域や
欠陥や不体結合手を減少させるのにも非常に効果があ
る。その後、基板を乾燥酸素雰囲気で５５０〜６５０
℃、代表的には６００℃で１時間アニールした。アニー
ル温度は基板に影響を及ぼさない程度の温度を選択する
必要がある。この結果、活性層の表面に２０〜２００
Å、代表的には４０〜１００Åの厚さの熱酸化膜２１２
が形成された。なお、この工程においては、パイロジェ
ニック酸化法等の手段によって、酸素雰囲気に水分を含
ませた状態で、５５０〜６５０℃で酸化おこなうと、５
００〜８００Åの厚さの酸化珪素膜を得られる。（図６
（Ｃ））
【００３８】その後、ＴＥＯＳと酸素を原料とするプラ
ズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜２１
３をゲイト絶縁膜として成膜した。成膜時の基板温度は
２００〜４００℃、例えば３５０℃とし、ＴＥＯＳに対
して、１〜５０％、代表的には２０％のトリクロロエチ
レン（ＴＣＥ）を混入させた。ＴＣＥによって、ゲイト
絶縁膜中に塩素が導入され、活性層に含まれていた可動
イオン（ナトリウム等）が除去され、より特性が向上し
た。さらに、この工程の後、窒素または一酸化二窒素中
で５５０〜６５０℃で熱アニールしてもよい。（図６
（Ｄ））
【００３９】引き続いて、スパッタ法によって、厚さ３
０００〜８０００Å、例えば６０００Åのアルミニウム
膜（０．１〜２％のスカンジウムを含む）を成膜した。
そして、アルミニウム膜をパターニングして、ゲイト電
極２１４〜２１６を形成した。さらに、ゲイト電極に電
解溶液中で通電することによって陽極酸化をおこない、
ゲイト電極の上面および側面に１０００〜３０００Å、
ここでは２０００Åの酸化アルミニウム膜を形成した。
この陽極酸化は、酒石酸が１〜５％含まれたエチレング
リコール溶液中で行った。なお、この酸化アルミニウム
層は、後のイオンドーピング工程において、オフセット
ゲイト領域を形成する厚さとなるので、オフセットゲイ
ト領域の長さを上記陽極酸化工程で決めることができ
る。
【００４０】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、活性層領域（ソース／ド
レイン、チャネルを構成する）にゲイト電極部、すなわ
ちゲイト電極とその周囲の酸化層をマスクとして、自己
整合的にＰもしくはＮ導電型を付与する不純物を添加し
た。ドーピングガスとして、フォスフィン（ＰＨ３）お
よびジボラン（Ｂ２Ｈ６）を用い、前者の場合は、加速
電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合
は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量
は１×１０１５〜８×１０１５ｃｍ−２、例えば、燐を
５×１０１５ｃｍ−２、ホウ素を２×１０１５とした。
ドーピングに際しては、一方の領域をフォトレジストで
覆うことによって、それぞれの元素を選択的にドーピン
グした。この結果、Ｎ型の不純物領域２１８と２１９、
Ｐ型の不純物領域２１７が形成され、Ｐチャネル型ＴＦ
Ｔ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦ
Ｔ）との領域を形成することができた。
【００４１】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化をおこなっ
た。レーザー光としては、ＫｒＦエキシマレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他
のレーザーであってもよい。レーザー光の照射条件は、
エネルギー密度が２００〜４００ｍＪ／ｃｍ２、例えば
２５０ｍＪ／ｃｍ２とし、一か所につき２〜１０ショッ
ト、例えば２ショットとした。このレーザー光の照射時
に基板を２００〜４５０℃程度に加熱することは有用で
ある。このレーザアニール工程において、先に結晶化さ
れた領域にはニッケルが拡散しているので、このレーザ
ー光の照射によって、再結晶化が容易に進行し、不純物
領域２１７〜２１９は容易に活性化された。レーザーア
ニールの代わりにＲＴＡ法によって不純物の活性化をお
こなってもよい。（図６（Ｅ））
【００４２】続いて、厚さ６０００Åの酸化珪素膜２２
０を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらに、スパッタ法によって厚さ５００ÅのＩＴＯ
膜を成膜し、これをパターニングして画素電極２２６を
形成した。そして、層間絶縁物２２０にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの多層膜によってＴＦＴの電極・配線２２１〜２
２５を形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこない、ＴＦＴ回路を完成さ
せた。（図６（Ｆ））
【００４３】〔実施例３〕 図７に本実施例の作製工程
（断面図）を示す。基板（コーニング７０５９）３０１
上にテトラ・エトキシ・シラン（ＴＥＯＳ）と酸素を原
料としてプラズマＣＶＤ法によって、厚さ２０００Åの
酸化珪素の下地膜３０２を形成した。そして、下地膜の
成膜後に、６２０〜６６０℃で１〜４時間アニールした
後、０．１〜１．０℃／分、好ましくは、０．１〜０．
３℃／分で徐冷し、４５０〜５９０℃まで温度が低下し
た段階で取り出した。さらに、プラズマＣＶＤ法によっ
て厚さ３００〜１２００Å、例えば１０００Åの非晶質
珪素膜３０３を成膜した。そして、厚さ１０００〜３０
００Å、例えば２０００Åの酸化珪素のマスク３０４を
用いて、厚さ２０〜５０Åのニッケル膜３０５をスパッ
タ法で成膜した。ニッケル膜は連続した膜状でなくとも
よい。（図７（Ａ））
【００４４】この後、窒素雰囲気下で５００〜６２０
℃、例えば６００℃、４時間の加熱アニールを行い、珪
素膜３０３の結晶化を行った。結晶化は、ニッケルと珪
素膜が接触した領域を出発点として、基板に対して概略
平行な方向に進行した。図７（Ｂ）において、領域３０
６、および３０７は本工程によって結晶化した領域であ
り、領域３０８および３０９は非晶質珪素のままの領域
である。（図７（Ｂ））次に、シリコン膜３０３をパタ
ーニングして、島状の活性層領域３１０（相補型回路領
域）および３１１（画素トランジスタ領域）を形成し
た。活性層のエッチングは垂直方向に異方性を有するＲ
ＩＥ法によっておこなった。
【００４５】その後、１０％の水蒸気を含む１気圧、５
５０〜６５０℃、代表的には６００℃の酸素雰囲気中に
おいて、３〜５時間放置することによって、活性層の表
面を厚さ２００〜８００Å、代表的には５００Å酸化さ
せ、酸化珪素層３１２、３１３を形成した。この酸化珪
素層の形成にはパイロジェニック酸化法（水素：酸素＝
１．８〜１．０：１（体積比））が有効であった。その
時、得られた酸化珪素層３１２、３１３の厚さは、４０
０〜１６００Å、本実施例では１０００Åだった。酸化
珪素層を形成した後、１気圧の一酸化二窒素雰囲気で６
００℃で１時間アニールをおこなうことによって、酸化
珪素層中の水素を除去した。（図７（Ｃ））
【００４６】引き続いて、スパッタ法によって、厚さ３
０００〜８０００Å、例えば６０００Åのアルミニウム
膜（０．１〜２％のスカンジウムを含む）を成膜した。
そして、アルミニウム膜をパターニングして、ゲイト電
極３１４〜３１６を形成し、さらに、実施例２と同様に
ゲイト電極に電解溶液中で通電することによって陽極酸
化をおこない、ゲイト電極の上面および側面に１０００
〜３０００Å、ここでは２０００Åの酸化アルミニウム
膜を形成した。
【００４７】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、活性層領域（ソース／ド
レイン、チャネルを構成する）にゲイト電極部、すなわ
ちゲイト電極とその周囲の酸化層をマスクとして、自己
整合的にＰもしくはＮ導電型を付与する不純物を添加し
た。ドーピングガスとして、フォスフィン（ＰＨ３）お
よびジボラン（Ｂ２Ｈ６）を用い、前者の場合は、加速
電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合
は、４０〜８０ｋＶ、例えば６５ｋＶとする。ドース量
は１×１０１５〜８×１０１５ｃｍ−２、例えば、燐を
５×１０１５ｃｍ−２、ホウ素を２×１０１５とした。
ドーピングに際しては、一方の領域をフォトレジストで
覆うことによって、それぞれの元素を選択的にドーピン
グした。この結果、Ｎ型の不純物領域３１８と３１９、
Ｐ型の不純物領域３１７が形成され、Ｐチャネル型ＴＦ
Ｔ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴＦ
Ｔ）との領域を形成することができた。
【００４８】その後、レーザー光の照射によってアニー
ルを行い、イオン注入した不純物の活性化をおこなっ
た。レーザー光としては、ＫｒＦエキシマレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他
のレーザーであってもよい。レーザー光の照射条件は、
エネルギー密度が２００〜４００ｍＪ／ｃｍ２、例えば
２５０ｍＪ／ｃｍ２とし、一か所につき２〜１０ショッ
ト、例えば２ショットとした。このレーザー光の照射時
に基板を２００〜４５０℃程度に加熱することは有用で
ある。このレーザアニール工程において、先に結晶化さ
れた領域にはニッケルが拡散しているので、このレーザ
ー光の照射によって、再結晶化が容易に進行し、不純物
領域３１７〜３１９は容易に活性化された。
【００４９】次に酸化珪素被膜３２０をプラズマＣＶＤ
法によって形成した。この被膜はゲイト電極側面への被
覆性が優れていることが重要である。被膜の厚さは０．
５〜１μｍ、例えば０．７μｍとした。（図７（Ｄ））
そして、この絶縁性被膜をドライエッチング法等の手段
によって異方性エッチングした。すなわち、垂直方向の
みを選択的にエッチングした。この結果、ソース／ドレ
イン領域の表面は露出され、それぞれのゲイト電極（周
囲の陽極酸化物層を含む）の側面に概略三角形状の絶縁
物３２１、３２２、３２３が残った。
【００５０】この概略三角形状の絶縁物３２１〜３２３
の寸法、特にその幅は、先に成膜された酸化珪素膜３２
０の厚さと、エッチング条件と、ゲイト電極（周囲の陽
極酸化物層を含む）の高さとによって決定される。な
お、得られる絶縁物１０９の形状は、三角形状に限定さ
れるものではなく、酸化珪素膜３２０のステップカバレ
ージや膜厚によってその形状が変化する。例えば、膜厚
が小さな場合は、方形状となる。
【００５１】そして、厚さ５〜５０ｎｍのチタン膜３２
４をスパッタ法によって形成した。チタン以外にも、モ
リブテン、タングステン、白金、パラジウム等でもよ
い。（図７（Ｅ））そして、成膜後２００〜６５０℃、
好ましくは４００〜５００℃でアニールすることによっ
て、チタン膜とソース／ドレイン領域の珪素とが反応
し、ソース／ドレイン領域にシリサイド層を３２５、３
２６、３２７を形成した。
【００５２】その後、反応しなかったチタン膜（主とし
て酸化珪素もしくは陽極酸化物上に堆積したもの）をエ
ッチングした。そして、全面に層間絶縁物３２８とし
て、ＣＶＤ法によって酸化珪素膜を厚さ６０００Å形成
した。さらに、スパッタ法によってＩＴＯ膜５００〜１
０００Åを堆積して、これをパターニングし、画素電極
３２９を形成した。最後に、図７（Ｆ）に示すよう
に、、ＴＦＴのソース／トルインにコンタクトホールを
形成し、窒化チタンとアルミニウムの多層膜を堆積し、
これをパターニングして、第２層の配線・電極３３０〜
３３４を形成した。窒化チタンとアルミニウムの厚さは
それぞれ、８００Å、５０００Åとした。最後に、１気
圧の水素雰囲気で３５０℃、３０分のアニールをおこな
い、ＴＦＴ回路を完成させた。（図７（Ｆ））
【００５３】
【発明の効果】実施例で示した作製方法を、例えば、ア
クティブマトリックス型の液晶表示装置に用いれば、周
辺回路部分のＴＦＴをキャリアの流れに対して概略平行
な方向に結晶成長させた結晶性珪素膜で構成し、画素部
分のＴＦＴをキャリアの流れに対して概略垂直方向に成
長した結晶性珪素膜で構成することによって、周辺回路
部分においては高速動作が行える構成とすることがで
き、画素部分では電荷保持のために必要とされるオフ電
流値の小さいＴＦＴを設ける構成とすることができる。
このように、矛盾するＴＦＴ特性が同一基板上に要求さ
れる半導体回路において、ＴＦＴの向き等を変更するだ
けで、それぞれの要求に見合った特性のＴＦＴを同時に
形成できる。その結果、回路全体の特性を向上させるこ
とが可能となる。このように本発明は工業上有益な発明
である。
【図面の簡単な説明】
【図１】 本発明の原理を示す。
【図２】 本発明によるＴＦＴの配置例を示す。
【図３】 本発明によるＴＦＴの特性例を示す。
【図４】 実施例の作製工程断面図を示す。（実施例
１参照）
【図５】 実施例の作製工程上面図を示す。（実施例
１参照）
【図６】 実施例の作製工程断面図を示す。（実施例
２参照）
【図７】 実施例の作製工程断面図を示す。（実施例
３参照）
【符号の説明】
１ 非晶質珪素領域 ２、１２ 金属元素添加領域 ３、１３ 横方向成長領域（結晶化領域） ４、１４ 上記３の一部 ５ 横方向結晶化した珪素膜 ６、７ 粒界 ８ 熱酸化膜（酸化珪素層） ９ 酸化珪素層と結晶珪素膜の界面 １０、１１ 電流の流れかた
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｂ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 G02F 1/136 500 H01L 21/20 H01L 21/265 H01L 21/268 H01L 21/336

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の表面と概略平行に結晶成長した結晶
    性珪素膜と、 前記結晶性珪素膜の表面を覆って形成された熱酸化膜層
    と、 前記結晶性珪素膜を利用した複数の薄膜トランジスタ
    と、 前記複数の薄膜トランジスタの一部において、前記結晶
    性珪素膜中のキャリアの移動する方向と結晶成長方向と
    が第１の特定の角度を有するように構成され、 前記複数の薄膜トランジスタの他の一部において、前記
    結晶性珪素膜中のキャリアの移動する方向と結晶成長方
    向とが第１の特定の角度とは異なる第２の特定の角度を
    有するように構成されていることを特徴とする半導体装
    置。
  2. 【請求項２】基板の表面と概略平行に結晶成長した結晶
    性珪素膜と、 前記結晶性珪素膜の表面を覆って形成された熱酸化膜層
    と、 前記結晶性珪素膜を利用した複数の薄膜トランジスタと
    を有し、 前記複数の薄膜トランジスタの一部は、アクティブマト
    リックス型液晶表示装置の周辺回路部分に設けられ、 前記複数の薄膜トランジスタの他の一部は、アクティブ
    マトリクス型液晶表示装置の画素部分に設けられ、 前記周辺回路部分に設けられた薄膜トランジスタにおい
    て、前記結晶性珪素膜中のキャリアの移動する方向と結
    晶成長方向とが第１の特定の角度を有するように構成さ
    れ、 前記画素部分に設けられた薄膜トランジスタにおいて、
    前記結晶性珪素膜中のキャリアの移動する方向と結晶成
    長方向とが第１の特定の角度とは異なる第２の特定の角
    度を有するように構成されていることを特徴とする半導
    体装置。
  3. 【請求項３】請求項１または請求項２において、第１の
    特定の角度が概略０°であり、第２の特定の角度が概略
    ９０°であることを特徴とする半導体装置。
  4. 【請求項４】基板上に実質的に非晶質の珪素膜を形成す
    る第１の工程と、 該工程の前または後において、結晶化を助長する金属元
    素を選択的に導入する第２の工程と、 加熱によって前記非晶質珪素膜を結晶化させ、前記金属
    元素が選択的に導入された領域の周辺領域において、基
    板表面に対し概略平行な方向に結晶成長をおこなう第３
    の工程と、 酸化雰囲気中において前記結晶成長した珪素膜を加熱酸
    化することによって、前記珪素膜表面に酸化珪素層を形
    成する第４の工程と、 前記基板表面に対して概略平行な方向に結晶成長を行わ
    せた領域の結晶性珪素膜で多数の薄膜トランジスタを形
    成する第５の工程とを有し、 前記多数の薄膜トランジスタの一部は、キャリアの移動
    方向と結晶性珪素膜の結晶成長方向とが第１の特定の角
    度を有するように構成され、 前記多数の薄膜トランジスタの他の一部は、キャリアの
    移動する方向と結晶性珪素膜の結晶成長方向とが第１の
    特定の角度とは異なる第２の特定の角度を有するように
    構成されていることを特徴とする半導体装置の作製方
    法。
  5. 【請求項５】基板上に実質的に非晶質の珪素膜を形成す
    る第１の工程と、 該工程の前または後において、結晶化を助長する金属元
    素を選択的に導入する第２の工程と、 加熱によって前記非晶質珪素膜を結晶化させ、前記金属
    元素が選択的に導入された領域の周辺領域において、基
    板表面に対し概略平行な方向に結晶成長をおこなう第３
    の工程と、 酸化雰囲気中において前記結晶成長した珪素膜を加熱酸
    化することによって、前記珪素膜表面に酸化珪素層を形
    成する第４の工程と、 前記基板表面に対して概略平行な方向に結晶成長を行わ
    せた領域の結晶性珪素膜で多数の薄膜トランジスタを形
    成する第５の工程とを有し、 前記多数の薄膜トランジスタの一部は、アクティブマト
    リックス型液晶表示装置の周辺回路部分に形成されてお
    り、キャリアの移動する方向と結晶性珪素膜の結晶成長
    方向とが第１の特定の角度を有するように構成され、 前記多数の薄膜トランジスタの他の一部は、アクティブ
    マトリックス型液晶表示装置の画素部分に形成されてお
    り、キャリアの移動する方向と結晶性珪素膜の結晶成長
    方向とが第１の特定の角度とは異なる第２の特定の角度
    を有するように構成されていることを特徴とする半導体
    装置の作製方法。
  6. 【請求項６】請求項４または請求項５において、第１の
    特定の角度が概略０°であり、第２の特定の角度が概略
    ９０°であることを特徴とする半導体装置の作製方法。
  7. 【請求項７】請求項４または請求項５または請求項６に
    おいて、金属元素としてＮｉ、Ｃｕ、Ｐｄ、Ｐｔの中か
    ら選ばれた少なくとも一つの材料を用いることを特徴と
    する半導体装置の作製方法。
  8. 【請求項８】請求項４または請求項５において、第３の
    工程の後に、 前記結晶成長した珪素膜を短時間加熱する工程を有する
    ことを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項８において、短時間の加熱はラピッ
    ド・サーマル・アニール（ＲＴＡ）法によってなされる
    ことを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項９において、ラピッド・サーマル
    ・アニール（ＲＴＡ）法に用いられる光源は０．６〜４
    μｍの波長を有する赤外光が用いられることを特徴とす
    る半導体装置の作製方法。
JP5235461A 1993-08-27 1993-08-27 半導体装置およびその作製方法 Expired - Fee Related JP2814049B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP5235461A JP2814049B2 (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法
US08/294,740 US5534716A (en) 1993-08-27 1994-08-23 Semiconductor device having transistors with different orientations of crystal channel growth with respect to current carrier direction
TW083107782A TW278220B (ja) 1993-08-27 1994-08-24
TW084214643U TW371512U (en) 1993-08-27 1994-08-24 Semiconductor device
KR1019940021741A KR0184615B1 (ko) 1993-08-27 1994-08-27 반도체 장치 및 그 제조 방법
CN94117333A CN1039464C (zh) 1993-08-27 1994-08-27 半导体器件及其制造方法
US08/360,599 US5616506A (en) 1993-08-27 1994-12-21 Semiconductor device having a crystallized silicon thin film in which the crystallization direction is oriented either vertically or horizontally to the current flow direction
US08/828,710 US6194254B1 (en) 1993-08-27 1997-03-28 Semiconductor device and method for manufacturing the same
US09/615,077 US6482686B1 (en) 1993-08-27 2000-07-12 Method for manufacturing a semiconductor device
US10/273,999 US7045819B2 (en) 1993-08-27 2002-10-21 Semiconductor device and method for manufacturing the same
US11/229,564 US7410849B2 (en) 1993-08-27 2005-09-20 Semiconductor device and method for manufacturing the same
US12/222,257 US7875508B2 (en) 1993-08-27 2008-08-06 Semiconductor device and method for manufacturing the same
US13/010,087 US8133770B2 (en) 1993-08-27 2011-01-20 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5235461A JP2814049B2 (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH0766425A JPH0766425A (ja) 1995-03-10
JP2814049B2 true JP2814049B2 (ja) 1998-10-22

Family

ID=16986443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5235461A Expired - Fee Related JP2814049B2 (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法

Country Status (5)

Country Link
US (8) US5534716A (ja)
JP (1) JP2814049B2 (ja)
KR (1) KR0184615B1 (ja)
CN (1) CN1039464C (ja)
TW (2) TW371512U (ja)

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3504336B2 (ja) * 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
TW297950B (ja) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4421632B2 (ja) * 1996-01-19 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286644B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP4286645B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN100405530C (zh) * 1996-05-15 2008-07-23 精工爱普生株式会社 薄膜器件的制造方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPH09321310A (ja) 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
DE69735022T2 (de) * 1996-09-19 2006-08-10 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6370179B1 (en) * 1996-11-12 2002-04-09 Board Of Regents, The University Of Texas System Low threshold microcavity light emitter
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6140166A (en) 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
JPH10199807A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JP3976828B2 (ja) 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1187720A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3524759B2 (ja) 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP2000031084A (ja) * 1998-05-08 2000-01-28 Samsung Electron Co Ltd 化合物半導体薄膜のｐ型への活性化方法
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6049106A (en) * 1999-01-14 2000-04-11 Micron Technology, Inc. Large grain single crystal vertical thin film polysilicon MOSFETs
US7022623B2 (en) * 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP3764102B2 (ja) * 1999-09-06 2006-04-05 株式会社日立製作所 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP2001297996A (ja) * 2000-04-13 2001-10-26 Nec Corp 回路製造方法および装置、アニール制御方法および装置、情報記憶媒体
US20030039106A1 (en) * 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP2002202737A (ja) * 2000-12-28 2002-07-19 Nec Corp 発光素子の製造方法、発光素子
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
CN1330797C (zh) * 2001-08-27 2007-08-08 纽约市哥伦比亚大学托管会 通过对相对于沟道区域的微结构的自觉偏移提高多晶薄膜晶体管器件之间均匀性的方法
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US6727517B2 (en) 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
JP2003156447A (ja) * 2001-11-19 2003-05-30 Yamamoto Co Ltd 色彩選別機
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US6841433B2 (en) * 2001-12-29 2005-01-11 Lg.Philips Lcd Co., Ltd. Method of fabricating polysilicon thin film transistor
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
WO2004010468A2 (en) * 2002-07-19 2004-01-29 Aviza Technology, Inc. Low temperature ozone anneal of gate and capacitor dielectrics
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
US20040084305A1 (en) * 2002-10-25 2004-05-06 Semiconductor Energy Laboratory Co., Ltd. Sputtering system and manufacturing method of thin film
KR100487256B1 (ko) * 2002-10-31 2005-05-03 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7615056B2 (en) * 2003-02-14 2009-11-10 Visiogen, Inc. Method and device for compacting an intraocular lens
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1541038B (zh) * 2003-04-17 2012-07-25 三星移动显示器株式会社 具有改进的白平衡的平板显示器
KR100528913B1 (ko) * 2003-04-29 2005-11-16 삼성에스디아이 주식회사 평판표시소자
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR100611225B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
TWI228293B (en) * 2003-12-02 2005-02-21 Univ Nat Taiwan A CMOS utilizing a special layout direction
CN1691277B (zh) 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2005111922A1 (en) * 2004-05-18 2005-11-24 Silverbrook Research Pty Ltd Pharmaceutical product tracking
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
DE102004048332B4 (de) * 2004-10-05 2008-08-14 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
JP4515302B2 (ja) * 2005-03-25 2010-07-28 株式会社半導体エネルギー研究所 半導体装置
KR20070082191A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
JP4421564B2 (ja) * 2006-02-16 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4515397B2 (ja) * 2006-02-16 2010-07-28 株式会社半導体エネルギー研究所 半導体装置
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
KR20100036624A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치
JP5367651B2 (ja) * 2010-06-28 2013-12-11 日立オートモティブシステムズ株式会社 電流制御用半導体素子、およびそれを用いた制御装置
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
FR2551244B1 (fr) * 1983-08-26 1985-10-11 Thomson Csf Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPS6450569A (en) 1987-08-21 1989-02-27 Nec Corp Manufacture of polycrystalline silicon thin film transistor
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
JPS6450569U (ja) 1987-09-25 1989-03-29
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JPH0388321A (ja) * 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH0492413A (ja) 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JPH04253342A (ja) 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
IL100625A (en) * 1992-01-10 1995-03-30 Electric Fuel Ltd Zinc / air battery for mechanical and electric charging
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5529837A (en) 1994-02-28 1996-06-25 Shin-Etsu Chemical Co., Ltd. Silicone coated base material and air bag base material
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
CN1109212A (zh) 1995-09-27
TW278220B (ja) 1996-06-11
CN1039464C (zh) 1998-08-05
US6194254B1 (en) 2001-02-27
TW371512U (en) 1999-10-01
KR0184615B1 (ko) 1999-03-20
US20060014337A1 (en) 2006-01-19
US20080305589A1 (en) 2008-12-11
US7410849B2 (en) 2008-08-12
US5616506A (en) 1997-04-01
US20110111541A1 (en) 2011-05-12
KR950007158A (ko) 1995-03-21
US7875508B2 (en) 2011-01-25
US8133770B2 (en) 2012-03-13
US7045819B2 (en) 2006-05-16
US6482686B1 (en) 2002-11-19
JPH0766425A (ja) 1995-03-10
US5534716A (en) 1996-07-09
US20030054595A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
JP2814049B2 (ja) 半導体装置およびその作製方法
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
JP3067949B2 (ja) 電子装置および液晶表示装置
US5966594A (en) Semiconductor device and method for manufacturing the same
KR0183063B1 (ko) 반도체장치 및 그 제조방법
JP2860869B2 (ja) 半導体装置およびその作製方法
US20120268681A1 (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US7235828B2 (en) Semiconductor device with residual nickel from crystallization of semiconductor film
JPH0758339A (ja) 半導体装置およびその作製方法
JPH0758338A (ja) 半導体装置およびその作製方法
JP3389022B2 (ja) 半導体装置
JP3160172B2 (ja) 半導体素子の製造方法および表示装置用基板の製造方法
JPH1187732A (ja) 半導体装置およびその作製方法
JP3202687B2 (ja) 半導体装置の作製方法
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JP3338756B2 (ja) 半導体装置およびその製造方法
JP3824898B2 (ja) 半導体装置の作製方法
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置
JPH0982639A (ja) 半導体装置およびその製造方法
JP2001057435A (ja) 半導体装置の作製方法
JPH0876142A (ja) 液晶表示装置
JPH11168219A (ja) 半導体装置およびその作製方法
JPH11330488A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees