JP3764102B2 - 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置 - Google Patents

薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置 Download PDF

Info

Publication number
JP3764102B2
JP3764102B2 JP2001522565A JP2001522565A JP3764102B2 JP 3764102 B2 JP3764102 B2 JP 3764102B2 JP 2001522565 A JP2001522565 A JP 2001522565A JP 2001522565 A JP2001522565 A JP 2001522565A JP 3764102 B2 JP3764102 B2 JP 3764102B2
Authority
JP
Japan
Prior art keywords
electron source
insulating layer
thin film
lower electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001522565A
Other languages
English (en)
Inventor
敏明 楠
睦三 鈴木
雅一 佐川
誠 岡井
彰利 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of JP3764102B2 publication Critical patent/JP3764102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

技術分野
本発明は、薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置に係わり、特に、下部電極−絶縁層−上部電極の3層構造を有し、当該絶縁層として陽極酸化膜を使用する薄膜型電子源に適用して有効な技術に関する。
背景技術
薄膜型電子源とは、例えば、上部電極−絶縁層−下部電極の3層薄膜構造の上部電極と下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。
例えば、金属−絶縁体−金属を積層したMIM(Metal-Insulator-Metal)型、金属−絶縁体−半導体電極を積層したMIS(Metal-Insulator-Semiconductor)型等が知られている。
なお、MIM型の薄膜電子源については、例えば、特開平7−65710号に記載されている。
第14図は、薄膜型電子源の動作原理を説明するための図である。
上部電極13と下部電極11との間に駆動電圧源からVdの駆動電圧を印加して、トンネル絶縁層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、トンネル絶縁層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。
これらのホットエレクトロンのうち、上部電極13の仕事関数φ以上のエネルギーを有するものは、真空18中に放出される。
ここで、上部電極13および下部電極11とを複数本設け、これら複数本の上部電極と、複数本の下部電極とを直交させて、薄膜電源をマトリクス状に形成すると、任意の場所から電子線を発生させることができるので、表示装置の電子源に用いたり、電子源描画装置の電子源に適用することができる。
これまで、金(Au)−酸化アルミニウム(Al23;以下、単に、Al23と称する。)−アルミニウム(Al;以下、単に、Alと称する。)構造のMIM(Metal-Insulator-Metal)構造などから電子放出が観測されている。
一般に、薄膜型電子源用の高品質のトンネル絶縁層12としては、陽極酸化膜が用いられる。
特に、AlまたはAl合金等のバリアー型(無孔質)陽極酸化膜は膜厚が均一で、高い耐電圧を有する無欠陥の絶縁層を大面積で形成できる。
そのため、表示装置等に主に応用される薄膜型電子源の絶縁層形成法としては最も適したものである。
しかしながら、陽極酸化膜を形成するための陽極酸化法は、電解液中でのウェット酸化プロセスであるため、電解液から不純物を取り込みやすいという欠点がある。
第15図は、陽極酸化膜の形成過程を模式的に示す図である。
陽極酸化は、電解液21中で下部電極11を陽極とし、白金(Pt)などのメッシュ電極22を陰極として、化成電圧源からVoxの化成電圧を印加することにより、酸化が進行する。
陽極酸化中の下部電極11のAlとトンネル絶縁層12のAl23界面では、電解液21から供給される酸素イオン(O2-)と下部電極材料のAlが反応することにより酸化が進行する。
また、トンネル絶縁層12のAl23と電解液21の界面では、下部電極(Al電極)11から供給されるアルミニウムイオン(Al3+)が電解液21から供給される酸素イオン(O2-)と反応することによりAl23が成長する。
このようにトンネル絶縁層12となるAl23膜の成長は2つの界面で起こるが、下部電極11とトンネル絶縁層12との界面ではAlと酸素(O)以外不純物のない環境で成長するので比較的純粋なAl23層が成長するのに対し、トンネル絶縁層12と電解液21との界面では、電解液21中の電解質アニオン24等がAl23中に取り込まれ、不純物を多く含むAl23膜が成長する。
したがって、トンネル絶縁層12は、陽極酸化開始時の表面位置より内側の不純物の少ない絶縁層内層25と、外側の不純物の多い絶縁層外層26の二重構造となる。
その膜厚比率は、陽極酸化中のアルミニウムイオン(Al3+)と酸素イオン(O2-)の輸率、および化成液の種類によって決定される。
酒石酸やクエン酸等のアンモニウム塩等の有機酸電解質とエチレングリコール等の非水系溶媒を用いて作成したAl23バリアー型陽極酸化膜の場合、アルミニウムイオン(Al3+)の輸率が0.6、酸素イオン(O2-)の輸率が0.4である。
したがって、絶縁層外層25の膜厚比率は60%に達し、この絶縁層外層25は、炭素を不純物として含んでいる。
同じくバリアー型陽極酸化膜が形成可能なほう酸アンモニム水溶液を化成液に用いた場合は、不純物は硼素が主であり、アルミニウムイオン(Al3+)の輸率が0.4、酸素イオン(O2-)の輸率が0.6である。
この場合でも絶縁層外層25の膜厚比率は40%である。
電解液として、酒石酸アンモニウム水溶液とエチレングリコールの混合液を用い、陽極酸化法により形成した薄膜型電子源のトンネル絶縁層の組成分析をグロー放電分光により測定した結果を第16図に示す。
トンネル絶縁層中の不純物である炭素量は表面側約60%の領域で多く、トンネル縁膜中で階段状に減少し、内側の40%の領域では少ない。
このように、前記したトンネル絶縁層12の二重構造が組成の深さ方向分析ではっきり示されている。
このような薄膜型電子源を動作させたときのバンド図を第17図に示す。
下部電極11からファウラーノルドハイムのトンネル現象で注入された電子は、トンネル絶縁層12の伝導帯中を走行し、上部電極13に達する。
その際、絶縁層外層26中を走行するが、絶縁層外層26は不純物を多く含む膜であるため、構造欠陥が多く電子トラップ27が多い。
絶縁層外層26中にトラップされる電子が多くなると、第17図に示すように、トンネル絶縁層12内部の電界強度が下部電極11側で低く、上部電極13側で高くなる。
この場合、トンネル注入電界は緩和されるためダイオード電流が減少し、したがって放出電流が減少してしまう。
また、絶縁層外層26と上部電極界面近傍は電界強度が局所的に強くなるため、トンネル絶縁層12の破壊等につながり薄膜型電子源の信頼性を低下させる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、薄膜型電子源において、陽極酸化法で形成される絶縁層の、不純物の多い絶縁層外層での電子トラップを削減し、放出電流の減少や、信頼性の低下を防止することが可能となる技術を提供することにある。
また、本発明の他の目的は、薄膜型電子源の製造方法において、陽極酸化法で形成される絶縁層の、不純物の多い絶縁層外層の比率を低減することが可能となる技術を提供することにある。
また、本発明の他の目的は、表示装置において、前記薄膜型電子源を使用することにより、輝度減少が少なく、長寿命を図ることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
発明の開示
前記したように、陽極酸化膜の膜厚、および絶縁層外層と絶縁層内層の膜厚比率は、印加する化成電圧と、下部電極材料と酸素のイオンの輸率、化成液の種類から求められる。
本発明者らは、この点に着目し、膜厚が均一で、高い耐電圧を有し、大面積の無欠陥絶縁層が得られる陽極酸化膜の特徴を保持しつつ、不純物の多い陽極酸化膜中の絶縁層外層の比率を低減する方法として、陽極酸化膜中の不純物の少ない絶縁層内層の比率を高めることを検討した。
その結果、下部電極表面に陽極酸化膜から成る絶縁層を形成する際に、下部電極表面の陽極酸化によって形成する陽極酸化膜の表面側をエッチングで除去(エッチバック工程)した後、再度陽極酸化する工程を、少なくとも1回行う方法が有効であることを見出した。
さらに、下部電極表面に陽極酸化により形成される陽極酸化膜を、最初の陽極酸化時は、絶縁層の最終仕様膜厚より厚く形成し、その後陽極酸化膜の表面側をエッチングで除去することにより、陽極酸化膜を絶縁層の最終仕様膜厚より薄くし、次に再度の陽極酸化によって最終仕様膜厚の陽極酸化膜から成る絶縁層を形成することが特に有効であることを見出した。
即ち、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源であって、前記絶縁層は、前記上部電極から前記下部電極へ向かって濃度がステップ状に減少する不純物を含み、前記不純物がステップ状に減少する領域の中心を境にして、前記絶縁層の前記上部電極側を絶縁層外層、前記絶縁層の前記下部電極側を絶縁層内層とするとき、前記絶縁層の膜厚に占める前記絶縁層外層の膜厚比率が40%より少ないことを特徴とする。
また、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源であって、前記上部電極から前記下部電極に流れる初期電流の電流密度を0.2A/cm2として、前記電子放出部の前記上部電極と前記下部電極との間に直流定電圧を印加する試験を行った時に、2時間後の前記上部電極から前記下部電極に流れる電流が、前記初期電流の50%以上であることを特徴とする。
また、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源であって、前記上部電極から前記下部電極に流れる初期電流の電流密度を0.2A/cm2として、前記電子放出部の前記上部電極と前記下部電極との間に直流定電圧を印加する試験を行った時に、2時間後の電流−駆動電圧特性の高電圧側へのシフト量が0.5V以下であることを特徴とする。
また、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源であって、前記電子放出部の前記上部電極と前記下部電極との間に、前記上部電極から前記下部電極に流れる電流のピーク電流密度が0.2A/cm2、デューティー比が1/18.3であるパルス電圧を印加する定電流パルス試験を行った時に、714時間後(デューティー比1/256換算で1万時間後)の駆動電圧の上昇値が0.5V以下であることを特徴とする。
また、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源の製造方法であって、陽極酸化法により前記下部電極表面に絶縁層を形成する際に、陽極酸化法により前記下部電極表面に陽極酸化膜を形成する第1の工程と、前記第1の工程で形成した陽極酸化膜の表面側をエッチングにより除去する第2の工程と、前記第2の工程の後に、再度陽極酸化法により前記下部電極表面に陽極酸化膜を形成する第3の工程とを、少なくとも1回行うことを特徴とする。
また、本発明は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源の製造方法であって、陽極酸化法により前記下部電極表面に、陽極酸化膜を前記絶縁層の最終仕様膜厚より厚く形成する第1の工程と、前記第1の工程で形成した陽極酸化膜の表面側をエッチングにより除去する第2の工程と、前記第2の工程の後に、再度陽極酸化法により前記下部電極表面に、前記最終仕様膜厚の陽極酸化膜を形成して、前記絶縁層を形成する第3の工程とを有することを特徴とする。
また、本発明は、前記第1の工程において、前記陽極酸化膜を、前記最終仕様膜厚の2.5倍より厚く形成することを特徴とする。
また、本発明は、前記下部電極が、アルミニウムあるいはアルミニウム合金で構成されることを特徴とする。
また、本発明は、電子源アレイを有する第1の基板と、枠部材と、蛍光体パターンを有する第2の基板とを備え、前記第1の基板、前記枠部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる表示装置であって、前記第1の基板の電子源アレイは、前記いずれかの薄膜型電子源で構成されることを特徴とする。
【図面の簡単な説明】
第1図は、本発明の実施の形態1の薄膜型電子源の製法方法を説明するための図である。
第2図は、本発明の実施の形態1の薄膜型電子源の製法方法を説明するための図である。
第3図は、本実施の形態における、陽極酸化−エッチング−再陽極酸化プロセスにより作成されたトンネル絶縁層の膜構造の変化を示す模式図である。
第4図は、本発明の実施の形態のエッチャントを用いた場合の絶縁層のエッチングレートを測定したグラフである。
第5図は、本発明の実施の形態における、再陽極酸化の化成電圧と化成時間の関係を示すグラフである。
第6図は、本発明の実施の形態の薄膜型電子源と、従来の薄膜型電子源のダイオード電流の経時変化を比較したグラフである。
第7図は、本発明の実施の形態の薄膜型電子源と、従来の薄膜型電子源の電流−電圧特性の変動を比較したグラフである。
第8図は、本発明の実施の形態の薄膜型電子源と、従来の薄膜型電子源を定電流パルス駆動した時の駆動電圧の変動を比較したグラフである。
第9図は、本発明の実施の形態2の表示装置の薄膜型電子源アレイ基板の概略構成を示す図である。
第10図は、本発明の実施の形態2の表示装置の蛍光表示板の概略構成を示す図である。
第11図は、本発明の実施の形態2の表示装置の概略全体構成を示す断面図である。
第12図は、本発明の実施の形態2の表示装置に、駆動回路を接続した状態を示す図である。
第13図は、第11図に示す各駆動回路から出力される駆動電圧の波形を示す図である。
第14図は、薄膜型電子源の動作原理を示す図である。
第15図は、陽極酸化膜の形成過程を模式的に示す図である。
第16図は、陽極酸化法により形成した従来の薄膜型電子源のトンネル絶縁層の組成分析をグロー放電分光により測定した結果を示すグラフである。
第17は、従来の薄膜型電子源を動作させたときのバンド図である。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施形態を詳細に説明する。
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施の形態1]
本発明の実施の形態の薄膜型電子源は、AlまたはAl合金から成る下部電極表面を陽極酸化して形成するトンネル絶縁層12を、最初の陽極酸化時はトンネル絶縁層12の最終仕様膜厚より厚く形成した後、トンネル絶縁層12の表面側をエッチングで除去し、トンネル絶縁層12を仕様膜厚より薄膜化し、その後、再度の陽極酸化によって仕様膜厚のトンネル絶縁層12を形成することを特徴とする。
以下、第1図、第2図を用いて、本実施の形態の薄膜型電子源の製造方法について説明する。
なお、第1図、第2図において、左側の図は要部断面図、右側の図は平面図である。
先ず、ソーダガラス等の絶縁性の基板10上を用意し、この基板10上に下部電極用の金属膜を形成する。
下部電極用の材料としては、AlやAl合金を用いる。
ここでは、Al−ネオジム(Nd;以下、単に、Ndと称する。)合金を用いた。
また、金属膜の形成には、例えば、スパッタリング法を用い、その膜厚は300nmとした。
金属膜形成後、第1図(a)に示すように、エッチングによりストライプ形状の下部電極11を形成する。
次に、第1図(b)に示すように、下部電極11上の電子放出部となる部分をレジスト膜20でマスクし、化成液中で下部電極11を陽極として、下部電極11上の電子放出部となる部分以外の部分を選択的に厚く陽極酸化し、保護絶縁層14を形成する。
このとき、化成電圧を100Vとすれば、厚さ約136nmの保護絶縁層14が形成される。
保護絶縁層14を形成した後、レジスト膜20を除去し、化成液中で再度下部電極11を陽極として、陽極酸化を行い、第1図(c)に示すように、下部電極11上に陽極酸化膜を形成する。
この陽極酸化膜は、アルミニウムイオン(Al3+)の輸率と酸素イオン(O2-)の輸率の比で、絶縁層外層26と絶縁層内層25の二重構造となる。
ここでは、化成液の電解質として、3wt%の酒石酸アンモニウム水溶液とエチレングリコールの混合液を用いた。
この場合の、アルミニウムイオン(Al3+)の輸率と酸素イオン(O2-)の輸率の比は約0.6:0.4なので、膜厚比で約60%が絶縁層外層26となり、40%が絶縁層内層25となる。
そこで、はじめに形成する陽極酸化膜の厚さを、最終的な薄膜型電子源のトンネル絶縁層12の厚さの2.5倍に設定する。
陽極酸化膜の膜厚は化成電圧に比例するので、膜厚は正確に設定することができる。
このようにして、初期膜厚を最終膜厚の2.5倍以上としておけば、最終仕様の絶縁膜厚を絶縁層内層25のみで確保することが可能となり特に好ましい。
勿論、2.5倍以上としなくても、本発明の製造方法を使用すれば絶縁層外層26の比率が従来より低下することは明らかである。
ここでは、酸化電圧を15Vとし、約25nmの陽極酸化膜を形成した。
即ち、絶縁層内層25が10nm、絶縁層外層26が15nmである。
次に、はじめに形成した陽極酸化膜の表面をエッチングするエッチバック工程を行う。
エッチングは、ウェットエッチング、あるいはドライエッチングによって行うことができるが、特に、アルカリ水溶液によるエッチングは低速かつ均一性が高い。
例えば、燐酸塩や珪酸塩等のアルカリ水溶液あるいは、アンモニアと過酸化水素水の混合水溶液や有機アルカリ水溶液が利用できる。
この場合、第4図に示すように、pH11〜13.5程度の範囲の調整によりエッチレートを超低レートの0.1〜1nm/minの間で自由に制御でき、かつエッチングの膜厚むら1nm程度の非常に均一なエッチングができる。
したがって、薄膜型電子源の薄い絶縁層(陽極酸化膜)のエッチングには最適である。
さらに、エッチャントに、燐酸塩、珪酸塩を用いる場合、燐酸イオン、珪酸イオンが陽極酸化膜表面の耐水性を向上させる効果があるため、絶縁層の膜質がさらに向上する。
ここでは、pH13の燐酸水素2ナトリウム、珪酸ナトリウムの混合アルカリ水溶液を用いた。
このエッチングにより、はじめに形成した陽極酸化膜中の絶縁層外層26を含む層を除去し、絶縁層内層25を残すようにエッチングする。
絶縁層外層26の厚さは化成電圧と輸率から既知のため、エッチング時間を制御することにより絶縁層内層25を残し、絶縁層外層26を除去することができる。
本実施の形態のエッチャントを用いると非常に均一なエッチングが可能であるが、それでもエッチングにより約1nm程度の膜厚むら、および粒界や異物等に起因する局所的なピンホールが発生する。
そのため、エッチング処理のみ行った絶縁層の信頼性は低い。
そこで、第2図(a)に示すように、エッチングにより生じた絶縁層内層25の膜厚ばらつきと、局所的な欠陥の修復を目的に再度陽極酸化を行い、トンネル絶縁層12を形成する。
この時の化成電圧と酸化時間の関係を第5図に示す。
この第5図から分かるように、化成電圧の初期値は約4.5Vとなった。
初めは局所的なピンホールと膜厚むらの薄いところのみが酸化されるので、化成電圧が約5.5Vまで上がるのは速い。
膜厚ばらつきが解消された後は、通常の陽極酸化と同じ酸化速度になる。
ここでは、最終的な化成電圧を6Vとし、トンネル絶縁層12の膜厚を約10nmとした。
第3図は、本実施の形態における、陽極酸化−エッチング−再陽極酸化プロセスにより作成されたトンネル絶縁層12の膜構造の変化を示す模式図である。
再陽極酸化により追加成長させた陽極酸化膜の膜厚は、化成電圧にして1.5V分、約2nmである。
再陽極酸化の際も成長する陽極酸化膜は、アルミニウムイオン(Al3+)の輸率と酸素イオン(O2-)の輸率の比0.6:0.4にしたがい、絶縁層内層25の両側に分割されるため、不純物を多く含む絶縁層外層26の膜厚は約1.2nmである。
従来の1回の陽極酸化のみで作成した薄膜型電子源の場合、10nmの絶縁層を形成すれば6nmは不純物の多い絶縁層外層26を有していた。
したがって、本実施の形態では、トンネル絶縁層12の縁層外層26の膜厚を1/5に低減できることを示している。
言い換えると、従来の薄膜型電子源の製造方法では、絶縁層外層比率の低いほう酸アンモニウム水溶液を用いた場合でも、トンネル絶縁層12の膜厚に占める絶縁層外層26の膜厚比率が40%以上であったのに対し、本実施の形態の方法を用いれば絶縁層外層26の膜厚比率を40%よりはるかに少なくすることができる。
なお、本実施の形態では、エッチングおよび再陽極酸化は1回づつ行ったが複数回繰り返すこともできる。
次に、上部電極13への給電線となる上部電極バスライン下層用の金属膜と、上部電極バスライン上層用の金属膜とをスパッタリング法で形成する。
ここでは、バス電極バスライン下層15の材料として、タングステン(W)を、バス電極バスライン上層16の材料として、例えば、Al−Nd合金を用いた。
次に、第2図(b)に示すように、エッチングにより所望形状の上部電極バスライン下層15と、上部電極バスライン上層16とを形成する。
ここで、上部電極バスライン下層15のタングステン(W)が、上部電極13との電気的接触を、上部電極バスライン上層16のAl−Nd合金が給電を主に担う。
最後に、第2図(c)に示すように、上部電極用の金属膜を形成し加工して、上部電極13を形成する。
上部電極13としては、例えば、イリジウム(Ir)、白金(Pt)、金(Au)の積層膜を用い、スパッタ法で形成した。
ここで、上部電極13の膜厚は3nmとした。
第6図は、従来の薄膜型電子源と本実施の形態の薄膜型電子源とを定電圧直流駆動したときのダイオード電流(上部電極13から下部電極11に流れる電流)の経時変化を比較したグラフである。
試験条件は、直流(DC)電圧を印加し、初期ダイオード電流の電流密度が0.2A/cm2である。
なお、この電流密度は、本実施の形態の電子放出部の面積では15μAに相当する。
従来の薄膜型電子源では、2時間試験後、ダイオード電流が初期値の5%程度と大幅に低減している。
これに対して、本実施の形態の薄膜型電子源では、ダイオード電流が初期値の50%程度と減少量が小さい。
第7図は、第6図の試験開始前と試験後のダイオード電流−駆動電圧特性(IV特性)の変動を測定したグラフである。
第7図(a)に示すように、従来の薄膜型電子源では、IV特性の高電圧側へのシフト量が大きく、約1Vシフトしており、大量の電子トラップが発生していることがわかる。
これに対し、第7図(b)に示すように、本実施の形態の薄膜型電子源のIV特性の変動は小さく、0.1〜0.2Vのシフト量しかなく、電子トラップが少ないのが分かる。
以上の結果から、本実施の形態の製造方法は、不純物を多く含む絶縁層外層26の膜厚を大幅に低減させて、電子トラップ密度を減少させ、放出電流の減少が少ない薄膜型電子源を得るのに効果があることが分かる。
第8図は、従来の薄膜型電子源と、本実施の形態の薄膜型電子源とを定電流のパルス駆動により動作させた時の駆動電圧の経時変化をプロットしたグラフである。
ダイオード電流密度は、ピーク電流密度で0.2A/cm2(平均電流密度11mA/cm2)で試験した。
パルス波形は、表示装置での使用を想定した16.7ms周期、デューティー比を1/18.3とした。
実際の表示装置において、走査線数を512本(上下分割駆動で256本)とすると、本試験は、表示装置用いるパルスのデューティー比1/256の14倍の加速試験である。
第8図の横軸の試験時間は、その換算時間(測定時間×14)で表示している。
第8図から分かるように、従来の薄膜型電子源は電子トラップの増加のため、定電流を維持するための駆動電圧がわずか20時間程度で0.8Vも上昇し、素子破壊に至ってしまう。
これに対し、本実施の形態の薄膜型電子源では、電子トラップが少ないため、714時間(デューティー比1/256換算で1万時間)の駆動でも駆動電圧上昇が0.35Vに抑えることができる。
実際の表示装置において、駆動回路で電圧上昇分を補正でき、かつ薄膜型電子源の信頼性を損なわないためには、この電圧上昇は0.5V以下であることが望ましい。
したがって、本実施の形態の製造方法を用いれば、薄膜型電子源を用いて実用的な表示装置寿命1万時間を達成することが可能となる。
[実施の形態2]
第9図は、本発明の実施の形態2の表示装置の薄膜型電子源アレイ基板の概略構成を示す図である。
第9図(a)は、本実施の形態の薄膜型電子源アレイ基板の平面図であり、同図(b)は、同図(a)に示すA−A’線に沿った断面構造、および同図(c)は、同図(a)に示すB−B’線に沿った断面構造を示す要部断面図である。
本実施の形態の薄膜型電子源アレイ基板は、前記説明した手順にしたがって、基板10上に、薄膜型電子源がマトリクス状に形成されて構成される。
なお、第9図では、3本の下部電極11と3本の上部電極バスライン17からなる(3×3)ドットの薄膜型電子源マトリクスを図示しているが、実際には、表示ドット数に対応した数の薄膜型電子源マトリクスを形成する。
また、実際には、上部電極バスラインは、上部電極バスライン上層15と、上部電極バスライン下層16との積層構造であるが、第9図では上部電極バスライン17としてまとめて図示している。
第10図は、本発明の実施の形態の表示装置の蛍光表示板の概略構成を示す図である。
第10図(a)は、本実施の形態の蛍光表示板の平面図であり、同図(b)は、同図(a)に示すA−A’線に沿った断面構造、および同図(c)は、同図(a)に示すB−B’線に沿った断面構造を示す要部断面図である。
本実施の形態の蛍光表示板は、ソーダガラス等の基板110に形成されるブラックマトリクス120と、このブラックマトリクス120の溝内に形成される赤(R)・緑(G)・青(B)の蛍光体(111〜113)と、これらの上に形成されるメタルバック膜114とで構成される。
以下、本実施の形態の蛍光表示板の作成方法について説明する。
まず、表示装置のコントラストを上げる目的で、基板110上に、ブラックマトリクス120を形成する。
ブラックマトリクス120は、ポリビニルアルコール(PVA;以下、単に、PVAと称する。)と重クロム酸アンモニウムとを混合した溶液を基板110に塗布し、ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
次に、以下の方法により赤色蛍光体111を形成する。
赤色蛍光体粒子にPVAと重クロム酸アンモニウムとを混合した水溶液を基板110上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させた後、未感光部分を流水で除去する。
このようにして、赤色蛍光体111をパターン化する。
なお、蛍光体パターンは、第10図に示すストライプ状のパターンであるが、このストライプパターンは一例であって、それ以外にも、ディスプレイの設計に応じて、たとえば、近接する4ドットで一画素を構成させた「RGBG」パターンでももちろん構わない。
同様の方法により、緑色蛍光体112と青色蛍光体113を形成する。
ここで、蛍光体として、例えば、赤色蛍光体111はY2O2S:Eu(P22−R)、緑色蛍光体112はZnS:Cu,Al(P22−G)、青色蛍光体113はZnS:Ag(P22−B)を用いればよい。
次いで、ニトロセルロースなどの膜でフィルミングした後、基板110全体にAlを、膜厚75nm程度蒸着してメタルバック膜114とする。
このメタルバック膜114が、加速電極として働く。
その後、基板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。
このようにして、蛍光表示板が完成する。
第11図は、本発明の実施の形態2の表示装置の概略全体構成を示す断面図である。
なお、同図(a)は、第9図(a)に示すB−B’線に沿った断面構造、および同図(B)は、第9図(a)に示すA−A’線に沿った断面構造を示す要部断面図である。
第11図に示すように、前記手順により製作された薄膜型電子源アレイ基板と、蛍光表示板と、枠部材116とを、スペーサ30を介して組み立て後、枠部材116をフリットガラス115を用いて封着する。
薄膜型電子源アレイ基板と蛍光表示板との間の距離は、1〜3mm程度になるようにスペーサ30の高さを設定する。
なお、第11図では、赤(R)・緑(G)・青(B)に発光するドット毎、即ち、下部電極3列づつにスペーサ30の支柱を設けているが、機械強度が耐える範囲で、支柱の数(密度)を減らしても構わない。
ここで、スペーサ30は、厚さ1〜3mm程度のガラスやセラミックスなどの絶縁板に、例えば、サンドプラスト法などで所望の形状の穴を加工して形成する。
あるいは、板状または柱状のガラス製(またはセラミックス製)の支柱を並べて配置してスペーサ30としてもよい。
封着したパネルは、10-7Torr程度の真空に排気して、封止する。
封止した後、ゲッターを活性化し、表示装置内を真空を維持する。
例えば、バリウム(Ba)を主成分とするゲッター材料の場合、高周波誘導加熱によりゲッター膜を形成することができる。
このようにして、本実施の形態の表示装置が完成する。
本実施の形態の表示装置では、薄膜型電子源アレイ基板と蛍光表示板との間の距離が、1〜3mm程度と長いので、メタルバック膜114に印加する加速電圧を3〜6KVと高電圧にできる。
したがって、前記したように、蛍光体には、陰極線管(CRT)用の蛍光体を使用することができる。
本実施の形態では、前記実施の形態1の薄膜型電子源マトリクス構造を用いることにより、電子トラップが少ないため、ダイオード電流、放出電流の減少が少なく、長寿命の薄膜型電子源が作成できるため、輝度減少が少なく信頼性の高い表示装置を提供できる。
第12図は、本実施の形態の表示装置に、駆動回路を接続した状態を示す模式図である。
下部電極11は下部電極駆動回路40で駆動され、上部電極バスライン17は上部電極駆動回路50で駆動される。
ここで、各駆動回路(40,50)と、薄膜型電子源アレイ基板との接続は、例えば、テープキャリアパッケージを異方性導電膜で圧着したものや、各駆動回路(40,50)を構成する半導体チップを、薄膜型電子源アレイ基板の基板(例えば、ガラス)上に直接実装するチップ音グラス等によって行う。
メタルバック膜114には、加速電圧源60から3〜6KV程度の加速電圧を常時印加する。
第13図は、第12図に示す各駆動回路から出力される駆動電圧の波形の一例を示すタイミングチャートである。
ここで、m番目の下部電極11をKm、n番目の上部電極バスライン17をCn、m番目の下部電極11と、n番目の上部電極バスライン17との交点を(m、n)で表すことにする。
時刻t0ではいずれの電極も駆動電圧がゼロであるので電子は放出されず、したがって、蛍光体は発光しない。
時刻t1において、K1の下部電極11に、下部電極駆動回路40から(−V1)なる駆動電圧を、(C1,C2)の上部電極バスライン17に、上部電極駆動回路50から(+V2)なる駆動電圧を印加する。
交点(1,1)、(1,2)の下部電極11と上部電極13との間には(V1+V2)なる電圧が印加されるので、(V1+V2)の電圧を電子放出開始電圧以上に設定しておけば、この2つの交点の薄膜型電子源からは電子が真空中に放出される。
放出された電子はメタルバック膜114に印加される加速電圧源60からの加速電圧により加速された後、蛍光体(111〜113)に入射し、発光させる。
時刻t2において、K2の下部電極11に、下部電極駆動回路40から(−V1)なる駆動電圧を印加し、C1の上部電極バスライン17に、上部電極駆動回路50から(+V2)なる駆動電圧を印加すると、同様に交点(2、1)が点灯する。
このようにして、上部電極バスライン17に印加する信号を変えることにより所望の画像または情報を表示することができる。
また、上部電極バスライン17に印加する駆動電圧(+V2)の大きさを適宜変えることにより、階調のある画像を表示することができる。
なお、トンネル絶縁層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極11の全てに、下部電極駆動回路40から(−V1)の駆動電圧を印加した後、全下部電極11に下部電極駆動回路40から(+V3)の駆動電圧を、全上部電極バスライン17に、上部電極駆動回路50から(−V3’)の駆動電圧を印加することにより行った。
この場合に、(V3+V3’)の電圧が、(V1+V2)の電圧と同程度になるようにする。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
産業上の利用可能性
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明の薄膜型電子源によれば、陽極酸化膜で形成される絶縁層の、不純物の量の多い絶縁層外層の膜厚を減少させ、電子トラップ量を削減することができるので、放出電流の減少や、信頼性の低下を防止することが可能となる。
(2)本発明の表示装置によれば、本発明の薄膜型電子源マトリクス構造を用いることにより、電子トラップが少ないため、ダイオード電流、放出電流の減少が少なく、長寿命の薄膜型電子源が作成できるため、輝度減少を少なくし、かつ信頼性を向上させることが可能となる。

Claims (11)

  1. 下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源であって、
    前記絶縁層は、前記上部電極から前記下部電極へ向かって濃度がステップ状に減少する不純物を含み、
    前記不純物がステップ状に減少する領域の中心を境にして、前記絶縁層の前記上部電極側を絶縁層外層、前記絶縁層の前記下部電極側を絶縁層内層とするとき、前記絶縁層の膜厚に占める前記絶縁層外層の膜厚比率が40%より少ないことを特徴とする薄膜型電子源。
  2. 前記下部電極は、アルミニウムあるいはアルミニウム合金で構成されることを特徴とする請求項1に記載の薄膜型電子源。
  3. 前記電子放出部がマトリクス状に配置されていることを特徴とする請求項1に記載の薄膜型電子源。
  4. 下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源の製造方法であって、
    陽極酸化法により前記下部電極表面に絶縁層を形成する際に、陽極酸化法により前記下部電極表面に陽極酸化膜を形成する第1の工程と、
    前記第1の工程で形成した陽極酸化膜の表面側をエッチングにより除去する第2の工程と、
    前記第2の工程の後に、再度陽極酸化法により前記下部電極表面に陽極酸化膜を形成する第3の工程とを、少なくとも1回行うことを特徴とする薄膜型電子源の製造方法。
  5. 下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられ前記下部電極の陽極酸化膜から構成される絶縁層との3層薄膜構造を有し、前記上部電極に正極性の電圧を印加した際に、前記上部電極表面から電子を放出する電子放出部を有する薄膜型電子源の製造方法であって、
    陽極酸化法により前記下部電極表面に、陽極酸化膜を前記絶縁層の最終仕様膜厚より厚く形成する第1の工程と、
    前記第1の工程で形成した陽極酸化膜の表面側をエッチングにより除去する第2の工程と、
    前記第2の工程の後に、再度陽極酸化法により前記下部電極表面に、前記最終仕様膜厚の陽極酸化膜を形成して、前記絶縁層を形成する第3の工程とを有することを特徴とする薄膜型電子源の製造方法。
  6. 前記第1の工程において、前記陽極酸化膜を、前記最終仕様膜厚の2.5倍より厚く形成することを特徴とする請求項5に記載の薄膜型電子源の製造方法。
  7. 前記下部電極は、アルミニウムあるいはアルミニウム合金で構成されることを特徴とする請求項4ないし請求項6のいずれか1項に記載の薄膜型電子源の製造方法。
  8. 前記第2の工程におけるエッチングにおいて、エッチャントとしてアルカリ水溶液を用いることを特徴とする請求項4ないし請求項7のいずれか1項に記載の薄膜型電子源の製造方法。
  9. 前記エッチャントとして、pHが11〜13.5のアルカリ水溶液を用いることを特徴とする請求項8に記載の薄膜型電子源の製造方法。
  10. 前記エッチャントとして、燐酸塩、珪酸塩の少なくとも一方を含むアルカリ水溶液を用いることを特徴とする請求項8または請求項9に記載の薄膜型電子源の製造方法。
  11. 電子源アレイを有する第1の基板と、
    枠部材と、
    蛍光体パターンを有する第2の基板とを備え、前記第1の基板、前記枠部材および前記第2の基板とで囲まれる空間が真空雰囲気とされる表示装置であって、
    前記第1の基板の電子源アレイは、前記請求項3の薄膜型電子源で構成されることを特徴とする表示装置。
JP2001522565A 1999-09-06 1999-09-06 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置 Expired - Fee Related JP3764102B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/004820 WO2001018839A1 (fr) 1999-09-06 1999-09-06 Source d'electrons en couche mince, procede de fabrication de source d'electrons en couche mince, et afficheur

Publications (1)

Publication Number Publication Date
JP3764102B2 true JP3764102B2 (ja) 2006-04-05

Family

ID=14236636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001522565A Expired - Fee Related JP3764102B2 (ja) 1999-09-06 1999-09-06 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置

Country Status (4)

Country Link
US (1) US6570321B1 (ja)
JP (1) JP3764102B2 (ja)
KR (1) KR100623550B1 (ja)
WO (1) WO2001018839A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301276B2 (en) * 2000-03-27 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of manufacturing the same
KR100539735B1 (ko) * 2003-07-03 2005-12-29 엘지전자 주식회사 전계 방출 표시 소자 구조
JP2006286617A (ja) * 2005-03-11 2006-10-19 Hitachi Ltd 薄膜電子源とその製造方法および薄膜電子源を用いた画像表示装置
US20060202607A1 (en) * 2005-03-11 2006-09-14 Yasushi Sano Thin film electron emitter, manufacturing method thereof, and image display device using the thin film electron emitter
JP2006269344A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 画像表示装置とその製造方法
JP2009043568A (ja) * 2007-08-09 2009-02-26 Canon Inc 電子放出素子及び画像表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257157A (ja) 1987-04-14 1988-10-25 Canon Inc 電子放出素子
JPH02306520A (ja) 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd 電子放出素子
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3390495B2 (ja) 1993-08-30 2003-03-24 株式会社日立製作所 Mim構造素子およびその製造方法
DE69530978T2 (de) * 1995-08-01 2004-04-22 Stmicroelectronics S.R.L., Agrate Brianza Begrenzung und Selbstvergleichmässigung von durch Mikrospitzen einer flachen Feldemissionsbildwiedergabevorrichtung fliessenden Kathodenströmen
JP3605911B2 (ja) 1995-11-15 2004-12-22 株式会社日立製作所 薄膜型電子源およびそれを用いた表示装置
US5944975A (en) * 1996-03-26 1999-08-31 Texas Instruments Incorporated Method of forming a lift-off layer having controlled adhesion strength
FI970593A (fi) * 1997-02-12 1998-08-13 Sakari Mikael Kulmala Pinnoitettujen johteiden käyttö analyyttisiin tarkoituksiin

Also Published As

Publication number Publication date
KR20020064756A (ko) 2002-08-09
KR100623550B1 (ko) 2006-09-13
WO2001018839A1 (fr) 2001-03-15
US6570321B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP3878365B2 (ja) 画像表示装置および画像表示装置の製造方法
US6614169B2 (en) Display device using thin film cathode and its process
JP3764102B2 (ja) 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置
US6765347B2 (en) Display device
JP3630036B2 (ja) 薄膜型電子源、およびそれを用いた表示装置
JPH10153979A (ja) 表示装置および電子線応用機器
JP3643503B2 (ja) 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器
US6320324B1 (en) Thin-film electron source and display produced by using the same
US20060202607A1 (en) Thin film electron emitter, manufacturing method thereof, and image display device using the thin film electron emitter
JP3660831B2 (ja) 薄膜型電子源および表示装置
JP4209556B2 (ja) 表示装置
JP3598267B2 (ja) 画像表示装置
JP3992710B2 (ja) 表示装置
JP2000030603A (ja) 薄膜型電子源、その駆動方法および製造方法並びにこれを用いた表示装置
JP2002367503A (ja) 薄膜型電子源及びその作製方法、及び画像表示装置
JP4881800B2 (ja) 画像表示装置
JP4126987B2 (ja) 画像表示装置
JP2001256907A (ja) 画像表示装置
JP2005191012A (ja) 電子源
JPH1195716A (ja) 表示装置および電子線応用機器
JP4341682B2 (ja) 表示装置
JP2006286617A (ja) 薄膜電子源とその製造方法および薄膜電子源を用いた画像表示装置
JP2001023551A (ja) 表示装置
JP2001023510A (ja) 薄膜型電子源および表示装置並びに電子線描画装置
JP2001273859A (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees