JP3630036B2 - 薄膜型電子源、およびそれを用いた表示装置 - Google Patents
薄膜型電子源、およびそれを用いた表示装置 Download PDFInfo
- Publication number
- JP3630036B2 JP3630036B2 JP27812799A JP27812799A JP3630036B2 JP 3630036 B2 JP3630036 B2 JP 3630036B2 JP 27812799 A JP27812799 A JP 27812799A JP 27812799 A JP27812799 A JP 27812799A JP 3630036 B2 JP3630036 B2 JP 3630036B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- upper bus
- electron source
- bus electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、下部電極、絶縁層、上部電極の３層構造を有し、真空中に電子を放出する薄膜型電子源、およびこれを用いた表示装置に関する。
【０００２】
【従来の技術】
薄膜型電子源とは、例えば上部電極−絶縁層−下部電極の３層薄膜構造の、上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。例えば金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体電極を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型や、金属―絶縁体と半導体の積層膜−金属または半導体電極を積層したもの等がある。ＭＩＭ型については例えば特開平７−６５７１０号に述べられている。薄膜型電子源の動作原理を図２に示した。上部電極１３と下部電極１１との間に駆動電圧Ｖｄを印加して、絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度にすると、下部電極１１中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層１２、上部電極１３の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極１３の仕事関数φ以上のエネルギーを有するものは、真空２０中に放出される。
【０００３】
この薄膜電子源は複数本の上部電極１３と、複数本の下部電極１１を直交させてマトリクスを形成すると、任意の場所から電子線を発生させることができるので、表示装置の電子源に用いることができる。
【０００４】
これまで、Ａｕ−Ａｌ２Ｏ３−Ａｌ構造のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造などから電子放出が観測されている。
【０００５】
【発明が解決しようとする課題】
薄膜型電子源は、絶縁層１２で加速したホットエレクトロンを、上部電極１３を透過させて真空中に放出させる。したがって上部電極１３の膜厚はホットエレクトロンの散乱を少なくするために数ｎｍ程度と非常に薄くする。
【０００６】
このような薄膜型電子源は、上部電極１３の表面が有機物等で汚染されるとホットエレクトロンが散乱され電子放出効率が低下してしまう。従来の薄膜型電子源では、ホト工程により上部電極１３を加工する際、上部電極１３の表面がレジストで汚染され、電子放出効率が約１桁低下していた。そのため、電子放出効率の回復のためには、アッシングによるクリーニング工程が必要であった。この工程は、薄膜型電子源の絶縁層１２にチャージアップ等によるダメージを与えないよう細心の注意が必要であり、製造時の歩留まりが低下しやすい。
【０００７】
また、薄膜型電子源マトリクスを表示装置に使用する場合、薄膜型電子源マトリクスを形成した基板と蛍光体を塗布した面板を、枠部材を介してフリットガラス接合により貼り合わせ、真空に封じることにより表示パネルを作成するが、対角５インチ程度以上の大型の表示パネルには、大気圧を支持するためスペーサを立てる必要がある。通常スペーサは薄膜型電子源へのダメージを与えないように下部電極１１の間、あるいは上部バス電極（または上部電極１３）の間の間隙に立てるため、精密な位置制御が必要である。位置制御が不十分な場合、薄膜型電子源がダメージを受ける可能性があり、製造歩留りが低下しやすい。
【０００８】
また、薄膜型電子源はトンネル現象を用いるため、絶縁層１２の膜厚が１０ｎｍ程度と薄い。 絶縁層１２の形成法は通常、陽極酸化法や熱酸化法など、極薄の絶縁層１２を大面積で均一な膜厚、膜質で作成できる方法を用いるが、異物の混入や下部電極１１の膜に欠陥がある場合などは、絶縁層１２に欠陥が生じてしまう。特に、単純マトリクス駆動する場合は、欠陥部が存在する下部電極１１、上部電極１３の配線上の他の正常な薄膜型電子源も、十分な駆動電圧Ｖｄが印加されなくなるため電子放出できなくなったり、電子放出量が低下したりして線欠陥が生じてしまう。このような場合、表示装置等への使用は不可能である。 表示装置に用いる場合、極薄の絶縁層１２を数１０万〜数１００万個 形成しなければならず、無欠陥の薄膜型電子源マトリクスを形成することは困難である。したがて薄膜型電子源に欠陥が生じた場合でも、点欠陥にとどめ線欠陥を生じさせないようにする必要がある。
【０００９】
本発明の第一の目的は、ホト工程を用いずに上部電極膜を加工できる薄膜型電子源を提供し、アッシング工程を不要にすることで、電子放出効率の高い薄膜型電子源を提供し、高輝度で製造歩留まりの高い表示装置を提供することにある。
【００１０】
また、本発明の第二の目的は、スペーサを立ててもダメージを受け難い薄膜型電子源を提供して、位置制御を容易にし、表示装置の製造歩留りを向上させるとともに、スペーサの配置場所を最適化してスペーサの目立たない高画質の表示装置を提供することにある。
【００１１】
さらに、本発明の第三の目的は、線欠陥の生じない薄膜型電子源マトリクスを提供し、表示装置の製造歩留りを向上することにある。
【００１２】
【課題を解決するための手段】
上記第一、および第二の目的は、行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられ、前記上部電極の給電線となる上部バス電極を有する薄膜型電子源であって、前記電子放出部と、前記上部電極が前記上部バス電極と接触する部分が開口した絶縁体からなるパシベーション膜が、前記上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されていることにより実現される。
【００１３】
また、上記第一乃至第三の目的は、行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられた、前記上部電極の給電線となるが前記電子放出部とは交差しない第１の上部バス電極、および前記電子放出部を囲み前記上部電極に給電する第２の上部バス電極を有する薄膜型電子源であって、前記電子放出部、前記上部電極が前記第２の上部バス電極と接触する部分、および前記第１の上部バス電極の一部と前記第２の上部バス電極の一部の両方が露出する部分が開口している絶縁体からなるパシベーション膜が、前記第１および第２の上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されており、前記第１、第２の上部バス電極が前記開口部で切断された前記上部電極膜で接続されていることより実現される。
【００１４】
また、前記上部電極膜による前記第１、第２の上部バス電極の接続の代わりに、第１の上部バス電極と第２の上部バス電極を、前記第１の上部バス電極、第２の上部バス電極の構成材料の少なくとも一部からなる接続体で接続することによっても実現できる。
【００１５】
【発明の実施の形態】
実施例１
上記第一、および第二の目的を実現する、本発明の実施例１を図３〜１２を用いて説明する。まずガラス等の絶縁性の基板１０上に下部電極用の金属膜を成膜する。下部電極材料としてはＡｌやＡｌ合金を用いる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００ ｎｍとした。成膜後はホト工程、エッチング工程により図３に示すようなストライプ形状の下部電極１１を形成する。エッチングは例えば燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングを用いる。
【００１６】
次に、保護絶縁層１４、絶縁層１２の形成方法を図４、５を用いて説明する。まず下部電極１１上の電子放出部となる部分をレジスト膜１９でマスクし、その他の部分を選択的に厚く陽極酸化し，保護絶縁層１４とする。化成電圧を１００Ｖとすれば、厚さ約１３６ ｎｍの保護絶縁層１４が形成される。つぎにレジスト膜１９を除去し残りの下部電極１１の表面を陽極酸化する。例えば化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０ ｎｍの絶縁層１２が形成される。
【００１７】
次に図６に示すように上部電極１３への給電線となる上部バス電極膜をスパッタリング法で成膜する。ここでは積層膜を用い上部バス電極下層１５の材料としてＷを、上部バス電極上層１６の材料としてＡｌ−Ｎｄ合金を用いた。またその膜厚は、バス電極下層１５は後で形成する上部電極１３が上部バス電極下層１５の段差で断線しないように数ｎｍ〜数１０ｎｍ程度と薄くし、上部バス電極上層１６は給電を十分にすること、および後で形成するパシベーション膜のエッチングの際のストッパー膜とするため、数１００ｎｍ程度と厚く成膜する。
【００１８】
続いて、図７に示すようにホト工程、エッチング工程により上部バス電極の積層膜を下部電極１１とは直交する方向にストライプ状に加工する。エッチングは、上部バス電極上層１６のＡｌ−Ｎｄ合金と上部バス電極下層１５のＷを連続してエッチングする。エッチングは例えば、 Ａｌ−Ｎｄ合金については燐酸、酢酸、硝酸の混合水溶液中、Ｗはアンモニアと過酸化水素の混合水溶液中のウェットエッチングを用いればよい。
【００１９】
次に、図８に示すように、パシベーション膜１７となる絶縁膜を成膜する。パシベーション膜１７は例えば半導体素子等でパシベーション膜として一般的に用いれているものを利用できる。すなわち、材料としてはＳｉＯ、ＳｉＯ２、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、 ポリイミドなどが利用できる。また成膜法としてはスパッタリング膜、真空蒸着膜、化学気相成長膜、塗布法などを用いることができる。例えばＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４などの成膜にはスパッタリング法や化学気相成長法、 ＳｉＯの成膜には真空蒸着法、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類やポリイミドは回転塗布法などを用いることができる。本実施例ではスパッタ法により成膜したＳｉ３Ｎ４膜を用いた。膜厚は薄膜型電子源の保護が目的であるので例えば０．３〜１ｍｍ程度と厚く形成する。
【００２０】
続いて、図９に示すようにホト工程、エッチング工程により、パシベーション膜１７に電子放出部と、後で形成する上部電極１３が上部バス電極下層１５と接触する電子放出部周囲を含む領域を開口する。この加工は例えばＣＦ４を用いたドライエッチング法等を用いればよい。 ＣＦ４などのフッ化物系エッチングガスを用いたドライエッチング法はパシベーション膜１７の絶縁体を上部電極上層１６のＡｌ合金に対し高い選択比でエッチングするので、上部電極上層１６をストッパー膜としてパシベーション膜１７のみを加工することが可能である。
引き続いて図１０に示すように、電子放出部の上部バス電極上層１６を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチングする。このエッチャントはＡｌ合金をエッチングするが、パシベーション膜１７の用いる絶縁体、上部バス電極下層１５のＷはほとんどエッチングしない。したがって、上部バス電極上層１６のみ高い選択比でエッチングする。そのため、パシベーション膜に対し、上部バス電極上層１６が内側に後退し、庇状のパシベーション膜１７が形成される。
【００２１】
次に、図１１に示すようにホト工程、エッチング工程により上部バス電極下層１５のＷをエッチングし、電子放出部を開口する。この際、上部バス電極下層１５のＷが上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在するように加工することで、後で形成する上部電極１３と接触をとることができる。
【００２２】
最後に上部電極膜のスパッタ成膜を行う。上部電極１３としては例えばＩｒ、Ｐｔ ， Ａｕの積層膜を用い膜厚は数ｎｍである。ここでは３ｎｍとした。図１に上部電極膜を成膜した後の薄膜型電子源を示す。成膜された薄い上部電極１３は、パシベーション膜１７の開口部の段差で切断され、各電子源毎に分離されるとともに、上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在する上部バス電極下層１５のＷと接触し、給電される構造となる。したがって、上部電極１３加工用のホト工程が不要となり、レジストによる汚染がなくなる。
【００２３】
また、本実施例の薄膜型電子源は、上部電極１３以外の構成部が厚いパシベーション膜１７により被覆されており、メカニカルなダメージに強くなる。また、電子放出部が厚いパシベーション膜１７の開口部の底に形成されるため、メカニカルなダメージは受け難くなる。したがって、表示装置作製の際にスペーサ等を立ててもダメージを受け難い薄膜型電子源が得られる。
【００２４】
実施例２
実施例１の効果に加え、さらに薄膜型電子源マトリクスの線欠陥発生を防止できる本発明の実施例２を図３〜６、図１２〜１７を用いて説明する。まず実施例１の図３〜６と同じ工程で、下部電極１１、保護絶縁層１４、絶縁層１２を順に形成し、さらに上部バス電極用の上部バス電極下層１５、上部バス電極上層１６の積層膜を成膜する。
【００２５】
続いて、図１２に示すようにホト工程、エッチング工程により上部バス電極用の積層膜を、下部電極１１とは直交し、電子放出部とは交差しない第１の上部バス電極２１、および電子放出部を被覆し第１の上部バス電極２１とは接しない第２の上部バス電極２２の形状に加工する。エッチングは、上部バス電極上層１６のＡｌ−Ｎｄ合金と上部バス電極下層１５のＷを連続してエッチングする。エッチングは例えば、 Ａｌ−Ｎｄ合金については燐酸、酢酸、硝酸の混合水溶液中、Ｗはアンモニアと過酸化水素の混合水溶液中のウェットエッチングを用いればよい。
【００２６】
次に、図１３に示しようにパシベーション膜１７となる絶縁膜を実施例１と同様の要領で成膜する。
【００２７】
続いて、図１４に示すようにホト工程、エッチング工程により、パシベーション膜１７に電子放出部、および後で形成する上部電極１３が第２の上部バス電極２２と接触する電子放出部周囲、および第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分を開口する。加工は実施例１と同様の手法を用いればよい。
【００２８】
引き続いて図１５に示すように電子放出部、および第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分の上部バス電極上層１６を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチングする。このエッチャントはＡｌ合金をエッチングするが、パシベーション膜１７に用いる絶縁体、上部バス電極下層１５のＷはほとんどエッチングしない。したがって、上部バス電極上層１６のみ高い選択比でエッチングする。そのため、パシベーション膜１７に対し、上部バス電極上層１６が内側に後退し、庇状のパシベーション膜１７が形成される。
【００２９】
次に、図１６に示すようにホト工程、エッチング工程により電子放出部の上部バス電極下層１５のＷをエッチングし、電子放出部を開口する。この際、上部バス電極下層１５のＷが上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在するように加工することで、後で形成する上部電極１３と第２の上部バス電極２２の電気的接触をとることができる。この際、第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分はレジストで保護し、上部バス電極下層１５のＷがエッチングされないようにする。
【００３０】
最後に上部電極膜のスパッタ成膜を行う。上部電極１３としては例えばＩｒ、Ｐｔ ， Ａｕの積層膜を用い膜厚は数ｎｍである。ここでは３ｎｍとした。図１７に上部電極膜を成膜した後の薄膜型電子源の断面図を示す。成膜された薄い上部電極１３は、パシベーション膜１７の開口部の段差で切断され、各電子源毎に分離されるとともに、上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在する上部バス電極下層１５のＷと接触し、給電される構造となる。したがって、上部電極１３加工用のホト工程が不要となり、レジストによる汚染がなくなる。また、第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分にもパシベーション膜１７の開口部の段差で切断された上部電極膜が形成される。この膜は、第１の上部バス電極２１と第２の上部バス電極２２を電気的に接続する。上部電極１３の膜厚はｎｍオーダーと薄いので、図１７に示すように開口部の寸法を制御することで接続部の抵抗値をｋΩ程度に制御することができる。すなわち、回路的に、各電子源が薄膜抵抗２３を介し第１の上部バス電極２１と接続される。
【００３１】
本実施例の薄膜型電子源は、実施例１と同様に上部電極１３以外の構成部が厚いパシベーション膜１７により被覆されており、メカニカルなダメージに強くなる。また、電子放出部も厚いパシベーション膜１７の開口部の底に形成されるため、メカニカルなダメージは受け難くなる。したがって、スペーサ等を立ててもダメージを受け難い薄膜型電子源が得られる。さらに各電子源が給電線となる上部ストライプバス電極２１から薄膜抵抗２３を介して電気的に接続される。したがって、薄膜型電子源が短絡し欠陥となった場合でも、薄膜抵抗２３に電圧が印加されるため、他の薄膜型電子源に正常な電圧を掛け続ける事ができ、線欠陥が発生しにくい。また、短絡欠陥は大電流が流れるため、やがて薄い上部電極１３からなる薄膜抵抗２３が焼損し、欠陥部を完全に切り離すことができる。したがって、線欠陥は完全に生じなくなる。
【００３２】
なお、本実施例は上部電極膜の一部を薄膜抵抗として用いたが、第１の上部バス電極２１、第２の上部バス電極２２の構成部の一部からなる薄膜抵抗、例えば上部バス電極下層１５のＷ膜を残して薄膜抵抗を加工してもよい。その場合は図１２のエッチングの際、上部バス電極下層１５はエッチングせず、別途ホト工程、エッチング工程を行うことにより、図１８のように加工する。上部バス電極下層１５は上部電極１３を段切れさせないため、数ｎｍから数１０ｎｍ程度と薄く形成するので、寸法を制御することで接続部の抵抗値をｋΩ程度に制御することができる。
【００３３】
実施例３
本発明を用いた表示装置の実施例３を図１９〜２４を用いて説明する。本発明の実施例１の薄膜型電子源を用いた場合、アッシング工程が不要で、電子放出効率が高いので、高輝度、低消費電力の表示装置を提供できる。また、メカニカルなダメージを受け難い薄膜型電子源をなので、スペーサを立ててもダメージを受け難いためスペーサの位置制御が容易で、製造歩留りの高い表示装置を提供できる。また、スペーサの配置場所を最適化しやすく、スペーサの目立たない表示装置を作製できる。さらに本発明の第二の実施例の薄膜型電子源を用いた場合、各電子源が薄膜抵抗を有することで線欠陥の生じない薄膜型電子源マトリクスを実現し、製造歩留りが高い表示装置を提供できる。
【００３４】
ここでは、実施例１の薄膜型電子源を用いた場合を中心に説明する。実施例２の薄膜型電子源を用いた場合も表示装置の製造方法は同様である。
【００３５】
まず実施例１の手法にしたがって基板１０上に薄膜型電子源マトリクスを作成する。説明のため、図１９には（３×３）ドットの薄膜型電子源マトリクスの平面図、断面図を示した。但し、実際は表示ドット数に対応した数の薄膜型電子源マトリクスを形成する。また、本発明の薄膜型電子源基板では、上部電極膜が、パシベーション膜１７上も被覆するが、本実施例の平面図では説明のため上部電極１３として機能している部分のみ表示している。また、本実施例では上部バス電極下層１５、上部バス電極上層１６の積層構造を上部バス電極１８としてまとめて表示している。
【００３６】
実施例１および２では説明しなかったが、薄膜型電子源マトリクスを表示装置に使用する場合、下部電極１１、上部バス電極１８の電極端部は回路接続のため電極面を露出しておかなければならない。そのためには、パシベーション膜１７、上部電極１３の成膜の際は、電極端部をマスクするようにする。パシベーション膜を塗布法で成膜する場合は、パシベーション膜の開口部を開けるエッチングの際、電極端子出しを行っておく。
【００３７】
表示側基板の作成は以下のように行う（図２０）。面板１１０には透光性のガラスなどを用いる。まず，表示装置のコントラストを上げる目的でブラックマトリクス１２０を形成する。ブラックマトリクス１２０は，ＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液を面板１１０に塗布し，ブラックマトリクス１２０を形成したい部分以外に紫外線を照射して感光させた後，未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフトオフすることにより形成する。
【００３８】
次に赤色蛍光体１１１を形成する。蛍光体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板１１０上に塗布した後，蛍光体を形成する部分に紫外線を照射して感光させた後，未感光部分を流水で除去する。このようにして赤色蛍光体１１１をパターン化する。パターンは図２０に示したようなストライプ状にパターン化する。同様にして，緑色蛍光体１１２と青色蛍光体１１３を形成する。蛍光体としては，例えば赤色にＹ２Ｏ２Ｓ：Ｅｕ（Ｐ２２−Ｒ），緑色にＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ），青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。
【００３９】
次いで，ニトロセルロースなどの膜でフィルミングした後，面板１１０全体にＡｌを，膜厚７５ ｎｍ程度蒸着してメタルバック１１４とする。このメタルバック１１４が加速電極として働く。その後，面板１１０を大気中４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして，表示側基板が完成する。
【００４０】
このようにして製作した表示側基板と基板１０とをスペーサ３０を介し、周囲の枠１１６をフリットガラス１１５を用いて封着する。図２１に貼り合わせた表示パネルの図１９、２０のＡ−Ａ断面、 Ｂ−Ｂ断面に相当する部分を示す。面板１１０−基板１０間の距離は１〜３ｍｍ程度になるようにスペーサ３０の高さを設定する。スペーサは上部電極１３の膜で被覆されているパシベーション膜１７上に立てる。スペーサ３０は，例えば板状のガラス製またはセラミックス製を上部バス電極１８間に配置する。この場合、スペーサが表示基板側のブラックマトリクス１２０の下に配置されるため、スペーサ３０が発光を阻害しない。したがって、スペーサ３０の存在による画質の劣化が生じにくい。従来の薄膜型電子源マトリクスでは、上記の様なスペーサ３０の形状、配置の場合、陽極酸化膜からなる保護絶縁層１４上にスペーサ３０を立てるため、薄膜型電子源のダメージが生じやすかったが、本実施例ではパシベーション膜１７で被覆されているため、スペーサ３０を立てることによるダメージは生じにくい。
【００４１】
ここでは，説明のため、Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎，すなわち上部バス電極１８の間に全てスペーサ３０を立てているが，実際は機械強度が耐える範囲で，スペーサ３０の枚数（密度）を減らし、大体１ｃｍおきに立てればよい。
【００４２】
また、本実施例では述べなかったが、支柱状のスペーサ、格子状のスペーサを使用する場合でもダメージを受け難いという本発明の効果は当然得られる。
【００４３】
封着したパネルは，１０−７Ｔｏｒｒ程度の真空に排気して，封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Ｂａを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Ｚｒを主成分とする非蒸発型ゲッターを用いてもよい。このようにして，薄膜電子源を用いた表示パネルが完成する。
【００４４】
このように本実施例では，面板１１０と基板１０間の距離は１〜３ｍｍ程度と長いので，メタルバック１１４に印加する加速電圧を３〜６ＫＶと高電圧に出来る。したがって，上述のように，蛍光体には陰極線管（ＣＲＴ）用の蛍光体を使用できる。
【００４５】
図２２はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極１１は下部電極駆動回路４０へ結線し，上部バス電極１８は上部電極駆動回路５０に結線する。ｍ番目の下部電極１１ Ｋｍと，ｎ番目の上部バス電極１８ Ｃｎの交点を（ｍ，ｎ）で表すことにする。メタルバック１１４には３〜６ＫＶ程度の加速電圧６０を常時印加する。
【００４６】
図２３は，各駆動回路の発生電圧の波形の一例を示す。時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず，したがって，蛍光体は発光しない。時刻ｔ１において，下部電極１１ Ｋ１には−Ｖ１なる電圧を，上部バス電極１８ Ｃ１，Ｃ２には＋Ｖ２なる電圧を印加する。交点（１，１），（１，２）の下部電極１１−上部電極１３間には（Ｖ１＋Ｖ２）なる電圧が印加されるので，（Ｖ１＋Ｖ２）を電子放出開始電圧以上に設定しておけば，この２つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子はメタルバック１１４に印加された加速電圧６０により加速された後，蛍光体に入射し，発光させる。時刻ｔ２において，下部電極１１のＫ２に−Ｖ１なる電圧を印加し，上部バス電極１８のＣ１にＶ２なる電圧を印加すると，同様に交点（２，１）が点灯する。このようにして，上部バス電極１８に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また，上部バス電極１８への印加電圧Ｖ１の大きさを適宜変えることにより，階調のある画像を表示することが出来る。絶縁層１２中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極１１の全てに−Ｖ１を印加した後、全下部電極１１にＶ３、全上部バス電極１８に−Ｖ３’を印加することにより行った。
【００４７】
本発明の実施例２の薄膜型電子源を用いた場合は、特に上部電極駆動回路５０の出力抵抗を各薄膜型電子源に付加されている薄膜抵抗２３より低抵抗にしておく。図２４にその等価回路を示す。この場合、薄膜型電子源が欠陥発生により短絡した場合でも薄膜抵抗２３に電圧が印加されるため、他の正常な薄膜型電子源に電圧が印加され、線欠陥が生じない。したがって、製造歩留りが高い表示装置を提供できる。
【００４８】
【発明の効果】
本発明によれば、アッシング工程が不要で、電子放出効率が高い薄膜型電子源を用いた高輝度、低消費電力の表示装置を提供できる。また、スペーサを立ててもダメージを受け難い薄膜型電子源なので、スペーサの配置が容易で、製造歩留りの高い表示装置を提供できる。さらにスペーサの配置を最適化することで、スペーサが目立たず画質の高い表示装置を提供できる。また、各電子源に薄膜抵抗を付加した薄膜型電子源マトリクスを用い、上部電極駆動回路の出力抵抗を各薄膜型電子源に付加されている薄膜抵抗より低抵抗にしておくことで、線欠陥が生じにくくなるため、さらに製造歩留りが高い表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の薄膜型電子源の構造を示す図である。
【図２】薄膜型電子源の動作原理を示す図である。
【図３】本発明の薄膜型電子源の製法を示す図である。
【図４】本発明の薄膜型電子源の製法を示す図である。
【図５】本発明の薄膜型電子源の製法を示す図である。
【図６】本発明の薄膜型電子源の製法を示す図である。
【図７】本発明の薄膜型電子源の製法を示す図である。
【図８】本発明の薄膜型電子源の製法を示す図である。
【図９】本発明の薄膜型電子源の製法を示す図である。
【図１０】本発明の薄膜型電子源の製法を示す図である。
【図１１】本発明の薄膜型電子源の製法を示す図である。
【図１２】本発明の薄膜型電子源の製法を示す図である。
【図１３】本発明の薄膜型電子源の製法を示す図である。
【図１４】本発明の薄膜型電子源の製法を示す図である。
【図１５】本発明の薄膜型電子源の製法を示す図である。
【図１６】本発明の薄膜型電子源の製法を示す図である。
【図１７】本発明の薄膜型電子源の製法を示す図である。
【図１８】本発明の薄膜型電子源の製法を示す図である。
【図１９】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２０】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２１】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２２】本発明を用いた表示装置での駆動回路への結線を示した図である。
【図２３】本発明の表示装置での駆動電圧波形を示した図である。
【図２４】本発明の薄膜抵抗を付した薄膜型電子源基板の等価回路図である。
【符号の説明】
１０・・・基板，１１・・・下部電極，１２・・・絶縁層，１３・・・上部電極，１４・・・保護絶縁層，１５・・・上部バス電極下層，１６・・・上部バス電極上層，１７・・・パシベーション膜、１８・・・上部バス電極、１９・・・レジスト膜、２０・・・真空、２１・・・第１の上部バス電極、２２・・・第２の上部バス電極、２３・・・薄膜抵抗、３０・・・スペーサ，４０・・・下部電極駆動回路，５０・・・上部電極駆動回路，６０・・・加速電圧、１１０・・・面板，１１１・・・赤色蛍光体，１１２・・・緑色蛍光体，１１３・・・青色蛍光体，１１４・・・メタルバック、１１５・・・フリットガラス、１１６・・・枠。
【発明の属する技術分野】
本発明は、下部電極、絶縁層、上部電極の３層構造を有し、真空中に電子を放出する薄膜型電子源、およびこれを用いた表示装置に関する。
【０００２】
【従来の技術】
薄膜型電子源とは、例えば上部電極−絶縁層−下部電極の３層薄膜構造の、上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。例えば金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体電極を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型や、金属―絶縁体と半導体の積層膜−金属または半導体電極を積層したもの等がある。ＭＩＭ型については例えば特開平７−６５７１０号に述べられている。薄膜型電子源の動作原理を図２に示した。上部電極１３と下部電極１１との間に駆動電圧Ｖｄを印加して、絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度にすると、下部電極１１中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層１２、上部電極１３の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極１３の仕事関数φ以上のエネルギーを有するものは、真空２０中に放出される。
【０００３】
この薄膜電子源は複数本の上部電極１３と、複数本の下部電極１１を直交させてマトリクスを形成すると、任意の場所から電子線を発生させることができるので、表示装置の電子源に用いることができる。
【０００４】
これまで、Ａｕ−Ａｌ２Ｏ３−Ａｌ構造のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造などから電子放出が観測されている。
【０００５】
【発明が解決しようとする課題】
薄膜型電子源は、絶縁層１２で加速したホットエレクトロンを、上部電極１３を透過させて真空中に放出させる。したがって上部電極１３の膜厚はホットエレクトロンの散乱を少なくするために数ｎｍ程度と非常に薄くする。
【０００６】
このような薄膜型電子源は、上部電極１３の表面が有機物等で汚染されるとホットエレクトロンが散乱され電子放出効率が低下してしまう。従来の薄膜型電子源では、ホト工程により上部電極１３を加工する際、上部電極１３の表面がレジストで汚染され、電子放出効率が約１桁低下していた。そのため、電子放出効率の回復のためには、アッシングによるクリーニング工程が必要であった。この工程は、薄膜型電子源の絶縁層１２にチャージアップ等によるダメージを与えないよう細心の注意が必要であり、製造時の歩留まりが低下しやすい。
【０００７】
また、薄膜型電子源マトリクスを表示装置に使用する場合、薄膜型電子源マトリクスを形成した基板と蛍光体を塗布した面板を、枠部材を介してフリットガラス接合により貼り合わせ、真空に封じることにより表示パネルを作成するが、対角５インチ程度以上の大型の表示パネルには、大気圧を支持するためスペーサを立てる必要がある。通常スペーサは薄膜型電子源へのダメージを与えないように下部電極１１の間、あるいは上部バス電極（または上部電極１３）の間の間隙に立てるため、精密な位置制御が必要である。位置制御が不十分な場合、薄膜型電子源がダメージを受ける可能性があり、製造歩留りが低下しやすい。
【０００８】
また、薄膜型電子源はトンネル現象を用いるため、絶縁層１２の膜厚が１０ｎｍ程度と薄い。 絶縁層１２の形成法は通常、陽極酸化法や熱酸化法など、極薄の絶縁層１２を大面積で均一な膜厚、膜質で作成できる方法を用いるが、異物の混入や下部電極１１の膜に欠陥がある場合などは、絶縁層１２に欠陥が生じてしまう。特に、単純マトリクス駆動する場合は、欠陥部が存在する下部電極１１、上部電極１３の配線上の他の正常な薄膜型電子源も、十分な駆動電圧Ｖｄが印加されなくなるため電子放出できなくなったり、電子放出量が低下したりして線欠陥が生じてしまう。このような場合、表示装置等への使用は不可能である。 表示装置に用いる場合、極薄の絶縁層１２を数１０万〜数１００万個 形成しなければならず、無欠陥の薄膜型電子源マトリクスを形成することは困難である。したがて薄膜型電子源に欠陥が生じた場合でも、点欠陥にとどめ線欠陥を生じさせないようにする必要がある。
【０００９】
本発明の第一の目的は、ホト工程を用いずに上部電極膜を加工できる薄膜型電子源を提供し、アッシング工程を不要にすることで、電子放出効率の高い薄膜型電子源を提供し、高輝度で製造歩留まりの高い表示装置を提供することにある。
【００１０】
また、本発明の第二の目的は、スペーサを立ててもダメージを受け難い薄膜型電子源を提供して、位置制御を容易にし、表示装置の製造歩留りを向上させるとともに、スペーサの配置場所を最適化してスペーサの目立たない高画質の表示装置を提供することにある。
【００１１】
さらに、本発明の第三の目的は、線欠陥の生じない薄膜型電子源マトリクスを提供し、表示装置の製造歩留りを向上することにある。
【００１２】
【課題を解決するための手段】
上記第一、および第二の目的は、行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられ、前記上部電極の給電線となる上部バス電極を有する薄膜型電子源であって、前記電子放出部と、前記上部電極が前記上部バス電極と接触する部分が開口した絶縁体からなるパシベーション膜が、前記上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されていることにより実現される。
【００１３】
また、上記第一乃至第三の目的は、行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられた、前記上部電極の給電線となるが前記電子放出部とは交差しない第１の上部バス電極、および前記電子放出部を囲み前記上部電極に給電する第２の上部バス電極を有する薄膜型電子源であって、前記電子放出部、前記上部電極が前記第２の上部バス電極と接触する部分、および前記第１の上部バス電極の一部と前記第２の上部バス電極の一部の両方が露出する部分が開口している絶縁体からなるパシベーション膜が、前記第１および第２の上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されており、前記第１、第２の上部バス電極が前記開口部で切断された前記上部電極膜で接続されていることより実現される。
【００１４】
また、前記上部電極膜による前記第１、第２の上部バス電極の接続の代わりに、第１の上部バス電極と第２の上部バス電極を、前記第１の上部バス電極、第２の上部バス電極の構成材料の少なくとも一部からなる接続体で接続することによっても実現できる。
【００１５】
【発明の実施の形態】
実施例１
上記第一、および第二の目的を実現する、本発明の実施例１を図３〜１２を用いて説明する。まずガラス等の絶縁性の基板１０上に下部電極用の金属膜を成膜する。下部電極材料としてはＡｌやＡｌ合金を用いる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００ ｎｍとした。成膜後はホト工程、エッチング工程により図３に示すようなストライプ形状の下部電極１１を形成する。エッチングは例えば燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングを用いる。
【００１６】
次に、保護絶縁層１４、絶縁層１２の形成方法を図４、５を用いて説明する。まず下部電極１１上の電子放出部となる部分をレジスト膜１９でマスクし、その他の部分を選択的に厚く陽極酸化し，保護絶縁層１４とする。化成電圧を１００Ｖとすれば、厚さ約１３６ ｎｍの保護絶縁層１４が形成される。つぎにレジスト膜１９を除去し残りの下部電極１１の表面を陽極酸化する。例えば化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０ ｎｍの絶縁層１２が形成される。
【００１７】
次に図６に示すように上部電極１３への給電線となる上部バス電極膜をスパッタリング法で成膜する。ここでは積層膜を用い上部バス電極下層１５の材料としてＷを、上部バス電極上層１６の材料としてＡｌ−Ｎｄ合金を用いた。またその膜厚は、バス電極下層１５は後で形成する上部電極１３が上部バス電極下層１５の段差で断線しないように数ｎｍ〜数１０ｎｍ程度と薄くし、上部バス電極上層１６は給電を十分にすること、および後で形成するパシベーション膜のエッチングの際のストッパー膜とするため、数１００ｎｍ程度と厚く成膜する。
【００１８】
続いて、図７に示すようにホト工程、エッチング工程により上部バス電極の積層膜を下部電極１１とは直交する方向にストライプ状に加工する。エッチングは、上部バス電極上層１６のＡｌ−Ｎｄ合金と上部バス電極下層１５のＷを連続してエッチングする。エッチングは例えば、 Ａｌ−Ｎｄ合金については燐酸、酢酸、硝酸の混合水溶液中、Ｗはアンモニアと過酸化水素の混合水溶液中のウェットエッチングを用いればよい。
【００１９】
次に、図８に示すように、パシベーション膜１７となる絶縁膜を成膜する。パシベーション膜１７は例えば半導体素子等でパシベーション膜として一般的に用いれているものを利用できる。すなわち、材料としてはＳｉＯ、ＳｉＯ２、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、 ポリイミドなどが利用できる。また成膜法としてはスパッタリング膜、真空蒸着膜、化学気相成長膜、塗布法などを用いることができる。例えばＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４などの成膜にはスパッタリング法や化学気相成長法、 ＳｉＯの成膜には真空蒸着法、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類やポリイミドは回転塗布法などを用いることができる。本実施例ではスパッタ法により成膜したＳｉ３Ｎ４膜を用いた。膜厚は薄膜型電子源の保護が目的であるので例えば０．３〜１ｍｍ程度と厚く形成する。
【００２０】
続いて、図９に示すようにホト工程、エッチング工程により、パシベーション膜１７に電子放出部と、後で形成する上部電極１３が上部バス電極下層１５と接触する電子放出部周囲を含む領域を開口する。この加工は例えばＣＦ４を用いたドライエッチング法等を用いればよい。 ＣＦ４などのフッ化物系エッチングガスを用いたドライエッチング法はパシベーション膜１７の絶縁体を上部電極上層１６のＡｌ合金に対し高い選択比でエッチングするので、上部電極上層１６をストッパー膜としてパシベーション膜１７のみを加工することが可能である。
引き続いて図１０に示すように、電子放出部の上部バス電極上層１６を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチングする。このエッチャントはＡｌ合金をエッチングするが、パシベーション膜１７の用いる絶縁体、上部バス電極下層１５のＷはほとんどエッチングしない。したがって、上部バス電極上層１６のみ高い選択比でエッチングする。そのため、パシベーション膜に対し、上部バス電極上層１６が内側に後退し、庇状のパシベーション膜１７が形成される。
【００２１】
次に、図１１に示すようにホト工程、エッチング工程により上部バス電極下層１５のＷをエッチングし、電子放出部を開口する。この際、上部バス電極下層１５のＷが上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在するように加工することで、後で形成する上部電極１３と接触をとることができる。
【００２２】
最後に上部電極膜のスパッタ成膜を行う。上部電極１３としては例えばＩｒ、Ｐｔ ， Ａｕの積層膜を用い膜厚は数ｎｍである。ここでは３ｎｍとした。図１に上部電極膜を成膜した後の薄膜型電子源を示す。成膜された薄い上部電極１３は、パシベーション膜１７の開口部の段差で切断され、各電子源毎に分離されるとともに、上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在する上部バス電極下層１５のＷと接触し、給電される構造となる。したがって、上部電極１３加工用のホト工程が不要となり、レジストによる汚染がなくなる。
【００２３】
また、本実施例の薄膜型電子源は、上部電極１３以外の構成部が厚いパシベーション膜１７により被覆されており、メカニカルなダメージに強くなる。また、電子放出部が厚いパシベーション膜１７の開口部の底に形成されるため、メカニカルなダメージは受け難くなる。したがって、表示装置作製の際にスペーサ等を立ててもダメージを受け難い薄膜型電子源が得られる。
【００２４】
実施例２
実施例１の効果に加え、さらに薄膜型電子源マトリクスの線欠陥発生を防止できる本発明の実施例２を図３〜６、図１２〜１７を用いて説明する。まず実施例１の図３〜６と同じ工程で、下部電極１１、保護絶縁層１４、絶縁層１２を順に形成し、さらに上部バス電極用の上部バス電極下層１５、上部バス電極上層１６の積層膜を成膜する。
【００２５】
続いて、図１２に示すようにホト工程、エッチング工程により上部バス電極用の積層膜を、下部電極１１とは直交し、電子放出部とは交差しない第１の上部バス電極２１、および電子放出部を被覆し第１の上部バス電極２１とは接しない第２の上部バス電極２２の形状に加工する。エッチングは、上部バス電極上層１６のＡｌ−Ｎｄ合金と上部バス電極下層１５のＷを連続してエッチングする。エッチングは例えば、 Ａｌ−Ｎｄ合金については燐酸、酢酸、硝酸の混合水溶液中、Ｗはアンモニアと過酸化水素の混合水溶液中のウェットエッチングを用いればよい。
【００２６】
次に、図１３に示しようにパシベーション膜１７となる絶縁膜を実施例１と同様の要領で成膜する。
【００２７】
続いて、図１４に示すようにホト工程、エッチング工程により、パシベーション膜１７に電子放出部、および後で形成する上部電極１３が第２の上部バス電極２２と接触する電子放出部周囲、および第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分を開口する。加工は実施例１と同様の手法を用いればよい。
【００２８】
引き続いて図１５に示すように電子放出部、および第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分の上部バス電極上層１６を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチングする。このエッチャントはＡｌ合金をエッチングするが、パシベーション膜１７に用いる絶縁体、上部バス電極下層１５のＷはほとんどエッチングしない。したがって、上部バス電極上層１６のみ高い選択比でエッチングする。そのため、パシベーション膜１７に対し、上部バス電極上層１６が内側に後退し、庇状のパシベーション膜１７が形成される。
【００２９】
次に、図１６に示すようにホト工程、エッチング工程により電子放出部の上部バス電極下層１５のＷをエッチングし、電子放出部を開口する。この際、上部バス電極下層１５のＷが上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在するように加工することで、後で形成する上部電極１３と第２の上部バス電極２２の電気的接触をとることができる。この際、第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分はレジストで保護し、上部バス電極下層１５のＷがエッチングされないようにする。
【００３０】
最後に上部電極膜のスパッタ成膜を行う。上部電極１３としては例えばＩｒ、Ｐｔ ， Ａｕの積層膜を用い膜厚は数ｎｍである。ここでは３ｎｍとした。図１７に上部電極膜を成膜した後の薄膜型電子源の断面図を示す。成膜された薄い上部電極１３は、パシベーション膜１７の開口部の段差で切断され、各電子源毎に分離されるとともに、上部バス電極上層１６およびパシベーション膜１７より電子放出部側に延在する上部バス電極下層１５のＷと接触し、給電される構造となる。したがって、上部電極１３加工用のホト工程が不要となり、レジストによる汚染がなくなる。また、第１の上部バス電極２１の一部と第２の上部バス電極２２の一部の両方が露出する部分にもパシベーション膜１７の開口部の段差で切断された上部電極膜が形成される。この膜は、第１の上部バス電極２１と第２の上部バス電極２２を電気的に接続する。上部電極１３の膜厚はｎｍオーダーと薄いので、図１７に示すように開口部の寸法を制御することで接続部の抵抗値をｋΩ程度に制御することができる。すなわち、回路的に、各電子源が薄膜抵抗２３を介し第１の上部バス電極２１と接続される。
【００３１】
本実施例の薄膜型電子源は、実施例１と同様に上部電極１３以外の構成部が厚いパシベーション膜１７により被覆されており、メカニカルなダメージに強くなる。また、電子放出部も厚いパシベーション膜１７の開口部の底に形成されるため、メカニカルなダメージは受け難くなる。したがって、スペーサ等を立ててもダメージを受け難い薄膜型電子源が得られる。さらに各電子源が給電線となる上部ストライプバス電極２１から薄膜抵抗２３を介して電気的に接続される。したがって、薄膜型電子源が短絡し欠陥となった場合でも、薄膜抵抗２３に電圧が印加されるため、他の薄膜型電子源に正常な電圧を掛け続ける事ができ、線欠陥が発生しにくい。また、短絡欠陥は大電流が流れるため、やがて薄い上部電極１３からなる薄膜抵抗２３が焼損し、欠陥部を完全に切り離すことができる。したがって、線欠陥は完全に生じなくなる。
【００３２】
なお、本実施例は上部電極膜の一部を薄膜抵抗として用いたが、第１の上部バス電極２１、第２の上部バス電極２２の構成部の一部からなる薄膜抵抗、例えば上部バス電極下層１５のＷ膜を残して薄膜抵抗を加工してもよい。その場合は図１２のエッチングの際、上部バス電極下層１５はエッチングせず、別途ホト工程、エッチング工程を行うことにより、図１８のように加工する。上部バス電極下層１５は上部電極１３を段切れさせないため、数ｎｍから数１０ｎｍ程度と薄く形成するので、寸法を制御することで接続部の抵抗値をｋΩ程度に制御することができる。
【００３３】
実施例３
本発明を用いた表示装置の実施例３を図１９〜２４を用いて説明する。本発明の実施例１の薄膜型電子源を用いた場合、アッシング工程が不要で、電子放出効率が高いので、高輝度、低消費電力の表示装置を提供できる。また、メカニカルなダメージを受け難い薄膜型電子源をなので、スペーサを立ててもダメージを受け難いためスペーサの位置制御が容易で、製造歩留りの高い表示装置を提供できる。また、スペーサの配置場所を最適化しやすく、スペーサの目立たない表示装置を作製できる。さらに本発明の第二の実施例の薄膜型電子源を用いた場合、各電子源が薄膜抵抗を有することで線欠陥の生じない薄膜型電子源マトリクスを実現し、製造歩留りが高い表示装置を提供できる。
【００３４】
ここでは、実施例１の薄膜型電子源を用いた場合を中心に説明する。実施例２の薄膜型電子源を用いた場合も表示装置の製造方法は同様である。
【００３５】
まず実施例１の手法にしたがって基板１０上に薄膜型電子源マトリクスを作成する。説明のため、図１９には（３×３）ドットの薄膜型電子源マトリクスの平面図、断面図を示した。但し、実際は表示ドット数に対応した数の薄膜型電子源マトリクスを形成する。また、本発明の薄膜型電子源基板では、上部電極膜が、パシベーション膜１７上も被覆するが、本実施例の平面図では説明のため上部電極１３として機能している部分のみ表示している。また、本実施例では上部バス電極下層１５、上部バス電極上層１６の積層構造を上部バス電極１８としてまとめて表示している。
【００３６】
実施例１および２では説明しなかったが、薄膜型電子源マトリクスを表示装置に使用する場合、下部電極１１、上部バス電極１８の電極端部は回路接続のため電極面を露出しておかなければならない。そのためには、パシベーション膜１７、上部電極１３の成膜の際は、電極端部をマスクするようにする。パシベーション膜を塗布法で成膜する場合は、パシベーション膜の開口部を開けるエッチングの際、電極端子出しを行っておく。
【００３７】
表示側基板の作成は以下のように行う（図２０）。面板１１０には透光性のガラスなどを用いる。まず，表示装置のコントラストを上げる目的でブラックマトリクス１２０を形成する。ブラックマトリクス１２０は，ＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液を面板１１０に塗布し，ブラックマトリクス１２０を形成したい部分以外に紫外線を照射して感光させた後，未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフトオフすることにより形成する。
【００３８】
次に赤色蛍光体１１１を形成する。蛍光体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板１１０上に塗布した後，蛍光体を形成する部分に紫外線を照射して感光させた後，未感光部分を流水で除去する。このようにして赤色蛍光体１１１をパターン化する。パターンは図２０に示したようなストライプ状にパターン化する。同様にして，緑色蛍光体１１２と青色蛍光体１１３を形成する。蛍光体としては，例えば赤色にＹ２Ｏ２Ｓ：Ｅｕ（Ｐ２２−Ｒ），緑色にＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ），青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。
【００３９】
次いで，ニトロセルロースなどの膜でフィルミングした後，面板１１０全体にＡｌを，膜厚７５ ｎｍ程度蒸着してメタルバック１１４とする。このメタルバック１１４が加速電極として働く。その後，面板１１０を大気中４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして，表示側基板が完成する。
【００４０】
このようにして製作した表示側基板と基板１０とをスペーサ３０を介し、周囲の枠１１６をフリットガラス１１５を用いて封着する。図２１に貼り合わせた表示パネルの図１９、２０のＡ−Ａ断面、 Ｂ−Ｂ断面に相当する部分を示す。面板１１０−基板１０間の距離は１〜３ｍｍ程度になるようにスペーサ３０の高さを設定する。スペーサは上部電極１３の膜で被覆されているパシベーション膜１７上に立てる。スペーサ３０は，例えば板状のガラス製またはセラミックス製を上部バス電極１８間に配置する。この場合、スペーサが表示基板側のブラックマトリクス１２０の下に配置されるため、スペーサ３０が発光を阻害しない。したがって、スペーサ３０の存在による画質の劣化が生じにくい。従来の薄膜型電子源マトリクスでは、上記の様なスペーサ３０の形状、配置の場合、陽極酸化膜からなる保護絶縁層１４上にスペーサ３０を立てるため、薄膜型電子源のダメージが生じやすかったが、本実施例ではパシベーション膜１７で被覆されているため、スペーサ３０を立てることによるダメージは生じにくい。
【００４１】
ここでは，説明のため、Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎，すなわち上部バス電極１８の間に全てスペーサ３０を立てているが，実際は機械強度が耐える範囲で，スペーサ３０の枚数（密度）を減らし、大体１ｃｍおきに立てればよい。
【００４２】
また、本実施例では述べなかったが、支柱状のスペーサ、格子状のスペーサを使用する場合でもダメージを受け難いという本発明の効果は当然得られる。
【００４３】
封着したパネルは，１０−７Ｔｏｒｒ程度の真空に排気して，封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Ｂａを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Ｚｒを主成分とする非蒸発型ゲッターを用いてもよい。このようにして，薄膜電子源を用いた表示パネルが完成する。
【００４４】
このように本実施例では，面板１１０と基板１０間の距離は１〜３ｍｍ程度と長いので，メタルバック１１４に印加する加速電圧を３〜６ＫＶと高電圧に出来る。したがって，上述のように，蛍光体には陰極線管（ＣＲＴ）用の蛍光体を使用できる。
【００４５】
図２２はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極１１は下部電極駆動回路４０へ結線し，上部バス電極１８は上部電極駆動回路５０に結線する。ｍ番目の下部電極１１ Ｋｍと，ｎ番目の上部バス電極１８ Ｃｎの交点を（ｍ，ｎ）で表すことにする。メタルバック１１４には３〜６ＫＶ程度の加速電圧６０を常時印加する。
【００４６】
図２３は，各駆動回路の発生電圧の波形の一例を示す。時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず，したがって，蛍光体は発光しない。時刻ｔ１において，下部電極１１ Ｋ１には−Ｖ１なる電圧を，上部バス電極１８ Ｃ１，Ｃ２には＋Ｖ２なる電圧を印加する。交点（１，１），（１，２）の下部電極１１−上部電極１３間には（Ｖ１＋Ｖ２）なる電圧が印加されるので，（Ｖ１＋Ｖ２）を電子放出開始電圧以上に設定しておけば，この２つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子はメタルバック１１４に印加された加速電圧６０により加速された後，蛍光体に入射し，発光させる。時刻ｔ２において，下部電極１１のＫ２に−Ｖ１なる電圧を印加し，上部バス電極１８のＣ１にＶ２なる電圧を印加すると，同様に交点（２，１）が点灯する。このようにして，上部バス電極１８に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また，上部バス電極１８への印加電圧Ｖ１の大きさを適宜変えることにより，階調のある画像を表示することが出来る。絶縁層１２中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極１１の全てに−Ｖ１を印加した後、全下部電極１１にＶ３、全上部バス電極１８に−Ｖ３’を印加することにより行った。
【００４７】
本発明の実施例２の薄膜型電子源を用いた場合は、特に上部電極駆動回路５０の出力抵抗を各薄膜型電子源に付加されている薄膜抵抗２３より低抵抗にしておく。図２４にその等価回路を示す。この場合、薄膜型電子源が欠陥発生により短絡した場合でも薄膜抵抗２３に電圧が印加されるため、他の正常な薄膜型電子源に電圧が印加され、線欠陥が生じない。したがって、製造歩留りが高い表示装置を提供できる。
【００４８】
【発明の効果】
本発明によれば、アッシング工程が不要で、電子放出効率が高い薄膜型電子源を用いた高輝度、低消費電力の表示装置を提供できる。また、スペーサを立ててもダメージを受け難い薄膜型電子源なので、スペーサの配置が容易で、製造歩留りの高い表示装置を提供できる。さらにスペーサの配置を最適化することで、スペーサが目立たず画質の高い表示装置を提供できる。また、各電子源に薄膜抵抗を付加した薄膜型電子源マトリクスを用い、上部電極駆動回路の出力抵抗を各薄膜型電子源に付加されている薄膜抵抗より低抵抗にしておくことで、線欠陥が生じにくくなるため、さらに製造歩留りが高い表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の薄膜型電子源の構造を示す図である。
【図２】薄膜型電子源の動作原理を示す図である。
【図３】本発明の薄膜型電子源の製法を示す図である。
【図４】本発明の薄膜型電子源の製法を示す図である。
【図５】本発明の薄膜型電子源の製法を示す図である。
【図６】本発明の薄膜型電子源の製法を示す図である。
【図７】本発明の薄膜型電子源の製法を示す図である。
【図８】本発明の薄膜型電子源の製法を示す図である。
【図９】本発明の薄膜型電子源の製法を示す図である。
【図１０】本発明の薄膜型電子源の製法を示す図である。
【図１１】本発明の薄膜型電子源の製法を示す図である。
【図１２】本発明の薄膜型電子源の製法を示す図である。
【図１３】本発明の薄膜型電子源の製法を示す図である。
【図１４】本発明の薄膜型電子源の製法を示す図である。
【図１５】本発明の薄膜型電子源の製法を示す図である。
【図１６】本発明の薄膜型電子源の製法を示す図である。
【図１７】本発明の薄膜型電子源の製法を示す図である。
【図１８】本発明の薄膜型電子源の製法を示す図である。
【図１９】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２０】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２１】本発明の薄膜型電子源を用いた表示装置の製法を示す図である。
【図２２】本発明を用いた表示装置での駆動回路への結線を示した図である。
【図２３】本発明の表示装置での駆動電圧波形を示した図である。
【図２４】本発明の薄膜抵抗を付した薄膜型電子源基板の等価回路図である。
【符号の説明】
１０・・・基板，１１・・・下部電極，１２・・・絶縁層，１３・・・上部電極，１４・・・保護絶縁層，１５・・・上部バス電極下層，１６・・・上部バス電極上層，１７・・・パシベーション膜、１８・・・上部バス電極、１９・・・レジスト膜、２０・・・真空、２１・・・第１の上部バス電極、２２・・・第２の上部バス電極、２３・・・薄膜抵抗、３０・・・スペーサ，４０・・・下部電極駆動回路，５０・・・上部電極駆動回路，６０・・・加速電圧、１１０・・・面板，１１１・・・赤色蛍光体，１１２・・・緑色蛍光体，１１３・・・青色蛍光体，１１４・・・メタルバック、１１５・・・フリットガラス、１１６・・・枠。
Claims (6)
- 行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられ、前記上部電極の給電線となる上部バス電極を有する薄膜型電子源であって、前記電子放出部と、前記上部電極が前記上部バス電極と接触する部分が開口した絶縁体からなるパシベーション膜が、前記上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されていることを特徴とする薄膜型電子源。
- 行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられた、前記上部電極の給電線となるが前記電子放出部とは交差しない第１の上部バス電極、および前記電子放出部を囲み前記上部電極に給電する第２の上部バス電極を有する薄膜型電子源であって、前記電子放出部、前記上部電極が前記第２の上部バス電極と接触する部分、および前記第１の上部バス電極の一部と前記第２の上部バス電極の一部の両方が露出する部分が開口している絶縁体からなるパシベーション膜が、前記第１および第２の上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されており、前記第１、第２の上部バス電極が前記開口部で切断された前記上部電極膜で接続されていることを特徴とする薄膜型電子源。
- 行（または列）方向に設けられる複数の下部電極と、前記下部電極上に形成される電子放出部の絶縁層と、前記電子放出部を制限する前記絶縁層より厚い保護絶縁層と、前記電子放出部を被覆する上部電極と、列（または行）方向に設けられ、同一材料で構成された前記上部電極の給電線となるが前記電子放出部とは交差しない第１の上部バス電極、および前記電子放出部を囲み前記上部電極に給電する第２の上部バス電極と、前記第１の上部バス電極、第２の上部バス電極の構成材料の少なくとも一部からなる前記第１の上部バス電極と第２の上部バス電極との接続体を有する薄膜型電子源であって、前記電子放出部、前記上部電極が前記第２の上部バス電極と接触する部分が開口している絶縁体からなるパシベーション膜が、前記第１および第２の上部バス電極上に形成され、上部電極膜が前記パシベーション膜上、および前記パシベーション膜の開口部に形成され、かつ前記開口部の段差で切断されていることを特徴とする薄膜型電子源。
- 前記パシベーション膜は、ＳｉＯ、ＳｉＯ２、リン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、 ポリイミド等の有機絶縁膜のいずれか一つまたはそれらの積層膜であることを特徴とする請求項１乃至３のいずれか一項に記載の薄膜型電子源。
- 請求項１乃至４のいずれか記載の薄膜型電子源を有する基板と、蛍光体を塗布した蛍光面を有する基板が、スペーサと、枠部材を介して、貼り合わされ、真空に封じられていることを特徴とする表示装置。
- 前記スペーサは、ガラス製またはセラミックス製の板状スペーサであり、前記上部バス電極または前記第１の上部バス電極間の間隙部分上の、前記上部電極膜で被覆されたパシベーション膜と、前記蛍光面のブラックマトリクスの間に配置されていることを特徴とする請求項５記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27812799A JP3630036B2 (ja) | 1999-09-30 | 1999-09-30 | 薄膜型電子源、およびそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27812799A JP3630036B2 (ja) | 1999-09-30 | 1999-09-30 | 薄膜型電子源、およびそれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101965A JP2001101965A (ja) | 2001-04-13 |
| JP3630036B2 true JP3630036B2 (ja) | 2005-03-16 |
Family
ID=17592990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27812799A Expired - Fee Related JP3630036B2 (ja) | 1999-09-30 | 1999-09-30 | 薄膜型電子源、およびそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630036B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3864857B2 (ja) * | 2001-09-26 | 2007-01-10 | 株式会社日立製作所 | 画像表示装置 |
| JP4067922B2 (ja) | 2002-09-20 | 2008-03-26 | 株式会社 日立ディスプレイズ | 表示装置 |
| EP1553616A4 (en) * | 2002-10-18 | 2007-10-10 | Hitachi Ltd | FLAT DISPLAY OF THE COLD CATHOD TYPE |
| JP2004246317A (ja) * | 2002-12-20 | 2004-09-02 | Hitachi Ltd | 冷陰極型フラットパネルディスプレイ |
| JP4103679B2 (ja) | 2003-05-21 | 2008-06-18 | 株式会社日立製作所 | 表示装置 |
| JP2005122949A (ja) | 2003-10-15 | 2005-05-12 | Hitachi Ltd | 表示装置 |
| JP2005216606A (ja) * | 2004-01-28 | 2005-08-11 | Hitachi Ltd | 平面型表示装置 |
| JP2007005049A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 画像表示装置 |
| JP2008147120A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 発光型表示装置 |
-
1999
- 1999-09-30 JP JP27812799A patent/JP3630036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001101965A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688970B2 (ja) | 薄膜型電子源を用いた表示装置及びその製造方法 | |
| JP2004246317A (ja) | 冷陰極型フラットパネルディスプレイ | |
| US6765347B2 (en) | Display device | |
| JP3630036B2 (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
| JP2006202528A (ja) | 画像表示装置 | |
| JP2006253032A (ja) | 画像表示装置 | |
| US6617774B1 (en) | Thin-film electron emitter device having multi-layered electron emission areas | |
| JPH11204024A (ja) | 薄膜型電子源、これを用いた表示パネルおよび表示装置 | |
| JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
| JP2008078161A (ja) | 冷陰極型フラットパネルディスプレイ | |
| JP3598267B2 (ja) | 画像表示装置 | |
| JP4209556B2 (ja) | 表示装置 | |
| JP4126987B2 (ja) | 画像表示装置 | |
| JP2001256907A (ja) | 画像表示装置 | |
| JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
| KR100670880B1 (ko) | 냉음극형 플랫 패널 디스플레이 | |
| JP3487145B2 (ja) | 表示装置 | |
| EP1553616A1 (en) | Cold cathode type flat panel display | |
| JP3992710B2 (ja) | 表示装置 | |
| JP2001084891A (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
| JP2001023551A (ja) | 表示装置 | |
| JP2004207090A (ja) | 画像表示装置 | |
| JP2001273859A (ja) | 画像表示装置 | |
| WO2001026128A1 (fr) | Source d'electrons, procede de fabrication, et dispositif d'affichage | |
| JP2001023510A (ja) | 薄膜型電子源および表示装置並びに電子線描画装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |