JP3864857B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3864857B2 JP3864857B2 JP2002173627A JP2002173627A JP3864857B2 JP 3864857 B2 JP3864857 B2 JP 3864857B2 JP 2002173627 A JP2002173627 A JP 2002173627A JP 2002173627 A JP2002173627 A JP 2002173627A JP 3864857 B2 JP3864857 B2 JP 3864857B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bus electrode
- film
- electron source
- upper bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of Metal-Insulator-Metal [MIM] type
Description
【０００１】
【発明の属する技術分野】
下部電極と上部電極と、これらに挟持された絶縁層などの電子加速層から形成され、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置に関する。
【０００２】
【従来の技術】
薄膜型電子源とは、上部電極−電子加速層−下部電極の3種の薄膜を積層した構造を基本とし、上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。例えば金属―絶縁体―金属を積層したMIM（Metal-Insulator-Metal）型、金属―絶縁体―半導体を積層したMIS（Metal-Insulator-Semiconductor）型、金属―絶縁体―半導体−金属型等がある。MIM型については例えば特開平7-65710号、金属―絶縁体―半導体型についてはMOS型（J. Vac. Sci. Techonol. B11 (2) p.429-432 (1993) ）、金属―絶縁体―半導体−金属型ではHEED型(high-efficiency-electro-emission device、Jpn.J.Appl. Phys.、vol 36 、p L939などに記載）、EL型（Electroluminescence、応用物理 第63巻、第6号、５９２頁などに記載）、ポーラスシリコン型（応用物理 第66巻、第5号、437頁などに記載）などが報告されている。
薄膜型電子源の動作原理をMIM型を例に図2に示した。上部電極13と下部電極11との間に駆動電圧Vdを印加して、電子加速層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、電子加速層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンは電子加速層12中、上部電極13中で散乱されエネルギーを損失するが、上部電極13の仕事関数φ以上のエネルギーを有する一部のホットエレクトロンは、真空20中に放出される。
他の薄膜型電子源も電子を加速し、薄い上部電極13を通して電子を放出する点で共通している。
【０００３】
このような薄膜型電子源は複数本の上部電極13と、複数本の下部電極11を直交させてマトリクスを形成すると、任意の場所から電子線を発生させることができるので、画像表示装置等の電子源に用いることができる。これまで、Au-Al2O3-Al構造のMIM（Metal-Insulator-Metal）構造などから電子放出が観測されている。
【０００４】
【発明が解決しようとする課題】
薄膜型電子源アレイは、薄い上部電極を用いるため、画像表示装置などに適用するためには、通常給電線となる上部バス電極を付加する。その際、上部バス電極と上部電極の接続部は薄い上部電極が断線しないようにしなければならない。
また、薄い上部電極を、電子加速層にダメージを与えず、かつ上部電極をレジストなどで汚染せずに加工するために、上部バス電極上に電子放出部の開口した層間絶縁膜を形成し、それをマスクとして上部電極を画素毎に切断するのが有効である。
上記の２つの条件を満足する上部バス電極の構造として我々は、図3にその構造図を示すように、上部バス電極を薄い上部バス電極下層16と厚い上部バス電極上層17の２層構造にし、薄い薄い上部バス電極下層16で上部電極13を断線させず電気的接触を確保し、給電を担う厚い上部バス電極上層17は層間絶縁膜18の庇を支えるように加工して、庇の段差で上部電極13を分離する方法を提案した。具体的には上部バス電極下層16に薄いWを、上部バス電極上層17に厚いAl合金を、層間絶縁層18にSi3N4またはSiO2などを用いた。
ところで薄膜型電子源をディスプレイに適用する場合、蛍光面とのガラス接合のため400℃以上で行なうフリットガラス封着プロセスを経なければならない。
この高温プロセスを経る際、従来の構造では２つの問題が生じることがある。
まず、薄い上部バス電極下層16の酸化の問題がある。
フリットガラス封着プロセスは、フリットガラスペーストに含まれる有機バインダ焼成のため、またガス置換等の設備やプロセスを省いて低コスト化するため、大気中で行うのが好ましいが、逆に電極材料が酸化される。酸化防止のため不活性ガス中で行ったとしてもわずかに混入した酸素による電極酸化は避けられない。この問題に対し、従来の構造は薄い上部バス電極下層16の耐酸化性が十分でない問題があった。例えばWは比較的酸化されがたい材料であるが、膜厚が10nm程度と薄い場合は、400℃以上の加熱でほぼ全体が酸化されてシート抵抗値が急増し、上部電極13との電気的接触が取り難くなる。膜厚を20nm以上と厚くすれば、表面酸化膜が酸化種の拡散を抑制し、全体を酸化するのを防止して低抵抗を維持できるが、段差が大きくなり電極接続の信頼性が低下してしまう。
もうひとつの問題はフリットガラス封着の高温熱処理による発生する熱応力による薄い上部バス電極下層16の断線である。上部バス電極下層16は、フリット封着の高温の熱処理サイクルにより、上部バス電極上層17や層間絶縁膜18との熱膨張係数の違いに起因する応力や、上部バス電極上層17、層間絶縁膜18の緻密化による応力を受け、変形する。上部バス電極下層16は上部バス電極上層17や層間絶縁膜18に比べはるかに薄いため、その応力により断線が生じやすい。
本発明の目的は、上部バス電極下層16の酸化、またはそれを防止するため上部バス電極下層16を厚膜化した場合の段差による上部電極13との電気的接続の信頼性低下、および熱応力による上部バス電極下層16の断線を防止して、高温のフリットガラス封着を経ても上部電極13との電気的接触の信頼性が高い薄膜型電子源を提供することにより、製造歩留まりが高く、信頼性の高い画像表示装置を実現することにある。
【０００５】
【課題を解決するための手段】
本発明の目的は、下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有していることにより実現できる。
この庇構造は２種以上の材料の積層膜から構成されており、上部バス電極と該庇構造は、上部バス電極側から第１の金属層（上部バス電極）、第２の金属層、絶縁層の順に積層されたものまたは第１の金属層（上部バス電極）、絶縁層、第２の金属層の順に積層されたもの、または第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層されたものを用いることにより実現できる。
そして、上部バス電極と庇構造の積層膜が、同一のエッチャントに対し、上部バス電極が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料で組み合わせることにより、あるいは
上部バス電極と、その該庇構造の積層膜が、それぞれを個別に選択エッチングできる材料で組み合わせることにより実現することができる。
【０００６】
【発明の実施の形態】
（第１の実施例）
上記目的を実現する本発明の第一の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、第２の金属層、絶縁層の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、薄膜型電子源の作成法を図4〜15で説明する。
はじめに、ガラス等の絶縁性の基板10上に下部電極用の金属膜を成膜する。下部電極材料としてはAlやAl合金を用いる。AlやAl合金を用いたのは、陽極酸化により良質の絶縁膜を形成できるからである。ここでは、Ndを２原子量％ドープしたAl-Nd合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は300 nmとした。成膜後はホト工程、エッチング工程によりストライプ形状の下部電極11を形成した。エッチングは例えば燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングを用いる(図4)。
次に、電子放出部を制限し、下部電極エッジへの電界集中を防止する保護絶縁層14と、電子加速層12を形成する。まず下部電極11上の電子放出部となる部分をレジスト膜25でマスクし、その他の部分を選択的に厚く陽極酸化し，保護絶縁層14とする（図5）。化成電圧を100Vとすれば、厚さ約136 nmの保護絶縁層14が形成される。つぎにレジスト膜25を除去し残りの下部電極11の表面を陽極酸化する。例えば化成電圧を6Vとすれば、下部電極11上に厚さ約10 nmの電子加速層12が形成される（図6）。
次に、上部電極13への給電線となる上部バス電極膜とその下に形成する第２保護絶縁層19、第１の金属層(上部バス電極)26、第２の金属層27を例えばスパッタリング法等で成膜する。第２保護絶縁層19としては、例えばSi酸化物を用い、膜厚は40nmとした。この第２保護絶縁層19は、陽極酸化で形成する保護絶縁層14にピンホールがあった場合、その欠陥を埋め、下部電極11と上部バス電極間の絶縁を保つ役割を果たす。第１の金属層(上部バス電極)26の材料としてAl-Nd合金を、第２の金属層27の材料としてCrを用いた。第１の金属層(上部バス電極)26としては他にCrやCr合金等、第２の金属層27としてはMo, W, Ti, Nbなどが適用可能である。膜厚は、第1の金属層(上部バス電極)26、第２の金属層27とも300nmと厚く成膜した（図7）。
続いて、ホトエッチング工程により第２の金属層27と第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。エッチャントは、第２の金属層27のCrは硝酸アンモニウムセリウム水溶液等、第1の金属層(上部バス電極)26のAl-Nd合金は、燐酸、酢酸、硝酸の混合水溶液等を用いる（図8）。
次に、庇構造の積層膜の上層となる絶縁層28を成膜する。絶縁層28は例えばSiO2やSi3N4などが利用できる。本実施例ではスパッタ法により成膜したSiO2膜を用いた。本実施例では膜厚を500 nmとした（図9）。
続いて、ホトエッチング工程により絶縁層28に電子放出部を含む領域を開口する。この加工は例えばCF4やSF6を用いたドライエッチング等を用いればよい。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは絶縁層28のSiO2膜を第２の金属層27のCrに対し高い選択比でエッチングするので、第２の金属層27をストッパー膜として絶縁層28のみを加工することが可能である（図10）。第２の金属層27にTiを用いた場合も同様に加工することができる。第２の金属層27にMoやW、Nbを用いた場合は、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法によりエッチングされるが、その際は第1の金属層(上部バス電極)26のAl-Nd合金をストッパー膜とすることができる。
引き続いて、電子放出部の第２の金属層27のCrを硝酸セリウムアンモニウム水溶液中でウェットエッチングする。このエッチャントはCrをエッチングするが、絶縁層28に用いた SiO2膜、第1の金属層(上部バス電極)26のAl-Nd合金と第２保護絶縁層19のSiO2はほとんどエッチングしない。したがって、第２の金属層27のみ高い選択比でエッチングする。そのため、絶縁層（層間絶縁膜）28に対し、第２の金属層27が内側に後退し、開口部が庇状の絶縁層28が形成される（図11）。第２の金属層27にMoを用いた場合には燐酸、酢酸、硝酸の混合水溶液で絶縁層28の下をサイドエッチングし、庇を形成する。MoはAlやAl合金と比較し、燐酸、酢酸、硝酸の混合水溶液中で桁違いに速くエッチングされるため、第２の金属層27のみ高い選択比でエッチングすることが可能である。WやTiの場合にはアンモニアと過酸化水素の混合水溶液などで、やはり第２の金属層27のみを高い選択比でエッチングすることが可能である。
また第２の金属層27にMoや Nbなど、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法によるエッチング速度が、絶縁層28に用いたSiO2よりエッチング速度が早い材料は、絶縁層28に電子放出部を含む領域を開口するドライエッチングで十分オーバエッチングすることにより、ウェットエッチングと組み合わさなくとも庇構造を作成することができる。その際も第1の金属層(上部バス電極)26のAl-Nd合金をストッパー膜とすることができる。
次に、ホト工程、ウェットエッチング工程により第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工する。テーパー加工は、レジスト塗布後の仮焼成温度、現像後の後焼成温度を通常より低くし、レジストの接着性を落として、ウェットエッチング中にレジストを後退させることにより実現できる（図12）。
次に、第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口する。CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法は第２保護絶縁層19のSiO2を、Al合金の陽極酸化膜からなる電子加速層12、および保護絶縁層14に対し高い選択比でエッチングするので、電子加速層12へのダメージを少なくすることができる(図13)。
次に、電子加速層12を再度陽極酸化し、ダメージを修復する。
電子加速層12の修復後、最後に上部電極13膜の成膜を行う。成膜法は例えばスパッタ成膜を用いる。上部電極13としては例えばIr、Pt , Auの積層膜を用い膜厚は数nmである。ここでは５nmとした。成膜された薄い上部電極13は、絶縁層28の開口部の庇で切断され、各電子源毎に分離されるとともに、第２の金属層27および絶縁層28より電子放出部側にテーパー状に加工された第1の金属層(上部バス電極)26のAl-Nd膜と接触し、給電される構造となる（図14）。
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図15に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、第２の金属層27、絶縁層28の順に積層された構造で、各層をそれぞれ選択エッチングできる材料の組み合わせ、あるいは同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料を組み合わせて庇構造を作成することにより、第２の金属層27上に絶縁層28が張り出した庇構造を用いて上部電極を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第２の実施例）
上記目的を実現する本発明の第２の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、絶縁層、第２の金属層（表面電極）の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、実施例１と同じ手順により電子加速層12まで形成する。続いて第２保護絶縁層19と第１の金属層26を成膜する。第２保護絶縁層19としては、例えばSi酸化物を用い、膜厚は40nmとした。また第１の金属層26の材料としてAl-Nd合金を用いた。第１の金属層26としては他にCrやCr合金、などが適用可能である。膜厚は300nmとした（図16）。
続いて、ホトエッチング工程により第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。エッチャントは燐酸、酢酸、硝酸の混合水溶液等を用いる（図17）。
次に、庇構造の積層膜のなる絶縁層28と第２の金属層（表面電極）29を成膜する。絶縁層28は例えばSiO2やSi3N4などが利用できる。ここではSiO2を用い膜厚を300 nmとした。また、第２の金属層27としてはAl、Al合金、Cr、Cr合金、W等を用いることができる。本実施例ではAl-Nd合金を用い膜厚を200 nmとした（図18）。
続いて、ホトエッチング工程により、第２の金属層（表面電極）29に電子放出部を含む領域を開口する。エッチャントは燐酸、酢酸、硝酸の混合水溶液等を用いる（図19）。続いて、第２の金属層（表面電極）29をマスクとして絶縁層28をCF4やSF6を用いたドライエッチングで加工する。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは絶縁層28のSiO2膜を第１の金属層26と第２の金属層（表面電極）29のAl-Nd合金に対し高い選択比でエッチングするので、絶縁層28のみを加工することが可能である。そのため、絶縁層28が、第２の金属層（表面電極）29に対し、内側に後退し、庇構造が形成される（図20）。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。第２の金属層（表面電極）29としてWを用いる場合は、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングを用いれば絶縁層28を第２の金属層（表面電極）29のWより速くエッチングするので、十分なオーバーエッチングにより、絶縁層28が、第２の金属層（表面電極）29に対し内側に後退し、庇構造が形成される。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。以下、第１の実施例と同様の手法により、第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工し、続いて第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口し、さらに電子加速層12を再度陽極酸化し、ダメージを修復する。最後に上部電極13膜の成膜を行い完成する（図21）
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図22に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、絶縁層28、第２の金属層（表面電極）29の順に積層された構造で、各層をそれぞれ選択エッチングできる材料、あるいは同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料を組み合わせて庇構造を作成することにより、絶縁層27上に第２の金属層（表面電極）29が張り出した庇構造を用いて上部電極13を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第３の実施例）
上記目的を実現する本発明の第3の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、実施例２と同じ手順により第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。ここでは第１の金属層26の材料としてAl-Nd合金を用いた。第１の金属層としては他にCrやCr合金などが適用可能である。膜厚は300nmとした（図17）。
次に庇構造の積層膜のなる第１の絶縁層30と第２の絶縁層31を成膜する（図23）。ここでは、第１の絶縁層30としてSi3N4 第２の絶縁層31としてSiO2を用いた。膜厚はそれぞれ300 nmと150 nmとした。
続いて、ホトエッチング工程により、第２の絶縁層31、および第１の絶縁層30に電子放出部を含む領域を開口する。ここではCF4やSF6を用いたドライエッチングを用いた。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは第１の絶縁層30のSi3N4を第２の絶縁層31のSiO2より速くエッチングするので、十分なオーバーエッチングにより、第１の絶縁層30が、第２の絶縁層31に対し内側に後退し、庇構造が形成される（図24）。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。
第１の絶縁層30、および 第２の絶縁層31としては、エッチング速度の異なるスピンオングラス(SOG)膜やポリシラサンなどの塗布型絶縁膜の積層膜や、第１の絶縁層30、第２の絶縁層31に塗布型絶縁膜とスパッタやCVDで成膜したSiO2 やSi3N4などの積層膜を用いることができる。絶縁膜は一般に緻密度によりドライエッチング速度の異なるので、第１の絶縁層30にエッチング速度の早いもの、第２の絶縁層31にエッチング速度の遅いものを組み合わせれば庇構造を形成することができる。
以下、第１の実施例と同様の手法により、第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工し、続いて第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口し、さらに電子加速層12を再度陽極酸化し、ダメージを修復する。最後に上部電極13膜の成膜を行い完成する（図25）。
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図1に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、第１の絶縁層30、第２の絶縁層31の順に積層された構造で、同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料の組み合わせることにより、第１の絶縁層30上に第２の絶縁層31が張り出した庇構造を用いて上部電極13を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第４の実施例）
次に、一例として、第１の実施例によって作成した薄膜型電子源アレイ基板（図26）と蛍光面をスペーサを介し貼りあわせ、本発明の表示装置を形成する方法について説明する。なお図26、28、29において上部バス電極26は、図面の簡略化のため第1の金属層(上部バス電極)26、第２の金属層27をまとめたものとして描いている。以下、第２、第３の実施例で作成した電子源を用いた場合も同様である。
表示側基板の作成は以下のように行う（図25）。面板110には透光性のガラスなどを用いる。
まず，表示装置のコントラストを上げる目的でブラックマトリクス120を形成する。ブラックマトリクス120は，PVA（ポリビニルアルコール）と重クロム酸ナトリウムとを混合した溶液を面板110に塗布し，ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後，未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
次に、赤色蛍光体111を形成する。蛍光体粒子にPVA（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板110上に塗布した後，蛍光体を形成する部分に紫外線を照射して感光させた後，未感光部分を流水で除去する。このようにして赤色蛍光体111をパターン化する。パターンは図27に示したようなストライプ状にパターン化する。同様にして，緑色蛍光体112と青色蛍光体113を形成する。蛍光体としては，例えば赤色にY2O2S:Eu(P22-R),緑色にZnS:Cu,Al(P22-G),青色にZnS:Ag,Cl(P22-B)を用いればよい。
次いで，ニトロセルロースなどの膜でフィルミングした後，面板110全体にAlを，膜厚75 nm程度蒸着してメタルバック114とする。このメタルバック114が加速電極として働く。その後，面板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。このようにして，表示側基板が完成する。
このようにして製作した表示側基板と基板10とをスペーサ40を介し、周囲の枠116をフリットガラス115を用いて封着する。封着は、フリットガラスペースト中に含まれる有機物のバインダを飛ばすため、およびガス置換などの設備、手間を省き低コスト化するため、大気中で行う。このようにしても第1の金属層(上部バス電極)26のAl-Nd膜は表面のみしか酸化されず、逆に加熱により上部電極材料と合金化し、安定した電気接触を得ることができる。
図28に貼り合わせた表示パネルのA-A'断面、 B-B'断面に相当する部分を示す。面板110-基板10間の距離は１〜３mm程度になるようにスペーサ40の高さを設定する。スペーサ40は上部電極13の膜で被覆されている絶縁膜28上に立てる。ここでは，説明のため、Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎に全てスペーサ40を立てているが，実際は機械強度が耐える範囲で，スペーサ40の枚数（密度）を減らし、大体1cmおきに立てればよい。
封着したパネルは，10-7Torr程度の真空に排気して，封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Baを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Zrを主成分とする非蒸発型ゲッターを用いてもよい。
このように本実施例では，面板110と基板10間の距離は１〜３mm程度と長いので，メタルバック114に印加する加速電圧を３〜６KVと高電圧に出来る。したがって，上述のように，蛍光体には陰極線管（CRT）用の蛍光体を使用できる。
図29はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極11は下部電極駆動回路50へ結線し，上部バス電極26は上部電極駆動回路60に結線する。m番目の下部電極11 Kmと，n番目の上部バス電極26 Cnの交点を（m,n）で表すことにする。メタルバック114には3〜6KV程度の加速電圧70を常時印加する。
図30は，各駆動回路の発生電圧の波形の一例を示す。時刻ｔ0ではいずれの電極も電圧ゼロであるので電子は放出されず，したがって，蛍光体は発光しない。時刻ｔ1において，下部電極11 K1には−Ｖ1なる電圧を，上部バス電極26 C1，C2には＋Ｖ2なる電圧を印加する。交点（1,1），（1,2）の下部電極11−上部電極13間には（Ｖ1＋Ｖ2）なる電圧が印加されるので，（Ｖ1＋Ｖ2）を電子放出開始電圧以上に設定しておけば，この２つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子はメタルバック114に印加された加速電圧70により加速された後，蛍光体に入射し，発光させる。時刻ｔ2において，下部電極11のK2に−Ｖ1なる電圧を印加し，上部バス電極26のC1にＶ2なる電圧を印加すると，同様に交点（2,1）が点灯する。このようにして，上部バス電極26に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また，上部バス電極26への印加電圧Ｖ1の大きさを適宜変えることにより，階調のある画像を表示することが出来る。電子加速層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極11の全てに−Ｖ1を印加した後、全下部電極11にＶ3、全上部バス電極26に-Ｖ3'を印加することにより行った。
【０００７】
【発明の効果】
以上により、欠陥のない薄膜型電子源を作成することができ、画像表示装置の製造歩留まりを向上できる。
【図面の簡単な説明】
【図１】本発明の薄膜型電子源の構造を示す図である。
【図２】薄膜型電子源の動作原理を示す図である。
【図３】薄膜型電子源の従来構造を示す図である。
【図４】本発明の薄膜型電子源の製法を示す図である。
【図５】本発明の薄膜型電子源の製法を示す図である。
【図６】本発明の薄膜型電子源の製法を示す図である。
【図７】本発明の薄膜型電子源の製法を示す図である。
【図８】本発明の薄膜型電子源の製法を示す図である。
【図９】本発明の薄膜型電子源の製法を示す図である。
【図１０】本発明の薄膜型電子源の製法を示す図である。
【図１１】本発明の薄膜型電子源の製法を示す図である。
【図１２】本発明の薄膜型電子源の製法を示す図である。
【図１３】本発明の薄膜型電子源の製法を示す図である。
【図１４】本発明の薄膜型電子源の製法を示す図である。
【図１５】本発明の薄膜型電子源の構造を示す図である。
【図１６】本発明の薄膜型電子源の製法を示す図である。
【図１７】本発明の薄膜型電子源の製法を示す図である。
【図１８】本発明の薄膜型電子源の製法を示す図である。
【図１９】本発明の薄膜型電子源の製法を示す図である。
【図２０】本発明の薄膜型電子源の製法を示す図である。
【図２１】本発明の薄膜型電子源の製法を示す図である。
【図２２】本発明の薄膜型電子源の構造を示す図である。
【図２３】本発明の薄膜型電子源の製法を示す図である。
【図２４】本発明の薄膜型電子源の製法を示す図である。
【図２５】本発明の薄膜型電子源の製法を示す図である。
【図２６】本発明の薄膜型電子源を用いた表示装置の電子源基板を示す図である。
【図２７】本発明の薄膜型電子源を用いた表示装置の蛍光面基板を示す図である。
【図２８】本発明の薄膜型電子源を用いた表示装置の断面を示す図である。
【図２９】本発明を用いた表示装置での駆動回路への結線を示した図である。
【図３０】本発明の表示装置での駆動電圧波形を示した図である。
【符号の説明】
10・・・基板、11・・・下部電極、12・・・電子加速層、13・・・上部電極、14・・・保護絶縁層、15・・・上部バス電極、16・・・上部バス電極下層、17・・・上部バス電極上層、18・・・層間絶縁膜、19・・・第２保護絶縁層、20・・・真空、25・・・レジスト膜、26・・・第１の金属層（上部バス電極）、27・・・第２の金属層、28・・・絶縁層、29・・・第２の金属層（表面電極）、30・・・第１の絶縁層、31・・・第２の絶縁層、40・・・スペーサ、50・・・下部電極駆動回路、60・・・上部電極駆動回路、70・・・加速電圧、110・・・面板、111・・・赤色蛍光体、112・・・緑色蛍光体、113・・・青色蛍光体、114・・・メタルバック、115・・・フリットガラス、116・・・枠。
【発明の属する技術分野】
下部電極と上部電極と、これらに挟持された絶縁層などの電子加速層から形成され、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置に関する。
【０００２】
【従来の技術】
薄膜型電子源とは、上部電極−電子加速層−下部電極の3種の薄膜を積層した構造を基本とし、上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。例えば金属―絶縁体―金属を積層したMIM（Metal-Insulator-Metal）型、金属―絶縁体―半導体を積層したMIS（Metal-Insulator-Semiconductor）型、金属―絶縁体―半導体−金属型等がある。MIM型については例えば特開平7-65710号、金属―絶縁体―半導体型についてはMOS型（J. Vac. Sci. Techonol. B11 (2) p.429-432 (1993) ）、金属―絶縁体―半導体−金属型ではHEED型(high-efficiency-electro-emission device、Jpn.J.Appl. Phys.、vol 36 、p L939などに記載）、EL型（Electroluminescence、応用物理 第63巻、第6号、５９２頁などに記載）、ポーラスシリコン型（応用物理 第66巻、第5号、437頁などに記載）などが報告されている。
薄膜型電子源の動作原理をMIM型を例に図2に示した。上部電極13と下部電極11との間に駆動電圧Vdを印加して、電子加速層12内の電界を1〜10MV/cm程度にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、電子加速層12、上部電極13の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンは電子加速層12中、上部電極13中で散乱されエネルギーを損失するが、上部電極13の仕事関数φ以上のエネルギーを有する一部のホットエレクトロンは、真空20中に放出される。
他の薄膜型電子源も電子を加速し、薄い上部電極13を通して電子を放出する点で共通している。
【０００３】
このような薄膜型電子源は複数本の上部電極13と、複数本の下部電極11を直交させてマトリクスを形成すると、任意の場所から電子線を発生させることができるので、画像表示装置等の電子源に用いることができる。これまで、Au-Al2O3-Al構造のMIM（Metal-Insulator-Metal）構造などから電子放出が観測されている。
【０００４】
【発明が解決しようとする課題】
薄膜型電子源アレイは、薄い上部電極を用いるため、画像表示装置などに適用するためには、通常給電線となる上部バス電極を付加する。その際、上部バス電極と上部電極の接続部は薄い上部電極が断線しないようにしなければならない。
また、薄い上部電極を、電子加速層にダメージを与えず、かつ上部電極をレジストなどで汚染せずに加工するために、上部バス電極上に電子放出部の開口した層間絶縁膜を形成し、それをマスクとして上部電極を画素毎に切断するのが有効である。
上記の２つの条件を満足する上部バス電極の構造として我々は、図3にその構造図を示すように、上部バス電極を薄い上部バス電極下層16と厚い上部バス電極上層17の２層構造にし、薄い薄い上部バス電極下層16で上部電極13を断線させず電気的接触を確保し、給電を担う厚い上部バス電極上層17は層間絶縁膜18の庇を支えるように加工して、庇の段差で上部電極13を分離する方法を提案した。具体的には上部バス電極下層16に薄いWを、上部バス電極上層17に厚いAl合金を、層間絶縁層18にSi3N4またはSiO2などを用いた。
ところで薄膜型電子源をディスプレイに適用する場合、蛍光面とのガラス接合のため400℃以上で行なうフリットガラス封着プロセスを経なければならない。
この高温プロセスを経る際、従来の構造では２つの問題が生じることがある。
まず、薄い上部バス電極下層16の酸化の問題がある。
フリットガラス封着プロセスは、フリットガラスペーストに含まれる有機バインダ焼成のため、またガス置換等の設備やプロセスを省いて低コスト化するため、大気中で行うのが好ましいが、逆に電極材料が酸化される。酸化防止のため不活性ガス中で行ったとしてもわずかに混入した酸素による電極酸化は避けられない。この問題に対し、従来の構造は薄い上部バス電極下層16の耐酸化性が十分でない問題があった。例えばWは比較的酸化されがたい材料であるが、膜厚が10nm程度と薄い場合は、400℃以上の加熱でほぼ全体が酸化されてシート抵抗値が急増し、上部電極13との電気的接触が取り難くなる。膜厚を20nm以上と厚くすれば、表面酸化膜が酸化種の拡散を抑制し、全体を酸化するのを防止して低抵抗を維持できるが、段差が大きくなり電極接続の信頼性が低下してしまう。
もうひとつの問題はフリットガラス封着の高温熱処理による発生する熱応力による薄い上部バス電極下層16の断線である。上部バス電極下層16は、フリット封着の高温の熱処理サイクルにより、上部バス電極上層17や層間絶縁膜18との熱膨張係数の違いに起因する応力や、上部バス電極上層17、層間絶縁膜18の緻密化による応力を受け、変形する。上部バス電極下層16は上部バス電極上層17や層間絶縁膜18に比べはるかに薄いため、その応力により断線が生じやすい。
本発明の目的は、上部バス電極下層16の酸化、またはそれを防止するため上部バス電極下層16を厚膜化した場合の段差による上部電極13との電気的接続の信頼性低下、および熱応力による上部バス電極下層16の断線を防止して、高温のフリットガラス封着を経ても上部電極13との電気的接触の信頼性が高い薄膜型電子源を提供することにより、製造歩留まりが高く、信頼性の高い画像表示装置を実現することにある。
【０００５】
【課題を解決するための手段】
本発明の目的は、下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有していることにより実現できる。
この庇構造は２種以上の材料の積層膜から構成されており、上部バス電極と該庇構造は、上部バス電極側から第１の金属層（上部バス電極）、第２の金属層、絶縁層の順に積層されたものまたは第１の金属層（上部バス電極）、絶縁層、第２の金属層の順に積層されたもの、または第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層されたものを用いることにより実現できる。
そして、上部バス電極と庇構造の積層膜が、同一のエッチャントに対し、上部バス電極が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料で組み合わせることにより、あるいは
上部バス電極と、その該庇構造の積層膜が、それぞれを個別に選択エッチングできる材料で組み合わせることにより実現することができる。
【０００６】
【発明の実施の形態】
（第１の実施例）
上記目的を実現する本発明の第一の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、第２の金属層、絶縁層の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、薄膜型電子源の作成法を図4〜15で説明する。
はじめに、ガラス等の絶縁性の基板10上に下部電極用の金属膜を成膜する。下部電極材料としてはAlやAl合金を用いる。AlやAl合金を用いたのは、陽極酸化により良質の絶縁膜を形成できるからである。ここでは、Ndを２原子量％ドープしたAl-Nd合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は300 nmとした。成膜後はホト工程、エッチング工程によりストライプ形状の下部電極11を形成した。エッチングは例えば燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングを用いる(図4)。
次に、電子放出部を制限し、下部電極エッジへの電界集中を防止する保護絶縁層14と、電子加速層12を形成する。まず下部電極11上の電子放出部となる部分をレジスト膜25でマスクし、その他の部分を選択的に厚く陽極酸化し，保護絶縁層14とする（図5）。化成電圧を100Vとすれば、厚さ約136 nmの保護絶縁層14が形成される。つぎにレジスト膜25を除去し残りの下部電極11の表面を陽極酸化する。例えば化成電圧を6Vとすれば、下部電極11上に厚さ約10 nmの電子加速層12が形成される（図6）。
次に、上部電極13への給電線となる上部バス電極膜とその下に形成する第２保護絶縁層19、第１の金属層(上部バス電極)26、第２の金属層27を例えばスパッタリング法等で成膜する。第２保護絶縁層19としては、例えばSi酸化物を用い、膜厚は40nmとした。この第２保護絶縁層19は、陽極酸化で形成する保護絶縁層14にピンホールがあった場合、その欠陥を埋め、下部電極11と上部バス電極間の絶縁を保つ役割を果たす。第１の金属層(上部バス電極)26の材料としてAl-Nd合金を、第２の金属層27の材料としてCrを用いた。第１の金属層(上部バス電極)26としては他にCrやCr合金等、第２の金属層27としてはMo, W, Ti, Nbなどが適用可能である。膜厚は、第1の金属層(上部バス電極)26、第２の金属層27とも300nmと厚く成膜した（図7）。
続いて、ホトエッチング工程により第２の金属層27と第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。エッチャントは、第２の金属層27のCrは硝酸アンモニウムセリウム水溶液等、第1の金属層(上部バス電極)26のAl-Nd合金は、燐酸、酢酸、硝酸の混合水溶液等を用いる（図8）。
次に、庇構造の積層膜の上層となる絶縁層28を成膜する。絶縁層28は例えばSiO2やSi3N4などが利用できる。本実施例ではスパッタ法により成膜したSiO2膜を用いた。本実施例では膜厚を500 nmとした（図9）。
続いて、ホトエッチング工程により絶縁層28に電子放出部を含む領域を開口する。この加工は例えばCF4やSF6を用いたドライエッチング等を用いればよい。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは絶縁層28のSiO2膜を第２の金属層27のCrに対し高い選択比でエッチングするので、第２の金属層27をストッパー膜として絶縁層28のみを加工することが可能である（図10）。第２の金属層27にTiを用いた場合も同様に加工することができる。第２の金属層27にMoやW、Nbを用いた場合は、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法によりエッチングされるが、その際は第1の金属層(上部バス電極)26のAl-Nd合金をストッパー膜とすることができる。
引き続いて、電子放出部の第２の金属層27のCrを硝酸セリウムアンモニウム水溶液中でウェットエッチングする。このエッチャントはCrをエッチングするが、絶縁層28に用いた SiO2膜、第1の金属層(上部バス電極)26のAl-Nd合金と第２保護絶縁層19のSiO2はほとんどエッチングしない。したがって、第２の金属層27のみ高い選択比でエッチングする。そのため、絶縁層（層間絶縁膜）28に対し、第２の金属層27が内側に後退し、開口部が庇状の絶縁層28が形成される（図11）。第２の金属層27にMoを用いた場合には燐酸、酢酸、硝酸の混合水溶液で絶縁層28の下をサイドエッチングし、庇を形成する。MoはAlやAl合金と比較し、燐酸、酢酸、硝酸の混合水溶液中で桁違いに速くエッチングされるため、第２の金属層27のみ高い選択比でエッチングすることが可能である。WやTiの場合にはアンモニアと過酸化水素の混合水溶液などで、やはり第２の金属層27のみを高い選択比でエッチングすることが可能である。
また第２の金属層27にMoや Nbなど、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法によるエッチング速度が、絶縁層28に用いたSiO2よりエッチング速度が早い材料は、絶縁層28に電子放出部を含む領域を開口するドライエッチングで十分オーバエッチングすることにより、ウェットエッチングと組み合わさなくとも庇構造を作成することができる。その際も第1の金属層(上部バス電極)26のAl-Nd合金をストッパー膜とすることができる。
次に、ホト工程、ウェットエッチング工程により第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工する。テーパー加工は、レジスト塗布後の仮焼成温度、現像後の後焼成温度を通常より低くし、レジストの接着性を落として、ウェットエッチング中にレジストを後退させることにより実現できる（図12）。
次に、第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口する。CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチング法は第２保護絶縁層19のSiO2を、Al合金の陽極酸化膜からなる電子加速層12、および保護絶縁層14に対し高い選択比でエッチングするので、電子加速層12へのダメージを少なくすることができる(図13)。
次に、電子加速層12を再度陽極酸化し、ダメージを修復する。
電子加速層12の修復後、最後に上部電極13膜の成膜を行う。成膜法は例えばスパッタ成膜を用いる。上部電極13としては例えばIr、Pt , Auの積層膜を用い膜厚は数nmである。ここでは５nmとした。成膜された薄い上部電極13は、絶縁層28の開口部の庇で切断され、各電子源毎に分離されるとともに、第２の金属層27および絶縁層28より電子放出部側にテーパー状に加工された第1の金属層(上部バス電極)26のAl-Nd膜と接触し、給電される構造となる（図14）。
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図15に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、第２の金属層27、絶縁層28の順に積層された構造で、各層をそれぞれ選択エッチングできる材料の組み合わせ、あるいは同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料を組み合わせて庇構造を作成することにより、第２の金属層27上に絶縁層28が張り出した庇構造を用いて上部電極を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第２の実施例）
上記目的を実現する本発明の第２の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、絶縁層、第２の金属層（表面電極）の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、実施例１と同じ手順により電子加速層12まで形成する。続いて第２保護絶縁層19と第１の金属層26を成膜する。第２保護絶縁層19としては、例えばSi酸化物を用い、膜厚は40nmとした。また第１の金属層26の材料としてAl-Nd合金を用いた。第１の金属層26としては他にCrやCr合金、などが適用可能である。膜厚は300nmとした（図16）。
続いて、ホトエッチング工程により第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。エッチャントは燐酸、酢酸、硝酸の混合水溶液等を用いる（図17）。
次に、庇構造の積層膜のなる絶縁層28と第２の金属層（表面電極）29を成膜する。絶縁層28は例えばSiO2やSi3N4などが利用できる。ここではSiO2を用い膜厚を300 nmとした。また、第２の金属層27としてはAl、Al合金、Cr、Cr合金、W等を用いることができる。本実施例ではAl-Nd合金を用い膜厚を200 nmとした（図18）。
続いて、ホトエッチング工程により、第２の金属層（表面電極）29に電子放出部を含む領域を開口する。エッチャントは燐酸、酢酸、硝酸の混合水溶液等を用いる（図19）。続いて、第２の金属層（表面電極）29をマスクとして絶縁層28をCF4やSF6を用いたドライエッチングで加工する。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは絶縁層28のSiO2膜を第１の金属層26と第２の金属層（表面電極）29のAl-Nd合金に対し高い選択比でエッチングするので、絶縁層28のみを加工することが可能である。そのため、絶縁層28が、第２の金属層（表面電極）29に対し、内側に後退し、庇構造が形成される（図20）。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。第２の金属層（表面電極）29としてWを用いる場合は、CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングを用いれば絶縁層28を第２の金属層（表面電極）29のWより速くエッチングするので、十分なオーバーエッチングにより、絶縁層28が、第２の金属層（表面電極）29に対し内側に後退し、庇構造が形成される。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。以下、第１の実施例と同様の手法により、第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工し、続いて第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口し、さらに電子加速層12を再度陽極酸化し、ダメージを修復する。最後に上部電極13膜の成膜を行い完成する（図21）
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図22に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、絶縁層28、第２の金属層（表面電極）29の順に積層された構造で、各層をそれぞれ選択エッチングできる材料、あるいは同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料を組み合わせて庇構造を作成することにより、絶縁層27上に第２の金属層（表面電極）29が張り出した庇構造を用いて上部電極13を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第３の実施例）
上記目的を実現する本発明の第3の実施の形態として、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層された場合の薄膜型電子源を、MIM型を一例として説明する。
まず、実施例２と同じ手順により第1の金属層(上部バス電極)26を下部電極11とは直交するように加工して形成する。ここでは第１の金属層26の材料としてAl-Nd合金を用いた。第１の金属層としては他にCrやCr合金などが適用可能である。膜厚は300nmとした（図17）。
次に庇構造の積層膜のなる第１の絶縁層30と第２の絶縁層31を成膜する（図23）。ここでは、第１の絶縁層30としてSi3N4 第２の絶縁層31としてSiO2を用いた。膜厚はそれぞれ300 nmと150 nmとした。
続いて、ホトエッチング工程により、第２の絶縁層31、および第１の絶縁層30に電子放出部を含む領域を開口する。ここではCF4やSF6を用いたドライエッチングを用いた。 CF4やSF6などのフッ化物系エッチングガスを用いたドライエッチングは第１の絶縁層30のSi3N4を第２の絶縁層31のSiO2より速くエッチングするので、十分なオーバーエッチングにより、第１の絶縁層30が、第２の絶縁層31に対し内側に後退し、庇構造が形成される（図24）。この際、第1の金属層(上部バス電極)26のAl-Nd合金はストッパー膜となる。
第１の絶縁層30、および 第２の絶縁層31としては、エッチング速度の異なるスピンオングラス(SOG)膜やポリシラサンなどの塗布型絶縁膜の積層膜や、第１の絶縁層30、第２の絶縁層31に塗布型絶縁膜とスパッタやCVDで成膜したSiO2 やSi3N4などの積層膜を用いることができる。絶縁膜は一般に緻密度によりドライエッチング速度の異なるので、第１の絶縁層30にエッチング速度の早いもの、第２の絶縁層31にエッチング速度の遅いものを組み合わせれば庇構造を形成することができる。
以下、第１の実施例と同様の手法により、第1の金属層(上部バス電極)26のAl-Nd合金を電子放出部側に向かって膜厚が減少するようにテーパー加工し、続いて第２保護絶縁層19のSiO2をドライエッチングし、電子放出部を開口し、さらに電子加速層12を再度陽極酸化し、ダメージを修復する。最後に上部電極13膜の成膜を行い完成する（図25）。
以上の実施例で作成した本発明の薄膜型電子源アレイ中の１素子の断面構造を図1に示す。
このように、上部バス電極と庇構造を構成する積層膜が、上部バス電極側から第１の金属層（上部バス電極）26、第１の絶縁層30、第２の絶縁層31の順に積層された構造で、同一のエッチャントに対し、第１の金属層（上部バス電極）26が最もエッチング速度が遅く、その上の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料の組み合わせることにより、第１の絶縁層30上に第２の絶縁層31が張り出した庇構造を用いて上部電極13を各電子源毎に分離することができ、さらに第１の金属層（上部バス電極）26を電子放出部側に向かって膜厚が減少するようテーパー加工することにより、上部電極13との電気的接続の信頼性が高い薄膜型電子源を実現することができる。
（第４の実施例）
次に、一例として、第１の実施例によって作成した薄膜型電子源アレイ基板（図26）と蛍光面をスペーサを介し貼りあわせ、本発明の表示装置を形成する方法について説明する。なお図26、28、29において上部バス電極26は、図面の簡略化のため第1の金属層(上部バス電極)26、第２の金属層27をまとめたものとして描いている。以下、第２、第３の実施例で作成した電子源を用いた場合も同様である。
表示側基板の作成は以下のように行う（図25）。面板110には透光性のガラスなどを用いる。
まず，表示装置のコントラストを上げる目的でブラックマトリクス120を形成する。ブラックマトリクス120は，PVA（ポリビニルアルコール）と重クロム酸ナトリウムとを混合した溶液を面板110に塗布し，ブラックマトリクス120を形成したい部分以外に紫外線を照射して感光させた後，未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、PVAをリフトオフすることにより形成する。
次に、赤色蛍光体111を形成する。蛍光体粒子にPVA（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板110上に塗布した後，蛍光体を形成する部分に紫外線を照射して感光させた後，未感光部分を流水で除去する。このようにして赤色蛍光体111をパターン化する。パターンは図27に示したようなストライプ状にパターン化する。同様にして，緑色蛍光体112と青色蛍光体113を形成する。蛍光体としては，例えば赤色にY2O2S:Eu(P22-R),緑色にZnS:Cu,Al(P22-G),青色にZnS:Ag,Cl(P22-B)を用いればよい。
次いで，ニトロセルロースなどの膜でフィルミングした後，面板110全体にAlを，膜厚75 nm程度蒸着してメタルバック114とする。このメタルバック114が加速電極として働く。その後，面板110を大気中400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。このようにして，表示側基板が完成する。
このようにして製作した表示側基板と基板10とをスペーサ40を介し、周囲の枠116をフリットガラス115を用いて封着する。封着は、フリットガラスペースト中に含まれる有機物のバインダを飛ばすため、およびガス置換などの設備、手間を省き低コスト化するため、大気中で行う。このようにしても第1の金属層(上部バス電極)26のAl-Nd膜は表面のみしか酸化されず、逆に加熱により上部電極材料と合金化し、安定した電気接触を得ることができる。
図28に貼り合わせた表示パネルのA-A'断面、 B-B'断面に相当する部分を示す。面板110-基板10間の距離は１〜３mm程度になるようにスペーサ40の高さを設定する。スペーサ40は上部電極13の膜で被覆されている絶縁膜28上に立てる。ここでは，説明のため、Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎に全てスペーサ40を立てているが，実際は機械強度が耐える範囲で，スペーサ40の枚数（密度）を減らし、大体1cmおきに立てればよい。
封着したパネルは，10-7Torr程度の真空に排気して，封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Baを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Zrを主成分とする非蒸発型ゲッターを用いてもよい。
このように本実施例では，面板110と基板10間の距離は１〜３mm程度と長いので，メタルバック114に印加する加速電圧を３〜６KVと高電圧に出来る。したがって，上述のように，蛍光体には陰極線管（CRT）用の蛍光体を使用できる。
図29はこのようにして製作した表示装置パネルの駆動回路への結線図である。下部電極11は下部電極駆動回路50へ結線し，上部バス電極26は上部電極駆動回路60に結線する。m番目の下部電極11 Kmと，n番目の上部バス電極26 Cnの交点を（m,n）で表すことにする。メタルバック114には3〜6KV程度の加速電圧70を常時印加する。
図30は，各駆動回路の発生電圧の波形の一例を示す。時刻ｔ0ではいずれの電極も電圧ゼロであるので電子は放出されず，したがって，蛍光体は発光しない。時刻ｔ1において，下部電極11 K1には−Ｖ1なる電圧を，上部バス電極26 C1，C2には＋Ｖ2なる電圧を印加する。交点（1,1），（1,2）の下部電極11−上部電極13間には（Ｖ1＋Ｖ2）なる電圧が印加されるので，（Ｖ1＋Ｖ2）を電子放出開始電圧以上に設定しておけば，この２つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子はメタルバック114に印加された加速電圧70により加速された後，蛍光体に入射し，発光させる。時刻ｔ2において，下部電極11のK2に−Ｖ1なる電圧を印加し，上部バス電極26のC1にＶ2なる電圧を印加すると，同様に交点（2,1）が点灯する。このようにして，上部バス電極26に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また，上部バス電極26への印加電圧Ｖ1の大きさを適宜変えることにより，階調のある画像を表示することが出来る。電子加速層12中に蓄積される電荷を開放するための反転電圧の印加は、ここでは下部電極11の全てに−Ｖ1を印加した後、全下部電極11にＶ3、全上部バス電極26に-Ｖ3'を印加することにより行った。
【０００７】
【発明の効果】
以上により、欠陥のない薄膜型電子源を作成することができ、画像表示装置の製造歩留まりを向上できる。
【図面の簡単な説明】
【図１】本発明の薄膜型電子源の構造を示す図である。
【図２】薄膜型電子源の動作原理を示す図である。
【図３】薄膜型電子源の従来構造を示す図である。
【図４】本発明の薄膜型電子源の製法を示す図である。
【図５】本発明の薄膜型電子源の製法を示す図である。
【図６】本発明の薄膜型電子源の製法を示す図である。
【図７】本発明の薄膜型電子源の製法を示す図である。
【図８】本発明の薄膜型電子源の製法を示す図である。
【図９】本発明の薄膜型電子源の製法を示す図である。
【図１０】本発明の薄膜型電子源の製法を示す図である。
【図１１】本発明の薄膜型電子源の製法を示す図である。
【図１２】本発明の薄膜型電子源の製法を示す図である。
【図１３】本発明の薄膜型電子源の製法を示す図である。
【図１４】本発明の薄膜型電子源の製法を示す図である。
【図１５】本発明の薄膜型電子源の構造を示す図である。
【図１６】本発明の薄膜型電子源の製法を示す図である。
【図１７】本発明の薄膜型電子源の製法を示す図である。
【図１８】本発明の薄膜型電子源の製法を示す図である。
【図１９】本発明の薄膜型電子源の製法を示す図である。
【図２０】本発明の薄膜型電子源の製法を示す図である。
【図２１】本発明の薄膜型電子源の製法を示す図である。
【図２２】本発明の薄膜型電子源の構造を示す図である。
【図２３】本発明の薄膜型電子源の製法を示す図である。
【図２４】本発明の薄膜型電子源の製法を示す図である。
【図２５】本発明の薄膜型電子源の製法を示す図である。
【図２６】本発明の薄膜型電子源を用いた表示装置の電子源基板を示す図である。
【図２７】本発明の薄膜型電子源を用いた表示装置の蛍光面基板を示す図である。
【図２８】本発明の薄膜型電子源を用いた表示装置の断面を示す図である。
【図２９】本発明を用いた表示装置での駆動回路への結線を示した図である。
【図３０】本発明の表示装置での駆動電圧波形を示した図である。
【符号の説明】
10・・・基板、11・・・下部電極、12・・・電子加速層、13・・・上部電極、14・・・保護絶縁層、15・・・上部バス電極、16・・・上部バス電極下層、17・・・上部バス電極上層、18・・・層間絶縁膜、19・・・第２保護絶縁層、20・・・真空、25・・・レジスト膜、26・・・第１の金属層（上部バス電極）、27・・・第２の金属層、28・・・絶縁層、29・・・第２の金属層（表面電極）、30・・・第１の絶縁層、31・・・第２の絶縁層、40・・・スペーサ、50・・・下部電極駆動回路、60・・・上部電極駆動回路、70・・・加速電圧、110・・・面板、111・・・赤色蛍光体、112・・・緑色蛍光体、113・・・青色蛍光体、114・・・メタルバック、115・・・フリットガラス、116・・・枠。
Claims (8)
- 下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有し、
上記上部バス電極と庇構造は、該上部バス電極側から、第１の金属層（上部バス電極）、絶縁層、第２の金属層の順に積層されたもので形成されていることを特徴とする画像表示装置。 - 下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有し、
上記上部バス電極と庇構造は、該上部バス電極側から、第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層されたもので形成されていることを特徴とする画像表示装置。 - 上記上部バス電極と庇構造は、同一のエッチャントに対し、該上部バス電極が最もエッチング速度が遅く、該庇構造の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料の組み合わせを用いたことを特徴とする請求項１または２記載の画像表示装置。
- 上記上部バス電極と庇構造は、それぞれ個別に選択エッチングできる材料の組み合わせで形成されていることを特徴とする請求項１または２記載の画像表示装置。
- 下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有しており、該庇構造は２種類以上の異なる材料の積層膜から構成され、
上記上部バス電極と庇構造は、該上部バス電極側から、第１の金属層（上部バス電極）、絶縁層、第２の金属層の順に積層されたもので形成されていることを特徴とする画像表示装置。 - 下部電極と上部電極と、これらに挟持された電子加速層を有し、上記下部電極と上部電極間に電圧を印加して該上部電極側より電子を放出する薄膜型電子源をアレイ状に形成した基板と、蛍光面とを有する画像表示装置の、上記アレイ状の薄膜型電子源は、上記上部電極への給電線となり電子放出部側に向かって膜厚が減少するようテーパー加工された上部バス電極と、上記上部電極を各電子源毎に分離するための庇構造とを有しており、該庇構造は２種類以上の異なる材料の積層膜から構成され、
上記上部バス電極と庇構造は、該上部バス電極側から、第１の金属層（上部バス電極）、第１の絶縁層、第２の絶縁層の順に積層されたもので形成されていることを特徴とする画像表示装置。 - 上記上部バス電極と庇構造は、同一のエッチャントに対し、該上部バス電極が最もエッチング速度が遅く、該庇構造の積層膜の上部バス電極側の膜が最もエッチング速度が早い材料の組み合わせを用いたことを特徴とする請求項５または６記載の画像表示装置。
- 上記上部バス電極と庇構造は、それぞれ個別に選択エッチングできる材料の組み合わせで形成されていることを特徴とする請求項５または６記載の画像表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173627A JP3864857B2 (ja) | 2001-09-26 | 2002-06-14 | 画像表示装置 |
| TW091118305A TW558733B (en) | 2001-09-26 | 2002-08-14 | Display device |
| US10/222,635 US6765347B2 (en) | 2001-09-26 | 2002-08-19 | Display device |
| CNB021301093A CN1301531C (zh) | 2001-09-26 | 2002-08-21 | 图像显示装置 |
| KR1020020051063A KR20030026840A (ko) | 2001-09-26 | 2002-08-28 | 화상 표시 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292782 | 2001-09-26 | ||
| JP2001-292782 | 2001-09-26 | ||
| JP2002173627A JP3864857B2 (ja) | 2001-09-26 | 2002-06-14 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003173750A JP2003173750A (ja) | 2003-06-20 |
| JP3864857B2 true JP3864857B2 (ja) | 2007-01-10 |
Family
ID=26622870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173627A Expired - Fee Related JP3864857B2 (ja) | 2001-09-26 | 2002-06-14 | 画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6765347B2 (ja) |
| JP (1) | JP3864857B2 (ja) |
| KR (1) | KR20030026840A (ja) |
| CN (1) | CN1301531C (ja) |
| TW (1) | TW558733B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4585234B2 (ja) * | 2003-11-19 | 2010-11-24 | パナソニック株式会社 | プラズマディスプレイパネルの再生方法 |
| KR20050062742A (ko) * | 2003-12-22 | 2005-06-27 | 삼성에스디아이 주식회사 | 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법 |
| KR20050104643A (ko) * | 2004-04-29 | 2005-11-03 | 삼성에스디아이 주식회사 | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 |
| KR20050112818A (ko) * | 2004-05-28 | 2005-12-01 | 삼성에스디아이 주식회사 | 전자 방출 소자와 이의 제조 방법 |
| JP2006107746A (ja) * | 2004-09-30 | 2006-04-20 | Hitachi Ltd | 画像表示装置 |
| JPWO2006064634A1 (ja) * | 2004-12-17 | 2008-06-12 | パイオニア株式会社 | 電子放出素子及びその製造方法 |
| JP2006253032A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 画像表示装置 |
| KR100696506B1 (ko) * | 2005-04-01 | 2007-03-19 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| US7408173B2 (en) * | 2005-06-15 | 2008-08-05 | Wesam Khalil | Cold electron emitter |
| JP2007035614A (ja) * | 2005-06-17 | 2007-02-08 | Hitachi Ltd | 画像表示装置 |
| KR20080019102A (ko) * | 2006-08-23 | 2008-03-03 | 삼성에스디아이 주식회사 | 전극의 구동 전압 왜곡을 방지할 수 있는 전자 방출디스플레이 |
| JP5156295B2 (ja) * | 2007-08-06 | 2013-03-06 | 株式会社日立製作所 | 画像表示装置及び電子放出素子 |
| GB2458454B (en) * | 2008-03-14 | 2011-03-16 | Cambridge Display Tech Ltd | Electronic devices and methods of making the same using solution processing techniques |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3390495B2 (ja) * | 1993-08-30 | 2003-03-24 | 株式会社日立製作所 | Ｍｉｍ構造素子およびその製造方法 |
| US5747928A (en) * | 1994-10-07 | 1998-05-05 | Iowa State University Research Foundation, Inc. | Flexible panel display having thin film transistors driving polymer light-emitting diodes |
| KR0175410B1 (ko) * | 1995-11-21 | 1999-02-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| US6400070B1 (en) * | 1997-08-08 | 2002-06-04 | Pioneer Electronic Corporation | Electron emission device and display device using the same |
| JP3630036B2 (ja) * | 1999-09-30 | 2005-03-16 | 株式会社日立製作所 | 薄膜型電子源、およびそれを用いた表示装置 |
| JP2001256907A (ja) * | 2000-03-14 | 2001-09-21 | Hitachi Ltd | 画像表示装置 |
| JP3598267B2 (ja) * | 2000-11-24 | 2004-12-08 | 株式会社日立製作所 | 画像表示装置 |
-
2002
- 2002-06-14 JP JP2002173627A patent/JP3864857B2/ja not_active Expired - Fee Related
- 2002-08-14 TW TW091118305A patent/TW558733B/zh not_active IP Right Cessation
- 2002-08-19 US US10/222,635 patent/US6765347B2/en not_active Expired - Fee Related
- 2002-08-21 CN CNB021301093A patent/CN1301531C/zh not_active Expired - Fee Related
- 2002-08-28 KR KR1020020051063A patent/KR20030026840A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW558733B (en) | 2003-10-21 |
| CN1409358A (zh) | 2003-04-09 |
| CN1301531C (zh) | 2007-02-21 |
| US6765347B2 (en) | 2004-07-20 |
| KR20030026840A (ko) | 2003-04-03 |
| JP2003173750A (ja) | 2003-06-20 |
| US20030057825A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864857B2 (ja) | 画像表示装置 | |
| JP3630036B2 (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
| JP2006236884A (ja) | 表示パネル | |
| JPH11204024A (ja) | 薄膜型電子源、これを用いた表示パネルおよび表示装置 | |
| JP3855659B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| JPH11120898A (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| US20060066215A1 (en) | Image display device and method for manufacturing the same | |
| JP2008078161A (ja) | 冷陰極型フラットパネルディスプレイ | |
| JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
| JP4209556B2 (ja) | 表示装置 | |
| JP4126987B2 (ja) | 画像表示装置 | |
| JP2001256907A (ja) | 画像表示装置 | |
| JP3598267B2 (ja) | 画像表示装置 | |
| KR100670880B1 (ko) | 냉음극형 플랫 패널 디스플레이 | |
| JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
| JP2004207090A (ja) | 画像表示装置 | |
| JP2006236590A (ja) | 画像表示装置 | |
| JP3660831B2 (ja) | 薄膜型電子源および表示装置 | |
| EP1553616A1 (en) | Cold cathode type flat panel display | |
| JP2001084891A (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
| JP2007048613A (ja) | 画像表示装置とその製造方法 | |
| JP2002352696A (ja) | 画像表示装置 | |
| JP2004111053A (ja) | 電界放出型画像表示装置 | |
| JP2009076206A (ja) | 画像表示装置及びその製造方法 | |
| JP2004234860A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |