JP2006236884A - 表示パネル - Google Patents

Abstract

【課題】 電界放出表示装置の表示パネルにおいて、配線（走査線）の低抵抗化を図り、電圧降下を抑制する。
【解決手段】
走査線２７の膜厚を、Ａｇペーストのスクリーン印刷により、厚く形成する。さらに、電子源の電極１３と、その電極１３に給電する走査線２７との間には、接続信頼性を向上させるために、接続補助電極２８を設ける。
【選択図】 図１

Description

本発明は、表示装置の表示パネルに関し、特に、電界放出表示装置の表示パネルに関する。

特許文献１には、電界放出画像表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に用いられる表示パネル（ＦＥＤパネル）が記載されている。このＦＥＤパネルは、図２７に示すように、信号線１１と走査線２７とが交差する部分において、基板１０上に、信号線１１、絶縁層１４，１５、走査線２７、上部電極１３とが、この順に積層した構造となっている。電子源は、上部電極１３、絶縁層（電子加速層）１２、下部電極（信号線）１１とからなる、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源である。

特開２００４−１１１０５３号公報

ところで、ＦＥＤの大型化を達成するためには、走査線に生じる電圧降下を抑制して走査線に沿った輝度むらを低減する必要がある。すなわち、電圧効果を抑制するために、走査線の低抵抗化が望まれる。

本発明の目的は、基板上に複数の配線が形成された表示パネルにおいて、配線の低抵抗化を図る技術を提供することにある。

本発明のＦＥＤパネルは、上部電極への給電配線である走査線の膜厚を厚くして、抵抗値を下げ、電圧降下を抑制する。

ただし、走査線の膜厚を厚くすると、図２の符号Ｐに示すように、走査線２７と上部電極１３との導通に不良が生じる場合がある。特に、走査線２７をスクリーン印刷法により形成した場合、表面が粗くなるので、薄膜である上部電極１３との接続に不良が生じ易くなる。

そこで、本発明の表示パネルは、電子源の電極と、前記電極に給電するための給電配線との間に、当該電極と給電配線との導通のための接続補助電極を備えている。

具体的には、本発明は、電界放出表示装置の表示パネルであって、
電子源の電極と、前記電極へ給電するための給電配線とを有し、
前記電極と、前記給電配線との間には、当該電極と給電配線との導通のための接続補助電極が設けられている。

以下に、本発明が適用されたＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）パネル及びその製造方法について説明する。

＜第１実施形態＞
まず、本実施形態のＦＥＤパネルについて図１、図１６、図１７を用いて説明する。

図１７は、本実施形態のＦＥＤパネルの平面図であり、駆動回路５０，６０を接続したところを示す図である。なお、図１７は、表示側から見た平面図であるが、理解容易のため、一部省略して記載している。

図１６（ａ）は、図１７のＦＥＤパネルにおけるＡ−Ａ’方向断面図である。図１６（ｂ）は、図１７のＦＥＤパネルにおけるＢ−Ｂ’方向断面図である。ただし、図１７は、６×６ドットのＦＥＤパネルであるが、図１６では、説明の都合上、３×３ドットのＦＥＤパネルの断面図としている。

図１は、ＦＥＤパネルの電子源を中心とした拡大断面図である。図１は、図１７のＦＥＤパネルのＢ−Ｂ’方向における断面の一部に相当する。

図１、図１６及び図１７に示すように、本実施形態のＦＥＤパネルは、カソード基板２００とアノード基板１００とが、枠スペーサ１１６及び内部スペーサ４０を介して、対向して配置され構成されている。

カソード基板２００には、図１７に示すように、ガラス等の絶縁性の基板１０上に、複数の信号線１１及び複数の走査線２７が交差して配置されている。

信号線１１と走査線２７とが交差する部分では、図１に示すように、基板１０上に、信号線（下部電極）１１、第１保護絶縁層１４、第２保護絶縁層（層間絶縁膜）１５、走査線（上部バス電極）２７、接続補助層（接続補助電極）２８、上部電極１３とが、この順に積層した構造となっている。

信号線１１は、ＡｌやＡｌ合金等で構成されている。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金で構成されている。

第１保護絶縁層１４は、電子放出部を制限し、下部電極エッジヘの電界集中を防止する役目を果たす。ここでは、第１保護絶縁層１４は、Ａｌ酸化物で構成されている。

第２保護絶縁層１５は、第１保護絶縁層１４にピンホールがあった場合、その欠陥を埋め、信号線１１と走査線２７との絶縁を保つ役割を果たす。第２保護絶縁層１５としては、ＳｉＮ、ＳｉＯＮ等が用いられる。

走査線２７は、電子源（エミッタ）の電極である上部電極１３に給電するための配線である。走査線２７は、大型のＦＥＤパネルの場合、低抵抗化のため、数μｍの膜厚をもたせたＡｇ、Ｃｕ、Ｎｉなどの層で構成されている。このような厚い膜を有する走査線２７は、Ａｇペースト等の金属ペーストを用いたスクリーン印刷法などで形成させることができる。

上部電極１３は、例えば、スパッタ法により、Ｉｒ、Ｐｔ、Ａｕをこの順に積層した、膜厚１〜１０ｎｍの積層膜である。

接続補助層２８は、走査線２７と上部電極１３との両方に接触し、走査線２７と上部電極１３とを、確実に導通させる役目を果たす。接続補助層２８は、ＡｌまたはＡｌ合金などをスパッタ法等により形成させたものである。

上述のように、走査線２７は、その膜を厚くするため、スクリーン印刷法などで形成される。印刷により形成された走査線２７の表面は、通常、凹凸があり、粗くなる。一方、上部電極１３は、上述のように、極薄い膜である。したがって、走査線２７に、直接、薄い上部電極１３を積層させようとすると、図２の符号Ｐに示すように、上部電極１３が一様に積層されずムラが生じる場合がある。かかる場合、走査線２７と上部電極１３との接続が達成できなくなる。そこで、本実施形態では、接続の信頼性の向上を図るため、走査線２７と上部電極１３との間に、両者の導通を確保する接続補助層２８を設けることとした。

このような接続補助層２８は、ＡｌまたはＡｌ合金等により、スパッタ法により形成することができる。また、膜厚は、通常、２００〜１０００ｎｍの範囲である。

電子源（冷陰極電子源）は、信号線１１と走査線２７とが交差する位置ごとに設けられている。各電子源は、画像素子となる。冷陰極電子源は、スピント型電子源、表面伝導型電子源（Surface-conduction Electron-emitter）、カーボンナノチューブ型電子源等の電界放出型電子源と、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源、金属―絶縁体―半導体電極を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電子源等のホットエレクトロン型電子源とに大別されるが、いずれの電子源を設けてもよい。ＭＩＭ型電子源については、特開平１０−１５３９７９号公報、特開２００４−１１１０５３等に開示されている。

本実施形態のＦＥＤパネルでは、下部電極（信号線）１１と、絶縁膜（電子加速層）１２と、上部電極１３とからなるＭＩＭ型電子源を配置している。

ＭＩＭ型電子源の動作を簡単に説明する。上部電極１３と下部電極１１との間に駆動電圧Ｖｄを印加して、電子加速層１２内の電界を１〜１０ＭＶ／ｃｍ程度にすると、下部電極１１中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、電子加速層１２へ注入されホットエレクトロンとなる。これらのホットエレクトロンは電子加速層１２中、上部電極１３中で散乱されエネルギーを損失するが、上部電極１３の仕事関数φ以上のエネルギーを有する一部のホットエレクトロンは、真空１５０中に放出される。

アノード基板１００は、透明性のあるガラス板等で構成されている。アノード基板１００の一方の面にはブラックマトリックス１２０、蛍光体１１１及びアノード電極１１４が形成されており、形成面がカソード基板２００の配線形成面と向かい合うように配置されている。

枠スペーサ１１６とカソード基板２００及びアノード基板１００との間は、ガラスフリット等の接着剤１１５により、基板内部１５０の圧力が１０^−５Ｐａ程度に維持できるように封止されている。

ＦＥＤパネルの動作時は、図１７に示すように、信号線１１の末端は、外部回路である信号線駆動回路５０と接続される。走査線の末端は、外部回路である走査線駆動回路６０と接続される。アノード電極（メタルバック）１１４には、３〜６ｋＶ程度の加速電圧７０を常時印加する。ＦＥＤパネルは、例えば、線順次駆動方式により、表示装置として動作する。

（製造工程の説明）
次に、上記ＦＥＤパネルの製造工程を説明する。

図３〜図５は、カソード基板の製造工程を示す図である。図３の（ａ）〜（ｋ）及び図４の（ｌ）は、Ａ−Ａ’方向の断面の一部であり、図４の（ｌ’）〜（ｓ）及び図５の（ｔ）〜（ｚ）は、Ｂ−Ｂ’方向の断面の一部である。

また、図６〜図１４は、各工程における基板の平面図（ａ）、Ａ−Ａ’方向断面図（ｂ）、及びＢ−Ｂ’方向断面図（ｃ）である。

まず、ガラス等の絶縁性の基板１０を洗浄する（図３（ａ））。

次に、基板１０上に、下部電極用の金属膜１１を成膜する（図３（ｂ）、図６）。下部電極材料としてはＡｌやＡｌ合金等を用いることができる。ＡｌやＡｌ合金を用いると、後の陽極酸化により良質の絶縁膜を形成できる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００ｎｍ程度である。

成膜後は、ホトリソグラフィ工程、エッチング工程によりストライプ形状の下部電極１１を形成する（図３（ｃ）〜（ｆ）、図７）。なお、本実施形態では、下部電極１１は信号線側電極となる。エッチング工程では、例えば燐酸、酢酸、硝酸の混合水溶液でのウエットエッチングを用いる。

次に、第１保護絶縁層１４を形成する（図３（ｇ）〜（ｉ）、図８）。なお、第１保護絶縁層１４は、電子放出部を制限し、下部電極エッジヘの電界集中を防止する役目を果たす。

ここでは、まず、下部電極１１上の電子放出部となる部分をレジスト膜２５でマスクし、その他の部分を選択的に厚く陽極酸化し、第１保護絶縁層１４とする。例えば、化成電圧を１００Ｖとすれば、厚さ約１３６ｎｍの第１保護絶縁層１４が形成される。

次に、電子加速層１２を形成する（図３（ｊ）〜（ｋ）、図９）。すなわち、レジスト腹２５を除去し、残りの下部電極１１の表面を陽極酸化し、電子加速層１２とする。例えば、化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０ｎｍの電子加速層１２が形成される。

次に、第２保護絶縁層１５を、スパッタリング法等で成膜し形成する（図４（ｌ）、（ｌ’）、図１０）。第２保護絶縁層１５は、陽極酸化で形成する第１保護絶縁層１４にピンホールがあった場合、その欠陥を埋め、下部電極１１と上部バス電極（走査線）２７間の絶縁を保つ役割を果たす。第２保護絶縁層１５としては、ＳｉＮ等が用いられる。膜厚は、４０ｎｍとしている。

次に、上部電極１３の給電配線となる上部バス電極２７を形成する（図４（ｍ）〜（ｎ）、図１１）。

上部バス電極２７は、走査線の役目を果たすので、低抵抗化のため、膜厚を厚くする。このような厚い膜の形成方法には、特に制限はないが、例えば、Ａｇペースト等を用いたスクリーン印刷法により形成させることができる。

Ａｇペーストは、電子源の耐熱温度以下で焼成可能なものを用いるのが好ましい。例えば、ＭＩＭ電子源が設けられている場合は、ＭＩＭ電子源の耐熱性が４３０℃程度であるので、４３０℃以下で焼成可能なＡｇペーストを用いるのが好ましい。

Ａｇ配線の膜厚は、通常５〜３０μｍの範囲となるように形成させる。また、線幅は、通常１００〜３００μｍの範囲となるように形成させる。

また、複数回スクリーン印刷を行うことで、膜厚を厚くしてもよい。

次に、接続信頼性向上のための層である接続補助層２８を形成する（図４（ｏ）〜（ｓ）、図１２）。接続補助層２８は、スパッタ成膜法により成膜したのち、上部バス電極２７上に配線が残るようにホトエッチング工程により加工して形成する。

接続補助層２８の材料としてはＡｌ−Ｎｄ合金を用いることができる。他に、Ａｌ、Ｃｕ、ＣｒやＣｒ合金等を用いることができる。接続補助層２８の膜厚は、２００〜１０００ｎｍである。

なお、エッチャントとしては、Ａｌ−Ｎｄ合金等に対しては、燐酸、酢酸、硝酸の混合水溶液等を用いることができる。

次に、第２保護絶縁層１５のＳｉＮ等をドライエッチングし、電子放出部（電子加速層１２の上部）を開口する（図５（ｔ）〜（ｘ）、図１３）。

なお、必要に応じて、電子加速層１２を再度陽極酸化し、ダメージを修復する（図５（ｗ））。

次に、上部電極１３の成膜および加工を行う（図５（ｙ）〜（ｚ）、図１４）。

成膜法は、例えばスパッタ成膜法を用いる。上部電極１３としては、例えばＩｒ、Ｐｔ、Ａｕをこの順に積層した積層膜を用いることができる。また、その膜厚は１〜１０ｎｍである。ここでは３ｎｍとした。その後、上部電極１３を、走査線の列ごとに、レーザにより分離する。成膜された薄い上部電極１３は、接続補助層２８を介して、上部バス電極から給電される構造となる。

こうして、基板１０上に電子源（表示素子）が形成された基板（カソード基板）２００が製造される。

次に、上記で作成されたカソード基板２００を用いて、ＦＥＤパネル（表示パネル）を作成する工程について説明する。

まず、アノード基板（表示側基板）１００を作成する。図１５（ａ）はアノード基板１００の平面図、図１５（ｂ）はＣ−Ｃ’方向断面図、図１５（ｃ）はＤ−Ｄ’方向断面図である。

面板１１０には、透光性のガラスなどを用いる。まず、面板１１０に、表示装置のコントラストを上げるためのブラックマトリクス１２０を形成する。具体的には、まず、ＰＶＡ(ポリビニルアルコール)と重クロム酸ナトリウムとを混合した溶液を面板１１０に塗布し、ブラックマトリクス１２０を形成したい部分以外に紫外線を照射して感光させる。その後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフトオフする。

次に、赤色蛍光体１１１を形成する。具体的には、蛍光体粒子にＰＶＡ(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した水溶液を、面板１１０上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させる。その後、未感光部分を流水で除去する。このようにして赤色蛍光体１１１をパターン化する。パターンは、図１５に示したようなストライプ状にパターン化する。同様にして、緑色蛍光体１１２と青色蛍光体１１３を形成する。蛍光体としては、例えば赤色にＹ_２Ｏ_２Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色にＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ）、青色にＺｎＳ：Ａｇ，Ｃｌ（Ｐ２２−Ｂ）を用いればよい。なお、本実施例では、面板１１０と基板１０間の距離は１〜３ｍｍ程度と長いので、メタルバック１１４に印加する加速電圧を３〜６ｋＶと高電圧にできる。したがって、蛍光体には陰極線管(ＣＲＴ)用の蛍光体を使用できる。

また、蛍光体のパターン形成には、スクリーン印刷法を用いて直接ドットパターンに形成することも出来る。この場合には、蛍光体粒子にエチルセルロースなどのバインダとＢＣＡ（ブチルカルビトールアセテート）などの溶剤を混合して形成したペーストを使用する。Ｒ（赤）、Ｇ（緑）およびＢ（青）のペーストをスクリーン印刷、乾燥を３回繰り返すことにより、同様の形状に蛍光体パターンを形成する。

次いで、ニトロセルロースなどの膜でフィルミングした後、面板１１０全体にＡｌを、膜厚７５ｎｍ程度に蒸着して、メタルバック１１４とする。このメタルバック１１４が加速電極として働く。その後、面板１１０を大気中４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。

以上のようにして、アノード基板１００が完成する。

次に、このようにして製作したアノード基板１００とカソード基板２００とを貼り合わせる。図１６（ａ）は、貼り合わせたところを示す、ＦＥＤパネルのＡ−Ａ’方向断面図であり、図１６（ｂ）は、Ｂ−Ｂ’方向断面図である。図示するように、アノード基板１００とカソード基板２００とを、周囲の枠スペーサ１１６を介してフリットガラス１１５を用いて封着する。

面板１１０と基板１０との間の距離は、１〜３ｍｍ程度になるように、内部スペーサ４０を配置し、高さを調整する。本図では、説明のため、Ｒ(赤)、Ｇ(緑)、Ｂ(青)に発光するドット毎に全て内部スペーサ４０を立てているが、実際は機械強度に耐える範囲で、内部スペーサ４０の枚数(密度)を減らしてもよい。例えば、大体１ｃｍおきに立てればよい。

封着したパネルは、１０^−５Ｐａ程度の真空に排気して、封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Ｂａを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Ｚｒを主成分とする非蒸発型ゲッターを用いてもよい。

このように製造されたＦＥＤパネルは、図１７に示すように、駆動回路５０、６０と接続され、表示装置として動作する。

以上、本実施形態のＦＥＤパネルおよびその製造工程について説明した。

本実施形態によれば、膜厚が十分に厚い、低抵抗化された走査線を有するＦＥＤパネルが提供される。したがって、電圧降下を抑制でき、輝度ムラが低減したＦＥＤパネルとなる。

また、走査線を厚い膜にするために、印刷法等により、表面の粗い走査線を形成した場合でも、走査線と上部電極との間に、両者の導通のための接続補助層が設けられているので、走査線から上部電極に確実に給電できる構造となる。

＜第２実施形態＞
第２実施形態のＦＥＤパネルは、上述の第１実施形態のＦＥＤパネルと似た構成を有する。したがって、共通する構成については、説明を省略することがある。

第２実施液体のＦＥＤパネルは、第１実施形態のＦＥＤパネルと比較して、カソード基板２００の構成が異なる。

図１８は、第２実施形態のＦＥＤパネルの拡大断面図（上述のＢ−Ｂ’方向に相当する断面図）である。

図示するように、信号線１１と走査線２７とが交差する部分では、基板１０上に、信号線（下部電極）１１、第１保護絶縁層１４、第２保護絶縁層１５、接続補助層２８、走査線（上部バス電極）２７、上部電極１３とが、この順に積層した構造となっている。

接続補助層２８は、上部電極１３と走査線２７との両方に接触している。接続補助層２８は、上述の第１実施形態の接続補助層２８と同様に、上部電極１３と走査線２７とを、確実に導通させるために設けられている。

このようなカソード基板２００の製造工程について、図１９及び図２０を用いて説明する。なお、途中までの工程は、図３の（ａ）〜（ｋ）に示した工程と同じである。

図３の工程（ｋ）の後、第２保護絶縁層１５と接続補助層２８とを、この順に、スパッタリング法等で成膜する（図１９（ｌ）、（ｌ’））。

第２保護絶縁層１５は、陽極酸化で形成する第１保護絶縁層１４にピンホールがあった場合、その欠陥を埋め、下部電極１１と上部バス電極（走査線）２７間の絶縁を保つ役割を果たす。第２保護絶縁層１５としては、ＳｉＮ等が用いられる。膜厚は、２００ｎｍとしている。

接続補助層２８の材料としてはＡｌ−Ｎｄ合金を用いることができる。他に、Ａｌ、Ｃｕ、ＣｒやＣｒ合金等を用いることができる。接続補助層２８の膜厚は、２００〜１０００ｎｍである。

次に、補助接続層２８を、後の工程で形成する走査線２７の形状と同様に、信号線１１に直交するストライプ上に、ホトエッチング工程により加工して形成する（図１９（ｍ）〜（ｐ））。なお、エッチャントとしては、Ａｌ−Ｎｄ合金等に対しては、燐酸、酢酸、硝酸の混合水溶液等を用いることができる。

次に、第２保護絶縁層１５のＳｉＮ等をドライエッチングし、電子放出部（電子加速層１２の上部）を開口する（図１９（ｐ）〜（ｓ）、図２０（ｔ））。

なお、必要に応じて、電子加速層１２を再度陽極酸化し、ダメージを修復する。

次に、上部電極１３の給電配線となる上部バス電極２７を形成する（図１９（ｕ）〜（ｖ））。

このとき、上部電極２７によって接続補助層２８を完全に覆わないようにする。これは、接続補助層２８が、後の工程で形成される上部電極１３と接触可能とするためである。

上部バス電極２７は、走査線の役目を果たすので、低抵抗化のため、膜厚を厚くする。このような厚い膜の形成方法には、特に制限はないが、例えば、Ａｇペースト等を用いたスクリーン印刷法により形成させることができる。

Ａｇペーストは、電子源の耐熱温度以下で焼成可能なものを用いるのが好ましい。例えば、ＭＩＭ電子源が設けられている場合は、ＭＩＭ電子源の耐熱性が４３０℃程度であるので、４３０℃以下で焼成可能なＡｇペーストを用いるのが好ましい。

Ａｇ配線の膜厚は、通常５〜３０μｍの範囲となるように形成させる。また、線幅は、通常１００〜３００μｍの範囲となるように形成させる。

また、複数回スクリーン印刷を行うことで、膜厚を厚くしてもよい。

次に、上部電極１３の成膜および加工を行う（図１９（ｗ）〜（ｘ））。

成膜法は、例えばスパッタ成膜法を用いる。上部電極１３としては、例えばＩｒ、Ｐｔ、Ａｕをこの順に積層した積層膜を用いることができる。また、その膜厚は１〜１０ｎｍである。ここでは３ｎｍとした。その後、上部電極１３を、走査線の列ごとに、レーザにより分離する。成膜された薄い上部電極１３は、上部バス電極２７から給電される構造となる。また、たとえ、上部電極１３と上部バス電極２７との接触が十分でなくても、接続補助層２８を介して、上部バス電極から確実に給電される構造となる。

こうして製造されたカソード基板２００は、上述の第１実施形態と同様に、アノード基板１００と組み合わされ、封止される。そして、ＦＥＤパネルが完成する。

以上、第２実施形態のＦＥＤパネルおよびその製造工程について説明した。

本実施形態によれば、膜厚が十分に厚い、低抵抗化された走査線を有するＦＥＤパネルが提供される。したがって、電圧降下を抑制でき、輝度ムラが低減したＦＥＤパネルとなる。

また、走査線を厚い膜にするために、印刷法等により、表面の粗い走査線を形成した場合でも、走査線と上部電極との間に、両者の導通のための接続補助層が設けられているので、走査線から上部電極に確実に給電できる構造となる。

＜第３実施形態＞
第３実施形態のＦＥＤパネルは、上述の第１実施形態のＦＥＤパネルと似た構成を有する。したがって、共通する構成については、説明を省略することがある。

第３実施液体のＦＥＤパネルは、第１実施形態のＦＥＤパネルと比較して、カソード基板２００の構成が異なる。

図２１（ａ）は、第３実施形態のカソード基板２００の平面図である。図２１（ｂ）は、（ａ）のＡ−Ａ’方向断面図であり、（ｃ）は、（ａ）のＢ−Ｂ’方向断面図である。

図示するように、本実施形態のカソード基板２００では、上部電極１３に給電する走査線２７が、信号線１１より下層に存在する。

図２２は、信号線１１と走査線２７とが交差する部分の拡大断面図であり、図２２（ａ）は、図２１のＢ−Ｂ’方向の断面の一部、図２２（ｂ）は、図２１のＡ−Ａ’方向の断面の一部である。

図示するように、カソード基板２００の電子源の位置する部分は、基板１０上に、走査線２７と、絶縁層１６と、信号線１１と、電子加速層１２と、上部電極１３とが、この順に積層した構造となっている。絶縁層１６は、例えば、誘電体ガラスペーストを焼成して形成したものである。

また、図２２（ｂ）に示すように、走査線２７と上部電極１３との間には、接続補助層２８が設けられている。言い換えれば、走査線２７と接続補助層２８と上部電極とがこの順に積増した構造が存在する。

仮に、接続補助層２８を設けず、走査線２７上に、直接、極薄い膜である上部電極１１を積増させたとすると、走査線２７の表面が粗い場合、一様に積層されずムラができる場合がある。かかる場合、走査線２７と上部電極１１との導通に不良が生じる。本実施形態では、接続補助層２８を設けるので、走査線２７と上部電極１１との接続が確実となる。

走査線２７は、上記第１実施形態と同様に、例えば、Ａｇペーストなどの金属ペーストを用いてスクリーン印刷法により形成したものである。金属ペーストの焼成には、高温にする工程が必要であるが、構造上、この工程は、Ａｌ薄膜層などで構成される信号線１１や電子加速層１２を形成する前に行うことができる。したがって、これらの層が、高温によるヒロックスやボイドにより、損傷するのを防止できる。

接続補助層２８は、例えば、ＡｌやＡｌ合金をスパッタ法により、膜厚２００〜１０００ｎｍ
となるように、形成させたものである。

上部電極１１は、例えばＩｒ、Ｐｔ、Ａｕをこの順に積層した、膜厚１〜１０ｎｍの積層膜である。

このようなカソード基板２００の製造工程について、図２３及び図２４を用いて説明する。

図２３の（ａ）〜（ｄ）、及び図２４の（ｓ）、（ｔ）は、Ａ−Ａ’方向の断面の一部である。図２３の（ｄ’）〜（ｌ）及び図２５の（ｍ）〜（ｒ）は、Ｂ−Ｂ’方向の断面の一部である。

まず、ガラス等の絶縁性の基板１０を洗浄する（図２３（ａ））。

次に、スクリーン印刷機で誘電体ガラスペースト１６ｐを走査線に平行してストライプ形状に形成し、乾燥させる（図２３（ｂ））。

次に、スクリーン印刷機でＡｇペースト２７ｐを誘電体ペーストの間に充填し、乾燥した後、焼成し、走査線２７を形成する（図２３（ｃ）〜（ｄ））。なお、このとき、後の工程で上層に設けられる層が適切に形成されるように、表面を研磨して平滑化しておくとよい。

次に、スクリーン印刷機で誘電体ガラスペースト１６ｐを走査線に対して直交方向にストライプ状に形成し、乾燥した後、焼成し、絶縁層１６を形成する（図２３（ｆ））。

次に、下部電極用の金属膜１１を成膜する（図２３（ｇ））。下部電極材料としてはＡｌやＡｌ合金等を用いることができる。ＡｌやＡｌ合金を用いると、後の陽極酸化により良質の絶縁膜を形成できる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００ｎｍ程度である。

成膜後は、ホトリソグラフィ工程、エッチング工程によりストライプ形状の下部電極１１を形成する（図２３（ｈ）〜（ｋ））。なお、本実施形態では、下部電極１１は信号線側電極となる。また、金属膜１１から分離された、走査線２７と接触している部分は、接続補助層２８となる。

次に、第１保護絶縁層１４を形成する（図２３（ｌ）、図２４（ｍ）〜（ｏ））。なお、第１保護絶縁層１４は、電子放出部を制限し、下部電極エッジヘの電界集中を防止する役目を果たす。

ここでは、まず、下部電極１１上の電子放出部となる部分をレジスト膜２５でマスクし、その他の部分を選択的に厚く陽極酸化し、第１保護絶縁層１４とする。例えば、化成電圧を１００Ｖとすれば、厚さ約１３６ｎｍの第１保護絶縁層１４が形成される。

次に、電子加速層１２を形成する（図２４（ｐ））。すなわち、レジスト腹２５を除去し、残りの下部電極１１の表面を陽極酸化し、電子加速層１２とする。例えば、化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０ｎｍの電子加速層１２が形成される。

次に、第２保護絶縁層１５の成膜および加工を行う（図２４（ｑ）。すなわち、第２保護絶縁膜１５を、スパッタリング法等で成膜した後、電子放出部（電子加速層１２の上部）上と、接続補助層２８上の第２保護絶縁層を、ドライエッチングにより除去する。

第２保護絶縁層１５は、陽極酸化で形成する第１保護絶縁層１４にピンホールがあった場合、その欠陥を埋め、下部電極１１と上部バス電極（走査線）２７間の絶縁を保つ役割を果たす。第２保護絶縁層１５としては、ＳｉＮ等が用いられる。膜厚は、４０ｎｍとしている。

なお、必要に応じて、電子加速層１２を再度陽極酸化し、ダメージを修復する。

次に、上部電極１３の成膜および加工を行う（図２４（ｒ）〜（ｔ））。

成膜法は、例えばスパッタ成膜法を用いる。上部電極１３としては、例えばＩｒ、Ｐｔ、Ａｕをこの順に積層した積層膜を用いることができる。また、その膜厚は１〜１０ｎｍである。ここでは３ｎｍとした。その後、上部電極１３を、走査線の列ごとに、レーザにより分離する。成膜された薄い上部電極１３は、接続補助層２８を介して、走査線２７から給電される構造となる。

こうして製造されたカソード基板２００は、上述の第１実施形態と同様に、アノード基板１００と組み合わされ、封止される。そして、ＦＥＤパネルが完成する。

以上、第３実施形態のＦＥＤパネルおよびその製造方法について説明した。

本実施形態によれば、膜厚が十分に厚い、低抵抗化された走査線を有するＦＥＤパネルが提供される。したがって、電圧降下を抑制でき、輝度ムラが低減したＦＥＤパネルとなる。

また、走査線を厚い膜にするために、印刷法等により、表面の粗い走査線を形成した場合でも、走査線と上部電極との間に、両者の導通のための接続補助層が設けられているので、走査線から上部電極に確実に給電できる構造となる。

また、走査線は、信号線や電子加速層の下層に位置する。すなわち、金属ペーストを高温で焼成して走査線を形成する工程を、信号線や電子加速層を形成する工程の前に行うことができる。これにより、信号線の層のヒロックスやボイドを抑制し、また、電子加速層の損傷を防止できる。

＜第４実施形態＞
第４実施形態のＦＥＤパネルは、上述の第３実施形態のＦＥＤパネルと似た構成を有する。したがって、共通する構成については、説明を省略することがある。

第４実施液体のＦＥＤパネルは、第３実施形態のＦＥＤパネルと比較して、カソード基板２００の構成が異なる。

第３実施形態では、図２３（ｂ）〜（ｄ）に示したように、基板１０上に、誘電体ペースト１６ｐを、ストライプ形状に形成したのち、走査線２７のためのペースト２７ｐを誘電体ペースト１６ｐの間に充填して焼成し、走査線２７を形成させた。これに対して、本実施形態では、図２５（ａ）〜（ｄ）に示すように、基板１０をブラスト加工し、溝を形成し、この溝に走査線２７用のペースト２７ｐを充填して焼成し、走査線２７を形成する。

以下に、このようなカソード基板２００の製造工程について、図２５及び図２６を用いて説明する。

図２５の（ａ）〜（ｄ）、及び図２４の（ｓ）〜（ｔ）は、Ａ−Ａ’方向の断面の一部である。図２５の（ｄ’）〜（ｌ）及び図２５の（ｍ）〜（ｒ）は、Ｂ−Ｂ’方向の断面の一部である。

まず、ガラス等の絶縁性の基板１０を洗浄する（図２５（ａ））。

次に、スクリーン印刷機で耐ブラスト性レジスト２５を塗布し乾燥させた後、エッチングにより、ストライプ形状に加工する（図２５（ｃ１）。耐ブラスト性レジストの厚さは、約１０μｍである。

次に、サンドブラスト装置で、基板１０を削り、掘り込んだ後、レジストを除去する（２５図（ｃ２）〜（ｃ３））。掘り込み部の深さは、約２５μｍである。

次に、スクリーン印刷機でＡｇペースト２７ｐをストライプ形状の掘り込み部に充填し、乾燥した後、焼成し、走査線２７を形成する（図２５（ｃ４）〜（ｄ））。なお、このとき、後の工程で上層に設けられる層が適切に形成されるように、表面を研磨して平滑化しておくとよい。

これ以降の工程（図２５（ｅ）〜（ｌ）、図２６（ｍ）〜（ｔ））は、第３実施形態の工程（図２３（ｅ）〜（ｌ）、図２４（ｍ）〜（ｔ））と同じなので説明を省略する。

こうして製造されたカソード基板２００は、上述の第１実施形態と同様に、アノード基板１００と組み合わされ、封止される。そして、ＦＥＤパネルが完成する。

本実施形態によれば、膜厚が十分に厚い、低抵抗化された走査線を有するＦＥＤパネルが提供される。したがって、電圧降下を抑制でき、輝度ムラが低減したＦＥＤパネルとなる。

また、走査線を厚い膜にするために、印刷法等により、表面の粗い走査線を形成した場合でも、走査線と上部電極との間に、両者の導通のための接続補助層が設けられているので、走査線から上部電極に確実に給電できる構造となる。

また、走査線は、信号線や電子加速層の下層に位置する。すなわち、金属ペーストを高温で焼成して走査線を形成する工程を、信号線や電子加速層を形成する工程の前に行うことができる。これにより、信号線の層のヒロックスやボイドを抑制し、また、電子加速層の損傷を防止できる。

また、基板に掘った溝に走査線を設けるので、カソード基板全体を薄くすることができる。

以上、いくつかの実施形態について説明したが、本発明は、上記実施形態に制限されず、発明の要旨の範囲内で、さまざまな変形が可能である。

例えば、ガラス等で構成される基板１０からのＮａイオンや、Ｋイオンの拡散防止のため、基板１０上に、ＳｉＯ_２コーティングなどにより、拡散防止層を設けてもよい。

例えば、第１実施形態または第２実施形態では、基板１０と信号線１１との間に拡散防止層を設ける。第３実施形態または第４実施形態では、基板１０と走査線２７との間に拡散防止層を設ける。

また、上記実施形態では、電子源がＭＩＭ型の場合を例にとり説明したが、上記実施形態は、他の方式の電子源を用いるＦＥＤパネルにも適用できる。

図１は、第１実施形態にかかる電界放出表示装置の表示パネルの断面図。 図２は、接続不良を説明するための図。 図３は、第１実施形態のＦＥＤパネルの製造工程図。 図４は、第１実施形態のＦＥＤパネルの製造工程図（続き）。 図５は、第１実施形態のＦＥＤパネルの製造工程図（続き）。 図６は、基板の平面図、図６（ｂ）はＡ−Ａ’方向断面図、図６（ｃ）はＢ−Ｂ’方向断面図である。 図７（ａ）は基板の平面図、図７（ｂ）はＡ−Ａ’方向断面図、図７（ｃ）はＢ−Ｂ’方向断面図である。 図８（ａ）は基板の平面図、図８（ｂ）はＡ−Ａ’方向断面図、図８（ｃ）はＢ−Ｂ’方向断面図である。 図９（ａ）は基板の平面図、図９（ｂ）はＡ−Ａ’方向断面図、図９（ｃ）はＢ−Ｂ’方向断面図である。 図１０（ａ）は基板の平面図、図１０（ｂ）はＡ−Ａ’方向断面図、図１０（ｃ）はＢ−Ｂ’方向断面図である。 図１１（ａ）は基板の平面図、図１１（ｂ）はＡ−Ａ’方向断面図、図１１（ｃ）はＢ−Ｂ’方向断面図である。 図１２（ａ）は基板の平面図、図１２（ｂ）はＡ−Ａ’方向断面図、図１２（ｃ）はＢ−Ｂ’方向断面図である。 図１３（ａ）は基板の平面図、図１３（ｂ）はＡ−Ａ’方向断面図、図１３（ｃ）はＢ−Ｂ’方向断面図である。 図１４（ａ）は基板の平面図、図１４（ｂ）はＡ−Ａ’方向断面図、図１４（ｃ）はＢ−Ｂ’方向断面図である。 図１５（ａ）は表示側基板の平面図、図１５（ｂ）はＣ−Ｃ’方向断面図、図１５（ｃ）はＤ−Ｄ’方向断面図である。 図１６（ａ）はＦＥＤパネルのＡ−Ａ’方向断面図、図１６（ｂ）はＢ−Ｂ’方向断面図である。 図１７は（６，６）ドッドのＦＥＤパネルの平面図である。 図１８は、第２実施形態のＦＥＤパネルの断面図。 図１９は、第２実施形態のＦＥＤパネルの製造工程図。 図２０は、第２実施形態のＦＥＤパネルの製造工程図（続き）。 図２１（ａ）は、第３実施形態の基板の平面図、図２１（ｂ）はＡ−Ａ’方向断面図、図２１（ｃ）はＢ−Ｂ’方向断面図である。 図２２（ａ）は、第３実施形態のＦＥＤパネルのＢ−Ｂ’方向断面図、図２２（ｂ）はＡ−Ａ’方向断面図。 図２３は、第３実施形態のＦＥＤパネルの製造工程図。 図２４は、第３実施形態のＦＥＤパネルの製造工程図（続き）。 図２５は、第４実施形態のＦＥＤパネルの製造工程図。 図２６は、第５実施形態のＦＥＤパネルの製造工程図（続き）。 図２７は、従来例にかかるＦＥＤパネルの断面図。

符号の説明

１０…基板、１１…下部電極（信号線）、１２…電子加速層、１３…上部電極、１４…第１保護絶縁層、１５…第２保護絶縁層、２７…上部バス電極（走査線）、２８…接続補助層、
１００…ノード基板、１１０…面板、１１１…蛍光体、１１４…メタルバック、４０、１１６…スペーサ、１２０…ブラックマトリックス、
２００…カソード基板

Claims (6)

1. 基板上に複数の電子源を備えた電界放出表示装置の表示パネルであって、
   前記電子源の電極へ給電するための給電配線を有し、
   前記電子源の電極と、前記給電配線との間には、当該電極と給電配線との導通のための接続補助電極が設けられている
   ことを特徴とする電界放出表示装置の表示パネル。
2. 基板上に複数の電子源を備えた電界放出表示装置の表示パネルであって、
   前記基板上に信号線と絶縁層と走査線と接続補助電極とがこの順に積層した構造を有し、
   前記接続補助電極は、前記電子源の電極に接触している
   ことを特徴とする電界放出表示装置の表示パネル。
3. 基板上に複数の電子源を備えた電界放出表示装置の表示パネルであって、
   前記基板上に信号線と絶縁層と接続補助電極と走査線とがこの順に積層した構造を有し、
   前記接続補助電極は、前記電子源の電極に接触している
   ことを特徴とする電界放出表示装置の表示パネル。
4. 基板上に複数の電子源を備えた電界放出表示装置の表示パネルであって、
   前記基板上に走査線と絶縁層と信号線とがこの順に積層した部分と、
   前記基板上に前記走査線と接続補助電極とがこの順に積層した部分とを有する構造を有し、
   前記接続補助電極は、前記電子源の電極に接触している
   ことを特徴とする電界放出表示装置の表示パネル。
5. 請求項４において、
   前記走査線は、前記基板を掘り込んだ部分に形成されている
   ことを特徴とする電界放出表示装置の表示パネル。
6. 請求項１において、
   前記給電配線は、金属ペーストを用いてスクリーン印刷法により形成された層であり、
   前記接続補助電極はスパッタ法により形成された層である
   ことを特徴とする電界放出表示装置の表示パネル。

Images