KR0175410B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR0175410B1 KR0175410B1 KR1019950042523A KR19950042523A KR0175410B1 KR 0175410 B1 KR0175410 B1 KR 0175410B1 KR 1019950042523 A KR1019950042523 A KR 1019950042523A KR 19950042523 A KR19950042523 A KR 19950042523A KR 0175410 B1 KR0175410 B1 KR 0175410B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thin film
- transistor substrate
- film transistor
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 11
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 10
- 238000007743 anodising Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000012780 transparent material Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 239000010407 anodic oxide Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터의 단차부에서 소스/드레인 전극이 단선되는 것을 방지할 수 있고, 데이터 패드부의 최상단부가 공기중에 노출되더라도 공기의 영향을 받지 않고 RC딜레이를 최소화할 수 있으며, 박막 트랜지스터부의 오믹 컨택을 향상시킬 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
외인성 반도체막으로 이루어진 제1 컨택층, 실리 사이드막으로 이루어진 제2 컨택층, 저저항 도전막으로 이루어진 제1 소스 전극 및 제1 드레인 전극, 도전막으로 이루어진 제2 소스 전극 및 제2 드레인 전극이 형성되어 있는 것을 특징으로 한다.
Description
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이고,
제2도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정순서를 나타낸 단면도이고,
제3도는 종래의 또다른 다른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도,
제4도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이고,
제5도의 (a)-(f)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하면 박막 트랜지스터의 단차부에서 소스/드레인 전극이 단선되는 것을 방지할 수 있고, 데이터 패드부의 최상단부가 공기 중에 노출되더라도 공기의 영향을 받지 않고 RC딜레이를 최소화할 수 있으며, 박막 트랜지스터의 오믹 컨택을 향상시킬 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 구 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트라인 및 데이타 라인이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기관, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
이하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판을 설명한다.
제1도는 종래 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이고, 제 1도에 도시한 바와 같이, 종래 액정 표시 장치용 박막 트랜지스터 기판은, 기판(10), 상기 기판(10) 위에 도전 물질로 형성되어 있는 게이트 전극(12),상기 게이트 전극(12)을 전면 덮고 있는 게이트 절연막(14), 상기 게이트 절얀막(14) 위에 형성되어 있는 채널층인 비정질 실리콘막(16), 상기 비정질 실리콘막(16) 위에 형성되어 있는 n+비정질 실리콘막(16-1), 상기 n+비정질 실리콘막(16-1) 위에 형성되어 있는 크롬 실리사이드막인 제1 소스 전극(17) 및 제1 드레인 전극(18), 상기 제1 소스 전극(17)과 제1 드레인 전극(18) 상부에 각각 대응 하도록 형성되어 있는 크롬막인 제2 소스 전극(17-1) 및 제2 드레인 전극(18-1)을 포함하고 있는 것을 특징으로 한다.
이러한 종래의 액정 표시 장치용 박막 트랜지스터 기판은 게이트 전극의 단차 부위에서 단선이 쉽게 일어나는 단점이 있으며 크롬막의 저항이 비교적 커서 RC딜레이가 큰 단점이 있다.
제2도는 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이다.
제2도에 도시한 바와 같이, 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판은, 기판(10), 상기 기판(10) 위에 도전 물질로 형성되어 있는 게이트 전극(12), 상기 게이트 전극(12)을 전면 덮고 있는 게이트 절연막(14), 상기 게이트 절연막(14) 위에 형성되어 있는 채널층인 비정질 실리콘막(16), 상기 비정질 실리콘막(16) 위에 형성되어 있는 n+비정질 실리콘막(16-1), 상기 n+비정질 실리콘막(16-1) 위에 형성되어 있는 크롬 실리사이드막인 제1 소스 전극(27) 및 드레인 전극(28), 상기 제1 소스 전극(27)과 상기 제1 드레인 전극(28) 상부에 각각 대응하도록 형성되어 있는 크롬막인 제2 소스 전극(27-1) 및 제2 드레인 전극(28-1), 상기 제2 소스 전극(27-1) 및 제2 드레인 전극(18)(28-1) 상부에 각각 대응하도록 형성되어 있는 알루미늄막인 제3 소스 전극(27-2) 및 제3 드레인 전극(28-2)을 포함하고 있는 것을 특징으로 한다.
이러한 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판은 데이터 패드부의 상단이 알루미늄막이므로 상기 패드부의 산화되기 쉬운 단점이 있고, 후속 공정인 텝테이프 실장에도 어려움이 많다.
제3도는 종래의 또 다른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이다.
제3도에 도시한 바와 같이, 종래의 또 다른 액정 표시 장치용 박막 트랜지스터 기판은 기판(10), 상기 기판(10) 위에 도전 물질로 형성되어 있는 게이트 전극(12), 상기 게이트 전극(12)을 전면 덮고 있는 게이트 절연막(14), 상기 게이트 절연막(14) 위에 형성되어 있는 채널층인 비정질 실리콘막(16), 상기 비정질 실리콘막 위에 형성되어 있는 n+비정질 실리콘막(16-1), 상기 n+비정질 실리콘막(16-1) 위에 형성되어 있는 알루미늄막인 제1 소스 전극(37-1) 및 제1 드레인 전극(38-1), 상기 알루미늄막인 제1 소스 전극(37-1) 및 드레인 전극(38-1)의 상부에 형성되어 있는 크롬막인 제2 소스 전극(37-1) 및 제2 드레인 전극(38-2)을 포함하고 있는 것을 특징으로 한다.
이러한 종래의 다른 액정 표시 장치용 박막 트랜지스터 기판은 n+비정질 실리콘막과 알루미늄막인 제1 소스 전극(37-1) 및 제1 드레인 전극(38-1)의 사이에는 실리사이드막이 형성되지 않아 오믹 컨택이 나빠지게 되어 박막 트랜지스터의 특성이 저하되는 단점이 있다.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 박막 트랜지스터의 단차부에서 소스/드레인 전극이 단선되는 것을 방지할 수 있고, 데이터 패드부의 최상단부가 공기 중에 노출되더라도 공기의 양향을 받지 않고 RC딜레이를 최소화할 수 있으며, 박막 트랜지스터부로부터의 오믹 컨택을 향상시킬 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판은, 기판(10), 상기 기판 위에 도전 물질로 형성되어 있는 게이트 전극, 상기 게이트 전극을 전면 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 채널층인 반도체막, 상기 반도체막 위에 형성되어 있는 외인성 반도체인 제1 컨택층, 상기 외인성 반도체 위에 형성되어 있는 실리사이드막인 제2 컨택층, 상기 제2 컨택층 상부에 각각 대응하도록 형성되어 있는 저저항 도전 물질막인 제1 소스 전극 및 제1 드레인 전극, 상기 제2 소스 전극 및 제1 드레인 전극 상부에 각각 대응하도록 형성되어 있는 실리사이드 형성이 가능한 도전막인 제2 소스 전극 및 제2 드레인 전극을 포함하고 있다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의제조 방법은, 투명한 물질로 이루어진 기판 위에 도전 물질로 게이트 전극을 형성하는 제1공정, 상기 게이트 전극 위에 게이트 절연막, 반도체막, 외인성 반도체막을 연속하여 차례로 적층하고, 계속해서 상기 외인성 반도체막 위에 실리사이드막를 형성할 수 있는 도전 물질을 적층하여 실리사이드막막을 형성한 후, 상기 실리사이드막 상부에 남아있는 상기 도전 물질을 제거하여 실리사이드막막을 형성하는 제3공정, 상기 반도체막, 상기 외인성 반도체막 그리고, 상기 실리사이드막으로 이루어진 3층막을 식각하는 제4공정, 상기 실리사이드막 위에 저저항 도전막 및 도전막을 차례로 적층하는 제5공정, 상기 도전막, 상기 저저헝 도전막, 상기 실리사이드막, 상기 외인성 반도체막을 시각하여, 외인성 반도체막으로 이루어진 제1 컨택층, 실리사이드막으로 이루어진 제2 컨택층, 저저항 도전막으로 이루어진 제1 소스 전극 및 제1 드레인 전극, 도전막으로 이루어진 제2 소스 전극 및 제2 드레인 전극을 형성하는 제6 공정을 포함하고 있다.
이때, 상기 제1공정과 상기 제2공정 사이에 상기 게이트 잔극을 양극 산화시켜 양극 산화막을 형성하는 공정을 더 포함할 수 있다.
그러면, 첨부한 도면을 참조로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다.
제4도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이고, 제5도의 (a)-(f)는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
먼저, 제5도의 (a)에 도시한 바와 같이, 투명한 절연 물질로 이루어진 기판(10) 위에 도전 물질인 알루미늄막으로 게이트 전극(12)을 형성한다.
다음, 제5도의 (b)에 도시한 바와 같이, 상기 게이트(12) 위에 SiNx로 게이트 절연막(14), a-Si으로 반도체막(16), n+a-Si으로 외인성 반도체(44)을 차례로 적층한다. 계속해서, 상기 외인성 반도체막(44) 위에 실리사이드를 형성할 수 있는 도전 물질인 크롬막(45)을 500Å 정도의 두께로 적충하여 크롬 실리사이드막(45-1)이 형성한다.
다음, 제5도의 (c)에 도시된 바와 같이, 상기 크롬 실리사이드막(46) 상부에 남아있는 상기 크롬막(45)을 제거한다.
이때, 크롬 실리사이드막(45-1)은 상기 외인성 반도체막(44)과의 오믹 컨택을 향상시킨다.
다음, 제5도의 (d)에 도시한 바와 같이, 상기 반도체막(16) 외인성 반도체(44), 크롬 실리사이드막(45-1)을 동시에 건식 식각한가.
다음, 제5도의 (e)에 도시한 바와 같이, 상기 크롬 실리사이드막(45-1) 상부에 저저항 도전 믈질인 알루미늄으로 알루미늄막(47)을 형성한다.
따라서 상기 알루미늄막(47)에 의해 상기 게이트 전극(12)에 대응하는 단차부가 단차되는 것이 방지된다.
계속해서 상기 알루미늄막(47) 상부에 도전 물질인 크롬으로 크롬막(48)을 형성한다.
다음, 제5도의 (f)에 도시한 바와 같이, 상기 크롬막(48), 알루미늄막(47), 크롬 실리사이드막(46), 외인성 반도체막(44)을 같은 마스크로 패터닝하여 상기 반도체막(16) 위에 서로 분리되게 하여, 외인성 반도체막으로 이루어진 제1 컨택층(44-1), 크롬 실리사이드막으로 이루어진 제2 컨택층(46-1)저저항 도전먹으로 이루어진 제1 소스 전극 및 제1 드레인 전극, 도전막으로 이루어진 제2 소스 전극 및 제2 드레인 전극(48-1)을 형성한다.
이때 상기 제1 소스 전극 및 제1 드레인 전극(47-1) 위에 상기 제2 소스 전극 및 제2 드레인 전극(48-1)이 형성되어 있어, 데이터 패드부의 상부에는 알루미늄막이 노출되지 않고 크롬막이 노출되므로 데이터 패드부의 신뢰도를 높여 준다.
한편, 상기 게이트 잔극(12)과 상기 게이트 절연막(14) 사이에 상기 게이트 전극(12)을 양극 산화시켜 양극 산화막을 형성할 수 있다.
그러므로 본 발명은 박막 트랜지스터의 단차부에서 소스/드레인 전극이 단선되는 것을 방지할 수 있고, 데이터 패드부의 최상단부가 공기중에 노출되더라도 공기의 영향을 받지 않고 RC딜레이를 최소화할 수 있으며, 박막 트랜지스터부의 오믹 컨택을 향상시킬 수 있는 효과가 있다.
Claims (17)
- 기판, 상기 기판 위에 도전 물질로 형성되어 있는 게이트 전극, 상기 게이트 전극을 전면 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 채널층인 반도체막, 상기 반도체막 위에 형성되어 있는 외인성 반도체인 제1 컨택층, 상기 외인성 반도체 위에 형성되어 있는 실리사이드막인 제2 컨택층, 상기 제2 컨택층 상부에 각각 대응하도록 형성되어 있는 저저항 도전 물질막인 제1 소스 전극 및 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 상부에 각각 대응하도록 형성되어 있는 실리사이드 형성이 가능한 도전막인 제2 소스 전극 및 제2 드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에서, 상기 게이트 전극과 절연막 사이에 형성되어 있는 양극 산화막을 더 포함하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 반도체막은 비정질 실리콘막으로 형성되어 있는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 외인성 반도체 n+비정질 실리콘으로 형성되어 있는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 제2 컨택층은 크롬 실리사이드로 형성되어 있는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 제1 소스 전극 및 제1 드레인 전극은 알루미늄으로 형성되어 있는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항 또는 제6항에서, 상기 제1 소스 전극 및 제1 드레인 전극은 그 두께가 4000Å∼5000Å인 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서, 상기 제2 소스 전극 및 제2 드레인 전극은 크롬을로 형성되어 있는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항 또는 제8항에서, 상기 제2 소스 전극 및 제2 드레인 전극은 그 두께가 1000Å∼2000Å인 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판.
- 투명한 물질로 이루어진 기판 위에 도전 물질로 게이트 전극을 형성하는 제1공정, 상기 게이트 전극 위에 게이트 절연막, 반도체막, 외인성 반도체막을 연속하여 차례로 적층하고, 계속해서 상기 외인성 반도체막 위에 실리사이드막를 형성할 수 있는 도전 물질을 적층하여 실리사이드막막을 형성한 후, 상기 실리사이드막 상부에 남아있는 상기 도전 물질을 제거하여 실리사이드막을 형성하는 제3공정, 상기 실리사이드막, 상기 외인성 반도체막 그리고, 상기 반도체막으로 이루어진 3층막을 식각하는 제4공정, 상기 실리사이드막 위에 저저항 도전막 및 도전막을 차례로 적층하는 제5공정, 상기 도전막, 상기 저저항 도전막, 상기 실리사이드막, 상기 외인성 반도체막을 식각하여, 외인성 반도체막으로 이루어진 제1 컨택층, 실리사이드막으로 이루어진 제2 컨택층, 저저항 도전막으로 이루어진 제1 소스 전극 및 제1 드레인 전극, 도전막으로 이루어진 제2 소스 전극 및 제2 드레인 전극을 형성하는 제6 공정을 포함하는 것을 특징을 로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 제1공정과 상기제2공정 사이에 상기 게이트 전극을 양극 산화시켜 양극 산화막을 형성하는 공정을 더 포함하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 제2공정에서 도전 물질은 500Å의 두께로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 제4공정에서 상기 3층막은 건식 식각으로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항 또는 14항에서, 상기 저저항 도전막 알루미늄으로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 저저항막은 4000Å∼5000Å 두께로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 도전막은 크롬으로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항 또는 제16항에서, 상기 도전막은 1000Å∼2000Å 두께로 형성 하는 것을 특징으로하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042523A KR0175410B1 (ko) | 1995-11-21 | 1995-11-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| US08/754,396 US5942767A (en) | 1995-11-21 | 1996-11-21 | Thin film transistors including silicide layer and multilayer conductive electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042523A KR0175410B1 (ko) | 1995-11-21 | 1995-11-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0175410B1 true KR0175410B1 (ko) | 1999-02-01 |
Family
ID=19434941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042523A KR0175410B1 (ko) | 1995-11-21 | 1995-11-21 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5942767A (ko) |
| KR (1) | KR0175410B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537879B1 (ko) * | 1999-04-01 | 2005-12-20 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 |
| US9496406B2 (en) | 2008-07-31 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145900B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 |
| JP4187819B2 (ja) * | 1997-03-14 | 2008-11-26 | シャープ株式会社 | 薄膜装置の製造方法 |
| US5969423A (en) * | 1997-07-15 | 1999-10-19 | Micron Technology, Inc. | Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition |
| US6222271B1 (en) * | 1997-07-15 | 2001-04-24 | Micron Technology, Inc. | Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom |
| KR100476622B1 (ko) * | 1997-10-13 | 2005-08-23 | 삼성전자주식회사 | 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 |
| KR100269521B1 (ko) * | 1997-11-01 | 2000-10-16 | 구본준 | 박막트랜지스터 및 그의 제조방법 |
| JP3703643B2 (ja) * | 1998-12-25 | 2005-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR100319610B1 (ko) * | 1999-03-18 | 2002-01-09 | 김영환 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) * | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW518442B (en) * | 2000-06-29 | 2003-01-21 | Au Optronics Corp | Thin film transistor liquid crystal display and its manufacture method |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3864857B2 (ja) * | 2001-09-26 | 2007-01-10 | 株式会社日立製作所 | 画像表示装置 |
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| KR101158896B1 (ko) * | 2005-10-28 | 2012-06-25 | 삼성전자주식회사 | 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널 |
| US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| TWI456663B (zh) | 2007-07-20 | 2014-10-11 | Semiconductor Energy Lab | 顯示裝置之製造方法 |
| US9391099B2 (en) * | 2008-02-15 | 2016-07-12 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same |
| US8471255B2 (en) * | 2009-08-27 | 2013-06-25 | Sharp Kabushiki Kaisha | Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835593A (en) * | 1986-05-07 | 1989-05-30 | International Business Machines Corporation | Multilayer thin film metallurgy for pin brazing |
| JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0465168A (ja) * | 1990-07-05 | 1992-03-02 | Hitachi Ltd | 薄膜トランジスタ |
| JPH055898A (ja) * | 1991-06-27 | 1993-01-14 | Casio Comput Co Ltd | 薄膜素子形成パネル |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
-
1995
- 1995-11-21 KR KR1019950042523A patent/KR0175410B1/ko not_active IP Right Cessation
-
1996
- 1996-11-21 US US08/754,396 patent/US5942767A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537879B1 (ko) * | 1999-04-01 | 2005-12-20 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 |
| US9496406B2 (en) | 2008-07-31 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11296121B2 (en) | 2008-07-31 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US12068329B2 (en) | 2008-07-31 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5942767A (en) | 1999-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175410B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| US5034339A (en) | Method for producing amorphous silicon thin film transistor array substrate | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| EP0301571B1 (en) | Thin film transistor array | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| US5796449A (en) | Active matrix liquid crystal display with one repair line above protective layer and one below | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JP2735236B2 (ja) | 液晶表示装置の製造方法 | |
| US5861635A (en) | Liquid crystal display including a coplanar line structure | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| KR100188091B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100247277B1 (ko) | 액정 평판 표시장치 및 그의 제조방법 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100206554B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR100218512B1 (ko) | 박막 트랜지스터 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 17 |
|
| EXPY | Expiration of term |