KR100537879B1 - 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 Download PDF

Info

Publication number
KR100537879B1
KR100537879B1 KR10-1999-0011427A KR19990011427A KR100537879B1 KR 100537879 B1 KR100537879 B1 KR 100537879B1 KR 19990011427 A KR19990011427 A KR 19990011427A KR 100537879 B1 KR100537879 B1 KR 100537879B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
layer
silicon layer
electrode
gate
Prior art date
Application number
KR10-1999-0011427A
Other languages
English (en)
Other versions
KR20000065304A (ko
Inventor
임지만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0011427A priority Critical patent/KR100537879B1/ko
Publication of KR20000065304A publication Critical patent/KR20000065304A/ko
Application granted granted Critical
Publication of KR100537879B1 publication Critical patent/KR100537879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

기판 위에 게이트 전극을 형성하고, 게이트 절연막을 덮은 후 비정질 규소층과 도핑된 비정질 규소층을 형성한다. 도핑된 비정질 규소층 위에 크롬의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 소스 전극과 드레인 전극을 형성하고 도핑된 비정질 규소층을 건식 식각한다. 소스 전극과 드레인 전극을 형성할 때, 알루미늄 식각액을 이용하여 상부막을 식각한 다음, 크롬 식각액을 이용하여 하부막을 식각할 때 식각되지 않는 것을 방지하기 위하여 산소 플라스마 공정을 실시하여 상부막을 덮는 미세한 두께의 산화막을 형성하고 하부막을 식각한다. 그러면, 갈바닉 셀이 형성되지 않아 채널 형성시 마스크로 사용되는 소스 전극 및 드레인 전극의 알루미늄 또는 알루미늄 합금이 부식되는 것을 방지할 수 있다. 이어, 도핑된 비정질 규소층을 건식 식각한 다음에 산소 플라스마 공정을 실시한다. 소스 전극과 드레인 전극 또는 소스 전극과 드레인 전극을 형성하는 데 이용된 포토 레지스트 패턴 또는 소스 전극 및 드레인 전극을 마스크로 하고 건식 식각용 기체로는 불소화 기체와 염소화 기체를 사용하여 도핑된 비정질 규소층을 식각한다. 이때 염소를 포함하는 부산물은 소스 전극과 드레인 전극에 잔류하고 대기 중의 수분과 결합하면, 갈바닉 작용이 발생하여 알루미늄 또는 알루미늄 합금을 부식시킨다. 산소 플라스마 공정을 실시하면 염소를 포함하는 부산물을 게거하거나 산화시켜 갈바닉 작용을 억제하여 알루미늄 또는 알루미늄 합금이 부식되는 것을 방지할 수 있다.

Description

박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법{manufacturing method of thin film transistor and substrate for liquid crystal display having the same}
이 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는, 액정 표시 장치의 스위칭 소자를 사용되는 박막 트랜지스터의 제조 방법에 관한 것이다.
최근 평판 표시 장치의 하나로 각광받고 있는 박막 트랜지스터 액정 표시 장치는 수소화된 비정질 규소층을 박막 트랜지스터의 반도체층으로 사용하고, 비정질 규소층과 그 위에 형성되는 소스 및 드레인 전극과의 접촉 저항을 줄이기 위한 저항 접촉층으로 n형으로 고농도 도핑된 비정질 규소층을 사용한다. 에치백형 박막 트랜지스터를 제조하는 경우에 통상 소스 전극과 드레인 전극을 포함하는 데이터 배선을 패터닝하고 이를 마스크로 하여 드러난 도핑된 비정질 규소층을 식각하여 소스 전극 및 드레인 전극과 반도체층 사이의 저항 접촉층을 완성한다.
이 과정에서 소스 전극과 드레인 전극을 포함하는 데이터 배선의 배선 저항을 최소화하기 위하여 저저항을 가지는 알루미늄 계열의 금속을 포함하는 이중막으로 배선을 형성한다.
그러나 데이터 배선을 이중막으로 형성하는 경우에는 식각하는 공정에서나 소스 전극과 드레인 전극을 마스크로 하여 드러난 도핑된 비정질 규소층을 식각하는 공정에서 갈바닉 셀(galvanic cell)이 형성되어 알루미늄 또는 알루미늄 합금이 부식되는 문제점이 발생한다.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이중막으로 이루어진 배선과 이를 마스크로 하여 드러난 비정질 규소층을 식각하는 공정에서 발생하는 배선의 부식 현상을 방지하기 위하여 갈바닉 셀의 형성을 억제하는 제조 방법을 제공하는 것이 그 과제이다.
본 발명에 따른 박막 트랜지스터의 제조 방법에서는 소스 전극 및 드레인 전극의 상부막을 식각한 다음 플라스마 공정을 실시하고, 소스 전극 및 드레인 전극을 마스크로 하여 드러난 도핑된 비정질 규소층을 건식 식각한 다음에 플라스마 공정을 실시한다.
여기서, 소스 전극과 드레인 전극이 알루미늄 또는 알루미늄 합금을 포함하는 경우에는 산소 플라스마를 실시하는 것이 바람직하다.
도핑된 비정질 규소층을 식각한 후의 플라스마 공정은 진공 상태를 변화시키지 않고 인 시튜(in-situ)로 실시한다.
도핑된 비정질 규소층은 소스 전극과 드레인 전극을 마스크로 하여 식각할 수 있으며, 소스 전극과 드레인 전극을 형성하기 위한 포토 레지스트 패턴을 마스크로 하여 식각될 수 있다.
이러한 박막 트랜지스터의 제조 방법은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에도 적용할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 도전막을 적층하고 패터닝하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막을 형성하고 게이트 전극의 게이트 절연막 상부에 비정질 규소층과 도핑된 비정질 규소층을 형성한다. 이어, 이중막의 도전막을 적층하고 패터닝하여 데이터선, 데이터 패드 및 게이트 전극을 중심으로 분리된 소스 전극과 드레인 전극을 포함하는 데이터 배선을 형성한다. 이때, 알루미늄 또는 알루미늄 합금을 상부막으로 형성하는 경우에 상부막을 식각한 다음, 산소 플라스마 공정을 실시한 후 하부막을 식각한다. 다음, 소스 전극과 드레인 전극으로 가리지 않는 도핑된 비정질 규소층을 식각하고 산소 플라스마 공정을 실시한다.
여기서, 하부막은 몰리브덴 또는 몰리브덴 합금 또는 크롬으로 형성할 수 있으며, 크롬을 식각하는 데 사용되는 식각액으로서, 예를 들면, HNO3/(NH4)2Ce(NO3)6/H2O를 들 수 있다.
이러한 박막 트랜지스터 기판의 제조 방법은 액정 분자를 구동하기 위한 공통 전극과 화소 전극이 서로 기판에 각각 형성되어 마주하는 액정 표시 장치의 제조 방법에 적용될 수 있으며, 액정 분자를 구동하는 전계를 기판에 거의 평행하게 형성하기 위하여 서로 마주하는 공통 전극과 화소 전극이 하나의 기판에 형성되어 있는 구조를 가지는 수평 전계 방식의 액정 표시 장치의 제조 방법에서도 적용될 수 있다.
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 데이터 배선 형성 단계 이후 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 가지는 보호막을 형성하는 단계와 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하며, 화소 전극을 보호막의 상부에 형성하는 경우에 화소 전극은 보호막의 접촉 구멍을 통하여 드레인 전극과 연결된다.
수평 전계 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 게이트 배선 형성 단계에서 공통 전극을 더 형성하며, 데이터 배선 형성 단계에서 드레인 전극과 연결되며 공통 전극과 마주하는 화소 전극을 더 형성한다. 또한, 데이터 배선 형성 단계 이후 보호막을 형성하는 단계와 보호막의 접촉 구멍을 통하여 데이터 배선과 연결되는 용장 데이터 배선을 형성하는 단계를 더 포함할 수 있다.
여기서, 공통 전극과 화소 전극은 서로 동일한 층으로 형성할 수 있으며, 게이트 배선, 데이터 배선 또는 용장 데이터 배선과 동일한 층으로 형성하 수도 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저 본 발명의 실시예에 따른 비틀린 네마틱 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이다.
기판(10) 위에 게이트선(20) 및 그 분지인 게이트 전극(21), 그리고 게이트선(20)의 끝에 형성되어 있는 게이트 패드(22)로 이루어진 게이트 배선이 형성되어 있다. 여기서, 게이트 배선(20, 21, 22)은 크롬 또는 알루미늄 또는 알루미늄 합금 또는 몰리브덴 또는 몰리브덴 합금 등의 단일막 또는 이들의 조합으로 이루어진 이중막으로 형성할 수 있다. 여기에서 게이트 패드(22)는 외부로부터의 주사 신호를 게이트선(20)으로 전달한다.
게이트 배선(20, 21, 22) 위에는 게이트 절연층(30)이 형성되어 있으며, 게이트 전극(21)의 게이트 절연층(30) 위에는 수소화된 비정질 규소(a-Si:H)층(40) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(51, 52)이 게이트 전극(21)을 중심으로 양쪽에 분리되어 형성되어 있다.
게이트 절연층(30) 위에는 또한 세로로 데이터선(60)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(63)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(60)의 분지인 소스 전극(61)이 한 쪽 도핑된 비정질 규소층(51) 위에 형성되어 있으며, 소스 전극(61)의 맞은 편에 위치한 도핑된 비정질 규소층(52) 위에는 드레인 전극(62)이 형성되어 있다. 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)를 포함하는 데이터 배선은 알루미늄 또는 알루미늄 합금의 상부막(602, 612, 622, 632)과 크롬의 하부막(601, 611, 621, 631)으로 이루어져 있다.
데이터 배선(60, 61, 62, 63) 및 이 데이터 배선으로 가려지지 않은 비정질 규소층(40) 위에는 보호막(70)이 형성되어 있으며, 이 보호막(70)에는 게이트 패드(22), 드레인 전극(62), 데이터 패드(63)를 노출시키는 접촉 구멍(72, 71, 73)이 각각 형성되어 있다.
마지막으로, 보호막(70) 위에는 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있으며 ITO로 만들어진 화소 전극(80)이 형성되어 있으며, 노출된 게이트 패드(22)와 접속되어 외부로부터의 신호를 게이트선(20)에 전달하는 게이트 패드용 ITO 전극(81), 데이터 패드(63)와 접속되어 외부로부터의 신호를 데이터선(60)에 전달하는 데이터 패드용 ITO 전극(82)이 형성되어 있다.
이제 도 1 내지 도 4에 나타난 바와 같은 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다. 도면 번호에서 첨자 a, b, c는 각각 박막 트랜지스터 부분과 게이트 패드 및 데이터 패드 부분을 나타낸다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
먼저, 도 1 및 도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(10) 위에 도전 물질을 적층하고 마스크를 이용하여 사진 식각 공정으로 게이트선(20), 게이트 전극(21) 및 게이트 패드(22)를 포함하는 게이트 배선을 형성한다.
게이트 배선은 몰리브덴 또는 몰리브덴-텅스텐 합금 또는 알루미늄 또는 알루미늄 합금 또는 크롬의 단일막 또는 이들의 이중막으로 형성할 수 있다.
도 6a에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연층(30), 수소화된 비정질 규소층(40) 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층(50)을 차례로 적층한 후, 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 마스크를 이용하여 사진 식각한다. 이 때 게이트 절연층(30)은 전면에 걸쳐 형성되므로 도 6b 및 도 6c에 나타난 바와 같이, 게이트 패드부와 데이터 패드부도 게이트 절연층(30)으로 덮이게 된다.
도 1 및 도 7a 내지 도 7c에 도시한 바와 같이, 도핑된 비정질 규소층(50) 위에 하부 도전막과 하부 도전막을 차례로 적층한 후, 마스크를 이용한 사진 공정으로 식각하여 데이터선(60), 소스 전극(61) 및 드레인 전극(62), 데이터 패드(63)를 포함하는 데이터 배선을 이중막(601, 611, 621, 631 : 602, 612, 622, 632)으로 형성한다. 이어 소스/드레인 전극(61, 62)을 마스크로 삼아 노출된 도핑된 비정질 규소층(50)을 플라스마 건식 식각하여 게이트 전극(21)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(51, 52) 사이의 비정질 규소층(40)을 노출시킨다.
데이터 배선은 크롬, 탄탈륨, 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 등 여러 가지 다양한 도전 물질로 이루어진 단일막 또는 이중막으로 이루어질 수 있다. 여기서는 데이터 배선(6060, 61, 62, 63)의 저항을 최소화하기 위하여 크롬의 하부막(601, 611, 621, 622, 631)과 저저항을 가지는 알루미늄 또는 알루미늄 합금의 상부막(602, 612, 622, 632)으로 형성한 경우이다.
여기서, 데이터 배선(60, 61, 62, 63)을 형성하는 단계나 도핑된 비정질 규소층(51, 52)을 식각하는 단계에서 부식 현상이 발생한다. 이를 방지하기 위해서는 상부막(602, 612, 622, 632)을 식각한 다음과 도핑된 비정질 규소층(51, 52)을 식각한 다음에 플라스마 처리를 실시하는 것이 바람직하며, 데이터 배선이 알루미늄 또는 알루미늄 합금을 포함하는 경우에는 산소 플라스마 공정을 실시한다. 이에 대하여 순서대로 설명하면 다음과 같다.
먼저, 데이터 배선을 형성하는 방법으로는 건식 또는 습식 식각을 이용하는데, 습식 식각을 이용하는 경우에 상부막을 식각한 후 하부막을 식각할 때 식각액으로는 크롬을 식각하는데 사용하는 크롬용 식각액인 HNO3/Ce(NH4)(NO3) 6/H2O를 사용한다. 그러나, 크롬용 식각액으로 하부막(601, 611, 621, 622, 631)을 식각하는 경우에는 갈바닉 셀이 형성되어 상부막(602, 612, 622, 632)이 식각되지 않는 현상이 발생한다. 이를 방지하기 위하여 상부막(602, 612, 622, 632)을 식각한 다음, 플라스마 공정을 실시한 다음, 하부막(601, 611, 621, 622, 631)을 식각한다. 도면을 참조하여 설명하면 다음과 같다.
도 9는 크롬의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 배선을 식각하는 단계에서 갈바닉 셀이 형성되는 과정을 도시한 단면도이다.
도 9에서 보는 바와 같이, 크롬의 하부막(200)과 알루미늄-네오디뮴 합금의 하부막(300)과 배선용 감광막 패턴(400)이 차례로 형성되어 있는 기판(100)을 크롬용 식각액 HNO3/Ce(NH4)(NO3)6/H2O에 담그면, 우선 감광막 패턴(400)으로 가리지 않는 상부막(300)과 하부막(200)이 식각된다.
그러나, 도 9에서 보는 바와 같이, 하부의 크롬막(200)은 감광막 패턴(400)과 동일한 모양으로 형성되지 않고 일부가 식각되지 않은 상태로 남게 된다. 이는, 크롬용 식각액에 담그면, 갈바닉 셀이 형성되고 크롬막(200)의 평형 전위는 알루미늄 합금막(300)의 평형 전위보다 높아 크롬막(200)은 산화되지 못하고 환원 상태에 놓이고 알루미늄 합금막(300)은 산화 상태에 놓이기 때문이다. 즉, 크롬막(200)이 환원 상태에 놓이므로 크롬을 식각하는 Ce4+는 크롬막(200)으로 접근하기 어렵게 되어 크롬막(200)은 잘 식각되지 않게 되며, 오히려 알루미늄 합금막(300)이 산화되어 식각되는 현상이 발생한다. 따라서, 하부막(200)이 식각되지 않는 현상의 원인이 되는 갈바닉 셀이 형성되는 것을 방지하기 위해서는 알루미늄 합금막(300)의 표면을 산화 처리하는 것이 바람직하다. 이를 위해서는 알루미늄 합금막(300)을 식각한 다음, 플라스마 공정을 실시하며, 상부막(300)이 알루미늄 또는 알루미늄 합금으로 이루어진 경우에는 산소 플라스마 공정을 실시하는 것이 바람직하다.
산소 플라스마 공정을 실시하면, 도 10에서 보는 바와 같이, 감광막 패턴(400)과 상부막(300)의 표면에는 얇은 산화막(500)이 형성된다. 이를 다시 크롬용 식각액에 담아 하부막(200)을 식각하면, 원하는 모양의 배선을 형성할 수 있다. 여기서, 상부막(300)으로 가리지 않는 부분은 식각시 제거되는 부분이다. 이때에는 상부막(300)이 산화막(500)으로 덮여 있기 때문에 갈바닉 셀은 형성되지 않는다.
이어, 상부막(602, 612, 622, 632)을 식각한 다음, 산소 플라스마 공정을 실시한 다음, 하부막(601, 611, 621, 622, 631)을 식각하고, 데이터 배선으로 가리지 않는 도핑된 비정질 규소층(51, 52)을 식각하며, 건식 식각을 이용한다. 이때, 노출되는 게이트 절연막(30)과 데이터 패턴(60, 61, 62, 63)에 대한 도핑된 비정질 규소층(50)의 식각 선택비가 우수하고 도핑된 비정질 규소층(50)과 비정질 규소층(400)에 대한 식각 속도를 제어하기 위해서는 불소화 기체(SF6, CF4 등)와 염소화 기체(HCl, Cl2 등)의 혼합 기체를 사용한다. 그러나, 이와 같은 기체를 이용하여 도핑된 비정질 규소층(50)을 식각하는 공정에서는 부산물이 발생하며, 이러한 부산물, 특히 염소를 포함하는 부산물이 데이터 배선(60, 61, 62, 63)에 잔류하게 되면, 공기 중의 수분을 흡수하여 갈바닉 반응을 유발시킨다. 그러면, 상부막(602, 612, 622, 632)과 하부막(601, 611, 621, 622, 631)은 산화 및 환원의 전극으로 작용하고 상부막(602, 612, 622, 632)의 알루미늄 또는 알루미늄 합금은 부식된다. 이때에도, 노출된 상부막(602, 612, 622, 632)의 표면을 산화 처리하면 갈바닉 반응을 방지하여 상부막(602, 612, 622, 632)이 부식되는 것을 방지할 수 있다. 특히, 알루미늄 또는 알루미늄 합금의 부식을 방지하기 위해서는 산소 플라스마 공정을 실시하는 것이 바람직하다.
이렇게, 데이터 배선을 이중의 도전막으로 형성하고, 이를 마스크로 하여 도핑된 비정질 규소층을 식각할 때 발생하는 갈바닉 현상을 방지하기 위하여 플라스마 공정을 실시하는 방법, 특히 배선이 알루미늄 또는 알루미늄 합금을 포함하는 경우에 산소 플라스마 공정을 실시하는 방법은 다른 반도체 장치의 배선 또는 스위칭 소자를 제조하는 공정에서도 동일하게 적용할 수 있다. 즉, 제1 도전막과 제2 도전막을 차례로 적층하고 제2 도전막을 식각한 다음, 갈바닉 셀이 형성되는 것을 방지하기 위해 플라스마 공정을 실시하고, 제1 도전막을 식각한다. 또한, 이중의 도전막을 마스크로 도전막의 하부에 형성되어 있는 다른 막을 식각한 다음에 플라스마 공정을 실시하여 이중의 도전막에서 발생하는 갈바닉 반응을 방지한다.
여기서, 산소(O2) 플라스마 공정은 인 시튜(in-situ)로 실시하는 것이 바람직하다.
다음으로, 도 8a 내지 도 8c에 도시한 바와 같이, 보호막(70)을 적층한 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 사진 식각하여, 드레인 전극(620)을 노출시키는 접촉 구멍(71)을 형성하고, 게이트 패드(22)와 데이터 패드(63)도 역시 노출시킨다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이, ITO를 적층하고 마스크를 이용한 사진 식각 공정으로 건식 식각하여, 접촉 구멍(71)을 통하여 드레인 전극(62)과 접속되는 화소 전극(80)을 형성하고, 게이트 패드(221) 및 데이터 패드(63)와 각각 접속되는 게이트 패드용 ITO 전극(81) 및 데이터 패드용 ITO 전극(82)을 형성한다.
본 발명의 실시예에서는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 통하여 설명하였지만, 액정 분자를 구동하는 전계를 기판에 거의 평행하게 형성하기 위하여 하나의 기판에 서로 마주하는 공통 전극과 화소 전극이 형성되어 있는 수평 전계 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용된다. 우선, 게이트선, 게이트 전극 및 게이트 패드로 이루어진 게이트 배선을 형성한다. 이때, 공통 전압을 전달하며 이후에 형성되는 화소 신호선과 중첩되어 유지 축전기를 이루는 유지 축전기용 제1 전극을 포함하는 공통 신호선도 함께 형성한다. 이어, 게이트 절연막, 비정질 규소층 및 도핑된 비정질 규소층을 차례로 형성하고, 하부막과 상부막으로 이루어진 데이터 도체층을 적층한다. 이어, 상부막을 사진 식각 공정으로 식각한 다음 갈바닉 셀의 형성을 방지하기 위해 플라스마 공정을 실시하여 상부막을 표면 처리하고 하부막을 식각하여 데이터선, 데이터선의 분지 또는 일부인 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 드레인 전극과 연결되어 화상 신호를 전달하며 유지 축전기용 제2 전극을 포함하는 화소 신호선을 형성한다. 이어, 데이터 배선으로 가리지 않는 도핑된 비정질 규소층을 식각하고 데이터 배선에서 갈바닉 반응이 일어나는 것을 방지하기 위해 플라스마 공정을 실시한 다음, 보호막을 형성하고 보호막의 상부에 데이터 배선과 연결되는 용장 데이터 배선과 게이트 패드와 연결되는 용장 게이트 패드를 형성한다.
여기서, 서로 마주하는 공통 전극과 화소 전극은 공통 신호선의 분지와 화소 신호선의 분지를 각각 형성할 수 있으며, 공통 신호선과 화소 신호선과 각각 연결되는 공통 전극과 화소 전극은 공통 신호선, 화소 신호선, 용장 데이터 배선을 형성할 때 서로 동일한 층으로 선택적으로 형성할 수 있다. 다음하며, 공통 신호선의 분지로 공통 전극을 형성할 수 있다.
이와 같이, 이중막으로 배선을 형성하는 경우에 상부막을 식각한 다음 플라스마 공정을 실시하고 하부막을 식각하면 갈바닉 셀이 형성되는 것을 방지할 수 있어 배선의 부식을 방지할 수 있다. 또한, 비정질 규소층을 식각한 후 플라스마 공정을 실시하여 갈바닉 작용을 억제하면 소스 전극 및 드레인 전극의 부식을 방지할 수 있다. 특히, 이중막 또는 소스 전극 및 드레인 전극이 알루미늄 또는 알루미늄 합금을 포함하는 경우에 산소 플라스마 공정을 실시하면 알루미늄 또는 알루미늄 합금이 부식되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이고,
도 5a 내지 도 8c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이고,
도 9는 종래의 기술에서 크롬의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 배선을 식각하는 단계를 도시한 단면도이고,
도 10은 본 발명의 실시예에 따른 크롬의 하부막과 알루미늄 또는 알루미늄 합금의 상부막으로 이루어진 배선을 식각하는 단계를 도시한 단면도이다.

Claims (13)

  1. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,
    상기 도핑된 비정질 규소층 위에 상기 비정질 규소층을 중심으로 양쪽으로 하부막과 상부막의 이중막으로 이루어진 소스 전극과 드레인 전극을 형성하는 단계,
    상기 도핑된 비정질 규소층을 건식 식각하는 단계를 포함하며,
    상기 소스 전극과 드레인 전극 형성하는 단계는 상기 상부막을 식각한 다음 플라스마 공정을 실시하고 상기 하부막을 식각하는 박막 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 상부막은 알루미늄 또는 알루미늄 합금으로 형성하는 박막 트랜지스터의 제조 방법.
  3. 제2항에서,
    상기 건식 식각 단계 이후 상기 플라스마 공정을 실시하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 플라스마 공정을 산소 플라스마 공정으로 실시하는 박막 트랜지스터의 제조 방법.
  5. 제4항에서,
    상기 건식 식각 단계에서 사용하는 식각용 기체는 불소화 기체와 염소화 기체를 포함하는 박막 트랜지스터의 제조 방법.
  6. 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,
    하부막과 상부막을 차례로 적층하고 패터닝하여 상기 도핑된 비정질 규소층 위에 상기 비정질 규소층을 중심으로 양쪽으로 소스 전극과 드레인 전극, 게이트선과 교차하는 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 도핑된 비정질 규소층을 건식 식각하는 단계를 포함하며,
    상기 상부막과 하부막을 패터닝하는 단계는 상기 상부막을 식각한 다음 플라스마 공정을 실시하고 상기 하부막을 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 상부막은 알루미늄 또는 알루미늄 합금으로 형성하는 액정 표시 장치용 박막 트랜지스트 기판의 제조 방법.
  8. 제7항에서,
    상기 건식 식각 단계 이후 상기 플라스마 공정을 실시하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 플라스마 공정을 산소 플라스마 공정으로 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 건식 식각 단계에서 사용하는 식각용 기체는 불소화 기체와 염소화 기체를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제1항에서,
    상기 건식 식각 단계 이후,
    보호막을 형성하는 단계,
    상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제1항에서,
    상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 서로 마주하는 화소 전극 및 공통 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 게이트 배선과 동일한 층으로 상기 공통 전극을 형성하며,
    상기 데이터 배선과 동일한 층으로 상기 드레인 전극과 연결되는 상기 화소 전극을 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR10-1999-0011427A 1999-04-01 1999-04-01 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 KR100537879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0011427A KR100537879B1 (ko) 1999-04-01 1999-04-01 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0011427A KR100537879B1 (ko) 1999-04-01 1999-04-01 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000065304A KR20000065304A (ko) 2000-11-15
KR100537879B1 true KR100537879B1 (ko) 2005-12-20

Family

ID=19578526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0011427A KR100537879B1 (ko) 1999-04-01 1999-04-01 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100537879B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451659B1 (ko) * 2000-11-01 2004-10-08 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100878242B1 (ko) * 2002-10-14 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334375A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタ及びその駆動方法
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
JPH09292630A (ja) * 1996-04-26 1997-11-11 Hitachi Ltd 液晶表示装置の製造方法
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334375A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタ及びその駆動方法
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH09292630A (ja) * 1996-04-26 1997-11-11 Hitachi Ltd 液晶表示装置の製造方法

Also Published As

Publication number Publication date
KR20000065304A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR950008931B1 (ko) 표시패널의 제조방법
JPH11133455A (ja) 液晶表示装置の製造方法
JP2005506712A (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR100537879B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH02170135A (ja) 薄膜電界効果型トランジスタ素子アレイ
KR20000027714A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100878265B1 (ko) 박막 트랜지스터 기판의 제조 방법
JPH11352511A (ja) 表示装置
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH02272774A (ja) アクティブマトリクス回路基板
JP3302475B2 (ja) 薄膜トランジスタアレイの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee