JPH05283427A - 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 - Google Patents
薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置Info
- Publication number
- JPH05283427A JPH05283427A JP2310891A JP2310891A JPH05283427A JP H05283427 A JPH05283427 A JP H05283427A JP 2310891 A JP2310891 A JP 2310891A JP 2310891 A JP2310891 A JP 2310891A JP H05283427 A JPH05283427 A JP H05283427A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- etching
- source
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】大面積基板上の逆スタガ構造薄膜トランジスタ
の製造工程において、バックチャンネルエッチング工程
の均一性，再現性を向上させる方法。 【構成】基板１上にゲート電極２，ゲート絶縁膜３，シ
リコン半導体の島４，５、ソース・ドレイン電極用金属
膜を順次形成した後、ホトエッチングによりソース・ド
レインのパターンを形成し、更に、酸素プラズマ処理に
より金属残渣を除去して同一パターンでＳｉ島の露出部
のバックチャンネルエッチングをする方法。 【効果】逆スタガ構造の薄膜トランジスタのバックチャ
ンネルエッチングの均一性,再現性を向上できる。これ
により大画面の薄膜トランジスタの性能向上とパネルの
歩留り向上が計れる。
の製造工程において、バックチャンネルエッチング工程
の均一性，再現性を向上させる方法。 【構成】基板１上にゲート電極２，ゲート絶縁膜３，シ
リコン半導体の島４，５、ソース・ドレイン電極用金属
膜を順次形成した後、ホトエッチングによりソース・ド
レインのパターンを形成し、更に、酸素プラズマ処理に
より金属残渣を除去して同一パターンでＳｉ島の露出部
のバックチャンネルエッチングをする方法。 【効果】逆スタガ構造の薄膜トランジスタのバックチャ
ンネルエッチングの均一性,再現性を向上できる。これ
により大画面の薄膜トランジスタの性能向上とパネルの
歩留り向上が計れる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法及びそれを用いたアクティブマトリックス型液晶
表示装置に係り、特に大面積基板上に多数の薄膜トラン
ジスタを、均一性再現性良く形成する方法に関する。
造方法及びそれを用いたアクティブマトリックス型液晶
表示装置に係り、特に大面積基板上に多数の薄膜トラン
ジスタを、均一性再現性良く形成する方法に関する。
【０００２】
【従来の技術】液晶表示装置用アクティブマトリックス
として薄膜トランジスタパネルが知られている。その製
造方法として、アモルファスシリコンを用いた逆スタガ
構造があり、バックチャンネルエッチ方式が特開昭56−
135968号，特開昭60−42868 号等に記載されている。こ
の構造は、製造工程が少なくて済み、かつ良好な特性が
得やすい利点を有する。
として薄膜トランジスタパネルが知られている。その製
造方法として、アモルファスシリコンを用いた逆スタガ
構造があり、バックチャンネルエッチ方式が特開昭56−
135968号，特開昭60−42868 号等に記載されている。こ
の構造は、製造工程が少なくて済み、かつ良好な特性が
得やすい利点を有する。
【０００３】
【発明が解決しようとする課題】上記従来技術は、バッ
クチャンネルエッチングにおいて、エッチ基板内均一性
や再現性については、配慮されていない。本発明の目的
は、大面積基板内の多数の薄膜トランジスタを形成する
に当って、エッチングを工程が簡単で、かつ均一性，再
現性良く実施する方法を提供することにある。
クチャンネルエッチングにおいて、エッチ基板内均一性
や再現性については、配慮されていない。本発明の目的
は、大面積基板内の多数の薄膜トランジスタを形成する
に当って、エッチングを工程が簡単で、かつ均一性，再
現性良く実施する方法を提供することにある。
【０００４】
【課題を解決するための手段】上記目的は、バックチャ
ンネルエッチングにおいて、ソース・ドレイン電極のパ
ターンをエッチングにより形成し、その後、電極金属又
はシリサイドの残渣を、酸素プラズマで除去してから半
導体膜をエッチングすることにある。
ンネルエッチングにおいて、ソース・ドレイン電極のパ
ターンをエッチングにより形成し、その後、電極金属又
はシリサイドの残渣を、酸素プラズマで除去してから半
導体膜をエッチングすることにある。
【０００５】
【作用】逆スタガ構造では、基板上に順次ゲート電極配
線層、ゲート絶縁膜、複数のシリコン半導体の島及び、
ソース・ドレイン電極となる金属層を堆積させた後、ソ
ース・ドレイン電極用金属をホトリソグラフィによりパ
ターニングし、ホトレジストの除去前に引続いて、酸素
プラズマにより、シリコン表面に残在している金属残渣
やシリサイドとなっている金属を除去する。コンタクト
用の金属として、クロム，モリブデン等の酸化物の蒸気
圧が高い金属材料を用いることにより、酸素プラズマ処
理をすることで残渣及びシリサイドとなっている金属を
除去することができる。これにより次の工程のシリコン
エッチングの不均一性の主原因である金属残渣やシリサ
イドを取除くことができ、シリコンエッチングの均一
性，再現性を向上させることができる。
線層、ゲート絶縁膜、複数のシリコン半導体の島及び、
ソース・ドレイン電極となる金属層を堆積させた後、ソ
ース・ドレイン電極用金属をホトリソグラフィによりパ
ターニングし、ホトレジストの除去前に引続いて、酸素
プラズマにより、シリコン表面に残在している金属残渣
やシリサイドとなっている金属を除去する。コンタクト
用の金属として、クロム，モリブデン等の酸化物の蒸気
圧が高い金属材料を用いることにより、酸素プラズマ処
理をすることで残渣及びシリサイドとなっている金属を
除去することができる。これにより次の工程のシリコン
エッチングの不均一性の主原因である金属残渣やシリサ
イドを取除くことができ、シリコンエッチングの均一
性，再現性を向上させることができる。
【０００６】
【実施例】１．大面積ａ−ＳｉＴＦＴ 図面を用いて、本発明に係るバックチャンネルエッチン
グ法の改良プロセスを用いた大面積薄膜トランジスタ製
造方法の実施例を詳細に説明する。
グ法の改良プロセスを用いた大面積薄膜トランジスタ製
造方法の実施例を詳細に説明する。
【０００７】先ず、３００ｍｍ角ガラス基板１の表面に
ゲート電極２となるクロム膜のパターンをスパッタ成膜
及びホトリソグラフィにより形成する（図２）。その上
にプラズマＣＶＤ（Chmical Vapour Deposition)法によ
り、シリコンナイトライド（ＳｉＮｘ）絶縁膜３，非晶
質シリコン薄膜（ａ−Ｓｉ）４，ｎ型非晶質シリコン薄
膜（ｎａ−Ｓｉ）５を順次形成し、その後、ｎ型非晶質
シリコン薄膜５と非晶質シリコン薄膜４を同じパターン
でエッチングして、ａ−ＳｉＴＦＴの活性領域を島分離
させる（図３）。さらにスパッタ法でクロム膜及び、ア
ルミニウム膜を形成する。次にホトレジストパターン８
をマスクとして、最初アルミニウム電極配線７，７′を
ＰＡＮ系（リン酸・酢酸・硝酸混合液）で、次にクロム
電極配線６，６′を硝酸第２セリウムアンモン系のエッ
チング液でウェットエッチングしソース電極配線及びド
レイン電極配線を形成する（図４）。次に、ｎ型非晶質
シリコン薄膜５の露出表面上の電極金属、シリサイド等
の残渣を除去するため、本発明の特徴である酸素を含む
プラズマ雰囲気中で処理する。平行平板型のドライエッ
チング装置を使い、反応室に図４に示す状態の基板を入
れ、バックグラウンド５ｍＰａ以下まで真空引きをす
る。反応室に酸素を200SCCM 導入し、電極間隔４０ｍ
ｍ、圧力２０Ｐａ、高周波出力５００Ｗで３分間酸素プ
ラズマ処理をする。同一装置で連続してバックチャンネ
ルエッチングをするために、再び５mpa以下まで真空引
きした後反応室に、六フッ化イオウ88SCCM、四塩化炭素
18SCCMのガスを導入し、電極間隔４０ｍｍ、圧力２０Ｐ
ａ、高周波出力１７５Ｗで３分間ドライエッチングした
後基板を取り出す。このドライエッチングによりｎ型非
晶質シリコン薄膜５と非晶質シリコン薄膜４の一部合計
１０５０Åエッチングし、その後ホトレジスト８を除去
する（図１）。
ゲート電極２となるクロム膜のパターンをスパッタ成膜
及びホトリソグラフィにより形成する（図２）。その上
にプラズマＣＶＤ（Chmical Vapour Deposition)法によ
り、シリコンナイトライド（ＳｉＮｘ）絶縁膜３，非晶
質シリコン薄膜（ａ−Ｓｉ）４，ｎ型非晶質シリコン薄
膜（ｎａ−Ｓｉ）５を順次形成し、その後、ｎ型非晶質
シリコン薄膜５と非晶質シリコン薄膜４を同じパターン
でエッチングして、ａ−ＳｉＴＦＴの活性領域を島分離
させる（図３）。さらにスパッタ法でクロム膜及び、ア
ルミニウム膜を形成する。次にホトレジストパターン８
をマスクとして、最初アルミニウム電極配線７，７′を
ＰＡＮ系（リン酸・酢酸・硝酸混合液）で、次にクロム
電極配線６，６′を硝酸第２セリウムアンモン系のエッ
チング液でウェットエッチングしソース電極配線及びド
レイン電極配線を形成する（図４）。次に、ｎ型非晶質
シリコン薄膜５の露出表面上の電極金属、シリサイド等
の残渣を除去するため、本発明の特徴である酸素を含む
プラズマ雰囲気中で処理する。平行平板型のドライエッ
チング装置を使い、反応室に図４に示す状態の基板を入
れ、バックグラウンド５ｍＰａ以下まで真空引きをす
る。反応室に酸素を200SCCM 導入し、電極間隔４０ｍ
ｍ、圧力２０Ｐａ、高周波出力５００Ｗで３分間酸素プ
ラズマ処理をする。同一装置で連続してバックチャンネ
ルエッチングをするために、再び５mpa以下まで真空引
きした後反応室に、六フッ化イオウ88SCCM、四塩化炭素
18SCCMのガスを導入し、電極間隔４０ｍｍ、圧力２０Ｐ
ａ、高周波出力１７５Ｗで３分間ドライエッチングした
後基板を取り出す。このドライエッチングによりｎ型非
晶質シリコン薄膜５と非晶質シリコン薄膜４の一部合計
１０５０Åエッチングし、その後ホトレジスト８を除去
する（図１）。
【０００８】図５は本発明の酸素を含むプラズマ処理条
件を検討したもので、クロム電極エッチング後、酸素を
含むプラズマ処理条件をかえ処理した後ｎ型非晶質シリ
コン薄膜をドライエッチングし、そのエッチング速度を
測定することで、金属残渣及びシリサイドの除去の程度
を調べたものである。酸素プラズマ処理時間とともにエ
ッチング速度が見掛け上大きくなり、２分以上でクロム
を堆積しない場合のｎａ−Ｓｉのエッチング速度となる
ことによりこれらの金属残渣及びシリサイドは除去され
たと考えられる。又酸素２０％、窒素８０％の場合も、
処理時間が長くなるものの同様に除去され、かつホトレ
ジストの膜厚減少が少ない。エッチング速度が小さいこ
とは、表面上の残渣によりエッチングのスタートが遅れ
るためである。少なくとも酸素プラズマ処理３分したも
のは再現性よく、安定したエッチング速度が得られてい
ることが分った。
件を検討したもので、クロム電極エッチング後、酸素を
含むプラズマ処理条件をかえ処理した後ｎ型非晶質シリ
コン薄膜をドライエッチングし、そのエッチング速度を
測定することで、金属残渣及びシリサイドの除去の程度
を調べたものである。酸素プラズマ処理時間とともにエ
ッチング速度が見掛け上大きくなり、２分以上でクロム
を堆積しない場合のｎａ−Ｓｉのエッチング速度となる
ことによりこれらの金属残渣及びシリサイドは除去され
たと考えられる。又酸素２０％、窒素８０％の場合も、
処理時間が長くなるものの同様に除去され、かつホトレ
ジストの膜厚減少が少ない。エッチング速度が小さいこ
とは、表面上の残渣によりエッチングのスタートが遅れ
るためである。少なくとも酸素プラズマ処理３分したも
のは再現性よく、安定したエッチング速度が得られてい
ることが分った。
【０００９】バックチャンネルエッチングにおいては、
ｎ型非晶質シリコンのエッチングが不足した場合、ソー
ス・ドレイン間にリークパスができるため、オフ電流特
性にバラツキができ、著しいものはソース・ドレインシ
ョートとなる。過多にエッチングすれば非晶質シリコン
膜が局所的に薄くなり薄膜トランジスタの性能が不均一
となる。そのためｎ型非晶質シリコンは確実にエッチン
グされる必要があるためオーバーエッチをしてａ−Ｓｉ
被膜の一部も均一に再現性よくエッチすることが必要不
可欠である。図６は本発明により酸素プラズマ処理をし
ｎａ−Ｓｉ／ａ−Ｓｉをドライエッチングした時の３０
０ｍｍ角基板のロット間バラツキを調べたものである。
酸素プラズマ処理有のものは、ドライエッチング３分す
るとエッチング量は１０５０Åで、基板内分布±７％、
ロット間分布±１０％の範囲で均一性，再現性良くエッ
チングされた。一方、本処理のないものは、３分ではほ
とんどエッチングされない時もあり、ロット間のバラツ
キは非常に大きく、安定したバックチャンネルエッチが
出来なかった。
ｎ型非晶質シリコンのエッチングが不足した場合、ソー
ス・ドレイン間にリークパスができるため、オフ電流特
性にバラツキができ、著しいものはソース・ドレインシ
ョートとなる。過多にエッチングすれば非晶質シリコン
膜が局所的に薄くなり薄膜トランジスタの性能が不均一
となる。そのためｎ型非晶質シリコンは確実にエッチン
グされる必要があるためオーバーエッチをしてａ−Ｓｉ
被膜の一部も均一に再現性よくエッチすることが必要不
可欠である。図６は本発明により酸素プラズマ処理をし
ｎａ−Ｓｉ／ａ−Ｓｉをドライエッチングした時の３０
０ｍｍ角基板のロット間バラツキを調べたものである。
酸素プラズマ処理有のものは、ドライエッチング３分す
るとエッチング量は１０５０Åで、基板内分布±７％、
ロット間分布±１０％の範囲で均一性，再現性良くエッ
チングされた。一方、本処理のないものは、３分ではほ
とんどエッチングされない時もあり、ロット間のバラツ
キは非常に大きく、安定したバックチャンネルエッチが
出来なかった。
【００１０】半導体膜に接する層が、モリブデン，タン
グステン，タンタルについての場合について調べた結果
酸素プラズマ処理の効果が認められた。
グステン，タンタルについての場合について調べた結果
酸素プラズマ処理の効果が認められた。
【００１１】本実施例では、同一装置で反応ガスを替え
ることにより連続して酸素プラズマ処理、ｎ型ａ−Ｓｉ
／ａ−Ｓｉのドライエッチングを行なったが複数の反応
室を使いその間にゲートバルブ等設けることにより真空
状態を破ぶらずに、基板を一方から他方へと移動し連続
して処理することが出来る。このことにより本発明を適
用しても簡単な方法のため大巾なプロセスの変更なしに
既存の設備で処理することが出来るメリットを有してい
る。これら一連の動作をプログラム化し自動で簡便に操
作することが出来る。
ることにより連続して酸素プラズマ処理、ｎ型ａ−Ｓｉ
／ａ−Ｓｉのドライエッチングを行なったが複数の反応
室を使いその間にゲートバルブ等設けることにより真空
状態を破ぶらずに、基板を一方から他方へと移動し連続
して処理することが出来る。このことにより本発明を適
用しても簡単な方法のため大巾なプロセスの変更なしに
既存の設備で処理することが出来るメリットを有してい
る。これら一連の動作をプログラム化し自動で簡便に操
作することが出来る。
【００１２】２．ＴＦＴ−ＬＣＤ均一画像、高歩留り 電界効果型逆スタガ構造薄膜トランジスタを使ったアク
ティブマトリックス型大画面液晶表示装置に、酸素を含
むプラズマ処理をした後、ｎａ−Ｓｉ／ａ−Ｓｉの半導
体層をエッチングする本発明を適用した。その結果、ｎ
ａ−Ｓｉ／ａ−Ｓｉのエッチングが均一に精度よくでき
るためａ−Ｓｉの厚さを９４０Åと従来の６０％の膜厚
に薄くすることができる。このためオフ特性がよくなっ
た。そのため通常の方法で組立てたＬＣＤの画像評価を
したところ、表示画面の均一性がよいＬＣＤが高歩留り
で得られた。
ティブマトリックス型大画面液晶表示装置に、酸素を含
むプラズマ処理をした後、ｎａ−Ｓｉ／ａ−Ｓｉの半導
体層をエッチングする本発明を適用した。その結果、ｎ
ａ−Ｓｉ／ａ−Ｓｉのエッチングが均一に精度よくでき
るためａ−Ｓｉの厚さを９４０Åと従来の６０％の膜厚
に薄くすることができる。このためオフ特性がよくなっ
た。そのため通常の方法で組立てたＬＣＤの画像評価を
したところ、表示画面の均一性がよいＬＣＤが高歩留り
で得られた。
【００１３】
【発明の効果】本発明によれば、逆スタガ構造薄膜トラ
ンジスタ（ＴＦＴ）製造プロセスにおけるバックチャン
ネルエッチングを均一性，再現性良く実施でき、ＴＦＴ
パネルの歩留り向上に寄与する。また、エッチングのば
らつきが少ないため、活性層となる非晶質シリコンの膜
厚を薄くすることが可能となり、特性（特にオフ特性）
の向上が計れる。
ンジスタ（ＴＦＴ）製造プロセスにおけるバックチャン
ネルエッチングを均一性，再現性良く実施でき、ＴＦＴ
パネルの歩留り向上に寄与する。また、エッチングのば
らつきが少ないため、活性層となる非晶質シリコンの膜
厚を薄くすることが可能となり、特性（特にオフ特性）
の向上が計れる。
【図１】逆スタガ構造ＴＦＴの断面模式図である。
【図２】ＴＦＴ製造プロセスのゲート電極配線加工図で
ある。
ある。
【図３】ＴＦＴ製造プロセスのシリコン活性層の島加工
図である。
図である。
【図４】ＴＦＴ製造プロセスのソース・ドレイン電極配
線加工図である。
線加工図である。
【図５】酸素プラズマ処理時間とｎａ−Ｓｉエッチ速度
の関係図である。
の関係図である。
【図６】酸素プラズマ処理効果によるｎａ−Ｓｉエッチ
ングバラツキ低減を示す図である。
ングバラツキ低減を示す図である。
１…基板、２…ゲート電極、３…ゲート絶縁膜、４…非
晶質シリコン薄膜、５…ｎ型非晶質シリコン薄膜、６，
６′…ソース・ドレイン電極（クロム）、７，７′…ソ
ース・ドレイン電極（アルミニウム）、８…ホトレジス
トパターン。
晶質シリコン薄膜、５…ｎ型非晶質シリコン薄膜、６，
６′…ソース・ドレイン電極（クロム）、７，７′…ソ
ース・ドレイン電極（アルミニウム）、８…ホトレジス
トパターン。
Claims (5)
- 【請求項１】基板上に、ゲート電極，ゲート絶縁膜，半
導体膜，ソース及びドレイン電極を順次積層した構成の
電界効果型逆スタガ構造薄膜トランジスタの形成法にお
いて、ソース・ドレイン電極のパターンをエッチングに
より形成した後、その表面を酸素を含むプラズマ雰囲気
中で処理してから、半導体膜をエッチングすることを特
徴とする薄膜トランジスタの製造方法。 - 【請求項２】請求項１において、半導体膜は主成分がシ
リコンから成り、ソース及びドレイン電極は、半導体膜
に接する層がクロム，モリブデン，タングステン，タン
タルから選択された１種から成ることを特徴とする薄膜
トランジスタの製造方法。 - 【請求項３】請求項１において、ソース及びドレイン電
極のパターン形成のためのエッチングは、ウェットエッ
チング法によることを特徴とする薄膜トランジスタの製
造方法。 - 【請求項４】請求項１において、半導体膜をドライエッ
チングする場合は、酸素を含むプラズマ雰囲気中での処
理、及び半導体膜のドライエッチングを連続して行なう
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項５】透明絶縁性基板上に請求項１により、複数
の薄膜トランジスタをアクティブマトリックス状に形成
した薄膜トランジスタパネルを用いたことを特徴とす
る、アクティブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310891A JPH05283427A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310891A JPH05283427A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283427A true JPH05283427A (ja) | 1993-10-29 |
Family
ID=12101280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310891A Pending JPH05283427A (ja) | 1991-02-18 | 1991-02-18 | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283427A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0911872A2 (de) * | 1997-10-24 | 1999-04-28 | Lüder, Ernst, Prof. Dr.-Ing. habil. | Verfahren zur Herstellung von Dünnschichttransistoren |
| US6300181B1 (en) | 1998-07-22 | 2001-10-09 | Stmicroelectronics S.R.L. | Process for manufacturing an electronic device including MOS transistors with salicided junctions and non-salicided resistors |
| US6362032B1 (en) | 1999-04-23 | 2002-03-26 | Hyundai Display Technology Inc. | Method for manufacturing fringe field switching mode liquid crystal display |
| US6372535B1 (en) | 1998-02-02 | 2002-04-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| US6713783B1 (en) * | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| KR100495808B1 (ko) * | 1998-09-03 | 2005-09-02 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| KR100537879B1 (ko) * | 1999-04-01 | 2005-12-20 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 |
| KR100612984B1 (ko) * | 1998-01-30 | 2006-10-31 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| JP2008305843A (ja) * | 2007-06-05 | 2008-12-18 | Hitachi Displays Ltd | 半導体装置およびその製造方法 |
| JP2010087086A (ja) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | クロム膜のパターニング方法及びクロム電極 |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
-
1991
- 1991-02-18 JP JP2310891A patent/JPH05283427A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) * | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| EP0911872A3 (de) * | 1997-10-24 | 1999-11-17 | Lüder, Ernst, Prof. Dr.-Ing. habil. | Verfahren zur Herstellung von Dünnschichttransistoren |
| EP0911872A2 (de) * | 1997-10-24 | 1999-04-28 | Lüder, Ernst, Prof. Dr.-Ing. habil. | Verfahren zur Herstellung von Dünnschichttransistoren |
| KR100612984B1 (ko) * | 1998-01-30 | 2006-10-31 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| US6372535B1 (en) | 1998-02-02 | 2002-04-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| US6300181B1 (en) | 1998-07-22 | 2001-10-09 | Stmicroelectronics S.R.L. | Process for manufacturing an electronic device including MOS transistors with salicided junctions and non-salicided resistors |
| US6495383B2 (en) | 1998-09-03 | 2002-12-17 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| KR100495808B1 (ko) * | 1998-09-03 | 2005-09-02 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| KR100537879B1 (ko) * | 1999-04-01 | 2005-12-20 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 |
| US6362032B1 (en) | 1999-04-23 | 2002-03-26 | Hyundai Display Technology Inc. | Method for manufacturing fringe field switching mode liquid crystal display |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
| JP2008305843A (ja) * | 2007-06-05 | 2008-12-18 | Hitachi Displays Ltd | 半導体装置およびその製造方法 |
| JP2010087086A (ja) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | クロム膜のパターニング方法及びクロム電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4624737A (en) | Process for producing thin-film transistor | |
| JPH0828523B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| JPH05283427A (ja) | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 | |
| US6146929A (en) | Method for manufacturing semiconductor device using multiple steps continuously without exposing substrate to the atmosphere | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JPH1140813A (ja) | 半導体素子およびその製造方法並びにドライエッチング後の処理方法 | |
| JP2002246604A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6579749B2 (en) | Fabrication method and fabrication apparatus for thin film transistor | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH04313273A (ja) | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 | |
| JP2000031081A (ja) | 半導体装置の製造方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JP2513664B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2005072443A (ja) | 薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| JP2000091319A (ja) | ドライエッチング方法および薄膜パターン | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| KR940005450B1 (ko) | 경사식각방법 |