KR100495808B1 - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100495808B1 KR100495808B1 KR10-1998-0036232A KR19980036232A KR100495808B1 KR 100495808 B1 KR100495808 B1 KR 100495808B1 KR 19980036232 A KR19980036232 A KR 19980036232A KR 100495808 B1 KR100495808 B1 KR 100495808B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- silicon layer
- etching
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 99
- 239000007789 gas Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000001312 dry etching Methods 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 36
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000001301 oxygen Substances 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910001182 Mo alloy Inorganic materials 0.000 claims abstract description 12
- 238000011065 in-situ storage Methods 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010937 tungsten Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 81
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 17
- 229910052750 molybdenum Inorganic materials 0.000 claims description 17
- 239000011733 molybdenum Substances 0.000 claims description 17
- 239000001307 helium Substances 0.000 abstract description 21
- 229910052734 helium Inorganic materials 0.000 abstract description 21
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000005260 corrosion Methods 0.000 abstract description 9
- 238000004380 ashing Methods 0.000 abstract description 6
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 32
- 239000000460 chlorine Substances 0.000 description 16
- 238000009832 plasma treatment Methods 0.000 description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- -1 corrosion occurred Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910000583 Nd alloy Inorganic materials 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- 238000000859 sublimation Methods 0.000 description 5
- 230000008022 sublimation Effects 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910015275 MoF 6 Inorganic materials 0.000 description 2
- 229910015648 MoOF Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 125000004773 chlorofluoromethyl group Chemical group [H]C(F)(Cl)* 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910000039 hydrogen halide Inorganic materials 0.000 description 2
- 239000012433 hydrogen halide Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- RLCOZMCCEKDUPY-UHFFFAOYSA-H molybdenum hexafluoride Chemical compound F[Mo](F)(F)(F)(F)F RLCOZMCCEKDUPY-UHFFFAOYSA-H 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Abstract
기판 위에 게이트 전극을 형성하고, 게이트 절연막을 덮은 후 비정질 규소층과 도핑된 비정질 규소층을 형성한다. 도핑된 비정질 규소층 위에 몰리브덴과 텅스텐의 합금으로 소스 전극과 드레인 전극을 형성하고 도핑된 비정질 규소층을 건식 식각한다. 도핑된 비정질 규소층을 건식 식각할 때에는 소스 전극과 드레인 전극 또는 소스 전극과 드레인 전극을 형성하는 데 이용된 포토 레지스트 패턴을 마스크로 하여 식각하고, 건식 식각용 기체로는 HCl + CF4를 사용한다. 도핑된 비정질 규소층을 식각한 다음, 인 시튜로 헬륨 플라스마 공정을 실시한다. 이렇게 하면 박막 트랜지스터의 온(on) 상태에서의 전류 특성을 유지하면서 애싱 공정에서 열화된 오프(off) 상태의 전류 특성을 회복할 수 있다. 여기서, 건식 식각용 기체로 HCl + CF4 + O2를 사용하는 경우에는 헬륨 플라스마 공정을 생략하고 박막 트랜지스터의 특성을 향상시킬 수 있다. 또한, 소스 전극과 드레인 전극을 알루미늄 또는 알루미늄 합금인 경우에는 건식 식각후 인 시튜로 산소 플라스마 공정을 실시하여 알루미늄 또는 알루미늄 합금의 부식을 방지할 수 있다.
Description
이 발명은 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다.
최근 평판 표시 장치의 하나로 각광받고 있는 박막 트랜지스터 액정 표시 장치는 수소화된 비정질 규소층을 박막 트랜지스터의 반도체층으로 사용하고, 비정질 규소층과 그 위에 형성되는 소스 및 드레인 전극과의 접촉 저항을 줄이기 위한 저항 접촉층으로 n형으로 고농도 도핑된 비정질 규소층을 사용한다. 에치백형 박막 트랜지스터의 경우 통상 소스 전극과 드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는데, 이 과정에서 소스 전극과 드레인 전극이 함께 깎여 나가는 문제점이 발생한다.
이와 같은 문제점을 해결하기 위하여 소스 전극과 드레인 전극을 형성할 때 사용되는 포토 레지스트 패턴을 마스크로 하여 도핑된 비정질 규소층을 식각하고 포토 레지스트 패턴을 나중에 제거하는 방법이 사용되지만, 이렇게 할 경우 경화된 포토 레지스트 패턴을 제거하는 과정에서 비정질 규소층이 영향을 받아 박막 트랜지스터의 특성이 열화된다는 다른 문제점이 있다.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 액정 표시 장치에 사용되는 박막 트랜지스터의 특성을 향상시키는 것이 그 과제이다.
본 발명에 따른 표시 장치를 제조하기 위해서는 박막 트랜지스터의 저항 접촉층으로 사용되는 도핑된 비정질 규소층을 건식 식각한 후 산소 또는 헬륨 플라스마 공정을 실시한다.
여기서, 건식 식각 마스크로 사용하는 소스 전극과 드레인 전극을 포함하는 데이터 배선이 몰리브덴 또는 몰리브덴 합금인 경우에는 헬륨 플라스마 공정을 실시하고, 데이터 배선이 알루미늄 또는 알루미늄 합금인 경우에는 산소 플라스마를 실시한다.
도핑된 비정질 규소층을 식각한 후에는 진공 상태를 변화시키지 않고 인 시튜(in-situ)로 헬륨(He) 또는 산소 플라스마 처리를 하여 박막 트랜지스터의 특성의 열화를 방지하거나 알루미늄 또는 알루미늄 합금의 부식을 방지한다.
도핑된 비정질 규소층을 건식 식각할 때에는 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및 C2F6 중 적어도 하나의 기체를 사용하는 것이 좋으며, 특히 HCl + CF4 기체를 사용하는 것이 좋다.
또한, 데이터 배선이 몰리브덴 또는 몰리브덴 합금인 경우에는 산소를 추가한 건식 식각용 기체로 HCl + CF4 + O2를 사용하여 박막 트랜지스터의 특성 열화를 방지한다.
도핑된 비정질 규소층은 소스 전극과 드레인 전극 또는 소스 전극과 드레인 전극을 형성하기 위한 포토 레지스트 패턴을 마스크로 하여 식각될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이다.
기판(10) 위에 게이트선(20) 및 그 분지인 게이트 전극(21), 그리고 게이트선(20)의 끝에 형성되어 있는 게이트 패드(22)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(21) 및 게이트 패드(22)는 각각 하층의 크롬막(211, 221)과 상층의 알루미늄-네오디뮴 합금막(212, 222)으로 이루어져 있으며, 게이트 패드 부분의 상층 알루미늄-네오디뮴 합금막(222)은 제거되어 있다. 도면에 도시되지는 않았지만, 게이트선(20) 역시 크롬막과 알루미늄-네오디뮴 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(22)는 외부로부터의 주사 신호를 게이트선(20)으로 전달한다.
게이트 패턴(20, 21, 22) 위에는 게이트 절연층(30)이 형성되어 있으며, 이 게이트 절연층(30)은 게이트 패드(22)의 하층인 크롬막(221)을 노출시키는 접촉 구멍(72)을 가지고 있다. 게이트 전극(21) 상부의 게이트 절연층(30) 위에는 수소화된 비정질 규소(a-Si:H)층(40) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(51, 52)이 게이트 전극(21)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(30) 위에는 또한 세로로 데이터선(60)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(63)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(60)의 분지인 소스 전극(61)이 한 쪽 도핑된 비정질 규소층(51) 위에 형성되어 있으며, 소스 전극(61)의 맞은 편에 위치한 도핑된 비정질 규소층(52) 위에는 드레인 전극(62)이 형성되어 있다. 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)를 포함하는 데이터 패턴은 몰리브덴-텅스텐 합금막으로 이루어져 있다.
데이터 패턴(60, 61, 62, 63) 및 이 데이터 패턴으로 가려지지 않은 비정질 규소층(50) 위에는 보호막(70)이 형성되어 있으며, 이 보호막(70)에는 게이트 패드(22)의 하층 크롬막(221), 드레인 전극(62), 데이터 패드(63)를 노출시키는 접촉 구멍(72, 71, 73)이 각각 형성되어 있다.
마지막으로, 보호막(70) 위에는 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있으며 ITO로 만들어진 화소 전극(80)이 형성되어 있으며, 노출된 게이트 패드(22)의 하층 크롬막(221)과 접속되어 외부로부터의 신호를 게이트선(20)에 전달하는 게이트 패드용 ITO 전극(81), 데이터 패드(63)와 접속되어 외부로부터의 신호를 데이터선(60)에 전달하는 데이터 패드용 ITO 전극(82)이 형성되어 있다.
이제 도 1 내지 도 4에 나타난 바와 같은 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다. 도면 번호에서 첨자 a, b, c는 각각 박막 트랜지스터 부분과 게이트 패드 및 데이터 패드 부분을 나타낸다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
먼저, 도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(10) 위에 크롬과 알루미늄-네오디뮴 합금(Al-Nd)을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(도시하지 않음), 게이트 전극(21) 및 게이트 패드(22)를 포함하는 이중막으로 이루어진 게이트 패턴을 형성한다.
게이트 패턴은 몰리브덴, 몰리브덴-텅스텐 합금 등으로 형성할 수도 있으며, 알루미늄 또는 알루미늄 합금 중 하나의 물질과 몰리브덴 또는 몰리브덴-텅스텐 합금 중 하나의 물질로 이루어진 이중막 또는 크롬과 알루미늄의 이중막으로 형성할 수도 있다.
도 6a에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연층(30), 수소화된 비정질 규소층(40) 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층(50)을 차례로 적층한 후, 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 제2 마스크를 이용하여 사진 식각한다. 이 때 게이트 절연층(30)은 전면에 걸쳐 형성되므로 도 6b 및 도 6c에 나타난 바와 같이, 게이트 패드부와 데이터 패드부도 게이트 절연층(30)으로 덮이게 된다.
도 7a 내지 도 7c에 도시한 바와 같이, 도핑된 비정질 규소층(50) 위에 몰리브덴 또는 몰리브덴-텅스텐 합금 등의 금속막을 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(도시하지 않음), 소스 전극(61) 및 드레인 전극(62), 데이터 패드(63)를 포함하는 데이터 패턴을 형성한다.
데이터 패턴은 크롬, 탄탈륨, 알루미늄, 알루미늄 합금 등 여러 가지 다양한 도전 물질로 이루어질 수 있으며, 크롬과 몰리브덴 또는 몰리브덴 합금 중 하나를 조합한 이중막으로 형성할 수도 있다.
이어 소스/드레인 전극(61, 62)을 마스크로 삼아 노출된 도핑된 비정질 규소층(50)을 플라스마 건식 식각하여 게이트 전극(21)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(51, 52) 사이의 비정질 규소층(40)을 노출시킨다.
이때, 데이터 패턴을 알루미늄 또는 알루미늄 합금을 이용하여 형성할 경우, 노출되는 게이트 절연막(30)과 데이터 패턴(60, 61, 62, 63)에 대한 도핑된 비정질 규소층(50)의 식각 선택비가 우수하고 도핑된 비정질 규소(50)와 비정질 규소층(400)에 대한 식각 속도를 제어하기 위해서는 불소화 기체(SF6, CF4 등)와 염소화 기체(HCl, Cl2 등)의 혼합 기체를 사용한다. 그러나, 이와 같은 기체, 특히 염소화 기체를 사용하는 경우, 도핑된 비정질 규소층을 식각할 때 알루미늄 또는 알루미늄 합금의 표면이 드러나므로 하여 불소화 기체 또는 염소화 기체가 잔류하거나 접촉하여 알루미늄 또는 알루미늄 합금을 부식시키기 때문에 배선의 단선될 가능성이 높아진다. 이러한 문제점을 개선하기 위하여 산소(O2) 플라스마 공정을 적용하는 것이 좋다.
도 9는 건식 식각용 기체에 대한 알루미늄 또는 알루미늄 합금으로 이루어진 배선의 부식을 나타낸 도표이다.
도 9에서 보는 바와 같이, 건식 식각용 기체로 Cl2+SF6, HCl+SF6, HCl+CF4만을 적용하는 경우에는 부식이 발생하는 것으로 나타났으며, 건식 식각용 기체로 Cl2+SF6을 사용하고 산소 플라스마를 적용한 결과 부식이 발생하지 않는 것으로 나타났다.
이러한 결과를 통하여, 불소화 기체 또는 염소화 기체를 건식 식각용 기체를 사용하는 경우, 산소 플라스마 공정을 실시하여 알루미늄 또는 알루미늄 합금이 부식되는 것을 방지할 수 있다.
도 10 및 도 11은 산소 플라스마 공정을 실시한 경우의 박막 트랜지스터의 전압-전류 특성을 도시한 그래프이다. 여기서, 산소 플라스마 적용시의 전력은 각각 500, 800, 1000 watts였으며, 압력은 각각 400, 600, 800, 1000 mTorr이다.
도 10 및 도 11에 나타난 바와 같이, 산소 플라스마 처리를 한 경우 오프 전류(Ioff)는 0.2 pA 이하이고, 온 전류는 2.0~2.2 μm 사이에서 측정되었으며, 항복 전압(Vth)은 3~3.7 V 사이에서 측정되었으며, 기울기는 99~101 범위에서 측정되었다.
따라서, 도 9 내지 도 11의 결과를 통하여 산소 플라스마 처리를 적용한 결과 알루미늄 또는 알루미늄 합금으로 이루어진 배선의 부식을 방지하여 배선의 단선되는 것을 막을 수 있으며, 박막 트랜지스터의 특성이 열화되지 않는 조건에서 양호하게 측정되었다.
이렇게, 데이터 패턴을 마스크로 하여 도핑된 비정질 규소층을 식각하고 건식 식각시 알루미늄 또는 알루미늄 합금의 부식을 방지하기 위하여 산소 플라스마를 적용하는 방법은 평면 구동 방식을 적용하는 액정 표시 장치, 즉 두 기판 중 하나의 기판에 형성된 공통 전극 및 화소 전극을 이용하여 액정을 구동하는 액정 표시 장치의 제조 방법에도 동일하게 적용된다. 또한, 알루미늄 또는 알루미늄 합금을 포함하는 이중막으로 데이터 패턴을 형성하는 경우에도 동일하게 적용할 수 있다. 여기서, 산소(O2) 플라스마 공정은 인 시튜(in-situ)로 실시한다.
또한, 데이터 패턴을 몰리브덴 또는 몰리브덴-텅스텐 합금을 이용하여 형성할 경우, 도핑된 비정질 규소층(50)을 식각하기 위한 건식 식각용 기체는 몰리브덴이나 몰리브덴-텅스텐 합금막을 쉽사리 식각시키므로 이의 식각비가 100(Å/min) 이하가 되도록 식각용 기체를 선택하여야 한다. 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및 C2F6 중 적어도 하나의 기체가 이에 적합하며 특히, CF4 + HCl 기체를 이용하는 것이 좋다.
도 12는 상압(1atm)에서 내화성 금속 할로겐화물(refractory metal halide)의 휘발 및 승화 온도를 나타낸 도표이고, 도 13은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 건식 식각용 기체에 대한 몰리브덴-텅스텐 합금의 식각비를 도시한 도표이다. 도 12에서 s로 표시된 것은 승화 온도를 나타낸다.
소스/드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는 공정에서는 도핑된 수소화 비정질 규소(n+ a-Si:H)와 수소화 비정질 규소(intrinsic a-Si:H)에 대한 충분한 식각 속도를 확보하면서, 비정질 규소층의 하부막인 질화 규소 등으로 된 게이트 절연막과의 충분한 선택비를 갖게 하기 위해서는 불소화 기체(SF6, CF4 등)와 염소화 기체(HCl, Cl2 등)의 혼합 기체를 사용하여야 한다. 그러나, 도 12에 나타난 바와 같이, 내화학성 금속인 몰리브덴이나 텅스텐의 할로겐 화합물(WF6, WCl6, MoF6, MoCl5) 또는 산화 할로겐 화합물(WOF4, WOCl4, MoOF4, MoOCl4)의 휘발 온도나 승화 온도가 낮아 비정질 규소가 식각되는 동안 상당량의 몰리브덴-텅스텐 합금막이 동시에 식각되어 식각량의 모니터링이 불가능하고 식각 챔버를 오염시켜 이물질(particle)이 발생하는 등의 현상이 발생한다. 한편, 할로겐화 규소(SiF4, SiCl4)의 휘발 온도는 -85도와 60도로 매우 낮으며, 할로겐화 알루미늄(AlF3, AlCl3)의 경우는 승화 온도가 1290도와 180도로 높다.
도 13에서 보는 바와 같이, 건식 식각용 기체를 HCl + SF6으로 사용하는 경우에는 200~610(Å/min) 정도의 식각비로 데이터 패턴(61, 62)의 몰리브덴 합금이 다량으로 식각되었으며, Cl2 + SF6을 사용하는 경우에는 150~320 Å/m 정도의 식각비를 나타내었다.
수소화 비정질 규소는 불소(F)와 염소(Cl) 플라스마 공정에서 모두 휘발성이 높은 물질을 형성할 수 있으나, 도 12에 나타난 바와 같이, 몰리브덴-텅스텐 합금의 경우는 상압에서 불소화물(MoF6, MoOF4, WF6, WOF4)의 휘발 온도는 낮지만, 염소화물(MoCl5, MoOCl4, WCl6, WOCl4)의 휘발 온도는 상대적으로 높아 주로 불소 화합물(특히 SF6)을 이용한 플라스마 공정에서 취약한 것을 알 수 있다. 또한 도 13에서 나타난 바와 같이, 몰리브덴-텅스텐 합금에서 텅스텐 함량이 증가할 때 식각량이 다소 증가하는 경향을 보이는데, 이는 불소화 텅스텐(WF6)의 휘발 온도가 불소화 몰리브덴(MoF6)의 그것보다 낮아 텅스텐의 함량이 증가할 때 식각 속도가 증가하리라는 일반적인 예상과도 일치한다. 상대적으로 SF6 + Cl2 기체를 사용한 경우에 비해 SF6 + HCl 기체를 사용한 경우 식각량이 다소 작은데 이는 Cl2에 비해 HCl 기체가 Cl 이온 생성도가 낮기 때문이다. 그러나, SF6 기체를 불소 이온의 소스로 사용하는 경우는 중합(polymerization)이 잘 이루어지지 않아 어느 경우에나 몰리브덴-텅스텐 합금이 많이 식각되는 결과를 나타내고 있다.
한편, CF4 + HCl 기체를 사용하는 경우 몰리브덴-텅스텐 합금의 식각량을 줄일 수 있다. 도 14는 CF4 + HCl 기체를 사용한 경우의 몰리브덴-텅스텐 합금의 식각비를 나타낸 그래프이다. 이 때의 식각 조건은 80파스칼의 압력과 800와트의 전력, CF4 + HCl 기체의 유량은 500 sccm이다.
도 14에서 보는 바와 같이, 건식 식각용 기체를 HCl + CF4로 사용하는 경우에는 15~80(Å/min) 정도의 식각비로 데이터 패턴(61, 62)의 몰리브덴 합금이 식각되었다.
이러한 결과를 도 13과 비교하면, HCl + SF6 또는 Cl2 + SF6을 사용하는 경우보다 아주 적은 양이 식각됨을 알 수 있다. 이는 HCl 기체의 H가 몰리브덴-텅스텐 합금의 주요 식각 성분인 불소의 농도를 감소시킴과 동시에 식각 표면에 불소화 탄소 중합체막[ -(CF)n - ]을 흡착시키는 중합 효과를 강화시켜 식각 속도를 감소시킨 것이다. 또한, 일반적으로 CF4를 사용한 경우는 SF6 기체를 사용한 경우에 비해 식각 속도가 느리다. 이는 같은 이온화 조건에서 CF4 기체에 비해 SF6 기체가 더 많은 자유 불소 이온을 생성하여 동일한 조건에서 불소 이온의 농도에 차이가 나는 것이 원인이라고 생각된다. 특히 HCl 기체와 혼합되는 경우 불소화 탄소 중합체막(fluorocarbon polymer film)의 생성이 강화되어 순 식각비가 낮아지고 높은 불소 대 탄소 비(F/C)에서 식각이 일어나는 몰리브덴-텅스텐 합금의 경우 식각비가 급격히 줄어든다. 따라서 CF4 + HCl 기체를 사용하는 경우 몰리브덴-텅스텐 합금의 식각량을 현저히 줄일 수 있다.
도 15 내지 도 17은 도 13에서와 같이 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 건식 식각하는 경우, 압력, 전력, 유량에 따른 식각비와 균일도(uniformity)를 나타낸 것이다.
도 15는 압력을 변화시켜 가면서 식각량과 균일도를 측정한 그래프인데, 압력이 증가함에 따라 식각량이 조금씩 늘고, 800mTorr의 압력에서는 균일도는 크게 증가하는 것을 알 수 있다.
도 16에 나타난 바와 같이, 전력을 증가시키는 경우에도 식각량은 조금씩 늘어나고, 1000와트의 전력을 사용한 경우 균일도가 가장 좋은 것으로 나타났다.
도 17에 나타난 바와 같이, CF4 + HCl 기체의 유량을 높일 경우는 균일도는 증가하며, 유량이 600sccm에서 식각량은 최대가 되는 것으로 나타났다.
위와 같은 결과로부터 CF4 + HCl 기체를 사용하는 조건에서는 데이터 배선으로 몰리브덴-텅스텐 합금을 적용하여도 도핑된 비정질 규소를 식각하는 동안 마스크로 사용되는 몰리브덴-텅스텐 합금막의 식각량을 50Å 이하로 유지할 수 있다.
도 18은 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 식각한 박막 트랜지스터의 특성을 측정한 그래프이다. -5V의 게이트 전압에서 오프(off) 전류는 10pA 이상을 나타내고 20V의 게이트 전압에서 온(on) 전류는 4μA 이상의 값을 각각 보이고 있다. 결과적으로 온 상태의 전류 특성은 양호하지만, 오프 상태의 전류 특성은 만족스런 결과를 얻지 못한다. 그러나 보호막을 증착하기 전 수소 플라스마 공정을 실시하는 경우 오프 상태의 전류 특성을 회복할 수 있다. 이는 도핑된 비정질 규소층을 식각한 후 채널부 표면에 몰리브덴이나 텅스텐 금속의 이온 확산과 실리사이드(silicide) 형성이나 금속 식각 부산물의 재증착 등으로 전도성이 있는 층이 수 내지 수십 Å 이내로 형성되었다가 수소 플라스마 공정을 실시할 때 제거되거나 희석되어 채널부의 계면 특성이 향상된 것으로 추정된다.
보호막을 증착하기 전 인 시튜(in-situ)로 헬륨(He) 플라스마 공정을 실시하는 경우 더 좋은 결과를 얻을 수 있다.
도 19는 헬륨 플라스마 공정을 실시한 경우의 박막 트랜지스터의 전압-전류 특성을 도시한 그래프이다. 도 19에 나타난 바와 같이, 헬륨 플라스마 처리를 한 경우 수소 플라스마 처리를 한 경우와 동일한 정도의 Ioff 개선 효과를 얻을 수 있는 것을 알 수 있다. 즉, Ioff 전류가 1pA 이하로 낮아졌다. 뿐만 아니라, 헬륨 플라스마 처리를 한 경우 수소 플라스마 처리를 한 경우에 발생하는 Ion 특성의 저하가 나타나지 않았다. 이는 HCl + CF4 기체를 사용하는 조건이 다량의 탄소 중합체를 형성시키면서 금속 배선을 보호하고 불소 라디칼을 이용하여 규소막을 식각하는 조건이기 때문에 효과적으로 중합체를 제거할 수 있어야 박막 트랜지스터의 특성 저하 현상을 방지할 수 있다. 이를 위해서는 식각시 단단해진 중합체를 약화시킨 후 세정 공정과 열처리(annealing) 공정을 통해 제거해야 한다. 도 19에 나타난 결과는 이러한 사실을 입증해주는 것이며 도 20은 HCl + CF4 기체를 사용한 식각 조건에서 식각 직후 확인된 화합물의 종류와 양을 나타낸 것이다. 도 20에서 알 수 있듯이 Mo 이온이 가장 많은 양을 차지하고, MoO, MoH, MoC 등의 화합물이 검출된다. 이러한 화합물들이 생성 휘발되면서 배선을 보호하는 역할을 하여 식각량이 줄어들며 또한 이러한 화합물들이 박막 트랜지스터의 특성 저하 현상을 유발한다.
앞에서 언급한 방법, 즉 수소 또는 헬륨 플라스마 처리 방법은 건식 식각 공정을 실시한 후 박막 트랜지스터의 특성 저하 현상을 방지하기 위하여 2차로 실시되는 공정이다. 그러나, 건식 식각 공정만으로 박막 트랜지스터의 특성 저하 현상을 방지할 수 있으며, 이때 건식 식각용 기체는 클로린 계열의 기체와 플로린 계열의 기체와 산소를 혼합한 기체이며, 더욱 바람직하게는 HCl + CF4 + O2 기체를 이용한다. 이에 대하여 상세하게 설명하기로 한다.
도 21 및 도 22는 HCl + CF4 기체를 사용하여 도핑된 비정질 규소층을 건식 식각하는 공정을 반복적으로 진행한 경우 몰리브덴-텅스텐 합금의 식각량과 비정질 규소층의 식각비를 나타낸 그래프이다. 도 21은 도 22의 경우보다 높은 압력에서 실시한 결과이다.
여기서, 가로축은 건식 식각을 진행한 횟수를 표시한 것으로 15번 측정한 것을 나타낸 것이며, 세로축의 우측은 비정질 규소층의 식각비이고, 세로축의 좌측은 몰리브덴-텅스텐 합금의 식각량은 저항으로 표시한 것이다.
도 21 및 도 22에서 보는 바와 같이, 건식 식각을 반복적으로 여러 번 진행함에 따라 비정질 규소층의 식각비는 감소하였으며, 몰리브덴-텅스텐 합금의 식각량은 저항이 감소하는 것으로 나타남으로써 낮아지는 것으로 판단된다. 이것은 건식 식각이 진행될 때 중합체(polymer)들이 다량으로 형성됨과 동시에 몰리브덴을 포함하는 화합물들이 형성되는데, 원활하게 배기되지 못하고 식각용 챔버 내에 잔류하여 식각을 비정질 규소층이 식각되는 것을 방해하기 때문이다. 또한, 이때 금속 식각 부산물의 재증착 등으로 전도성을 가지는 막이 형성되기 때문이다. 도 22에서 보는 바와 같이, 압력을 낮추면, 높은 압력의 경우보다 중합체들이 배출이 원활하게 이루어져 비정질 규소층의 식각비가 700 Å/min 이상으로 도 21의 경우보다 개선된 것으로 나타났다. 그러나, 여전히 낮은 압력의 조건에서도 몰리브덴을 포함하는 화합물은 제거되지 않아 박막 트랜지스터의 Ioff 특성은 개선되지 않았다. 이를 개선하기 위하여 HCl + CF4 기체에 산소를 추가하였다.
도 23 내지 도 26은 HCl + CF4 기체에 산소를 추가한 경우에 비정질 규소층과 몰리브덴-텅스텐 합금의 식각량을 측정한 그래프 및 도표이다. 도 23 및 도 24는 HCl이 200 sccm, CF4가 50 sccm인 경우이고, 도 25 및 도 26은 HCl이 200 sccm, CF4가 200 sccm인 경우이다. 여기서, 모두 압력은 400 mTorr, 전력은 800 와트 및 시간은 60 sec이고, 산소량은 0~100 sccm의 범위에서 20, 50, 100 sccm 인 경우에 각각 식각비와 식각량을 측정하였다.
우선, 도 23 및 도 24에서 보는 바와 같이, 산소의 양이 20 sccm인 경우에 598 및 650 Å/min으로 비슷하게 나타났으며, 50 및 100 sccm으로 증가시키는 경우에는 비정질 규소층 및 몰리브덴-텅스텐 합금의 식각비가 서로 큰 차이를 보이며, 식각 선택비가 증가하는 것으로 나타났다. 여기서, 식각비가 음의 값으로 나타나는 것은 다량의 중합체가 형성된다는 것을 알 수 있다. 이를 통하여 산소 기체의 양이 증가하면 비정질 규소와 몰리브덴-텅스텐 합금의 식각 선택비가 향상된다는 것을 알 수 있다.
다음, 도 25 및 도 26에서 보는 바와 같이, CF4 기체를 200 sccm으로 증가시키는 경우에도 비정질 규소와 몰리브덴-텅스텐 합금의 식각 선택비가 향상된다는 것을 알 수 있으며, 산소의 양을 증가시키는 경우에는 몰리브덴-텅스텐의 식각량이 증가하다가 감소하는 것으로 나타났다. 산소의 양이 100 sccm인 경우에는 다량의 중합체가 형성된다는 것을 알 수 있다.
결국, 산소의 양을 100 sccm 이하의 범위에서 첨가하고 CF4 기체의 양을 조절하면 비정질 규소와 몰리브덴 또는 몰리브덴-텅스텐 합금의 양호한 식각 선택비를 얻을 수 있음을 알 수 있다.
도 27 및 도 28은 HCl + CF4 + O2를 건식 식각용 기체로 사용한 경우에 박막 트랜지스터의 특성을 도시한 그래프이다. 여기서 압력은 400 mTorr이고, 전력은 800 와트이고, HCl은 200 sccm이고, CF4는 200 sccm, O2는 100 sccm 이하이며, 시간은 80 sec인 조건에서 실시하였다.
도 27 및 도 28에서 보는 바와 같이, 헬륨 플라스마 처리 및 산소를 첨가하지 않은 경우에는 Ioff 특성이 가장 나쁘게 측정되었으며, Ioff 특성은 산소를 첨가한 경우에 가장 양호하게 측정되었다. Ion 특성도 산소를 첨가한 경우에 양호하게 측정되었으며, 문턱 전압도 가장 높게 측정되었다.
도 29는 HCl + CF4 + O2 기체를 사용하여 도핑된 비정질 규소층을 건식 식각하는 공정을 반복적으로 진행한 경우 몰리브덴-텅스텐 합금의 식각량과 비정질 규소층의 식각비를 나타낸 그래프이다.
여기서, 가로축은 건식 식각을 진행한 횟수를 표시한 것으로 15번 측정한 것을 나타낸 것이며, 세로축의 우측은 비정질 규소층의 식각비이고, 세로축의 좌측은 몰리브덴-텅스텐 합금의 식각량은 저항으로 표시한 것이다.
도 29에서 보는 바와 같이, HCl + CF4 + O2 기체를 이용하여 건식 식각을 이용하는 경우에는 매번 각각 다르게 몰리브덴-텅스텐 합금의 저항 및 비정질 규소의 식각비가 측정되었다. 이는 도 21 및 22와 매우 다르다는 것을 알 수 있다.
이러한 결과는 통하여 HCl + CF4 + O2 기체를 이용하여 건식 식각을 실시하는 경우에는 추가적인 플라스마 처리 없이 한 번의 건식 식각 공정으로 박막 트랜지스터의 특성을 향상시킬 수 있다. 또한, 반복적으로 공정 횟수가 증가할수록 발생하는 비정질 규소의 식각비 및 몰리브덴 또는 몰리브덴 합금의 식각량 감소를 방지할 수 있다.
다음으로, 도 8a 내지 도 8c에 도시한 바와 같이, 보호막(70)을 적층한 후 제4 마스크를 이용하여 절연막(30)과 함께 사진 식각하여, 드레인 전극(620)을 노출시키는 접촉 구멍(71)을 형성하고, 게이트 패드(22)와 데이터 패드(63)도 역시 노출시킨다. 이 때, 게이트 패드(22)의 상층 알루미늄-네오디뮴 합금막(222)은 패드용 물질로서 적당하지 않으므로 함께 제거하고, 하층의 크롬막(221)을 노출시킨다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이, ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(71)을 통하여 드레인 전극(62)과 접속되는 화소 전극(80)을 형성하고, 게이트 패드(221) 및 데이터 패드(63)와 각각 접속되는 게이트 패드용 ITO 전극(81) 및 데이터 패드용 ITO 전극(82)을 형성한다.
만약, 게이트 패드(22)의 상층으로 몰리브덴 합금막을 사용하면 게이트 패드의 상층을 제거할 필요는 없다.
본 발명의 제1 실시예에서와는 달리 포토 레지스트 패턴을 마스크로 도핑된 비정질 규소층을 식각하고, 포토 레지스트 패턴을 제거한 후 헬륨 플라스마 공정을 실시할 수도 있다. 본 발명의 제2 실시예에서는 이와 같은 제조 방법을 제시한다.
도 30은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도이다.
본 발명의 제2 실시예에서는 도 30에서 보는 바와 같이, 포토 레지스트(900)를 마스크로 하여 습식 식각 방법을 통하여 몰리브덴 합금으로 이루어진 금속층을 패터닝하여 데이터 패턴(610, 620)을 형성하였다. 이어, 데이터 패턴(610, 620)이 식각되는 것을 방지하기 위하여 포토 레지스트(900)를 제거하지 않은 상태에서, 이를 마스크로 하여 도핑된 비정질 규소층(500)을 식각하였으며, 건식 식각용 기체로는 HCl + SF6을 사용하였다.
여기서, 포토 레지스트(900)를 제거하지 않았으므로 소스/드레인 전극(610, 620)의 몰리브덴 합금은 식각되지 않지만, 양쪽으로 분리되어 있는 소스/드레인 전극(610, 620)의 사이 측면은 일부 식각되어 소스/드레인 전극(610, 620)과 그 아래층의 도핑된 비정질 규소층 사이가 직선형이 아닌 계단형으로 패턴이 형성된다.
이러한 제조 방법에서는 건식 식각에서 경화되어 있는 포토 레지스트(900)를 제거하기 위해 산소(O2) 기체를 이용한 애싱(ashing) 공정을 추가하였고 애싱 공정 이후 인 시튜(in-situ)로 헬륨(He) 플라스마 공정을 실시한다.
도 31은 도핑된 비정질 규소층의 식각량을 비교해 보기 위해 여러 가지 조건을 이용해 실험한 결과를 나타낸 도표이고, 도 32는 도 31과 같은 조건으로 형성한 박막 트랜지스터의 EDS(electric data system) 테스트 결과를 나타낸다. EDS 테스트는 패널 제조 후 전기적 특성, 즉, TFT의 특성 중 Ioff, Ion, Vth, Gradient, 저항, 정전 용량 등을 TEG(test element group) 부위에서 측정하여 패널의 특성 및 성능을 평가하는 것을 말하며, 이 때 Ioff는 -5V의 게이트 전압과 10V의 소스/드레인 전압을 인가하였을 때 드레인에 흐르는 전류량을 말하며 작을수록 유리하고, Ion은 20V의 게이트 전압과 10V의 소스/드레인 전압을 인가하였을 때 드레인에 흐르는 전류량을 말하며 이는 클수록 유리하다. Vth는 문턱 전압이며 Gradient는 문턱 전압을 구하는 직선의 기울기를 말한다. 이러한 값들을 근거로 전자의 이동도를 계산할 수 있으며, 도 33은 이를 나타낸 도표이다.
도 31에 나타난 바와 같이, 조건 1은 데이터 패턴 위의 포토 레지스트를 먼저 제거한 후 도핑된 비정질 규소층을 식각하고 헬륨 플라스마 공정을 실시한 경우이며 이 때 도핑된 비정질 규소층은 1,283Å이 식각되었다. 조건 2와 조건 3은 조건 1과 유사하게 먼저 포토 레지스트를 제거한 후 CF4 + Cl2 기체를 사용하여 도핑된 비정질 규소층을 식각한 후, 애싱에 의해 박막 트랜지스터의 특성이 변화하는 것을 알아보기 위하여 애싱 처리를 하거나(조건 2), 애싱 후 인 시튜(in-situ) 헬륨 플라스마 처리를 한 것이다(조건 3). 두 가지 경우 모두 도핑된 비정질 규소층의 식각량은 1,289Å으로 나타났다.
조건 4 내지 조건 6은 모두 데이터 패턴을 형성하기 위해 형성한 포토 레지스트 패턴을 남겨둔 채로 이 포토 레지스트 패턴을 마스크로 도핑된 비정질 규소층을 식각한 경우이다. 조건 4의 경우는 도핑된 비정질 규소층을 식각하고 헬륨 플라스마 공정은 실시하지 않은 채로 산소 기체를 이용한 애싱 공정을 진행한 경우로서 이 때 도핑된 비정질 규소층은 1,154 - 1,167Å 정도 식각되었다. 조건 5의 경우는 CF4 + Cl2 기체를 사용하여 도핑된 비정질 규소층을 식각하고, 애싱을 한 후 수소 플라스마 공정을 실시한 경우로서 도핑된 비정질 규소층의 식각량은 1,166Å으로 측정되었다. 마지막으로, CF4 + Cl2 기체를 이용하여 도핑된 비정질 규소층을 식각한 후 산소 기체를 이용하여 애싱하고 인 시튜(in-situ)로 헬륨 플라스마 처리를 한 조건 6의 경우는 1,114 - 1,211Å 정도의 도핑된 비정질 규소층이 식각된 것으로 나타났다.
다음으로, 도 32에 나타난 EDS 테스트 결과를 보면, 오프 상태의 전류는 조선 4를 제외하고는 모두 1pA 이하의 결과를 나타낸다. 온 상태의 전류는 인 시튜 헬륨 플라스마 공정을 실시한 조건 6의 경우 4μA로 가장 좋은 결과를 나타낸다. 문턱 전압은 헬륨 플라스마 공정을 실시한 조건 3과 조건 6의 경우가 2.48 내지 2.59 정도로 다른 경우에 비해 상대적으로 낮으며, 문턱 전압을 구하는 직선의 기울기인 Gradient는 조건 1에서 조건 6으로 가면서 점차적으로 증가한다. 접촉 저항은 포토 레지스트를 먼저 제거한 조건 1 내지 3의 경우가 포토 레지스트를 마스크로 도핑된 비정질 규소층을 식각한 조건 4 내지 6의 경우에 비해 낮다. 소스/드레인 배선 저항은 반대로 포토 레지스트를 마스크로 도핑된 비정질 규소층을 식각한 조건 4 내지 6의 경우가 포토 레지스트를 먼저 제거한 조건 1 내지 3의 경우에 비해 낮다.
도 32에 나타난 바와 같은 EDS 테스트 결과를 근거로 전자의 이동도를 계산할 수 있다. 전자의 이동도는 다음과 같은 식으로 나타난다.
Mobility(μfe) = (2 * (Grad)2 * L)/(W * Cj)
여기서 L과 W는 각각 박막 트랜지스터의 채널의 길이와 폭을 나타낸다. 도 21에 나타난 바와 같이, 세정 후 조사(after cleaning inspection)에서 측정한 게이트 배선의 폭(critical dimension)은 조건 1 내지 조건 3의 경우 9.231μm이며, 조건 4 내지 조건 6의 경우 9.095μm이고 데이터 배선의 폭은 8.847μm이다. Cj는 단위면적 당 정전 용량을 나타낸다. 설계에 따른 채널의 폭과 길이는 각각 14μm과 3.5μm이며, 실제로 측정한 채널의 폭과 길이는 조건 1 내지 조건 3의 경우 각각 12.847μm과 4.653μm이며, 조건 4 내지 조건 6의 경우 각각 12.870μm과 4.630μm이다.
이와 같은 데이터와 위의 전자 이동도의 계산식을 이용해 조건 1 내지 조건 6의 전자 이동도를 각각 계산해 보면, 도 33에 나타난 바와 같이, 조건 6의 경우 0.937 - 0.961로 가장 크게 나타나는 것을 알 수 있다. 이는 측정값을 이용해 계산한 것이므로 오차가 발생할 수 있으나, 앞서의 실험 결과와도 유사한 결과를 나타낸다.
이와 같이, 데이터 패턴 또는 데이터 패턴을 형성하기 위한 포토 레지스트 패턴을 마스크로 하여 도핑된 비정질 규소층을 건식 식각한 후 인 시튜 헬륨 플라스마 공정을 실시하게 되면 박막 트랜지스터의 온 상태에서의 전류 특성을 유지하면서 오프 상태의 전류 특성 저하를 막을 수 있다. 또한, 건식 식각용 기체로 HCl + CF4 + O2를 이용하면 추가적인 플라스마 처리 없이 한 번의 건식 식각 공정으로 박막 트랜지스터의 특성을 향상시킬 수 있으며, 반복적으로 식각 공정을 실시하더라고 비정질 규소의 식각비 및 몰리브덴 또는 몰리브덴 합금의 식각량의 감소를 방지할 수 있다. 또한, 산소 플라스마 공정을 실시하게 되면 알루미늄 또는 알루미늄 합금으로 이루어진 배선의 부식을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이고,
도 5a 내지 도 8c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이고,
도 9는 건식 식각용 기체에 대한 알루미늄 배선의 부식 유무를 나타낸 도표이고,
도 10 및 도 11은 산소 플라스마 조건에서 전력과 압력에 따른 박막 트랜지스터의 특성을 도시한 그래프이고,
도 12는 상압에서 내화성 금속 할로겐화물의 휘발 및 승화 온도를 나타낸 도표이고,
도 13은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이고,
도 14는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 다른 건식 식각용 기체에 대한 MoW의 식각비를 도시한 그래프이고,
도 15 내지 도 17은 각각 압력, 전력, 유량을 변화시켜 가면서 측정한 MoW의 식각비와 균일도를 도시한 그래프이고,
도 18은 수소 플라스마 처리 전후의 박막 트랜지스터의 특성을 도시한 그래프이고,
도 19는 헬륨 플라스마 처리 후의 박막 트랜지스터의 특성을 도시한 그래프이고,
도 20은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 과정에서 검출되는 이온의 종류와 양을 도시한 그래프이고,
도 21 및 도 22는 HCl + CF4 기체를 사용하여 도핑된 비정질 규소층을 건식 식각하는 공정을 반복적으로 진행한 경우 몰리브덴-텅스텐 합금의 식각량과 비정질 규소층의 식각비를 나타낸 그래프이고,
도 23 내지 도 26은 HCl + CF4 기체에 산소를 추가한 경우에 비정질 규소층과 몰리브덴-텅스텐 합금의 식각량을 측정한 그래프 및 도표이고,
도 27 및 도 28은 HCl + CF4 + O2를 건식 식각용 기체로 사용한 경우에 박막 트랜지스터의 특성을 도시한 그래프이고,
도 29는 HCl + CF4 + O2 기체를 사용한 몰리브덴-텅스텐 합금의 식각량과 비정질 규소층의 식각비를 나타낸 그래프이고,
도 30은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 과정을 나타내는 단면도이고,
도 31은 본 발명의 제2 실시예에 따른 제조 방법과 그에 따른 도핑된 비정질 규소층의 식각량을 나타내는 도표이고,
도 32는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 EDS 테스트 결과를 나타내는 도표이고,
도 33은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 전자 이동도를 계산한 도표이다.
Claims (10)
- 기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,상기 도핑된 비정질 규소층 위에 상기 비정질 규소층을 중심으로 양쪽으로 소스 전극과 드레인 전극을 형성하는 단계,상기 도핑된 비정질 규소층을 건식 식각하는 단계,산소 플라스마 공정을 실시하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 산소 플라스마 공정은 상기 건식 식각 단계 이후 인 시튜로 실시하는 박막 트랜지스터의 제조 방법.
- 제2항에서,상기 소스 및 드레인 전극은 알루미늄 또는 알루미늄 합금의 단일막 또는 이들을 포함하는 이중막으로 형성하는 박막 트랜지스터의 제조 방법.
- 제3항에서,상기 산소 플라스마를 실시하는 단계에서의 압력은 1000 mTorr 이하인 박막 트랜지스터의 제조 방법.
- 제4항에서,상기 산소 플라스마를 실시하는 단계에서의 전력은 1000 와트 이하인 박막 트랜지스터의 제조 방법.
- 제5항에서,상기 건식 식각 단계에서 식각용 기체로는 CF4 + HCl를 사용하는 박막 트랜지스터의 제조 방법.
- 기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,상기 도핑된 비정질 규소층 위에 소스 전극과 드레인 전극을 형성하는 단계,상기 소스 전극과 드레인 전극을 마스크로 하여 상기 도핑된 비정질 규소층을 HCl + CF4 + O2 기체를 이용하여 건식 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제7항에서,상기 소스 및 드레인 전극은 몰리브덴 또는 몰리브덴과 텅스텐의 합금의 단일막 또는 이를 포함하는 이중막으로 형성하는 박막 트랜지스터의 제조 방법.
- 제7항에서,상기 O2의 유량은 상기 CF4의 유량의 1/5 이하인 박막 트랜지스터의 제조 방법.
- 제7항에서,상기 O2의 유량은 100 sccm 이하인 박막 트랜지스터의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0036232A KR100495808B1 (ko) | 1998-09-03 | 1998-09-03 | 박막 트랜지스터의 제조 방법 |
| TW088101460A TW420876B (en) | 1998-09-03 | 1999-01-29 | Manufacturing method of a thin film transistor |
| JP11023336A JPH11274514A (ja) | 1998-01-30 | 1999-02-01 | 薄膜トランジスタの製造方法 |
| US09/245,476 US6372535B1 (en) | 1998-02-02 | 1999-02-05 | Manufacturing method of a thin film transistor |
| JP2000400592A JP2001257361A (ja) | 1998-01-30 | 2000-12-28 | 薄膜トランジスタの製造方法 |
| US10/010,099 US6495383B2 (en) | 1998-09-03 | 2001-11-08 | Manufacturing method of a thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0036232A KR100495808B1 (ko) | 1998-09-03 | 1998-09-03 | 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018586A KR20000018586A (ko) | 2000-04-06 |
| KR100495808B1 true KR100495808B1 (ko) | 2005-09-02 |
Family
ID=19549435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0036232A KR100495808B1 (ko) | 1998-01-30 | 1998-09-03 | 박막 트랜지스터의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100495808B1 (ko) |
| TW (1) | TW420876B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5480480B2 (ja) | 2007-09-03 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283427A (ja) * | 1991-02-18 | 1993-10-29 | Hitachi Ltd | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
| KR940006700A (ko) * | 1992-09-23 | 1994-04-25 | 김회수 | 와이어 컷 방전가공기 |
| JPH07176747A (ja) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | 液晶表示装置用アレイ基板のｔｆｔ構造及びその製造方法 |
| JPH09223691A (ja) * | 1996-02-19 | 1997-08-26 | Matsushita Electric Ind Co Ltd | 配線形成方法 |
-
1998
- 1998-09-03 KR KR10-1998-0036232A patent/KR100495808B1/ko not_active IP Right Cessation
-
1999
- 1999-01-29 TW TW088101460A patent/TW420876B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283427A (ja) * | 1991-02-18 | 1993-10-29 | Hitachi Ltd | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
| KR940006700A (ko) * | 1992-09-23 | 1994-04-25 | 김회수 | 와이어 컷 방전가공기 |
| JPH07176747A (ja) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | 液晶表示装置用アレイ基板のｔｆｔ構造及びその製造方法 |
| JPH09223691A (ja) * | 1996-02-19 | 1997-08-26 | Matsushita Electric Ind Co Ltd | 配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000018586A (ko) | 2000-04-06 |
| TW420876B (en) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100612984B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US6495383B2 (en) | Manufacturing method of a thin film transistor | |
| EP0284308B1 (en) | Materials and methods for etching tungsten polycides using silicides as a mask | |
| US7608494B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| JP5062558B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR101316634B1 (ko) | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 | |
| JP2007013091A (ja) | 半導体装置およびその製造方法 | |
| KR20080036282A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101251995B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US8217397B2 (en) | Thin film transistor substrate and display device | |
| KR102030797B1 (ko) | 박막 트랜지스터 표시판 제조 방법 | |
| US20120064678A1 (en) | Manufacturing method of thin film transistor array panel | |
| KR100495808B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US9147607B1 (en) | Method of fabricating ultra short gate length thin film transistors using optical lithography | |
| KR100386432B1 (ko) | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 | |
| JPH11274514A (ja) | 薄膜トランジスタの製造方法 | |
| CN1266747C (zh) | 有助于残留物去除的各向同性电阻器保护蚀刻 | |
| US9082794B1 (en) | Metal oxide thin film transistor fabrication method | |
| JP4586841B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101226667B1 (ko) | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 | |
| KR100697261B1 (ko) | 바텀 게이트형 박막트랜지스터 형성방법 | |
| KR100218502B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 | |
| JP3967311B2 (ja) | 半導体集積回路の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 13 |
|
| EXPY | Expiration of term |