KR101316634B1 - 금속 배선의 제조 방법 및 표시 기판의 제조 방법 - Google Patents

금속 배선의 제조 방법 및 표시 기판의 제조 방법 Download PDF

Info

Publication number
KR101316634B1
KR101316634B1 KR1020060095442A KR20060095442A KR101316634B1 KR 101316634 B1 KR101316634 B1 KR 101316634B1 KR 1020060095442 A KR1020060095442 A KR 1020060095442A KR 20060095442 A KR20060095442 A KR 20060095442A KR 101316634 B1 KR101316634 B1 KR 101316634B1
Authority
KR
South Korea
Prior art keywords
gas
metal layer
low resistance
manufacturing
layer
Prior art date
Application number
KR1020060095442A
Other languages
English (en)
Other versions
KR20080029387A (ko
Inventor
오민석
김상갑
최신일
진홍기
정유광
최승하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060095442A priority Critical patent/KR101316634B1/ko
Priority to US11/862,837 priority patent/US7833075B2/en
Publication of KR20080029387A publication Critical patent/KR20080029387A/ko
Application granted granted Critical
Publication of KR101316634B1 publication Critical patent/KR101316634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

저저항화 및 고정세화를 위한 금속 배선의 제조 방법 및 표시 기판의 제조 방법이 개시된다. 금속 배선의 제조 방법은 베이스 기판 위에 알루미늄 또는 알루미늄 합금을 포함하는 저저항 금속층과 저저항 금속층 위에 몰리브덴 또는 몰리브덴 합금을 포함하는 상부층을 순차적으로 증착하는 단계와, 상부층 위에 배선 형상의 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 하여 염소계 가스에 산소 가스를 혼합한 가스로 상부층을 식각하는 단계 및 포토레지스트 패턴을 마스크로 하여 염소계 가스에 아르곤 가스 또는 질소 가스를 혼합한 가스로 저저항 금속층을 식각하는 단계를 포함한다. 이에 따라, 알루미늄을 포함하는 저저항 금속층의 식각 균일성을 향상시키고, 저저항 금속층의 부식에 의한 불량을 줄일 수 있다.
저저항, 알루미늄, 식각 균일성, 아르곤 가스, 질소 가스

Description

금속 배선의 제조 방법 및 표시 기판의 제조 방법{METHOD OF FORMING METAL LINE AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE BY USING THE SAME}
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 금속 배선의 제조 방법을 도시한 공정도들이다.
도 2는 반응 이온 식각 장치(RIE, Reactive ion etcher)의 개념도이다.
도 3a 및 도 3b는 베이스 기판에 형성된 박막 트랜지스터들의 전류-전압 특성도들이다.
도 4a 및 도 4b는 금속 배선의 SEM(Scanning electron microscope) 사진들이다.
도 5는 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 6a 내지 도 9는 제2 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 10 내지 도 13은 제3 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
121 : 하부층 122 : 저저항 금속층
123 : 상부층 GLn : 게이트 배선
DLm : 소스 배선 TFT : 스위칭 소자
STL : 스토리지 공통배선 PE : 화소 전극
310 : 게이트 금속층 320 : 게이트 절연층
330 : 반도체층 340 : 소스 금속층
본 발명은 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 저저항화 및 고정세화를 위한 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 표시 기판에는 게이트 배선들 및 게이트 배선들과 교차하는 소스 배선들이 형성되며, 게이트 배선과 소스 배선에 연결된 스위칭 소자와, 스위칭 소자에 연결된 화소 전극이 형성된다.
최근 표시 장치의 대형화 및 고정세화 됨에 따라서 표시 기판에 형성된 금속 배선의 RC 지연이 증가되는 문제점이 발생하고 있다. 이를 해결하기 위해 상기 RC 지연을 최소화하기 위해서 저저항 금속인 알루미늄으로 금속배선을 구현하고 있다.
그러나, 상기 알루미늄은 상기 RC 지연을 해결할 수는 있으나, 제조 공정 중 불량 발생율이 높은 단점을 갖는다. 예컨대, 상기 알루미늄은 다른 층과의 접촉 저 항이 크고, 또한 실리콘(Si)막으로 확산되는 특성을 갖는다.
또한, 상기 고정세화를 위한 방안으로 습식 식각 공정 보다는 건식 식각 공정을 이용하여 저저항의 금속 배선을 형성하고 있다. 그러나, 상기 건식 식각 공정에 사용되는 식각 가스에 의해 상기 알루미늄의 부식되는 등의 문제점을 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저저항화 및 고정세화를 위한 금속 배선의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 금속 배선을 포함하는 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 금속 배선의 제조 방법은 베이스 기판 위에 알루미늄 또는 알루미늄 합금을 포함하는 저저항 금속층과 상기 저저항 금속층 위에 몰리브덴 또는 몰리브덴 합금을 포함하는 상부층을 순차적으로 증착하는 단계와, 상기 상부층 위에 배선 형상의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 염소계 가스에 산소 가스를 혼합한 가스로 상기 상부층을 식각하는 단계 및 상기 포토레지스트 패턴을 마스크로 하여 염소계 가스에 아르곤 가스 또는 질소 가스를 혼합한 가스로 상기 저저항 금속층을 식각하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제 조 방법은 게이트 배선 및 스위칭 소자의 게이트 전극을 포함하는 게이트 패턴이 형성된 베이스 기판 위에 게이트 절연층을 형성하는 단계와, 상기 절연층 위에 알루미늄 또는 알루미늄 합금으로 형성된 저저항 금속층을 포함하는 소스 금속층을 형성하는 단계와, 상기 소스 금속층을 염소계 가스에 아르곤 가스 또는 질소 가스가 혼합된 가스로 식각하여 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성된 보호 절연층을 형성하는 단계 및 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 접촉하는 화소 전극을 형성하는 단계를 포함한다.
이러한 금속 배선의 제조 방법 및 표시 기판의 제조 방법에 의하면, 알루미늄을 포함하는 저저항 금속층의 식각 균일성을 향상시키고, 저저항 금속층의 부식에 의한 불량을 줄일 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
<제1 실시예에 따른 금속 배선의 제조 방법>
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 금속 배선의 제조 방법을 도시한 공정도들이고, 도 2는 반응 이온 식각 장치(RIE, Reactive ion etcher)의 개념도이다.
도 1a를 참조하면, 베이스 기판(101) 위에 절연층(110)을 형성한다. 상기 절연층(110) 위에 금속 배선층(120)을 형성한다.
상기 금속 배선층(120)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 하 부층(121), 알루미늄(Al) 또는 알루미늄 합금으로 이루어진 저저항 금속층(122), 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 상부층(123)이 순차적으로 적층된 3중막 구조로 형성한다.
상기 금속 배선층(120) 위에 포토레지스트층을 도포 및 패터닝하여 해당하는 금속 배선에 대응하는 포토레지스트 패턴(140)을 형성한다. 상기 포토레지스트 패턴(140)을 이용해 상기 금속 배선층(120)을 건식 식각 한다.
이하, 후술되는 건식 식각 공정, 후처리 공정 및 애싱 공정은 도 2에 도시된 반응 이온 식각 장치(RIE, Reactive ion etcher)를 이용하여 이루어진다.
도 2를 참조하면, 상기 반응 이온 식각 장치(200)는 식각 가스를 이용하여 피처리 기판(100)을 처리하기 위한 진공 챔버(210)와, RF 발생기(212)와 전원 공급부(214)를 포함한다. 상기 진공 챔버(210)는 하위 전극(220), 접지 차폐부(230), 상위 전극(240), 가스공급부(250) 및 진공 펌프부(260)를 포함한다.
상기 하위 전극(220)은 상기 접지 차폐부(230) 위에 놓여지며, 상기 RF 발생기(212)와 연결되어 RF 파워를 공급받는다. 상기 피처리 기판(100)은 상기 하위 전극(220) 위에 장착된다. 상기 상위 전극(240)은 상기 하위 전극(220) 상부에 배치되며, 상기 진공 챔버(210)와 전기적으로 직접 연결된다. 이때, 진공 챔버(210) 자체가 상기 상위 전극(240) 대신 사용될 수도 있다. 이때, 상기 하위 전극(220)은 음극으로 작용하고, 상기 상위 전극(230)은 양극으로 작용한다.
상기 가스 공급부(250)는 건식 식각 공정, 애싱 공정 및 후처리 공정에 사용될 가스를 상기 진공 챔버(210) 안으로 공급한다. 상기 가스 공급부(250)로부터 공 급된 가스는 RF 파워에 의해 플라즈마 방전된다.
상기 진공 펌프부(260)는 진공 챔버(210) 내의 가스를 외부로 배출하여 상기 진공 챔버(210)를 진공 상태로 유지시킨다.
계속해서, 상기 금속 배선층(120)이 형성된 피처리 기판(100)에 대한 건식 식각 공정, 애싱 공정 및 후처리 공정 과정을 도 1a 내지 도 2를 참조하여 상세하게 설명한다.
도 1a 및 도 2를 참조하면, 상기 포토레지스트 패턴(140)이 형성된 피처리 기판(100)을 상기 진공 챔버(210) 내의 상기 하위 전극(220) 위에 배치한다.
상기 진공 챔버(210)를 제1 건식 식각 조건으로 설정하여 상기 상부층(123)의 표면에 형성된 산화막(미도시)을 제거한다. 상기 제1 건식 식각 조건은 압력 범위가 약 15mT 이고, 소스 파워가 약 2000W 이며, 식각 가스는 100BCl3 를 사용한다. 상기 제1 건식 식각 조건으로 상기 상부층(123)의 표면에 형성된 산화막을 제거한다.
도 1b 및 도 2를 참조하면, 상기 상부층(123)의 표면에 형성된 산화막을 제거한 후, 상기 진공 챔버(210)를 제2 건식 식각 조건으로 설정하여 상기 상부층(123)을 식각한다. 상기 제2 건식 식각 조건은 압력 범위는 약 15mT 이고, 소스 파워는 약 1500W 이며, 식각 가스는 염소계 가스에 산소(Ο2)가 혼입된 25Cl2/50Ο2를 사용한다. 상기 제2 건식 식각 조건으로 상기 상부층(123)을 식각하여 상부 패턴(123a)을 형성한다.
도 1c 및 도 2를 참조하면, 상기 상부층(123)을 식각한 후, 상기 진공 챔 버(210)를 제3 건식 식각 조건으로 설정하여 상기 저저항 금속층(122)의 표면에 형성된 산화막을 제거한다.
상기 제3 건식 식각 조건은 압력 범위가 약 15mT 이고, 소스 파워가 약 2000W 이며, 식각 가스는 염소계 가스에 BCl3 가 혼입된 20Cl2/100BCl3를 사용한다. 상기 제3 건식 식각 조건으로 상기 저저항 금속층(122)의 표면에 형성된 산화막을 제거한다.
상기 저저항 금속층(122)의 표면에 형성된 산화막을 제거한 후, 상기 진공 챔버(210)를 제4 건식 식각 조건으로 설정하여 상기 저저항 금속층(122)을 식각한다.
상기 제4 건식 식각 조건은 압력 범위가 약 10 내지 30mT 이고, 소스 파워는 약 1000W 내지 2000W이고, 바이어스 파워는 약 0W 내지 800W이다. 바람직하게, 소스 파워 밀도(Source Power/전극 면적)는 약 0.7 내지 1.8(W/cm2), 바이어스 파워 밀도(Bias Power/전극 면적)는 약 0.7 내지 1.8(W/cm2) 이다. 식각 가스는 염소계 가스(예컨대, Cl2, HCl)에 아르곤 가스(Ar) 또는 질소 가스(N2)가 혼합된 가스를 사용한다. 상기 염소계 가스와 혼입된 상기 아르곤 가스(Ar) 또는 질소 가스(N2)의 비율은 상기 염소계 가스 대비 약 50% 내지 150%이다.
상기 제4 건식 식각 조건으로 상기 저저항 금속층(122)을 식각하여 저저항 패턴(122a)을 형성한다. 상기 저저항 금속층(122)은 알루미늄(Al) 또는 알루미늄 합금으로 이루어지며, 상기 제4 건식 식각 조건에 의해 상기 알루미늄의 식각 균일성을 향상시킨다.
상기 식각 균일성이란 알루미늄이 식각되는 량의 균일도를 의미한다. 즉, 알루미늄이 베이스 기판 내에서 얼마나 균일한 두께로 식각 되었는지를 측정한 값으로, 식각 공정 후 표면 프로파일(Surface Profile)을 측정한 값이다.
다음의 [표 1]는 알루미늄 식각량의 균일성을 식각 가스에 따라 비교한 데이터이다.
식각 가스 60Cl2/90BCl3 60Cl2/60N2 60Cl2/60Ar
Etch Rate(Å/min) 4621 3744 3726
Uniformity(%) 19.5 10.8 11.2
상기 [표 1]를 참조하면, 수치로 표시된 상기 균일성(Uniformity)은 식각량의 중심값에서의 산포 정도를 나타내는 것으로, 상기 균일성이 낮을수록 균일한 식각이 되었다는 것을 의미한다.
상기 균일성(Uniformity)은 상기 BCl3 가스에 비해 상기 아르곤 가스(Ar) 및 질소 가스(N2)가 혼입된 식각 가스로 식각한 경우가 두 배 이상 크다.
따라서, 상기 저저항 금속층(122)을 염소계 가스에 상기 아르곤 가스(Ar) 및 질소 가스(N2)가 혼입된 식각 가스로 식각할 경우 식각 균일성을 향상시킬 수 있다.
도 1d 및 도 2를 참조하면, 상기 저저항 금속층(122)을 식각한 후, 상기 진공 챔버(210)를 제5 건식 식각 조건으로 설정하여 상기 하부층(121)을 식각한다. 상기 제5 건식 식각 조건은 압력 범위가 약 15mT 이고, 식각 가스로 50Cl2/200Ｏ2를 사용한다. 상기 하부층(121)은 하부 패턴(121a)으로 식각된다.
이상과 같은 건식 식각 공정을 통해 상기 베이스 기판(101) 위에는 저저항의 금속 배선(120a)이 형성된다.
한편, 건식 식각 공정이 종료된 베이스 기판(101) 위에는 상기 식각 가스에 포함된 염소 가스(Cl2)에 의해 염소 이온이 잔류한다. 상기 베이스 기판(101) 위에 잔류하는 염소 이온이 대기중에 노출되면, 대기중의 수분과 반응하여 염산(HCl)을 생성한다. 상기 염산은 알루미늄(Al)으로 형성된 저저항 패턴(122a)을 부식시키므로 배선 불량이 발생한다.
따라서, 상기 건식 식각 공정이 종료된 후, 상기 베이스 기판(101) 위에 잔류하는 염소 이온을 처리하기 위한 후처리 공정을 진행한다. 상기 후처리 공정을 진행하기 위하여, 상기 진공 챔버(210) 내에는 H2 가스 또는 H20 가스 중에서 선택된 적어도 하나의 가스가 공급된다.
상기 진공 챔버(210) 내로 공급된 상기 H2 및 H20 가스는 플라즈마 방전에 의해 해리되어 수소 이온(H+)을 생성한다. 상기 수소 이온은 베이스 기판(101) 위에 잔류하는 염소 이온과 반응하여 염산(HCl)을 생성한다. 상기 진공 챔버(210) 내에서 생성된 염산은 평형 증기압에 의해 생성과 동시에 증발된다. 증발된 염산(HCl)은 상기 진공 펌프부(260)를 통해 상기 진공 챔버(210) 밖으로 배출된다. 이에 따라, 상기 베이스 기판(101) 위에 잔류하는 염소 이온이 제거되며, 상기 저저항 패턴(122a)의 부식이 방지된다.
한편, 상기 후처리 공정은 상기 H2 내지 H20 가스 대신 플루오르(F)계 가스를 이용하여 수행할 수도 있다.
구체적으로, 상기 진공 챔버(210) 안에 공급된 플루오르계 가스는 RF 파워에 의해 플라즈마 방전되어 F 라디칼을 생성한다. 상기 F 라디칼은 염소 이온 보다 반응성이 우수하다. 따라서, 상기 저저항 패턴(122a)이 노출된 표면에서, 상기 저저항 패턴(122a)과 반응하여 잔류하는 염소 이온과 치환된다. 이에 따라, 상기 저저항 패턴(122a)이 노출된 표면에는 불화 알루미늄(AlF)으로 이루어진 부식 방지막이 형성된다. 따라서, 상기 저저항 패턴(122a)의 부식이 방지된다.
한편, 상기 후처리 공정을 진행하기 전 또는 상기 후처리 공정을 진행한 후에 상기 진공 챔버(210) 내에 산소 가스를 공급하여 상기 포토레지스트 패턴(140)을 제거하는 애싱 공정을 수행한다.
도 3a 및 도 3b는 베이스 기판에 형성된 박막 트랜지스터들의 전류-전압 특성도들이다.
도 3a는 비교예로서, 알루미늄(Al)을 포함하는 저저항 금속층을 염소 가스(Cl2)에 BCl3 가스를 혼입한 식각 가스를 사용하여 형성된 박막 트랜지스터들(TFT1,...,TFT8)의 전류-전압 곡선들(I-V_1)이다. 도 3b는 실시예로서, 알루미늄(Al)을 포함하는 저저항 금속층을 염소 가스(Cl2)에 질소 가스(N2)를 혼입한 식각 가스를 사용하여 형성된 박막 트랜지스터들(TFT1,...,TFT8)의 전류-전압 곡선들(I-V_2)이다.
도 3a 및 도 3b에 도시된 바와 같이, 상기 실시예에 따른 전류-전압 곡선들(I-V_2)의 산포는 상기 비교예에 따른 전류-전압 곡선들(I-V_1)의 산포에 비해 상대적으로 작았다. 결과적으로, 상기 실시예에 따라 베이스 기판에 형성된 박막 트랜지스터들의 특성이 균일하다는 것을 확인할 수 있다.
도 4a 및 도 4b는 금속 배선의 SEM(Scanning electron microscope) 사진들이다.
도 4a는 비교예로서, 알루미늄(Al)을 포함하는 저저항 금속층을 염소 가스(Cl2)에 BCl3 가스를 혼입한 식각 가스를 사용하여 형성된 금속 배선의 사진(SEM_1)이다. 도 4b는 알루미늄(Al)을 포함하는 저저항 금속층을 염소 가스(Cl2)에 아르곤 가스(Ar)를 혼입한 식각 가스를 사용하여 형성된 금속 배선의 사진(SEM_2)이다.
상기 실시예에 따라 제조된 금속 배선 보다 상기 비교예에 따라 제조된 금속 배선에서 부식에 의한 불량(E)이 많이 발생되었다. 결과적으로, 상기 실시예에 따른 식각 가스에 의해 상기 저저항 금속층이 식각되는 경우 부식에 의한 불량이 현저하게 개선됨을 확인할 수 있다.
<제2 실시예에 따른 표시 기판의 제조 방법>
도 5는 본 발명의 실시예에 따른 표시 기판의 평면도이고, 도 6a 내지 도 9는 제2 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 6a 및 도 6b는 제1 마스크를 이용한 표시 기판의 공정도들이다.
도 5, 도 6a 및 도 6b를 참조하면, 베이스 기판(301) 위에 스퍼터링 공정으로 게이트 금속층(310)을 증착한다. 상기 게이트 금속층(310)은 예를 들면, 알루미늄 또는 알루미늄 합금으로 이루어지는 저저항 금속층(311)과 몰리브덴 또는 몰리브덴 합금으로 이루어진 상부층(312)을 포함하는 2중막 구조를 갖는다.
상기 게이트 금속층(310) 위에는 제1 포토레지스트층을 형성하고, 제1 마스크를 이용해 상기 제1 포토레지스층을 패터닝하여 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 제1 포토레지스트 패턴(PR1)을 이용해 상기 게이트 금속층을 식각하여 게이트 배선(GLn), 게이트 전극(GE) 및 스토리지 공통배선(STL)을 포함하는 게이트 패턴을 형성한다.
상기 게이트 금속층(310)은 습식 식각 공정 또는 건식 식각 공정으로 식각한다. 바람직하게 상기 게이트 금속층(310)은 앞서 도 1a 내지 도 1c를 참조하여 설명된 바와 같이, 제1 내지 제4 건식 식각 조건들에 의해 상부층(312)의 계면막, 상부층(312), 저저항 금속층(311)의 계면막 및 저저항 금속층(311)을 순차적으로 식각 한다.
도 7a 내지 도 7d는 제2 마스크를 이용한 표시 기판의 공정도들이다.
도 5 및 도 7a를 참조하면, 상기 게이트 패턴이 형성된 베이스 기판(301) 위에 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 실리콘 질화막(SiNx)으로 이루어진 게이트 절연층(320)과, 반도체층(330)을 형성한다. 상기 반도체층(330)은 아몰퍼스 실리콘(a-Si:H)으로 이루어진 활성층(331) 및 n+이온이 고농도로 도핑된 오믹 콘택층(332)을 포함한다.
이어서, 상기 오믹 콘택층(332) 위에는 소스 금속층(340)을 증착한다. 상기 소스 금속층(340)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 하부층(341), 알루미늄(Al)또는 알루미늄 합금으로 이루어진 저저항 금속층(342), 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 상부층(343)을 순차적으로 적층된 3중막 구조이다.
상기 소스 금속층(340)이 형성된 베이스 기판(301) 위에 제2 포토레지스트층을 형성하고, 슬릿이 형성된 제2 마스크를 이용하여 상기 제2 포토레지스트 패턴(PR2)을 형성한다.
상기 제2 포토레지스트 패턴(PR2)은 스위칭 소자(TFT)의 소스 전극(SE), 드레인 전극(DE), 소스 배선(DLm)이 형성되는 영역에 대응하여 제1 포토패턴(PR21)과, 스위칭 소자(TFT)의 채널부(CH)가 형성되는 영역에 대응하여 상기 제1 포토패턴(PR21)보다 얇은 두께의 제2 포토패턴(PR22)을 포함한다.
도 5 및 도 7b를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 소스 금속층(340)을 패터닝하여 상기 스위칭 소자(TFT)의 소스 및 드레인 전극에 대응하는 전극 패턴(340a) 및 상기 소스 배선(DLm)을 포함하는 소스 패턴을 형성한다.
상기 소스 금속층(340)은 습식 식각 공정으로 식각한다. 도 1a 내지 도 1d에서 설명된 바와 같은 제1 내지 제5 건식 식각 조건으로 식각하는 경우 보다 고정세의 패턴을 형성할 수 있다.
도 5, 도 7c 및 도 7d를 참조하면, 상기 소스 패턴을 형성한 후, 상기 제2 포토레지스트 패턴 및 소스 패턴을 마스크로 하여 상기 반도체층(330)을 식각한다. 이에 따라, 상기 소스 패턴의 하부에는 상기 소스 패턴을 따라 패터닝된 반도체 패턴(330a, 330b)이 형성된다.
산소(O2) 플라즈마 방전을 이용하여 상기 제2 포토레지스트 패턴(PR2)의 일정 두께를 제거하는 애싱 공정(또는 에치 백 공정)을 수행한다. 상기 애싱 공정을 통해 상기 스위칭 소자(TFT)의 채널부(CH)에 대응하는 상기 전극 패턴(340a)의 일부분을 노출시킨다. 한편, 상기 애싱 공정에 의해 상기 소스 전극(SE), 드레인 전극(DE) 및 소스 배선(DLm)이 형성되는 영역 위에는 상기 제2 포토레지스트 패턴(PR2)의 잔류 패턴(PR23)이 형성된다.
상기 잔류 패턴(PR23)을 마스크로 하여 상기 노출된 전극 패턴(340a)을 건식 식각한다.
상기 전극 패턴(340a)의 상기 상부층(343)은 도 1a 및 도 1b에 설명된 바와 같이, 제1 및 제2 건식 식각 조건으로 식각한다. 상기 전극 패턴(340a)의 상기 저저항 금속층(342)은 도 1c에 도시된 바와 같이, 제3 및 제4 건식 식각 조건으로 식각한다. 구체적으로, 상기 저저항 금속층(342)의 표면에 형성된 산화막을 압력 범위 약 15mT, 소스 파워 약 2000W, 식각 가스 20Cl2/100BCl3 으로 설정된 제3 건식 식각 조건으로 식각한다.
상기 저저항 금속층(342)의 표면에 형성된 산화막을 제거한 후, 상기 제4 건식 식각 조건으로 상기 저저항 금속층(342)을 식각한다.
상기 제4 건식 식각 조건은 압력 범위가 약 10 내지 30mT 이고, 소스 파워는 약 1000W 내지 2000W이고, 바이어스 파워는 약 0W 내지 800W이다. 바람직하게 소스 파워 밀도는 약 0.7 내지 1.8(W/cm2), 바이어스 파워 밀도는 약 0.7 내지 1.8(W/cm2) 이다. 식각 가스는 염소계 가스(예컨대, Cl2, HCl)에 아르곤 가스(Ar) 또는 질소 가스(N2)가 혼합된 가스를 사용한다. 상기 염소계 가스와 혼입된 상기 아르곤 가스(Ar) 또는 질소 가스(N2)의 비율은 상기 염소계 가스 대비 약 50% 내지 150%이다.
상기 저저항 금속층(342)을 식각한 후, 도 1d에서 설명된 바와 같이, 상기 제5 건식 식각 조건으로 상기 전극 패턴(340a)의 하부층(341)을 식각한다.
상기와 같은 건식 식각 공정에 의해 상기 전극 패턴(340a)을 상기 소스 전극(SE) 및 드레인 전극(DE)으로 패터닝한다. 패터닝된 상기 소스 전극(SE) 및 드레인 전극(DE)을 마스크로 노출된 상기 오믹 콘택층(332)을 건식 식각 한다. 이에 따라, 상기 소스 전극(SE)과 드레인 전극(DE) 사이에는 상기 활성층(331)이 노출된 채널부(CH)가 형성되어 상기 스위칭 소자(TFT)가 완성된다.
상기 건식 식각 공정이 종료되면, 상기 염소계 식각 가스로부터 제공된 염소 이온은 알루미늄 또는 알루미늄 합금으로 이루어진 저저항 금속층(342)과 반응하여 상기 저저항 금속층(342)이 노출된 표면에 잔류한다. 상기 잔류하는 염소 이온을 제거하기 위한 후처리 공정을 수행한다. 상기 후처리 공정에 의해 상기 저저항 금속층(342) 표면이 부식되는 것을 방지한다. 상기 후처리 공정은 상기 제1 실시예와 같은 조건으로 실시할 수 있다.
도 8은 제3 마스크를 이용하여 표시 기판을 제조하는 공정도이고, 도 9는 제4 마스크를 이용하여 표시 기판을 제조하는 공정도이다.
도 5, 도 8 및 도 9를 참조하면, 상기 스위칭 소자(TFT)가 형성된 베이스 기판(301) 위에 보호 절연층(350)을 형성한다. 상기 보호 절연층(350)은 실리콘 질화막으로 형성된다. 제3 마스크를 이용하여 사진 식각 공정으로 상기 드레인 전극(DE)의 일부분을 노출시키는 콘택홀(353)을 형성한다.
여기서는 상기 보호 절연층(350)을 실리콘 질화막으로 형성하는 경우를 예로 하였으나, 상기 보호 절연층(350)은 아크릴계 등의 유기막으로 형성될 수 있으며, 또한, 상기 실리콘 질화막과 상기 유기막이 적층된 이중막 구조로 형성될 수 있다.
상기 콘택홀(353)이 형성된 상기 보호 절연층(350) 위에 투명한 도전성 물질(미도시)을 증착한다. 상기 투명한 도전성 물질은 일례로 인듐 틴 옥사이드(Indium Tin Oxide) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)로 이루어진다. 이에 따라, 상기 콘택홀(353)을 통해 상기 투명 도전성 물질은 상기 드레인 전극(DE)과 접촉된다. 제4 마스크를 이용하여 상기 투명한 도전성 물질(미도시)을 패터닝하여 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 콘택부(CNT)에 의해 상기 스위칭 소자(TFT)와 전기적으로 연결된다.
<제3 실시예에 따른 표시 기판의 제조 방법>
도 10 내지 도 13은 제3 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다. 이하에서는 상기 제2 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하여 반복되는 상세한 설명에 대해 간략하게 설명한다.
도 10은 제1 및 제2 마스크를 이용하여 표시 기판을 제조하는 공정도이다.
도 5 및 도 10을 참조하면, 베이스 기판(301) 위에 제1 마스크를 이용하여 게이트 배선(GLn), 게이트 전극(GE) 및 스토리지 공통배선(STL)을 포함하는 게이트 패턴을 형성한다. 상기 게이트 패턴은 알루미늄 또는 알루미늄 합금으로 이루어지는 저저항 금속층(311)과 몰리브덴 또는 몰리브덴 합금으로 이루어진 상부층(312)으로 형성된 2중막 구조를 갖는다. 상기 게이트 금속층(310)은 습식 식각 공정 또는 건식 식각 공정으로 식각한다. 바람직하게 상기 게이트 금속층은 도 1a 내지 도 1c를 참조하여 설명된 바와 같이, 제1 내지 제4 건식 식각 조건들에 의해 순차적으로 식각한다.
상기 게이트 패턴이 형성된 베이스 기판(301) 위에 게이트 절연층(320), 활성층(331) 및 오믹 콘택층(332)을 순차적으로 형성한다. 제2 마스크에 의해 패터닝된 제2 포토레지스트 패턴(PR2)을 이용하여 상기 스위칭 소자(TFT)의 반도체층(330)을 형성한다.
도 11a 내지 도 11b는 제3 마스크를 이용하여 표시 기판을 제조하는 공정도들이다.
도 5, 도 11a 및 도 11b를 참조하면, 상기 스위칭 소자(TFT)의 반도체층(330)이 형성된 베이스 기판(301) 위에 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 하부층(341)과, 알루미늄(Al) 또는 알루미늄 합금으로 이루어지는 저저항 금속층(342)과, 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 상부층(342)으로 형성된 3중막 구조의 소스 금속층(340)을 형성한다.
상기 소스 금속층(340)을 제3 마스크에 의해 패터닝된 제3 포토레지스트 패턴(PR3)을 이용해 상기 소스 금속층(340)을 식각하여 소스 전극(SE), 드레인 전극(DE) 및 소스 배선(DLm)을 포함하는 소스 패턴을 형성한다. 상기 소스 금속층(340)은 도 1a 내지 도 1d에서 설명된 바와 같이, 제1 내지 제5 건식 식각 공정으로 식각하여 상기 소스 패턴을 형성한다.
상기 소스 전극(SE) 및 드레인 전극(DE)을 마스크로 채널부(CH)를 형성한다. 상기 채널부(CH)가 형성된 베이스 기판(301)을 후처리 공정을 진행하여 상기 소스 패턴의 저저항 금속층(342)의 부식을 방지한다.
도 12 및 도 13은 제4 및 제5 마스크를 이용하여 표시 기판을 제조하는 공정도들이다.
도 5, 도 12 및 도 13을 참조하면, 상기 채널부(CH)가 형성된 베이스 기판(301) 위에 보호 절연층(350)을 형성하고, 제4 마스크를 이용해 콘택홀(353)을 형성한다. 상기 콘택홀(353)을 통해 상기 드레인 전극(DE)과 접촉되는 투명 도전성 물질을 증작하고, 제5 마스크를 이용해 상기 투명 도전성 물질을 패터닝하여 화소 전극(PE)을 형성한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 알루미늄을 포함하는 저저항 금속층을 건식 식각하는 식각 가스를 염소계 가스(예컨대, Cl2, HCl)에 아르곤 가스(Ar) 또는 질소 가스(N2)가 혼합된 가스를 사용함으로써 식각 균일성을 향상시킬 수 있다. 상기 식각 균일성이 향상됨에 따라서 상기 저저항 금속층으로 형성되는 박막 트랜지스터의 특성 균일성을 향상시킬 수 있다. 또한, 상기 저저항 금속층의 건식 식각 공정 후, 부식에 의한 불량을 줄일 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 베이스 기판 위에 알루미늄 또는 알루미늄 합금을 포함하는 저저항 금속층과 상기 저저항 금속층 위에 몰리브덴 또는 몰리브덴 합금을 포함하는 상부층을 순차적으로 증착하는 단계;
    상기 상부층 위에 배선 형상의 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 하여 염소계 가스에 산소 가스를 혼합한 가스로 상기 상부층을 식각하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 하여 염소계 가스에 아르곤 가스 또는 질소 가스를 혼합한 가스로 상기 저저항 금속층을 식각하는 단계를 포함하고,
    상기 아르곤 가스 또는 질소 가스의 비율은 상기 염소계 가스 대비 50% 내지 150% 인 것을 특징으로 하는 금속 배선의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 저저항 금속층의 식각 조건은 챔버 압력은 10mT 내지 30mT 이고, 소스 파워 밀도(W/cm2)는 0.7 내지 1.8 이고, 바이어스 파워 밀도(W/cm2)는 0.7 내지 1.8 인 것을 특징으로 하는 금속 배선의 제조 방법.
  4. 제1항에 있어서, 상기 저저항 금속층을 식각한 후, 상기 베이스 기판에 잔류 하는 부식 성분을 제거하는 단계를 더 포함하는 금속 배선의 제조 방법.
  5. 제4항에 있어서, 상기 저저항 금속층 아래에 상기 몰리브덴 또는 몰리브덴 합금으로 이루어진 하부층을 형성하는 단계를 더 포함하는 금속 배선의 제조 방법.
  6. 제5항에 있어서, 상기 부식 성분을 제거하기 전, 상기 하부층을 염소계 가스에 산소 가스를 혼합한 가스로 식각하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선의 제조 방법.
  7. 제4항에 있어서, 상기 부식 성분을 H20 가스 및 H2 가스 중에서 선택된 적어도 하나의 가스를 이용하여 제거하는 것을 특징으로 하는 금속 배선의 제조 방법.
  8. 제4항에 있어서, 상기 부식 성분을 플루오르(F)계 가스를 이용하여 제거하는 것을 특징으로 하는 금속 배선의 제조 방법.
  9. 게이트 배선 및 스위칭 소자의 게이트 전극을 포함하는 게이트 패턴이 형성된 베이스 기판 위에 게이트 절연층을 형성하는 단계;
    상기 절연층 위에 알루미늄 또는 알루미늄 합금을 포함하는 저저항 금속층을 포함하는 소스 금속층을 형성하는 단계;
    상기 소스 금속층을 염소계 가스에 아르곤 가스 또는 질소 가스가 혼합된 가스로 식각하여 상기 스위칭 소자의 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성된 보호 절연층을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 접촉하는 화소 전극을 형성하는 단계를 포함하고,
    상기 아르곤 가스 또는 질소 가스의 비율은 상기 염소계 가스 대비 50% 내지 150% 인 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 삭제
  11. 제9항에 있어서, 상기 저저항 금속층의 식각 조건은 챔버 압력은 10mT 내지 30mT 이고, 소스 파워 밀도(W/cm2)는 0.7 내지 1.8 이고, 바이어스 파워 밀도(W/cm2)는 0.7 내지 1.8 인 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제9항에 있어서, 상기 소스 금속층은 상기 저저항 금속층의 상부 및 하부에 각각 몰리브덴 또는 몰리브덴 합금을 포함하는 상부층 및 하부층을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 금속층을 식각하여, 전극 패턴과 상기 게이트 배선과 교차하는 소스 배선을 형성하는 단계; 및
    상기 전극 패턴의 상기 상부층 및 하부층은 염소계 가스에 산소 가스가 혼합된 가스로 식각하고, 상기 저저항 금속층은 상기 염소계 가스에 아르곤 가스 또는 질소 가스가 혼합된 가스로 식각하여 상기 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 전극 패턴 및 상기 소스 배선은 습식 식각으로 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제12항에 있어서, 상기 소스 전극 및 드레인 전극을 형성하는 단계는
    상기 상부층 및 하부층은 염소계 가스에 산소 가스가 혼합된 가스로 식각하고, 상기 저저항 금속층은 상기 염소계 가스에 상기 아르곤 가스 또는 질소 가스가 혼합된 가스로 식각하여 상기 게이트 배선과 교차하는 소스 배선과 상기 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제9항에 있어서, 상기 소스 전극 및 드레인 전극을 형성한 후, 상기 저저항 금속층을 부식시키는 부식 성분을 제거하는 단계를 더 포함하는 표시 기판의 제조 방법.
  17. 제16항에 있어서, 상기 부식 성분을 제거하는 단계는
    H20 가스 및 H2 가스 중에서 선택된 적어도 하나의 가스를 이용하여 상기 부 식 성분을 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제16항에 있어서, 상기 부식 성분을 제거하는 단계는
    플루오르(F)계 가스를 이용하여 상기 부식 성분을 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060095442A 2006-09-29 2006-09-29 금속 배선의 제조 방법 및 표시 기판의 제조 방법 KR101316634B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095442A KR101316634B1 (ko) 2006-09-29 2006-09-29 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US11/862,837 US7833075B2 (en) 2006-09-29 2007-09-27 Method for forming metal line and method for manufacturing display substrate by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095442A KR101316634B1 (ko) 2006-09-29 2006-09-29 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080029387A KR20080029387A (ko) 2008-04-03
KR101316634B1 true KR101316634B1 (ko) 2013-10-15

Family

ID=39261658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095442A KR101316634B1 (ko) 2006-09-29 2006-09-29 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Country Status (2)

Country Link
US (1) US7833075B2 (ko)
KR (1) KR101316634B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100019233A (ko) * 2008-08-08 2010-02-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20130200377A1 (en) * 2012-02-06 2013-08-08 Shenzhen China Star Optoelectronics Technology Co. Ltd Thin film transistor array substrate and method for manufacturing the same
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
US9209036B2 (en) * 2014-02-24 2015-12-08 International Business Machines Corporation Method for controlling the profile of an etched metallic layer
KR102245497B1 (ko) 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
JP6457896B2 (ja) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR102430348B1 (ko) 2015-08-25 2022-08-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN106783737B (zh) * 2017-04-07 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
KR102598061B1 (ko) * 2018-09-03 2023-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669236A (ja) * 1992-07-14 1994-03-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
KR20030052162A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR20060026621A (ko) * 2004-09-21 2006-03-24 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003998B2 (ja) * 1998-03-18 2000-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション ドライエッチング方法およびその方法を用いたｔｆｔの製造方法
US7235810B1 (en) * 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW448503B (en) * 1999-03-11 2001-08-01 Toshiba Corp Method for dry etching
JP3526546B2 (ja) 2000-08-30 2004-05-17 シャープ株式会社 液晶表示装置の製造方法
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669236A (ja) * 1992-07-14 1994-03-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
KR20030052162A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR20060026621A (ko) * 2004-09-21 2006-03-24 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Also Published As

Publication number Publication date
KR20080029387A (ko) 2008-04-03
US7833075B2 (en) 2010-11-16
US20080081534A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
KR101316634B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN1884618B (zh) 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
KR101391074B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20070082652A (ko) 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
KR20140082246A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR20120081764A (ko) 액정표시장치용 어레이 기판의 제조방법
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
KR20080033589A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP2010243594A (ja) 薄膜トランジスタ基板およびその製造方法
KR20090014474A (ko) 액정표시장치용 어레이 기판의 제조 방법
US8217397B2 (en) Thin film transistor substrate and display device
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR100300165B1 (ko) 반도체장치의 제조방법
KR101226667B1 (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR101264421B1 (ko) 금속막 식각용액
KR102293559B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
CN108987337B (zh) 一种阵列基板及其制作方法、显示装置
KR20020035747A (ko) 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
Kuo et al. Back channel etch chemistry of advanced a-Si: H TFTs
KR101151952B1 (ko) 인듐산화막의 식각용액 및 그 식각방법
KR102388085B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
JPH0897190A (ja) 透明導電性膜のドライエッチング方法
KR101353123B1 (ko) 금속막 식각용액
KR20160014833A (ko) 금속 배선의 제조 방법 및 박막트랜지스터 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee