KR20020035747A - 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 - Google Patents

보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 Download PDF

Info

Publication number
KR20020035747A
KR20020035747A KR1020010068430A KR20010068430A KR20020035747A KR 20020035747 A KR20020035747 A KR 20020035747A KR 1020010068430 A KR1020010068430 A KR 1020010068430A KR 20010068430 A KR20010068430 A KR 20010068430A KR 20020035747 A KR20020035747 A KR 20020035747A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
source
bottom gate
channel
Prior art date
Application number
KR1020010068430A
Other languages
English (en)
Inventor
사카이마사히로
데라우치마사하루
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20020035747A publication Critical patent/KR20020035747A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

채널에치형 보텀게이트 박막트랜지스터의 제조에 있어서의 채널에치공정에서의 채널의 에칭대미지를 방지하고, 트랜지스터성능을 향상시킨다.
이 과제는 전기저항 가열된 금속을 사용한 접촉촉매반응에 의해 생성시킨 수소라디칼이나 플루오르라디칼 등의 비(非)이온성 여기종(勵起種)으로 채널에치를 실시함으로써 해결한다.
또, 채널에치공정 대신 채널 바로 위의 소스ㆍ드레인반도체박막을 전기저항가열된 금속에 질소원자를 함유하는 화학분자를 접촉시키고 분해시켜 생성시킨 질소함유 비(非)이온성 분해생성물로 질화함으로써 해결한다.

Description

보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치{THIN FILM TRANSISTOR OF BOTTOM-GATE TYPE, FABRICATION METHOD THEREOF AND DISPLAY DEVICE USING THE SAME}
본 발명은 액정표시장치(LCD : Liquid Crystal Display) 및 유기(有機)전계 발광표시장치에 사용한 보텀게이트형 박막트랜지스터(TFT : Thin Film Transistor)와 그 제조방법에 관한 것이다.
수소화 비정질실리콘(a-Si:H)TFT는 저가의 유리기판상에 저온프로세스로 정밀도 양호하게 제조할 수 있으므로 액정표시장치의 스위칭소자로서 널리 이용되고 있다.
그런데, a-SiTFT의 구조에는 톱게이트구조와 보텀게이트구조의 2종류가 있는데, 톱게이트구조에서는 제조시에 채널이 되는 a-Si:H박막과 게이트절연막과의 계면이 오염되는 경우가 있다.
이에 대하여 보텀게이트구조라면, 게이트절연막과 a-Si:H박막을 대기에 노출하지 않고 연속적으로 제작할 수 있으므로, 오염으로 인한 TFT성능의 저하를 방지할 수 있고, 톱게이트구조에 비교하여 전자이동도를 크게 할 수 있다는 장점이 있다.
따라서, 액정표시장치 등의 스위칭소자로서 보텀게이트구조의 TFT가 유용하지만, 이와 같은 보텀게이트구조의 TFT에 있어서는, 다시 채널보호형과 채널에치형 (백채널에치형이라고도 함)이 있다.
그리고, 채널에치형은 채널보호형보다 제조프로세스에서 사용하는 포토마스크 매수(枚數)가 적어도 되며, 제조코스트면에서 유리하므로, 현재로서는 채널에치형 보텀게이트구조의 TFT가 주류로 되고 있다.
도 7a∼7f에 채널에치형 보텀게이트구조의 TFT의 제작프로세스를 공정별 단면도로 나타낸다. 이 도면에 따라서 채널에치형 보텀게이트구조의 TFT의 제조프로세스를 설명한다.
절연성 기판(61)상에 스퍼터링법으로 게이트전극(62)을 200nm 제막(製膜)하고, 그 후 포토리소그래피와 에칭에 의해 섬형상으로 가공한다(도 7a). 게이트전극(62)으로서는 통상, 알루미늄막 또는 티탄 등의 고융점 금속막과 알루미늄막의 적층막이 사용된다.
다음에, 게이트절연막(63)으로서 SiNx막을 플라스마화학기상퇴적법(Chemical Vapor Deposition : CVD법)으로 300nm 제막하고, 이것에 계속하여 표면을 대기에 노출하지 않고 고(高)저항 반도체막(64)으로서의 a-Si:H막을 플라스마 CVD법으로 200nm 제막한다.
계속해서, 저(低)저항 반도체막(65)으로서 n＋a-Si:H막을 플라스마 CVD법으로 200nm 제막한다. 그 후, 포토리소그래피와 에칭에 의해 고(高)저항 반도체막 (64)과 저(低)저항 반도체막(65)의 적층을 섬형상으로 가공한다(도 7b).
계속해서, 소스ㆍ드레인전극금속(66)을 스퍼터링법에 의해 제막한다(도 7c). 그 후, 레지스트(67)를 도포하고(도 7d), 포토리소그래피와 에칭에 의해 채널부의 상부를 개구하고, 계속해서 저(低)저항 반도체막(65)을 동일 레지스트패턴으로 에칭하여 백채널을 형성한다(도 7e). 그리고, 이 공정은 통상 채널에치공정이라고한다.
이어서, 에칭에 의해 노출한 백채널을 보호하기 위해, 보호막(68)으로서 실리콘질화막을 CVD법으로 300nm 제막한다. 마지막으로, 보호막(68)의 소정 부분을 포토리소그래피와 에칭에 의해 화소전극을 접속하기 위한 개구(69)를 형성하여 TFT를 완성시킨다.
그러나, 상기 제법에는 다음과 같은 과제가 있다. 즉, 저(低)저항 반도체막 (65)과 고(高)저항 반도체막(64)의 에칭선택비가 작으므로, 채널에치공정에서 오버에치가 생기고, 저(低)저항 반도체막(65)의 에칭과 동시에 고(高)저항 반도체막 (64)도 적지않이 에칭된다(도 7e).
이와 같은 오버에치가 생기면 백채널인 a-Si:H막의 수소가 손실되어 막의 세로방향에서의 균일성이 손상되는 등의 이른바 에칭대미지가 발생한다. 이 에칭대미지에 의해 TFT특성이 열화되어, 예를 들면 TFT의 전계효과이동도가 절반 정도로 저하한다.
한편, 백에치에 대한 에칭대미지를 작게 하기 위해 고(高)저항 반도체막 (64)의 막두께를 크게 하면, 제막에 요하는 시간이 증대하여 생산효율이 저하한다. 한편, 제막속도를 증대시켜 제막시간을 짧게 하면 막질이 저하한다.
바꾸어 말하면, 전자는 택트(tact)타임의 증대를 초래하여 제조코스트를 상승시키고, 후자는 수율의 저하나 TFT특성의 저하를 초래한다는 과제를 가지고 있으며, 게다가 종래의 기술에서는 고정세한 동화(動畵)를 표시하는 표시장치용으로서 충분히 기능하는 보텀게이트구조의 TFT를 효율적으로 제조할 수 없다.
본 발명의 목적의 첫째는, 상기 과제를 해결할 수 있는 보텀게이트구조 TFT의 제조방법을 제공하는 것이며, 그 둘째는 이 제조방법을 적용한 액정표시장치 및 유기(有機)전계발광표시장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명은, 다음과 같이 구성되어 있다.
〔1〕제1발명군
(1) 제1의 발명에 관한 보텀게이트형 박막트랜지스터의 제조방법은, 다음 공정을 갖는다 ;
ㆍ 절연성 기판상에 게이트전극을 형성하는 공정,
ㆍ 상기 게이트전극을 덮도록 게이트절연막을 형성하는 공정,
ㆍ 상기 게이트절연막상에 채널용 반도체 박막을 형성하는 공정,
ㆍ 상기 채널용 반도체박막상에 소스ㆍ드레인용 반도체박막을 형성하는 공정,
ㆍ 상기 채널용 반도체박막과 상기 소스ㆍ드레인용 반도체박막으로 이루어지는 적층을 섬형상으로 가공한 후, 소스ㆍ드레인전극용 금속을 적층하는 공정,
ㆍ 일단 적층된 상기 소스ㆍ드레인전극용 금속의 채널예정영역을 깊이방향으로 에칭하고, 소스ㆍ드레인용 반도체박막을 노출시키는 소스ㆍ드레인전극 형성공정,
ㆍ 상기 소스ㆍ드레인전극형성공정에서 노출시킨 소스ㆍ드레인용 반도체박막부분을 비(非)이온성 여기종(勵起種)을 사용하여 깊이방향으로 에칭 제거하여 채널을 형성하는 채널형성공정.
이 제조방법에서는, 소스ㆍ드레인용 반도체박막의 에칭(이른바 채널에치)을 비(非)이온성 여기종(勵起種)을 사용하여 행하지만, 비이온성 여기종을 사용하면 여기종이 전계 가속되는 일이 없으므로 백채널에의 에칭대미지가 저감된다.
따라서, 제조시에서의 수율이 향상하고, 채널에치형 보텀게이트구조 TFT의 품질 신뢰성이 한층 높아진다.
(2) 상기 (1)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 비(非)이온성 여기종(勵起種)이 전기저항 가열된 금속에 화학분자를 접촉시키고 분해시켜 생성시킨 것으로 할 수 있다.
이 방법은 촉매CVD법을 응용한 방법이며, 간단한 장치에 의해 비(非)이온성 여기종(勵起種)을 대량으로 생성시킬 수 있다. 또, 이 방법(접촉분해반응법)이면 이온성 여기종이 생성되기 어렵다. 그리고, 여기서 말하는 화학분자에는 H2분자 등의 동일원소로 이루어지는 분자도 포함된다.
(3) 또, 상기 (2)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 전기저항 가열된 금속에 화학분자를 접촉시키고 분해시켜 생성한 상기 비(非)이온성 여기종(勵起種)은 라디칼인 것으로 할 수 있다.
라디칼은 비이온성 여기종으로서 에너지가 크므로, 에칭효율이 좋은 점에서바람직하다.
(4) 또, 상기 (3)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것으로 할 수 있다.
이들 금속은 접촉분해반응촉매로서 기능하고, 또한 융점이 높고, 전기저항가열할 수 있는 점에서 바람직하며, 텅스텐이 특히 바람직하다.
텅스텐이 특히 바람직한 것은, 모든 금속중에서 가장 융점이 높고, 수소가스를 매우 효율적으로 라디칼로 분해할 수 있는 것 및 증발한 텅스텐이 실리콘반도체내에 혼입해도 미량이면 TFT특성에 치명적인 대미지를 주지 않기 때문이다.
(5) 또, 상기 (4)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속하여, 이 에칭표면을 대기에 노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것으로 할 수 있다.
채널표면이 대기에 노출되면, 표면이 오염되어 TFT특성이 열화하는 원인으로 되므로, 채널표면을 대기에 노출하지 않고 보호막으로 보호하는 것이 바람직하다.
본 발명에서는, 보호막 형성에도 이용할 수 있는 접촉분해반응장치를 사용하여 채널에치를 실시할 수 있다. 따라서, 채널에치에 계속해서 연속적으로 보호막을 형성할 수 있으므로, 용이하게 상기 구성을 실현할 수 있다.
(6) 또, 상기 (5)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 채널용 반도체박막이 실리콘박막이며, 상기 소스ㆍ드레인용 반도체박막이n형 불순물을 함유한 실리콘박막인 것으로 할 수 있다.
실리콘박막이나 n형 불순물을 함유하는 실리콘박막을 사용한 반도체에 대하여 여기종(勵起種)을 사용한 채널에치를 실시하면, 본 발명의 작용 효과가 현저하게 발휘된다. 단, 본 발명은 이들 반도체막에 한정되는 것은 아니다. 예를 들면 실리콘ㆍ게르마늄박막 등을 사용할 수 있다.
(7) 또, 상기 (6)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 실리콘박막이 비정질 실리콘박막 또는 다결정 실리콘박막인 것으로 할 수 있다.
(8) 또, 상기 (1)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 비(非)이온성 여기종은 비(非)이온성 라디칼인 것으로 할 수 있다.
(9) 또, 상기 (1)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속해서, 이 에칭표면을 대기에 노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것으로 할 수 있다.
(10) 또, 상기 (2)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것으로 할 수 있다.
(11) 또, 상기 (3)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 화학분자로서 수소 또는 암모니아 또는 양자의 혼합물을 사용하는 것으로 할 수 있다.
이들 물질은 전기저항 가열된 금속에 접촉하면 용이하게 분해되어 라디칼을 생성한다. 따라서, 효율적으로 채널에치를 하는데 적합하다.
(12) 또, 상기 (3)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 비(非)이온성 라디칼은 수소라디칼인 것으로 할 수 있다.
수소라디칼은 알루미늄(Al)이나 티탄(Ti) 등의 금속을 에칭하지 않으므로, Al이나 Ti 등의 금속을 사용한 소스ㆍ드레인전극을 마스크로 하여 채널에치를 실시할 수 있다. 따라서, 이 구성은 TFT의 생산성을 높이는데 적합하다.
그런데, 소스ㆍ드레인전극금속을 마스크로 하는 기술은 일본국 특공평6(19 94)-30397호 공보에 기재되어 있다. 이 기술은 에칭가스로서 CH4또는 NF3를 사용하여, 소스ㆍ드레인전극금속으로서 Cr을 사용하고 있다.
이 이유는 Cr 이외의 금속으로 이루어지는 소스ㆍ드레인전극이면 CH4나 NF3에 의해 대미지를 받기 때문이다. 이에 대하여 상기 구성에서는 수소라디칼을 사용하므로 소스ㆍ드레인전극금속에 Ti 나 Al을 사용할 수 있다.
(13) 또, 상기 (3)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 비(非)이온성 라디칼은 할로겐라디칼인 것으로 할 수 있다.
할로겐라디칼은 반도체박막인 실리콘박막 표면에 자연산화막이 존재해도 자연산화막을 용이하게 에칭할 수 있으므로, 실리콘에 대한 에칭 균일성이 저하하는 일은 없다.
(14) 또, 상기 (13)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 비(非)이온성 할로겐라디칼은 플루오르라디칼인 것으로 할 수 있다.
플루오르라디칼은, 예를 들면 소스ㆍ드레인전극용 금속 등의 금속과 반도체박막인 실리콘과의 선택비가 비교적 확보하기 쉬운 점에서 우수하다.
(15) 또, 상기 (1)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 채널형성공정에서의 비(非)이온성 여기종(勵起種)에 의한 에칭은, 이 에칭을 하는 체임버와는 별개로 설치한 마이크로파 플라스마생성실에서 여기종을 발생시키고, 이 여기종중에서 비이온성 여기종만을 선택하여 이 체임버내에 도입하여 실시하는 에칭인 것으로 할 수 있다.
플라스마생성장치에서 생성시킨 여기종에는 이온성 여기종이 포함되고, 이것이 플라스마장치내에서 발생하는 직류전계성분에 의해 가속된다. 따라서, 이온성 여기종을 포함하는 플라스마를 사용하여 채널에치를 실시하면, 채널에 에칭대미지를 부여하게 된다.
그런데, 상기 구성에서는 비(非)이온성 여기종(勵起種)만을 선택하여 사용하므로, 여기종이 직류전계성분에 의해 가속되는 일이 없다. 따라서 에칭대미지가 저감된다.
(16) 또, 상기 (15)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 선택된 비(非)이온성 여기종(勵起種)은, 비이온성 라디칼인 것으로 할수 있다.
(17) 또, 상기 (15)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속하여, 이 에칭 표면을 대기에노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것으로 할 수 있다.
에칭 표면이 대기에 노출되면, 이 표면이 오염되어 트랜지스터특성이 저하하지만, 상기 구성이라면 오염이 없으므로 제조수율이 향상하는 동시에 품질 신뢰성이 높아진다.
〔2〕제2발명군
(18) 제2의 발명에 관한 보텀게이트형 박막트랜지스터의 제조방법은, 다음 공정을 갖는다 ;
ㆍ 절연성 기판상에 게이트전극을 형성하는 공정,
ㆍ 상기 게이트전극을 덮도록 게이트절연막을 형성하는 공정,
ㆍ 상기 게이트절연막상에 채널용 반도체 박막을 형성하는 공정,
ㆍ 상기 채널용 반도체박막상에 소스ㆍ드레인용 반도체박막을 형성하는 공정,
ㆍ 상기 채널용 반도체박막 및 상기 소스ㆍ드레인용 반도체박막으로 이루어지는 적층을 섬형상으로 가공한 후, 소스ㆍ드레인전극용 금속을 적층하는 공정,
ㆍ 일단 적층된 상기 소스ㆍ드레인전극용 금속의 채널예정영역을 깊이방향으로 에칭하고, 소스ㆍ드레인용 반도체박막을 노출시키는 소스ㆍ드레인전극형성공정,
ㆍ 상기 소스ㆍ드레인전극형성공정에서 노출시킨 소스ㆍ드레인용 반도체박막부분을 질소원자를 함유하는 화학분자를 분해시켜 생성시킨 질소함유 비(非)이온성 분해 생성물을 사용하여 질화하는 공정.
이 구성에서는, 채널의 바로 위를 소스ㆍ드레인용 반도체박막 부분(질화영역)을 질소원자를 함유하는 화학분자를 분해시켜 생성시킨 질소함유 비이온성 분해생성물을 사용하여 질화막으로 하지만, 이 방법이면 질화시에 하층의 채널용 반도체 박막을 쓸데없이 질화하지 않고, 소스ㆍ드레인용 반도체박막의 질화영역만을 정확하게 질화할 수 있으므로, 양호한 트랜지스터특성을 실현할 수 있다.
또, 질화와 동시에 질화영역의 하층에 형성되는 채널은, 대기에 노출하지 않고 상층의 질화막으로 보호되게 된다. 따라서, 상기 구성에 의하면 TFT의 신뢰성ㆍ안정성을 현격하게 높일 수 있다.
그런데, 보텀게이트형 TFT의 채널에치공정을 채널산화나 채널질화로 대체하는 방법에 대해서는, 일본국 특허 제3191745호 공보에 기재되어 있다.
더욱 상세하게는, n형화한 비정질 실리콘막을 산소이온 또는 산소이온 및 질소이온 또는 질소라디칼를 함유하는 플라스마내에 노출하여, n형화한 비정질 실리콘막을 산질화막으로 이루어지는 질화막으로 개질(改質)하는 방법이 기재되어 있다.
한편, 활성층이 a-Si:H인 경우에 있어서는, 산화법이면 임계전압 이하에서의 트랜지스터특성이 저하하는 것이 종래부터 알려져 있다. 그러므로, 산화법보다 질화법이 바람직하다. 그러나, 상기 공보에 기재된 질화법은 플라스마를 사용한 방법이며, 이 방법은 충분한 질화속도가 얻어지기 어렵다.
또, 플라스마에 이온성 분해생성물이 함유되므로, 이것이 전계가속되어 고속으로 반도체막에 충돌한다. 그러므로, n형화한 비정질 실리콘막의 하층에 있는 실리콘막에 대미지를 부여하여 트랜지스터특성을 열화시킨다.
이에 대하여, 상기 본원 구성의 방법에서는 질소함유 비이온성 분해생성물을 사용하므로, 백채널에의 대미지가 적다. 따라서, 상기 구성에 의하면, 안정된 트랜지스터특성을 실현할 수 있다.
(19) 상기 (18)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 질소함유 비이온성 분해생성물은, 전기저항 가열된 금속에 질소원자를 함유하는 화학분자를 접촉시키고 분산시켜 생성시킨 것으로 할 수 있다.
이 구성이면 질소함유 비이온성 분해생성물을 효율적으로 생성시킬 수 있으므로, 생산성이 향상된다.
(20) 또, 상기 (19)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 질소원자를 함유하는 화학분자로서 암모니아를 사용하는 것으로 할 수있다.
질소원자를 함유하는 화학분자로서 암모니아를 사용하면, 전기저항 가열된 금속과의 접촉분해반응에 의해 효율적으로 질소함유 비이온성 분해생성물을 생성할 수 있고, 질화를 신속하게 진행시킬 수 있다.
(21) 또, 상기 (19)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 전기저항 가열된 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것으로 할 수 있다.
이들 금속은 촉매분해반응촉매로서 우수하며, 또한 융점이 높고, 전기저항가열할 수 있는 점에서 바람직하다. 그리고, 촉매분해반응에 사용하는 금속으로서는 특히 텅스텐이 바람직하다. 텅스텐은 모든 금속중에서 가장 융점이 높고, 질소원자를 함유하는 화학분자를 효율적으로 분해할 수 있고, 또 증발한 텅스텐이 실리콘반도체내에 혼입해도 미량이면 TFT특성에 치명적인 대미지를 주지 않는 점에서 우수하다.
(22) 또, 상기 (19)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 채널용 반도체박막이 실리콘박막이며, 상기 소스ㆍ드레인용 반도체박막이 n형 불순물을 함유한 실리콘박막인 것으로 할 수 있다.
질소함유 비(非)이온성 분해생성물을 사용하여 행하는 채널질화를 실리콘반도체막에 대하여 적용하면 특히 현저한 작용효과를 가지는 점에서 바람직하다.
(23) 또, 상기 (22)의 양태의 보텀게이트형 박막트랜지스터의 제조방법에 있어서, 상기 실리콘박막이 비정질 실리콘박막 또는 다결정 실리콘박막인 것으로 할 수 있다.
질소함유 비이온성 분해생성물을 사용하여 행하는 채널질화는, 비정질 실리콘박막이나 다결정 실리콘박막에서 한층 현저한 작용효과를 가진다.
〔3〕제3발명군
(24) 제3의 발명에 관한 보텀게이트형 박막트랜지스터는 다음을 구비한다;
절연성 기판상에 형성된 게이트전극과,
상기 게이트전극을 덮도록 형성된 게이트절연막과,
상기 게이트절연막상에 적층된 제1 반도체박막으로 이루어지는 채널영역과,
상기 채널영역을 제외한 영역에 적층된 제2 반도체박막으로 이루어지는 소스ㆍ드레인영역과,
상기 제2 반도체박막상에 형성된 소스ㆍ드레인전극과,
상기 채널영역의 위에 형성된 보호막으로서의 실리콘질화막 :
여기에서, 상기 채널영역의 상기 실리콘질화막에 접한 표면 근방에는, 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택되는 1종류 이상의 원소가 함유되고, 상기 1종류 이상의 원소의 합계 원자농도가 1 ×1016ㆍcm-3이상, 1 ×1019ㆍcm-3이하이다.
발명자들은 전기저항 가열된 금속과 가스분자의 접촉분해반응을 이용하여 래 디컬 등의 비(非)이온성 여기종(勵起種)을 생성하는 경우, 전기저항 가열된 금속이 증발하여 극미량이지만 채널인 제1 반도체박막내에 혼압하는 것을 발견하였다.
그러나, 최소한 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택되는 금속인 경우에는, 그 혼입량이 1 ×1016ㆍcm-3이상, 1 ×1019ㆍcm-3이하의 원자농도이면 트랜지스터특성에 거의 악영향을 미치지 않는 것을 발견하였다. 상기 구성은 이 식견에 근거하여 완성된 것이다.
(25) 상기 (24)의 양태의 보텀게이트형 박막트랜지스터에 있어서, 상기 제1 반도체박막이 실리콘박막이며, 상기 제2 반도체박막이 n형 불순물을 함유한 실리콘박막인 것으로 할 수 있다.
(26) 또, 상기 (25)의 양태의 보텀게이트형 박막트랜지스터에 있어서, 상기 실리콘박막 및 상기 n형 불순물을 함유한 실리콘박막이 비정질 또는 다결정 실리콘박막인 것으로 할 수 있다.
〔4〕제4발명군
(27) 제4의 발명에 관한 보텀게이트형 박막트랜지스터는 다음을 구비한다;
절연성 기판상에 형성된 게이트전극과,
상기 게이트전극을 덮도록 형성된 게이트절연막과,
상기 게이트절연막상에 적층된 제1 반도체박막으로 형성된 채널과,
상기 제1 반도체박막상에 적층된 제2 반도체박막으로 형성된 소스ㆍ드레인과,
상기 채널의 바로 위의 제2 반도체박막부분이 질화되어 이루어지는 질화영역과,
상기 질화영역을 제외한 제2 반도체박막상에 형성된 소스ㆍ드레인전극:
여기에서, 상기 채널의 상기 질화영역측의 표면 근방에는, 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택되는 1종류 이상의 원소가 함유되고, 상기 1종류 이상의 원소의 합계 원자농도가 1 ×1016ㆍcm-3이상, 1 ×1019ㆍcm-3이하이다.
(28) 상기 (27)의 양태의 보텀게이트형 박막트랜지스터에 있어서, 상기 제1반도체박막이 실리콘박막이며, 상기 제2 반도체박막이 n형 불순물을 함유한 실리콘박막인 것으로 할 수 있다.
(29) 또, 상기 (28)의 양태의 보텀게이트형 박막트랜지스터에 있어서, 상기 실리콘박막 및 상기 n형 불순물을 함유한 실리콘박막이 비정질 또는 다결정 실리콘박막인 것으로 할 수 있다.
〔5〕제5발명군
(30) 제5의 발명에 관한 액정표시장치는 다음을 구비한다;
복수의 주사전극과, 상기 복수의 주사전극과 교차하는 복수의 신호전극과, 상기 복수의 주사전극과 복수의 신호전극과의 각 교차부에 최소한 1개 배설된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 갖는 제1의 기판과,
대향전극을 가지며, 이 대향전극이 상기 화소전극에 대향하도록 배치된 제2의 기판과,
상기 제1의 기판과 상기 제2의 기판과의 사이에 협지된 액정:
여기에서, 상기 박막트랜지스터는 상기 청구항 24에서 29중 어느 하나에 기재된 보텀게이트형 박막트랜지스터이다.
상기 24에서 29중 어느 하나에 기재된 보텀게이트형 박막트랜지스터는, 액정표시장치용 TFT로서 사용했을 때, 그 특성을 충분히 발휘한다. 따라서, 상기 구성이면 동작안정성이 우수한 액정표시장치를 실현할 수 있다.
〔6〕제6발명군
(31) 제6의 발명에 관한 유기전계발광표시장치는 다음을 구비한다;
복수의 주사전극과, 상기 복수의 주사전극과 교차하는 복수의 신호전극과, 상기 복수의 주사전극과 복수의 신호전극과의 각 교차부에 최소한 1개 배설된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 갖는 제1의 기판과,
대향전극을 가지며, 이 대향전극이 상기 화소전극에 대향하도록 배치된 제2의 기판과,
상기 제1의 기판과 상기 제2의 기판과의 사이에 협지된 유기(有機)전계발광재료를 함유하는 층:
여기에서, 상기 박막트랜지스터는 상기 24에서 29중 어느 하나에 기재된 보텀게이트형 박막트랜지스터이다.
상기 24에서 29중 어느 하나에 기재된 보텀게이트형 박막트랜지스터는, 유기전계발광표시장치용 스위칭소자로서도 그 특성을 충분히 발휘한다. 따라서, 상기 구성이면 동작안정성이 우수한 유기전계발광표시장치를 실현할 수 있다.
도 1a∼1g는 실시예 1에 관한 보텀게이트 TFT의 제조방법을 나타낸 공정별의 개략 단면도.
도 2는 실시예 1 및 실시예 2에서 사용한 에칭 및 질화장치를 나타낸 개념도.
도 3은 실시예 1에 관한 보텀게이트 TFT의 평면 개념도이다.
도 4a∼4g는 실시예 2에 관한 보텀게이트 TFT의 제조방법을 나타낸 공정별의 개략 단면도.
도 5는 실시예 1 및 실시예 2에서 사용할 수 있는 에칭 및 질화장치의 다른 예를 나타낸 개념도.
도 6은 실시예 3∼5에 관한 표시장치의 개요를 나타낸 사시도.
도 7a∼7f는 종래의 보텀게이트 TFT의 제조방법을 나타낸 공정별의 개략 단면도.
실시예에 따라서, 본원 발명에 관한 보텀게이트형 TFT 및 그 게조방법에 대하여 설명한다.
다음의 실시예에서는 고(高)저항 반도체막으로서 a-Si:H를 사용하고, 저(低)저항 반도체막으로서 인을 도프한 n형의 a-Si:H를 사용하였다.
그러나, 본원 발명은 이것에 한정되는 것은 아니고, 반도체막으로서는, 예를 들면 다결정 실리콘(미결정 실리콘도 포함), 비정질 실리콘ㆍ게르마늄, 다결정 실리콘ㆍ게르마늄 등을 사용할 수 있다.
그리고, 본 명세서에서의 고(高)저항 반도체막은 채널용 반도체박막 또는 제1 반도체박막이라고 칭하는 수도 있고, 저(低)저항 반도체막은 소스ㆍ드레인용 반도체박막 또는 제2 반도체박막이라고 칭하는 수도 있다.
(실시예 1)
실시예 1은 채널에치공정을 수소라디칼에 의해 실시하는 보텀게이트형 TFT의 제조방법에 관한 것이다.
도 1a∼1g에 나타낸 바와 같이, 절연성 기판(1)상에 스퍼터링법에 의해 게이트전극 금속을 200nm 제막하고, 포토리소그래피와 에칭에 의해 섬형상으로 가공하여 게이트전극(2)을 형성한다(도 1a).
게이트전극금속으로서는, 예를 들면 알루미늄 또는 티탄 등의 고융점금속과 알루미늄의 적층막을 사용한다.
다음에, 게이트절연막(3)으로서 SiNx막을 CVD법으로 300nm 제작한다. 계속해서, 채널층이 되는 고(高)저항 반도체막(4)으로서의 a-Si:H막을 CVD법으로 200nm 제막한다. 계속해서, 저(低)저항 반도체막(5)으로서의 n＋-a-Si:H막을 CVD법으로 20nm 제막한다. 그 후, 포토리소그래피와 에칭에 의해 고(高)저항 반도체막(4)과 저(低)저항 반도체막(5)으로 이루어지는 적층을 섬형상으로 가공한다(도 1b).
다음에, 소스ㆍ드레인전극금속(6)을 스퍼터링법으로 제막한다(도 1c).
소스ㆍ드레인전극 금속으로서는, 예를 들면 알루미늄막 또는 티탄 등의 고(高)융점금속과 알루미늄의 적층막을 사용한다.
그 후, 소스ㆍ드레인전극금속(6)의 위에 포토레지스트(7)를 형성하고(도 1d), 포토리소그래피와 에칭에 의해 채널부의 상부를 개구한다. 그리고, 이 에칭에 있어서는, 저(低)저항 반도체막(5)을 에칭하지 않는다.
이어서, 상기 포토레지스트(7)를 제거하고, 도 2의 에칭장치를 사용하여 상 기에서 소정형상으로 형성한 소스ㆍ드레인전극을 마스크로 하여, 저(低)저항 반도체막(5)에 대하여 비(非)이온성 수소라디칼에 의한 에칭을 실시한다. 이로써, 백채널이 형성된다(도 1f). 이 공정의 상세는 뒤에 설명한다.
채널형성 후, 도 2의 장치를 사용하여 계속해서 CVD법으로 기판 표면에 막두께 300nm의 실리콘질화막으로 이루어지는 보호막(8)을 형성한다. 그 후, 도 1g에 나타낸 바와 같이 소정 부분을 포토리소그래피와 에칭에 의해 개구한다.
이 개구(9)는 화소전극을 접속하기 위해 사용된다. 이상에 의해 실시예 1의 보텀게이트형 TFT가 완성한다. 이 TFT의 평면 개념도를 도 3에 나타낸다. 그리고, 도 1g는 도 3의 A-A' 선에서의 단면도이다.
다음에, 상기 에칭장치를 사용한 비(非)이온성 수소라디칼에 의한 에칭공정에 대하여 설명한다. 실시예 1에서 사용한 에칭장치의 개념도를 도 2에 나타낸다.
도 2에서, 먼저 재치대를 겸한 기판가열히터(26)위에, 도 1e의 공정 종료후의 기판(23)을 재치한다. 이어서, 진공체임버(21)내의 공기를 진공펌프를 사용하여 제거한다.
이어서, 기판가열히터(26)에 의해 기판(23)의 온도를 예를 들면 250℃로 가열하는 동시에, 직경 0.2mm∼0.8mmφ정도의 텅스텐와이어로 이루어지는 금속선 (22)에 외부전원(25)에서 전기를 공급하여 금속선(22)을 1400℃∼2100℃ 정도로 가열한다.
이 상태로 가스도입구(24)에서 진공체임버(21)내에 예를 들면 수소를 도입하여 10Pa 정도의 비교적 저압력의 수소가스분위기로 한다. 이로써, 진공체임버(21)내의 수소가스가 금속선(22)에 접촉되어 접촉분해반응이 일어나, 비(非)이온성 수소라디칼이 생성된다.
이 수소라디칼은 분자운동하여 기판(23)에 충돌하고, 소스ㆍ드레인전극(6)으로 덮여져 있지 않은 부분의 저(低)저항 반도체막을 에칭한다(도 1f). 이로써 백채널이 형성된다.
여기서, 상기 채널에치공정에서의 에칭속도는, 가열금속선의 온도나 기판온도, 체임버내의 가스압력, 가열금속선과 기판과의 거리 등의 조건을 변화시킴으로써 변화시킬 수 있다.
그리고, 이들 조건을 적정하게 설정함으로써, 에칭대미지가 적은 고품질의 채널을 효율적으로 형성할 수 있고, 발명자들은 에칭속도를 200nm/min 이상으로 해도 TFT특성의 불균일이 적은 고품질의 TFT를 제조할 수 있는 것을 확인하고 있다.
또, 상기 채널에치공정에서는 여기종(勵起種)의 발생원으로서 수소를 사용하였지만, 여기종의 발생원(화학분자)은 수소에 한정되는 것이 아니다. 예를 들면암모니아, N2H4, 수증기 또는 이들의 혼합가스 등이 사용 가능하다.
또, 상기 실시예에서는 수소라디칼에 의해 채널에치를 실시하는 경우에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않는 것은 물론이다. 예를 들면 수소라디칼 대신, 플루오르라디칼 등의 할로겐라디칼을 사용할 수 있다. 그리고, 플루오르라디칼의 발생원(화학분자)으로서는, 예를 들면 NF3, CF4를 사용할 수 있다.
또한, 상기 채널에치공정에서 사용하는 여기종은, 비(非)이온성이면 되고, 반드시 라디칼이 아니어도 된다. 비(非)이온성 여기종이라면 자기(自己)바이어스에 의해 가속되는 일이 없으므로, 에칭대미지를 주는 정도가 작기 때문이다.
그런데, 상기 에칭에서 형성된 백채널이 대기에 노출되면, 그 표면이 오염되어 TFT성능이 저하되게 된다. 그러므로, 상기 백채널의 형성에 계속하여 연속적으로 보호막(8)의 퇴적을 하는 것이 바람직하다.
여기에서, 상기 에칭장치는 촉매CVD장치로서도 활용할 수 있으므로, 상기 에칭장치를 사용하면, 백채널형성에 계속하여 보호막(8)의 형성을 연속하여 할 수 있다. 따라서, 이 실시예에 의하면 백채널 표면의 오염을 방지하여 얻은 보텀게이트형 TFT를 제작할 수 있다.
또, 수소라디칼 등의 여기종은, 예를 들면 100Pa 정도 압력의 수소가스 분위기내에서 고주파 플라스마를 발생시킴으로써 생성할 수 있지만, 이 방법이면 이온성의 여기종도 생성된다.
그런데, 이온성 여기종은 고주파 플라스마에 의해 발생하는 직류성분(자기바이어스)에 의해 가속되는 결과, 저(低)저항 반도체막의 하층의 고(高)저항 반도체막에 이른바 에칭대미지를 준다.
이에 대하여 상기 에칭장치에서 발생시킨 여기종은 비(非)이온성이며, 또한 상기 가열금속선(22)을 사용하는 원리에서 자기바이어스가 거의 발생하지 않으므로, 상기 에칭대미지를 현격하게 작게 할 수 있다.
따라서, 전기저항 가열한 금속선에 수소가스 등의 가스형 분자(이와 같은 분자를 화학분자라고 함)를 접촉시켜 분해시키는 방법으로 생성한 여기종을 사용하는 것이 바람직하다.
단, 본 발명에 있어서는, 고주파 플라스마에서 발생시킨 여기종을 사용할 수도 있다. 이 경우에서는, 상기 에칭장치와는 별개의 장치, 예를 들면 마이크로파 플라스마장치 등으로 여기종을 발생시키고, 이 여기종을 바이어스가 인가된 메시전극을 통과시키는 등에 의해 비(非)이온성 여기종만으로 하고, 이것을 상기 에칭장치에 도입하여 에칭을 하는, 이른바 리모트플라스마방식을 채용할 필요가 있다. 도 5에 리모트플라스마방식에서의 장치의 예를 나타낸다.
도 5에서 부호 56이 고주파 플라스마발생실, 54가 상부전극을 겸하는 가스도입구이며, 이것에 이온성 여기종을 제거하는 메시전극이 내장되어 있다. 또, 51이 체임버, 53이 하부전극을 겸하는 기판가열히터, 55가 고주파 전극이다.
(실시예 2)
실시예 2는 실시예 1에 있어서의 채널에치공정 대신, 채널이 되는 고(高)저항 반도체막의 바로 위의 저(低)저항 반도체막부분(질화영역)을 질소라디칼 또는 활성의 NHx(x＝1∼3)를 사용하여 질화하는 공정을 갖는 TFT제조방법에 관한 것이다.
실시예 2의 제조프로세스에 있어서의 각 공정의 단면도를 도 4a∼4g에 나타낸다. 그리고, 도 4a∼도 4e에 대해서는, 상기 실시예 1과 동일하므로, 다음에서는 질화공정 이후의 공정에 대하여 설명한다.
실시예 2의 채널에치공정도 도 2의 장치를 사용하여, 기본적으로는 상기 실시예 1과 마찬가지로 조작한다. 즉, 재치대를 겸하는 기판가열히터(26)상에 도 4e의 공정종료 후의 기판을 재치한다.
이어서, 진공체임버(21)내의 공기를 진공펌프를 사용하여 제거한다. 이어서, 기판가열히터(26)에 의해 기판(23)의 온도를 예를 들면 300℃로 가열하는 동시에, 예를 들면 직경 0.2mm∼0.8mmφ정도의 텅스텐와이어로 이루어지는 금속선(22)에 외부전원(25)에서 전기를 공급하여 금속선(22)을 1000℃∼1800℃ 정도로 가열한다.
이 상태로 가스도입구(24)에서 진공체임버(21)내에 암모니아를 도입하여 10Pa 정도의 비교적 저압력의 암모니아가스분위기로 한다. 이로써, 진공체임버 (21)내의 암모니아가스(화학분자)가 금속선(22)에 접촉되어 접촉분해반응이 일어나, 비(非)이온성 분해생성물(질소라디칼 또는 NHx(x＝1∼2))가 생성되고, 이 비(非)이온성 분해생성물이 기판(23)에 충돌하고, 소스ㆍ드레인전극(6)으로 덮여져 있지 않은 부분의 저(低)저항 반도체막이 질화된다(도 4f). 이로써 질화막(48)(질화영역이라고도 함)이 형성되고, 그 아래에 채널이 형성된다.
실시예 1의 경우와 마찬가지로, 이 방법에 의하면, 이온성 여기종의 발생이 거의 없으므로, 자기(自己)바이어스에 의해 가속되어 채널에 대미지를 주는 일이 없다. 또, 채널이 질화막(48)으로 보호되어 대기에 접하는 일이 없으므로, 트랜지스터특성의 불균일이 적고, 신뢰성이 우수한 TFT를 제조할 수 있다.
여기서, 기판 온도를 300℃ 정도로 한 것은, 이 온도라면 질화가 원활하게 진행되기 때문이다. 또, 금속선(22)의 온도를 1000℃에서 1800℃ 정도로 한 것은, 이 온도라면 암모니아(NH3)의 분해에 의해 발생하는 수소라디칼에 의한 에칭이 잘 일어나지 않아, 질화가 우세해지므로 적합하기 때문이다.
또, 상기에서는 암모니아를 사용하였지만, 비(非)이온성 분해생성물의 발생원은 암모니아에 한정되는 것이 아니고, 질소원자를 함유하는 화합물이라면 된다. 단, 접촉분해하기 쉬운 화학분자가 바람직하고, 이와 같은 화합물로서 예를 들면 N2H4를 사용할 수 있다.
또, 질화속도는 금속선온도, 기판온도, 가스압력, 금속선과 기판과의 거리 등에 의해 조절이 가능하다.
또, 도 2에 있어서는 접촉분해반응용 금속으로서, 와이어형상의 금속선(22)을 나타냈지만, 촉매금속의 형상은 이것에 한정되지 않는다. 플레이트형상이나 코일형상 등이라도 된다(실시예 1에 있어서도 동일).
그리고, 도 4a∼4g에 있어서 부호 41은 기판, 42는 게이트전극금속, 43은 게이트절연막, 44는 고(高)저항 반도체박막, 45는 저(低)저항 반도체박막, 46은 소스ㆍ드레인전극, 47은 레지스트, 48은 질화영역, 49는 보호막, 410은 개구부이다.
(촉매금속과 TFT특성의 관계)
상기 실시예 1 및 2에서는, 촉매분해반응에서의 촉매금속으로서 텅스텐을 사용하였지만, 본 발명에서 사용이 가능한 촉매금속은 텅스텐에 한정되는 것은 아니다.
본 발명자들은 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨이나 이들 합금등에서도 동일한 효과가 얻어지는 것을 실험적으로 확인하였다. 또, 이 실험에서 전기저항 가열한 금속(촉매금속)을 사용하는 접촉분해반응을 채널에치에 적용하면, 미량이지만 촉매금속이 채널내에 혼입하는 것이 확인되었다.
이 원인으로서는 융점온도 이하의 가열이라도 금속이 증발하여, 이것이 반도체층에 혼입하기 때문이라고 생각되었다. 그래서, 이 점에 대하여 더욱 실험 검토하였다. 그 결과, 다음의 사항이 명백해졌다.
(1) TFT채널에의 촉매금속의 혼입량은, 사용하는 촉매금속의 종류, 가열온도, 채널에치처리시간, 체임버내의 잔류산소농도 등에 따라 크게 변동한다.
(2) 동일 조건이라면, 촉매금속으로서 텅스텐을 사용했을 때에 금속의 혼입량이 적어진다. 그 이유는 텅스텐은 금속에서 가장 융점이 높고, 증기압이 낮기 때문이라고 생각된다.
(3) 채널내에의 촉매금속의 혼입량은 다음과 같았다. 텅스텐을 사용하고,금속온도를 1800℃, 채널에치처리시간을 약 1분간, 수소분압 10Pa로 하고, 체임버내의 산소분압(잔류산소량)을 충분히 적게 한 조건(10-4Pa 이하 정도)에서 1016ㆍ cm-3원자농도였다.
또, 상기에서 체임버내의 산소분압(잔류산소량)을 많게 한 조건(10-2Pa 정도 )에서는 1019ㆍ cm-3원자농도였다. 체임버내의 잔류산소농도가 혼입량에 크게 영향을 미치는 것은, 금속은 산화물이 되면 융점이 내려가 증발하기 쉬워지기 때문이라고 생각된다.
(4) 또, 잔류산소농도가 적어도 촉매금속온도가 높아지면 혼입량이 증가하고, 예를 들면 촉매금속온도를 2100℃, 체널에치 처리시간을 1분간으로 하면 텅스텐혼입량은 1019ㆍcm-3원자농도가 되는 것을 알았다. 그리고, 실리콘박막으로 이루어지는 채널에 1019ㆍcm-3원자농도이 텅스텐이 혼입된 TFT는 트랜지스터로서 기능하는 것이 확인되었다. 그리고, 텅스텐은 실리콘내에 깊은 준위(準位)를 형성하지 않기 때문에 캐리어의 소실확률이 크게 변동하지 않으므로, 전기저항 가열하는 촉매금속으로서 특히 바람직하다.
(실시예 3)
상기 실시예 1에 관한 TFT를 절연기판 상에 매트릭스형으로 형성하는 동시에, 드레인전극에 접속되도록 화소전극을 형성하고, 그 외에 대해서는 공지 방법을이용하여 액정표시장치를 제작하였다.
이 액정표시장치에 비디오신호를 입력하여 각 TFT를 구동시킨 바, 종래의 제조방법에 관한 TFT를 사용한 경우에 비교하여 각 화소를 정확하게 스위칭할 수 있고, 그 결과로서 양호한 영상을 표시할 수 있는 것이 확인되었다.
(실시예 4)
상기 실시예 3과 마찬가지로 하여, 실시에 2에 관한 TFT를 사용하여 액정표시장치를 제작하였다. 이 액정표시장치에 비디오신호를 입력하여 각 TFT를 구동시켰다. 그 결과, 안정된 스위칭동작이 확인되었다.
(실시예 5)
또한, 상기 실시예 1 또는 2에 관한 TFT를 사용하여 유기(有機)전계발광표시장치를 제작한 바, 액정표시장치의 경우와 마찬가지로 종래의 제조방법에 관한 TFT를 사용한 경우에 비교하여 안정된 표시성능이 얻어지는 것을 알았다.
도 6에 실시예 3∼5의 표시장치에 관한 기본 구조를 나타냈다. 도 6의 부호 71은 어레이기판, 72는 대향기판, 73은 게이트전극선, 74는 소스전극선, 75는 박막트랜지스터, 76은 블랙매트릭스, 77은 액정 또는 유기전계발광재료이다.
이상에서 설명한 바와 같이, 본 발명의 보텀게이트 TFT 및 그 제조방법에서는, 채널에치공정을 매우 낮은 대미지로 실시할 수 있다. 또한, 백채널의 대기의 노출에 의한 오염을 방지할 수 있다. 따라서, TFT특성의 향상과, 그것에 의한 수율의 향상을 도모할 수 있다.
또, TFT특성의 향상에 의해 대(大)화면이며 고(高)정세한 표시장치를 실현할 수 있다. 또한, 백채널의 대미지의 저감이나 오염의 저감은 a-Si:H막을 얇게 해도 TFT특성의 저하가 일어나지 않는 것에 관계되므로, a-Si:H 제막시간의 단축이나 CVD체임버의 클리닝사이클의 연장에 의한 제조 택트(tact)의 단축을 실현할 수 있다.

Claims (31)

  1. 절연성 기판상에 게이트전극을 형성하는 공정,
    상기 게이트전극을 덮도록 게이트절연막을 형성하는 공정,
    상기 게이트절연막상에 채널용 반도체 박막을 형성하는 공정,
    상기 채널용 반도체박막상에 소스ㆍ드레인용 반도체박막을 형성하는 공정,
    상기 채널용 반도체박막과 상기 소스ㆍ드레인용 반도체박막으로 이루어지는 적층을 섬형상으로 가공한 후, 소스ㆍ드레인전극용 금속을 적층하는 공정,
    일단 적층된 상기 소스ㆍ드레인전극용 금속의 채널예정영역을 깊이방향으로 에칭하고, 소스ㆍ드레인용 반도체박막을 노출시키는 소스ㆍ드레인전극 형성공정,
    상기 소스ㆍ드레인전극형성공정에서 노출시킨 소스ㆍ드레인용 반도체박막부분을 비(非)이온성 여기종(勵起種)을 사용하여 깊이방향으로 에칭 제거하여 채널을 형성하는 채널형성공정을 가진 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 비(非)이온성 여기종(勵起種)은 전기저항 가열된 금속에 화학분자를 접촉시키고 분해시켜 생성시킨 것을 특징으로 하는 보텀게이트형 박막트랜지스터막의 제조방법.
  3. 제2항에 있어서, 전기저항 가열된 금속에 화학분자를 접촉시키고 분해시켜생성한 상기 비(非)이온성 여기종(勵起種)은 라디칼인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속하여, 이 에칭표면을 대기에 노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  6. 제5항에 있어서, 상기 채널용 반도체박막이 실리콘박막이며, 상기 소스ㆍ드레인용 반도체박막이 n형 불순물을 함유한 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법,
  7. 제6항에 있어서, 상기 실리콘박막이 비정질 실리콘박막 또는 다결정 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  8. 제1항에 있어서, 상기 비(非)이온성 여기종은 비(非)이온성 라디칼인 것을특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  9. 제1항에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속해서, 이 에칭표면을 대기에 노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법,
  10. 제2항에 있어서, 상기 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  11. 제3항에 있어서, 상기 화학분자로서 수소 또는 암모니아 또는 양자의 혼합물을 사용하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  12. 제3항에 있어서, 상기 비(非)이온성 라디칼은 수소라디칼인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  13. 제3항에 있어서, 상기 비(非)이온성 라디칼은 할로겐라디칼인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  14. 제13항에 있어서, 상기 비(非)이온성 할로겐라디칼은 플루오르라디칼인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  15. 제1항에 있어서, 상기 채널형성공정에서의 비(非)이온성 여기종(勵起種)에 의한 에칭은, 이 에칭을 하는 체임버와는 별개로 설치한 마이크로파 플라스마생성실에서 여기종을 발생시키고, 이 여기종중에서 비이온성 여기종만을 선택하여 이 체임버내에 도입하여 실시하는 에칭인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  16. 제15항에 있어서, 상기 선택된 비(非)이온성 여기종(勵起種)은, 비이온성 라디칼인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  17. 제15항에 있어서, 상기 소스ㆍ드레인용 반도체박막의 에칭에 계속하여, 이 에칭 표면을 대기에 노출하지 않고, 보호막으로서의 실리콘질화막을 형성하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  18. 절연성 기판상에 게이트전극을 형성하는 공정,
    상기 게이트전극을 덮도록 게이트절연막을 형성하는 공정,
    상기 게이트절연막상에 채널용 반도체 박막을 형성하는 공정,
    상기 채널용 반도체박막상에 소스ㆍ드레인용 반도체박막을 형성하는 공정,
    상기 채널용 반도체박막 및 상기 소스ㆍ드레인용 반도체박막으로 이루어지는 적층을 섬형상으로 가공한 후, 소스ㆍ드레인전극용 금속을 적층하는 공정,
    일단 적층된 상기 소스ㆍ드레인전극용 금속의 채널예정영역을 깊이방향으로 에칭하고, 소스ㆍ드레인용 반도체박막을 노출시키는 소스ㆍ드레인전극 형성공정,
    상기 소스ㆍ드레인전극형성공정에서 노출시킨 소스ㆍ드레인용 반도체박막부분을 질소원자를 함유하는 화학분자를 분해시켜 생성시킨 질소함유 비(非)이온성 분해 생성물을 사용하여 질화하는 공정을 가진 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  19. 제18항에 있어서, 상기 질소함유 비이온성 분해생성물은, 전기저항 가열된 금속에 질소원자를 함유하는 화학분자를 접촉시켜 분해시켜서 생성시킨 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  20. 제19항에 있어서, 상기 질소원자를 함유하는 화학분자로서 암모니아를 사용하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  21. 제19항에 있어서, 상기 전기저항 가열된 금속으로서 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택된 금속 또는 상기 군(群)에서 선택된 2종류 이상의 금속으로 이루어지는 합금을 사용하는 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  22. 제19항에 있어서, 상기 채널용 반도체박막이 실리콘박막이며, 상기 소스ㆍ드레인용 반도체박막이 n형 불순물을 함유한 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  23. 제22항에 있어서, 상기 실리콘박막이 비정질 실리콘박막 또는 다결정 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터의 제조방법.
  24. 절연성 기판상에 형성된 게이트전극과,
    상기 게이트전극을 덮도록 형성된 게이트절연막과,
    상기 게이트절연막상에 적층된 제1 반도체박막으로 이루어지는 채널과,
    상기 채널을 제외한 영역에 적층된 제2 반도체박막으로 이루어지는 소스ㆍ드레인영역과,
    상기 제2 반도체박막상에 형성된 소스ㆍ드레인전극과,
    상기 채널의 위에 형성된 보호막으로서의 실리콘질화막 :
    여기에서, 상기 채널의 상기 실리콘질화막에 접한 표면 근방에는, 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택되는 1종류 이상의 원소가 함유되고, 상기 1종류 이상의 원소의 합계 원자농도가 1 ×1016ㆍcm-3이상, 1 ×1019ㆍcm-3이하인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  25. 제24항에 있어서, 상기 제1 반도체박막이 실리콘박막이며, 상기 제2 반도체박막이 n형 불순물을 함유한 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  26. 제25항에 있어서, 상기 실리콘박막 및 상기 n형 불순물을 함유한 실리콘박막이 비정질 또는 다결정 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  27. 절연성 기판상에 형성된 게이트전극과,
    상기 게이트전극을 덮도록 형성된 게이트절연막과,
    상기 게이트절연막상에 적층된 제1 반도체박막으로 형성된 채널과,
    상기 제1 반도체박막상에 적층된 제2 반도체박막으로 형성된 소스ㆍ드레인과,
    상기 채널의 바로 위의 제2 반도체박막부분이 질화되어 이루어지는 질화영역과,
    상기 질화영역을 제외한 제2 반도체박막상에 형성된 소스ㆍ드레인전극:
    여기에서, 상기 채널의 상기 질화영역측의 표면 근방에는, 텅스텐, 탄탈, 몰리브덴, 바나듐, 백금, 토륨으로 이루어지는 군(群)에서 선택되는 1종류 이상의 원소가 함유되고, 상기 1종류 이상의 원소의 합계 원자농도가 1 ×1016ㆍcm-3이상, 1 ×1019ㆍcm-3이하인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  28. 제27항에 있어서, 상기 제1 반도체박막이 실리콘박막이며, 상기 제2 반도체박막이 n형 불순물을 함유한 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  29. 제28항에 있어서, 상기 실리콘박막 및 상기 n형 불순물을 함유한 실리콘박막이 비정질 또는 다결정 실리콘박막인 것을 특징으로 하는 보텀게이트형 박막트랜지스터.
  30. 복수의 주사전극과, 상기 복수의 주사전극과 교차하는 복수의 신호전극과, 상기 복수의 주사전극과 복수의 신호전극과의 각 교차부에 최소한 1개 배설된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 갖는 제1의 기판과,
    대향전극을 가지며, 이 대향전극이 상기 화소전극에 대향하도록 배치된 제2의 기판과,
    상기 제1의 기판과 상기 제2의 기판과의 사이에 협지된 액정을 구비하는 액정표시장치로서,
    상기 박막트랜지스터는 상기 제24항 내지 제29항중 어느 한 항에 기재한 보텀게이트형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
  31. 복수의 주사전극과, 상기 복수의 주사전극과 교차하는 복수의 신호전극과, 상기 복수의 주사전극과 복수의 신호전극과의 각 교차부에 최소한 1개 배설된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 갖는 제1의 기판과,
    대향전극을 가지며, 이 대향전극이 상기 화소전극에 대향하도록 배치된 제2의 기판과,
    상기 제1의 기판과 상기 제2의 기판과의 사이에 협지된 유기(有機)전계발광재료를 함유하는 층을 구비한 유기전계발광표시장치로서,
    상기 박막트랜지스터는 상기 제24항 내지 제29항중 어느 한 항에 기재한 보텀게이트형 박막트랜지스터인 것을 특징으로 하는 유기전계발광표시장치.
KR1020010068430A 2000-11-08 2001-11-05 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 KR20020035747A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000339964A JP2002151693A (ja) 2000-11-08 2000-11-08 ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JPJP-P-2000-00339964 2000-11-08

Publications (1)

Publication Number Publication Date
KR20020035747A true KR20020035747A (ko) 2002-05-15

Family

ID=18814949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010068430A KR20020035747A (ko) 2000-11-08 2001-11-05 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치

Country Status (7)

Country Link
US (2) US6524958B2 (ko)
JP (1) JP2002151693A (ko)
KR (1) KR20020035747A (ko)
CN (1) CN1353453A (ko)
MY (1) MY134102A (ko)
SG (1) SG97215A1 (ko)
TW (1) TW552649B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858982B2 (en) 2004-09-24 2010-12-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI234011B (en) * 2004-01-16 2005-06-11 Hannstar Display Corp Active color filter on array structure, manufacturing method thereof, and color LCD device including active color filter on array
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
JP5542364B2 (ja) * 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
US8030725B1 (en) * 2010-10-05 2011-10-04 Skyworks Solutions, Inc. Apparatus and methods for detecting evaporation conditions
US9416450B2 (en) * 2012-10-24 2016-08-16 Applied Materials, Inc. Showerhead designs of a hot wire chemical vapor deposition (HWCVD) chamber
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630397B2 (ja) 1985-08-26 1994-04-20 日本電気株式会社 薄膜トランジスタの製造方法
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
KR100200346B1 (ko) * 1995-10-31 1999-07-01 윤종용 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법
JP3141805B2 (ja) 1997-01-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858982B2 (en) 2004-09-24 2010-12-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US8252639B2 (en) 2004-09-24 2012-08-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Also Published As

Publication number Publication date
TW552649B (en) 2003-09-11
US20020055211A1 (en) 2002-05-09
US20030143787A1 (en) 2003-07-31
JP2002151693A (ja) 2002-05-24
MY134102A (en) 2007-11-30
CN1353453A (zh) 2002-06-12
US6524958B2 (en) 2003-02-25
SG97215A1 (en) 2003-07-18

Similar Documents

Publication Publication Date Title
US6338990B1 (en) Method for fabricating thin-film transistor
US7988470B2 (en) Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US7785941B2 (en) Method of fabricating thin film transistor
JP3272532B2 (ja) 半導体装置の製造方法
JPH08228011A (ja) 半導体装置およびその製造方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
US6372083B1 (en) Method of manufacturing semiconductor device and apparatus for manufacturing the same
KR100279217B1 (ko) 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
KR20020035747A (ko) 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
CN101419916B (zh) 薄膜晶体管的制造方法
US6607949B2 (en) Method for fabricating polysilicon thin film transistor with improved electrical characteristics
JPH08153699A (ja) 薄膜半導体装置の作製方法
US20080087633A1 (en) Method for forming a metal line and method for manufacturing display substrate having the metal line
US7851807B2 (en) Layer-stacked wiring and semiconductor device using the same
US6579749B2 (en) Fabrication method and fabrication apparatus for thin film transistor
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JPH06124889A (ja) 薄膜状半導体装置の作製方法
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法
KR20020055787A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
JPH05291220A (ja) 半導体装置の製造方法
JP2716035B2 (ja) 薄膜電界効果トランジスタ
JP2004327649A (ja) 半導体装置、薄膜トランジスタおよび半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid