CN1353453A - 底部栅极型薄膜晶体管及其制造方法和显示装置 - Google Patents

底部栅极型薄膜晶体管及其制造方法和显示装置 Download PDF

Info

Publication number
CN1353453A
CN1353453A CN01142771A CN01142771A CN1353453A CN 1353453 A CN1353453 A CN 1353453A CN 01142771 A CN01142771 A CN 01142771A CN 01142771 A CN01142771 A CN 01142771A CN 1353453 A CN1353453 A CN 1353453A
Authority
CN
China
Prior art keywords
thin film
film transistor
film
bottom grid
source drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01142771A
Other languages
English (en)
Inventor
坂井全弘
寺内正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1353453A publication Critical patent/CN1353453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在沟道蚀刻型底部栅极薄膜晶体管的制造中,可防止蚀刻步骤中沟道的蚀刻损害,提高晶体管的性能。通过使用电阻加热金属的接触触媒反应,由生成的氢原子团或氟原子团等非离子性激发子来进行沟道蚀刻,从而解决上述问题。另外,代替沟道蚀刻,通过由接触分解电阻加热金属中所含的氮原子的化学分子生成的含氮非离子性分解生成物来氮化沟道正上方的源极、漏极半导体薄膜来解决。

Description

底部栅极型薄膜晶体管及 其制造方法和显示装置
技术领域
本发明涉及一种用于液晶显示装置(LCD：Liquid Crystal Display)和有机电场发光显示装置的底部栅极(bottom gate)型薄膜晶体管(TFT：Thin FilmTransistor)及其制造方法。
背景技术
氢化非晶硅(a-Si：H)TFT可在廉价的玻璃衬底上通过低温加工来高精度地制造，所以被广泛用作液晶显示装置的开关元件。
在a-SiTFT的结构中，存在顶部栅极结构和底部栅极结构这两种结构，但在顶部栅极结构中，当制造时，作为沟道的a-Si：H薄膜和栅极绝缘膜的界面被污染。与之相反，作为底部栅极结构，因为不暴露于大气中来连续地制作栅极绝缘膜和a-Si：H薄膜，所以可防止因污染引起的TFT性能降低，与顶部栅极结构相比，优点在于电子迁移率变大。可用底部栅极结构的TFT作为液晶显示装置等的开关元件，但在这种底部栅极结构的TFT中，还有沟道保护型和沟道蚀刻型(也称为背面沟道蚀刻型)。沟道蚀刻型与沟道保护型相比，制造过程中使用的光掩模数量少，有利于节约制造成本，所以如今沟道蚀刻型底部栅极结构的TFT成为主流。
图7中用各步骤剖面图来表示沟道型底部栅极结构的TFT制作过程。根据该图来说明沟道蚀刻型底部栅极结构的TFT的制造过程。
在绝缘性衬底61上通过溅射法来形成200nm的栅极电极62，之后，通过光刻法和蚀刻法来进行岛形加工(图7(a))。作为栅极电极62，通常使用铝膜或钛等高熔点金属膜与铝膜的叠层膜。
通过等离子体化学气相淀积法(Chemical Vapor Deposition；CVD法)来形成300nm的SiNx膜，来作为栅极绝缘膜63，接着，不在大气中暴露表面，通过等离子体CVD法来形成200nm的a-Si：H膜，来作为高电阻半导体膜64。用等离子体CVD法来形成20nm的n+-a-Si：H膜，来作为低电阻半导体膜65。之后，通过光刻和蚀刻对高电阻半导体膜64和低电阻半导体膜65的叠层进行岛形加工(图7(b))。
之后，通过溅射法来形成源极·漏极电极金属66(图7(c))。之后，涂布抗蚀剂67(图7(d))，通过光刻和蚀刻来对沟道部的上部进行开口，之后，通过相同的抗蚀剂图案来蚀刻低电阻半导体膜65，形成背面沟道(图7(e))。
该工序通常被称为沟道蚀刻工序。
为了保护因蚀刻而露出的背面沟道，由CVD法来形成300nm的氮化硅膜作为保护膜68。最后，通过光刻和蚀刻保护膜68的规定部分，形成连接象素电极的开口69，完成TFT。
发明概述
但是，上述制造方法中存在如下问题。即，为了减小低电阻半导体膜65和高电阻半导体膜64的蚀刻选择比，在沟道蚀刻工序中产生过蚀刻，在蚀刻低电阻半导体膜65的同时，也必然蚀刻高电阻半导体膜64(图7(e))。当产生这种过蚀刻时，损失了作为背面沟道的a-Si：H膜的氢，产生在膜的纵向上的均匀性损失等所谓蚀刻损害。由于该蚀刻损害，TFT特性恶化，例如TFT的电场效果迁移率降低至一半。
另一方面，当为了减小背面沟道所对应的蚀刻损害而加大高电阻半导体膜64的膜厚时，制膜所需的时间增多，生产率降低。另外，当增大制膜速度来缩短制膜时间时，膜的质量降低。换言之，前者导致生产间隔时间增多，制造成本上升，后者导致合格率下降和TFT特性下降，因此，在现有的技术中，不能高效地制造可充分用作显示高精度动画的显示装置用的底部栅极结构的TFT。
本发明的第一目的是提供一种可解决上述问题的底部栅极结构TFT的制造方法，第二个目的是提供一种适用该制造方法的液晶显示装置和有机电场发光显示装置。解决上述问题的本发明如下构成。
[1]第一发明组
(1)第一发明的底部栅极型薄膜晶体管制造方法具有如下步骤：
·在绝缘性衬底上形成栅极的步骤，
·形成栅极绝缘膜来覆盖所述栅极的步骤，
·在所述栅极绝缘膜上形成沟道用半导体薄膜的步骤，
·在所述沟道用半导体薄膜上形成源极·漏极用半导体薄膜的步骤，
·在将所述沟道用半导体薄膜和所述源极·漏极用半导体薄膜构成的叠层加工成岛形后，叠层源极·漏极用金属的步骤，
·在深度方向上蚀刻暂时叠层的所述源极·漏极用金属的沟道预定区域，使源极·漏极用半导体薄膜露出的源极·漏极形成步骤，
·使用非离子性激发子，在深度方向上蚀刻去除在所述源极·漏极形成步骤中露出的源极·漏极用半导体薄膜部分，形成沟道的沟道形成步骤。
在该制造方法中，使用非离子性激发子来进行源极·漏极用半导体薄膜的蚀刻(所谓沟道蚀刻)，当使用非离子性激发子时，因为激发子不使电场加速，所以降低了对背面沟道的蚀刻损害。因此，提高了制造时的合格率率，进一步提高沟道蚀刻型底部栅极结构TFT的品质可靠性。
(2)在上述(1)方式的底部栅极型薄膜晶体管制造方法中，可使化学分子与电阻加热的金属接触，进行分解后生成所述非离子性激发子。
该方法为应用触媒CVD法的方法，可通过简单的装置来大量生成非离子性激发子。另外，若为该方法(接触分解反应法)，则难以生成离子性激发子。这里，在化学分子中也包含H2分子等由相同元素构成的分子。
(3)在上述(2)方式的底部栅极型薄膜晶体管制造方法中，使化学分子与电阻加热的金属接触、进行分解后生成的所述非离子性激发子为原子团。
原子团作为非离子性激发子，因为能量大，所以蚀刻效率好。
(4)在上述(3)方式的底部栅极型薄膜晶体管制造方法中，作为所述金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
这些金属用作接触分解反应触媒，熔点高，可电阻加热，其中钨最好。钨之所以最好是因为它在所有金属中的熔点最高，可非常高效地将氢气分解成原子团，并且，即使蒸发的钨混入硅半导体内，只要是微量，就不会对TFT特性产生致命的损害。
(5)在上述(4)方式的底部栅极型薄膜晶体管制造方法中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，可形成作为保护膜的氮化硅膜。
当将沟道表面暴露于大气中时，表面污染，从而导致TFT特性恶化，所以最好不在大气中暴露沟道表面，而用保护膜进行保护。在本发明中，也可使用保护膜形成中使用的接触分解反应装置来进行沟道蚀刻。因为可在沟道蚀刻后连续形成保护膜，所以可容易实现上述结构。
(6)在上述(5)方式的底部栅极型薄膜晶体管制造方法中，所述沟道用半导体薄膜为硅薄膜，所述源极·漏极用半导体薄膜为搀杂n型杂质的硅薄膜。
当对硅薄膜或搀杂n型杂质的硅薄膜的半导体进行使用激发子的沟道蚀刻时，可显著发挥本发明的作用效果。但是，本发明不限于这些半导体膜。例如可使用硅·锗薄膜等。
(7)在上述(6)方式的底部栅极型薄膜晶体管制造方法中，所述硅薄膜为非晶硅薄膜或多晶硅薄膜。
(8)在上述(1)方式的底部栅极型薄膜晶体管制造方法中，所述非离子性激发子为非离子性原子团。
(9)在上述(1)方式的底部栅极型薄膜晶体管制造方法中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，形成作为保护膜的氮化硅膜。
(10)在上述(2)方式的底部栅极型薄膜晶体管制造方法中，作为所述金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
(11)在上述(3)方式的底部栅极型薄膜晶体管制造方法中，作为化学分子可使用氢或氨或二者的混合物。
这些物质与电阻加热的金属接触时容易分解，生成原子团。因此可高效地进行沟道蚀刻。
(12)在上述(3)方式的底部栅极型薄膜晶体管制造方法中，所述非离子性原子团是氢原子团。
因为氢原子团不蚀刻铝(Al)或钛(Ti)等金属，所以可将使用Al或Ti等金属的源极·漏极作为掩模来进行沟道蚀刻。因此，该结构可提高TFT的生产性。将源极·漏极金属作为掩模的技术已记载于日本特开平6-30397号公报中。该技术使用CH4或NF3来作为蚀刻气体，使用Cr作为源极·漏极金属。原因是若是由Cr以外的金属构成的源极·漏极时，会因CH4或NF3而受到损害。因此，在上述结构中，因为使用氢原子团，所以在源极·漏极金属中可使用Ti或Al。
(13)在上述(3)方式的底部栅极型薄膜晶体管制造方法中，所述非离子性原子团是卤素原子团。
因为卤素原子团即使在作为半导体薄膜的硅薄膜表面上存在自然氧化膜时，也可容易地蚀刻自然氧化膜，所以不会降低对于硅的蚀刻均匀性。
(14)在上述(13)方式的底部栅极型薄膜晶体管制造方法中，所述非离子性原子团是氟原子团。
氟原子团的优点在于，例如可较容易确保源极·漏极用金属等金属和作为半导体薄膜的硅的选择比。
(15)在上述(1)方式的底部栅极型薄膜晶体管制造方法中，所述沟道形成步骤中的非离子性激发子的蚀刻是如下的蚀刻：在与进行该蚀刻的容器分别设置的微波等离子体生成室中产生激发子，从该激发子中仅选择非离子性激发子，导入该容器内。
等离子体生成装置中生成的激发子中包含离子性激发子，通过等离子体装置中发生的直流电场分量来进行加速。因此，当使用包含离子性激发子的等离子体进行沟道蚀刻时，沟道中会产生蚀刻损害。但在上述结构中，因为仅选择使用非离子性激发子，所以激发子不会由于直流电场加速。因此降低了蚀刻损害。
(16)在上述(15)方式的底部栅极型薄膜晶体管制造方法中，所述选择的非离子性激发子为非离子性原子团。
(17)在上述(15)方式的底部栅极型薄膜晶体管制造方法中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，形成作为保护膜的氮化硅膜。
当在大气中暴露蚀刻表面时，该表面被污染，晶体管特性下降，若为上述结构，则因为没有污染，所以可提高制造合格率，并提高品质可靠性。
[2]第二发明组
(18)第二发明的底部栅极型薄膜晶体管制造方法具有如下步骤：
·在绝缘性衬底上形成栅极的步骤，
·形成栅极绝缘膜来覆盖所述栅极的步骤，
·在所述栅极绝缘膜上形成沟道用半导体薄膜的步骤，
·在所述沟道用半导体薄膜上形成源极·漏极用半导体薄膜的步骤，
·在将所述沟道用半导体薄膜和所述源极·漏极用半导体薄膜构成的叠层加工成岛形后，叠层源极·漏极用金属的步骤，
·在深度方向上蚀刻暂时叠层的所述源极·漏极用金属的沟道预定区域，使源极·漏极用半导体薄膜露出的源极·漏极形成步骤，
·使用分解包含氮原子的化学分子生成的含氮非离子性分解生成物来氮化在所述源极·漏极形成步骤中露出的源极·漏极用半导体薄膜部分的步骤。
在该结构中，形成使用分解包含氮原子的化学分子生成的含氮非离子性分解生成物来氮化覆盖在沟道上方的源极·漏极用半导体薄膜部分(氮化区域)的氮化膜，作为该方法，在氮化时并非无用地氮化下层的沟道用半导体薄膜，而是可确实仅氮化源极·漏极用半导体薄膜的氮化区域，所以可实现良好的晶体管特性。在氮化的同时形成于氮化区域下层的沟道不暴露于大气中，由上层的保护膜来保护。因此，当如上述构成时，可进一步提高TFT的可靠性·稳定性。
在用沟道氧化或沟道氮化来代替底部栅极型TFT的沟道蚀刻步骤的方法记载于日本特许第3191745号公报中。具体而言，记载了如下方法：在包含氧离子、或氧离子和氮离子、或氮原子团的等离子体中暴露n型化的非晶硅膜，将n型化的非晶硅膜变为由氮氧化膜构成的绝缘膜。另外，当活性层为a-Si：H的情况下，若为氧化法，从现有技术可知阈值电压以下的晶体管特性降低。因此，氮化法比氧化法好。但是，上述公报中记载的氮化法为使用等离子体的方法，该方法难以得到充分的氮化速度。因为等离子体中包含有离子性分解生成物，所以受到电场加速而高速冲击半导体膜。因此，对n型化的非晶硅膜下层中的硅膜造成损害，恶化晶体管特性。与之相反，在上述本发明构成的方法中，因为使用含氮非离子性分解生成物，所以对背面沟道的损害少。当如上述构成时，可实现稳定的晶体管特性。
(19)在上述(18)方式的底部栅极型薄膜晶体管制造方法中，可使含有氮原子的化学分子与电阻加热的金属接触，进行分解后生成所述含氮非离子性分解生成物。
当如此构成时，可高效地生成含氮非离子性分解生成物，提高生产性。
(20)在上述(19)方式的底部栅极型薄膜晶体管制造方法中，使用氨来作为包含所述氮原子的化学分子。
当使用氨来作为包含所述氮原子的化学分子时，通过与电阻加热金属的接触分解反应来高效生成含氮非离子性分解生成物，从而可迅速进行氮化。
(21)在上述(19)方式的底部栅极型薄膜晶体管制造方法中，作为所述电阻加热金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
优选这些金属作为接触分解反应触媒，熔点高，可电阻加热。在作为用于接触分解反应的金属中，钨最好。钨在所有金属中的熔点最高，可高效地分解包含氮原子的化学分子，并且，即使蒸发的钨混入硅半导体内，只要是微量，就不会对TFT特性产生致命的损害。
(22)在上述(19)方式的底部栅极型薄膜晶体管制造方法中，所述沟道用半导体薄膜为硅薄膜，所述源极·漏极用半导体薄膜为搀杂n型杂质的硅薄膜。
当对硅半导体膜适用使用含氮非离子性分解生成物来进行的沟道氮化时，可达到非常显著的作用效果。
(23)在上述(22)方式的底部栅极型薄膜晶体管制造方法中，所述硅薄膜为非晶硅薄膜或多晶硅薄膜。
使用含氮非离子性分解生成物来进行的沟道氮化在非晶硅薄膜或多晶硅薄膜中可达到进一步显著的作用效果。
[3]第三发明组
(24)第三发明的底部栅极型薄膜晶体管包括：
·在绝缘性衬底上形成的栅极，
·形成来覆盖所述栅极的栅极绝缘膜，
·由所述栅极绝缘膜上叠层的第一半导体薄膜构成的沟道区域，
·由所述沟道区域以外的区域上叠层的第二半导体薄膜构成的源极·漏极区域，
·形成于所述第二半导体薄膜上的源极·漏极，
·形成于所述沟道区域上的作为保护膜的氮化硅膜；
其中，在接近所述沟道区域的所述氮化硅膜的表面附近，包含从钨、钽、钼、钒、铂、钍构成的组中选择的一种以上的元素，所述一种以上的元素的合计原子浓度为1*1016·cm-3以上，1*1019·cm-3以下。
发明者们发现在使用电阻加热的金属和气体分子的接触分解反应来生成原子团等非离子性激发子时，电阻加热的金属蒸发，虽然量很少，但也混入作为沟道的第一半导体薄膜中。但是，当作为至少从钨、钽、钼、钒、铂、钍构成的组中选择的金属的情况下，若其混入量为1*1016·cm-3以上，1*1019·cm-3以下的原子浓度，则可知基本不会对晶体管特性产生致命的坏影响。根据上述知识来完成上述结构。
(25)在上述(24)方式的底部栅极型薄膜晶体管中，所述第一半导体薄膜为硅薄膜，所述第二半导体薄膜为搀杂n型杂质的硅薄膜。
(26)在上述(25)方式的底部栅极型薄膜晶体管中，所述硅薄膜和搀杂n型杂质的硅薄膜为非晶硅薄膜或多晶硅薄膜。
[4]第四发明组
(27)第四发明的底部栅极型薄膜晶体管包括：
·在绝缘性衬底上形成的栅极，
·形成来覆盖所述栅极的栅极绝缘膜，
·由所述栅极绝缘膜上叠层的第一半导体薄膜构成的沟道，
·由所述第一半导体薄膜上叠层的第二半导体薄膜构成的源极·漏极，
·氮化所述沟道正上方的第二半导体薄膜部分构成的氮化区域，
·在所述氮化区域以外的第二半导体薄膜上形成的源极·漏极；
其中，在接近所述沟道的所述氮化区域侧的表面附近，包含从钨、钽、钼、钒、铂、钍构成的组中选择的一种以上的元素，所述一种以上的元素的合计原子浓度为1*1016·cm-3以上，1*1019·cm-3以下。
(28)在上述(27)方式的底部栅极型薄膜晶体管中，所述第一半导体薄膜为硅薄膜，所述第二半导体薄膜为搀杂n型杂质的硅薄膜。
(29)在上述(28)方式的底部栅极型薄膜晶体管中，所述硅薄膜和搀杂n型杂质的硅薄膜为非晶硅薄膜或多晶硅薄膜。
[5]第五发明组
(30)第五发明的液晶显示装置包括：
第一衬底，包括：多个扫描电极、与所述多个扫描电极交叉的多个信号电极、在所述多个扫描电极和多个信号电极的各交叉部上至少设置一个的薄膜晶体管、和与所述薄膜晶体管连接的象素电极，
第二衬底，具有对置电极，该对置电极被配置成与所述象素电极相对，和
夹在所述第一衬底和第二衬底之间的液晶；
其中，所述薄膜晶体管为所述(24)至(29)之一所述的底部栅极型薄膜晶体管。
当将所述(24)至(29)之一所述的底部栅极型薄膜晶体管用作液晶显示装置用TFT时，可充分发挥其特性。当为上述结构时，可实现动作稳定性优化的液晶显示装置。
[6]第六发明组
(31)第六发明的液晶显示装置包括：
第一衬底，包括：多个扫描电极、与所述多个扫描电极交叉的多个信号电极、在所述多个扫描电极和多个信号电极的各交叉部上至少设置一个的薄膜晶体管、和与所述薄膜晶体管连接的象素电极，
第二衬底，具有对置电极，该对置电极被配置成与所述象素电极相对，和
夹在所述第一衬底和第二衬底之间、包含有机电场发光材料的层；
其中，所述薄膜晶体管为所述(24)至(29)之一所述的底部栅极型薄膜晶体管。
即使将所述(24)至(29)之一所述的底部栅极型薄膜晶体管用作有机电场发光显示装置用的开关元件，也可充分发挥其特性。当为上述结构时，可实现动作稳定性优化的液晶显示装置。
附图的简要说明
图1是表示根据实施例1的底部栅极TFT的制造方法的各步骤的示意剖面图。
图2是表示实施例1和实施例2中使用的蚀刻及氮化装置的示意图。
图3是根据实施例1的底部栅极TFT的平面示意图。
图4是表示根据实施例2的底部栅极TFT的制造方法的步骤的示意剖面图。
图5是表示可在实施例1和实施例2中使用的蚀刻及氮化装置的其它实例的示意图。
图6是表示根据实施例3-5的显示装置概要的斜视图。
图7是表示现有的底部栅极TFT的制造方法的各步骤的示意剖面图。
最佳实施例的说明
根据实施例来说明本发明中底部栅极型TFT及其制造方法。在以下的实施例中，用a-Si：H作为高电阻半导体膜，用搀杂磷的n型a-Si：H作为低电阻半导体膜。但本发明不限于此，作为半导体膜，例如可使用多晶硅(也包含微结晶硅)、非晶硅·锗、多晶硅·锗等。本说明中的高电阻半导体膜被称为沟道用半导体薄膜或第一半导体薄膜，低电阻半导体膜被称为源极·漏极用半导体薄膜或第二半导体薄膜。
(实施例1)
实施例1涉及由氢原子团来实施沟道蚀刻步骤的底部栅极型TFT的制造方法。
如图1所示，在绝缘性衬底1上通过溅射法来形成200nm的栅极金属膜，通过光刻和蚀刻来进行岛形加工，形成栅极2(图1(a))。作为栅极金属，例如使用铝或钛等高熔点金属与铝的叠层膜。
通过CVD法来形成300nm的SiNx膜，来作为栅极绝缘膜3。接着，通过CVD法来形成200nm的a-Si：H膜，来作为成为沟道层的高电阻半导体膜4。之后，用CVD法来形成20nm的n+-a-Si：H膜，来作为低电阻半导体膜5。之后，通过光刻和蚀刻对高电阻半导体膜4和低电阻半导体膜5构成的叠层进行岛形加工(图1(b))。
之后，通过溅射法来形成源极·漏极电极金属6(图1(c))。
可使用例如铝膜或钛等高熔点金属与铝的叠层膜来作为源极·漏极金属。
之后，在源极·漏极金属6上形成光致抗蚀剂7(图1(d))，通过光刻和蚀刻来对沟道部的上部进行开口，在该蚀刻中，不蚀刻低电阻半导体膜5。
之后，除去上述光致蚀刻剂7，使用图2的蚀刻装置，将上述形成规定形状的源极·漏极作为掩模，对低电阻半导体膜5进行非离子性氢原子团的蚀刻。由此形成背面沟道(图1(f))。该步骤的详细内容如后述。
在形成沟道后，接着使用图2的装置，通过CVD法在衬底表面上形成膜厚300nm氮化硅膜构成的保护膜8。之后，如图1(g)所示，通过光刻和蚀刻来对规定部分进行开口。该开口9用于连接象素电极。如上所述完成实施例1的底部栅极型TFT。该TFT的平面示意图如图3所示。图1(g)是图3的A-A’线的剖面图。
下面说明使用上述蚀刻装置的非离子性氢原子团的蚀刻步骤。图2表示实施例1中使用的蚀刻装置的示意图。
图2中，首先在兼作装载台的衬底加热器26上装载图1(e)步骤结束后的衬底23。接着，用真空泵去除真空容器21内的空气。之后，通过衬底加热器26将衬底23的温度加热到例如250℃，同时，从外部电源25向由直径0.2mm-0.8mmφ左右的钨丝构成的金属线22供电，将金属线22加热到1400℃-2100℃。在该状态下，从导入口24向真空容器21内导入例如氢，形成10Pa左右压力较低的氢气气氛。由此，真空容器21内的氢气与金属线22接触，引起接触分解反应，生成非离子性氢原子团。该氢原子团进行分子运动，冲击衬底23，蚀刻源极·漏极6未覆盖的部分的低电阻半导体膜(图1(f)。由此形成背面沟道。
这里，所述沟道蚀刻步骤中的蚀刻速度随加热金属线的温度、衬底温度、容器内的气压、加热金属线与衬底的距离等条件变化而变化。通过适当设定这些条件，可高效形成蚀刻损害少、品质高的沟道，本发明者们确认当蚀刻速度为200nm/min以上时，可制造TFT特性偏差少、品质高的TFT。
虽然上述沟道蚀刻步骤中使用氢来作为激发子的发生源，但激发子的发生源(化学分子)不限于氢。例如可使用氨、N2H4、水蒸气或它们的混合气体等。
在上述实施例中，虽然描述了通过氢原子团来实施沟道蚀刻的情况，但不用说，本发明并不限于此。例如可使用氟原子团等卤素原子团来代替氢原子团。例如可使用NF3、CF4来作为氟原子团的发生源(化学分子)。
另外，上述沟道蚀刻步骤中使用的激发子只要是非离子性的就足够了，但在必要时也可不是原子团。如果是非离子性激发子，则因为通过自身偏压来加速，所以产生蚀刻损害的程度小。
当将上述蚀刻形成的背面沟道暴露于大气中时，其表面被污染，降低了TFT性能。因此，期望在上述沟道形成后就接着进行保护膜8的叠层。这里，因为上述蚀刻装置也可用作触媒CVD装置，所以当使用上述蚀刻装置时，可在背面沟道形成后连续形成保护膜8。因此，通过本实施例，可制作防止背面沟道表面的污染的底部栅极型TFT。
另外，氢原子团等激发子可在例如100Pa左右压力的氢气气氛中发生高频等离子体，如为该方法，则也可生成离子性激发子。但是，通过高频等离子体产生的直流分量(自身偏压)加速离子性激发子的结果，在低电阻半导体膜下层的高电阻半导体膜中产生所谓的蚀刻损害。与之相反，上述蚀刻装置中产生的激发子为非离子性的，从使用加热金属线22的原理可知，因为不会产生致命的自身偏压，所以可进一步减少上述蚀刻损害。因此，最好使用使氢气等气体状分子(将这种分子称为化学分子)与电阻加热金属线接触分解的方法来生成的激发子。
但在本发明中也可使用高频等离子体发生的激发子。此时，上述蚀刻装置和其它装置、例如微波等离子体装置等发生激发子，通过施加偏压的网格电极将该激发子仅作为非离子性激发子，将该激发子导入上述蚀刻装置后进行蚀刻，必要时采用所谓的远程等离子体方式。图5表示远程等离子体方式中的装置的实例。
图5中，标号56为高频等离子体发生室，54为兼作上部电极的气体导入口，其中内置去除离子性激发子的网格电极。51为容器，53为兼作下部电极的衬底加热器，55为高频电极。
(实施例2)
实施例2涉及TFT制造方法，具有代替实施例1中的沟道蚀刻步骤，使用氮原子团或活性NHx(x＝1-3)来氮化成为沟道的高电阻半导体膜正上方的低电阻半导体膜部分(氮化区域)的步骤。
图4表示实施例2的制造过程中的各步骤的剖面图。图4(a)-(e)中与上述实施例1相同，所以下面说明氮化步骤以后的步骤。
实施例2的沟道蚀刻步骤也使用图2的装置，基本上与上述实施例2同样操作。即，在兼作装载台的衬底加热器26上装载图4(e)步骤结束后的衬底。接着，用真空泵去除真空容器21内的空气。之后，通过衬底加热器26将衬底23的温度加热到例如300℃，同时，从外部电源25向由直径0.2mm-0.8mmφ左右的钨丝构成的金属线22供电，将金属线22加热到1000℃-1800℃。在该状态下，从导入口24向真空容器21内导入氨，形成10Pa左右压力较低的氨气气氛。由此，真空容器21内的氨气(化学分子)与金属线22接触，引起接触分解反应，生成非离子性分解生成物(氮原子团或NHx(x＝1-2))，该非离子性分解生成物冲击衬底23，氮化源极·漏极6未覆盖的部分的低电阻半导体膜(图4(f))。由此形成氮化膜48(所谓氮化区域)，在其下形成沟道。
与实施例1的情况相同，通过该方法可不产生致命的离子性激发子，所以不会由于自身偏压的加速而对沟道产生损害。通过氮化膜48来保护沟道，因为不与大气接触，所以可制造晶体管特性的偏离少、优化可靠性的TFT。
这里，衬底温度为300℃，若为该温度时，可顺利地进行氮化。另外，金属线22的温度为从1000℃至1800℃左右，若为该温度时，难以引起因氨(NH3)分解产生的氢原子团的蚀刻，因为氮化成为优势，所以较适用。
虽然上述使用氨，但非离子性分解生成物的发生源不限于氨，也可是包含氮原子的化合物。但是，最好是接触分解容易的化学分子，作为这种化合物，例如可使用N2H4。
另外，氮化速度可通过金属线温度、衬底温度、气压、金属线与衬底的距离等来调节。
另外，图2中作为接触分解反应用金属，表示了线形的金属线22，但触媒金属的形状不限于此。也可是板状或线圈状等(实施例1中也相同)。
图4中，标号41为衬底，42为栅极金属，43为栅极绝缘膜，44为高电阻半导体薄膜，45为低电阻半导体薄膜，46为源极·漏极，47为抗蚀剂、48为氮化区域，49为保护膜，410为开口部。
(触媒金属与TFT特性的关系)
在上述实施例1和2中，将钨用作接触分解反应中的触媒金属，但本发明中可使用的触媒金属不限于钨。本发明者们通过实验确认钨、钼、钽、钒、铂、钍或其合金等也可得到相同的效果。在该实验中，将使用电阻加热的金属(触媒金属)的接触分解反应适用于沟道蚀刻时，虽然是微量，但也认为触媒金属混入沟道中。原因在于，即使是熔点温度以下的加热，金属也会蒸发，因此将其混入半导体层中。对该点作进一步研究。该结果可从下述了解。
(1)通过使用的触媒金属的种类、加热温度、沟道蚀刻处理时间、容器内残留氧浓度等来对TFT沟道的触媒金属的混入量进行大变动。
(2)若条件相同，当将钨作为触媒金属时，金属的混入量少。其原因在于钨在金属中熔点最高，而蒸发气压低。
(3)向沟道中的触媒金属混入量如下。在使用钨，金属温度为1800℃，沟道蚀刻处理时间约为1分钟，氢分压为10Pa，容器内的氧分压(残留氧量)非常少的条件(10-4Pa以下左右)下，原子浓度为1*1016·cm-3。
在上述容器内的氧分压(残留氧量)多的条件(10-2Pa左右)条件下，原子浓度为1*1019·cm-3。容器内的残留氧浓度对混入量影响很大，当金属由氧化物构成时，熔点下降，易蒸发。
(4)即使残留氧浓度少，但当触媒金属温度高时，混入量增加，例如触媒金属温度为2100℃，沟道蚀刻处理时间约为1分钟时，钨混入量为1*1016cm-3原子浓度。认为在由硅薄膜构成的沟道中混入1*1019·cm-3原子浓度的钨的TFT可用作晶体管。因为钨在硅中不形成深的能级，载波的消失概率变动不大，所以最好用作电阻加热的触媒金属。
(实施例3)
在绝缘衬底上将上述实施例1中的TFT形成为矩阵形时，形成象素电极来与漏极连接，另外，可使用公知的方法来制作液晶显示装置。向该液晶显示装置输入视频信号，驱动各TFT，与使用现有制造方法中的TFT的情况相比，可确实开关各象素，结果可显示良好的图像。
(实施例4)
与上述实施例3相同，使用实施例2中的TFT来制作液晶显示装置。向该液晶显示装置输入视频信号，驱动各TFT。结果，确认稳定的开关动作。
(实施例5)
另外，使用上述实施例1或2中的TFT来制作有机电场发光显示装置，与液晶显示装置的情况相同，与使用现有制造方法中的TFT的情况相比，可得到稳定的显示性能。
图6表示根据实施例3-5的显示装置的基本结构。图6的标号71为阵列衬底，72为对置衬底，73为栅极线，74为源极线，75为薄膜晶体管，76为黑色矩阵，77为液晶或有机电场发光材料。
如上所述，在本发明的底部栅极TFT及其制造方法中，可以非常低的损害来实现沟道蚀刻步骤。另外，可防止背面沟道因大气暴露的污染。由此可实现TFT特性的提高及因此的合格率提高。另外，通过TFT特性的提高来以大画面来实现高精度的显示装置。另外，通过背面沟道的损害降低或污染降低，即使变薄a-Si：H膜，也可会引起TFT特性下降，所以可实现a-Si：H制膜时间的缩短或CVD容器的清洗周期延长引起的制造间隔的缩短。

Claims (31)

1.一种底部栅极型薄膜晶体管制造方法，包括如下步骤：
·在绝缘性衬底上形成栅极的步骤，
·形成栅极绝缘膜来覆盖所述栅极的步骤，
·在所述栅极绝缘膜上形成沟道用半导体薄膜的步骤，
·在所述沟道用半导体薄膜上形成源极·漏极用半导体薄膜的步骤，
·在将所述沟道用半导体薄膜和所述源极·漏极用半导体薄膜构成的叠层加工成岛形后，叠层源极·漏极用金属的步骤，
·在深度方向上蚀刻暂时叠层的所述源极·漏极用金属的沟道预定区域，使源极·漏极用半导体薄膜露出的源极·漏极形成步骤，和
·使用非离子性激发子，在深度方向上蚀刻去除在所述源极·漏极形成步骤中露出的源极·漏极用半导体薄膜部分，形成沟道的沟道形成步骤。
2.根据权利要求1所述的底部栅极型薄膜晶体管制造方法，其中，可使化学分子与电阻加热的金属接触，进行分解后生成所述非离子性激发子。
3.根据权利要求2所述的底部栅极型薄膜晶体管制造方法，其中，使化学分子与电阻加热的金属接触、进行分解后生成的所述非离子性激发子为原子团。
4.根据权利要求3所述的底部栅极型薄膜晶体管制造方法，其中，作为所述金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
5.根据权利要求4所述的底部栅极型薄膜晶体管制造方法，其中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，可形成作为保护膜的氮化硅膜。
6.根据权利要求5所述的底部栅极型薄膜晶体管制造方法，其中，所述沟道用半导体薄膜为硅薄膜，所述源极·漏极用半导体薄膜为搀杂n型杂质的硅薄膜。
7.根据权利要求6所述的底部栅极型薄膜晶体管制造方法，其中，所述硅薄膜为非晶硅薄膜或多晶硅薄膜。
8.根据权利要求1所述的底部栅极型薄膜晶体管制造方法，其中，所述非离子性激发子为非离子性原子团。
9.根据权利要求1所述的底部栅极型薄膜晶体管制造方法，其中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，形成作为保护膜的氮化硅膜。
10.根据权利要求2所述的底部栅极型薄膜晶体管制造方法，其中，作为所述金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
11.根据权利要求3所述的底部栅极型薄膜晶体管制造方法，其中，作为化学分子可使用氢或氨或二者的混合物。
12.根据权利要求3所述的底部栅极型薄膜晶体管制造方法，其中，所述非离子性原子团是氢原子团。
13.根据权利要求3所述的底部栅极型薄膜晶体管制造方法，其中，所述非离子性原子团是卤素原子团。
14.根据权利要求13所述的底部栅极型薄膜晶体管制造方法，其中，所述非离子性原子团是氟原子团。
15.根据权利要求1所述的底部栅极型薄膜晶体管制造方法，其中，所述沟道形成步骤中的非离子性激发子的蚀刻是如下的蚀刻：在与进行该蚀刻的容器分别设置的微波等离子体生成室中发生激发子，从该激发子中仅选择非离子性激发子，导入该容器内。
16.根据权利要求15所述的底部栅极型薄膜晶体管制造方法，其中，所述选择的非离子性激发子为非离子性原子团。
17.根据权利要求15所述的底部栅极型薄膜晶体管制造方法，其中，在所述源极·漏极用半导体薄膜的蚀刻后，不在大气中暴露该蚀刻表面，形成作为保护膜的氮化硅膜。
18.一种底部栅极型薄膜晶体管制造方法，包括如下步骤：
·在绝缘性衬底上形成栅极的步骤，
·形成栅极绝缘膜来覆盖所述栅极的步骤，
·在所述栅极绝缘膜上形成沟道用半导体薄膜的步骤，
·在所述沟道用半导体薄膜上形成源极·漏极用半导体薄膜的步骤，
·在将所述沟道用半导体薄膜和所述源极·漏极用半导体薄膜构成的叠层加工成岛形后，叠层源极·漏极用金属的步骤，
·在深度方向上蚀刻暂时叠层的所述源极·漏极用金属的沟道预定区域，使源极·漏极用半导体薄膜露出的源极·漏极形成步骤，和
·使用分解包含氮原子的化学分子生成的含氮非离子性分解生成物来氮化在所述源极·漏极形成步骤中露出的源极·漏极用半导体薄膜部分的步骤。
19.根据权利要求18所述的底部栅极型薄膜晶体管制造方法，其中，可使含有氮原子的化学分子与电阻加热的金属接触，进行分解后生成所述含氮非离子性分解生成物。
20.根据权利要求19所述的底部栅极型薄膜晶体管制造方法，其中，使用氨来作为包含所述氮原子的化学分子。
21.根据权利要求19所述的底部栅极型薄膜晶体管制造方法，其中，作为所述电阻加热金属，可使用钨、钽、钼、钒、铂、钍构成的组中选择的金属或由所述组选择的两种以上金属构成的合金。
22.根据权利要求19所述的底部栅极型薄膜晶体管制造方法，其中，所述沟道用半导体薄膜为硅薄膜，所述源极·漏极用半导体薄膜为搀杂n型杂质的硅薄膜。
23.根据权利要求22所述的底部栅极型薄膜晶体管制造方法，其中，所述硅薄膜为非晶硅薄膜或多晶硅薄膜。
24.一种底部栅极型薄膜晶体管，包括：
在绝缘性衬底上形成的栅极，
形成来覆盖所述栅极的栅极绝缘膜，
由所述栅极绝缘膜上叠层的第一半导体薄膜构成的沟道，
由所述沟道区域以外的区域上叠层的第二半导体薄膜构成的源极·漏极区域，
形成于所述第二半导体薄膜上的源极·漏极，和
形成于所述沟道区域上的作为保护膜的氮化硅膜；
其中，在接近所述沟道区域的所述氮化硅膜的表面附近，包含从钨、钽、钼、钒、铂、钍构成的组中选择的一种以上的元素，所述一种以上的元素的合计原子浓度为1*1016·cm-3以上，1*1019·cm-3以下。
25.根据权利要求24所述的底部栅极型薄膜晶体管，其中，所述第一半导体薄膜为硅薄膜，所述第二半导体薄膜为搀杂n型杂质的硅薄膜。
26.根据权利要求25所述的底部栅极型薄膜晶体管，其中，所述硅薄膜和所述搀杂n型杂质的硅薄膜为非晶硅薄膜或多晶硅薄膜。
27.一种底部栅极型薄膜晶体管，包括：
在绝缘性衬底上形成的栅极，
形成来覆盖所述栅极的栅极绝缘膜，
由所述栅极绝缘膜上叠层的第一半导体薄膜构成的沟道，
由所述第一半导体薄膜上叠层的第二半导体薄膜构成的源极·漏极，
氮化所述沟道正上方的第二半导体薄膜部分构成的氮化区域，和
在所述氮化区域以外的第二半导体薄膜上形成的源极·漏极；
其中，在接近所述沟道的所述氮化区域侧的表面附近，包含从钨、钽、钼、钒、铂、钍构成的组中选择的一种以上的元素，所述一种以上的元素的合计原子浓度为1*1016·cm-3以上，1*1019·cm-3以下。
28.根据权利要求27所述的底部栅极型薄膜晶体管，其中，所述第一半导体薄膜为硅薄膜，所述第二半导体薄膜为搀杂n型杂质的硅薄膜。
29.根据权利要求28所述的底部栅极型薄膜晶体管，其中，所述硅薄膜和所述搀杂n型杂质的硅薄膜为非晶硅薄膜或多晶硅薄膜。
30.一种液晶显示装置，包括：
第一衬底，包括：多个扫描电极、与所述多个扫描电极交叉的多个信号电极、在所述多个扫描电极和多个信号电极的各交叉部上至少设置一个的薄膜晶体管、和与所述薄膜晶体管连接的象素电极，
第二衬底，具有对置电极，该对置电极被配置成与所述象素电极相对，和
夹在所述第一衬底和第二衬底之间的液晶；
其中，所述薄膜晶体管为所述权利要求24至29之一所述的底部栅极型薄膜晶体管。
31.一种液晶显示装置，包括：
第一衬底，包括：多个扫描电极、与所述多个扫描电极交叉的多个信号电极、在所述多个扫描电极和多个信号电极的各交叉部上至少设置一个的薄膜晶体管、和与所述薄膜晶体管连接的象素电极，
第二衬底，具有对置电极，该对置电极被配置成与所述象素电极相对，和
夹在所述第一衬底和第二衬底之间、包含有机电场材料的层；
其中，所述薄膜晶体管为所述权利要求24至29之一所述的底部栅极型薄膜晶体管。
CN01142771A 2000-11-08 2001-11-08 底部栅极型薄膜晶体管及其制造方法和显示装置 Pending CN1353453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000339964A JP2002151693A (ja) 2000-11-08 2000-11-08 ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JP339964/00 2000-11-08

Publications (1)

Publication Number Publication Date
CN1353453A true CN1353453A (zh) 2002-06-12

Family

ID=18814949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01142771A Pending CN1353453A (zh) 2000-11-08 2001-11-08 底部栅极型薄膜晶体管及其制造方法和显示装置

Country Status (7)

Country Link
US (2) US6524958B2 (zh)
JP (1) JP2002151693A (zh)
KR (1) KR20020035747A (zh)
CN (1) CN1353453A (zh)
MY (1) MY134102A (zh)
SG (1) SG97215A1 (zh)
TW (1) TW552649B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI234011B (en) * 2004-01-16 2005-06-11 Hannstar Display Corp Active color filter on array structure, manufacturing method thereof, and color LCD device including active color filter on array
KR101090252B1 (ko) 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US7998801B2 (en) * 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
US8030725B1 (en) * 2010-10-05 2011-10-04 Skyworks Solutions, Inc. Apparatus and methods for detecting evaporation conditions
US9416450B2 (en) * 2012-10-24 2016-08-16 Applied Materials, Inc. Showerhead designs of a hot wire chemical vapor deposition (HWCVD) chamber

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630397B2 (ja) 1985-08-26 1994-04-20 日本電気株式会社 薄膜トランジスタの製造方法
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
KR100200346B1 (ko) * 1995-10-31 1999-07-01 윤종용 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법
JP3141805B2 (ja) 1997-01-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法

Also Published As

Publication number Publication date
SG97215A1 (en) 2003-07-18
KR20020035747A (ko) 2002-05-15
TW552649B (en) 2003-09-11
JP2002151693A (ja) 2002-05-24
US20030143787A1 (en) 2003-07-31
US6524958B2 (en) 2003-02-25
US20020055211A1 (en) 2002-05-09
MY134102A (en) 2007-11-30

Similar Documents

Publication Publication Date Title
CN1135608C (zh) 半导体器件的制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1218403C (zh) 半导体装置
CN1206737C (zh) 半导体器件及其制造方法
CN1118867C (zh) 制造半导体器件的方法和设备
CN1320599C (zh) 制造半导体器件的方法
CN1160759C (zh) 半导体器件及其制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1155055C (zh) 清洗剂以及使用它的清洗方法
CN1346152A (zh) 薄膜晶体管及半导体器件
CN1697198A (zh) 半导体装置及其制造方法
CN1570204A (zh) 膜形成方法、半导体器件和显示器件及其制造方法
CN1620208A (zh) 显示器件
CN1599961A (zh) 半导体装置及其制造方法
CN1109213A (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1725511A (zh) 半导体器件及其制造方法
CN1683980A (zh) 显示装置
CN1458694A (zh) 氮化硅膜、半导体装置及其制造方法
CN1947478A (zh) 电路基板、电路基板的制造方法及具有电路基板的显示装置
CN1161566A (zh) 半导体器件及其制造方法
CN1128899A (zh) 半导体集成电路装置的制造方法
CN100347854C (zh) 半导体器件及其制造方法
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned