CN1645562A - 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备 - Google Patents

调准方法、半导体装置的制造方法、半导体装置用基板、电子设备 Download PDF

Info

Publication number
CN1645562A
CN1645562A CNA200510004240XA CN200510004240A CN1645562A CN 1645562 A CN1645562 A CN 1645562A CN A200510004240X A CNA200510004240X A CN A200510004240XA CN 200510004240 A CN200510004240 A CN 200510004240A CN 1645562 A CN1645562 A CN 1645562A
Authority
CN
China
Prior art keywords
alignment mark
film
formation
substrate
functional membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510004240XA
Other languages
English (en)
Other versions
CN100435271C (zh
Inventor
汤田坂一夫
田中英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1645562A publication Critical patent/CN1645562A/zh
Application granted granted Critical
Publication of CN100435271C publication Critical patent/CN100435271C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种在使用液相工艺制造器件时适用的调准方法。在包含使用液相法以在基板上形成功能膜的工序的器件的制造过程中，在形成所述功能膜(12)的基板(10)上，形成相对于在所述功能膜(12)之后形成的膜(13)显示形状的调准标记(AM1)，并使用该调准标记(AM1)对所述功能膜(12)之后的膜(13)进行调准。

Description

调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
技术领域
本发明涉及调准方法、半导体装置的制造方法、半导体装置用基板、电子设备。
背景技术
现有的薄膜电子器件的制造技术是把使用了蒸镀法的真空工艺作为根本。作为具有极微细的加工精度的代价，该真空工艺没有有效使用大量能量和材料。因此，作为取代真空工艺的方法，开始重新认识能量低的液相工艺(使用了液相法的工艺)(例如参照专利文献1)。
和把蒸镀作为根本的现有的真空工艺相比，该液相工艺具有下面的优异特征。
(1)不需要真空装置，制造装置的小型化成为可能。
(2)因能使膜面平整，形成在该膜面上的配线难以出现断线等。另外，通过把这种平整的膜用作栅极绝缘膜而有可能制造高耐压的晶体管。
专利文献1：再公表特许WO00/59040号公报。
如上所述，在液相工艺中，通过膜面的平整化而可能制造高性能器件。但是，另一方面，在器件的制造过程中，有时平整化膜面反而会起负面作用。即，当通过液相工艺(例如旋涂法)形成薄膜时，因配置于该薄膜下的图形的凹凸不平通过该薄膜而被平整化，所以当在该薄膜上形成不透光的膜并进行图形形成时，难以像以往那样看到膜面的凹凸不平而进行辐射处理的调准。例如，当通过液相工艺形成薄膜晶体管的栅极绝缘膜或层间绝缘膜时，在该绝缘膜上形成的金属膜的表面成为没有凹凸结构的表面，所以不能相对于下层侧的半导体膜对其进行正确的定位。
发明内容
本发明正是鉴于上述情况而完成的发明，目的是在使用液相工艺制造器件时提供适宜的调准方法。
为了解决上述课题，完成了本发明的调准方法，在包括使用液相法在基板上形成功能膜的工序的器件制造过程中，其特征在于，在形成上述功能膜的基板上，形成调准标记，其相对于在上述功能膜之后形成的膜显示形状，使用该调准标记对在上述功能膜之后形成的膜进行调准。
通过使用这种调准标记，有可能对功能膜以后的膜进行更高精度的图形形成。
还有，在本说明书中，功能膜是具有规定功能的膜的总称，作为其功能，有电、电子功能(导电性、绝缘性、压电性、热电性、电介质性等)，光学功能(光选择吸收、反射性、偏振性、光选择透过性、非线性光学特性、荧光或磷光等的发光、光致变色性等)，磁性功能(硬磁性、软磁性、非磁性、透磁性等)，化学功能(吸附性、解吸性、催化性、吸水性、离子传导性、氧化还原性、电化学特性、电致变色性等)，机械功能(耐磨损性等)，热功能(传热性、绝热性、红外线放射性等)，生物功能(生物适应性、抗血栓性等)等各种功能。
另外，液相法是在基板上配置液体材料的方法，作为该方法，例如有旋涂法、狭缝涂覆法、浸涂法、喷涂法、印刷法、液滴喷出法等。
在本发明中，上述调准标记的形成工序可以设为包括下述工序的工序，即在上述基板和上述功能膜之间形成高度超过由该功能膜引起的平整化程度的调准标记。本方法是在形成功能膜之前，事先在基板上形成厚膜(高度超出功能膜引起的平整化程度)的调准标记，具体为以下方式。
(1)上述调准标记的形成工序是包括下述工序的工序，即在上述基板上事先形成厚膜的调准标记的工序。
(2)上述调准标记的形成工序是包括下述工序的工序，即通过向事先设置在上述基板上的第1调准标记的上面增补调准标记形成材料而形成高度超过上述功能膜引起的平整化程度的第2调准标记的工序。
其中，在方式(2)中，上述第2调准标记的形成工序可以设为包括下述工序的工序，即采用液滴喷出法在上述第1调准标记的形成区域中有选择地滴下含有上述调准标记形成材料的液体材料。
另外，在本发明中，上述调准标记的形成工序可以设为包括下述工序的工序，即在具备了第1调准标记的上述基板上形成透光性的上述功能膜，然后使用借助该透光性功能膜而辨识的上述第1调准标记，在上述功能膜上重新形成第2调准标记的工序。本方法是使用事先设置在基板上的调准标记(第1调准标记)并在形成功能膜之后重新制作调准标记(第2调准标记)的方法。此时，上述第2调准标记的相对位置能够根据上述第1调准标记的位置进行确定。由此，能够防止在功能膜以前的膜和功能膜以后的膜之间出现错位。另外，第二调准标记不一定必须配置在与第一调准标记相同的位置上，但是第二调准标记与第一调准标记配置在俯视大致呈相同位置时，可以更高精度地对功能膜以后的膜进行定位。
另外，关于本发明的调准方法，其特征在于，在包括使用液相法在具备了调准标记的基板上形成功能膜的工序的器件制造过程中，在上述调准标记形成区域之外的区域形成上述功能膜，使用上述调准标记对上述功能膜以后的膜进行调准。
在本方法中，因为无法在调准标记的形成区域配置功能膜，所以调准标记的凹凸不平不会被功能膜平整化。因此，即使是本方法也能够对功能膜以后的膜进行高精度的图形形成。
在本发明中，作为上述功能膜形成工序的具体方式，认为有下述方式。
(1)上述功能膜的形成工序是包括下述工序的工序，即对上述调准标记的形成区域实施疏液化的工序、在包括上述疏液化区域的基板上的区域配置包含上述功能膜形成材料的液体材料的工序。
(2)上述功能膜的形成工序是包括下述工序的工序，即在包括上述调准标记的形成区域的基板上的区域形成上述功能膜的工序、选择性除去位于上述调准标记上的上述功能膜的工序。
(3)上述功能膜的形成工序是包括下述工序的工序，即采用液滴喷出法在上述调准标记形成区域以外的区域选择性滴下含有上述功能膜形成材料的液体材料的工序。
其中，在方式(2)中，作为功能膜的图形形成方法有如下考虑。
(a)上述功能膜形成工序是包括下述工序的工序，即在包括上述调准标记形成区域的基板上形成透光性的上述功能膜的工序、使用借助该透光性功能膜而辨识的上述调准标记而有选择地只除去位于上述调准标记上的上述功能膜的工序。
(b)上述功能膜除去工序是有选择地除去假定配置上述调准标记的一定范围内的上述功能膜的工序。
上述(a)是在检测出调准标记的位置之后，准确地只除去配置在该位置上的功能膜，上述(b)是在某种程度上确定调准标记位置的情况下，粗略除去假定有该调准标记的部分的功能膜及位于其附近的功能膜。在该方法(b)中并不要求功能膜具有透明性，也可能使用不透明材料。
本发明的半导体装置的制造方法，其特征在于，使用上述的调准标记方法来制造半导体装置。根据本方法，提供高性能半导体装置成为可能。
具体地说，本发明的半导体装置的制造方法是包括使用液相法在基板上形成绝缘膜的工序的半导体装置的制造方法，其特征在于，具有：在上述基板上形成半导体膜并使该半导体膜进行图形形成而形成成为半导体装置的有源层的第1半导体膜和用于调准的第2半导体膜的工序，在和上述第2半导体膜匹配的规定位置上、形成相对于在上述绝缘膜之后形成的膜显示形状的调准标记的工序，使用上述调准标记对上述绝缘膜以后的膜进行图形形成的工序。
通过使用这种调准标记，对绝缘膜以后的膜进行高精度的图形形成成为可能。
其中，本说明书中的“匹配”是指对对象物彼此的位置进行相互管理的状态，匹配调准标记和第2半导体膜而形成是指两者满足只按照事先确定的数值重叠、留有间隔、连接等特定关系而形成。另外，在本说明书中的“有源层”是指类似晶体管的沟道部，实际上是构成半导体装置而具有电气功能的层，只用作调准标记而不包括形成图形后的层。另外，液相法是指使用液体材料在基板上配置薄膜的方法的总称，在该液相法中包括如旋涂法、狭缝涂敷法、浸涂法、喷涂法、印刷法、液滴喷出法等。
在本发明的半导体装置的制造方法中，上述调准标记的形成工序可以设为包括下述工序的工序，即在上述基板和上述绝缘膜之间形成高度超过由该绝缘膜引起的平整化程度的调准标记的工序。本方法是在形成绝缘膜之前，事先在基板上形成厚膜(高度超出绝缘膜所引起的平整化的程度)的调准标记。具体地说，可以认为上述调准标记的形成工序是包括下述工序的方式，即在上述规定位置形成高度超出由上述绝缘膜造成的平整化程度的调准标记的工序。需要说明的是，此时上述调准标记的形成工序可以设为包括下述工序的工序，即在上述规定位置上形成高度超过上述绝缘膜引起的平整化程度的调准标记的工序。
另外，本发明的半导体装置的制造方法是包括使用液相法在基板上形成绝缘膜的工序的半导体装置的制造方法，其特征在于，具有：在上述基板上形成半导体膜并使该半导体膜进行图形形成、从而形成成为半导体装置的有源层的第1半导体膜和用于调准的第2半导体膜的工序，在和上述第2半导体膜匹配的规定位置以外的位置上形成上述绝缘膜的工序，在未形成上述绝缘膜的区域把在该绝缘膜以后的膜表面生成的凹凸形状用作调准标记而对上述绝缘膜以后的膜进行图形形成的工序。
即，本方法根据形成在绝缘膜上的凹凸(例如开口部等)，对该绝缘膜以后的膜表面赋予反映该凹凸的凹凸形状，把该膜表面上显示的凹凸形状用作调准标记而对该绝缘膜以后的膜进行图形形成。因此，即使是本方法，也能够高精度地对绝缘膜以后的膜进行图形形成。
在本发明的半导体制造方法中，能够在上述第2半导体膜的平面区域设置上述绝缘膜的未形成区域。此时，因在上述绝缘膜以后的膜表面上出现上述第2半导体膜的形状，与在其他位置设置上述未形成区域的情况相比，前者进一步提高调准的精度。
另外，在本发明的半导体装置的制造方法中，上述绝缘膜的形成工序可以设为包括下述工序的工序，即在上述规定位置形成掩膜构件工序、在除去该掩膜构件的整个基板上形成上述绝缘膜的工序、除去上述掩膜构件的工序。本方法是在形成绝缘膜之后除去掩膜构件，该掩膜构件在形成绝缘膜之前就已事先形成在基板上，由此在上述规定位置形成绝缘膜的未形成区域(开口部)。在该方法中，与采用蚀刻绝缘膜上形成开口部相比，本方法对基板的损伤较少，而且，即使在绝缘膜由不透明材料构成的情况下，在上述规定位置也能够正确形成开口部。
其中，在该方法中，作为掩膜构件的形成工序的具体方式，有下述的考虑。
(1)上述掩膜构件的形成工序是包括下述工序的工序，即在整个基板上形成感光材料的工序，对该感光材料实施曝光、显影处理而在上述规定位置形成由上述感光材料构成的掩膜构件的工序。
(2)上述掩膜构件的形成工序包括使用液相法在上述规定位置形成上述掩膜构件的工序。
另外，本发明的半导体装置的制造方法是包括使用液相法在基板上形成功能膜的工序的半导体装置的制造方法，其特征在于，具有：在上述基板上形成掩膜构件的工序，使用液相法在除去该掩膜构件的整个基板上形成上述功能膜的工序，把通过上述掩膜构件而形成的上述功能膜的未形成区域用作调准标记而对上述功能膜进行图形形成的工序。
本方法通过事先形成在基板上的掩膜构件，在功能膜上形成该功能膜的未形成区域(开口部)，通过把该未形成区域用作调准标记，能够使该功能膜对于下层侧的层(例如半导体膜)以高精度定位的状态下进行图形形成。
在本方法中，即使功能膜是由不透明的膜构成，也可能确实可靠地相对于下层侧的膜对该功能膜进行正确定位。
另外，本发明的半导体装置用基板是夹持功能膜层叠多个配线层而成的基板，其特征在于，使用液相法形成上述功能膜，同时在上述基板上配置相对于上述功能膜以后的膜显示形状的调准标记。通过具备这种调准标记，在相对于功能膜以前的配线层能够对功能膜以后的配线层进行正确定位的状态下，进行图形形成成为可能。
另外，本发明的电子设备，其特征在于，具有通过上述本发明的半导体装置制造方法而制造的半导体装置。由此，提供高性能电子设备成为可能。
附图说明
图1是表示用于说明第1实施方式的半导体装置的制造方法的工序图。
图2是表示延续图1的工序图。
图3是表示用于说明第2实施方式的半导体装置的制造方法的工序图。
图4是表示延续图3的工序图。
图5是表示用于说明第3实施方式的晶体管的制造方法的工序图。
图6是表示延续图5的工序图。
图7是表示用于说明第4实施方式的晶体管的制造方法的工序图。
图8是表示用于说明第5实施方式的晶体管的制造方法的工序图。
图9是表示用于说明第6实施方式的晶体管的制造方法的工序图。
图10是表示一例本发明的电子设备的立体图。
图中：1、2、3、4、5-薄膜晶体管(半导体装置)，10、110-基板，10a、AM1、AM2-调准标记，11a-多晶体半导体膜，12、112-栅极绝缘膜(功能膜)，13-栅极配线(配线层)，14、114-层间绝缘膜(功能膜)，15、115-金属膜(功能膜)，15a-源极配线(配线层)，15b-漏极配线(配线层)，111a-第1半导体膜，111b-第2半导体膜(第1调准标记)，113b-第2调准标记，1300-电子设备，M-掩膜柱(掩膜构件)。
具体实施方式
下面，参照附图说明本发明的实施方式。其中，在下面所有的图中，为了便于读图，使各构成要素的膜厚和尺寸的比率等具有适当差异。
[第1实施方式]
首先，使用图1、图2说明本发明的第1实施方式。图1、图2是用于说明作为本发明的半导体装置的一个例子的薄膜晶体管(TFT)的制造方法的工序图，是只放大显示晶体管的形成区域以及调准标记的形成区域的模式图。
(半导体膜的形成工序)
首先，作为用于制造半导体装置的基板(半导体装置用基板)，准备事先具备了如图1(a)所示的调准标记10a的基板10。作为基板10，除了能够使用石英基板、玻璃基板、耐热塑料等绝缘基板之外，还能够使用硅晶片等半导体基板、不锈钢等导电性基板。另外，为了不使基板中含有的钠等迁移离子混入到后述的半导体膜中，可以根据需要在基板10的表面上形成由氧化硅膜、氮化硅膜、氧氮化硅膜等绝缘性物质构成的基底保护膜。
接着，如图1(b)所示，在基板10上形成半导体膜11。在本例中，把半导体膜11设为非晶硅膜，但半导体膜11也可以是除此之外的半导体材料如锗等。或者，可以作为硅—锗、硅—碳化物、锗—碳化物等4族元素的复合体的半导体膜，镓—砷或铟—锑等3族元素和5族元素的复合化合物半导体膜，或者镉—硒等2族元素和6族元素的复合体化合物半导体膜等。另外，也可能是类似硅—锗—镓—砷等的进一步的复合化合物半导体膜、向该等半导体膜中添加了磷(P)、砷(As)、锑(Sb)等施主元素的N型半导体膜、或添加了硼、铝(Al)、镓(Ga)、铟(In)等受主元素的P型半导体膜。
这种半导体膜11能够通过APCVD法、LPCVD法、PECVD法等CVD法，或者溅射法、蒸镀法等PVD法而形成。
(半导体膜的晶体化工序)
接着，对堆积的半导体膜11进行晶体化。这里，“晶体化”一词用于对非晶质半导体膜施加热能而使其变性成为多晶体或单晶体的半导体膜，进而，也可以用于向微晶体膜或多晶体膜的半导体膜施加热能而进行晶体膜的膜质改善或基于熔化凝固的再晶体化。在本说明书中，不只是非晶质的晶体化，也包括多晶质和微晶质的晶体化，总称为晶体化。
半导体膜11的晶体化工序能够通过所谓激光照射法、快速加热法(灯退火法或热退火法等)、固相生长法等而实现，不过并不限于此。在本例中，通过激光退火把非晶质半导体膜11晶体化成多晶体半导体膜。此时，作为激光，优选具有紫外线区域或其附近区域的波长的准分子激光、氩离子激光、YAG激光的第2高次谐波或第3高次谐波等。例如，在准分子激光中使用光束长为400mm的线束，其输出强度例如为400mJ./cm2。关于线束，以相当于其短方向上的激光强度的峰值90％的部分与每个区域相重叠的方式来扫描线束为好。
(元件分离工序)
接着，进行用于划定TFT区域的元件分离。在本例中，对元件分离使用蚀刻，但作为元素分离技术也能够使用LOCOS法、场屏蔽法、STI法等。通过该元件分离工序，在基板10上形如图1(c)所示的规定形状的多晶体半导体膜11a。
(调准标记的厚膜化工序)
接着，如图1(d)所示，以在已有的调准标记(第1调准标记)10a上增补调准标记形成材料10b的形式，形成厚膜的调准标记(第2标准标记)AM1。这里，作为调准标记的形成材料11b，能够使用抗蚀剂和其他绝缘材料。例如。当在第1调准标记10a上增补抗蚀剂时，首先通过旋涂法等在整个基板上对透光性的抗蚀剂成膜，然后，可以使用借助该透光性的抗蚀剂而辨识的调准标记10a而对该抗蚀剂进行图形形成。另外，当在调准标记10a上增补抗蚀剂之外的绝缘材料时，可以采用液滴喷出法(喷墨法等)向调准标记10a的形成区域有选择地滴下该绝缘材料分散至二甲苯等溶剂或者分散剂中而成的溶液(即，含有调准标记形成材料的液体材料)，然后对其干燥或烧结即可。当然，也可能采用除此之外的公知方法(蚀刻等)。
在本工序中，如上所述把调准标记10a做成厚膜的调准标记AM1，当采用液相法在其上形成栅极绝缘膜(功能膜)时，要使调准标记AM1不能埋藏在栅极绝缘膜中(即，相对于栅极绝缘膜以后的膜显示形状)。即，当通过涂敷液体材料以形成栅极绝缘膜时，如果调准标记的高度较低，这种调准标记的凹凸形状会应为液体材料的流动性而被平整化，当在栅极绝缘膜上形成作为配线材料的Ta或Cr等的不透明膜时，不能检测出其下面的调准标记的位置和形状。对此，在本例中，因为较厚地形成调准图形，所以无需将这种调准图形埋藏于栅极绝缘膜中，因此，随后对配线材料进行高精度的图形形成成为可能。
其中，根据如上所述的原因，重新做成的调准标记AM1的高度以超过栅极绝缘膜导致的平整化程度为好，例如1μm左右足够。
另外，在图1(d)中表示的例子是只在调准标记10a的正上面配置调准标记形成材料10b，但在本发明中，以覆盖调准标记10a的形式且以大于该调准标记10a的平面积来配置该调准标记形成材料10b也是可以的。
(栅极绝缘膜的形成工序)
接着，如图1(e)所示，使用液相法以覆盖半导体膜11a的方式在整个基板上形成TFT栅极绝缘膜(功能膜)12。这里，首先，把聚硅氨烷混合在二甲苯中形成涂敷液(含有聚硅氨烷的液体材料)并旋涂在基板上，处理温度设为100℃，进行预焙5分钟。然后，处理温度设为350℃，在WETO2气氛下进行热处理260分钟。通过在WETO2气氛下进行如上所述的热处理，能够减少造成极化的绝缘膜中的氮成分。
由上所述，形成由氧化硅膜构成的栅极绝缘膜12。其中，在本例中，因为调准标记AM1在前工序中发生厚膜化，在栅极绝缘膜12的表面上形成反映基底的调准标记AM1的凹凸形状的凹凸部12A。
其中，在半导体膜的形成工序和栅极绝缘膜的形成工序之间，必要时能够设置清洗工序。具体地说，如果结束对半导体膜11a的图形形成，在含氧气氛下，对基板照射UV光，分解除去存在于基板表面的污染物(有机物等)。这里，照射的UV光使用在波长254nm处有峰强度的低压水银灯、在波长172nm处有峰强度的准分子灯等。该波长区域的光把氧分子(O2)分解成臭氧(O3)，进而把该臭氧分解成氧自由基(O·)，所以通过使用这里生成的高活性臭氧或氧自由基，有效除去附着在基板表面上的有机物成为可能。
(栅极配线的形成工序)
接着，如图1(f)所示，在栅极绝缘膜12上形成栅极配线膜13。栅极配线膜13的形成可以选择溅射法、CVD法、蒸镀法等适宜的堆积方法，并通过堆积或层叠钽、铝、钛等适当的金属、金属氮化物、聚硅等而进行。在该工序中，在整个基板上形成不透明的栅极配线膜13，但如上所述，在栅极绝缘膜12上形成由膜较厚的调准标记AM1造成的凹凸部12A，在栅极配线膜13的表面上形成反映该凹凸形状的凹凸部13A。
接着，如图1(g)所示，使栅极配线膜13形成图形并形成含有栅电极的栅极配线(配线层)13a。如上所述，在本例中，对栅极配线膜13的表面赋予反映基底的调准标记AM1的形状的凹凸形状，所以栅极配线膜13能够在相对于基底的半导体膜11a进行高精度定位的状态下形成图形。
(杂质注入、活化工序)
接着，如图2(a)所示，把栅极配线13a作为掩膜而把杂质离子注入到半导体膜11a中，形成源极区域11s和漏极区域11d。此时，栅电极13a成为离子注入的掩膜，所以沟道区域11a成为只形成在栅电极下的自我匹配结构。杂质离子注入能够适用于下述两种方法，即使用质量不分离型离子注入装置对注入杂质元素的氢化物和氢进行注入的离子掺杂法、使用质量分离型离子注入装置只对需要的杂质元素进行注入的离子打入法。作为离子掺杂法的原料气体，能够使用在氢中被稀释了的磷化氢(PH3)或乙硼烷(B2H6)等注入杂质元素的氢化物。
接着，进行杂质的活化。作为活化方法，有激光照射的方法、用300℃以上的炉子加热(低温热处理)的方法、用灯的高速热处理法等，可以选择适当的方法。
(调准标记的形成工序)
接着，如图2(b)所示，在栅极绝缘膜12上重新形成调准标记AM2。该调准标记AM2是在后述的源极配线和漏极配线形成图形时被使用的。即，在本例中，如后述所示，通过液相法形成配置于源极配线及漏极配线与栅极绝缘膜12之间的层间绝缘膜(功能膜)，所以显示在栅极绝缘膜12表面上的调准标记AM1的凹凸形状不会因为这种层间绝缘膜而被平整化，从而形成新的膜较厚的调准标记AM2。其中，根据上述的原因，以调准标记AM2高于层间绝缘膜造成的平整化程度为好。
和上述的调准标记形成材料10b相同地，能够在该调准标记AM2中使用抗蚀剂和其他绝缘材料。例如，当通过抗蚀剂形成调准标记AM2时，首先，采用旋涂法等在整个基板上形成透光性的抗蚀剂膜，然后，可以使用借助该透光性的抗蚀剂膜而辨识的调准标记AM1对该抗蚀剂膜进行图形形成。另外，当通过抗蚀剂之外的绝缘材料形成调准标记AM2时，采用液滴喷出法向调准标记AM1的形成区域有选择地滴下下述而成的溶液，即把这种绝缘材料分散在二甲苯等溶剂或者分散剂中而成的溶液(即，含有调准标记形成材料的液体材料)，然后对其干燥、烧结即可。此时，液滴喷出头的定位使用借助栅极绝缘膜12辨识的调准标记AM1而进行的。当然，也可能采用上述方法之外的公知的图形形成方法(蚀刻等)。
其中，在本工序中，调准标记AM2的形成位置不必与调准标记AM1的形成位置相同。只要在下层侧的配线层(栅极配线13a等)和上层侧的配线层(例如源极配线或漏极配线等)之间保留足够的调准精度，则可以在其他位置上形成这种调准标记AM2。例如，如果调准标记AM2的相对位置是根据下层侧的调准标记AM1的位置进行管理的，则相对于下层侧的配线层，至少对上层侧的配线层能够进行一定精度的定位。即，把下层侧配置的调准标记AM1作为第1调准标记，并把该第1调准标记的位置作为基准，即使在栅极绝缘膜12上的其他位置重新形成作为第2调准标记的调准标记AM2，也可以防止上下配线之间的错位。但是，如果在俯视情况下调准标记AM1和调准标记AM2被配置在大致相同的位置，则在上下配线层之间进行更高精度的调准成为可能。
(层间绝缘膜的形成工序)
接着，如图2(c)所示，以覆盖栅极绝缘膜12和栅极配线13a的方式在整个基板上形成层间绝缘膜(功能膜)14。该层间绝缘膜14的形成方法与栅极绝缘膜12的形成方法相同。即，把聚硅氨烷混合于二甲苯中而成的涂敷液(含有聚硅氨烷的液体材料)旋涂在基板上，处理温度设为100℃，进行预焙5分钟。然后，处理温度设为350℃，在WETO2气氛下进行热处理260分钟。
其中，在本例中，因为前工序中是栅极绝缘膜12上形成有膜较厚的调准标记AM2，所以在层间绝缘膜14的表面上形成反映了基底的调准标记AM2的凹凸形状的凹凸部14A。
(接触孔的形成工序)
接着，如图2(d)所示，在对应于层间绝缘膜14以及栅极绝缘膜12的源极部分、漏极部分的位置上，分别开孔形成接触孔H1、接触孔H2。
(源极配线层、漏极配线层的形成工序)
接着，如图2(e)所示，使用溅射法或PVD法等，以覆盖该接触孔H1、H2内壁的方式形成铝膜、铬膜、钽膜等金属膜15。在该工序中，在整个基板上形成不透明的金属膜15，但如前所述，在层间绝缘膜14上形成厚膜的调准标记AM2造成的凹凸部14A，所以在金属膜15的表面上也形成反映了该凹凸形状的凹凸部15A。
接着，如图2(f)所示，使金属膜15形成图形而形成含有源电极的源极配线(配线层)15a和含有漏电极的漏极配线(配线层)15b。在如上所述的本例中，向金属膜15的表面赋予反映了基底的调准标记AM2的形状的凹凸形状，所以能够在相对基底的半导体膜11a和栅极配线13a进行高精度定位的状态下对金属膜15进行图形形成。
其中，在源电极15a、漏电极15b上，必要时能够堆积氧化硅、氮化硅、PSG等而形成保护膜。
由此，可以制造薄膜晶体管(半导体装置)1。
如同上述说明，本发明的半导体装置的制造方法是在部分制造工序中引入液相工艺，所以可以得到平整性极高的膜面。为此，在形成配线时，不必担心高低差别导致断线等，能够以高的成品率制造高可靠性的晶体管。
另外，在本发明中，在使用液相工艺形成功能膜(在本例中，栅极绝缘膜12和层间绝缘膜14)之前，通过增加调准标记的膜厚，或者重新形成厚膜的调准标记，以使调准标记的形状没有埋藏在该功能膜中(即，相对该功能膜之后的膜仍能显示调准标记的形状)，所以有可能在相对下层侧的半导体膜或配线层等进行高精度定位的状态下，使在该功能膜之后形成的膜形成图形。
[第2实施方式]
接着，使用图3、图4说明本发明的第2实施方式。图3、图4是用于说明作为本发明的半导体装置的一个例子的薄膜晶体管(TFT)的制造方法的工序图，是只放大显示晶体管的形成区域以及调准标记的形成区域的模式图。其中，在本实施方式中，对相同于上述第1实施方式的构件或部位附上相同的符号，并省略详细说明。
(半导体膜的形成工序、晶体化工序、元件分离工序)
首先，作为用于制造半导体装置的基板(半导体装置用基板)，准备事先具备了如图3(a)所示的调准标记(第1调准标记)10a的基板10。然后，在该基板10上形成由非晶硅膜等构成的半导体膜(参照图3(b))。通过激光退火等使其晶体化之后，采用蚀刻等使其元件分离。通过上述的工序，在基板10上形成如图3(c)所示的规定形状多晶体半导体膜11a。其中，到此为止的工序与上述第1实施方式中的工序相同。
(栅极绝缘膜的形成工序)
接着，如图3(d)所示，使用液相法在半导体膜11a上形成TFT栅极绝缘膜(功能膜)12。在本例中，栅极绝缘膜12形成在除调准标记10a的形成区域之外的区域。作为如上所述地只在规定区域内形成栅极绝缘膜12的方法，能够列举除下述的方法。
(1)在对调准标记10a进行疏液化处理之后，在包括该疏液化后区域的基板区域上配置含有栅极绝缘膜12形成材料的液体材料的方法。
(2)在包括调准标记10a的形成区域的基板上形成栅极绝缘膜12之后、采用蚀刻等有选择地除去位于调准标记10a上的栅极绝缘膜12的方法。
(3)使用液滴喷出法向调准标记10a的形成区域之外的区域有选择地滴下含有栅极绝缘膜12形成材料的液体材料的方法。
在上述(1)中，作为控制基板表面的疏液性(润湿性)的方法，例如，能够使用在基板表面上形成由有机分子膜等构成的自身组织化膜的方法、实施等离子处理的方法等。
在形成自组织膜的方法中，在应该形成栅极绝缘膜12的基板表面上，形成由有机分子膜等构成的自身组织化膜。作为这种有机分子膜，使用具备以下所述官能基以及碳链的有机分子膜，即可与基板键合的官能团、在其对侧的可以改变基板表面性质(控制表面能)的所谓亲液基或者疏液基的官能团、结合这些官能团的直碳链或者局部支链的碳链。能够具体地使用十七氟-1，1，2，2-四氢癸基三乙氧基硅烷、十七氟-1，1，2，2-四氢癸基三甲氧基硅烷、十七氟-1，1，2，2-四氢癸基三氯硅烷、十三氟-1，1，2，2-四氢辛基三乙氧基硅烷、十三氟-1，1，2，2-四氢辛基三甲氧基硅烷、十三氟-1，1，2，2-四氢辛基三氯硅烷、三氟丙基三甲氧基甲硅烷等氟烷基硅烷(下面称为“FAS”)。在使用时，可以单独使用1种化合物，也可以组合2种以上的化合物使用。其中，通过使用FAS，能够获得与基板的密接性和良好的疏液性。这种有机分子膜能够通过紫外线等照射而容易地进行图形形成。
另一方面，在实施等离子处理的方法中，在常压或真空中等离子照射基板。用于等离子处理的气体种，可以考虑应该形成导电膜配线的基板表面材质等而进行各种选择。作为处理气体，例如能够使用四氟甲烷、全氟己烷、全氟癸烷等。
然后，在经过如上所述处理的基板表面上，形成栅极绝缘膜。具体地，首先把聚硅氨烷混合于二甲苯中而成的涂敷液(含有聚硅氨烷的液体材料)旋涂在基板上，处理温度设为100℃，进行预焙5分钟。然后，处理温度设为350℃，在WETO2气氛下进行热处理260分钟。
在上述(2)中，首先，采用与上述第1实施方式相同的方法形成由聚硅氨烷烧结膜构成的栅极绝缘膜12，然后，采用蚀刻等选择性地除去其一部分。作为栅极绝缘膜的除去方法，能够列举以下的方法。
(a)把栅极绝缘膜作为透光性的绝缘膜、并使用借助该透光性的绝缘膜12辨识的调准标记10a、以选择性地只除去位于该调准标记10a上的栅极绝缘膜12的方法。
(b)选择性的除去设定配置调准标记10a的、一定范围内的栅极绝缘膜12的方法。
上述(a)在检测出调准标记10a的位置之后，准确地只除去配置在其上的栅极绝缘膜12，上述(b)是在某种程度地了解了调准标记10a的位置的情况下，粗略地除去预想有该调准标记10a的部分的栅极绝缘膜12、以及位于其附近的栅极绝缘膜12。在该方法(b)中，并不要求栅极绝缘膜12具有透明性，也可以使用不透明的材料。
由上所述，在调准标记10a的形成区域，形成具有开口部12B的栅极绝缘膜12。
(栅极配线的形成工序)
接着，如图3(e)所示，在整个基板上形成栅极配线膜13。栅极配线膜13的形成可以选择溅射法、CVD法、蒸镀法等适宜的堆积方法，并通过堆积或层叠钽、铝、钛等适当的金属、金属氮化物、聚硅等而进行。在该工序中，在整个基板上形成不透明的栅极配线膜13，但如上所述，在栅极绝缘膜12上形成开口部12B而露出调准标记10a，所以在栅极配线膜13的表面上形成反映该调准标记10a的凹凸形状的凹凸部13B。
接着，如图3(f)所示，使栅极配线膜13形成图形并形成含有栅电极的栅极配线(配线层)13a。如上所述，在本例中，对栅极配线膜13的表面赋予反映了基底的调准标记10a的形状的凹凸形状，所以栅极配线膜13能够在相对于基底的半导体膜11a进行高精度定位的状态下进行图形形成。
(杂质注入、活化工序)
接着，如图4(a)所示，把栅极配线13a作为掩膜而把杂质离子注入到半导体膜11a中，形成源极区域11s和漏极区域11d。此时，栅电极13a成为离子注入的掩膜，所以沟道区域11a成为只形成在栅电极下的自我匹配结构。
接着，进行杂质的活化。作为活化方法，有激光照射的方法、用300℃以上的炉子加热(低温热处理)的方法、用灯的高速热处理法等，不过能够选择适当的方法。
(层间绝缘膜的形成工序)
接着，如图4(b)所示，使用液相法以覆盖栅极绝缘膜12和栅极配线13a的方式形成层间绝缘膜(功能膜)14。在本例中，层间绝缘膜14形成在调准标记10a的形成区域之外的区域。作为如上所述地形成层间绝缘膜14的方法，能够使用与上述栅极绝缘膜形成工序中所示的方法相同的方法。通过该方法，在栅极绝缘膜12上形成具有开口部14的层间绝缘膜14，该开口部14B和该栅极绝缘膜12的开口部12B连通。
(接触孔的形成工序)
接着，如图4(c)所示，在对应于层间绝缘膜14以及栅极绝缘膜12的源极部分、漏极部分的位置上，分别开孔形成接触孔H1、接触孔H2。
(源极配线层、漏极配线层的形成工序)
接着，如图4(d)所示，使用溅射法或PVD法等，以覆盖该接触孔H1、H2以及开口部14B、12B内壁的方式形成铝膜、铬膜、钽膜等金属膜15。在该工序中，在整个基板上形成不透明的金属膜15，但如前所述，在层间绝缘膜14上形成开口部14B而露出调准标记10a，所以在金属膜15的表面上也形成反映了该调准标记10a的凹凸形状的凹凸部15B。
接着，如图4(e)所示，使金属膜15形成图形而形成含有源电极的源极配线(配线层)15a和含有漏电极的漏极配线(配线层)15b。如上所述，在本例中，向金属膜15的表面赋予反映了基底的调准标记10a的形状的凹凸形状，所以能够在相对基底的半导体膜11a和栅极配线13a进行高精度定位的状态下对金属膜15进行图形形成。
其中，在源电极15a、漏电极15b上，必要时能够堆积氧化硅、氮化硅、PSG等而形成保护膜。
根据上述，可以制造薄膜晶体管(半导体装置)2。
如同上述说明，即使在本发明的半导体装置的制造方法中，调准标记的形状是对于用液相工艺所形成的功能膜以后的膜而显示的，所以有可能在相对下层侧的半导体膜或配线层等进行高精度定位的状态下，使在该功能膜之后形成的膜形成图形。
[第3实施方式]
接着，使用图5、图6说明本发明的第3实施方式。图5、图6是用于说明作为本发明的半导体装置的一个例子的薄膜晶体管(TFT)的制造方法的工序图，是只放大TFT的形成区域(元件区域)E1以及调准标记的形成区域(调准区域)E2而表示的剖面模式图。
(半导体膜的形成工序)
首先，准备用于制造TFT的基板110。作为基板110，除了能够使用石英基板、玻璃基板、耐热塑料等绝缘基板之外，还能够使用硅晶片等半导体基板、不锈钢等导电性基板。另外，为了不使基板中含有的钠等迁移离子混入到后述的半导体膜中，可以在必要时形成由氧化硅膜、氮化硅膜、氧氮化硅膜等绝缘性物质构成的基底保护膜。
接着，在基板110上对用于形成TFT有源层的半导体膜进行成膜。在本例中，把该半导体膜作为非晶硅膜，但半导体膜也可以是除此之外的半导体材料如锗等。或者，可以作为硅—锗、硅—碳化物、锗—碳化物等4族元素复合体的半导体膜，镓—砷或铟—锑等3族元素和5族元素的复合化合物半导体膜，或者镉—硒等2族元素和6族元素的复合体化合物半导体膜等。另外，也可能是类似硅—锗—镓—砷等的进一步的复合化合物半导体膜、向该等半导体膜中添加了磷(P)、砷(As)、锑(Sb)等施主元素的N型半导体膜、或添加了硼、铝(Al)、镓(Ga)、铟(In)等受主元素的P型半导体膜。
这种半导体膜能够通过APCVD法、LPCVD法、PECVD法等CVD法，或者溅射法、蒸镀法等PVD法而形成。
(半导体膜的晶体化工序)
接着，对堆积的半导体膜进行晶体化。这里，“晶体化”一词用于对非晶质半导体膜施加热能而使其变性成为多晶体或单晶体的半导体膜，进而，也可以用于向微晶体膜或多晶体膜的半导体膜施加热能而进行晶体膜的膜质改善或基于熔化凝固的再晶体化。在本说明书中，不只是非晶质的晶体化，也包括多晶质和微晶质的晶体化，总称为晶体化。
半导体膜的晶体化工序能够通过所谓激光照射法、快速加热法(灯退火法或热退火法等)、固相生长法等而实现，不过并不限于此。在本例中，通过激光退火把非晶质半导体膜晶体化成多晶体半导体膜(例如聚硅膜)。此时，作为激光，优选具有紫外线区域或其附近区域的波长的准分子激光、氩离子激光、YAG激光的第2高次谐波或第3高次谐波等。例如，在准分子激光中使用光束长为400mm的线束，其输出强度例如为400mJ./cm2。关于线束，以与其短方向上的激光强度的峰值90％的相当部分和每个区域相重叠的方式来扫描线束为好。
(元件分离工序、第1调准标记的形成工序)
接着，使半导体膜形成图形，在元件区域E1和调准区域E2上，分别形成成为TFT有源层的第1半导体膜111a和作为第1调准标记的第2半导体膜111b。该第2半导体膜111b用于第1半导体膜111a之后的膜如栅极配线的调准，关于其形状，能够使用公知的形状。例如在本例中，调准标记111b的形状为“田”字形，也可以是“口”字形、“十”字形、“<”字形。其中，在基板110边缘部的左右设置一对形成调准标记111b的调准区域E2，以和形成TFT的基板中央部的元件区域E1进行区别。图中只表示一方的调准区域E2。
如上所述，可以在基板110上形成如图5(a)所示的规定形状的多晶体半导体膜111a和调准标记111b。
(掩膜构件的形成工序)
接着，如图5(b)所示，在调准区域E2上形成柱状的掩膜柱(掩膜构件)M。该掩膜柱M用于在后述的栅极绝缘膜112上形成通向调准标记111b的开口部112A。在本例中，通过在该开口部112A内露出调准标记111b，在形成栅极绝缘膜112上的栅极配线膜113的表面上显示调准标记111b的形状，由此，对栅极配线113a和下层侧的第1半导体膜111a的调准成为可能。
该掩膜柱M能够通过曝光、显影、烘焙处理等在整个基板上涂敷抗蚀剂等感光材料之后而形成。另外，也能通过使用液滴喷出法在形成开口部112A的位置有选择地滴下含绝缘材料的液体材料并干燥、烧结而形成。
此时，掩膜柱M的厚度(高度)与随后形成栅极绝缘膜112的厚度相同或更厚。由此，掩膜柱M不会埋藏于栅极绝缘膜112中(即，掩膜柱M的上部突出于栅极绝缘膜112的表面)。其中，在本例中，在调准标记111b的平面区域内形成掩膜柱M，但掩膜柱M的形成位置并不限于该位置。例如，只要是在掩膜柱M和调准标记111b的相对位置能够被管理的范围内，掩膜柱M也能够配置在调准区域E2内的其他位置。此时，在栅极绝缘膜112的开口部没有露出调准标记111b，但通过这种开口部可以在形成于栅极绝缘膜112之上的栅极配线膜113的表面上形成凹下部，把该凹下部造成的凹凸形状用作调准标记，由此能够相对基底的半导体膜111a进行高精度的栅极配线膜113的定位。
在该掩膜柱M上，必要时可以进行固化处理。掩膜柱M的固化处理按如下方式进行。首先，把形成有掩膜柱M的基板放入未图示的真空箱中，真空箱内减压至如1.3kPa(10Torr)以下，如0.2Torr左右。然后，把掩膜柱加热至规定温度如100～150℃(例如130℃)左右的通常的光致抗蚀剂的后焙温度，同时用UV光(例如波长254nm左右的紫外线)照射掩膜柱M数分钟。由此，对于掩膜柱M，溶存的水分被脱水的同时，通过紫外线照射促进交联反应。而且，掩膜柱M因不受氧和水分的影响，所以交联反应继续进行且变得致密，并改善耐热性、耐药品性。
而且，掩膜柱M的固化处理，必要时也可以是对掩膜柱M进行加热至后焙温度以上的热处理。该热处理如在300℃～450℃的温度下进行10分钟左右。由此，能够作为耐热性、耐药品性非常优良的掩膜柱，并能够使用各种液体成膜材料。其中，紫外线照射气氛也可以在减压状态之外的情况下，例如实质上不存在氧气以及水分的气氛(例如氮气气氛)。
(栅极绝缘膜的形成工序)
接着，如图5(c)所示，使用液相法在掩膜柱M的周围，即除外掩膜柱M之外的整个基板上形成由氧化硅等构成的栅极绝缘膜112。这里，首先，在基板上旋涂聚硅氨烷混合于二甲苯而成的涂敷液(含有聚硅氨烷的液体材料)，处理温度设为100℃～150℃，进行预焙5分钟。其中，在本工序中，为了防止液体材料附着在掩膜柱M的上部，优选在涂敷液体材料之前，事先对掩膜柱M实施疏液处理。该掩膜柱M的疏液处理能够通过下述方法进行，即通过大气压等离子体分解四氟化碳等含有氟原子的气体，生成有活性的氟原子或氟离子，把掩膜柱暴露于该活性氟中。不过，当由含氟原子的疏液性光致抗蚀剂形成掩膜柱M时，不需要这种疏液处理。
由上所述，形成栅极绝缘膜112。
其中，在本例中，作为液体材料的涂敷方法而使用旋涂法，但作为涂敷方法，除此之外还能够使用如浸涂法、辊涂法、帘涂法、喷雾法、液滴喷出法(喷墨法)等公知的方法。另外，作为上述的液体材料，除了上述的聚硅氨烷之外，还能够使用聚酰亚胺和High-K材料等分散或溶解于二甲苯等规定溶剂中而成的液体材料。
另外，在半导体膜形成工序和栅极绝缘膜形成工序之间，必要时能够设置清洗工序。具体地说，如果半导体膜111a、111b的图形形成结束，则在含氧的气体气氛下用UV光照射基板，分解除去存在于基板表面的污染物(有机物等)。这里，照射的UV光使用在波长254nm处有峰强度的低压水银灯和在波长172nm处有峰强度的准分子灯。该波长区域的光把氧分子(O2)分解成臭氧(O3)，进而把该臭氧分解出氧自由基(O·，所以通过这里生成的高活性臭氧或氧自由基，能够有效地除去附着在基板表面的有机物。
(掩膜构件的除去工序)
接着，如图5(d)所示，使用剥离液(例如热浓硫酸)除去掩膜柱M。由此，在栅极绝缘膜112上形成开口部112A，于是在该开口部112内露出调准标记111b。
接着，对栅极绝缘膜112的聚硅氨烷进行真正的烧结。该聚硅氨烷的真正烧结是通过如把处理温度设为300℃～400℃并在WETO2气氛下热处理60分钟而进行的。通过在WETO2气氛下进行热处理，能够减少作为极化原因的绝缘膜中的氮成分。由此，栅极绝缘膜112的聚硅氨烷能够转化成完全的氧化硅膜。其中，在上述的栅极绝缘膜形成工序中，由于由抗蚀剂等构成的低耐热性掩膜柱M残留在基板上，所以仅通过预焙就可以停止，在除去掩膜柱之后再对聚硅氨烷进行真正烧结，但当掩膜柱M是由高耐热性的无机材料(例如是由含有聚硅氨烷或金属粒子的液体材料形成的材料)时，可以在基板上仍残留有掩膜柱M的状态下进行聚硅氨烷的真正烧结。另外，即使掩膜柱M是由有机材料构成时，当通过如前所述的固化处理而使耐热性增加时，同样地能够在基板上仍残留有掩膜柱M的状态下进行聚硅氨烷的真正烧结。由此，能够自始至终对聚硅氨烷绝缘膜进行热处理(预备和真正烧结)，使工序变得容易。
(栅极配线的形成工序、第2调准标记的形成工序)
接着，如图5(e)所示，在栅极绝缘膜112上形成覆盖该栅极绝缘膜112的表面以及开口部112A的内部的栅极配线膜113。栅极配线膜113的形成可以选择溅射法、CVD法、蒸镀法等适宜的方法，并通过把钽、铝、钛等适当的金属、金属氮化物、聚硅等堆积或层叠成厚膜(例如300nm～500nm左右)而进行。在该工序中，在整个基板上形成不透明的栅极配线膜113，但如上所述，在栅极绝缘膜112上形成露出第1调准标记111b的开口部112A，所以在栅极配线膜113的表面上形成反映该第1调准标记111b的形状的凹凸部113A。
接着，如图5(f)所示，使栅极配线膜113形成图形并在元件区域E1上形成含有栅电极的栅极配线(配线层)113a，在调准区域E2上形成具有上述凹凸部113A的第2调准标记113b。如前所述，在本例中，对栅极配线膜113的表面赋予反映了基底的调准标记111b的形状的凹凸形状(凹凸部113A)，所以通过把该凹凸部113A用作调准标记，栅极配线膜113能够在相对于基底的半导体膜111a进行高精度定位的状态下形成图形。
(杂质的注入工序)
接着，如图5(g)所示，把栅极配线113a作为掩膜而把杂质离子注入到半导体膜111a中，在半导体膜111a上形成源极区域111s和漏极区域111d。此时，栅电极113a成为离子注入的掩膜，所以沟道区域111a成为只形成在栅电极下的自我匹配结构。杂质离子注入能够适用于下述两种方法，使用质量不分离型离子注入装置对注入杂质元素的氢化物和氢进行注入的离子掺杂法、使用质量分离型离子注入装置只对需要的杂质元素进行注入的离子打入法。作为离子掺杂法的原料气体，能够使用在氢中被稀释了的磷化氢(PH3)或乙硼烷(B2H6)等注入杂质元素的氢化物。
(层间绝缘膜的形成工序、杂质的活化工序)
接着，如图6(a)所示，以覆盖栅极绝缘膜112、栅极配线113a和第2调准标记113b的方式在整个基板上形成层间绝缘膜114。该绝缘膜114的形成方法与栅极绝缘膜112的形成方法相同。即，在基板上旋涂聚硅氨烷混合于二甲苯而成的涂敷液(含有聚硅氨烷的液体材料)，处理温度设为100℃～150℃，进行预焙5分钟。然后，把处理温度设为300℃～400℃并在WETO2气氛下热处理60分钟。其中，在本例中，最后的热处理兼有活化注入到半导体膜111a中的杂质的功能而进行的，该杂质活化工序也能够接着上述的杂质注入工序而进行。此时，作为活化方法，由激光照射的方法、用300℃以上的炉子加热(低温热处理)的方法、用灯的高速热处理法等，可以选择适当的方法。
(接触孔的形成工序)
接着，如图6(b)所示，在对应于层间绝缘膜114以及栅极绝缘膜112的源极部分、漏极部分的位置上，分别开孔形成开口部(接触孔)H11、H12。
(源极配线层、漏极配线层的形成工序)
接着，如图6(c)所示，使用溅射法或PVD法等，以覆盖层间绝缘膜114的表面以及开口部H11、H12内部的方式形成铝膜、铬膜、钽膜等金属膜115。在该工序中，在整个基板上形成不透明的金属膜115，不过在层间绝缘膜114上形成接触孔H11、H12，所以在金属膜115的表面上形成反映了该接触孔H11、H12的凹凸形状的凹凸部115A。
接着，如图6(d)所示，使金属膜115形成图形而形成含有源电极的源极配线(配线层)115a和含有漏电极的漏极配线(配线层)115b。如上所述，在本例中，向金属膜115的表面赋予反映了基底的调准标记113b的形状的凹凸形状(凹凸部115A)，通过把该凹凸部115A用作调准标记，能够在相对基底的半导体膜111a和栅极配线113a进行高精度定位的状态下对金属膜115进行图形形成。
其中，在源电极115a、漏电极115b上，必要时能够堆积氧化硅、氮化硅、PSG等而形成保护膜。
根据上述，可以制造薄膜晶体管3。
如同上述说明，本发明的半导体装置的制造方法是在部分制造工序中引入液相工艺的方法，所以可以得到平整性极高的膜面。为此，在形成配线时，不必担心高低差别导致断线等，能够以高成品率制造高可靠性的晶体管。
另外，在本发明中，在通过液相工艺所形成的绝缘膜(在本例中，栅极绝缘膜112和层间绝缘膜114)上形成导电膜之前，在该绝缘膜上形成开口部而露出基底的调准标记，或者在该绝缘膜上形成开口部，由此相对于该绝缘膜以后的膜可以显示出调准标记的形状，所以能够在相对下层侧的半导体膜或配线层等进行高精度定位的状态下，使在该绝缘膜之后形成的膜形成图形。
还有，在本实施方式中，通过掩膜柱M的形成/除去而在调准标记111b的形成区域之外的区域形成栅极绝缘膜112，但也可以取而代之，即使在整个基板上成膜栅极绝缘膜112且随后使用通常的光刻技术除去位于调准标记111b形成区域的栅极绝缘膜，也能制造出和本实施方式相同的形状。但是，如果使用本实施方式的方法(掩膜柱M的形成/除去)，即使栅极绝缘膜是由不透明的材料构成，也能够确实可靠地给调准标记部分的栅极绝缘膜开口。
另外，在本实施方式中，在调准标记111b的平面区域形成掩膜柱M，但掩膜柱M不是必须在该位置形成，在两者相对位置能够被管理的范围内，也可以在其他位置形成。即，如果至少掩膜柱M和调准标记111b是匹配形成的，则可以得到与上述相同的效果。但是，当如同在本实施方式那样在调准标记111b的平面区域形成掩膜柱M时，因为该调准标记111b的形状显示于栅极配线膜1113的表面，与掩膜柱M形成于其他位置相比，前者进一步提高调准的精度。
[第4实施方式]
接着，使用图7说明本发明的第4实施方式。在本实施方式中，关于与上述第3实施方式相同的构件或部位，附加相同的符号，省略对其的详细说明。本实施方式是上述第1实施方式中源极配线115a和漏极配线115b的形成方法的变形例。即，在上述第1实施方式中，使用溅射等真空工艺形成金属膜115，但在本实施方式中，金属膜115是使用液相工艺如旋涂法而成膜的。但是，此时，当形成这种金属膜115较厚时，在膜表面上不能反映基底的凹凸形状，所以只通过旋涂金属膜115就不能在随后的蚀刻工序中进行调准。由此，此时在形成金属膜之前，应该采用某种方法制造出在基板上形成调准标记那样的构件。
图7是表示其方法的一例的工序图。在该方法中，首先，从图6(b)所示的状态开始，在调准区域E2上形成柱状的掩膜柱(掩膜构件)M2(参照图7(a))。该掩膜柱M2是用于在后述的金属膜115上形成开口部115B(金属膜115的非形成区域)的构件。该掩膜柱M2的形成位置不必是与调准标记111b相同的位置。但是，金属膜111应该相对基底的半导体膜111a进行准确的定位，所以根据调准标记111b的形成位置而至少应该可以确定掩膜柱M2的位置。在本例中，通过把该开口部115B用作调准标记，进行源极配线115a以及漏极配线115b和下层侧的半导体膜111a的调准。
该掩膜柱M2的形成方法相同于上述的掩膜柱M。此时，掩膜柱M2的厚度(高度)可以相同于其后形成的金属膜115的厚度，也可以更厚。由此，能够不使掩膜柱M2埋藏于金属膜115中(即，掩膜柱M2的上部突出于栅极绝缘膜112的表面)。
接着，如图7(b)所示，使用液相法在掩膜柱M2的周围即除掩膜柱M2之外的整个基板上旋涂含有金属的液体材料，干燥、烧结，形成金属膜115(功能膜)。此时，必要时掩膜柱M2可以在烧结之前除去。不过，当对掩膜柱M2实施如前所述的固化处理时，能够不除去掩膜柱M2而进行烧结处理。
在如上所述事先制造掩膜柱M2的情况下，在金属115上形成位于该掩膜柱M2的形成位置的开口部115B。
接着，如图7(c)所示，使金属膜115形成图形而形成含有源电极的源极配线115a和含有漏电极的漏极配线115b。此时，通过把该凹凸部115B用作调准标记，能够在相对基底的半导体膜111a和栅极配线113a进行高精度定位的状态下对金属膜115进行图形形成。
如同上述说明，在本实施方式中，在使用液相法形成不透明的金属膜之前，根据下层侧的调准标记，事先在基板上制造掩膜柱M2，所以对应于该掩膜柱M2在随后形成的金属膜115上形成开口部115B(非形成区域)。为此，通过该开口部115B用作新的调准标记，能够在相对基底的半导体膜111a进行准确定位的状态下，使金属膜115形成图形。
还有，在本实施方式中，在源极配线等的形成工序中适用本方法，本发明也可能适用于除此之外的工序如栅极配线113a的形成工序。另外，在本实施方式中，是把金属膜作为本发明的功能膜的一个例子而表示的，但功能膜并不限于这种膜。例如也能够把本方法应用于绝缘膜等透明膜的图形形成，但根据如前所述的情况，本方法在对金属等不透明膜进行图形化时尤其有效。
[第5实施方式]
接着，使用图8说明本发明的第5实施方式。图8是用于说明本发明的薄膜晶体管(TFT)的制造方法的工序图，是只扩大显示形成TFT的区域(元件区域)E1和形成调准标记的区域(调准区域)E2的剖面模式图。其中，在本实施方式中，关于与上述第3实施方式相同的构件或部位，附加相同的符号并省略对其的详细说明。
(半导体膜的形成工序、第1调准标记的形成工序)
首先，在基板110上形成由非晶硅膜等构成的半导体膜，通过激光退火等对其进行晶体化，然后采用蚀刻等形成图形。如图8(a)所示，通过上述的工序可以在元件区域E1处形成规定形状的多晶体半导体膜(第1半导体膜)111a，在调准区域E2处形成作为第1调准标记的第2半导体膜111b。
(掩膜构件的形成工序)
接着，如图8(b)所示，在调准区域E2上形成柱状的掩膜柱(掩膜构件)M。该掩膜柱M用于在后述的栅极绝缘膜112上形成通向调准标记111b的开口部112A。在本例中，通过在该开口部112A内露出调准标记111b，在形成于栅极绝缘膜112之上的栅极配线膜113的表面上显示调准标记111b的形状，由此栅极配线113a和下层侧的第1半导体膜111a的调准成为可能。
该掩膜柱M使用喷墨装置等液滴喷出装置，向调准标记111b上或者含有调准标记111b的区域有选择地滴下抗蚀剂等液体有机材料，通过凝固而形成。此时，掩膜柱M的厚度(高度)可以与随后形成的栅极绝缘膜112的厚度相同，也可以更厚。由此，能够使掩膜柱M没有埋藏于栅极绝缘膜112中。其中，在该工序中，为了防止滴下的液体材料超出调准标记111b的形成位置而大范围扩散，可以在滴下之前事先在基板上标准标记111b的周围实施疏液处理。该疏液处理能够通过如在上述开口部的周围形成氟树脂等疏液膜而进行。
(栅极绝缘膜的形成工序)
接着，如图8(c)所示，使用液相法在掩膜柱M的周围即除掩膜柱M之外的整个基板上形成由氧化硅等构成的栅极绝缘膜112。这里，首先在基板上旋涂聚硅氨烷混合于二甲苯中而成的涂敷液(含有聚硅氨烷的液体材料)，处理温度设为100℃～150℃，进行预焙5分钟。此时，为了防止液体材料附着在掩膜柱M的上部，优选在涂敷液体材料之前事先对掩膜柱M实施疏液处理。
如上所述，形成栅极绝缘膜112。
(掩膜构件的除去工序)
接着如图8(d)所示，使用剥离液(例如热浓硫酸)除去掩膜柱M。由此，在栅极绝缘膜112上形成开口部112A，在该开口部112A内露出调准标记111b。接着，对栅极绝缘膜112的聚硅氨烷进行真正烧结。
(栅极配线的形成工序、第2调准标记的形成工序)
接着，如图8(e)所示，在栅极绝缘膜112上形成由钽、铝、钛等适当的金属、金属氮化物、聚硅等构成的膜较厚的栅极配线膜113。在该工序中，在整个基板上形成不透明的栅极配线膜113，但如上所述，在栅极绝缘膜112上形成露出第1调准标记111b的开口部112A，所以在栅极配线膜113的表面上也可以形成反映该第1调准标记111b的形状的凹凸部113A。
接着，如图8(f)所示，使栅极配线膜113形成图形并在元件区域E1上形成含有栅电极的栅极配线(配线层)113a，在调准区域E2上形成具有上述凹凸部113A的第2调准标记113b。如前所述，在本例中，对栅极配线膜113的表面赋予反映了基底的调准标记111b的形状的凹凸形状(凹凸部113A)，所以通过把该凹凸部113A用作调准标记，栅极配线膜113能够在相对于基底的半导体膜111a进行高精度定位的状态下形成图形。
(杂质的注入工序、层间绝缘膜的形成工序、源极配线层及漏极配线层的形成工序)
接着，把栅极配线113a作为掩膜而把杂质离子注入到半导体膜111a中，形成源极区域111s和漏极区域111d。
接着，使用液相法以覆盖栅极绝缘膜112、栅极配线113a和第2调准标记113b的方式在整个基板上形成层间绝缘膜114。在对应于该层间绝缘膜114以及栅极绝缘膜112的源极部分、漏极部分的位置上，分别开孔形成接触孔H11、H12。
接着，使用溅射法或PVD法等，以覆盖该接触孔H11、H12内壁的方式形成铝膜、铬膜、钽膜等金属膜，通过形成图形而形成含有源电极的源极配线115a以及含有漏电极的漏极配线115b。在该工序中，在整个基板上形成不透明的金属膜，不过在层间绝缘膜114上形成该接触孔H11、H12，所以在金属膜的表面上可以形成反映了该接触孔H11、H12的凹凸形状的凹凸部115A。因此，通过把显示于该金属膜表面的凹凸部115A用作调准标记，能够在相对基底的半导体膜111a和栅极配线113a进行高精度定位的状态下对金属膜进行图形形成。图8(g)是表示形成源极配线115a和漏极配线115b之后的状态的图。
然后，在源电极115a、漏电极115b上，必要时能够堆积氧化硅、氮化硅、PSG等而形成保护膜。
根据上述，可以制造薄膜晶体管4。
如同上述说明，在本发明的半导体装置的制造方法中，调准标记的形状是相对在液相工艺中形成的绝缘膜之后的膜而显示的，所以这种绝缘膜之后形成的膜，能够在相对下层侧的半导体膜或配线层等进行高精度定位的状态下形成图形。
[第6实施方式]
接着，使用图9对本发明的第6实施方式进行说明。图9是用于说明本发明的薄膜晶体管(TFT)的制造方法的工序图，是只扩大显示形成TFT的区域(元件区域)E1和形成调准标记的区域(调准区域)E2的剖面模式图。其中，在本实施方式中，关于与上述第3或第4实施方式相同的构件或部位，附加相同的符号并省略对其的详细说明。
(半导体膜的形成工序、第1调准标记的形成工序)
首先，在基板110上形成由非晶硅膜等构成的半导体膜，通过激光退火等对其进行晶体化，然后采用蚀刻等形成图形。如图9(a)所示，通过上述的工序可以在元件区域E1处形成规定形状的多晶体半导体膜(第1半导体膜)111a，在调准区域E2处形成作为第1调准标记的第2半导体膜111b。
(掩膜构件的形成工序)
接着，如图9(b)所示，在调准区域E2上形成柱状的掩膜柱(掩膜构件)M。该掩膜柱M是用于对后述的栅极配线膜113的表面赋予反映了上述调准标记111b形状的凹凸形状(凹凸部113A)(即，为了栅极配线膜113的表面可以显示调准标记111b的形状)的构件。在本例中，通过使用该凹凸部113A对栅极配线膜113进行图形形成，能够高精度定位栅极配线113a和下层侧的第1半导体膜111a。
该掩膜柱M使用喷墨装置等液滴喷出装置，向调准标记111b上或者含有调准标记111b的区域有选择地滴下含有掩膜构件形成材料的液体材料，通过凝固而形成。此时，掩膜柱M的厚度(高度)可以与随后形成的栅极绝缘膜112的厚度相同，也可以更厚(即高度超出由液相法所形成的栅极绝缘膜112造成的平整化程度)。由此，能够使掩膜柱M没有埋藏于栅极绝缘膜112中。具体地说，能够制造出掩膜柱M部分的栅极绝缘膜112比其周围高的状态、掩膜柱M的上部突出于栅极绝缘膜112的表面的状态。其中，在本例中，与上述的第1、第2实施方式不同，不除去该掩膜柱M而在形成栅极绝缘膜之后仍残留于基板上，所以作为掩膜柱M的材料，优选使用可以耐受栅极绝缘膜112和层间绝缘膜114的真正烧结工序那样的高耐热性材料(例如由含有聚硅氨烷或金属粒子的液体材料形成的无机材料)。
(栅极绝缘膜的形成工序)
接着，如图9(c)所示，使用液相法在掩膜柱M的周围即除掩膜柱M之外的整个基板上形成由氧化硅等构成的栅极绝缘膜112。这里，首先在基板上旋涂聚硅氨烷混合于二甲苯中而成的涂敷液(含有聚硅氨烷的液体材料)，处理温度设为100℃～150℃，进行预焙5分钟。此时，为了防止液体材料附着在掩膜柱M的上部，优选在涂敷液体材料之前事先对掩膜柱M实施疏液处理。
如果结束预焙，处理温度设为300℃～400℃，在WETO2气氛现进行热处理60分钟(聚硅氨烷的真正烧结工序)。
如上所述，形成由氧化硅膜构成的栅极绝缘膜112。
(栅极配线的形成工序、第2调准标记的形成工序)
接着，如图9(d)所示，在栅极绝缘膜112和掩膜柱M上形成由钽、铝、钛等适当的金属、金属氮化物、聚硅等构成的膜较厚的栅极配线膜113。在该工序中，在整个基板上形成不透明的栅极配线膜113，向栅极绝缘膜112的表面赋予合成了掩膜柱M以及第1调准标记111b的凹凸形状，所以在栅极配线膜113的表面上也可以形成反映该凹凸形状的凹凸部113A。
接着，如图9(e)所示，使栅极配线膜113形成图形，并在元件区域E1上形成含有栅电极的栅极配线(配线层)113a，在调准区域E2上形成具有上述凹凸部113A的第2调准标记113b。如前所述，在本例中，对栅极配线膜113的表面赋予反映了基底的调准标记111b的形状的凹凸形状(凹凸部113A)，所以通过把该凹凸部113A用作调准标记，栅极配线膜113能够在相对于基底的半导体膜111a进行高精度定位的状态下形成图形。
(杂质的注入工序、层间绝缘膜的形成工序、源极配线层及漏极配线层的形成工序)
接着，把栅极配线113a作为掩膜而把杂质离子注入到半导体膜111a中，形成源极区域111s和漏极区域111d。
接着，使用液相法以覆盖栅极绝缘膜112、栅极配线113a和第2调准标记113b的方式在整个基板上形成层间绝缘膜114。在对应于该层间绝缘膜114以及栅极绝缘膜112的源极部分、漏极部分的位置上，分别开孔形成接触孔H11、H12。
接着，使用溅射法或PVD法等，以覆盖该接触孔H11、H12内壁的方式形成铝膜、铬膜、钽膜等金属膜。在该工序中，在整个基板上形成不透明的金属膜，不过在层间绝缘膜114上形成接触孔H11、H12，所以在金属膜的表面上可以形成反映了该接触孔H11、H12的凹凸形状的凹凸部115A。
接着，如图9(f)所示，该金属膜形成图形，并形成含有源电极的源极配线115a以及含有漏电极的漏极配线115b。如上所述，在本例中，在金属膜的表面上形成反映了基底的接触孔H11、H12的凹凸形状的凹凸部115A，所以通过把该凹凸部115A用作调准标记，能够在相对基底的半导体膜111a和栅极配线113a进行高精度定位的状态下对金属膜进行图形形成。
然后，在源电极115a、漏电极115b上，必要时能够堆积氧化硅、氮化硅、PSG等而形成保护膜。
根据上述，可以制造薄膜晶体管5。
如同上述说明，在本发明的半导体装置的制造方法中，调准标记的形状是相对在液相工艺中形成的绝缘膜之后的膜而显示的，所以这种绝缘膜之后形成的膜，能够在相对下层侧的半导体膜或配线层等进行高精度定位的状态下形成图形。
还有，在本例中，以在调准标记111b上增补的形式形成掩膜柱M，该掩膜柱M用于赋予栅极配线膜113的表面以凹凸形状。但是，掩膜柱没有必须要形成于调准标记111b的平面区域内，在两者的相对位置可以被管理的范围内，也可以形成于其他位置。即，如果至少是掩膜柱M和调准标记111b匹配形成，则可以得到与上述相同的效果。
[电子设备]
接着，说明本发明的电子设备。
图10是表示本发明的电子设备的一个例子的立体图。该图所示的便携式电话1300在筐体内部或显示部1301上装备使用上述方法制造的半导体装置。其中，图中的符号1302是指操作按钮1302，符号1303表示接收口，符号104是指发送口。
上述各实施方式的半导体装置不只限于上述便携式电话，还能够适用于具备电子图书、个人电脑、数字照相机、液晶电视、取景器型或监视直视型录像机、汽车导航装置、寻呼机、电子笔记、台式电子计算机、文字处理器、工作站、电视电话、POS终端、触摸式面板的设备等各种电子设备。在任何电子设备中，通过应用本发明的半导体装置而能够实现高性能化。
根据上述，在参照附图的同时说明本发明的优选实施例，不过本发明不限于这种实施例。
例如，在第1和第2实施方式中，事先在基板10上配置调准标记10a，而该调准标记10a也可以连同最初形成在基板上的半导体薄膜11a一起形成。即，纯粹通过图形形成装置的机械精度确定最初的半导体膜11a的位置，关于以后的膜的定位，可以使用与该半导体膜11a同时形成的调准标记10a而进行。相反地，在第3～第6实施方式中，调准标记111b可以连同最初形成在基板上的半导体膜111a一起形成，该调准标记111b也可以在形成半导体膜之前事先配置于基板110上。
另外，在上述实施方式中，各工序的顺序可以如前所述，但其工序顺序并不限于此。例如，在形成栅极绝缘膜12、112之后进行元件分离，或者，在形成栅极配线膜13、113之前利用抗蚀剂掩膜或其他金属掩膜等注入杂质，或者，在形成栅极配线膜13、113之前利用抗蚀剂掩膜或其他金属掩膜等注入杂质等，可以适当改变工序顺序。
另外，在上述实施方式中，对半导体膜11a、111a进行多晶体化，把非晶质状态的半导体膜(非晶硅膜)用于晶体管的有源层也成为可能。另外，在上述实施方式中，把栅极绝缘膜12、112和层间绝缘膜14、114都作为聚硅氨烷烧结膜，把其中的绝缘膜作为聚硅氨烷烧结膜之外的膜(例如CVD膜或PCD膜)也成为可能。另外，在上述实施方式中，栅极绝缘膜12、112或层间绝缘膜14、114等绝缘膜，栅极配线膜115a或漏极配线膜115b等导电膜都是作为本发明的功能膜的一个例子而表示的，功能膜并不限于这些膜。即使通过液相法形成其他功能性材料的情况也能应用本发明。另外，在上述实施方式中，通过旋涂法或液滴喷出法形成这些膜，但作为上述功能膜的形成方法，也可能应用除此之外的方法如狭缝涂敷法、浸涂法、喷涂法、印刷法等公知的成膜方法。
另外，在上述实施方式中，表示的是把本发明的半导体装置的制造方法应用于顶部栅极型的晶体管的制造方法的例子，但本发明并不限于此，本发明也可能应用于底部栅极型的晶体管制造方法、除晶体管之外的半导体装置的制造方法。
而且，在上述例中所示的各构成构件的各形状和组合等是一个例子，在没有脱离本发明的要旨的范围内，根据设计要求等可以进行各种更改。

Claims (26)

1.一种调准方法，在制造器件的过程中包含使用液相法在基板上形成功能膜的工序，其特征在于，在形成所述功能膜的基板上形成对于在所述功能膜之后形成的膜显示形状的调准标记，使用该调准标记对所述功能膜之后的膜进行调准。
2、根据权利要求1所述的调准方法，其特征在于，所述调准标记的形成工序包括：在所述基板和所述功能膜之间形成高度超过基于该功能膜而平整化程度的调准标记的工序。
3、根据权利要求2所述的调准方法，其特征在于，所述调准标记的形成工序包括：通过在预先配置于所述基板之上的第1调准标记上增补调准标记形成材料而形成高度超过由所述功能膜造成的平整化程度的第2调准标记的工序。
4、根据权利要求3所述的调准方法，其特征在于，所述第2调准标记的形成工序包括：采用液滴喷出法、向所述第1调准标记的形成区域有选择地滴下含有所述调准标记形成材料的液体材料的工序。
5、根据权利要求1所述的调准方法，其特征在于，所述调准标记的形成工序包括：在具备第1调准标记的所述基板上形成透光性的所述功能膜之后、利用借助该透光性的功能膜而辨识的所述第1调准标记、在所述功能膜上重新形成第2调准标记的工序。
6、根据权利要求5所述的调准方法，其特征在于，所述第2调准标记的相对位置是根据所述第1调准标记的位置确定的。
7、根据权利要求6所述的调准方法，其特征在于，所述第2调准标记和所述第1调准标记在俯视下被配置于大致相同的位置。
8、一种调准方法，在制造器件的过程中包含使用液相法在具备有调准标记的基板上形成功能膜的工序，其特征在于，在所述调准标记的形成区域之外的区域形成所述功能膜，利用所述调准标记对所述功能膜之后的膜进行调准。
9、根据权利要求8所述的调准方法，其特征在于，所述功能膜的形成工序包括：对所述调准标记的形成区域实施疏液化的工序、在包含所述疏液化后区域的基板区域上配置含有所述功能膜形成材料的液体材料的工序。
10、根据权利要求8所述的调准方法，其特征在于，所述功能膜的形成工序包括：在包括所述调准标记的形成区域的基板区域上形成所述功能膜的工序、选择性除去位于所述调准标记上的所述功能膜的工序。
11、根据权利要求10所述的调准方法，其特征在于，所述功能膜的形成工序包括：在包括所述调准标记的形成区域的基板区域上形成透光性的所述功能膜的工序、利用借助该透光性的功能膜而被辨识的所述调准标记以有选择地只除去位于所述调准标记上的所述功能膜的工序。
12、根据权利要求10所述的调准方法，其特征在于，所述功能膜的除去工序是有选择地除去要配置所述调准标记的一定范围的所述功能膜的工序。
13、根据权利要求8所述的调准方法，其特征在于，所述功能膜的形成工序包括：采用液滴喷出法、向所述调准标记的形成区域之外的区域有选择地滴下含有所述功能膜形成材料的液体材料的工序。
14、一种半导体装置的制造方法，其特征在于，使用权利要求1～13中任意一项所述的调准方法制造半导体装置。
15、一种半导体装置的制造方法，包括使用液相法在基板上形成绝缘膜的工序，其特征在于，具有：
在所述基板上形成半导体膜并对该半导体膜进行图形化、从而形成成为半导体装置有源层的第1半导体膜和用于调准的第2半导体膜的工序，
在与所述第2半导体膜对应的规定位置上形成对于在所述绝缘膜之后形成的膜显示形状的调准标记的工序，和
利用所述调准标记对所述绝缘膜之后的膜进行图形化的工序。
16、根据权利要求15所述的半导体装置的制造方法，其特征在于，所述调准标记的形成工序包括：在所述基板和所述绝缘膜之间形成高度超过基于该绝缘膜而平整化程度的调准标记的工序。
17、根据权利要求16所述的半导体装置的制造方法，其特征在于，所述调准标记的形成工序包括：在所述规定位置形成高度超出基于所述绝缘膜而平整化程度的调准标记的工序。
18、根据权利要求17所述的半导体装置的制造方法，其特征在于，所述调准标记的形成工序包括：采用液滴喷出法在所述规定位置形成所述调准标记的工序。
19、一种半导体装置的制造方法，包括使用液相法在基板上形成绝缘膜的工序，其特征在于，具有：
在所述基板上形成半导体膜并对该半导体膜进行图形化、从而形成成为半导体装置有源层的第1半导体膜和用于调准的第2半导体膜的工序，
在与所述第2半导体膜对应的规定位置之外的位置上形成所述绝缘膜的工序，和
根据所述绝缘膜的非形成区域、把形成在该绝缘膜之后的膜表面上的凹凸形状用作调准标记而对所述绝缘膜之后的膜进行图形化的工序。
20、根据权利要求19所述的半导体装置的制造方法，其特征在于，将所述绝缘膜的非形成区域设置在所述第2半导体膜的平面区域。
21、根据权利要求19或者20所述的半导体装置的制造方法，其特征在于，所述绝缘膜的形成工序包括：在所述规定位置上形成掩膜构件的工序、在除掩膜构件的整个基板上形成所述绝缘膜的工序、除去所述掩膜构件的工序。
22、根据权利要求21所述的半导体装置的制造方法，其特征在于，所述绝掩膜构件的形成工序包括：在整个基板上形成感光材料的工序、对该感光材料实施曝光显影处理以在所述规定位置上形成由所述感光材料构成的掩膜构件的工序。
23、根据权利要求21所述的半导体装置的制造方法，其特征在于，所述绝掩膜构件的形成工序包括：使用液相法在所述规定位置上形成所述掩膜构件的工序。
24、一种半导体装置的制造方法，包括使用液相法在基板上形成绝缘膜的工序，其特征在于，具有：
在所述基板上形成掩膜构件的工序，
使用液相法、在除所述掩膜构件之外的整个基板上形成所述功能膜的工序，和
把由所述掩膜构件形成的所述功能膜的非形成区域用作标准标记以对所述功能膜进行图形化的工序。
25、一种半导体装置用基板，是经由功能膜层叠多层配线层而成的基板，其特征在于，在使用液相法形成所述功能膜的同时，在所述基板上配置对于所述功能膜之后的膜显示形状的调准标记。
26、一种电子设备，其特征在于，具备通过权利要求14～24中任意一项所述的方法而制造的半导体装置。
CNB200510004240XA 2004-01-21 2005-01-07 半导体装置的制造方法 Expired - Fee Related CN100435271C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2004013025 2004-01-21
JP2004013025 2004-01-21
JP2004-013025 2004-01-21
JP2004046153 2004-02-23
JP2004-046153 2004-02-23
JP2004046153 2004-02-23
JP2004-272018 2004-09-17
JP2004272018 2004-09-17
JP2004272018 2004-09-17

Publications (2)

Publication Number Publication Date
CN1645562A true CN1645562A (zh) 2005-07-27
CN100435271C CN100435271C (zh) 2008-11-19

Family

ID=34636986

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510004240XA Expired - Fee Related CN100435271C (zh) 2004-01-21 2005-01-07 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7265021B2 (zh)
EP (1) EP1557882A2 (zh)
KR (1) KR100675076B1 (zh)
CN (1) CN100435271C (zh)
TW (1) TWI288428B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157497A (zh) * 2011-01-26 2011-08-17 上海宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
CN110197821A (zh) * 2018-02-26 2019-09-03 格芯公司 在半导体装置中改善重迭效能的结构及方法
CN112213894A (zh) * 2019-07-12 2021-01-12 夏普株式会社 显示面板用阵列基板的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
KR101104608B1 (ko) * 2005-11-01 2012-01-12 사천홍시현시기건유한공사 얼라인먼트 방법
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101385141B1 (ko) * 2008-04-21 2014-04-15 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
US8507913B2 (en) * 2010-09-29 2013-08-13 Analog Devices, Inc. Method of bonding wafers
KR20140017086A (ko) * 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
KR102043177B1 (ko) 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8976356B2 (en) 2013-02-28 2015-03-10 Kabushiki Kaisha Toshiba Measurement mark, method for measurement, and measurement apparatus
US9620383B2 (en) * 2014-07-10 2017-04-11 Tokyo Electron Limited Method for uncovering underlying alignment patterns
KR102282998B1 (ko) * 2014-09-19 2021-07-29 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102610026B1 (ko) * 2016-06-30 2023-12-06 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10643951B2 (en) * 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
KR102657174B1 (ko) * 2019-04-08 2024-04-15 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224123A (ja) * 1983-05-20 1984-12-17 Oki Electric Ind Co Ltd ウエハアライメントマ−ク
JPS63144545A (ja) 1986-12-09 1988-06-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH01241118A (ja) 1988-03-23 1989-09-26 Seiko Epson Corp アライメント・マーク
JPH01241117A (ja) 1988-03-23 1989-09-26 Seiko Epson Corp アライメント・マーク
JP2767594B2 (ja) 1988-11-16 1998-06-18 富士通株式会社 半導体装置の製造方法
US4992394A (en) 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
JP2890538B2 (ja) 1989-10-24 1999-05-17 ソニー株式会社 半導体装置
ATE135848T1 (de) * 1990-06-29 1996-04-15 Canon Kk Verfahren zum herstellen einer halbleiteranordnung mit einer ausrichtungsmarke
JPH0463415A (ja) 1990-07-03 1992-02-28 Fujitsu Ltd 位置合わせマーク及びその形成方法
JP3048829B2 (ja) 1994-03-31 2000-06-05 シャープ株式会社 半導体装置の製造方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JP3202460B2 (ja) * 1993-12-21 2001-08-27 株式会社東芝 半導体装置およびその製造方法
JPH07297112A (ja) 1994-04-28 1995-11-10 Toshiba Corp 基板と基板の製造方法
JP3604487B2 (ja) 1996-02-16 2004-12-22 松下電器産業株式会社 半導体装置の製造方法
JP2947196B2 (ja) * 1997-01-23 1999-09-13 日本電気株式会社 半導体基板および半導体装置の製造方法
JP3422923B2 (ja) * 1998-01-26 2003-07-07 シャープ株式会社 カラーフィルタの製造方法およびアライメントマーク
JP3090113B2 (ja) 1998-02-13 2000-09-18 日本電気株式会社 半導体装置の製造方法
US6249036B1 (en) 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
JP3658208B2 (ja) 1998-10-22 2005-06-08 富士通株式会社 薄膜多層基板の製造方法
JP4042327B2 (ja) 1999-03-30 2008-02-06 セイコーエプソン株式会社 薄膜トランジスタの製造方法
TW466678B (en) 1999-04-27 2001-12-01 United Microelectronics Corp Manufacturing method of alignment mark structure
JP3968241B2 (ja) 1999-06-24 2007-08-29 セイコーエプソン株式会社 液晶装置用基板、その製造方法、液晶装置、その製造方法および電子機器
JP2001351837A (ja) * 2000-06-02 2001-12-21 Nec Corp 半導体装置の製造方法
JP3503888B2 (ja) 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
JP2003209041A (ja) 2002-01-15 2003-07-25 Seiko Epson Corp パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法
JP4042098B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157497A (zh) * 2011-01-26 2011-08-17 上海宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
CN102157497B (zh) * 2011-01-26 2016-03-09 上海华虹宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
CN110197821A (zh) * 2018-02-26 2019-09-03 格芯公司 在半导体装置中改善重迭效能的结构及方法
CN110197821B (zh) * 2018-02-26 2023-07-21 科磊股份有限公司 在半导体装置中改善重迭效能的结构及方法
CN112213894A (zh) * 2019-07-12 2021-01-12 夏普株式会社 显示面板用阵列基板的制造方法
CN112213894B (zh) * 2019-07-12 2023-08-22 夏普株式会社 显示面板用阵列基板的制造方法

Also Published As

Publication number Publication date
TWI288428B (en) 2007-10-11
KR20050076596A (ko) 2005-07-26
TW200525592A (en) 2005-08-01
US20050161836A1 (en) 2005-07-28
US7265021B2 (en) 2007-09-04
EP1557882A2 (en) 2005-07-27
KR100675076B1 (ko) 2007-01-29
CN100435271C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
CN1293647C (zh) 半导体器件及其制造方法
CN1218403C (zh) 半导体装置
CN1244891C (zh) 有源矩阵显示器
CN1229185C (zh) 液滴输出方法及液晶装置的制造方法
CN1155991C (zh) 半导体器件的制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1697198A (zh) 半导体装置及其制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1160936A (zh) 半导体装置及其制造方法
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN1427451A (zh) 半导体器件及其制造方法
CN1655370A (zh) 显示器件及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1448997A (zh) 制造半导体器件的方法和设备
CN1346152A (zh) 薄膜晶体管及半导体器件
CN1893117A (zh) 半导体器件以及其制造方法
CN1284741A (zh) 激光装置、激光退火方法和半导体器件的制造方法
CN1596045A (zh) 发光器件及其制造方法
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1691277A (zh) 用于制造半导体器件的方法
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081119

Termination date: 20160107