TW272319B - - Google Patents

Download PDF

Info

Publication number
TW272319B
TW272319B TW083111019A TW83111019A TW272319B TW 272319 B TW272319 B TW 272319B TW 083111019 A TW083111019 A TW 083111019A TW 83111019 A TW83111019 A TW 83111019A TW 272319 B TW272319 B TW 272319B
Authority
TW
Taiwan
Prior art keywords
silicon film
region
semiconductor device
area
amorphous silicon
Prior art date
Application number
TW083111019A
Other languages
English (en)
Inventor
Miyamoto Tadayoshi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP05319904A external-priority patent/JP3076490B2/ja
Priority claimed from JP6323094A external-priority patent/JP3048829B2/ja
Priority claimed from JP09035694A external-priority patent/JP3234714B2/ja
Priority claimed from JP13915194A external-priority patent/JP3269734B2/ja
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW272319B publication Critical patent/TW272319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Description

272319 A7 B7 五、發明説明（1 ) 經濟部中央樣準局員工消費合作社印製 發明之背景 1. 發明之領域 本發明係關於使用結晶性矽膜之半導體裝置之製造方 法，特別係關於可使用於主動矩陣型液晶影像顯示裝置或 影像感測器等，且在玻璃等絕緣基質上裝設有薄膜電晶镰 (TFT)之半導體裝置及其製造方法。更細言之，係關於具 有以非晶質矽膜結晶化之後所得到之結晶性矽膜爲活性區 域之TFT之半導體裝置及其製造方法。 2. 相關技術之說明 具有裝設在玻璃等絕緣基質上之TFT之半導體裝置中， 已知者有將TFT用於驅動圖素（pixel)之主動矩陣型液晶 影像顯示裝置或影像感測器等。此等裝置所用之TFT—般 均用薄膜狀矽半導體。 此等薄膜狀矽半導體一般可大致分爲由非晶質矽半導體 構成者及由晶結性矽半導體構成者二類。 其中，前者的非晶質矽半導體由於製作溫度低，與氣相 法比較之下較容易製作，富量產性，故爲最常用者。但， 其與結晶性矽半導體相較之下，非晶質矽半導體之導電性 等物性較差。因此，爲得到半導體裝置之更高速之特性， 結晶性矽半導體所構成之TFT之製作方法之確立有高度的 須要。 結晶性矽半導體中，多結晶矽、微結晶矽、含有結晶成 分之非晶質矽'及具有結晶性與非晶質性之中閭狀態之半 -4- 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公羞） --I----^--裝------訂----《丨線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裝 272319 A7 _B7 五、發明説明（2 ) 不定形矽等爲人所知。得到此等結晶性矽半導體之方法 中，下述的方法爲人所知。 (1) 在形成膜之時，直接形成結晶性膜之方法 (2) 先形成非晶質半導體膜，再以電射光照射之，藉光 線之能童使其結晶化之方法 (3) 先形成非晶質半導體膜，再加以熱能以使其結晶化 之方法 但是，上述（1)之方法中，由於形成膜之步驟與結晶化 同時進行，爲得到大粒徑之結晶性矽，必須形成較厚之矽 膜。因此，要在基質全面上均勻地形成半導體特性良好之 膜在技術上十分困難。又，膜之形成係在600 °C以上之髙 溫下進行，故不能使用雖然價廉但耐熱性不足之玻璃基 質，造成生產性及成本上的困難點。 又，上述（2)之方法係化利用熔融固化過程中之結晶化 現象，可得到小粒徑且粒界經過良好處理之高品質矽膜。 但是，以現在一般使用之雷射（例如艾克斯瑪（excimeO 雷射），由於雷射光束之照射面積較小，加工的產能較 小。再者，要均勻地處理大面積之基質全面之時，有雷射 之安定性不足之問題點。因此，使用雷射光上述（2)之方 法應是下一時代的技術。 上述（3)所示之利用熱能以使矽固相結晶化之方法與先 前敘述之（1)或（2)之方法相較之下，具有能在大面積之基 質上均勻地形成薄膜上之結晶性矽膜之優點。此方法之例 可見於日本專利公報特開昭62-122172號、特開平3_ 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -------^--裝-----訂----《 I線 (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7 五、發明説明（3 ) 290924號及特開平4- 1 6561 3號，在該等文獻中，係先 將基質上所形成之矽半導體形成圖樣，使其圖樣對應於其 後形成之成爲TFT之活性區域之元件形成區域，其後再使 之結晶化》具體而言，在日本專利公報特開昭62- 1 22 1 72 號及特開平4- 165613號中，係將基質上之元件形成區域 除了留下之一部分之外使之非晶質化，其後進行結晶化之 熱處理，再以元件形成區域中留下來未被非晶質化之部分 爲核，使非晶質化之部分向一個方向結晶化。另外，曰本 專利公報特開平3-290924號係在基質上使元件形成區域 形成島狀圖樣。在此時，控制非晶質矽膜中成爲元件形成 區域之核密度，使核密度及結晶成長距離與島狀圖樣之大 小之關係最適化。 但是，利用熱能使矽固相結晶化之方法中，在結晶化之 時，必須以600°C以上之髙溫加熱處理數十小時。因此， 爲了同時使價廉之玻璃基質之使用成爲可能且提高加工之 產能，必須同時解決降低加熱溫度，同時在短時間內使之 結晶化之兩個互相相反的問題點。 經濟部中央標準局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 再者，在上述方法中，由於利用到固相結晶化現象，晶 粒在基質表面平行地展開，產生粒徑數之結晶。但 是，在此一結晶成長過程中，成長出之結晶互相推擠，難 以形成粒界，故此粒界產生對載體（carrier)之捕獲能 階，成爲TFT中之載體之遷移率（mobility)低下之原因。 關於此點，上述三件公開公報中所記載之方法中，均是使 基質上所形成之非晶質矽半導體膜形成圖樣，使其圖樣對 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 272319 A7 B7五、發明説明（4 ) 經濟部中央標準局員工消費合作社印製 應於元件形成區域，藉以抑制元件形成區域中之結晶粒界 之發生，使結粒徑之加大成爲可能。但是，在結晶化之 時，仍然須要髙溫及長時間之加熱處理。 藉非晶質矽膜之熱處理而得到結晶性矽膜之另一方法可 見於日本專利公報特開平5-55142號及特開平5-136048 號。在此等方法中，係在非晶質矽膜中導入成爲結晶成長 核之異物，其後進行熱處理，而得到以所導入之物質爲核 之大粒徑結晶性矽膜。 更細言之，在日本專利公報特開平5 - 5 5 1 42號所揭示之 方法中，係將矽（Si + )等雜質以離子注入法導入非晶質矽 膜中，其後以加熱處理形成具有粒徑約數/zm之結晶粒之 多結晶矽膜。在特開平5-136048號公報所揭示之方法 中，係將粒徑10〜l〇〇nm之矽粒子與高壓氮氣同時吹附 到非晶質矽膜上，使結晶核成長。 在此等方法中，可藉控制異物之導入狀態，而控制結晶 成長時之核形成及結晶成長方向。但是，與上述之方法相 同，爲了結晶化，必須進行加熱處理。例如，在特開平5-5 5 1 42號公報之方法中，進行了溫度600°C、40小時之加 熱處理。又，在特開平5-136048號公報之方法中，進行 了溫度650°C以上之加熱處理。 因此，利用到加熱處理之技術對於具有充分耐熱性之 SOI(silicon on i n s u 1 a t o r)基質或 S O S ( silic on on sapphire)基質有效，但不適用於價廉之玻璃基質。例 如，主動矩陣型液晶顯示裝置中所用之康寧7095玻璃之 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯率（CNS ) A4規格（210X297公釐） 吻319 A7 B7 i、發明説明（5 ) 經濟部中央榡準局員工消費合作社印製 玻瑪歪曲點爲593 eC。因此，若對此玻璃進行上述方法中 所揭示之600°C以上之加熱處理，則玻璃基質發生變形或 歪曲之可能性極髙。若考慮到基質之大面積化之傾向，此 點更是成爲問題。 發明之簡述 根據本發明之一面，本發明之半導體裝置之製造方法包 含：（a)在絕緣性表面之基質上，形成非晶質矽膜，該非 晶質矽係被形成圖樣，以形成至少一個島狀區域，且在該 島狀區域之至少所選定之區域中被選擇性地導入促進結晶 化之觭媒元素之步驟，及（b)加熱該非晶質矽膜，在該選 定之區域之周圍部分上與該基質之表面實質上平行之方向 上進行該非晶質矽膜之結晶成長，以得到結晶性矽膜之步 騄，並以該結晶性矽膜爲元件形成區域，形成半導體裝 置》 在一寅施例中，上述步騄（a)包含在上述基質上形成上 述非晶質矽膜之歩騍，在該非晶質矽膜上形成圖案以形成 至少一個島狀區域之步驟，及在該島狀區域之至少所選定 之區域中選擇性地導入上述觸媒元素之步驟》或者，上述 步驟（a)包含在上述基質上形成上述非晶質矽膜之步驊， 在該島狀區域之至少所選定之區域中選擇性地導入上述觸 媒元素之步驟，及在該非晶質矽膜上形成圖案以形成至少 一個島狀區域之步驟。 本紙張尺度適用中國國家標率（CNS ) Μ规格（210X297公釐） -------^--裝------訂-----f —線 (請先閲讀背面之注意事項再填寫本頁) ^72319 A7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明（6) 在其他賨施例中，係使上述結晶性矽膜中之載體之移動 方向與上述非晶質矽膜之結晶成長方向實質上平行，而構 成上述半導體裝置。 在另一實施例中，包含一形成遮蔽層之步驟，該遮蔽層 具有一限定上述島狀區域之上述所選定之區域之開口部， 而透過該開口部導入上述觸媒元素。 在另一實施例中，係在上述元件形成區域中之源極區域 或吸極區域部分之至少一部分中導入上述觸媒元素。 在另一實施例中，上述觸媒元素係選自由Ni，Co，Pd, Pt, Cu，Ag, Au, In, Sn, Al，P, As 及 Sb 所構成之群 之至少一元素。 根據本發明之另一面，本發明之半導體裝置具有由結晶 性矽膜構成之活性區域，該活性區域係將促進結晶化之觸 媒元素選擇性地入導入非晶質矽膜後再將非晶質矽膜加熱 處理後形成之結晶性矽膜之側向結晶成長區域，選擇性地 入導入該觸媒元素之該所選定之區域則被除去。在一實施 例中，上述觸媒元素係選自由Ni, Co, Pd，Pt，Cu，Ag， Au，In, Sn，Al, P，As及Sb所構成之群之至少一元 素。在其他實施例中，上述活性區域中之上述觸媒元素之 濃度在lXl〇14原子/立方公分〜1Χι〇18原子/立方公分 之範圍內。 根據本發明之又一面，本發明之半導體裝置之製造方法 包含：（a)在絕緣性表面之基質上，形成非晶質矽膜之步 驟，（b)在該非晶質矽膜之至少所選定之區域中選擇性地 本紙張尺度適用中國國家梯準（CNS ) A4規格（210 X 297公釐） --------^--裝------訂----(丨線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 272319 A7 _ B7 五、發明説明（7 ) 導入促進該非晶質矽膜之結晶化之觸媒元素之歩驟’（〇 加熱該非晶質矽膜，在該選定之區域之周圍部分上與該基 質之表面實質上平行之方向上使進行該非晶質矽膜之結晶 成長，以得到結晶性矽膜之步驟，（d)除去被選擇性地導 入該觸媒元素之該所選定之區域之步驟，及（e)爲促進該 結晶性矽膜之結晶性，以雷射光或強光照射除去該所選定 之區域後之部分之周圍部分之步驟等》 根據本發明之又另一面，本發明之半導體裝置具有一薄 膜電晶體，其係利用在表面絕緣性基質上形成之矽膜之至 少一部分結晶性區域而形成者，該結晶性區域係使一較該 結晶性區域小，且使被選擇性地導入可促進非晶質矽膜之 結晶化之觸媒元素之選擇導入區域進行結晶成長而得者， 該薄膜電晶體之配置不與該選擇導入區域重叠。在一實施 例中，上述薄膜電晶體更被配置在比上述結晶性區域之結 晶成長端更內側處。 根據本發明之又另一面，本發明之半導體裝置之製造方 法包含（a)在絕緣性表面之基質上，形成非晶質矽膜之步 驟，（b)在該非晶質矽膜上，爲了在該非晶質矽膜上選擇 性地導入促進該非晶質矽膜之結晶化之觭媒元素，且爲了 形成對齊記號，而形成具有開口部之遮蔽層之步騍，（c) 透過該開口部在該非晶質矽膜中選擇性地導入該觸媒元 素，形成選擇導入區域之步驟，（d)藉加熱使該非晶質矽 膜之至少一部分成爲結晶性區域之步驟，（e)用該遮蔽層 蝕刻被部分結晶化之該非晶質矽膜，再除去該選擇導入區 -10- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） in' ^^^1 ^^^1 1^1 In ^1· In ^ϋ· In nn、eSJn n (請先閱讀背面之注意事項再填寫本頁) 2V2319 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) 域之至少一部分，並在該部分結晶化之非晶質矽膜上形成 該對齊記號之步驟，及（f)根據該對齊記號使該結晶性區 域形成島狀圖樣之步驟等。在一實施例中，更包含根據上 述對齊記號形成第2對齊記號之步驟。或者，另包含利用 上述遮蔽層形成第2對齊記號之步驟。在其他寊施例中， 上述步驟（e)包含用光能照射上述對齊記號附近之區域， 使該對齊記號顯在化之步驟。 在一實施例中，該薄膜電晶體之配置係使上述薄膜電晶 體之導電方向與上述非晶質矽膜之結晶成長方向實質上平 行者。或者，該薄膜電晶體之配置係使上述薄膜電晶體之 導電方向與上述非晶質矽膜之結晶成長方向實質上垂直 者。 在其他實施例中，上述觸媒元素係選自由Ni, Co, Pd, Pt，Cu，Ag，Au，In，Sn, Al，P，As 及 Sb所構成之群 之至少一元素。 在另外其他實施例中，上述觸媒元素之導入濃度在IX 1〇18原子/立方公分〜IX i〇2G原子/立方公分之範圍內。 根據本發明之又一面，本發明之半導體裝置之製造方法 包含：（a)在絕緣性表面之基質上，形成非晶質矽膜之步 隳，（b)在該非晶質矽膜上，爲了在該非晶質矽膜上選擇 性地導入促進該非晶質矽膜之結晶化之觸媒元素，且爲了 形成對齊記號，而形成具有開口部之遮蔽層之步驟，（c) 透過該開口部在該非晶質矽膜中選擇性地導入該觭媒元 素，形成選擇導入區域之步驟，（d)藉加熱使該非晶質矽 -11 - 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） Λ —裝------訂----f I線 (請先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 吻 319 A7 -__ 五、發明説明（9) 膜之至少一部分成爲結晶性區域之步騾，（〇用該遮蔽層 之該開口部，除去該選擇導入領域，同時使該結晶性領域 形成島狀圖樣，再於該部分結晶化之非晶質矽膜上形成第 2對齊記號之歩驟等。 根據本發明之又另一面，本發明之半導體裝置係利用結 晶性矽膜在表面絕緣性基質上構成，其具有通道區域，該 通道區域係由結晶性矽膜所形成，該結晶性矽膜係將促進 該非晶質矽膜之結晶化之觸媒元素選擇性地導入非晶質矽 膜之選定之線狀導入區域中，在選定之回溫溫度中進行加 熱處理以在該導入區域之周圍部分與該基質表面平行地使 該非晶質矽膜之結晶成長而得者，該通道區域係配置在從 該導入區域到以該回溫溫度使該結晶性矽膜之結晶成長之 範圍內。 根據本發明之又一面，本發明之半導體裝置之製造方法 包含：（a)在絕緣性表面之基質上，形成非晶質矽膜之步 驟，（b)將促進該非晶質矽膜之結晶化之觸媒元素選擇性 地導入該非晶質矽膜之選定之線狀導入區域之步驟，（〇 加熱該非晶質矽膜，在該選定區域之周圍部分中與該基質 表面實質上平行之方向上使該非晶質矽膜之結晶成長，得 到結晶性矽膜之步驟，（d)用該結晶性矽膜形成薄膜電晶 體之步膘等。該薄膜電晶體之配置係使該通道區域位於從 該導入區域起以該回溫溫度使該結晶性矽膜結晶成長之範 圔內者。 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---I I I —^--裝------訂-----^ I 線 (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（l〇 ) 在一實施例中，上述通道區域係配置於從上述觸媒元素 之導入菡域起120#m以內之範圍內。 在其他實施例中，上述通道區域係在上述結晶性矽膜具 有一次元結晶方向之範圍內，且該結晶性矽膜係配置在從 該一次元結晶方向起分叉或彎曲數在2以下之範圍內。上 述通道區域較佳配置於上述觸媒元素之導入區域起6 0 // m 以內之位置。或是，上述通道區域係形成在該結晶性矽膜 從上述一次元結晶方向起分叉或彎曲數在1以下之範圍 內。上述通道區域較佳配置於上述觸媒元素之導入區域起 30#m以內之位置。 在另一其他實施例中，上述薄膜電晶體之配置，係使在 上述觸媒元素之導入區域之長邊方向上之該通道區域與該 導入區域之頂端之距離係在從該導入區域起以該回溫溫度 使該結晶性矽膜結晶成長之範圍內者。在上述觸媒元素之 導入區域之長邊方向上之該通道區域與該導入區域之頂端 之距離較佳爲30 # m以上。 在另一其他賁施例中，上述觸媒元素之導入區域之長邊 方向之長度被設定於從該導入區域起到該結晶性矽膜之結 晶成長距離之飽和値以上。上述觸媒元素之導入區域之長 邊方向較佳爲120μιη以上。 在另一其他寅施例中，上述觸媒元素之導入區域之短邊 方向之寬度被設定於從該導入區域起到該結晶性矽膜之結 晶成長距離之飽和値以上。上述觸媒元素之導入區域之短 邊方向較佳爲5 // m以上。 -13 - 本紙張Λ度適用中國國家橾準（CNS ) A4規格（210X297公釐〉 — ———————— —1^ I ^1 ^ I n 11 I ^ I I 11 ^ "線 (請先閲讀背面之注意事項再填寫本頁) 2i2319 A7 B7五、發明説明（11 ) 經濟部中央標準局員工消費合作社印製 在另一其他實施例中，係形成複數個上述通道區域，而 藉以形成複數個薄膜電晶體》上述複數個薄膜電晶體較佳 配置於上述觭媒元素之導入區域之兩側》 在另一其他實施例中，雷射光或髙亮度光被照射在上述 結晶性矽膜上。 在另一其他實施例中，上述觸媒元素係選自由Ni，Co, Pd, Pt，Cu，Ag，Au，In, Sn，Al，P, As 及 Sb所構成 之群之至少一元素》 藉此，本發明之目的在於提供：（1)與個別的元件之大 小無關，能確保矽膜之充分之側向結晶成長距離，利用側 向結晶成長區域以高效率在基質全面上形成髙性能且可靠 度及電氣特性穩定之半導體元件之半導體裝置製造方法， (2)可縮短矽膜之結晶化所須時間之半導體裝置製造方 法，（3)可防止接觸不良或TFT特性惡化之半導體裝置製 造方法，（4)可適用自動對齊化之半導體裝置製造方法， 及（5)上述方法所製得之半導體裝置。 本發明之此等及其他傻點，在業界人士參考所附_式並 閱讀理解以下之詳細記載之後，當更爲淸楚。 圖式之簡單說明 圖1爲利用藉側向結晶成長所得到之結晶性矽膜所製作 之薄膜電晶體之構成之一例之平面圖。 圖2爲利用藉側向結晶成長所得到之結晶性矽膜所製作 之薄膜電晶體之構成之另一例之平面圆。 -14- 本紙張尺度適用中國國家標準（CNS ) A4洗格（210X297公釐） ^^1- nn ^imu a^ia· ^^^1 ^^^1 111 n、一-9Jm I n^i ^ In (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 2^2319 A7 ___B7 五、發明説明（12 ) 圓3爲顯示促進矽膜之側向結晶成長之觸媒元素被導入 之區域之形狀之示意平面圖。 圖4爲顧示觸媒元素導入區域之大小與側向結晶成長距 離之關係之B表。 圖5 A〜5D爲顯示本發明之嘯1施例中之半導體裝置之製 造方法之各步驟之半導體裝置示意剖面圖。 豳6爲顯示依照本發明之第1實施例而形成之薄膜電晶體 在基質上之形成位置之示意平面圖》 圖7 A〜7D爲顯示本發明之第2實施例中之半導體裝置之 製造方法之各步驟之半導體裝罱示意剖面圖》 圖8 A〜8H爲顯示本發明之第3寅施例中之半導體裝置之 製造方法之各步驟之半導體裝置示意剖面圖。 圓9爲說明本發明之第3實施例之效果之半導體裝置示意 剖面圖。 圖10A〜100爲顯示本發明之第4實施例中之半導體裝 置之製造方法之各步驟之半導體裝置示意剖面圖。 _11A〜100爲顯示本發明之第5實施例中之半導體裝 置之製造方法之各步驟之半導體裝置示意剖面圊。 圖12A〜12T爲顯示本發明之第6實施例中之半導髖裝 置之製造方法之各步騾之半導體裝置示意剖面圖。 圖13爲顯示依照本發明而形成之薄膜電晶體在基質上之 形成位置之示意平面圖。 圖14爲顯示依照本發明而形成之薄膜電晶體在基質上之 形成位置之另一示意平面圖。 -15- 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐） ^^1 HI In Β^ϋ >ϋι In 1· In n ml In n· ^^1 ^^1 ^^1 ^^1 ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 272319 at _B7 五、發明説明（U ) 圖15A及15B爲顯示依照本發明之第8賁施例所得到之 薄膜電晶體之構成例之平面圖。 圖16A〜16F爲顯示本發明之第8賨施例中之半導體裝置 之製造方法之各步驟，沿豳15A之半導體裝置之線16-16* 之剖面圖》 圖17A及17B爲顯示依照本發明之第9實施例所得到之 薄膜電晶體之構成例之平面圖。 圖18A〜18F爲顯示本發明之第9賁施例中之半導體裝置 之製造方法之各步驟，沿_ 17 A之半導體裝置之線18-18' 之剖面圖。 圖19爲顯示本發明之第10賁施例所得到之薄膜電晶體之 構成例之平面圖。 圖20爲顯示本發明之第1 1實施例所得到之薄膜電晶體之 構成例之平面圓。 圖21A〜21E爲顯示本發明之第12實施例中之半導體裝 置之製造方法之各步騄之半導體裝置示意剖面圖。 圖22爲顯示本發明之第13實施例所得到之薄膜電晶體之 構成例之平面圖。 圖23A〜23E爲顯示本發明之第13實施例中之半導體裝 置之製造方法之各步驟，沿圖22之半導體裝置之線23-23’之剖面圖。 圖24爲利用藉側向結晶成長所得到之結晶性矽膜所製作 之薄膜電晶體之構成之一例之平面圖° -16 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I — II---^--裝------訂---n ^ -線 (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7 五、發明説明（Η ) 經濟部中央標準局員工消費合作社印製 圖25爲顯示側向結晶成長距離與回溫時間之關係之圖 表。 圖26爲顯示構成側向結晶成長區域之針狀結晶或柱狀結 晶之分叉及彎曲數與側向結晶成長距離之關係之圖表。 圖27爲顯示依照本發明所形成之薄膜電晶體之形成位置 代表參數與側向結晶成長距離之關係之圖表。 圖28爲顯示本發明之觸媒之導入區域大小與側向結晶成 長距離之關係之圖表。 圖29爲顯示本發明之觭媒之導入區域大小與側向結晶成 長距離之關係之另一圖表。 實施例之詳細說明 在說明本發明之賁施例之前，首先於下說明利用加熱處 理之結晶性矽膜之形成方法中，能同時降低結晶化所須溫 度及縮短處理時間，且對粒界之影響最小之結晶性薄膜之 製作方法。此爲本案發明人爲了以某種程度解決上述各種 問題點而提案之方法，爲本發明之基礎技術，並非本發明 之先前技術。 在如上提案之方法中，係將Ni等雜質金屬元素作爲結晶 成長核而導入非晶質矽膜中，使得結晶化初期之核產生速 度及其後之核成長速度大幅提髙。如此可以用在以往無法 想像之5 8 0 °C以下之低溫下加熱處理4小時左右即可得到 充分之結晶性。其機構如下述。首先以雜質金靥元素爲核 在加熱步驟之初期產生結晶核，其後以雜質金屬元素爲觸 -17- 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公兼） ^^^1 nn flu^i 1^1 ^^^1 ^^^1 n (請先閲讀背面之注意事項再填寫本頁)
*1T 線 272319 A7 ___B7 五、發明説明（15 ) 媒發生作用而促進結晶化，結晶成長即急速地進行。依上 述解釋，以下將雜質金屬元素稱爲觸媒元素。 使非晶質矽膜以普通之固相成長法結晶化之後所得到之 結晶性矽膜具有雙晶構造，而如上述般用觸媒元素促進結 晶化而得到之結晶性矽膜係由數根針狀結晶或柱狀結晶所 構成。再者，各個針狀結晶或柱狀結晶之內部則是理想之 單結晶狀態。 又，若在基質之一部分上選擇性地導入觸媒元素，可以 如同雷射結晶化般，在同一基質之所選定之區域中，分別 選擇性地形成結晶性矽膜與非晶質矽膜。再者，其後繼緝 進行加熱處理，則產生結晶成長部分從被選擇性地導入觭 媒元素之結晶化部分起向其周画之非晶質部分橫向地（即 與基質表面平行之方向）延伸之現象。此一橫向結晶成長 部分稱爲側向結晶成長區域。 在側向結晶成長區域中，在與基質平行之方向上，針狀 或柱狀結晶沿著其成長方向沿伸，其成長方向上沒有粒 界。因此，利用此種側向結晶成長區域形成TFT之通道部 的話，可得到髙性能之TFT »即，若以此等側向結晶成長 區域爲活性區域製作TFT，與使用普通之固相成長法所形 成之結晶性矽膜之情形相較之下，場效遷移率提高2倍》 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 又，若在結晶化之後照射以雷射光或其他強光，則可進 一步提高其結晶性，得到更大的遷移度。即，若以雷射光 或其他強光射照側向結晶成長區域，則由於結晶性矽膜與 非晶質矽膜之熔點之差異，結晶之粒界部分可集中處理》 -18" 本紙張尺度適用中國國家梂準（CNS > A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 272319 at ____B7 五、發明説明（16 ) 以普通之固相成長法所形成之結晶性矽膜由於具有雙晶狀 態之結晶構造，以雷射光或其他強光照射之後，結晶粒界 內部仍殘存部分未處理之部分而形成結晶缺陷。相對於 此，如上述導入觸媒元素而結晶化之側向結晶成長區域則 由針狀結晶或柱狀結晶所形成，且其內部爲單結晶狀態《 因此，以雷射光或強光照射而處理內部結晶粒界的話，可 得到實質上呈單結晶狀態之結晶性矽膜。 圖1及_2爲上述之利用側向結晶成長所製作之TFT6之 一例，從基質上方看之平面圓。在形成於基質全面之非晶 質矽膜上，堆積由二氧化矽膜等構成之遮蔽部7，在其遮 蔽部7上設置觸媒導入用之開口部。導入觸媒元素之後， 在約550 °C之溫度下處理約4小時之後，相當於非晶質砂 膜之開口部之區域10(即被導入觸媒元素之區域10)結晶 化。另外，非晶質矽膜之區域10以外之部分則以非晶質狀 態殘留。再繼續加熱處理8小時之後，側向結晶成長以區 域10爲中心如箭頭1所不向全方向擴大，形成側向結晶成 長區域。其後，利用此側向結晶成長區域，依照以往之方 法形成TFT6。 在形成側向結晶成長區域中之TFT6之時，若將TFT6之 源極區域3、通道區域4及吸極區域5相對於結晶成長方向 (箭頭1所示）以如圓1般之配置設置之時，載體之移動方向 與結晶成長方向成爲同一方向，而實現了在載體之移動方 向上沒有結晶粒界之髙遷移率TFT。 -19- 本紙張尺度適用中國國家棟準（CNS ) A4規格（210X297公簇） ------I --裝------訂----A 丨線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局舅工消費合作社印製 272319 at B7 五、發明説明（I7 ) 另外，若將TFT6之源極區域3、通道區域4及吸極區域 5相對於結晶成長方向以如圖2般之配置設置之時，載體之 移動方向與結晶成長方向交差。因此，載體在移動之時橫 越過多數個結晶粒界，結果使得源極與吸極間之電阻增 加》遷移率雖會因此降低，但可得到斷電之時漏電流較小 之TFT。又，以豳2之構成，可以除去吸極區域5之頂端部 之電場集中區域中之粒界部分，亦可降低會造成TFT動作 之時特性惡化之吸極頂端部之粒界捕獲密度，使得大通 電·斷電比之TFT製作成爲可能》 如上所述，若使用上述技術，可降低側向結晶成長技術 中結晶化之時之加熱溫度，同時縮短處理時間，得到高性 能之TFT 。又，亦可在同一基質上分別製作對應各種需求 之 TFT ° 但是，在側向結晶成長技術中，必須有至少能覆蓋半導 體元件之通道區域之結晶成長距離。結晶成長部分無法到 達之區域在處理後仍殘留爲非晶質矽膜。因此，若結晶成 長不充分，則通道區域內結晶性矽膜與非晶質矽膜並存， 使得所形成之半導體元件之特性大幅惡化。若在相當於成 爲源極區域及吸極區域之接觸區域部分上殘留非晶質矽 膜，則接觸區域之電阻增加，不能得到充分之半導體元件 特性。爲克服上述問題點，必須實現十分大之側向結晶成 長，但其實現須要長時間之加熱處理，處理之產能低落。 又，根據上述方法，係在基質上堆積非晶質矽膜後，再 於非晶質矽膜之所選定之區域10上選擇性地導入觸媒元 -20- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） --------^--裝------訂----(丨線 (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7五、發明説明（1* ) 經濟部中央標準局員工消費合作社印製 素。其後進行加熱處理使非晶質矽膜朝橫向結晶成，而形 成側向結晶成長區域2。其後再使結晶成長後之矽膜形成 島狀圖樣，而形成成爲TFT活性區域之元件形成區域。此 法中之側向結晶成長之進行，係使觸媒元素被直接導入而 先結晶化之區域10之頂端部上局部存在之觸媒元素向全方 向擴散。 例如，若被導入觭媒元素之區域10爲如圖3之矩形，則 區域10之角落部8中之結晶成長方向之自由度理論上爲 270° ，觸媒元素在易於移動之狀態。因此，存在於角落 部8中之觸媒元素之密度，實質上比在區域10之周邊部9 之密度爲小。藉而，在角落部8之結晶成長距離與其他部 分比較下較短，其周邊之觸媒元素被吸收到角落部8。結 果觸媒導入區域10越小，結晶成長距離越短》 圖4爲顯示以Ni做爲觸媒元素使用之時，觸媒元素導入 區域之大小與側向結晶成長距離L之關係之一例。在圖4 中，曲線A爲觭媒元素之導入量大時之圖，曲線B爲觸媒 元素之導入量小時之圖。藉此可得知側向結晶成長距離L 依附於導入區域之大小。若增加觸媒元素導入量，結晶成 長距離將全面增大，但仍無法改善上述依附關係。結果， 在製作當作主動矩陣型液晶影像顯示裝置之圖素之轉換元 件使用之小尺寸TFT之時’無法得到充分的結晶成長距 離，特別成爲問題》 又，在側向結晶成長中，由於在結晶成長方向上之非晶 質矽膜之內部之成長核之自然形成，或是非晶質矽膜中之 -21- 本紙張尺度適用中國國家揉準（CNS > A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7 五、發明説明（I9 ) 經濟部中央標準局員工消費合作社印製 氧、碳、氮及其他金屬元素等雜質之影響，結晶成長方向 有時會分叉》特別是在側向結晶成長距離變大之時，在其 先端部分構成側向結晶成長區域之針狀結晶或柱狀結晶之 分叉或彎曲變多，難以得到結晶成長方向在一次元上一致 之髙品質結晶性矽膜。 又，如圖3所示，在觸媒元素之導入區域10之角落部8之 附近，由於上述之理由，結晶成長方向特別混亂，對成長 在其他部分之結晶之特性有很大的影響。在用到結晶性砂 膜之TFT中，結晶成長方向一致是所製作之元件之髙性能 化上不可或缺之條件，上述現象有可能成爲一大問題點。 在其他問題方面，可舉出以下數點。先前所述之觴媒元 素在非晶質矽膜上之選擇性導入係使用二氧化矽等所構成 之遮蔽部而進行者，其導入部（即導入區域10)上之觸媒元 素之濃度較高。因此，必須將此導入區域10設置在遠離形 成TFT之區域處，以使之不與TFT之通道區域3或源極區 域5及吸極區域5重叠。但是，側向成長距離之擴大有其界 限，因此觸媒元素之導入區域10實際上係被設置在形成 TFT之區域之附近。 若爲促進結晶成長對此等觸媒元素之導入區域10照射雷 射或強光，則觸媒元素會透過區域10之表面析出·擴散， 而大量地存在基質上》若在此種狀態之基質上形成TFT等 元件而得到半導髋裝置，則因觸媒元素之存在，會有半導 體裝置之可靠度或電氣安定性受損之問題。 -22- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I------^--襄-- (請先閲讀背面之注意事項再填寫本頁) 、9Τ 線 272319 at __B7五、發明説明（2〇 ) 經濟部中央標準局員工消費合作社印裝 又，若以活性區域包含觸媒元素導入區域之配置形成 TFT，導入區域與TFT之通道區域重叠，則由於觸媒元素 之導入濃度使漏電流顯著地發生，使TFT之特性惡化。 又，若導入區域與源極·吸極區域重叠，則對於在使予體 (donor)及受體（aceptor)元素活性化之時進行之雷射照 射之耐性不佳，故雷射照射之後半導體膜表面會有變粗糙 之現象。此外，觸媒元素之導入區域對於在半導體膜之絕 緣膜上開接觸用穿孔之時所用之蝕刻液之耐性不佳，故比 其他區域早被蝕刻。結果會引起接觸不良。 又，爲了有效地利用側向結晶成長以得到特性優良之 TFT，必須對觸媒元素之導入區域精密地設定半導體膜之 島狀園樣形成之後之遮蔽部對齊。以往係根據導入觸媒元 素之區域與未導入觸媒元素之區域之間存在之些微濃淡差 異而進行遮蔽部對齊，故難以進行正確的對齊》又，在量 產之時不可或缺之自動對齊亦不可能實現。 以下茲參照圖式詳細地說明欲解決上述問題而完成之本 發明之實施例。 (實施例1) 茲參照圖5A〜5D說明本發明之第1個實施例中之TFT之 製造方法。圖5A〜5D係製造η型TFT之本實施例之製造 方法之各步驟中，半導體裝置之剖面之示意圖。 首先，在玻璃基質等絕緣性基質101上，以濺鍍法形成 厚200nm之氧化矽之底覆膜102。 -23- 本紙張交適用中國國家標本（CNS ) A4規淋（210X297公釐） I------f--裝------訂----(—線 (請先聞讀背面之注意事項再填寫本頁) 272319 A7 B7五、發明説明（21 ) 經濟部中央標準局員工消费合作社印製 其次，用電漿CVD堆積厚50〜150nm之範圍內（例如 lOOnm)之眞性非晶質矽膜。其後，以任意之適當方法在 非晶質矽膜上形成圖樣，除去不要之部分，藉元件間分離 形成元件形成區域104。此元件形成區域104隨後成爲 TFT之活性區域，即源極區域1〇9、通道區域110及吸極 區域111。實際上，在一個基質101上，形成複數個島狀 元件形成區域104。將本賁施例使用在主動矩陣型液晶影 像顯示裝置之製造時，元件形成區域1〇4(即島狀區域）係 被配置成矩陣狀。 其次，再於元件形成區域104上堆積由氧化矽膜或氮化 矽膜等構成之遮蔽層103 »或者，此遮蔽層103亦可爲金 羼遮蔽層。 其次，在遮蔽層103上設置開口部100，使爲元件形成 區域104之非晶質矽膜之一部分露呈》此開口部1〇〇形成 之大小係橫跨島狀元件形成區域104者。從基質101之上 方看開口部100與元件形成區域104之位置關係之圖爲圖 6。元件形成區域104中只有相當於開口部100之部分露 呈，其他部分被遮蔽層蓋住。 其次，從遮蔽層103之上，以濺鍍法成厚0.5〜 2 0nm (例如2nm)之矽化鎳膜（不圖示）。此時，在相當於 開口部100之部分，矽化鎳膜係形成在透過開口部100露 呈之非晶質矽膜104之上。其後藉除去遮蔽層103，結果 在相當於元件形成區域104之開口部100之部分上，選擇 -24 - 本紙張A度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 272319 A? B7 五、發明説明（22) 性地形成矽化鎳膜。同時’在相當於元件形成區域1〇4之 開口部100之部分上，選擇性地導入微量之鎳。 其次，對如此選擇性地導入鎳之半導體裝置，在氫氣還 原氣氛中溫度550 °C下加熱處理16小時。藉此，在圖5B之 箭頭105所示之方向上，進行非晶質矽膜1〇 4之結晶化。 又，上述加熱處理較佳在氫氣分壓0.1〜1大氣壓之氫氣還 原氣氛中進行。或在情性氣體氣氛（大氣壓）下進行加熱處 理亦可。 若以如上之方法進行側向結晶成長，在非晶質矽膜104 中，鎳被直接且選擇性地導入。因此，即使鎳之導入量爲 微量，亦可更有效率地進行鎳之選擇性導入。再者，以上 述方法，結晶化之加熱步騾係在鎳之導入步驟後立刻進 行。若在兩步騄之間進行其他步驟，則有可能產生鎳之氧 化或蝕刻對鎳導入區域之損傷等，但以本實施例之上述方 法則不會產生這種問題。 又其後，在氧氣氣氛中或在氧氣與氬氣之混合氣氛中， 進行以氧化矽爲靶材之濺鍍，堆積厚ΙΟΟηπι之氧化矽膜 1〇6,做爲閘極氧化膜（參照圖5C)。濺鍍時之基質溫度設 定於200〜400 °C (例如350 °C)。又，濺鍍時之氣氛中之 氬氣對氧氣之比率（氬/氧比）爲0.5以下，通常爲0.1以 下。 繼續，以濺鍍法堆積厚400〜800nm(例如600nm)之銘 膜。隨後，將如此堆積之鋁膜形成圖樣，而形成閘極 ^7(參照圖5C)。再者，將此閘極1〇7之表面施以陽極氧 -25- 冬紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） I------f--裝------訂----f —線 (請先閲讀背面之注意事項再填寫本頁) ^72319 A7 B7 五、發明説明（23) 經濟部中央樣準局員工消费合作社印裝 化，在閘極107之表面上形成氧化物層108。此陽極氧化 步驟係將半導體裝置浸在含酒石酸1〜5%之乙二醇溶液中 進行者。所得到氧化物層108之厚度通常爲200nm。此氧 化物層108在後述的離子添加（ion doping)步驟中爲了形 成補償（offset)閘極區域而被使用。因此，藉著適當地控 制上述陽極氧化步驟之參數而控制氧化物層108之厚度， 可決定補償閘極區域之長度。 其次，將閘極107及其表面之氧化物層108做爲遮蔽層 利用，藉著離子添加法，在元件形成區域104上添加磷或 硼等雜質。具體言之，在添加磷之情形中，係以磷化氫 (PH3)爲添加氣體，加速電壓爲60〜90kV(例如 80kV)，添-力D 量爲 IX 1015 〜8X 1015cm-2(例如 2X l〇15cm-2)。藉此添加步騾，被添加雜質之區域109， 111其後成爲TFT之源極區域及吸極區域，被閘極107及 氧化物層108遮蔽而沒有添加雜質之區域110則在之後成 爲TFT之通道區域》 又，在製作以η型TFT及P型TFT爲互補型而構成之電路 時，藉著將沒有添加雜質之必要之區域覆以適當地形成圖 樣之光阻，可分別選擇性地添加導電型之元素，形成η型 及Ρ型之雜質區域。 其次，如圖5C所示，以雷射光照射半導體裝置再回溫， 使添加之雜質活性化。雷射光可用例如波長248ηηι，脈衝 寬度2〇nm之KrF艾克斯瑪（excimer)雷射，但亦可用其 他雷射。雷射光之照射條件爲：能量密度爲200〜 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------f--^-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 ^2319 A7 B7 五、發明説明（24 ) 經濟部中央榡準局員工消費合作社印製 400mJ/cm2(例如250mJ/cm2)，在一處進行2〜1〇次照 射（例如每次連續2次之脈衝照射）。雷射光照射之時基質 之溫度較佳加熱至200〜450 aC。 在此雷射回溫步驟中，首先導入鎳，以使結晶領域之再 結晶容易進行。又，在添加雜質之區域109、111上，雜 質容易被活性化。 接著，如圖5D所示，以電漿CVD法形成厚600ηιη之氧 化矽膜112,做爲層間絕緣膜》再者，在此氧化矽膜112 上形成接觸孔，以適當之金屬材料（如氮化鈦）與鋁之多層 膜形成TFT電極及配線113、114 »或者，在將此TFT當 作液晶顯示裝置等之圖素之轉換元件使用之時，不用金羼 材料而用ITO(氧化銦錫）形成電極（圖素電極）。 最後，在1大氣壓之氫氣氛中進行3 5 0 °C、30分鐘之加 熱處理，完成TFT。 在上述方法所完成之半導體裝置中，爲顯示選擇性地導 入鎳之區域100與TFT之位置關係，於圖6圖示從上面看 圖5D所示之構成之示意平面圖。在圖6中，微量的鎳被選 擇性地導入區域100。其後藉加熱處理，在箭頭105所示 之方向上進行結晶成長。以本實施例之方法，在實施加熱 處理之前，先在非晶質矽上形成圖樣（即島狀化處理），而 進行元件間分離。結果，被導入區域100之鎳不向周圍擴 散，朝箭頭105所示之單一方向有效率地進行一次元的側 向結晶成長。結果，與以往的方法相較之下，可得到側向 -27- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210XW7公釐） .n_l n In .^ϋ I (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 2Ϊ2319 A7 B7 五、發明説明（25 ) 結晶成長之距離長，結晶方向朝向同一方向之髙品質結晶 性矽膜。 又，以圖6所示TFT之構成，TFT之配置係使在閘極 107下之通道區域110之內部之載體之移動方向（即，源極 區域109與吸極區域111結合的方向）與箭頭105所示之側 向結晶成長方向賁質上平行者。TFT之各區域之配置方向 (通道區域110之內部之載體移動方向）與側向結晶成長方 向之關係不限於上述者。但是，如圖6所示，若使TFT之 各區域之配置方向（通道區域110之內部之載體移動方向） 與結晶成長實質上平行，而配置TFT之活性區域（元件形 成區域）1〇4，則載體移動之時不會橫跨結晶粒界。藉此， 可使TFT之遷移度特髙。 (實施例2) 茲參照圖7A〜7D說明本發明之第2個實施例中之TFT之 製造方法。圖7A〜7D係製造η型TFT之本實施例之製造 方法之各步騄中，半導體裝置之剖面之示意圖。 首先，在玻璃基質等絕緣性基質201上，以濺鍍法形成 厚200nm之氧化矽之底覆膜202。其次，再於底覆膜202 上堆積由氧化矽膜或氮化矽膜等構成之遮蔽層2 03。或 者，此遮蔽層203亦可爲金屬遮蔽層。 其次，在遮蔽層203上設置開口部200，使底覆膜202 之一部分霣呈。藉開口部200,只底覆膜202中相當於開 口部200之部分露呈，其他部分被遮蔽層蓋住。 -28 - n· ^^^1 ^^^1 «^^^1 —ϋ —^^1 ml--aJ— (請先閲讀背面之注意事項再填寫本頁) 本紙張Λ度適用中國國家標準（CNS ) 格（210X297公釐） 經濟部中央榡準局員工消費合作社印製 272319 A7 _B7 五、發明説明（26) 其次，從遮蔽層203之上，以濺鍍法成厚0.5〜 20nm(例如2ηιη)之矽化鎳膜（不圖示）。此時，在相當於 開口部200之部分，矽化鎳膜係形成在透過開口部200餺 呈之非晶質矽膜202之上。其後藉除去遮蔽層203，結果 在相當於底覆膜202之開口部200之部分上，選擇性地形 成矽化鎳膜。同時，在其後形成之非晶質矽膜中相當於開 口部200之部分上，選擇性地導入微量之鎳。 其次，用電漿CVD堆稹厚50〜150nm之範困內（例如 lOOiim)之眞性非晶質矽膜。其後，以任意之適當方法在 非晶質矽膜上形成圖樣，除去不要之部分，藉元件間分離 形成元件形成區域204。此元件形成區域204隨後成爲 TFT之源極區域209 '通道區域210及吸極區域211。實 際上，在一個基質201上，形成複數個島狀元件形成區域 204。將本實施例使用在主動矩陣型液晶影像顯示裝置之 製造時，元件形成區域204(即島狀區域）係被配置成矩陣 狀》 其次，對如此選擇性地導入鎳之半導體裝置，在氫氣還 原氣氛中溫度5 5 0 °C下加熱處理16小時。藉此，在圖7B之 箭頭205所示之方向上，進行非晶質矽膜之結晶化。又， 上述加熱處理較佳在氩氣分壓〇. 1〜1大氣壓之氫氣還原氣 氛中進行。或在惰性氣體氣氛（大氣壓）下進行加熱處理亦 可。 若以如上之方法進行側向結晶成長，在非晶質矽膜中， 鎳被直接且選擇性地導入。因此，即使鎳之導入量爲微 -29- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------^--裝------訂----(-線 (請先閲讀背面之注$項再填寫本頁) 272319 A7 B7 五、發明説明（27 ) 經濟部中央梯準局員工消費合作社印製 童，亦可更有效率地進行鎳之選擇性導入。再者，以上述 方法，結晶化之加熱步驟係在鎳之導入步驟後立刻進行。 若在兩步驟之間進行其他步驟，則有可能產生鎳之氧化或 蝕刻對鎳導入區域之損傷等，但以本實施例之上述方法則 不會產生這種問題。 又其後，在氧氣氣氛中或在氧氣與氬氣之混合氣氛中， 進行以氧化矽爲靶材之濺鍍，堆積厚l〇〇nm之氧化矽膜 206，做爲閘極氧化膜（參照圖7C) »濺鍍時之基質溫度設 定於200〜400 °C(例如350 °C)。又，濺鍍時之氣氛中之 氬氣對氧氣之比率（氬/氧比）爲0.5以下，通常爲0.1以 下。 繼續，以濺鍍法堆積厚400〜800itm(例如600ιΐίη)之鋁 膜。隨後，將如此堆積之鋁膜形成圖樣，而形成閘極 207(參照圖7C)»再者，將此閘極207之表面施以陽極氧 化，在閘極207之表面上形成氧化物層208。此陽極氧化 步驟係將半導體裝置浸在含酒石酸1〜5%之乙二醇溶液中 進行者。所得到氧化物層208之厚度通常爲200nm。此氧 化物層208在後述的離子添加（ion doping)步驟中爲了形 成補償閘極區域而被使用。因此，藉著適當地控制上述陽 極氧化步驟之參數而控制氧化物層208之厚度，可決定補 償閘極區域之長度。 其次，將閘極207及其表面之氧化物層20 8做爲遮蔽物 利用，藉著離子添加法，在元件形成區域204上添加磷或 硼等雜質。具體言之，在添加磷之情形中，係以磷化氫 -30 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------C —裝— (請先閲讀背面之注意事項再填寫本頁) 訂 線 ^2319 A7 B7 五、發明説明（28 ) (PH3)爲添加氣體，加速電壓爲60〜90kV(例如 80kV)，添力卩量爲 IX 1015 〜8X l〇l5cm_2(例如 2X l〇15cm_2)。藉此添加步驟，被添加雜質之區域2〇9， 211其後成爲TFT之源極區域及吸極區域，被閘極107及 氧化物層208遮蔽而沒有添加雜質之區域210則在之後成 爲TFT之通道區域。 又，在製作以η型TFT及p型TFT爲互補型而構成之電路 時，藉著將沒有添加雜質之必要之區域覆以適當地形成圖 樣之光阻，可分別選擇性地添加導電型之元素，形成η型 及Ρ型之雜質區域》 其次，如圖7C所示，以雷射光照射半導體裝置再回溫， 使添加之雜質活性化。雷射光可用例如波長24 8nm，脈衝 寬度20nm之KrF艾克斯瑪（excimer)雷射，但亦可用其 他雷射。雷射光之照射條件爲：能置密度爲200〜 400mJ/cm2(例如2 5 0mJ/cm2)，在一處進行2〜10次照 射（例如每次連續2次之脈衝照射）。雷射光照射之時基質 之溫度較佳加熱至200〜450 °C » 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在此雷射回溫步騾中，首先導入鎳，以使結晶領域之再 結晶容易進行。又，在添加雜質之區域209、211上，雜 質容易被活性化。 接著，如圖7D所示，以電漿CVD法形成厚60〇nm之氧 化矽膜212，做爲層間絕緣膜。再者，在此氧化矽膜2 12 上形成接觭孔，以適當之金屬材料（如氮化鈦）與鋁之多層 膜形成TFT電極及配線213、214。或者，在將此TFT當 -31- 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐〉 經濟部中央標準局員工消費合作社印製 W2319 A7 _B7 五、發明説明（29 ) 作液晶顯示裝置等之圖素之轉換元件使用之時，不用金羼 材料而用ITO(氧化銦錫）形成電極（圖素電極）。 最後，在1大氣壓之氫氣氛中進行350 °C、30分鐘之加 熱處理，完成TFT。 如以上所說明者，在本發明之第1及第2實施例中，係在 非晶質矽膜中導入促進結晶化之之觸媒元素，與基質平行 地使側向結晶成長，得到結晶性矽膜，再利用之形成半導 體裝置。在此時，在爲了側向結晶成長而進行加熱處理之 前，先進行元件間分離步驟之非晶質矽膜之圖樣形成，形 成島狀非晶質矽膜。結果，如此只有被形成島狀樣之非晶 質矽膜（即分離之元件形成區域）之內部會有效率地產生媒 元素之擴散。藉此，與以往被導入之觭媒元素朝2次元之 多方向擴散之方法不同者，結晶成長方向完全向一個方向 對齊之一次元側向結晶成長成爲可能。又，導入觸媒元素 之區域之形狀或大小所造成之側向結晶成長距離之變動被 克服，與所形成之半導體元件（即元件形成區域）之大小無 關，可確保一定之側向結晶成長距離。藉此等結晶性矽膜 之使用，在整個基質上，可形成高性能且具有安定之電氣 特性之半導體裝置。又，藉著形成TFT並沿著結晶之成長 方向配置源極·吸極區域，可使載體之移動方向與結晶成 長方向一致，得到載體之移動不受結晶粒界影響之具有髙 邊移率之半導體元件。 又，在上述第1及第2賁施例之說明中，觸媒元素鎳之導 入方法係形成極薄的鎳薄膜，使之與非晶質矽膜之上面或 -32 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I------^--裝------訂----(—線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 ^2319 A7 B7 五、發明説明（3〇 ) 下面接觸，從此開始進行結晶成長之方法。或者，在形成 非晶質矽膜之後，以離子添加法將鎳離子選擇性地添加至 非晶質矽膜中亦可。以此離子添加法，可藉著控制添加條 件，控制所導入之鎳元素之濃度。或者，亦可藉在非晶質 矽膜之表面上塗布醋酸鎳或硝酸鎳等鎳鹽之水溶液之液相 處理，而進行鎳之微置導入。或者，亦可不形成鎳薄膜， 而以用到鎳電極之電漿電極進行鎳之微*導入。 即使以鎳以外的鈷、鈀、白金、銅、銀、金、銦、錫、 鋁、磷、砷或銨做爲爲促進結晶化而導入之觭媒元素，亦 可得到與上述相同之效果。 在上述之說明中，係以液晶顯示用主動矩陣型基質之應 用爲前提而說明本發明之第1及第2實施例，但在此之外， 亦可應用於例如密接型影像感測器、驅動部內建型熱印字 頭、做爲有機系電子發光（EL)元件使用之驅動部內建型光 寫入元件或顯示元件，或三次元1C等。若在此等應用例中 使用本發明，則可實現半導體元件之髙速化或髙解像度化 等之高性能化。 再者，本發明不限於上述實施例所說明之MOS型電晶 體，亦可應用於所有的半導體製程，包括使用結晶性半導 體之二極電晶體或靜電誘導型電晶體等。 (實施例3) 茲參照圖8A〜8H說明本發明之第3個實施例》圖8A〜 8H係將本實施例使用於TFT之形成時之各步驟中，半導 體裝置之示意剖面圖。 -33 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） I------^--裝------訂----(-線 (請先聞讀背面之注意事項再填寫本頁) 272319 A7 ___B7 五、發明説明（31 ) 與上述之第1及第2實施例相同者，在本實施例中，亦是 將促進結晶化之觸媒元素選擇性地導入非晶質矽膜中，再 進行非晶質矽膜之加熱處理，隨著觸媒元素之擴散進行側 向結晶成長，得到結晶性矽膜。其後，利用所得到結晶性 矽膜形成TFT等半導體裝置。 本實施例與以上之二實施例之相異之處爲，在本實例 中，在進行以雷射光或強光照射之回溫步騾以促進結晶化 之前，先除去觸媒元素之導入區域。藉此，在回溫步驟中 隨雷射光或強光之照射而生之觸媒元素之析出或擴散則不 致產生。又，因爲可以只將側向結晶成長之區域當做元件 形成區域使用，可提髙所形成之半導懺之可靠度及電氣安 定性。再者，在導入觸媒元素時即使導入童有所變動， TFT特性亦不會因此受影響。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 首先，如圖8 A所示，在洗淨後之玻璃基質301上，以例 如濺鍍法等堆積由厚50〜200nm(例如lOOnm)之氧化矽 所構成之底覆膜302。成爲底覆膜302之氧化矽之必要厚 度依玻璃基質301之表面狀態而有所不同。在使用表面夠 平坦、對半導體特性有不良影響之雜質離子（鈉等）之濃度 夠低之基質時，底覆膜302之厚度可變薄，亦有可省略的 可能。但是，在表面受損或有許多凹凸之基質之情形下， 則必須堆積比上述厚度更厚之底覆膜302 »又，玻璃以外 之材質之基質亦可當做基質301使用。 其次，用減壓CVD法或電漿CVD法、濺鍍法等堆積厚 25〜lOOnm(例如50nm)之眞性（I型）非晶質矽膜303。接 -34 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 272319 A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（32) 著，在非晶質矽膜3 03上，形成厚lOOnm左右之氧化矽等 構成之遮蔽層304。此一遮蔽層304具有爲了在非晶質砂 膜303上選擇性地導入促進結晶化之觸媒元素所用之開口 部。 其次，在此狀態下，在非晶質矽膜3 03中沒有被遮蔽層 3 04覆蓋住之部分之導入區域3 0 5上，選擇性地導入觸媒 元素（例如鎳）。導入時，可用蒸鍍、濺鍍、電漿處理或溶 液塗布等方法。 接著，加熱處理被導入觸媒元素之基質全體。如此，在 導入區域305中，首先產生結晶化反應。再繼續加熱處理 的話，如圖8B所示，從導入區域305向外側，即朝箭頭 306所示之方向，結晶化在實質上與基質301之表面平行 的方向進行。若充分地進行加熱處理，則如圖8C所示，在 鄰接導入區域305之已結晶化區域308之更外側，實際上 存在著不斷地進行結晶成長反應之結晶成長端307。結晶 成長端307是結晶化在與基質301之表面實質上平行的方 向上進行時之結晶成長端，與已結晶化區域308相較之 下，爲被當作觭媒元素導入之鎳之濃度較髙之區域。在一 加熱處理之具體實例中，係在氫還原氣氛下或惰性氣氛下 以加熱溫度5 2 0〜5 8 0 °C下進行數十小時（例如在5 5 0 °C下 8小時）之回溫處理。在圖8C所示狀態中，實際上的鎳濃 度，典型地，在導入區域305或結晶成長端307處爲IX 1019〜lXl〇2〇原子/立方公分左右，在已結晶化區域 308處則爲1X1〇14〜1Xi〇18原子/立方公分左右。 -35- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） II-----^--裝------訂----(-線 (請先閲讀背面之注意事項再填寫本貫) 272319 A7 B7 五、發明説明（33 ) 經濟部中央標準局貝工消费合作社印裝 其次，如圖8D所示，除去遮蔽層304及矽膜中相當於導 入區域305之部分•藉此，進行下述步驟中成之TFT之元 件間分離，形成成爲TFT活性區域（源極區域、吸極區域 及通道區域）之島狀結晶性矽膜309。 其次，爲提髙結晶性矽膜309之結晶性，如圖8E所示照 射雷射光。此時之雷射光可用例如XeCl艾克斯瑪雷射（波 長308nm)。雷射光之照射條件爲：照射時基質溫度爲 200〜450 °C(較佳爲400 °C)，雷射之能量密度爲200〜 400mJ/cm2(例如 300mJ/cm2) » 其次，如圖8F所示，將覆蓋結晶性矽膜309之厚20〜 150nm(例如100nm)之氧化矽膜當作閘極絕緣膜310堆 稹。閘極絕緣膜（氧化矽膜）310係在150〜600 °C (較佳 3 00〜4 5 0 °C)下，以RF竜漿CVD法分解·堆積TEOS (TetraEthOxySilane)及氧而形成。或者，亦可在350 〜600°C (較佳400〜550 °C)下，以減壓CVD法或常壓 CVD法分解·堆積TEOS及氧而形成。 其次，爲了提高閘極絕緣膜310本身之整體特性及結晶 性矽膜309與閘極絕緣膜3 10之界面特性，在惰性氣體氣 氛中於溫度400〜600 °C下，進行30〜60分鐘之回溫處 理。其後，以濺鍍法堆稹厚400〜800nm(例如600nm)之 鋁膜，在鋁膜上形成圖樣而形成閘極311 » 其次，閘極311施以陽極氧化，在其表面上形成氧化物 層312。此陽極氧化之進行係例如將基質浸入含有1〜5% 酒石酸之乙二酵溶液中，保持電流一定同時將印加電壓提 -36 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐) —^^1 ^^^1 ^^^1 —^1 n m I J (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印聚 272319 A7 _B7 五、發明説明（34 ) 高到220V，並保持該狀態一小時。所得到之氧化物3 12 之厚度通常爲200nm。又，此氧化物層312在後述的離子 添加步驟中爲了形成補償（offset)閘極區域而被使用。因 此，藉著適當地控制上述陽極氧化步驟之參數而控制氧化 物層312之厚度，可決定補償閘極區域之長度。 其次，如圖8G所示，將閘極311及其表面之氧化物層 3 12做爲遮蔽物利用，藉著離子添加法，在元件形成區域 3 13上添加磷或硼等雜質。具體言之，係以磷化氫（PH3) 或乙硼烷（B6H6)爲添加氣體。使用磷化氫之時，加速電 壓爲60〜90kV(例如80kV)。使用乙硼烷之時，力口速電壓 爲40〜80kV(例如65kV)，添力口量爲IX 1〇15〜8X 1015cm-2。一般而言，添加磷之時，爲2Xi〇15cm-2，添加砸之時，爲5Xl〇15cm-2。藉此添加步驟被添加 雜質之區域314A其後成爲成爲TFT之源極區域·吸極區 域，被閘極311及氧化物層312遮蔽而沒有添加雜質之區 域3 14則在之後成爲TFT之通道區域。又，在製作以η型 TFT及ρ型TFT爲互補型而構成之電路時’藉著將沒有添 加雜質之必要之區域覆以適當地形成圖樣之光阻，可分別 選擇性地添加導電型之元素，形成η型及P型之雜質區域。 其次，以雷射光照射進行回溫，使添加之雜質活性化， 同時改善在上述離子添加步驟中結晶性惡化之部分之結晶 性。例如可用XeCl艾克斯瑪雷射（波長3 0 8nm) ’以150 〜400mJ/cm3(較佳250mJ/cm3)進fj照射。如此形成之 -37- 本紙張尺度適用中國國家標準（CNS ) A4it格（210X297公釐） --------^--裝------訂----(I線 (請先聞讀背面之注意事項再填寫本頁) 272319 A7 ___B7五、發明説明（35 ) 經濟部中央搮準局員工消费合作社印製 添加有雜質（磷或硼）之區域3 14 A之平面（sheet)電阻通常 爲200 〜800 Ω /口。 接著，如圖8H所示，堆稹厚600ιιπι之氧化矽膜或氧化 矽膜，做爲層間絕緣膜315。使用氧化矽膜之時，則利用 TEOS及氧之竜漿CVD，或利用TEOS及氧之減壓CVD或 常壓CVD。藉此，可堆積出充分覆蓋基質表面上之落差之 優異層間絕緣膜315。或者，若利用以SiH4與NH3爲原 料氣體之電漿CVD法所堆積之氮化矽膜形成靥間絕緣膜 315，則可在活性區域及閘極絕緣膜間之界面上供給氫原 子。藉此，可得到降低使TFT特性惡化之不成對鍵結位置 之效果。 其次，在層間絕緣膜315上形成接觸孔，以金屬材料（如 氮化鈦）與鋁之多層膜）形成TFT電極及配線316、317。 最後，在1大氣壓之氫氣氛中，進行溫度3 5 0 °C之30分鐘 之回溫處理，完成TFT。 以如此製得之本實施例之TFT做爲圖素電極轉換元件使 用之時，將電極及配線316、317之一者接到ITO等透明 導電膜構成之圖素電極，再從另一電極及配線输入訊號。 又，將本實施例之TFT用在薄膜積體電路之時，在閘極 311上亦成接觸孔，形成必要之配線。 如上製作之TFT爲η型TFT之時，具有場效遷移率120 〜150cm2/Vs，S値0.2〜0.4V /位，及臨界電壓2〜3V 之良好特性。又，在同一基質301內形成之多數TFT之間 ---II - --裝------訂----(-線 (請先閲讀背面之注意事項再填寫本頁) -38 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 272319 A7 B7 五、發明説明（36) 經濟部中央標準局員工消費合作社印製 之特性變動爲場效遷移率±12%以內，臨界電壓±8%以 內。 另外，在爲P型TFT之時，亦具有場效遷移率1〇〇〜 140cm2/Vs，S値0·3〜0.5V /位，及臨界電壓-2〜-3V 之良好特性。又，在同一基質301內形成之多數TFT之間 之特性變動爲場效遷移率土 10%以內，臨界電壓±5%以 內。 在上述之本實施例之說明中，係使用鎳做爲促進結晶化 之觸媒元素，其他使用鈷、鈀、白金、銅、銀、金、銦、 錫、鋁、磷、砷或銨等，亦可得到相同之效果。 又，在上述說明中，係使用脈衝雷射（艾克斯瑪照射）之 加熱法來改善結晶性矽膜之結晶性。或者，其他雷射（例 如連續瘼逯Ar雷射等）亦可進行相同的處理。又，在雷射 光之外，亦可用使用紅外線或閃光燈在短時間內將試料加 熱至1000〜1200 °C (矽監測器之溫度）之RTA(快速熱回 溫rapid thermal anneal，亦稱爲RTP :快速熱處埋， rapid thermal process)等與雷射光同等之強光。 又，本實施例之TFT不僅可用在主動矩陣型液晶顯示裝 置之驅動電路或圓素部分，亦可在同一基質上當做CPU之 構成元件使用。 在上述之說明中，係以液晶顯示用主動矩陣型基質之應 用爲前提而說明，但在此之外，亦可應用於例如密接型影 像感測器、驅動部內建型熱印字頭、以有機系電子發光 (EL)元件爲發光元件之驅動部內建型光寫入元件或顯示元 -39- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ml In (請先閲讀背面之注意事項再填寫本頁)
•1T 線 #2319 A7 _ _B7 五、發明説明（37 ) 件，或三次元1C等。若在此等應用例中使用本發明，則可 寊現半導體元件之高速化或高解像度化等之髙性能化。再 者，本發明不限於上述實施例所說明之TFT，亦可應用於 所有的半導體製程，包括使用結晶性半導體元件之MOS電 晶體或靜電誘導型電晶體等。 如SB9所示，若在觸媒元素之導入區域3 0 5殘存的狀態下 進行雷射光或強光之照射，觸媒元素會在導入區域上析 出，或是大量的觸媒元素會擴散到相當於結晶成長端307 之下之底覆層302部分，形成觸媒元素之析出散區域。相 對於此，如上所詳述的，以本實施例之方法，在全面照射 雷射光或強光之時，觸媒元素之導入區域不存在。又，可 以只將側向成長之區域做爲TFT之通道區域或源極·吸極 區域使用。結果，可提高半導體裝置之可靠度及電氣安定 性。 經濟部中央標準局員工消費合作社印袋 (請先聞讀背面之注意事項再填寫本頁) 又，若將本實施例所說明之方法形成之活性區域適用在 TFT上，則可得到一簡便的製造方法，可在大面積基質之 全面上得到具有特性均勻且穩定之高性能TFT之半導體裝 置》特別是，若將本寅施例之方法使用於液晶顯示裝置之 製造，則可同時滿足主動矩陣型基質所要求之ffl素轉換 TFT之特性之均一化，及構成周邊驅動電路部之TFT所要 求之高性能化。結果，可在同一基質上實現構成主動矩陣 部及周邊驅動電路部之單一驅動（driver monolithic)型 主動矩陣型基質，使模組之小型化、髙性能化及低成本化 成爲可能。 -40- 本紙張尺度逍用中國國家樣準（CNS } A4規格（210X297公釐） 2*^2319 A7 _____B7五、發明説明（38) 經濟部中央榡準局員工消費合作社印製 (實施例4) 茲參照圖10A〜100，說明本發明之第4實施例之半導 體製造方法β圖1〇人〜10 Ο所示爲各步驟中半導體裝置之 示意剖面圖。 首先，如圖10Α所示，在洗淨後之絕緣基質400(例如玻 璃基質）之表面上，用濺鍍裝置堆積厚約l〇〇nm之二氧化 矽膜做爲底覆膜401。底覆膜401之必要膜厚依玻璃基質 400之表面狀態而有所不同。在使用表面夠平坦 '對半導 體特性有不良影響之雜質離子（鈉等 > 之濃度夠低之基質 400時，底覆膜401之厚度可以非常薄。條件好的時候， 亦有省略底覆膜401之形成的可能。相反地，基質400之 表面多處受損或有許多大的凹凸之時，則必須堆積比上述 厚度更厚之底覆膜401。 其次，如圖10B所示，在底覆膜401上，使用例如化學 氣相成長法（CVD法）或濺鍍法堆積厚lOOnm左右之非晶 質矽膜402。 其次，如圖10C所示，在非晶質矽膜402上，用二氧化 矽等形成遮蔽層403。爲了在遮蔽層403中選擇性地導入 促進非晶質矽膜402之結晶化之觸媒元素，且爲了形成對 齊記號，形成開口部404、405。隨後，以蒸鍍、濺鍍、 電漿處理或溶液堡布方法在非晶質矽膜402中導入觸媒元 素。藉此，如圓10D所示，在相當於非晶質矽膜402之開 口部404、405之部分，形成觸媒元素之導入蓝域406、 407 · -41- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） H· ^1* *1··— 1^1 ^^^1*mB ml I n^f 1 0¾ 一 勤 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 272319 A7 ___B7 五、發明説明（39 ) 其次，在此狀態下加熱處理基質全體時，首先在導入區 域400、 407上產生非晶質砂膜4〇2之多結晶化》再繼續 加熱處理的話，則如圖10E之箭頭408所示，從觸媒元素 之導入區域406、407朝向外側，於相對於基質400實質 上平行的方向上，進行多結晶。充分地進行加熱處理的 話，如圖10F所示，形成在相對於基質400實質上平行的 方向上進行多結晶之多結晶化區域410，以及存在於多結 晶化區域410之周圍，與多結晶化區域410比較之下觸媒 元素之濃度較髙之結晶成長端409。各區域中之觸媒元素 之濃度，通常在結晶成長端409爲1 X 1〇19〜i X 1020原 子/立方公分左右，在多結晶化區域410爲1Χ1〇18原子/ 立方公分左右。 加熱處理結束後，如圖10G所示，以乾式蝕刻將已結晶 化之矽膜402蝕刻掉。藉此，除去相當於矽膜402之開口 部404 ' 405之部分（即觸媒元素被直接導入之區域406 ' 407。特別是，藉著除去相當於開口部405之部分，在砂 膜402上形成對齊記號A。其後用對齊記號A進行遮蔽層對 齊，可將觸媒元素之選擇性導入用之遮蔽層403做爲第一 遮蔽層。又，本實施例中雖是用遮蔽層403進行蝕刻以完 全除去矽膜402之區域406、407，若蝕刻到以後的遮蔽 層對齊容易進行的程度，則進一步的蝕刻並非必要。 其次，如圖10H所示除去遮蔽層403，使用在露出之砂 膜402之表面上先形成之對齊記號A，而形成光阻圖樣 411。此光阻圖樣411被使用在矽膜402之島狀圖樣之形 -42- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I--1----{--裝-----—訂--I-{-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局貝工消費合作社印袋 _8mi9_B7_ 五·、發明説明（40 ) 成，以及閘極形成以後之步驟中遮蔽胯對齊用之對齊記號 之形成。 其次，如圖101所示，進行蝕刻’形成島狀矽膜402， 及閘極形成以後之遮蔽層對齊用對齊記號。此時’如10H 及101所示，島狀矽膜402係避開己蝕刻之區域4〇6、 407、觸媒元素之漉度較髙之結晶成長端4〇9，及未結晶 化之區域而形成。又，在本實施例中，對齊記號412係利 用先形成之對齊記號而形成者，但亦可用遮蔽層403之圖 樣形成。 其次，如圖10J所示，堆積覆蓋基質400之上面全體之 膜413。此膜413係當做閘極絕緣膜使用》又，如圖10K 所示，在膜4 13之所選定之位置上形成TFT之閘極4 14。 其次，以閘極414做爲遮蔽層，自我整合地從基質上方 將雜質4 15添加至島狀化之矽膜402。雜質4 15可用磷等V 族元素或硼等III族元素中之一者。將閘極414當做遮蔽層 使用，可使元素415被添加到矽膜402中與閘極414不會 重叠的區域416。此區域416在添加雜質415之後可成爲η 型或ρ型導電型區域，在後述之步驟中則成爲TFT之源極 及吸極區域。 其次，如圖10M所示，堆積覆蓋基質400之上面全體之 層間絕緣膜417。再如圖10N所示，在TFT之源極及吸極 領域之上方之層間絕緣膜417上設置貫穿孔（through 11〇1〇418»最後，如圖10〇所示，在層間絕緣膜417上形 -43 - 本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公羡） n - —1 11 —^1 I n^i ^^1 1^1 —^1 (請先閱讀背面之注意事項再填寫本頁) 2723i9 A7 B7 五、發明説明（41 ) 經濟部中央標準局員工消費合作社印製 成源極·吸極419，完成TFT。又，源極.吸極419之一 部分係塡充貫穿孔4 18而形成。 如上，在本實施例中，觸媒元素之導入區域406、407 全部被蝕刻除去，因此用矽膜402形成之TFT之活性區域 與觸媒元素之導入區域406、407不會重叠。 觸媒元素之導入區域406、407並不一定要全部除去， 只要TFT之活性區域與觸媒元素之導入區域406、407不 會重叠，亦可只蝕刻去除一部分。例如，導入區域406、 407中，若其後用蝕刻除去TFT形成區域附近之部分，則 亦可留下對齊記號412附近之部分。 又，若使對齊記號A，可從TFT形成區域除去結晶成長 端409。再者，由於係依照對齊記號A而形成新對齊記號 412，再依照對齊記號412成TFT，故TFT形成區域與觸 媒元素之導入區域406、407不會重叠。 (實施例5) 茲參照圖11A〜110說明本發明之第5個賁施例中之半 導體裝置之製造方法。圓11A〜110係各步驟中之半導體 裝置之剖面之示意圖。 首先，如圖11 A所示，在洗淨後之絕緣基質50 0(例如玻 璃基質）之表面上，用濺鍍裝置堆積厚約lOOnm之二氧化 矽膜做爲底覆膜501。底覆膜501之必要膜厚依玻璃基質 500之表面狀態而有所不同》在使用表面夠平坦、對半導 體特性有不良影響之雜質離子（鈉等）之濃度夠低之基質 5〇〇時，底覆膜501之厚度可以非常薄。條件好的時候， -44- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦） HI HI 1^1 ^^1 I— (請先閲讀背面之注意事項再填寫本頁) 訂 線 272319 五、發明説明（42) 經濟部中央標準局員工消費合作社印装 亦有省略底覆膜501之形成的可能。相反地’基質500之 表面多處受損或有許多大的凹凸之時，則必須堆積比上述 厚度更厚之底覆膜501。 其次，如圖11B所示，在底覆膜501上，使用例如化學 氣相成長法（CVD法）或濺鍍法堆積厚l〇〇nm左右之非晶 質矽膜502 » 其次，如圖11C所示，在非晶質矽膜502上，用二氧化 矽等形成遮蔽層503 »爲了在遮蔽層503中選擇性地導入 促進非晶質矽膜502之結晶化之觸媒元素，且爲了形成對 齊記號，形成開口部504、505。隨後，以蒸鍍、濺鍍、 電漿處理或溶液堡布方法在非晶質矽膜502中導入觸媒元 素。藉此，如圓11D所示，在相當於非晶質矽膜502之開 口部504、505之部分，形成觸媒元素之導入區域506、 507 » 其次，在此狀態下加熱處理基質全體時，首先在導入區 域506、507上產生非晶質矽膜502之多結晶化》再繼續 加熱處理的話，則如圖11E之箭頭508所示，從觸媒元素 之導入區域506、507朝向外側，於相對於基質500實質 上平行的方向上，進行多結晶。充分地進行加熱處理的 話，如圖11F所示，形成在相對於基質5 00實質上平行的 方向上進行多結晶之多結晶化區域510，以及存在於多結 晶化區域510之周圍，與多結晶化區域510比較之下觸媒 元素之濃度較高之結晶成長端509。各區域中之觭媒元素 之濃度，通常在結晶成長端509爲1X1019〜lxl020原 -45- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ^ϋ- l^i —Bn mt n (請先閲讀背面之注意事項再填寫本頁) 訂 272319 A7 B7 五、發明説明（43 ) 經濟部中央標隼局員工消費合作社印製 子/立方公分左右，在多結晶化區域510爲1 X 1〇1 8原子/ 立方公分左右。 其次，加熱處理結束後，如圖11 G所示，用開口部505 形成光阻圖樣511。此光阻圖樣511被使用在矽膜502之 島狀圖樣之形成，以及閘極形成以後之步騍中遮蔽層對齊 用之對齊記號之形成。 其次，如圓11 Η所示，用此光阻圓樣511進行遮蔽層 503及矽膜502之蝕刻。所得到之島狀矽膜502係避開觭 媒元素導入區域506、507、觸媒元素之濃度較高之結晶 成長端509，及未結晶化之區域而形成。再者，除了對齊 記號Α之外，閘極形成以後之照像石版步驟中所用之對齊 記號5 12亦被同時形成在矽膜502上。其後利用形成在矽 膜502上之對齊記號A或對齊記號512進行遮蔽層對齊， 使遮蔽層5 03成爲第一遮蔽層。又，在本寅施例中，對齊 記號5 1 2係利用矽膜5 02之島狀化所用之光阻圖樣5 1 1所 形成者，但亦可用遮蔽靥5 0 3之圖樣形成。 其次，如圖111所示，除去光阻圖樣511及遮蔽層513。 接著如圊11 J所示，堆積覆蓋基質500之上面全體之膜 513。此膜513係當做閛極絕緣膜使用。又，如圖11K所 示，在膜513之所選定之位置上形成TFT之閘極514。 其次，以閘極514做爲遮蔽層，自我整合地從基質上方 將雜質515添加至島狀化之矽膜502。雜質515可用磷等V 族元素或硼等III族元素中之一者。將閛極514當做遮蔽層 使用，可使元素515被添加到矽膜502中與閘極514不會 •46- 本紙張尺度適用中國國家標率（CNS >八4規格（210X297公釐） .....I m «^^1 m 1 n -- - n (請先閲讀背面之注意事項再填寫本頁)
.1T 線 272319 A7 _ B7 五、發明説明（44 ) 重叠的區域516。此區域516在添加雜質515之後可成爲η 型或Ρ型導電型區域，在後述之步驟中則成爲TFT之源極 及吸極區域。 其次，如圖11M所示，堆積覆蓋基質500之上面全體之 靥間絕緣膜417。再如圖11N所示，在TFT之源極及吸極 領域之上方之層間絕緣膜517上設置貫穿孔（through hole)518。最後，如圖11〇所示，在層間絕緣膜517上形 成源極·吸極519，完成TFT。又，源極.吸極519之一 部分係塡充霣穿孔5 18而形成。 如上，在本實施例中，觭媒元素之導入區域506、507 全部被蝕刻除去，因此用矽膜502形成之TFT之活性區域 與觭媒元素之導入區域506、507不會重叠》 觸媒元素之導入區域506、507並不一定要全部除去， 只要TFT之活性區域與區域506、507不會重叠，亦可只 蝕刻去除一部分。例如，導入區域506、507中，若其後 用蝕刻除去TFT形成區域附近之部分，則亦可留下對齊記 號512附近之部分。 (實施例6) 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 茲參照圖12A〜12T說明本發明之第6個實施例之半導 體裝置之製造方法。圖12A〜12T係各步驟中之半導體裝 置之剖面之示意圓。 首先，如圖12A所示，在洗淨後之絕緣基質600(例如玻 璃基質）之表面上，用濺鍍裝置堆積厚約l〇〇nm之二氧化 矽膜做爲底覆膜601。底覆膜60 1之必要膜厚依玻璃基質 -47- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 272319 五、發明説明（45) 經濟部中央標準局員工消費合作社印製 600之表面狀態而有所不同。在使用表面夠平坦、對半導 體特性有不良影響之雜質離子（鈉等）之濃度夠低之基質 600時，底覆膜60 1之厚度可以非常薄。條件好的時候， 亦有省略底覆膜601之形成的可能。相反地，基質6〇〇之 表面多處受損或有許多大的凹凸之時，則必須堆積比上述 厚度更厚之底覆膜601。 其次，如圖12B所示，在底覆膜601上，使用例如化學 氣相成長法（CVD法）或濺鍍法堆積厚100nm左右之非晶 質矽膜602。 其次，如圖12C所示，在非晶質矽膜602上，用二氧化 矽等形成遮蔽層603。爲了在遮蔽層603中選擇性地導入 促進非晶質矽膜602之結晶化之觸媒元素，且爲了形成對 齊記號，形成開口部604、605。隨後，以蒸鍍、濺鍍、 電漿處理或溶液堡布方法在非晶質矽膜602中導入觸媒元 素。藉此，如圖12D所示，在相當於非晶質矽膜602之開 口部604、605之部分，形成觸媒元素之導入區域506、 507。其中，相當於用於形成對齊記號之開口部605之導 入區域通常具有如圖121所示之形狀。 其次，在此狀態下加熱處理基質全體時，首先在導入區 域606、607上產生非晶質矽膜602之多結晶化。再繼續 加熱處理的話，則如圖12E之箭頭608所示，從觸媒元素 之導入區域606、607朝向外側，於相對於基質600實質 上平行的方向上，進行多結晶。充分地進行加熱處理的 話，如圊12F所示，形成在相對於基質600賁質上平行的 -48 - 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） an— ftm n^i n (請先聞讀背面之注意事項再填寫本頁) 訂 線 272319 A7 B7五、發明説明（46 ) 經濟部中央標準局員工消费合作社印製 方向上進行多結晶之多結晶化區域610，以及存在於多結 晶化區域610之周圍，與多結晶化區域610比較之下觸媒 元素之漉度較髙之結晶成長端609。各區域中之觸媒元素 之濃度，通常在結晶成長端609爲1X1019〜lx 1〇20原 子/立方公分左右，在多結晶化區域610爲IX 1〇18原子/ 立方公分左右。 其次，加熱處理結束後，如圖12G所示，除去遮蔽層 603。在此狀態下，如圖1U所示，導入區域607與其他 未導入觸媒元素之區域611、612之境界線613上只能用 些微的漉淡差來判別，境界線613不淸楚。因此，爲使境 界線613變潰楚，如12H所示地以波長308nm之XeCl雷 射光615照射對齊記號附近之區域614。或者，亦可用波 長248nm之KrF雷射。藉此，如圖12K所示，在觸媒元素 濃度較高之區域（即導入區域607)產生表面粗糙的現象。 藉此，對齊記號得以潰楚地識別，境界線6 13變明確。 上述處理中的雷射照射條件隨觸媒元素之濃度或多結晶 矽膜之厚度而不同。能童密度較佳爲200〜 400mJ/cm2，特別是多結晶矽膜之厚度爲i〇〇nm之時， 能量密度較佳爲2 5 0〜3 0〇111〗/(；1|12。 其後利用形成在矽膜602上之對齊記號616進行遮蔽層 對齊，使遮蔽»603成爲第一遮蔽層。 其次，如圖12L所示，用對齊記號616形成光阻圖樣 617。此光阻圖樣617被使用在矽膜602之島狀圖樣之形 -49 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作社印製 272319 a7 一 B7 五、發明説明（47 ) 成，以及閘極形成以後之步驟中遮蔽層對齊用之對齊記號 之形成。 其次，如圖12M所示，用此光阻圖樣6 1 7進行矽膜602 之蝕刻。所得到之島狀矽膜602係避開觸媒元素導入區域 606、607、觸媒元素之濃度較高之結晶成長端609,及 未結晶化之區域而形成。再者，對齊記號616的一部分及 閘極形成以後使用之其其他對齊記號618亦同時在矽膜 602上形成。又，在本實施例中，對齊記號618係利用矽 膜602之島狀化所用之光阻圖樣617所形成者，但亦可用 遮蔽層603之圖樣形成。 其次，如圖12N所示，除去光阻圖樣617。接著如圖 120所示，堆積覆蓋基質600之上面全髅之膜619。此膜 619係當做閘極絕緣膜使用。又，如圖12P所示，在膜 6 19之所選定之位置上形成TFT之閘極620。 其次，如圖12Q所示，以閘極620做爲遮蔽層，自我整 合地從基質上方將雜質621添加至島狀化之矽膜602 »雜 質621可用磷等V族元素或硼等III族元素中之一者。將閘 極620當做遮蔽層使用，可使元素621被添加到矽膜602 中與閘極62〇不會重叠的區域622 »此區域622在添加雜 質621之後可成爲η型或p型導電型區域，在後述之步驟中 則成爲TFT之源極及吸極區域》 其次，如圖11M所示，堆積覆蓋基質500之上面全體之 層間絕緣膜417。再如圖11 N所示，在TFT之源極及吸極 領域之上方之層間絕緣膜517上設置貫穿孔（through -50- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------{--裝------訂----(丨線 (請先閲讀背面之注意事項再填寫本頁) 2^2319 A7 B7五、發明説明（48 ) 經濟部中央標準局員工消費合作社印製 hole)518。最後，如圖11〇所示，在層間絕緣膜517上形 成源極·吸極519，完成TFT。又，源極*吸極519之一 部分係塡充貫穿孔5 18而形成。 如上，在本實施例中，觸媒元素之導入區域606、607 全部被蝕刻除去，因此用矽膜602形成之TFT之活性區域 與觸媒元素之導入區域606、607不會重叠。 觸媒兀素之導入區域606、607並不一定要全部除去， 只要TFT之活性區域與區域606、607不會重叠，亦可只 蝕刻去除一部分。例如，導入區域606、607中，若其後 用蝕刻除去TFT形成區域附近之部分，則亦可留下對齊記 號616附近之部分。 如以上說明者，本發明之第4〜第6實施例在遮蔽餍上設 置開口部，該開口部係用於將促進結晶化之觸媒元素選擇 性地導入矽膜及形成對齊記號，再以該遮蔽層爲準在矽膜 上形成成爲遮蔽層對齊之基準之對齊記號。其結果，可正 確地對齊側向結晶成長區域及TFT元件形成區域（活性區 域）。特別是，目前爲止非常困難之側向結晶成長區域與 TFT之元件形成區域（活性區域）之自動對齊之實現成爲可 能，爲使用結晶化半導體膜之大型半導體裝置之童產化打 開一條道路。 又，上述對齊記號係根據遮蔽層之開口部而形成。上述 對齊記號在基質上之矽膜上形成凹陷之狀態下容易識別， 但是在矽膜上與其他部分在同一面上且其境界線不淸楚之 時，可以用光能童照射使境界線顯現而容易識別。又，藉 -51- 本紙張尺度適用中國國家橾準（CNS ) A4说格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 272319 at B7 五、發明説明（49) 經濟部中央標準局負工消費合作杜印製 著矽膜之形狀加工，量產時必要之照像石版步驟時之自動 對齊亦成爲可能。 若使用 Ni，Co, Pd, Pt, Cu, Ag, Au, In, S η, Al， P，As及Sb中之至少一者做爲觸媒元素，則可在使矽膜結 晶之加熱處理中使處理溫度低溫化，而使玻璃基質之使用 成爲可能。 又，若將觸媒元素之導入濃度設定在IX 1〇18原子/立方 公分〜IX 1〇2〇原子/立方公分之間，則可確保利用側向 結晶成長部分製作TFT之時所須之足夠結晶成長距離，並 可防止將觸媒元素過剩導入矽膜時所產生之之TFT特定之 劣化。 再者，由於可以控制結晶成長之方向，可以在同一基質 中同時製作導電特性相異之TFT。例如，在製作主動矩陣 型TFT-LCD時》在構成須要較大遷移率之周邊驅動電路 部分之TFT中，係使動作時之載體之移動方向與結晶性矽 膜之結晶成長方向平行，在必須將漏電流壓低之圖素部分 之TFT中，貝IJ使動作時之載體之移動方向與結晶性矽膜之 結晶成長方向垂直，如此可配置具有各部分各自所須特性 之 TFT » 如上述，可以以較低之製造成本實現大規模半導體裝置 之量產。 (實施例7) 本寅施例係說明本發明之半導體裝置中元件形成區域之 配置例。 -52- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------f--裝-- (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 線 272319 at B7 五、發明説明（5〇 ) 經濟部中央標準局員工消费合作社印製
在圖13所示之例中，在未圖示之基質之表面上形成之絕 緣膜（未圖示）上，至少形成一部分成爲多結晶區域7〇2之 矽膜。多結晶區域702係將較多結晶區域702狹窄、且被 選擇性地導入觸媒元素之導入區域701之側向結晶成長而 得者。多結晶區域702之一端爲側向結晶成長之成長端 703 ° 在圖13之例中，在多結晶區域702中，形成TFT之元件 形成區域704與觭媒元素之導入區域701不重叠。在如此 構成下，元件形成區域704會橫跨成長端703的一部分， 但透過適當地配置TFT之源極區域或吸極區域，可製得具 有髙遷移率之TFT。 另外，在圖14之例中，在多結晶區域702中，形成TFT 之元件形成區域704與觸媒元素之導入區域701不重曼， 且被配置在比側向成長之成長端703更內側處。在如此構 成下，元件形成區域704不會橫跨成長端703，因此即使 不特別考慮TFT之製作位置，亦可視需要製得具有髙遷移 率之TFT或開.關（ON · OFF)比大之TFT。 再者，在圖13及圖14所示之配置中，若使TFT之通道 區域中載體的移動方向與結晶成長方向成爲同一方向，則 即使在載體的移動方向上不存在結晶粒界，亦可進一步改 善TFT之遷移率。或者，藉著使TFT之通道區域中之載體 移動方向與結晶成長方向直交，使吸極區域之端部中電埸 集中區域中無粒界部分，降低TFT動作之時特性惡化之吸 極區域端部之粒界捕獲能階密度，並使開*關比大之TFT -53- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------< |丨裝丨| (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 2^2319 A7 B7 五、發明説明（51 ) 之製作成爲可能》換言之，使矽膜之晶粒之成長方向與 TFT之導電方向實質上平行而配置TFT之時，可實現高遷 移率之TFT。又，矽膜之晶粒之成長方向與TFT之導電方 向實質上垂直而配置TFT之時，可降低吸極區域端部之粒 界捕獲能階密度。 又，藉著如上述地使促進非晶質半導體膜結晶化之觸媒 元素之導入區域與TFT之元件形成區域不重叠而配置，可 避開導入區域所發生之TFT特性惡化現象。又，藉著將 TFT之元件形成區域配置在側向結晶成長之成長端之內 側，可降低TFT之吸極領域端部之粒界捕獲能階密度，防 止接觸不良。藉此，可提髙大型半導體裝置製造時特別重 要之良品率。 又，在上述說明中，矽膜係在形成於基質表面上之絕緣 膜上形成者，但半導體膜之形成不限於此，亦可直接設置 在絕緣基質上，或在絕緣性基質上再形成絕緣膜以後再設 置。 (實施例8) 茲參照圖15A、15B及16A〜16F於下說明本發明之第8 個實施例中之半導體裝置及其製造方法。本實施例係說明 利用本發明在玻瑪基貢上製作η型TFT之情形。本實施例 之TFT可用於主動矩陣型液晶影像顯示裝置之驅動器電路 或圖素部分，再者，亦可當做在同一玻璃基質上另外由 CPU(中央處理器）所構成之半導體元件使用。又，實施本 -54- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '--裝------訂----f I線 (請先閲讀背面之注意事項再填寫本頁) 272319 五、發明説明（52) 發明之TFT不僅可應用於液晶顯示裝置，更不待言可利用 於一般所謂的薄膜積體電路。 圖15A及15B爲根根據本實施例利用側向結晶成長區域 製作之TFT從基質上方看之平面圖。圖16A〜16F是沿困 15A之剖面線16-16’切割之剖面圖，依圖號順序依序進行 製作步驟。特別是圖15A之剖面線16-16’中之剖面對應於 圖1 6Ε或圖1 6F » 在以下說明之本實施例中，如圖15 Α所示，係在源極區 域811、通道區域810及吸極區域812沿著與區域800之長 邊方向垂直之方向依此順序配置之狀態下製作TFT，但如 圖15B所示，在源極區域811、通道區域810及吸極區域 812沿著與區域800之長邊方向平行之方向依序配置之狀 態下，亦可用完全相同之方法毫無問題地製作TFT。 首先，如圖16A所示，在玻璃基質801上，以例如濺鑛 法，形成由膜厚20〇ηιη左右之氧化矽膜所構成之底覆膜 802 »此底覆膜802係爲了防止來自基質801之雜質之擴 散而設者《其次以減壓CVD(化學氣相成長法）或電续 CVD法堆積膜厚25〜100nm(例如80nm)之眞性（I型）非 晶質矽膜803 » 經濟部中央標準局員工消费合作社印製 {請先閲讀背面之注意事項再填寫本頁) 其次，將由氧化矽膜或氮化矽膜等所構成之遮蔽層8〇4 堆積在非晶質矽膜803上。一開口部被形成在遮蔽層804 上，該開口部係使有非晶質矽膜之區域呈狹縫狀地露呈。 若從上面看圖16A之狀態，則如圖15 A及15B所示，非晶 -55- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 2723i9 A7 B7 五、發明説明（53) 經濟部中央標準局員工消費合作杜印製 質矽膜之所選定之區域8 00透過開口部以狹縫狀露呈，其 他部分則被遮蔽層804所覆蓋。 在設置遮蓋層804後，如圖16B所示，將鎳鹽（如醋酸鎳 或硝酸鎳等）之水溶液805塗布在玻璃基質801之全面上。 用旋轉盤（spinner)將塗布之水溶液805之膜之厚度均一 化之後，乾燥之。此時水溶液805中之鎳濃度以50〜 200ppm爲適當，較佳爲lOOppm。在區域800之部分 中，析出之Ni離子與非晶質矽膜803接觸，藉此，微童鎳 被選擇性地導入非晶質矽膜803之區域800中。 其後，在氫還原氣氛（較佳氫氣分壓0.1〜1大氣壓之氫 還原氣氛）下，或惰性氣氛下（大氣壓）之任一之氣氛下， 使基質全髋在520〜58(TC之溫度下進行回溫處理數小時 至數十小時（例如在5 80 °C下16小時），使非晶質矽膜803 結晶化。 此時，在被微量導入鎳之區域800中，在與玻璃基質 801垂直之方向上發生非晶質矽膜803之結晶化，形成結 晶性矽膜8〇3a。在區域800之周邊，如圖16C之箭頭806 所示，結晶成長係從區域800朝橫方向（與基質801之表面 平行之方向）進行，而形成側向結晶成長後之結晶性矽膜 SO 3b。非晶質矽膜8 0 3以外的部分則不結晶化而以非晶質 狀態殘留。通常，箭頭806所示之與基質801平行之方向 上之側向結晶成長距離L爲140"πι左右" 其後，除去遮蔽層804，除去結晶性矽膜803b中不要的 部分，進行元件間分離。其結果，如圖16D所示，得到被 -56 - 本紙張又度適用中國國家梯準（CNS ) A4規格（210X297公釐） 1^1 ^^^1 ^^^1 »nl ^^^1 (請先閲讀背面之注意事項再填寫本萸) 訂 線 經濟部中央標準局員工消費合作社印製 2Ϊ2319 A7 -__ 五、發明説明（54) 形成島狀圖樣之結晶性矽膜8〇3b。此島狀結晶性矽膜 8〇3b在後述的步驟中成爲TFT之活性區域（即源極區域 811 '吸極區域812及通道區域810)。 此時，進行結晶性矽膜803b之圖樣形成，使成爲TFT 之通道區域810之部分配置於離觸媒元素（在本寊施例中爲 Ni)之導入區域800距離a=120//m以內之位置。即，在 圖15A中，將距離a設定在120#m以下，形成TFT之通道 區域810。若距離a之値較佳爲60#m以下，更佳爲30# m以下，則因上述理由可得到良好的效果。具體言之，在 本實施例中，係使距離a成爲2 0# m而進行非晶質矽膜 8 〇 3 b之圖樣形成。 另外，在以圚15B所示之配置構成TFT之時，係將結晶 性矽膜803形成圖樣，其圖案係使從區域800之通道區域 810附近之端部到通道區域801之區域800之對側之端部 之距離a’爲120// m以下者。藉此，可得到與上述相同之 效果。 其次，將膜厚20〜150nm(例如lOOnm)之氧化矽膜堆 積成閘極絕緣膜8 07，而覆蓋成爲TFT活性區域之結晶性 矽膜803b。堆積氧化矽膜時係使用TEOS(Tetra Eth Oxy Silan)做爲原料。將基質溫度設定爲150〜160°C， 較佳爲300〜450°C，以RF電漿CVD法與氧一起分解·堆 積TEOS而形成。或者，亦可將基質溫度設定爲350〜 60(TC，較佳爲400〜55(TC，以減壓電漿CVD法與臭氧 一起分解.堆積TEOS而形成β -57- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ^ I —裝------訂----(丨線 (請先閲讀背面之注意Ϋ項再填寫本頁) 2Ϊ2319 A7 B7五、發明説明（55) 經濟部中央標準局員工消費合作社印裝 形成閘極絕緣膜807之後，爲了提髙閘極絕緣膜807本 身之整體特性及結晶性矽膜803b與閘極絕緣膜807間之界 面特性，在惰性氣氛下以400〜600 °C之溫度進行回溫處 理30〜60分鐘。接著，用濺鍍法堆積厚400〜8 00nm(例 如600nm)之鋁膜。隨後，將如此堆積之鋁膜形成圖樣， 而形成閘極808。 再者，對此閘極808進行陽極氧化，在閘極808之表面 上形成氧化物809。此陽極氧化之進行係將基質浸入含有 1〜5%酒石酸之乙二醇溶液中，保持電流一定同時將印加 電壓提高到220V，並保持該狀態一小時。所得到之氧化 物層8 0 9之厚度通常爲2 0 0 n m。此氧化物層8 0 9在後述的 離子添加步驟中爲了形成補償（off set)閘極區域而被使 用》因此，藉著適當地控制上述陽極氧化步驟之參數而控 制氧化物餍3 12之厚度，可決定補償閘極區域之長度》 其次，將閘極8 0 8及其表面之氧化物層809做爲遮蔽物 利用，藉著離子添加法，在結晶性矽膜8 03b上添加雜質 (磷）。具髅言之，以磷化氫（PH3)爲添加氣體，加速電壓 爲60〜90kV(例如80kV)，添力卩量爲IX 101^〜8X l〇15cm-2(例如2)0015(^-2)。藉此添加步騍，被添 加雜質之區域811a，812a在之後成爲TFT之源極·吸極 區域811、812，且被閛極808及氧化物層809遮蔽而沒有 添加雜質之區域8 10a則在之後成爲TFT之通道區域8 10。 其後，如圖16E所示，以雷射光照射進行回溫處理，並 在進行所添加之雜質之活性處理之同時，以上述離子添加 -58 本紙張尺度適用中國國家梯準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁> -裝· <11 線 272319 A7 B7 五、發明説明（56 ) 經濟部中央標準局員工消費合作社印裝 步騄改善結晶性惡化之結晶性矽膜之結晶性。例如，利用 XeCl艾克斯瑪雷射（波長308ιιιη，脈衝寬度4〇nseC)，將 能置密度設定在150〜400mJ/cm2(較佳200〜 進行照射。如此所形成之添加n型雜質（磷) 之區域811、812之平面（sheet)電阻通常爲200〜800Ω / □ ° 其次，將厚600nm左右之氧化矽膜或氮化矽膜做爲層間 絕緣膜8 1 3堆積。在使用氧化矽膜之時，則利用使用到 TEOS及氧之電漿CVD法，或利用使用到TEOS及臭氧之 減壓CVD法或常壓CVD法。藉此，可堆積出充分覆蓋基 質表面上之落差之優異層間絕緣膜813。或者，若利用以 SiH4與NH3爲原料氣體之電漿CVD法所堆積之氮化矽膜 形成層間絕緣膜813，則可在由圖16E所示之源極區域 811、通道區域810及吸極區域812所構成之TFT活性區 域8 16及閘極絕緣膜807間之界面上供給氫原子。藉此， 可得到降低使TFT特性惡化之不成對鍵結位置之效果。 其次，在層間絕緣膜813上形成接觸孔817，將以金屬 材料（如氮化鈦）與鋁之多層膜）形成圖樣，以形成TFT之 源極.吸極及配線814、815 »最後，在1大氣壓之氫氣氛 中，進行溫度3 50°C之30分鐘之回溫處理，完成如圖16F 所示之TFT818 » 以如此製得之本實施例之TFT818做爲主動矩陣型之液 晶顯示裝置之圖素電極轉換元件使用之時，將電極及配線 814、815之一者接到ITO(氧化銦錫）等透明導電膜所構 -59- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -------{—裝— (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消费合作社印製 272319 A7 ____B7 五、發明説明（57 ) 成之圖素電極，再從另一電極及配線输入訊號。又，將本 實施例之TFT818用在薄膜積體電路之時，在閘極808上 亦成接觸孔，透過此接觸孔，形成連接到閘極808之必要 配線。 如上製作之η型TFT具有場效遷移率80〜 120cm2/Vs、且臨界電壓2〜3V之良好特性。 (實施例9) 茲參照圖17A、17B及18A〜18F於下說明本發明之第9 個寅施例中之半導體裝匱及其製造方法。本實施例係說明 利用本發明在玻璃基質上製作η型TFT之情形。 圖17A及17B爲根據本實施例利用側向結晶成長區域製 作之TFT從基質上方看之平面圖。圖18A〜18F是沿圖 17A之剖面線16-1 6'切割之剖面圖，依圖號順序依序進行 製作步驟。特別是圖17A之剖面線18-1 8'中之剖面對應於 圖1 8E或圖1 8F。 在以下說明之本實施例中，如圖17A所示，係在源極區 域911、通道區域910及吸極區域912沿著與區域900之長 邊方向垂直之方向依此順序配置之狀態下製作TFT，但如 圖17B所示，在源極區域911、通道區域910及吸極區域 912沿著與區域900之長邊方向平行之方向依序配置之狀 態下，亦可用完全相同之方法奄無問題地製作TFT。 首先，如圖18 A所示，在玻璃基質9 01上，以例如濺鍍 法，形成由膜厚20〇nm左右之氧化矽膜所構成之底覆膜 902 »其次以減壓CVD(化學氣相成長法）或電漿CVD法 -60- 本紙張尺度適用+國國家標準（CNS ) A4規格（210X297公釐） -------'--裝------訂----Γ —線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 2Ϊ2319 at _B7__ 五、發明説明（58) 堆積膜厚25〜lOOnm(例如8〇nm)之眞性（I型）非晶質矽 膜 903。 其次，將由氧化矽膜或氮化矽膜等所構成之遮蔽層904 堆積在非晶質矽膜9〇3上。一開口部被形成在遮蔽層904 上，該開口部係使有非晶質矽膜之區域900呈狹縫狀地露 呈。若從上面看圖18A之狀態，則如圖17A及17B所示， 非晶質矽膜之所選定之區域900透過開口部以狹縫狀露 呈，其他部分則被遮蔽層904所覆蓋。 在設置遮蓋層904後，如18B所示，以濺鍍堆積膜厚0.5 〜20nm(例如2nm)之矽化鎳膜905(NiSix、0.4SX客 2.5、例如X = 2.0)。對堆積後之基質，在氫還原氣氛下或 惰性氣氛下，在5 20〜5 80 °C之溫度下進行回溫處理數小 時至數十小時（例如在5 5 0 °C下1 6小時），使非晶質矽膜 903結晶化。 此時，在被微置導入鎳之區域900中，在與玻璃基質 90 1垂直之方向上發生非晶質矽膜903之結晶化，形成結 晶性矽膜903a。在區域900之周邊，如圖18C之箭頭906 所示，結晶成長係從區域900朝橫方向（與基質901之表面 平行之方向）進行，而形成側向結晶成長後之結晶性矽膜 903b。非晶質矽膜903以外的部分則不結晶化而以非晶質 狀態殘留。通常，箭頭906所示之與基質901平行之方向 上之側向結晶成長距離L爲80# m左右。 其後，除去遮蔽層904，除去結晶性矽膜903b中不要的 部分，進行元件間分離》其結果，如圓18D所示，得到被 -61 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------{--裝------訂----—線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消費合作杜印製 272319 A7 _B7 五、發明説明（59 ) 形成島狀圖樣之結晶性矽膜903b。此島狀結晶性矽膜 903b在後述的步驟中成爲TFT之活性區域（即源極區域 911、吸極區域912及通道區域910)。 此時，進行結晶性矽膜903b之圖樣形成，使圖17 A所示 之距離b(即，自成爲TFT之通道區域910之處之長邊方向 之一端起至觸媒元素（在本實施例中爲Ni)之導入區域900 之長邊方向之端部爲步之距離）爲30"πι以上。具體言 之，在本實施例中，係使距離b成爲30# m而進行非晶質 矽膜903b之圖樣形成。 另外，在以圖17B所示之配置構成TFT之時，係將結晶 性矽膜903b形成圖樣，其圖案係使與距離b之定義相同之 距離b·爲30#m以上者。藉此，可得到與上述相同之效 果。 其次，將膜厚20〜150nm(例如100nm)之氧化矽膜堆 積成閘極絕緣膜907，而覆蓋成爲TFT活性區域之結晶性 矽膜903b。在本賁施例中，係在氧氧氣氛中或氧與氬之 混合氣氛中以氧化矽爲靶材進行濺鍍，而堆稹氧化矽膜。 濺鍍時之基質溫度設定爲200〜400 °C (例如350 °C)。 又，濺鍍時之氣氛中之氬對氧之比率（氬/氧比）被設定在 0.5以下，例如0 . 1以下。 其次，以濺鍍法堆積400ηιη之膜。其後，在所堆積出之 鋁上形成圖案，形成閘極908。其後，以閘極908做爲遮 蔽物，藉著離子添加法，在元件形成區域上添加雜質（硼） 等。具體言之，以二硼烷（Β2Η6)爲添加氣體，加速電壓 -62- 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） -------'--裝------訂----f · I線 (請先聞讀背面之注意事項再填寫本頁) 272319 at B7 五、發明説明（60) 經濟部中央標準局貝工消費合作社印製 爲40〜80kV(例如65kV)，添加童爲IX 1015〜8X 1015cm_2(例如5X1015cm·2)。藉此添加步驟，被添 加雜質之區域91 la，912a在之後成爲TFT之源極·吸極 區域911、912，被氧化物層908遮蔽而沒有添加雜質之 區域910a則在之後成爲TFT之通道區域910。 其後，如圖18E所示，以雷射光照射進行回溫處理，並 在進行所添加之雜質之活性之同時，以上述離子添加步驟 改善結晶性惡化之結晶性矽膜之結晶性。例如，利用KrF 艾克斯瑪雷射（波長248nm，脈衝寬度20nSec)，將能量 密度設定在150〜400mJ/cm2(較佳200〜250mJ/cm2) 進行照射。如此所形成之添加P型雜質（磷）之區域911、 912之平面（sheet)電阻通常爲500〜900Ω/匚I » 其次，將厚600nm左右之氧化矽膜做爲層間絕緣膜913 堆積。堆積時，利用使用到TEOS及氧之電漿CVD法，或 利用使用到TEOS及臭氧之減壓CVD法或常壓CVD法。 藉此，可堆稹出充分覆蓋基質表面上之落差之優異層間絕 緣膜913。 其次，在層間絕緣膜913上形成接觸孔917、917,將 以金屬材料（如氮化鈦）與鋁之多層膜）形成圖樣，以形成 TFT之源極·吸極及配線914、915。最後，在1大氣壓之 氫氣氛中，進行溫度350°C之30分鐘之回溫處理，完成如 圖18F所示之TFT918。 以如此製得之本實施例之TFT918做爲主動矩陣型之液 晶顯示裝置之圖素電極轉換元件使用之時，將電極及配線 • 63 · 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I-----'--裝-- (請先閲讀背面之注意事項再填寫本頁) ,-ιτ 線 2^2310 五、發明説明（61) 經濟部中央樣準局員工消费合作社印製 914、915之一者接到ITO等透明導電膜所構成之圖素電 極，再從另一電極及配線輸入顯示用訊號。又，將本實施 例之TFT918用在薄膜積體電路之時，在閘極908上亦成 接觸孔，透過此接觸孔，形成連接到閘極908之必要配 線》 如上製作之p型TFT具有場效遷移率60〜80cm2/Vs、 且臨界電壓-2〜-8V之良好特性。 (實施例10) 茲於下說明本發明之第10實施例之半導體裝置及其製造 方法。圖19爲根據本實施例利用側向結晶成長區域形成之 TFT從基質上方看之平面圖，顯示所製作之TFT源極區域 1011、吸極區域1012及通道區域1010與觸媒元素之導入 區域1000、側向結晶成長區域1003b之關係。 以與第8及第9寅施例相同之歩驟，在玻瑀基質上形成底 稷膜及非晶質矽膜（均不圖示）。其次，在膜厚lOrim〜 200nm之範圍內（例如50nm)堆積氧化矽膜，做爲促進非 晶質矽膜之結晶化之觸媒元素之注入用遮蔽層1004。將 此氧化矽膜形成圖樣，蝕刻區域1000之部分，以形成可 在具有非晶質矽膜之區域1〇〇〇上選擇性地導入觸媒元素 之霣穿孔。此時，在區域1000中，使與其後形成之TFT 之活性區域相對之邊之長度（即圖19中所示之實質上呈矩 形之區域1000之長邊之長度c)在120# tn以上》 其後，在透過遮蔽層1 004呈狹縫狀露呈之非晶質矽膜區 域1000上，以與上述第8及第9賁施例相同之方法導入鎳 -64 - 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） -------{—裝— (請先閲讀背面之注意事項再填寫本頁) 訂 •線 經濟部中央標準局員工消費合作社印裝 272319 at _B7 五、發明説明（62 ) 等觸媒元素。再者，在情性氣氛下以550 °C之溫度進行回 溫處理約16小時，使此非晶質矽膜結晶化。藉此，非晶質 矽膜之菡域1 000成爲在膜厚方向（即與玻璃基質之表面垂 直之方向）結晶成長之縱成長結晶性矽膜1003a。另外， 在區域1 000之周邊部，形成從區域1000朝著與玻璃基質 之表面平行之方向（即橫方向）結晶成長之結晶性矽膜 1003b »側向結晶成長之結晶性矽膜l〇〇3b之箭頭1006 方向之成長距離L通常爲80/zm左右。在一個基質上有複 數個觸媒元素之導入蓝域1 000之情形下，不論在任何一 個區域1 000之結晶性矽膜1 003b中，均可得到安定之一 定之側向結晶成長距離。 其後，除去遮蔽餍1004，除去結晶性矽膜1003b中不 要的部分，進行元件間分離。 藉以上之步驟，其後由成爲活性區域（由TFT之源極區 域1011、吸極區域1012及通道區域1010所構成 > 之島狀 結晶性矽膜被形成，其後經過與第8或第9寅施例相同之步 驟，完成TFT101 3。 (實施例11) 茲於下說明本發明之第11實施例之半導體裝置及其製造 方法。 圖20爲根據本實施例利用側向結晶成長區域形成之TFT 從基質上方看之平面圖，顯示所製作之TFT源極區域 1111、吸極區域1212及通道區域1210與觸媒元素之導入 區域1200、側向結晶成長區域ll〇3b之關係。 -65 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 -------{--裝------訂----f —線 (請先閲讀背面之注意事項再填寫本頁) 2^2319 A7 A7 - B7 五、發明説明（63) 經濟部中央標準局員工消費合作社印製 以與第8及第9實施例相同之步驟，在玻璃基質上形成底 覆膜及非晶質矽膜（均不圖示）》其次，在膜厚10nm〜 200nm之範圍內（例如50nm)堆積氧化矽膜，做爲促進非 晶質矽膜之結晶化之觸媒元素之注入用遮蔽層1104 »將 此氧化矽膜形成圖樣，蝕刻區域1100之部分，以形成可 在具有非晶質矽膜之區域1100上選擇性地導入觸媒元素 之貫穿孔。此時，使®!20所示之區域1100之X方向之寬度 d大於5 μ m。 其後，在透過遮蔽層1 104呈狹縫狀露呈之非晶質矽膜區 域1100上，以與上述第8及第9實施例相同之方法導入鎳 等觸媒元素。再者，在情性氣氛下以5 5 0 °C之溫度進行回 溫處理約16小時，使此非晶質矽膜結晶化。藉此，非晶質 矽膜之區域1100成爲在膜厚方向（即與玻璃基質之表面垂 直之方向）結晶成長之縱成長結晶性矽膜1103a。另外， 在區域1100之周邊部，形成從區域1100朝著與玻璃基質 之表面平行之方向（即橫方向）結晶成長之結晶性矽膜 1103b。側向結晶成長之結晶性矽膜ii〇3b之箭頭1106 方向之成長距離L通常爲80#m左右。在一個基質上有複 數個觸媒元素之導入區域11 00之情形下，不論在任何一 個區域1100之結晶性矽膜1103b中，均可得到安定之一 定之側向結晶成長距離。 其後，除去遮蔽層1104，除去結晶性矽膜1103b中不 要的部分，進行元件間分離。 • 66 - 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） ------{—裝— (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央橾準局員工消費合作社印製 2t23U at ^_B7 五、發明説明（64 ) 藉以上之步驟，其後由成爲活性區域（由TFT之源極區 域1111、吸極區域1112及通道區域1110所構成）之島狀 結晶性矽膜被形成，其後經過與第8或第9實施例相同之步 驟，完成TFT 1 1 1 3 ° (實施例1 2 ) 以下茲說明本發明之半導體裝置及其製造方法之第12實 施例。 在本實施例中，茲說明將本發明利用在於玻璃基質上製 作複數個TFT之步驟之情形。本實施例之半導體裝置可利 用在主動矩陣型液晶顯示裝置之驅動回路或圖素部分，更 可利用在薄膜積體電路，於此，茲說明在液晶顯示裝置中 之主動矩陣部之圖素轉換TFT上之應用》 圖21A〜21E爲根據本實施例利用側向結晶成長區域而 形成之TFT從基質上方看之平面圖，顯示液晶顯示裝置之 主動矩陣顧示部之製作步驟之槪要。在本實施例中，係依 照圖21 A到圖21E之順序依序進行工程。實際上，液晶顯 示裝置之主動矩陣顯示部係由數萬個以上之TFT所構成， 但在本實施例中，爲便於簡潔地說明本發明之要旨起見， 用3X3之主動矩陣顯示部說明之》 首先，在玻璃基質上形成由氧化矽所構成之底覆膜，其 次在其上堆積膜厚50nm之非晶質矽膜。其後，爲了在非 晶質矽膜上選擇性地導入促進結晶化之觭媒元素，設置遮 蔽層1204。更將遮蔽層1204形成圖樣，將所選定之區域 -67- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------{--裝------訂----Γ —線 (請先閱讀背面之注意事項再填寫本頁) 2^2319 A7 B7 五、發明説明（65) 經濟部中夬標準局員工消費合作社印裝 1200蝕刻掉，以形成在具有非晶質矽膜之區域i 200上選 擇性地導入觴媒元素之貫穿孔。 於遮蔽層12〇4上形成貫穿孔之後，以蒸鍍法堆積膜厚 lnm之鎳膜。其後，在惰性氣體下以例如55〇eC之溫度對 基質全體進行回溫處理16小時，使非晶質矽膜結晶化。此 時，在ffi21A中，在被微量導入鎳之區域1200中，在與 玻璃基質垂直之方向上發生非晶質矽膜之結晶化，形成結 晶性矽膜1203a。另外，在區域1200之周邊區域，如箭 頭1 206所示，結晶成長係從區域1200朝橫方向（與基質平 行之方向）進行，而形成側向結晶成長後之結晶性矽膜 l2〇3b。非晶質矽膜1 203b以外的部分則以非晶質狀態殘 留。隨後，除去遮蔽層1 204。 其後，除去側向結晶成長後之結晶性矽膜1 203b中不要 的部分，進行元件間分離。此時，如圖21 B所示，從一個 鎳導入區域1200在側向結晶成長後之結晶性矽膜1203b 中，形成複數個TFT之活性區域1 203c(在本寅施例中爲3 個）。此時，在圖21B中，藉著在先前之賁施例中所說明 之距離a爲120//m以內、距離b爲30jum以內、寬度d爲5 M m以上之位置上形成活性區域1203c，可如已說明者達 成更良好的效果。 此活性區域1203c在隨後之步驟中形成爲TFT之源極區 域、通極區域及吸極區域。又，圖21B相當於在非晶質矽 膜上形成圓樣時形成光阻圖樣之狀態。其後，將結晶性矽 膜中不要的部分蝕刻掉，得到圖21C的狀態》 -68 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------{—裝— (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央榡準局員工消費合作社印製 2义2319 A7 __£ 五、發明説明（66 ) 其次，爲覆蓋上述結晶性矽膜1203b之活性區域 1 203c ’堆積膜厚120ηιη左右之氧化矽膜做爲閘極絕緣 膜。其上再堆積膜厚500nm左右之鋁膜。隨後在鋁膜上形 成圖樣，以形成圖21D所示之閘極•配線1208。其後， 以離子添加法，以閘極1208爲遮蔽層在活性區域1203c 上添加雜質（磷或硼）。藉此步驟，被添加雜質的區域 1211a、1212a其後成爲TFT1213之源極區域1211、吸 極區域1212，被閘極1213遮蔽住而沒有添加雜質的區域 1210a則在其後成爲TFT1213之通道區域1210» 其後，以雷射光照射進行回溫處理，進行所添加之雜質 之活性化之同時，改善在上述離子添加步驟中結晶性惡化 之構成活性區域1203 c之結晶性矽膜之結晶性。 接著，形成膜厚60〇nm左右之氧化矽膜做爲層間絕緣 膜。再如圖21E所示在層間絕緣膜上形成接觸孔，以金羼 材料（例如氮化鈦及鋁之多層膜）形成與TFT1213之源極 及與之相連之配線1214，及吸極1215。其後，使電極 121 5與ITO等透明導電膜所構成之圖素電極12 16連接， 在氫氣氛下進行3 5 0 °C、30分鐘之圖溫處理，完成圖21E 所示之TFT1213 ° 在本寅施例所製作之主動矩陣基質中，於從一個區域 1 200開始成長之結晶性矽膜1 203b上，各製作3個 TFT1213。此等3個TFT1213互相有同一動作特性。 以往，若使用將結晶性矽膜用在通道區域上之TFT，而 製作3X3(共9個）之主動矩陣基板時，由於構成TFT之結 -69- 本紙張尺度適用中國國家梯準（CNS > A4規格（210X297公釐） -------{—裝------訂----C .丨線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 272319 A7 _B7 五、發明説明（67 ) 晶性矽膜之結晶性上的差異，9個TFT間動作特性各異。 相對於此，若根據本實施例，可降低可能發生的變動的密 度，達到每一組的3個TFT間不會發生變動的程度。又， 即使發生變動，可以很容易地進行必要的補償處理。藉 此，在具有mXn個TFT之實際之主動矩陣基板上，可以 將mX η個TFT間在動作上的變動的發生頻率降低到可將 之當做m個TFT組間的動作特性上的變動而加以處理之程 度。藉此，可以簡化主動矩陣基板之製造過程。 又，在本實施例中，在從狹縫狀區域1 200成長之横向成 長結晶性矽膜1203b中，只利用在區域1 200之寬度方向 上之一側之區域，而製作TFT1213，但若利用在區域 1200之寬度方向上之兩側之區域製作TFT1213，更可使 特性之變動減半。 如上所述，根據本發明，將區域延長爲線狀，以從一個 區域1 200開始成長之結晶性矽膜製作複數個TFT的話， 可得到在一片基板上有複數個TFT，且均一性非常優異之 半導體裝置。將結晶性矽膜用在通道區域1210之TFT之 特性主要是由其結晶性矽膜之結晶性所決定。因此，結晶 性上的微小差異會使元件特性產生變動。但是，藉著在從 1個區域1200橫方向結晶成長之結晶性矽膜上製作複數個 TFT，構成此等複數個TFT之通道區域1210之結晶性矽 膜會有相同的結晶性，結果可得到複數個TFT間在特性上 幾乎沒有變動之均一性儍良之半導體裝置。 -70· 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -------{--裝------訂----Γ -I線 (請先閲讀背面之注意事項再填寫本頁) 272319 A7 B7 五、發明説明（68) 經濟部中央標隼局員工消费合作社印製 本實施例特別在形成如液晶顯示裝置之主動矩陣基板等 在一片基板上形成達數萬個元件之時有效》可以使目前爲 止在各個TFT中點與點之間有所差異之TFT特性大幅地降 低爲在各行方向上或各列方向上的線性變動。 又，在側向結晶成長後之結晶性矽膜中，不只用線狀區 域1 200之一側，而同時用兩側區域，以增加同時形成之 元件數的話，則元件間的變動可再減半。再者，利用此線 狀區域1 200之兩側，一側製作η型TFT，另一側製作p型 TFT，則可得到安定的CMOS線路。 (實施例1 3 ) 茲說明本發明之第13寊施例。本實施例係說明將本發明 利用在於玻瑀基質上以η型TFT及p型TFT爲互補型所構成 之CMOS構造之線路之製作過程的情形。在本實施例，於 從一個觸媒元素導入區域側向結晶成長所得到之結晶性矽 膜中，在導入區域之寬度方向之兩側之領域上，各構成η 型TFT及ρ型TFT。 圖22爲根據本實施例利用側向結晶成長區域製作之TFT 從基質上方看之平面圖。圖23 A〜23E是沿圖22之剖面線 23-23’切割之剖面圖，依圖號順序依序進行製作步驟。 首先，如圖23A所示，在玻璃基質1301上，以例如濺鍍 法，形成由膜厚lOOnm左右之氧化矽膜所構成之底覆膜 1302。其次以減壓CVD(化學氣相成長法）堆積膜厚25〜 lOOnm(例如50nm)之眞性（I型）非晶質矽膜1303。 -71 - 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） I------<--裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 272319 A7 B7 五、發明説明（69) 經濟部中央標準局負工消费合作社印裝 其次，將膜厚50nm左右之由氧化矽膜或氮化矽膜等所 構成之遮蔽層1 304堆積在非晶質矽膜1 3 03上。其後選擇 性地除去此遮蔽層1304，而設置可導入觸媒元素之開口 部。若從上方看圖23 A之狀態，則如圖22所示，非晶質矽 膜之所選定之區域13〇〇係透過開口部呈狹縫狀地露呈， 其他部分則被遮蔽層9〇4所覆蓋。此時，如圖22所示，形 成長邊之長度c爲120/zm以上，寬度d爲5#m以上之區域 1300。藉此，在其後之步驟中可得到充分之結晶成長距 離L。 在設置遮蓋層1304後，將例如醋酸鎳或硝酸鎳等鎳鹽水 溶液塗布在玻璃基質1301之全面上。用旋轉盤將塗布之 水溶液之膜之厚度均一化之後，乾燥之。此時水溶液中之 鎳濃度以50〜200ppm爲適當，較佳爲lOOppm。在區域 1 3 00之部分中，析出之Ni離子與非晶質矽膜1 3 03接觸， 藉此，微量鎳被選擇性地導入非晶質矽膜1303之區域 1 300中。其後，在氫還原氣氛或惰性氣氛下之任一之氣 氛下，使基質全體在550 °C之溫度下進行回溫處理16小 時，使非晶質矽膜1 303結晶化。 此時，在被微量導入鎳之區域1300中，在與玻瑀基質 1301垂直之方向上發生非晶質矽膜13〇3之結晶化，形成 結晶性矽膜1303a»在區域1300之周邊，如H123B之箭 頭1 3 06所示，結晶成長係從區域1 300朝橫方向（與基質 1301之表面平行之方向）進行，而形成側向結晶成長後之 -72- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 《--裝-- (請先閲讀背面之注意事項再填寫本頁)
*1T 線 經濟部中央樣準局員工消費合作社印製 2^2319 A7 ___ B7 五、發明説明（7〇 ) 結晶性矽膜1 3 0 3 b »非晶質矽膜1 3 0 3以外的部分則不結 晶化而以非晶質狀態殘留。 其次，除去遮蔽層1 3 04，以雷射光照射進行回溫處理， 改善結晶性矽膜1 3 03b之結晶性。例如，使用XeCl艾克 斯瑪雷射（波長308nm，脈寬40nsec)，以基質溫度200 〜450 °C(較佳爲4001：)，能量密度200〜 400mJ/c«|2(例如300mJ/cm2)之條件照射》 其後，除去結晶性矽膜1 303b中不要的部分，進行元件 間分離。其結果，如圖23C所示，得到被形成島狀圈樣之 結晶性矽膜1 303 b。此島狀結晶性矽膜1303b在後述的步 驟中成爲TFT之活性區域1303η、1303p(即源極區域、 吸極區域及通道區域）。 此時，使先前說明之距離a爲120#m以下，距離b爲30 以上，進行非晶質矽膜1303b之圖樣形成，則可得到 側向結晶成長方向在一次元上致之高品質結晶性矽膜 1303b，並可用之形成TFT之通道區域。 其次，爲覆蓋成爲上述活性區域1303η、1303p之結晶 性矽膜13〇3b，將膜厚100nm之氧化矽堆積成閘極絕緣膜 1307。堆積氧化矽膜時，以TEOS爲原料。將基質溫度設 定於3 5 0 °C，以電漿CVD法TEOS連同氧一起分解·堆 檟。 接著’以涵鍍法堆積厚4〇0〜8〇Onm(例如6〇〇nm)之銘 膜。隨後’將如此堆積之鋁膜形成圖樣，而形成鬧極 1 3 0 8、1 3 0 9 » -73 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 丨 {--裝------訂----^ —線 (請先閲讀背面之注意事項再填寫本頁} 2723i9 A7 Β7 五、發明説明（71 ) 經濟部中央標準局負工消費合作社印製 其次，將閘極1308、1309做爲遮蔽層利用，藉著離子 添加法，在結晶性矽膜1303b上添加雜質（磷及硼）。具體 言之，使用磷化氫（PH3)及矽硼烷（B2H6)做爲添加氣 體。使用磷化氫時，加速電壓爲60〜90kV(例如80kV)， 使用矽硼烷時，加速電壓爲40〜80kV(例如65kV)。添加 量爲IX 1015〜8X 1015cm-2(例如對磷爲2X 1〇15 cm-2，對硼爲5Xl〇15cm-2)。在此添加步驟中，被閘 極1308、13〇9所遮蔽而沒有添加雜質之區域110則在之 後各自成爲TFT 1320、1321之通道區域1310、1311 » 又，在添加之時，用光阻覆蓋沒有必要添加之區域，以便 選擇性地添加雜質元素。結果，形成η型雜質區域13 12、 1313、ρ型雜質區域1314、1315，而如圖23D所示，可 形成η通道型TFT(以下稱n-TFT) 1 320及ρ通道型 TFT(以下稱 p-TFT)1321。 其後，如圖23D所示，以雷射光照射進行回溫處理，進 行所添加之雜質之活性化。例如，使用KrF艾克斯瑪電射 (波長248nm，脈衝寬度2〇nSec)，將能量密度設定在 250mJ/cm3，對一個地方照射2次。 接著，以CVD法形成厚600nm左右之氧化矽膜做爲層 間絕緣膜13 16。再於層間絕緣膜1316上形成接觸孔1322 〜1325，在金屬材料（例如氮化鈦及鋁之多層膜）形成圖 案，以形成TFT1320、1321之電極及配線1317〜 1319。最後，在氫氣電漿氣氛下進行350 °C、3 0分鐘之 圖溫處理，完成_23Ε所示之TFT1320、1321。 -74- 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） ------、—裝— (請先閱讀背面之注意事項再填寫本頁) 訂 線 272319 A7 B7 五、發明説明（72 ) 經濟部中央標準局員工消費合作社印製 在具有如此製得之本實施例之CMOS構造之半導體電路 中，TFT1320、1321之載體場效遷移率各爲：n-TFT1320具有 140〜170cm3/Vs 、 p-TFT1321具有 100〜130cm3/Vs之髙數値。在臨界電壓方面，n-TFT1320 爲 1.5 〜2V，p-TFT1321 爲-2〜-3V。如此， 可得到非常良好的特性。 (實施例1 4 ) 以下茲說明本發明之半導體裝置及其製造方法之特徴。 圖24爲根據本發明利用側向結晶成長區域製作之TFT從 基質上方看之平面圖。在形成於基質全面上之非晶質矽膜 上堆積由二氧化矽膜等構成之遮蔽層1403，在遮蔽層 1 40 3上形成觸媒元素導入用的開口部，在所對應的非晶 質矽膜之一區域1400上導入觴媒元素。藉其後之步騍使 包括區域1400之非晶質矽膜結晶化，同時以區域1 400爲 中心進行結晶成長，形成側向結晶成長區域1401。使用 此側向結晶成長區域，形成電晶體之通道區域1402。 以上茲參照圖25〜29說明圖24所示之變數a、b、c ' d 及其變化對TFT特性之影響。 圖25爲顯示在5 8 0 °C之溫度下，從區域1 400起到側向 結晶成長區域1401之先端部爲止之距離（側向結晶成長距 離）L與回溫處理時間之關係之圖表》從B0 2 5可瞭解，在成 長初期，側向結晶成長距離L與回溫處理時間成正比地延 長，在L=140#m時飽和，而之後則不再成長。側向結晶 成長距離L具有如此界限値之理由在於，成長方向上之非 -75- 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） I------{--裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製
的 231S A7 _ B7 五、發明説明（73) 晶質狀態之矽區域內部因自然梭形成而引起結晶成長。 即，側向結晶成長區域與上述因自然核形成而引起之非晶 質矽膜之一般之結晶成長區域相碰撞，而使側向結晶成長 結束。 在此重要者爲，側向結晶成長距離L變得不與回溫處理 時間成正比之一點。從此點起，在非晶質矽區域中因自然 核而引起之結晶成長開始進行，在側向結晶成長區域 1401上與上述之一般之結晶成長區域互混。即，如圖25 所示者，在側向結晶成長距離L超過120//m之區域上，側 向結晶成長所引起的針狀結晶或柱狀結晶與一般之固相成 長法所得到之雙晶互混，使得結晶性矽膜內部之結晶性變 得非常惡劣。因此，利用側向結晶成長距離L在1 2 0 # m以 下之區域之結晶性矽膜，即在圖24中，區域1400之通道 區域1402附近之端部與通道區域1402之區域1400之對側 之端部之間之距離a爲120//m以下之區域之結晶性矽膜， 而形成TFT之通道區域1 402，則可得到特性良好之本半 導體裝置。 圖26係以構成側向結晶成長區域之針狀結晶或柱狀結晶 一·根上之分叉或灣曲之數目爲縱軸*以側向結晶成長距離 L爲橫軸之圖。圖26之縱軸之數値係以穿透式電子顯微鏡 (TEM)觀測測定1根針狀結晶或柱狀結晶之分叉、彎曲 數，再求出測定値之平均値。在圖26中，側向結晶成長距 離L越大，針狀結晶或柱狀結晶之分叉及彎曲數則成指數 關係增加》此乃因不只是雜質所引起之分叉、彎曲，成長 -76- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -------(—裝------訂---ui線 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（74 ) A7 B7 經濟部中央標準局員工消費合作杜印製 方向上之非晶質矽區域中自然生成之核之影響亦隨著回溫 處理時間之增長而增大。 在針狀結晶或柱狀結晶之分叉、彎曲之平均數在2以下 區域（具體言之，即如圖26所示側向結晶成長距離L在60 以下之區域）中，側向結晶成長之方向大致在一次元上 排齊，具有良好之結晶性。再者，在針狀結晶或柱狀結晶 之分叉、彎曲之平均數在1以下區域（具體言之，即如圖26 所示側向結晶成長距離L在30yt/m以下之區域）中，可得到 接到理想之側向結晶成長矽膜。 之後，使用分叉'彎曲之平均數在上述範圍內之結晶性 矽膜而構成TFT之通道區域1402的話，可得到TFT特性 (特別之其載體之遷移率）特別優異之TFT»因此，構成 TFT之通道區域1402之位置應選在圖26之距離a在60# m 以下，較佳30 μ m以下之處。 1327爲顯示圖24所示之距離b(即TFT之通道區域1402 之長邊方向之一端起到觸媒元素之導入區域1400之長邊 方向之端部爲止之距離b)與X方向之側向結晶成長距離L 之關係之圖表。具體言之，圖27所示爲將非晶質矽膜以回 溫溫度5 5 0 °C進行回溫處理16小時之後所測定之數據》如 圖27所示，在上述距離b在30//m以下之區域中，可見到 側向結晶成長距離L之減少。此乃因在區域1400之角部上 結晶成長方向發散，觭媒元素只在該部分被大量消耗，而 使得在角部附近之側向結晶成長距離L顯著地變短。即， 圚24之區域1400之端部起之距離b爲30//in以下之側向結 -77- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (—裝— (請先閲讀背面之注意事項再填寫本頁) >*τ 線 U7ZU9 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（75 ) 晶成長區域1401中，觭媒元素不足，而且受到區域1400 之端部中結晶成長方向混亂的影響，無法進行一次元之側 向結晶成長》 因此，在圖24中，藉著在區域1 400之端部起朝向Y方向 之距離b爲30/zm以上之位置上形成TFT之通道區域 1 402，可得到較以往性能及穩定性更佳之半導體裝置。 圖2S爲顯示圖24之區域14〇0之長邊方向（Y方向）之長 度c與X方向之側向結晶成長距離L之關係之圖表。側向結 晶成長距離L之測定點在圖24中區域1400之長邊方向之長 度c之中央附近之位置，區域1400之X方向之寬度爲40// m。_28之圖表顯示者爲非晶質矽膜以550 °C之回溫溫度 回溫處理16小時後所測定之數據。 如圖28所示，區域1400之長邊方向之長度c爲120/zm 以下之時，可見到側向結晶成長距離L之減少。又，即使 提觸媒元素之導入量，顯示側向結晶成長距離L之特性曲 線k變化爲特性曲線j，即，只是整體上將側向結晶成長距 離L往增大的方向推移，側向結晶成長距離L對區域1400 之長邊方向之長度C之依附關係不會改變。此乃因如前所 述地，在區域1400之角部上結晶成長方向發散，觸媒元 素只在該部分被大量消耗，而使得在角部附近之側向結晶 成長距離L顯著地變短。即，圖24之區域1400之長邊方向 之長度c爲120# m以下時，所形成之側向結晶成長區域 1401不具有充分之結晶成長距離。此外，由於觸媒元素 不足，受到區域1 400之端部中結晶成長方向混亂的影 -78- 本紙張尺度適用中國國家揉準（CNS > A4规格（210X297公釐） I-----(--裝------訂----(--線 (請先閲讀背面之注意事項再填寫本頁) 2723i9 A7 _B7五、發明説明（76 ) 經濟部中央標準局員工消費合作社印製 響，無法得到在一次元上結晶成長方向對齊之高品質側向 結晶成長區域1401。 因此，在晒24中，藉使在區域1400之長邊方向之長度c 爲120# m以上，可穩定地得到一定之結晶成長距離L。其 結果，不只是其後之製造過程得以容易地進行，亦可利用 其結晶成長方向在一次元上對齊之側向結晶成長矽膜，可 得到特性優異之半導體裝置》 圖28爲顯示圖24之區域1400之短邊方向（X方向）之寬 度d與X方向之側向結晶成長距離L之關係之圖表。側向結 晶成長距離L之測定點在圖24中區域1400之長邊方向之長 度c之中央附近之位置，區域1400之長邊方向之長度c爲 200//π^圖29之圖表顯示者爲非晶質矽膜以550°C之回 溫溫度回溫處理1 6小時後所測定之數據。 如圖29所示，在區域14〇0之短邊方向之寬度d爲5//m 之區域中，可見到側向結晶成長距離L之減少。又，若區 域H00之寬度d爲l//m以下，則不產生側向結晶成長。 即’在圖24中，若區域1400之寬度d爲以下，則不 只無法得到充分之側向結晶成長區域1401，而且側向結 晶成長距離L之變動大，不實用。 因此，在圖24中，若將區域14〇〇之寬度d設在5#m以 上，則可穩定地得到一定的側向結晶成長距離L。其結 果’其後之製造過程得以容易地進行，可得到均一性儍異 之半導體裝置。 {--裝------訂----(--線 (請先閱讀背面之注意事項再填寫本頁) -79- 本紙張从適用中國國家標準（CNS ) A4規格（210x297公釐） 272319 A7 _B7 五、發明説明（77 ) 如上所述，在本發明之各寊施例之半導體裝置及其製造 方法中，以雷射光或高亮度之光照射經加熱處理而產生側 向結晶成長之結晶性矽膜，可重點式地進行結晶性矽膜之 結晶粒界部分之回溫處理，大幅地降低固相成長結晶性矽 中特別成爲問題之結晶粒界引起之載體捕獲能階密度，可 進一步提高結晶性。 又，在上述說明中，導入觴媒元素之鎳時所用之方法係 形成極薄之鎳薄膜，使其與非晶質矽膜之上面或下面接 觸，並於其上進行結晶成長。或者，在形成非晶質矽膜之 後，藉離子添加法將鎳離子選擇性地添加至非晶質矽膜中 亦可。若以離子添加法，藉著添加條件的控制，可控制被 導入之鎳元素之濃度。或者，藉著在非晶質矽膜之表面上 塗布醋酸鎳或硝酸鎳之水溶液之液相處理，進行鎳之微置 導入亦可》或者，不形成鎳薄膜，而用利用到鎳電極之電 漿電極進行鎳之微量導入亦可。 經濟部中央標率局貝工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 又，爲促進結晶化而導入之觸媒元素中，除了鎳以外， 用鈷、鈀、白金、銅、銀、金、銦、錫、鋁、磷、砷或銻 亦可得到與上述說明相同之效果。由於從此等元素中選出 之一種或數種元素以微童（l〇18cm_ 3左右）即可得到促進 結晶化之效果，故即使導入亦不會對半導體元件造成影 響。 在上述之說明中，係以液晶顯示用主動矩陣型基質之應 用爲前提而說明，但在此之外，亦可應用於例如密接型影 像感測器、驅動部內建型熱印字頭、以有機系電子發光 -80 - 本紙張尺度適用中國國家梯準（CNS ) A4«L格（210X297公釐） 經濟部中央榡隼局員工消費合作社印製 名.?2319 A7 _B7 五、發明説明（78) (EL)元件爲發光元件之驅動部內建型光寫入元件或顯示元 件，或三次元1C等。若在此等應用例中使用本發明，則可 實現半導體元件之髙速化或髙解像度化等之髙性能化。 再者，本發明不限於上述實施例所說明之MOS型電晶 體，亦可應用於所有的半導體製程，包括使用結晶性半導 體元件之二極電晶體或靜電誘導型電晶體等。 又，在上述說明中，係使用脈衝雷射（艾克斯瑪照射）之 加熱法來改善結晶性矽膜之結晶性。或者，其他雷射（例 如連續縝逯Ar雷射等）亦可進行相同的處理。又，在雷射 光之外，亦可用使用紅外線或閃光燈在短時間內將試料加 熱至1000〜1200 °C (矽監測器之溫度）之RTA(快速熱回 溫rapid thermal anneal，亦稱爲RTP :快速熱處埋，. rapid thermal process)等與雷射光同等之強光。 再者，除了液晶顯示用主動矩陣型基質之應用以外，本 發明亦可應用於例如密接型影像感測器、驅動部內建型熱 印字頭、以有機系EL(電子發光元件）爲發光元件之驅動部 內建型光寫入元件或顯示元件，或三次元1C(積體電路） 等。使用本發明，可寊現此等元件之高速化或高解像度化 等之高性能化。再者，本發明不限於上述實施例所說明之 MOS型電晶體，亦可廣泛地應用於所有的半導體製程，包 括以結晶性半導體爲元件材料二極電晶體或靜電誘導型電 晶體等。 又，若利用本發明，則在利用與基質平行地結晶成長之 結晶性矽膜所形成之TFT之半導髗裝置及其製造方法中， -81 - 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐〉 (--裝------訂----(--線 (請先聞讀背面之注意事項再填寫本页) 272319 A7 B7 經濟部中央橾準局員工消费合作社印製 五、發明説明（79 ) 可得到一簡便的製造方法，可在大面積基質之全面上得到 具有特性均勻且穩定之高性能TFT之半導體裝置。特別 是，若將本實施例之方法使用於液晶顯示裝置之製造，貝!! 可同時滿足主動矩陣型基質所要求之圖素轉換TFT之特性 之均一化，及構成周邊驅動電路部之TFT所要求之高性能 化。結果，可在同一基質上實現構成主動矩陣部及周邊驅 動電路部之單一驅動（driver monolithic)型主動矩陣型 基質，使模組之小型化、髙性能化及低成本化成爲可能。 業界人士當可明瞭，在不脫離本發明之範圍及其目的之 前提下可有許多各種各樣的改良。因此，下述之申請專利 範圍在解時不應受限於詳細說明中之記載內容，而應更廣 泛地解釋。 -82- 本紙張X度適用中國國家橾準（CNS ) A4規格（210X297公釐） ------(--裝------訂----^--線 (諳先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 2^2319 A8 B8 C8 D8 六、申請專利範圍 經濟部中央梯準局員工消費合作社印製 1. 一種半導體裝置之製造方法，其包含： (a) 在絕緣性表面之基質上，形成非晶質矽膜，該非 晶質矽係被形成圖樣，以形成至少一個島狀區 域，且在該島狀區域之至少所選定之區域中被選 擇性地導入促進結晶化之觸媒元素之步驟，及 (b) 加熱該非晶質矽膜，在該選定之區域之周圍部分 上與該基質之表面實質上平行之方向上進行該非 晶質矽膜之結晶成長，以得到結晶性矽膜之步 驟， 並以該結晶性矽膜爲元件形成區域，形成半導體裝 置。 2. 根據申請專利範圍第1項之半導體裝置之製造方法，其 中該步驟（a)包含： 在該基質上形成該非晶質矽膜之步驟’ 在該非晶質矽膜上形成圖案以形成該至少一個島狀區 域之步驟，及 在該島狀區域之至少所選定之區域中選擇性地導入該 觸媒元素之步驟。 3. 根據申請專利範圍第1項之半導體裝置之製造方法’其 中該步驟（a)包含： 在該基質上形成該非晶質矽膜之步驟’ 在該至少所選定之區域中選擇性地導入該觭媒元素之 步驟，及 -83 - --rL-------- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 272319 六、申請專利範圍 在該非晶質矽膜上形成圖案以形成該至少一個島狀區 域之步驟 4. 根據申請專利範圍第1項之半導體裝置之製造方法’其 係使該結晶性矽膜中之載體之移動方向與該非晶質矽 膜之結晶成長方向實質上平行，而構成該半導體裝 置。 5. 根據申請專利範圍第1項之半導體裝置之製造方法，其 進一步包含一形成遮蔽層之步騄，該遮蔽層具有一限 定該島狀區域之該所選定之區域之開口部，並透過該 開口部導入該觸媒元素。 6. 根據申請專利範圍第1項之半導體裝置之製造方法，其 中該元件形成區域中之源極區域或吸極區域部分之至 少一部分被導入該觸媒元素。 7. 根據申請專利範圍第1項之半導髅裝置之製造方法，其 中該觸媒元素係選自由Ni，Co, Pd，Pt，Cu，Ag， Au，In, Sn，Al，P，As及Sb所構成之群之至少一元 素。 經濟部中央標準局員工消費合作社印裝 (讀先閲讀背面之注意事項再填寫本頁) 8. —種半導體裝置，其具有由結晶性矽膜構成之活性區 域，該活性區域係將促進結晶化之觭媒元素選擇性地 入導入非晶質矽膜後再將非晶質矽膜加熱處理後形成 之結晶性矽膜之側向結晶成長區域，被選擇性地入導 入該觸媒元素之該所選定之區域則被除去。 -84 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 272319 H _ D8 π、申請專利範圍 經濟部中央標準局貝工消費合作社印製 9·根據申請專利範圍第8項之半導體裝置，其中該觸媒元 素係選自由 Ni, Co，Pd，Pt，Cu，Ag，Au，In，Sn, Al, P，As及Sb所構成之群之至少一元素。 Μ.根據申請專利範圔第8項之半導體裝置，其中該活性區 域中之該觸媒元素之濃度在IX 101 4原子/立方公分〜 1Χ1018原子/立方公分之範圍內。 11.—種半導體裝置之製造方法，其包含 (a) 在絕緣性表面之基質上，形成非晶質矽膜之步 驟， (b) 在該非晶質矽膜之至少所選定之區域中選擇性地 導入促進該非晶質矽膜之結晶化之觸媒元素之步 驟， (c) 加熱該非晶質矽膜，在該選定之區域之周圍部分 上與該基質之表面實質上平行之方向上進行該非 晶質矽膜之結晶成長，以得到結晶性矽膜之步 驟， (d) 除去被選擇性地導入該觸媒元素之該所選定之區 域之步驟，及 (e) 爲促進該結晶性矽膜之結晶性，以雷射光或強光 照射除去除該所選定之區域後之部分之周圍部分 之步驟。 12· —種半導體裝置，其具有一薄膜電晶體，其係利用在 表面絕緣性基質上形成之矽膜之至少一部分結晶性區 域而形成者，該結晶性區域係使一較該結晶性區域 -85- 本紙張尺度適用中國國家樣隼（CNS〉A4規格（210X297公釐） — IrL------^· — 裝！ (請先閲讀背面之注意事項再填寫本頁) Τ 線 272319 A8 B8 C8 D8 々、申請專利範圍 經濟部中央棣準局貝工消費合作社印製 小，且使被選擇性地導入可促進非晶質矽膜之結晶化 之觸媒元素之選擇導入區域進行結晶成長而得者’ 且該薄膜電晶體之配置不與該選擇導入區域重叠。 13. 根據申請專利範圔第12項之半導體裝置，其中該薄膜 電晶體係被配置在比該結晶性區域之結晶成長端更內 側處。 14. 根據申請專利範圍第12項之半導體裝置，其中該薄膜 電晶髋之配置係使該薄膜電晶體之導電方向與該非晶 質矽膜之結晶成長方向實質上平行者。 15. 根據申請專利範圔第12項之半導體裝置，其中該薄膜 電晶體之配置係使該薄膜電晶體之導電方向與該非晶 質矽膜之結晶成長方向實質上垂直者。 16. 根據申請專利範圍第12項之半導體裝置，其中該觸媒 元素係選自由 Ni，Co，Pd，Pt，Cu，Ag，Au，In, Sn，Al, P，As及Sb所構成之群之至少一元素。 17. 根據申請專利範圍第12項之半導體裝置，其中該觸媒 元素之導入濃度在IX 101 8原子/立方公分〜1 X 1〇20 原子/立方公分之範圍內》 18. —種半導體裝置之製造方法，其包含： (a) 在絕緣性表面之基質上，形成非晶質矽膜之步 驟， (b) 在該非晶質矽膜上，爲了在該非晶質矽膜上選擇 性地導入促進該非晶質矽膜之結晶化之觸媒元 -86 - 本紙張尺度適用中囷國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注f項再填寫本頁) ^—n Hi ^^^1 a^n i ^^^1 In Hal imam—、一l_aaa— ^^^1 ^^^1 I ml ^^^1 ^^^1 ^^^1 ^^^1 n^i ^^^1 272319 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局貝工消費合作社印震 素，且爲了形成對齊記號，而形成具有開口部之 遮蔽餍之步驟， (c) 透過該開口部在該非晶質矽膜中選擇性地導入該 觸媒元素，形成選擇導入區域之步驟， (d) 藉加熱使該非晶質矽膜之至少一部分成爲結晶性 區域之步驟， (e) 用該遮蔽層蝕刻被部分結晶化之該非晶質矽膜， 再除去該選擇導入區域之至少一部分，並在該部 分結晶化之非晶質矽膜上形成該對齊記號之步 驟，及 (f) 根據該對齊記號使該結晶性區域形成島狀圖樣之 歩驟。 19. 根據申請專利範困第18項之半導體裝置之製造方法， 其中另包含根據該對齊記號形成第2對齊記號之步驟。 20. 根據申請專利範圍第18項之半導體裝置之製造方法， 其中另包含利用該遮蔽餍形成第2對齊記號之步騄 2 1.根據申請專利範圍第18項之半導體裝置之製造方法， 其中該步驟（e)包含用光能照射該對齊記號附近之區 域，使該對齊記號顯在化之步驟。 22·根據申請專利範圔第18項之半導體裝置之製造方法， 其中該薄膜電晶骽之配置係使該薄膜電晶體之導電方 向與該非晶質矽膜之結晶成長方向實質上平行者。 -87 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 272319 Α8 Β8 C8 D8 々、申請專利範圍 經濟部中央標準局貝工消費合作社印製 23.根據申請專利範圔第18項之半導體裝置之製造方法， 其中該薄膜電晶體之配置係使該薄膜電晶體之導電方 向與該非晶質矽膜之結晶成長方向實質上垂直者。 2 4.根據申請專利範圍第18項之半導體裝置之製造方法， 其中該觸媒元素係選自由Ni，Co，Pd，Pt，Cu，Ag， Au, In，Sn，Al，P，As及Sb所構成之群之至少一元 素。 25. 根據申請專利範圔第18項之半導體裝置之製造方法， 其中該觸媒元素之導入濃度在IX 1〇18原子/立方公分 〜lXl〇2〇原子/立方公分之範圍內》 26. —種半導體裝置之製造方法，其包含： (a) 在絕緣性表面之基質上，形成非晶質矽膜之步 驟， (b) 在該非晶質矽膜上，爲了在該非晶質矽膜上選擇 性地導入促進該非晶質矽膜之結晶化之觸媒元 素，且爲了形成對齊記號，而形成具有開口部之 遮蔽層之步驟， (c) 透過該開口部在該非晶質矽膜中選擇性地導入該 觸媒元素，形成選擇導入區域之步驟， (d) 藉加熱使該非晶質矽膜之至少一部分成爲結晶性 區域之步驟，及 (e) 用該遮蔽層之該開口部，除去該選擇導入領域， 同時使該結晶性領域形成島狀圖樣，再於該部分 結晶化之非晶質矽膜上形成第2對齊記號之步驟。 -88 - 本紙張尺度適用中國國家標率（CNS〉Mg ( 210X297公嫠） ---- J - I - - I- -II ^^1 (請先閲讀背面之注意事項再填寫本頁) 言 A8H72319 i 經濟部中央標準局員工消费合作社印製 々、申請專利範圍 27. —種半導體裝匱，其係利用結晶性矽膜在表面絕緣性 基質上構成，其具有通道區域，該通道區域係由結晶 性矽膜所形成，該結晶性矽膜係將促進該非晶質矽膜 之結晶化之觸媒元素選擇性地導入非晶質矽膜之選定 之線狀導入區域中，在選定之回溫溫度中進行加熱處 理以在該導入區域之周圍部分與該基質表面平行地使 該非晶質矽膜之結晶成長而得者，該通道區域係配置 在從該導入區域到以該回溫溫度使該結晶性矽膜之結 晶成長之範圈內。 28. 根據申請專利範圍第27項之半導體裝置，其中該通道 區域係配置於從該觸媒元素之導入區域起120 μ m以 內之範圍內。 29. 根據申請專利範圍第27項之半導體裝置，其中該通道 區域係在該結晶性矽膜具有一次元結晶方向之範圍 內，且該結晶性矽膜傳配置在從該一次元結晶方向起 分叉或鸞曲數在2以下之範圍內》 3 0.根據申請專利範圍第29項之半導體裝置，其中該通道 區域係配置於該觸媒元素之導入區域起60# m以內之 位置。 31.根據申諝專利範圔第29項之半導體裝置，其中該通道 區域係形成在該結晶性矽膜從該一次元結晶方向起分 叉或彎曲數在1以下之範園內。 -89- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) αί-------'—装-----i.^------------^--- 272319 A8 B8 C8 D8 經濟部中央梯準局貝工消費合作社印裝 々、申請專利範圍 32. 根據申請專利範圍第31項之半導體裝置，其中該通道 區域係配置於該觸媒元素之導入區域起30 # m以內之 位置。 33. 根據申請專利範圍第27項之半導體裝置，其中該薄膜 電晶體之配置，係使在該觸媒元素之導入區域之長邊 方向上之該通道區域與該導入區域之頂端之距離係在 從該導入區域起以該回溫溫度使該結晶性矽膜結晶成 長之範圍內者。 34. 根據申請專利範園第33項之半導髖裝置，其中該觸媒 元素之導入區域之長邊方向上之該通道區域與該導入 區域之頂端之距離爲30//m以上。 35. 根據申請專利範圍第27項之半導體裝置，其中該觭媒 元素之導入區域之長邊方向之長度被設定於從該導入 區域起到該結晶性矽膜之結晶成長距離之飽和値以 上。 3 6.根據申請專利範圍第35項之半導體裝置，其中該觴媒 元素之導入區域之長邊方向爲120# m以上。 37. 根據申請專利範圍第27項之半導體裝置，其中該觸媒 元素之導入區域之短邊方向之寬度被設定於從該導入 區域起到該結晶性矽膜之結晶成長距離之飽和値以 上。 38. 根據申請專利範圍第37項之半導镰裝置，其中該觸媒 元素之導入區域之短邊方向爲5# m以上。 -90- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐〉 II------^—^------—tr-----1.^.---------------- (請先閲讀背面之注意事項再填寫本頁) 272319 A8 B8 C8 D8 六、申請專利範園 1^— —ϋ 1-^ · 經濟部中央#準局貝工消費合作社印製 39. 根據申請專利範圍第27項之半導髖裝置，其中係形成 複數個該通道區域，而藉以形成複數個薄膜電晶骽。 40. 根據申請專利範圍第39項之半導體裝置，其中該複數 個薄膜電晶體係配置於該觸媒元素之導入區域之兩 側。 41. 根據申請專利範圔第27項之半導體裝置，其中形成該 通道區域之該結晶性矽膜在結晶成長後受到雷射光或 髙亮度光之照射。 42. 根據申請專利範圍第27項之半導體裝置，其中該觸媒 元素係選自由 Ni, Co, Pd，Pt，Cu，Ag，Au，In, Sn，Al，P, As及Sb所構成之群之至少一元素。 43. —種半導體裝置之製造方法，包含： (a) 在絕緣性表面之基質上，形成非晶質矽膜之步 驟， (b) 將促進該非晶質矽膜之結晶化之觸媒元素選擇性 地導入該非晶質矽膜之選定之線狀導入區域之步 驟， (c) 加熱該非晶質矽膜，在該選定區域之周圍部分中 與該基質表面實質上平行之方向上使該非晶質矽 膜之結晶成長，得到結晶性矽膜之步鞣，及 (d) 用該結晶性矽膜形成薄膜電晶體之步驟， 該薄膜電晶體之配置係使該通道區域位於從該導入區 域起以該回溫溫度使該結晶性矽膜結晶成長之範圍內 者。 -91 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) rl'r-------7 —裝-----—訂-----「線-------^---^ 272319 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局貝工消费合作社印製 44. 根據申請專利範圍第43項之半導體裝置之製造方法， 其中該通道區域係配置於從該觸媒元素之導入區域起 120//m以內之範圍內》 45. 根據申請專利範園第43項之半導體裝置之製造方法， 其中該通道區域係在該結晶性矽膜具有一次元結晶方 向之範圍內，且該結晶性矽膜係配置在從該一次元結 晶方向起分叉或彎曲數在2以下之範圍內。 46. 根據申請專利範圍第45項之半導體裝置之製造方法， 其中該通道區域係配置於該觸媒元素之導入區域起60 //m以內之位置。 47. 根據申請專利範圍第45項之半導體裝置之製造方法， 其中該通道區域係形成在該結晶性矽膜從該一次元結 晶方向起分叉或彎曲數在1以下之範圍內。 48. 根據申請專利範圍第47項之半導體裝置之製造方法， 其中該通道區域係配置於該觸媒元素之導入區域起30 // m以內之位置。 49. 根據申請專利範圍第43項之半導體裝置之製造方法， 其中該薄膜電晶體之配置，係使在該觸媒元素之導入 區域之長邊方向上之該通道區域與該導入區域之頂端 之距離係在從該導入區域起以該回溫溫度使該結晶性 矽膜結晶成長之範圍內者。 50. 根據申請專利範圍第49項之半導體裝置之製造方法， 其中該觸媒元素之導入區域之長邊方向上之該通道區 域與該導入區域之頂端之距離爲30 μ m以上。 -92- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----llr^L------^-1 裝-----—訂-----「線 (請先閲讀背面之注意事項再填寫本頁) 272319 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標準局貝工消費合作社印製 51. 根據申請專利範圍第43項之半導體裝置之製造方法’ 其中該觸媒元素之導入區域之長邊方向之長度被設定 於從該導入區域起到該結晶性矽膜之結晶成長距離之 飽和値以上。 52. 根據申請專利範圍第51項之半導體裝置之製造方法， 其中該觸媒元素之導入區域之長邊方向爲12〇μιη以 上。 53. 根據申請專利範圍第43項之半導體裝置之製造方法， 其中該觸媒元素之導入區域之短邊方向之寬度被設定 於從該導入區域起到該結晶性矽膜之結晶成長距離之 飽和値以上。 54. 根據申請專利範圍第53項之半導體裝置之製造方法， 其中該觸媒元素之導入區域之短邊方向爲5 //m以上》 55. 根據申請專利範圍第43項之半導體裝置之製造方法， 其係形成複數個該通道區域，而藉以形成複數個薄膜 電晶體。 56. 根據申請專利範圍第5 5項之半導體裝置之製造方法， 其中該複數個薄膜電晶體係配置於該觸媒元素之導入 區域之兩側。 57根據申請專利範圍第43項之半導體裝置之製造方法， 另包含以雷射光或高亮度光照射該結晶性矽膜，以提 髙該結晶性矽膜之結晶性之步驟。 58根據申請專利範圍第43項之半導體裝置之製造方法， 其中該觸媒元素係選自由Ni，Co，Pd, Pt，Cu，Ag, Au, In, Sn，Al，P，As及Sb所構成之群之至少一元 素。 -93- 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X29*7公釐） (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 線
TW083111019A 1993-12-20 1994-11-26 TW272319B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP05319904A JP3076490B2 (ja) 1993-12-20 1993-12-20 半導体装置の製造方法
JP6323094A JP3048829B2 (ja) 1994-03-31 1994-03-31 半導体装置の製造方法
JP09035694A JP3234714B2 (ja) 1994-04-27 1994-04-27 半導体装置およびその製造方法
JP13915194A JP3269734B2 (ja) 1994-06-21 1994-06-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW272319B true TW272319B (zh) 1996-03-11

Family

ID=27464277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083111019A TW272319B (zh) 1993-12-20 1994-11-26

Country Status (4)

Country Link
US (2) US5696003A (zh)
KR (1) KR100228231B1 (zh)
CN (1) CN1052567C (zh)
TW (1) TW272319B (zh)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4230538B2 (ja) * 1996-01-04 2009-02-25 ティーピーオー ホンコン ホールディング リミテッド レーザビームを用いる電子デバイスの製造方法及びレーザ装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH1012889A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
US6118148A (en) * 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
US6455359B1 (en) 1997-02-13 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Laser-irradiation method and laser-irradiation device
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
WO1999031719A1 (fr) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
KR100340124B1 (ko) 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
US7248232B1 (en) * 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6472232B1 (en) 2000-02-22 2002-10-29 International Business Machines Corporation Semiconductor temperature monitor
US6630746B1 (en) * 2000-05-09 2003-10-07 Motorola, Inc. Semiconductor device and method of making the same
JP2001345451A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR100390522B1 (ko) 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6495405B2 (en) * 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002270507A (ja) * 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6613697B1 (en) * 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US6979605B2 (en) 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR20020025918A (ko) * 2002-02-15 2002-04-04 박병주 습식 공정으로 제작된 유기 반도체 디바이스 및 유기전계발광 소자
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
KR100483987B1 (ko) * 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US6935006B2 (en) * 2002-12-18 2005-08-30 Honeywell International, Inc. Spun metal form used to manufacture dual alloy turbine wheel
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100611218B1 (ko) * 2003-02-25 2006-08-09 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
KR100599966B1 (ko) * 2003-08-25 2006-07-12 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 제조방법
KR100543004B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
TWI288428B (en) * 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
KR100712289B1 (ko) * 2005-04-07 2007-04-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4957942B2 (ja) * 2005-08-05 2012-06-20 Ｎｌｔテクノロジー株式会社 薄膜トランジスタを備えた半導体装置の製造方法
KR100741976B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100788551B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100788545B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
US9487885B2 (en) 2012-06-14 2016-11-08 Tivra Corporation Substrate structures and methods
KR20150047474A (ko) * 2012-06-14 2015-05-04 티브라 코포레이션 다중층 기판 구조물
JP6237921B2 (ja) 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783049A (en) * 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4309224A (en) * 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4309223A (en) * 1980-01-03 1982-01-05 Basf Wyandotte Corporation Flushing process for pigments
JPS62122172A (ja) * 1985-11-21 1987-06-03 Sony Corp 半導体装置の製造方法
JP2623276B2 (ja) * 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JPH03290924A (ja) * 1990-03-22 1991-12-20 Ricoh Co Ltd 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP3153911B2 (ja) * 1990-10-30 2001-04-09 ソニー株式会社 半導体装置の製法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH0555142A (ja) * 1991-08-22 1993-03-05 Sony Corp 非晶質半導体層の結晶化方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100228231B1 (ko) 1999-11-01
KR950021777A (ko) 1995-07-26
US5821562A (en) 1998-10-13
CN1112287A (zh) 1995-11-22
US5696003A (en) 1997-12-09
CN1052567C (zh) 2000-05-17

Similar Documents

Publication Publication Date Title
TW272319B (zh)
JP4001702B2 (ja) 半導体装置の作製方法
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
KR100209198B1 (ko) 반도체장치 및 그 제조방법
US6787806B1 (en) Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
TW267257B (en) Semiconductor device and method thereof
KR100562376B1 (ko) 정적 랜덤 액세스 메모리(ｓｒａｍ)를 가지는 반도체장치
TW280943B (zh)
KR0183063B1 (ko) 반도체장치 및 그 제조방법
JPH0758339A (ja) 半導体装置およびその作製方法
KR19980071529A (ko) 반도체 장치의 제작 방법
JP3031789B2 (ja) 薄膜状半導体装置およびその作製方法
JP3753845B2 (ja) 半導体装置の作製方法
JP3234714B2 (ja) 半導体装置およびその製造方法
US8816437B2 (en) Semiconductor device and method for manufacturing same
JP3192555B2 (ja) 半導体装置の製造方法
JP4027449B2 (ja) 半導体薄膜及び半導体装置の作製方法
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JPH09289165A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JP2000307125A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees