JPH03290924A - 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 - Google Patents
結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法Info
- Publication number
- JPH03290924A JPH03290924A JP19207290A JP19207290A JPH03290924A JP H03290924 A JPH03290924 A JP H03290924A JP 19207290 A JP19207290 A JP 19207290A JP 19207290 A JP19207290 A JP 19207290A JP H03290924 A JPH03290924 A JP H03290924A
- Authority
- JP
- Japan
- Prior art keywords
- film
- island
- crystalline silicon
- amorphous
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000013078 crystal Substances 0.000 claims abstract description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000007790 solid phase Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000002425 crystallisation Methods 0.000 claims abstract description 20
- 230000008025 crystallization Effects 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 45
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、絶縁基板上に規則的パターン化あるいは島状
化された結晶性シリコン膜を製造する方法およびその技
術を利用した新規な結晶性シリコン半導体とその製造方
法に関する。
化された結晶性シリコン膜を製造する方法およびその技
術を利用した新規な結晶性シリコン半導体とその製造方
法に関する。
絶縁基板(ex、Sin2,SiN)上に単結晶s1膜
を形成する方法として、レーザや電子ビームを用いた多
結晶シリコン(P oly−S i)またはa−Siの
溶融再結晶化法や線状ヒーターを用いた帯域溶融再縁晶
化法あるいは、エピタキシャルCVD、エピタキシャル
固相成長法等が提案されている。しかし、これらの方法
は全て単結晶Siを種結晶に利用するため単結晶Siウ
ェハーを基板材料として展開している技術であり、完全
な絶縁基板上に単結晶Siを形成するためには単結晶S
iウェハー基板に代わる種結晶が必要とされる。
を形成する方法として、レーザや電子ビームを用いた多
結晶シリコン(P oly−S i)またはa−Siの
溶融再結晶化法や線状ヒーターを用いた帯域溶融再縁晶
化法あるいは、エピタキシャルCVD、エピタキシャル
固相成長法等が提案されている。しかし、これらの方法
は全て単結晶Siを種結晶に利用するため単結晶Siウ
ェハーを基板材料として展開している技術であり、完全
な絶縁基板上に単結晶Siを形成するためには単結晶S
iウェハー基板に代わる種結晶が必要とされる。
従来、絶縁基板上に種結晶を作製する方法として、
1、 Si”イオンビーム照射によってガラス基板上に
結晶核を生成する(′88春季応用物理学会予稿集、
(28p −M−9) 2、 レーザアニールによりSiO2上に単結晶領域を
形成する(′89第8回新機能素子技術シンポ) 等があるが、スループットが低かったり、工程が複雑で
あったりして、多数の課題をかかえているのが実情であ
る。
結晶核を生成する(′88春季応用物理学会予稿集、
(28p −M−9) 2、 レーザアニールによりSiO2上に単結晶領域を
形成する(′89第8回新機能素子技術シンポ) 等があるが、スループットが低かったり、工程が複雑で
あったりして、多数の課題をかかえているのが実情であ
る。
このため、 P oly−S i膜を単結晶Siの代替
材料とした半導体素子の開発が進められている。
材料とした半導体素子の開発が進められている。
P oly−S i膜を半導体素子1例えば薄膜トラン
ジスタ(TPT)の活性層に用いた場合、結晶粒径が大
きな程キャリア移動度が大きくなりトランジスター性能
が向上することが知られている。
ジスタ(TPT)の活性層に用いた場合、結晶粒径が大
きな程キャリア移動度が大きくなりトランジスター性能
が向上することが知られている。
このように、P oly−S iの結晶粒径と、その半
導体素子特性には密接な関係があり、粒径拡大方法が盛
んに検討されている。
導体素子特性には密接な関係があり、粒径拡大方法が盛
んに検討されている。
この中で、大面積絶縁基板上に均一に大粒径P oly
−S iを作製する方法として、非晶質Si膜の固相結
晶化法がある。従来この非晶質Si膜を作製する方法と
しては。
−S iを作製する方法として、非晶質Si膜の固相結
晶化法がある。従来この非晶質Si膜を作製する方法と
しては。
a) LP−CVD法による低温製膜b) P o
ly−S i膜へのSi″″注入による非晶質化c)P
−CVD法 d)真空蒸着法 などがある。
ly−S i膜へのSi″″注入による非晶質化c)P
−CVD法 d)真空蒸着法 などがある。
これらの非晶質Si膜を固相結晶化させた場合、膜中の
結晶核密度が低くなる非晶質S1膜の作製方法1条件を
選択することにより、最大10μm程度の結晶粒が成長
するが、結晶成長方向がランダムであるため、結果的に
結晶同志がぶつかり合ってしまい平均的な粒径が小さく
なってしまう5という問題点がある。
結晶核密度が低くなる非晶質S1膜の作製方法1条件を
選択することにより、最大10μm程度の結晶粒が成長
するが、結晶成長方向がランダムであるため、結果的に
結晶同志がぶつかり合ってしまい平均的な粒径が小さく
なってしまう5という問題点がある。
本発明の目的はシリコン膜の結晶粒径を大きくすると同
時に結晶粒界の向きを特定方向にそろえることにより移
動度を向上させる点にある。
時に結晶粒界の向きを特定方向にそろえることにより移
動度を向上させる点にある。
本発明のもう1つの目的は、絶縁基板上に規則的パター
ン状あるいは島状単結晶Si膜、または従来のものより
粒径の大きい規則的パターン状あるいは島状poly−
Si膜を形成する点にある、 本発明の他の目的は前記島状のパターンと作製しようと
する半導体素子のパターンを一致させることによりすぐ
れた物姓をもつ半導体およびその製法を提供する点にあ
る。
ン状あるいは島状単結晶Si膜、または従来のものより
粒径の大きい規則的パターン状あるいは島状poly−
Si膜を形成する点にある、 本発明の他の目的は前記島状のパターンと作製しようと
する半導体素子のパターンを一致させることによりすぐ
れた物姓をもつ半導体およびその製法を提供する点にあ
る。
第1の本発明は、絶縁基板上の非晶質シリコン膜(a−
Si膜)をあらかじめ規則的パターンにパターン化した
後、固相結晶化を行うことを特徴とする結晶性シリコン
膜の製造方法に関する。
Si膜)をあらかじめ規則的パターンにパターン化した
後、固相結晶化を行うことを特徴とする結晶性シリコン
膜の製造方法に関する。
第2の本発明は、絶縁基板上の非晶質シリコン膜(a−
Si膜)をあらかじめ島状化した後。
Si膜)をあらかじめ島状化した後。
固相結晶化を行うことを特徴とする結晶性シリコン膜の
製造方法に関する。
製造方法に関する。
第3の本発明は、a−Si膜中に生成する結晶核が島状
領域に1個または少数個にその数が制御された数だけ存
在するように前記島状領域の大きさを決定することを特
徴とする結晶性シリコン膜の製造方法に関する。
領域に1個または少数個にその数が制御された数だけ存
在するように前記島状領域の大きさを決定することを特
徴とする結晶性シリコン膜の製造方法に関する。
第4の本発明は、絶縁基板上のa−Si膜を作製しよう
とする半導体素子のパターンと一致するパターンを用い
て島状化した後、固相結晶化を行うことを特徴とする結
晶性シリコン半導体の製造方法に関する。
とする半導体素子のパターンと一致するパターンを用い
て島状化した後、固相結晶化を行うことを特徴とする結
晶性シリコン半導体の製造方法に関する。
第5の本発明は、絶縁基板とその上に規則的パターン状
に設けられた結晶性シリコンよりなる結晶性シリコン半
導体において、特定方向に結晶粒界が少ないことを特徴
とする結晶性シリコン半導体に関する 第6の本発明は、II!縁基板基板の上に島状に設けら
れた結晶性シリコンよりなる結晶性シリコン半導体にお
いて、島内のシリコン結晶の数が1個又は少数個の制御
された数であることを特徴とする結晶性シリコン半導体
に関する。
に設けられた結晶性シリコンよりなる結晶性シリコン半
導体において、特定方向に結晶粒界が少ないことを特徴
とする結晶性シリコン半導体に関する 第6の本発明は、II!縁基板基板の上に島状に設けら
れた結晶性シリコンよりなる結晶性シリコン半導体にお
いて、島内のシリコン結晶の数が1個又は少数個の制御
された数であることを特徴とする結晶性シリコン半導体
に関する。
非晶質Siの固相結晶化によって生成する結晶粒を模式
的に第1図(a)に示す。
的に第1図(a)に示す。
結晶粒3は、結晶核lから双晶筒2に沿って結晶成長し
てできあがるや そこで、本発明のものと従来のものを第2図(a)、(
b)に模式的に示した。
てできあがるや そこで、本発明のものと従来のものを第2図(a)、(
b)に模式的に示した。
第2図(a)は従来の固相結晶化によるものであり、結
晶核1からの結晶成長方向がランダムであるため、結晶
粒3同志の成長がぶつかって阻害される。結果的に複雑
に入り組んだ結晶粒界が存在する。
晶核1からの結晶成長方向がランダムであるため、結晶
粒3同志の成長がぶつかって阻害される。結果的に複雑
に入り組んだ結晶粒界が存在する。
第2図(b)は本発明の固相結晶化方法によるものであ
る。非晶質Si膜があらかじめ島状化されているため、
島状非晶質Si領域4以外からの成長結晶の侵入がなく
、結果として粒径が大きくなり粒界が減少する。
る。非晶質Si膜があらかじめ島状化されているため、
島状非晶質Si領域4以外からの成長結晶の侵入がなく
、結果として粒径が大きくなり粒界が減少する。
このように、本発明の目的を達成するための技術的ポイ
ントとしては、つぎのようなものがある。
ントとしては、つぎのようなものがある。
(1)非晶質Si膜中に生成する結晶核1の密度を制御
すること。
すること。
(2)結晶核lの密度や結晶成長距離に対して規則的パ
ターン状または島状パターンサイズが適正化されている
こと。
ターン状または島状パターンサイズが適正化されている
こと。
前記(1)は、いわば本発明の基本的事項であり、すな
わちa−Siの固相結晶化によってSi島を形成するた
めにもっとも重要な点であり、特に単結晶Si島を得る
ためには、固相結晶化においてa−Si中に生成する結
晶核が島内に1つだけ存在するように島領域の大きさや
、a−Siの形成方式、形成条件あるいは固相結晶化条
件(例えば温度)等の条件を適正範囲に設定することで
ある。
わちa−Siの固相結晶化によってSi島を形成するた
めにもっとも重要な点であり、特に単結晶Si島を得る
ためには、固相結晶化においてa−Si中に生成する結
晶核が島内に1つだけ存在するように島領域の大きさや
、a−Siの形成方式、形成条件あるいは固相結晶化条
件(例えば温度)等の条件を適正範囲に設定することで
ある。
a−Si膜については、非結晶性が高い程、又結晶化に
おいては1例えばその温度が低い程。
おいては1例えばその温度が低い程。
共に生成する結晶核の数は減少する。そこで、例えば非
晶質Si膜の形成方式にLP−CVD法を用いた場合、
製膜温度を低くしたり、製膜速度を高くすることで固相
結晶化によって生成する結晶核の密度を低下させること
ができる。
晶質Si膜の形成方式にLP−CVD法を用いた場合、
製膜温度を低くしたり、製膜速度を高くすることで固相
結晶化によって生成する結晶核の密度を低下させること
ができる。
規則的パターンあるいは島状パターンの大きさ、形状等
はフォトマスクのパターンサイズを変えることで簡単に
制御しうる。
はフォトマスクのパターンサイズを変えることで簡単に
制御しうる。
パターンサイズは希望する結晶粒界の方向や島領域の大
きさによって決るが、ストライプ状パターンの巾や島領
域の大きさはa−Si中に生成する結晶核の生成数をも
とにして求めることができる。
きさによって決るが、ストライプ状パターンの巾や島領
域の大きさはa−Si中に生成する結晶核の生成数をも
とにして求めることができる。
第4図(a)(平面図)、(b)(断面図)に示すよう
に、パターンをストライプ状のものにした場合には5そ
のストライプ巾を結晶粒と同程度かそれに近い巾に設定
することによりストライプに垂直な方向の結晶成長がお
さえられ、ストライプ方向に結晶成長がおこるので結晶
粒界はストライプ方向にそろい、この方向の移動度が向
上する。
に、パターンをストライプ状のものにした場合には5そ
のストライプ巾を結晶粒と同程度かそれに近い巾に設定
することによりストライプに垂直な方向の結晶成長がお
さえられ、ストライプ方向に結晶成長がおこるので結晶
粒界はストライプ方向にそろい、この方向の移動度が向
上する。
実施例1
第3図に実施例の構成を示す。
石英基板10上にLP−CVD法で非晶質Si膜11を
形成する。LP−CVD法による製膜条件はS i2H
&150secm、圧力0.2torr、温度500℃
、膜厚1000入である。
形成する。LP−CVD法による製膜条件はS i2H
&150secm、圧力0.2torr、温度500℃
、膜厚1000入である。
この非晶質S1膜11をフォトリンパターニングし、領
域11−a、領域11−bを形成する。領域11−aは
、従来例として非晶質Siを島状化しない場合のもので
あり、領域11−bは本発明の島状化非晶質Siである
。領域11−bの島領域はサイズ10μ如口である。
域11−a、領域11−bを形成する。領域11−aは
、従来例として非晶質Siを島状化しない場合のもので
あり、領域11−bは本発明の島状化非晶質Siである
。領域11−bの島領域はサイズ10μ如口である。
この後、N2雰囲気中で600℃、20時間の7ニール
を行ない、さらに1020℃、2時間のア二一ルをして
、面相結晶化させる。
を行ない、さらに1020℃、2時間のア二一ルをして
、面相結晶化させる。
第1表はこのようにして得た固相結晶化Si膜の領域1
1−a、 11−bについて、粒界エツチングを行ない
SEMを用いてlOμm口の面積に存在する結晶粒の数
を比較ll!察したものである。
1−a、 11−bについて、粒界エツチングを行ない
SEMを用いてlOμm口の面積に存在する結晶粒の数
を比較ll!察したものである。
第1表から明らかなように10μ1口内の結晶粒が領域
11−bの場合、領域11−aと比較して大幅に減少し
ており粒界が大幅に拡大していることが判る。
11−bの場合、領域11−aと比較して大幅に減少し
ており粒界が大幅に拡大していることが判る。
以上説明したように本発明によって従来よりもさらに粒
径の大きなP oiy−S i膜が得られた。
径の大きなP oiy−S i膜が得られた。
なお、この条件で島状パターン面積をさらに小さくすれ
ば、島状単結晶の作製が可能である。
ば、島状単結晶の作製が可能である。
本発明を半導体素子の作製に利用する場合には、島状パ
ターンと素子の位置が一致するようにマスク設計すれば
良い。
ターンと素子の位置が一致するようにマスク設計すれば
良い。
実施例2
アニールの条件のみをN2雰囲気中560℃で50時間
、ついで1100℃で2時間とした以外は実施例1の方
法を繰り返した。
、ついで1100℃で2時間とした以外は実施例1の方
法を繰り返した。
このようにして得られたSi島をSEMで観察した結果
、粒界が存在せず単一結晶によって形成されていること
が判った。これに対して、島状化サイズだけを10μI
10として実施例2を繰り返したものは、SEM観祭の
結果Si島内には粒界が認められ10〜20個の結晶粒
によって構成されていることが判った。
、粒界が存在せず単一結晶によって形成されていること
が判った。これに対して、島状化サイズだけを10μI
10として実施例2を繰り返したものは、SEM観祭の
結果Si島内には粒界が認められ10〜20個の結晶粒
によって構成されていることが判った。
実施例3
石英基板上にLPCVD法またはシリコンイオン注入法
によりa−Si膜を形成する。このときシランガスを用
いると製膜温度540℃以上では結晶相が混じっている
ためそれ以下の温度で製膜する。
によりa−Si膜を形成する。このときシランガスを用
いると製膜温度540℃以上では結晶相が混じっている
ためそれ以下の温度で製膜する。
このa−Si膜を第4図に示すようにフォトリソによっ
てストライプ状にバターニングする。
てストライプ状にバターニングする。
このとき伝導方向をストライプ方向に選びストライプの
幅は結晶粒径程度かそれ以下にする。
幅は結晶粒径程度かそれ以下にする。
このa−Siを熱アニールにより固相結晶化させる。ア
ニール温度は500〜600℃で10〜100時間で粒
径2〜3μmのPo1y−Siが得られる。その結果ス
トライプ方向に粒界がそろったPo1y−Si膜となる
。
ニール温度は500〜600℃で10〜100時間で粒
径2〜3μmのPo1y−Siが得られる。その結果ス
トライプ方向に粒界がそろったPo1y−Si膜となる
。
(1)簡単な方法により単結晶シリコン膜または従来よ
り粒径の大きいP oly−S i膜を得ることができ
た。
り粒径の大きいP oly−S i膜を得ることができ
た。
(2)本発明により結晶粒界の方向がそろったPo1y
−Si膜を形成でき、その結果、この方向の移動度を向
上させることができた。
−Si膜を形成でき、その結果、この方向の移動度を向
上させることができた。
(3)本発明の半導体は、各半導体素子中のシリコン結
晶数が1個または少数に制御できるため、半導体として
の性能を大巾に向上することができた。
晶数が1個または少数に制御できるため、半導体として
の性能を大巾に向上することができた。
第1図は、a−3jの固相結晶化によって生成する結晶
粒を模式的に示したものであり、第2図(a)は従来法
による固相結晶化の様子を、第2図(b)は本発明方法
による固相結晶化の様子を示す。第3.図は、実施例1
における本発明と従来例の構成を示す。第4図(a)は
本発明のストライプ状パターンをもつ結晶性シリコン半
導体の平面図、(b)はその断面図である。 1・・・結晶核 2・・・双晶面 3・・・結晶粒 4・・・島状非晶質Si領域5・
・・結晶粒界 10・・・基板 11・・・非晶質Si膜
粒を模式的に示したものであり、第2図(a)は従来法
による固相結晶化の様子を、第2図(b)は本発明方法
による固相結晶化の様子を示す。第3.図は、実施例1
における本発明と従来例の構成を示す。第4図(a)は
本発明のストライプ状パターンをもつ結晶性シリコン半
導体の平面図、(b)はその断面図である。 1・・・結晶核 2・・・双晶面 3・・・結晶粒 4・・・島状非晶質Si領域5・
・・結晶粒界 10・・・基板 11・・・非晶質Si膜
Claims (1)
- 【特許請求の範囲】 1、絶縁基板上の非晶質シリコン膜(a−Si膜)をあ
らかじめ規則的パターンにパターン化した後、固相結晶
化を行うことを特徴とする結晶性シリコン膜の製造方法
。 2、絶縁基板上の非晶質シリコン膜(a−Si膜)をあ
らかじめ島状化した後、固相結晶化を行うことを特徴と
する結晶性シリコン膜の製造方法。 3、a−Si膜中に生成する結晶核が島状領域に1個ま
たは少数個にその数が制御された数だけ存在するように
請求項2の島状領域の大きさを決定することを特徴とす
る結晶性シリコン膜の製造方法。 4、絶縁基板上のa−Si膜を作製しようとする半導体
素子のパターンと一致するパターンを用いて島状化した
後、固相結晶化を行うことを特徴とする結晶性シリコン
半導体の製造方法。 5、絶縁基板とその上に規則的パターン状に設けられた
結晶性シリコンよりなる結晶性シリコン半導体において
、特定方向に結晶粒界が少ないことを特徴とする結晶性
シリコン半導体。 6、絶縁基板とその上に島状に設けられた結晶性シリコ
ンよりなる結晶性シリコン半導体において、島内のシリ
コン結晶の数が1個又は少数個の制御された数であるこ
とを特徴とする結晶性シリコン半導体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19207290A JPH03290924A (ja) | 1990-03-22 | 1990-07-20 | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7253490 | 1990-03-22 | ||
JP2-72534 | 1990-03-22 | ||
JP19207290A JPH03290924A (ja) | 1990-03-22 | 1990-07-20 | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03290924A true JPH03290924A (ja) | 1991-12-20 |
Family
ID=26413668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19207290A Pending JPH03290924A (ja) | 1990-03-22 | 1990-07-20 | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03290924A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292720A (ja) * | 1990-04-10 | 1991-12-24 | Canon Inc | 固相結晶成長法 |
US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体tft、およびtft基板 |
WO1999031719A1 (fr) * | 1997-12-17 | 1999-06-24 | Matsushita Electric Industrial Co., Ltd. | Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication |
US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
JP2003086505A (ja) * | 2000-08-25 | 2003-03-20 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造装置 |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
JP2005354087A (ja) * | 2000-08-25 | 2005-12-22 | Sharp Corp | 半導体装置の製造方法及び半導体製造装置 |
JP2013128107A (ja) * | 2011-12-19 | 2013-06-27 | Palo Alto Research Center Inc | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ(tft) |
-
1990
- 1990-07-20 JP JP19207290A patent/JPH03290924A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03292720A (ja) * | 1990-04-10 | 1991-12-24 | Canon Inc | 固相結晶成長法 |
US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
US5821562A (en) * | 1993-12-20 | 1998-10-13 | Sharp Kabushiki Kaisha | Semiconductor device formed within asymetrically-shaped seed crystal region |
US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体tft、およびtft基板 |
WO1999031719A1 (fr) * | 1997-12-17 | 1999-06-24 | Matsushita Electric Industrial Co., Ltd. | Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication |
US6528397B1 (en) | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
US6806498B2 (en) | 1997-12-17 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same |
JP2003086505A (ja) * | 2000-08-25 | 2003-03-20 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造装置 |
JP2005354087A (ja) * | 2000-08-25 | 2005-12-22 | Sharp Corp | 半導体装置の製造方法及び半導体製造装置 |
JP4723926B2 (ja) * | 2000-08-25 | 2011-07-13 | シャープ株式会社 | 半導体装置の製造方法 |
JP2013128107A (ja) * | 2011-12-19 | 2013-06-27 | Palo Alto Research Center Inc | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ(tft) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0472970B1 (en) | Process for growing crystalline thin film | |
JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
JPH08264440A (ja) | 半導体基材の製造方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
JPH0329316A (ja) | 半導体薄膜の形成方法 | |
JP2695466B2 (ja) | 結晶成長方法 | |
JPH04298020A (ja) | シリコン薄膜結晶の製造方法 | |
JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
JP2638869B2 (ja) | 半導体素子の製造方法 | |
JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
JPH02191321A (ja) | 結晶の形成方法 | |
JP2875493B2 (ja) | 薄膜多結晶半導体の製造方法 | |
JP2737152B2 (ja) | Soi形成方法 | |
JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
JP2603351B2 (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
JPH0311618A (ja) | 半導体の製造法 | |
JPH03120715A (ja) | 結晶成長方法および結晶物品 | |
JP3208201B2 (ja) | 多結晶半導体薄膜の製造方法 | |
CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed | |
JPH02143414A (ja) | 単結晶膜の形成方法 | |
JPH0451514A (ja) | 半導体装置の製造方法 | |
JPH01132117A (ja) | 結晶の成長方法 | |
JPH059089A (ja) | 結晶の成長方法 |