JP2013128107A - ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） - Google Patents
ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） Download PDFInfo
- Publication number
- JP2013128107A JP2013128107A JP2012262973A JP2012262973A JP2013128107A JP 2013128107 A JP2013128107 A JP 2013128107A JP 2012262973 A JP2012262973 A JP 2012262973A JP 2012262973 A JP2012262973 A JP 2012262973A JP 2013128107 A JP2013128107 A JP 2013128107A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- island
- sample
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000002425 crystallisation Methods 0.000 title claims abstract description 18
- 230000008025 crystallization Effects 0.000 title claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000003054 catalyst Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 46
- 239000010931 gold Substances 0.000 description 46
- 229910052737 gold Inorganic materials 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 44
- 238000005516 engineering process Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02653—Vapour-liquid-solid growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Abstract
【課題】単結晶の島を有する大面積アレイを形成する。
【解決手段】サンプルの基板１０の上に薄い金属膜を堆積させるステップと、薄い金属を膜パターン化することにより、基板の上に金属島を設けるステップと、サンプルをアニール処理して、金属島の水分を取り除き、金属小滴１２ｂを金属島から形成するステップと、を含むことができる方法を提供する。この方法はまた、金属小滴を触媒として用いて、基板の上でナノワイヤ１４を成長させるステップと、サンプルの上に半導体材料の薄膜を堆積させるステップと、サンプルをアニール処理して、横方向への結晶化を可能にして、結晶粒を形成するステップと、結晶粒をパターン化して、結晶島１６Ｂを設けるステップと、を含むこともできる。この結晶島を用いて、電子デバイスを加工することができる。
【選択図】図１０Ａ
【解決手段】サンプルの基板１０の上に薄い金属膜を堆積させるステップと、薄い金属を膜パターン化することにより、基板の上に金属島を設けるステップと、サンプルをアニール処理して、金属島の水分を取り除き、金属小滴１２ｂを金属島から形成するステップと、を含むことができる方法を提供する。この方法はまた、金属小滴を触媒として用いて、基板の上でナノワイヤ１４を成長させるステップと、サンプルの上に半導体材料の薄膜を堆積させるステップと、サンプルをアニール処理して、横方向への結晶化を可能にして、結晶粒を形成するステップと、結晶粒をパターン化して、結晶島１６Ｂを設けるステップと、を含むこともできる。この結晶島を用いて、電子デバイスを加工することができる。
【選択図】図１０Ａ
Description
本明細書に開示される技術は、半導体製造の分野に関し、より詳細には、半導体の構成要素及び半導体デバイスの作成において、ナノワイヤの成長及び横方向への結晶化を使用する種々の技術に関する。
大面積の多結晶薄膜トランジスタ（ＴＦＴ）は、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、集中制御電子機器を有するディスプレイ、次世代の医療用画像デバイス、及びその他の様々な種類の高性能アレイ電子デバイス等の高性能バックプレーンに用いられている。大面積の多結晶ＴＦＴは通常、低温ポリシリコン（ＬＴＰＳ）製造におけるレーザによる再結晶化により加工される。このＬＴＰＳ製造により、約１００ｃｍ２／Ｖ−ｓの移動度を有する高性能のＴＦＴを加工できるが、一方でＬＴＰＳ製造により、著しい閾値電圧の不均一性が生じる。
現状のＬＴＰＳ製造に関しては数多くの問題や短所があり、その中でも、このような製造にレーザツールを用いることが、加工上の問題につながると広く考えられている。さらに懸念されることは、各デバイスの結晶粒の数が少なく、且つその数が大きく変動するため、そのような製造法から得られる多結晶構造体では、一般に上記の示したような閾値電圧の不均一性が生じ、その他の性能も大きく変動してしまうことである。
近年、単結晶の島を含んだ大面積のデバイスを製造する様々な試みが行われてきているが、実用化に成功した例はない。例えば、現在開発中の技術のうちのいくつかのものでは、サブミクロン単位のサイズのシード層の製造をしなければならず、大面積をリソグラフィ処理するには、このサイズでは小さすぎるという課題を抱えている。実際問題、所定の位置に配置される単結晶の島を有する、大面積アレイを加工するための、容易に実行できる製造方法は、現時点において存在しない。
したがって、特に単結晶ＴＦＴに関して、半導体の構成要素及び半導体デバイスの製造法を改良することが依然として必要となる。
ＴＦＴ等の単結晶シリコンの構成要素は、多結晶シリコンの構成要素よりも、著しく高い性能を有する傾向がある。実際に単結晶からこれらのシリコン構成要素を製造することにより、数多くの種類のシリコン構成要素の性能に対する種々の問題は容易に解決することが可能である。
開示される技術のある実施形態では、シリコンのナノワイヤを成長させ、薄い非結晶シリコン膜を横方向に結晶化して、シリコン島を形成するために用いられる技術で、単結晶シリコンのシードを加工する。高温での横方向結晶化により、ガラス上で単結晶のシードから単結晶シリコンの島を成長させることができる。ある実施形態では、ＴＦＴ等のシリコンの構成要素において所望される特定な部分に、単結晶のシードを配置させることができる。
開示される技術のある実施形態では、ガラス等の基板の上に単結晶シリコン島を形成する方法が含まれる。例えば、単結晶のシードをシリコンのナノワイヤとして製造することができ、このシリコンのナノワイヤは、リソグラフィにより画定された触媒から成長し、次いで、非結晶のシリコンに覆われる。横方向の結晶化を用いて、所定の位置に複数の単結晶島を形成することができる。一般にバックプレーン内の多結晶シリコンのＴＦＴは、３ミクロンから１０ミクロンの全長、及び５ミクロンから２０ミクロンの幅のチャネルを含むため、単結晶島は３０ミクロン×３０ミクロンより少しでも大きくてはならず、３ミクロン×５ミクロンと同じくらい、又はさらにそれより小さくてもよい。
ある実施形態では、気相―液相―固相（ＶＬＳ）技術を用いて、ナノワイヤを成長させて、単結晶のシードを形成して、薄膜を横方向に結晶化する。ナノワイヤを成長させるための、小さな金のナノ粒子等の触媒をパターン化することで、単結晶のシードからの薄膜の横方向結晶化は行われる。触媒のサイズは、約２０ナノメートルから３００ナノメートルでよい。そのように小さなサイズを、大面積のリソグラフィによりパターン化することは一般に不可能である。
図１は、ＴＦＴ等のシリコンデバイスの製造における使用に好適な、単結晶シリコン島を加工する方法の、第１の実施例のフローチャートである。ステップ１０２で、金の薄膜を基板の上に堆積させる。この金膜の厚さは、例えば、約５ナノメートルでよい。例えば、従来のスパッタリング技術又は蒸着技術により、金膜を基板の上に堆積させることができる。但し、図１に示された実施例では、金の薄膜を指定しているが、実際には、例えば、銅やニッケル等のその他の全ての好適な金属を薄膜として用いてもよい。
ステップ１０４で、金の薄膜をパターン化して、最小サイズの金の島を形成し、この金の島を、ＴＦＴ等のシリコンのデバイス又はシリコンの構成要素を形成するために、それぞれ所望の位置の近く（例えば、数ミクロン以内）に配置させる。例えば、標準的な大面積のリソグラフィ技術により、金の薄膜をパターン化することができる。形成された金の島は、１２ミクロンの加工寸法をそれぞれ有し、これらの寸法は標準的な、通常、大面積のリソグラフィ技術により加工できる最小サイズである。
ステップ１０６で、サンプルをアニール処理して、金から水分を取り除き、これにより触媒の小滴が形成され、この触媒の小滴は、その面積が元の膜より１桁小さく、ナノワイヤ成長のための触媒として使用するのに好適である。例えば、これらの触媒の小滴の直径は、２００ナノメートル以下でよい。ある実施形態では、金の小滴に代わりに、又は金の小滴に追加して、例えば、銅やニッケル等の別の金属をナノワイヤの触媒として用いることができる。
ステップ１０８で示されるように、ステップ１０６で水分を取り除かれなかった全ての金を、随意的に光エッチング処理を行って、取り除くことができる。
ステップ１１０で、単一結晶シリコンのナノワイヤを、気相―液相―固相（ＶＬＳ）技術、又は気相―固相―固相（ＶＳＳ）技術を用いて、化学蒸着（ＣＶＤ）反応器内で成長させる。単一のナノワイヤの成長は一般に、４００℃から４５０℃でシラン（ＳｉＨ４）又はＳｉＣｌ４を用いて行われる。このナノワイヤは、単結晶の構造体を成長させるために十分な高さに成長するだけでよい。ある実施形態では、各ナノワイヤの直径は約２００ナノメートル以下となる。一般にナノワイヤは、ゲルマニウム、いくつかのＩＩＩ−Ｖ族半導体、及び種々の酸化物のうちのどれからでも生成することができる。上記の材料の代わりに、又はそれらに加えて、ナノワイヤとして触媒から成長可能な、その他の材料を用いることもできる。
ナノワイヤが成長した後、シリコン島の形成の前、又は後のどちらでも、エッチングにより、残った金の触媒を随意的に取り除くことができる。
ステップ１１２で、非結晶シリコンの薄膜をサンプル上に堆積させる。この堆積はＰＥＣＶＤ、スパッタリング技術、又は蒸着技術等の数多くの一般的な技術うちのどれによっても実現することができる。ＰＥＣＶＤで堆積された非結晶シリコンを用いた場合、結晶化に関する熱サイクルの一部で、薄膜の脱水素が行われ、これにより一般的に温度の上昇が遅くなる。ある実施形態では、基板の上に堆積した非結晶シリコンの薄膜の厚さは約１００ナノメートルである。
横方向の結晶化を行う前に、ステップ１１４で、随意的にシリコン酸化物の保護膜又はその他の種類の好適な保護膜をサンプル上に堆積させることができる。
ステップ１１６で、サンプルをアニール処理して、単結晶のシードから横方向への結晶化を可能にする。ある実施形態では、非結晶シリコンの結晶化により数ミクロンのサイズの単結晶の粒子が生成される。ある実施形態では、単結晶のシードと対応する島の材料が異なる、異質の横方向結晶化を行うことができる。
ある実施形態では、結晶化の温度は約５００℃である。ステップ１１６では、数多くのパラメータを全て用いて、横方向結晶化を最適化することができる。これらのパラメータには、アニール処理の温度及び時間、温度勾配の使用、及びアニール処理が行われる雰囲気は、真空雰囲気か、又は水素雰囲気か、あるいはその他の雰囲気か、が含まれ得るがこれらには限定しない。
ステップ１１８で、リソグラフィにより、複数の選択されたサイズ及び位置の単結晶島を全てパターン化する。ステップ１２０で、必要のないシリコン材料及びナノワイヤのシードを取り除くことができる。
ステップ１２２で、ステップ１１８で生成された結晶島の上で、ＴＦＴ等のシリコン構成要素又はシリコンデバイスを加工することができる。この加工ステップは、従来のシリコンデバイス製造技術により行うことができる。確かに、事実上この単結晶島の上で全てのシリコンデバイス又はシリコン構成要素を加工することができる。このようなデバイス及び構成要素には、ダイオード、光ダイオード、ランダムアクセスメモリ（ＲＡＭ）、及び浮遊ゲートトランジスタが含まれ得るがこれらに限定しない。ある実施形態では、完成した回路を単結晶島の上に作成することができる。
シリコン以外の材料、及びシリコン以外のナノワイヤシードを用いて、この結晶島を生成することができる。例えば、ナノワイヤとその島は、ナノワイヤとして成長し、結晶化して島になることができる、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、その他のＩＩＩ−Ｖ族半導体、又はその他の半導体を含むことができる。さらに、そのナノワイヤが単結晶島の材料の成長のためのシードとして機能すれば、ナノワイヤ材料は結晶島と異なってもよい。シリコン以外の材料を用いることにより、最適化した電子デバイスを提供することができる。例えば、ＧａＮを用いて、スペクトルの青、緑、及びＵＶ領域の発光ダイオードを製造することができ、これらはシリコンを用いて製造することは不可能である。
図２は、開示される技術のある実施形態による、ＴＦＴ等のシリコンデバイスの製造に用いるのに好適な、単結晶シリコン島を加工する方法２００の第２の実施例のフローチャートである。ステップ２０２で、１００ナノメートル等の非結晶シリコンの薄膜を基板の上に堆積させる。この堆積は、ＰＥＣＶＤ技術、スパッタリング技術、又は蒸着技術等の数多くの一般的な技術うちのどれによっても実現することができる。
ステップ２０４で、金の薄膜を基板の上に堆積させる。ステップ２０６で、金の薄膜をパターン化して、最小サイズの金の島を形成し、この金の島をシリコンのデバイス又はシリコンの構成要素を形成するための、それぞれの所望の位置の近くに配置させる。ステップ２０８で、基板アニール処理して、金から水分を取り除き、これにより触媒の小滴が形成される。図２のステップ２０４〜ステップ２０８は、それぞれ図１のステップ１０２〜ステップ１０６とほとんど同じである。
ステップ２１０で、ステップ２０８で水分を取り除かれなかった全ての金を、随意的に光エッチング処理を行って取り除くことができる。
ステップ２１２で、単一のシリコンのナノワイヤを気相−液相−固相（ＶＬＳ）技術を用いて、ＣＶＤ反応器内で成長させる。このステップ２１２は、図１のステップ１１０とほとんど同じである。ステップ２１４で、シリコン酸化物の保護膜又はその他の種類の好適な保護膜を随意的にサンプルの上に堆積させることができる。
ナノワイヤが成長した後、シリコン島を形成する前、又は後のどちらでも、残った金の触媒を、エッチングにより、随意的に取り除くことができる。
ステップ２１６で、サンプルをアニール処理して、単結晶シードからの横方向への結晶化を可能にする。ステップ２１８で、数ある単結晶島を全てパターン化する。ステップ２２０で、必要のないシリコン材料及びナノワイヤのシードを取り除くことができる。ステップ２２２で、結晶島の上にシリコン構成要素又はシリコンデバイスを加工することができる。図２のこれらのステップ２１６〜ステップ２２２は、それぞれ図１のステップ１１６〜ステップ１２２とほとんど同じである。
図３は、開示される技術のある実施形態による、ＴＦＴ等のシリコンデバイスの製造に用いるのに好適な、単結晶シリコン島を加工する方法３００の第３の実施例のフローチャートである。
ステップ３０２で、金の薄膜を基板の上に堆積させる。ステップ３０４で、金の薄膜をパターン化して、最小サイズの金の島を形成し、この金の島をシリコンのデバイス又はシリコンの構成要素を形成するための、それぞれ所望の位置の近くに配置させる。ステップ３０６で、基板アニール処理して、金から水分を取り除き、これにより触媒の小滴が生成される。図３のステップ３０２〜ステップ３０６は、それぞれ図１のステップ１０２〜ステップ１０６とほとんど同じである。
ステップ３０８で、ステップ３０６で水分を取り除かれなかった全ての金を、随意的に光エッチング処理を行って取り除くことができる。
ステップ３１０で、単一のシリコンのナノワイヤを気相−液相−固相（ＶＬＳ）技術を用いて、ＣＶＤ反応器内で成長させる。このステップ３１０は、図１のステップ１１０とほとんど同じである。ステップ３１４で、サンプル上にシリコン酸化物の保護膜又はその他の種類の好適な保護膜を随意的に堆積させることができる。
ナノワイヤが成長した後、残った金の触媒は、エッチングにより、シリコン島を形成する前、又は後のどちらでも随意的に取り除くことができる。
ステップ３１２で、１００ナノメートル等の非結晶シリコンの薄膜をサンプルの上に堆積させる。この堆積は、ＰＥＣＶＤ技術、スパッタリング技術、又は蒸着技術等の数多くの一般的な技術うちのどれによっても実現することができる。
ステップ３１６で、数ある単結晶島を全てパターン化する。この図３のステップ３１６は、図１のステップ１１８とほとんど同じである。ステップ３１８で、サンプルをアニール処理して、単結晶シードから横方向への結晶化を可能にする。この図３のステップ３１８は、図１のステップ１１６とほとんど同じである。なお、横方向への結晶化を可能にする前に（ステップ３１８で）、非結晶シリコン膜をパターン化（ステップ３１６で）することで、不均質に結晶化が行われることを抑えることができることは言うまでもない。
ステップ３２０で、必要のないシリコン材料及びナノワイヤのシードを取り除くことができる。ステップ３２２で、結晶島の上にシリコン構成要素又はシリコンデバイスを加工することができる。図３のこれらのステップ３２０〜ステップ３２２は、それぞれ図１のステップ１２０〜ステップ１２２とほとんど同じである。
図４は、開示される技術のある実施形態による、その上に金の薄膜が堆積した基板の断面図である。図４に示されたサンプルは、例えば、図１のステップ１０２で形成されるサンプルに対応する。但し、この実施例では、金の薄膜が指定されているが、実際には、例えば、銅やニッケル等のその他の全ての好適な金属を薄膜として用いることができる。
図５Ａは、開示される技術のある実施形態による、図４に示された基板１０の上の金膜１２をパターン化して形成した、基板１０の上の金の島１２ａの断面図である。図５は、基板１０の上の金の島１２ａの上面図である。図５Ａ及び図５Ｂに示されるサンプルは、例えば、図１のステップ１０４で形成されるサンプルに対応する。
図６Ａは、開示される技術のある実施形態による、図５Ａに示された基板１０をアニール処理し、金の島１２ａの水分を蒸発させて形成した、基板１０の上の金の小滴１２ｂの断面図である。図６Ｂは、基板１０の上の金の小滴１２ｂの上面図である。図６Ａ及び図６Ｂに示されるサンプルは、例えば、図１のステップ１０６で形成されるサンプルに対応する。
図７Ａは、開示される技術のある実施形態による、基板１０の上で成長したナノワイヤ１４の断面図である。図７Ｂは、基板１０の上の金の小滴１２ｂの上面図である。図７Ａ及び図７Ｂに示されるサンプルは、例えば、図１のステップ１１０で形成されるサンプルに対応する。上記の通り、これらのナノワイヤは、ゲルマニウム、いくつかのＩＩＩ−Ｖ族半導体、及び種々の酸化物のうちのどれからでも形成することができる。上記の材料の代わりに、又はそれらに加えて、ナノワイヤとして触媒から成長可能な、その他の材料を用いることもできる。
図８は、開示される技術のある実施形態による、基板１０の上に堆積した非結晶シリコン１６の薄膜の断面図である。図８に示されるサンプルは、例えば、図１のステップ１１２で形成されるサンプルに対応する。図面を参照するとすぐに分かるが、この非結晶シリコン１６も、基板１０の上の金の小滴１２ｂ及びナノワイヤ１４を覆う。
図９Ａは、開示される技術のある実施形態による、基板１０の上の非結晶シリコン１６内のシリコン結晶粒１６Ａ、金の小滴１２ｂ、及びナノワイヤ１４から成る構成の断面図である。図９Ｂは、基板１０の上の非結晶シリコン１６内のシリコン結晶粒１６Ａの上面図である。図９Ａ及び図９Ｂに示されるサンプルは、例えば図１のステップ１１６で生成されるサンプルに対応する。
図１０Ａは、開示される技術のある実施形態による、基板１０上の不必要なシリコン１６及びシリコン結晶粒１６Ａを取り除いて形成した、結晶島１６Ｂの断面図である。図１０Ｂは、基板１０の上の完成した結晶島１６Ｂの上面図である。図１０Ａ及び図１０Ｂで示されるサンプルは、例えば図１ステップ１１８で形成されるサンプルに対応する。
Claims (4)
- 薄い金属膜をサンプルの基板の上に堆積させるステップと、
前記基板の上の前記薄い金属膜をパターン化することにより、金属島を前記基板の上に設けるステップと、
前記サンプルをアニール処理して、前記金属島から水分を取り除き、前記金属島から金属小滴を形成するステップと、
前記金属小滴を触媒として用いて、前記基板の上に第１の半導体材料を含むナノワイヤを成長させるステップと、
前記サンプル上に第２の半導体材料の薄膜を堆積させるステップと、
前記サンプルをアニール処理して、横方向への結晶化を可能にして、結晶粒を形成するステップと、
前記結晶粒をパターン化して、結晶島を設けるステップと、
前記結晶島を用いて電子デバイスを加工するステップと、を含む方法。 - 光エッチング処理を行って、水分を取り除かれなかった前記金属島の部分を全て取り除くステップをさらに含む請求項１に記載の方法。
- 前記第２の半導体材料の前記薄膜を、前記サンプル上に堆積させる前記ステップの後に、シリコン酸化物の保護膜を、サンプルの上に堆積させるステップをさらに含む請求項１に記載の方法。
- 前記結晶粒をパターン化する前記ステップの後に、不必要なシリコンを取り除くステップをさらに含む請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/330,516 | 2011-12-19 | ||
| US13/330,516 US8673750B2 (en) | 2011-12-19 | 2011-12-19 | Single crystal silicon TFTs made by lateral crystallization from a nanowire seed |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013128107A true JP2013128107A (ja) | 2013-06-27 |
Family
ID=48610528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012262973A Pending JP2013128107A (ja) | 2011-12-19 | 2012-11-30 | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8673750B2 (ja) |
| JP (1) | JP2013128107A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8894419B1 (en) * | 2012-08-14 | 2014-11-25 | Bby Solutions, Inc. | Magnetically connected universal computer power adapter |
| US9463440B2 (en) * | 2013-09-16 | 2016-10-11 | The Board Of Trustees Of The University Of Alabama | Oxide-based nanostructures and methods for their fabrication and use |
| US10312081B2 (en) | 2016-07-15 | 2019-06-04 | University Of Kentucky Research Foundation | Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth |
| WO2019182261A1 (ko) * | 2018-03-23 | 2019-09-26 | 홍잉 | 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285754A (ja) * | 1985-06-13 | 1986-12-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03290924A (ja) * | 1990-03-22 | 1991-12-20 | Ricoh Co Ltd | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
| JP2001127301A (ja) * | 1999-10-27 | 2001-05-11 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
| JP2008053730A (ja) * | 2006-08-25 | 2008-03-06 | General Electric Co <Ge> | 単一コンフォーマル接合のナノワイヤ光起電力装置 |
| WO2008072479A1 (ja) * | 2006-12-13 | 2008-06-19 | Panasonic Corporation | ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法 |
| JP2008243843A (ja) * | 2007-03-23 | 2008-10-09 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 |
| JP2011219355A (ja) * | 2010-04-02 | 2011-11-04 | Samsung Electronics Co Ltd | 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110189510A1 (en) * | 2010-01-29 | 2011-08-04 | Illuminex Corporation | Nano-Composite Anode for High Capacity Batteries and Methods of Forming Same |
-
2011
- 2011-12-19 US US13/330,516 patent/US8673750B2/en not_active Expired - Fee Related
-
2012
- 2012-11-30 JP JP2012262973A patent/JP2013128107A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285754A (ja) * | 1985-06-13 | 1986-12-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03290924A (ja) * | 1990-03-22 | 1991-12-20 | Ricoh Co Ltd | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
| JP2001127301A (ja) * | 1999-10-27 | 2001-05-11 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2001345451A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法 |
| JP2008053730A (ja) * | 2006-08-25 | 2008-03-06 | General Electric Co <Ge> | 単一コンフォーマル接合のナノワイヤ光起電力装置 |
| WO2008072479A1 (ja) * | 2006-12-13 | 2008-06-19 | Panasonic Corporation | ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法 |
| JP2008243843A (ja) * | 2007-03-23 | 2008-10-09 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 |
| JP2011219355A (ja) * | 2010-04-02 | 2011-11-04 | Samsung Electronics Co Ltd | 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6016001965; Ｎｉｋｌａｓ Ｓｋｏｌｄ， Ｌｉｓａ Ｓ． Ｋａｒｌｓｓｏｎ ｅｔ ａｌ．: 'Ｇｒｏｗｔｈ ａｎｄ Ｏｐｔｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆＳｔｒａｉｎｅｄ ＧａＡｓ-ＧａｘＩｎ１-ｘＰ Ｃｏｒｅ-ＳｈｅｌｌＮａｎｏｗｉｒｅｓ' Ｎａｎｏ Ｌｅｔｔｅｒｓ Ｖｏｌ．５， Ｎｏ．１０, 20050913, ｐ．１９４３-１９４７ * |
Also Published As
| Publication number | Publication date |
|---|---|
| US8673750B2 (en) | 2014-03-18 |
| US20130157447A1 (en) | 2013-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196483B1 (en) | Carrier channel with element concentration gradient distribution and fabrication method thereof | |
| US7696022B2 (en) | Electric device having nanowires, manufacturing method thereof, and electric device assembly | |
| US7157737B2 (en) | Structures with seeded single-crystal domains | |
| KR101602997B1 (ko) | 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 | |
| KR100785020B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100437296B1 (ko) | 박막트랜지스터및그제조방법 | |
| US7195992B2 (en) | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors | |
| CN103681776B (zh) | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 | |
| JP5291055B2 (ja) | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 | |
| US8841206B2 (en) | Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer | |
| JP2013128107A (ja) | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ） | |
| JP6081689B2 (ja) | 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法 | |
| TWI527087B (zh) | 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 | |
| KR100785019B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| US7407848B2 (en) | Methods of manufacturing semiconductor thin film, electronic device and liquid crystal display device | |
| US20040224446A1 (en) | [structure of thin-film transistor and method and equipment for fabricating the structure] | |
| KR100678739B1 (ko) | 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01187873A (ja) | 半導体装置の製造方法 | |
| KR101082230B1 (ko) | 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 제조방법 | |
| JP2005203656A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| CN116926672A (zh) | 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法 | |
| KR101076544B1 (ko) | 수평 성장된 나노와이어를 포함하는 다양한 구조를 갖는 박막 트랜지스터 및 그 제조방법 | |
| Rao et al. | Aluminum-induced lateral crystallization of amorphous silicon thin films | |
| JPH01220820A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140502 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151116 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20151116 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20151218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160705 |