JPH01220820A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01220820A
JPH01220820A JP63046674A JP4667488A JPH01220820A JP H01220820 A JPH01220820 A JP H01220820A JP 63046674 A JP63046674 A JP 63046674A JP 4667488 A JP4667488 A JP 4667488A JP H01220820 A JPH01220820 A JP H01220820A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
island
crystal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63046674A
Other languages
English (en)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63046674A priority Critical patent/JPH01220820A/ja
Publication of JPH01220820A publication Critical patent/JPH01220820A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、絶縁基板上に形成される半導体装置の製造方
法に関する。
(従来の技術) 絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるいは
、単結晶シリコン薄膜を形成する方法は、So I (
Silicon On In5ulator)技術とし
て知られている0例えば、固相成長法、レーザービーム
再結晶化法などの方法がある。(参考文献応用物理 第
54巻 第12号 1274ページ、1985年)また
、固相成長法として、シリコン薄膜にシリコンイオンを
イオン注入し、その後約600°C程度の低温でアニー
ルすると結晶成長するという方法も報告されている。(
参考文献J、 Appl、 Phys、 59(7)、
I April、 2422ベ一ジ1986年) (本発明が解決しようとする課題) 前記固相成長法においては、結晶成長の種となる核か多
数存在する為に数多くの結晶粒が成長し該結晶粒のひと
つひとつは大きく成長しない、また、結晶粒かランダム
に成長する為に、結晶粒界がどこに存在するのかわから
ない、従って、このような従来の方法で得られた多結晶
シリコン膜を用いて薄膜トランジスタを作製すると電気
的特性のバラツキが大きく実用化できない0例えば、結
晶粒径の大きさか2pm程度に成長した多結晶シリコン
薄膜にチャネル長1μmの薄膜トランジスタを作製した
場合を考える。従来の方法では、これまで述べてきたよ
うに、結晶粒界かランダムに存在する為に、基板上の場
所によって、薄膜トランジスタのチャネル内に結晶粒界
が1個存在する場合と、結晶粒界かまったく存在しない
場合があり、この2つの薄膜トランジスタの電気的特性
はまったく異なる。一方、レーザービーム再結晶化法に
おいては、レーザービームのくり返し走査が必要な為に
大面積を一括して結晶成長させる事はむずかしい、さら
にレーザービーム内のエネルギー分布をも制御する必要
かある為大がかりで高価な装置が要求される。
本発明は、上記のような従来のSOI法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
(課題を解決する為の手段) 本発明の半導体装置の製造方法は、絶縁基板上に、シリ
コン薄膜を堆積させる第一の工程と、該シリコン薄膜状
に島状レジストパターンを形成する第二の工程と、酸化
膜を堆積させる第三の工程と、前記島状レジストパター
ンを剥離すると同時にリフトオフ法によって前記島状レ
ジストパターンにおおわれていた部分のシリコン薄膜表
面を島状に露出させる第四の工程と、非晶質シリコン薄
膜を堆積させる第五の工程と、前記第四の工程で露出さ
れた島状シリコン表面を核とし、前記非晶質シリコン薄
膜を結晶成長させて多結晶シリコン薄膜を形成する第六
の工程と、該多結晶シリコン薄膜の結晶粒界部分を除く
結晶領域内に半導体装置を形成する第七の工程を少なく
とも有することを特徴とする。
(実 施 例) ここでは、アクティブマトリクス基板あるいは密着型イ
メージセンサ−などに本発明を用いた場合を例として本
発明の詳細な説明する。従って絶縁基板としては可視光
を透過する透明性絶縁基板を用いる。第1図(a)にお
いて、透明性絶縁基板1−1上にシリコン薄膜1−2を
堆積させる。透明性絶縁基板としては、耐熱性の優れた
石英基板あるいは、価格か低いガラス基板がある。
以下の工程で1000°C以上の高温処理工程が含まれ
る場合(以後高温プロセスと呼ぶ)には、石英基板を用
いなければならないが、以下の熱処理工程がすべて約7
00°C以下の場合(以後低温プロセスと呼ぶ)には、
ひずみ点温度か石英基板より低いガラス基板を用いる事
ができる。もちろん透明てあればガラス基板てなくても
利用できる。
前記シリコンS膜l〜2は、結晶性の良好な膜である事
か望ましい、堆積方法としては、EB(Electro
n Beam )蒸着法、スパッタ法、MBE(M。
1ecular Beam Epitaxy)法、減圧
CVD法、常圧CVD法、プラズマCVD法、光励起C
VD法などがある。堆積させたままでもよいが、結晶性
を改善させる為の熱処理工程を入れてもよい。例えば、
EB蒸着法やスパッタ法やMBE法により堆積させられ
たシリコン薄膜は、500℃から70θ℃の低温アニー
ルにより結晶粒径が1〜2pmに結晶成長する。また減
圧CVD法あるいは常圧CVD法などで堆積させる場合
は、550°C以下の低温で成膜させその後500℃か
ら700”Cの低温アニールにより結晶成長する。一方
550 ’C以上で堆積させた場合は、シリコンイオン
注入を行ないシリコン薄膜を一担非晶質化させ、その後
500℃から700°Cの低温アニールすると結晶粒径
か1〜2gmに結晶成長する。またプラズマCVD法な
どで堆積させられたシリコン薄膜は、膜中に多量の水素
を含んでいるので、300℃から450℃程度のアニー
ルで水素を放出させ、その後500℃から700℃の低
温アニールで結晶粒径か1〜2ILmに結晶成長する。
このようにして得られたシリコン薄膜1−2上に島状レ
ジストパターン1−3を形成する。おもにフォトリソグ
ラフィ法により形成する。前記島状レジストパターン1
−3の大きさdと島状レジストパターン間の距離文は、
結晶成長させる場合の重要なファクターとなるので後に
くわしく述べる。
次に酸化膜1−4を堆積させる。すでに島状レジストパ
ターンが形成されているので、前記酸化膜堆積方法とし
ては、堆積温度がなるべく低いことが望ましい。従って
、プラズマCVD法、光励起CVD法、ECR−CVD
法、ス)<ッ’;l法などの方法が適している。これら
の方法であれば200′C以下の低温でも充分に酸化膜
が堆積する。該酸化膜1−3はステップカバレッジが悪
いほうかよい。
次に前記島状レジストパターン1−3を有機溶剤などで
剥離する。この時前記酸化膜1−4のステップカバレッ
ジが悪いために、前記島状レジストパターンl−3の上
に付いていた酸化膜がリフトオフ法によって同時に除去
される。このようにして、前記酸化膜1−4に島状窓を
あけ、島状シリコン薄膜表面1−5を露出させる。該島
状シリコン薄膜表面1−5の大きさは前記島状レジスト
パターンl−3の大きさXにより決定される。シリコン
薄膜1−2は結晶粒径が1〜2JLmとなっているので
Xを21Lm以下に設定すれば、前記島状シリコン薄膜
表面内には結晶粒界は多くても1個しか含まれない、ま
た前記酸化膜の島状窓の端部1−6は傾斜を有するテー
パー状となる。
次に第1図(e)に示すように非晶質シリコン薄膜1−
7を堆積させる。該非晶質シリコン薄膜1−7を堆積さ
せる前の基板表面は清浄に保つ。
必要ならばクリーニング処理を行なう、該非晶質シリコ
ン薄膜1−7の堆積方法としては、EB蒸着法、スパッ
タ法、MBE法、減圧CVD法、常圧CVD法、プラズ
マCVD法、光励起CVD法などの方法かある。いずれ
の方法においても堆積温度を高くすると小さな結晶粒の
存在する多結晶となってしまうので高くても700℃以
下としたほうがよい、水素が膜中に含まれないという点
で、EB蒸着法、スパッタ法、MBE法などが有効であ
る。その他の方法で堆積し膜中に水素が含まれている場
合は300℃から450℃の低温アニールで水素を放出
させる。シリコンオイル注入を行なって非晶質化させる
方法も有効である。続いて前記非晶質シリコン薄膜1−
7を結晶成長させる。結晶成長は島状シリコン薄膜表面
1−5と非晶質シリコン薄膜1−7との接触面から、ま
ず縦方向に成長し、その後横方向に成長する。酸化膜の
島状窓の端部1−6はテーパー状になっているので前記
縦方向の結晶成長は、スムーズに進行する。前記横方向
の結晶成長は、前記接触面を中心として放射状に進む。
そして島状シリコン薄膜表面l−5の間の中間点て両方
向から成長してきた結晶粒がぶつかり合い、結晶粒界1
−8が生じる。結晶粒の成長は1100p程度に達する
。従って前記島状シリコン薄膜表面1−5の間の距離文
を100gm以下にしておけば、前記島状シリコン薄膜
表面1−5と結晶粒界1−8との間の領域は完全な結晶
領域1−9となる。結晶粒の成長が100gm以上に達
成される場合は、さらに文を太き−くすれば、より大き
な結晶領域を得ることができる。文は結晶粒の成長可能
な大きさと同程度とするのがよい。結晶成長の方法は5
00℃から700℃の低温アニールにより、前記島状シ
リコンg膜表面1−5を核として結晶成長させる。
従って一種の固相エピタキシャル成長ということもてき
る。非晶質シリコン薄膜1−7を堆積させたままで結晶
成長させてもよいが、該非晶質シリコン薄膜1−7上に
酸化膜などをキャラピンクしてから結晶成長させると結
晶領域1−9の表面の平坦性を保つ点で効果がある。こ
のキャップ酸化膜は除去してもよいし、あるいはその後
作製する半導体装置の一部として利用してもよい。
このようにして島状シリコン薄膜表面1−5と結晶粒界
1−8との間に形成された結晶領域l−9の部分を利用
して半導体装置を作製する。本実施例においては薄膜ト
ランジスタを作製する場合を例として説明する。結晶領
域1−9の中にフォトリングラフィ法により単結晶能動
領域1−10をパターニングし、続いて酸化膜1−4を
エツチングしさらにシリコン薄膜1−2をエツチングす
る。この工程により基板の単結晶能動領域1−10以外
は透明となる。続いてゲート酸化1191−11を形成
する。高温プロセスの場合は、熱酸化法によりゲート酸
化膜を形成できるか、低温プロセスの場合は、減圧CV
D法光励起CVD法、あるいはプラズマCVD法などの
方法でゲート酸化膜を形成する。その後多結晶シリコン
などでゲート電極1−12を形成し、該ゲート電極1−
12をマスクとして、ソース及びトレイン領域1−13
を形成する。Pチャネルの場合はB(ボロン)、Nチャ
ネルの場合はP(リン)あるいはAs(ヒ素)を不純物
として添加する。添加方法としてはイオン注入法か一般
的である。高温プロセスの場合は、この他に拡散法を用
いることもできる0次に層間絶縁膜1−14として酸化
膜あるいは窒化膜を堆積させ、コンタクトホールな形成
して金属電極1−15を形成する。
実施例では薄膜トランジスタの場合を例にとって説明し
たか、バイポーラ型トランジスタなど。
その他の半導体装置にも、もちろん応用することかてき
る。
(発明の効果) 種結晶の上に非晶質シリコン薄膜を堆積し、該非晶質シ
リコン薄膜を500℃から700℃の低温アニールて固
相成長させることができるので絶縁基板、特に石英基板
あるいはガラス基板のような透明性絶縁基板上に、はと
んど単結晶に近いシリコン薄膜を作製することができる
。結晶粒界の位置及び結晶領域の位置を基板上所定の場
所に形成することかできるので、結晶領域のみを用いて
半導体装置を作製すれば、単結晶シリコン薄膜を用いた
半導体装置と同等の特性が得られる。第1図に示されて
いるように酸化111−4にあけられた島状窓の端部1
−6はテーパー状になっているので島状シリコン薄膜表
面1−5を該として非晶質シリコン薄膜1−7の結晶成
長がスムーズに進行する。従ってより結晶性よく成長す
る。このように透明性絶縁基板上に単結晶とほぼ同等の
薄膜トランジスタを形成することが可能となる0本発明
を用いて薄膜トランジスタを作製してアクティブマトリ
クス基板に利用すればドライバー回路を同一基板上に作
り込んだ場合にも充分な高速動作か実現できる。さらに
電源電圧の低減、消費電流の低減、信頼性の向上に関し
ても大きな効果がある、低温プロセスを用いた場合には
、アクティブマトリクス基板の大面積化に効果がある。
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、及び階調を取る
場合に非常に大きな効果を生み出す、電源電圧の低減、
消費電流の低減、信頼性の向上にも効果は大きい、高解
像度化か達成されるとカラー読み取り用密着型イメージ
センサ−への応用も容易となる。また低温プロセスを用
いると密着型イメージセンサ−の長尺化が可能となり、
1本のチップでA4判あるいはAs判といった大型ファ
クシミリの読み取り装置を実現てきる。従って、センサ
ーチップの2本つなぎのような手数がかかり信頼性の悪
い技術を回避することができ、実装歩留りが向上される
高温プロセスばかりでなく、低温プロセスを用いる事が
可能なので、大型の透明性絶縁基板を使用することが可
能となり、アクティブマトリクス基板の大面積化、イメ
ージセンサ−チップの長尺化に大きな効果がある。また
一基板あたりのチップの取れ数が増大するので低コスト
化にも効果かある。
レーザービーム照射装置などのような精巧で高価な装置
を必要としないので、製作が簡単であり費用の低減化に
役たつ。
以上述べたように、本発明は、絶縁基板特に透男性絶縁
基板上に単結晶シリコンに近い薄膜を作成する場合に非
常に有効なものである。
【図面の簡単な説明】
第1図(a)から(g)は、本発明における半導体装置
の製造方法を示す工程図である。 1−1・・・透明性絶縁基板 1−3・・・島状レジストパターン 1−4・・・酸化膜 1−5・・・島状シリコン薄膜表面 1−7・・・非晶質シリコン薄膜 1−8・・・結晶粒界 1−9・・・結晶領域 以上 /−7 (α) ノーノ CC) 第1図

Claims (1)

    【特許請求の範囲】
  1.  絶縁基板上に、シリコン薄膜を堆積させる第一の工程
    と、該シリコン薄膜上に島状レジストパターンを形成す
    る第二の工程と、酸化膜を堆積させる第三の工程と、前
    記島状レジストパターンを剥離すると同時にリフトオフ
    法によって前記島状レジストパターンにおおわれていた
    部分のシリコン薄膜表面を島状に露出させる第四の工程
    と、非晶質シリコン薄膜を堆積させる第五の工程と、前
    記第四の工程で露出された島状シリコン表面を核とし、
    前記非晶質シリコン薄膜を結晶成長させて多結晶シリコ
    ン薄膜を形成する第六の工程と、該多結晶シリコン薄膜
    の結晶粒界部分を除く結晶領域内に半導体装置を形成す
    る第七の工程を少なくとも有することを特徴とする半導
    体装置の製造方法。
JP63046674A 1988-02-29 1988-02-29 半導体装置の製造方法 Pending JPH01220820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63046674A JPH01220820A (ja) 1988-02-29 1988-02-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63046674A JPH01220820A (ja) 1988-02-29 1988-02-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01220820A true JPH01220820A (ja) 1989-09-04

Family

ID=12753919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63046674A Pending JPH01220820A (ja) 1988-02-29 1988-02-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01220820A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Similar Documents

Publication Publication Date Title
JPH02140915A (ja) 半導体装置の製造方法
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
US4868140A (en) Semiconductor device and method of manufacturing the same
JPH02191320A (ja) 結晶物品及びその形成方法
JPH0475649B2 (ja)
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JP2687393B2 (ja) 半導体装置の製造方法
JPH01220820A (ja) 半導体装置の製造方法
JPH01187873A (ja) 半導体装置の製造方法
JPH0329316A (ja) 半導体薄膜の形成方法
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JP2687394B2 (ja) 半導体装置の製造方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JPH01216519A (ja) 半導体装置の製造方法
JP2876598B2 (ja) 半導体装置の製造方法
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JP2600286B2 (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH0113210B2 (ja)
JPH0284772A (ja) 半導体装置の製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPH03266469A (ja) 半導体装置の製造方法
JPH04286335A (ja) 薄膜半導体装置の製造方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JPH0547661A (ja) 半導体装置の製造方法