JPH04286335A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、石英基板あるいはガラ
ス基板のような絶縁性非晶質材料上に結晶性の優れた半
導体薄膜を形成し、該半導体薄膜を能動領域に利用した
優れた特性を有する薄膜半導体装置の製造方法に関する
。

【０００２】

【従来の技術】非晶質絶縁基板あるいは非晶質絶縁膜上
に，結晶方位の揃った結晶粒径の大きな多結晶シリコン
薄膜、あるいは単結晶シリコン薄膜を形成する方法は、
ＳＯＩ（Ｓｉｌｉｃｏｎ　　Ｏｎ　　Ｉｎｓｕｌａｔｏ
ｒ）技術として知られている。｛ＳＯＩ構造形成技術，
産業図書｝。　　大きく分類すると、再結晶化法、エピ
タキシャル法、絶縁層埋め込み法、貼り合わせ法という
方法がある。再結晶化法は、レ−ザ−アニ−ルあるいは
電子ビ−ムアニ−ルによりシリコンを溶融再結晶化させ
る方法と、溶融する温度までは昇温させずに固相成長さ
せる固相成長法の２つに分類される。比較的低温で再結
晶化できるという点で固相成長法が優れている。５５０
℃の低温熱処理にもかかわらずシリコン薄膜の結晶粒が
成長したという結果も報告されている。｛ＩＥＥＥ　　
Ｅｌｅｃｔｒｏｎ　　Ｄｅｖｉｃｅ　　Ｌｅｔｔｅｒｓ
，ｖｏｌ．ＥＤＬ−８，Ｎｏ．８，ｐ３６１，Ａｕｇｕ
ｓｔ１９８７｝。

【０００３】不純物添加されたシリコン薄膜は、未添加
シリコン薄膜に比べてその結晶成長の活性化エネルギ−
が小さく、結晶粒径も大きくなることが知られている。

【０００４】

【発明が解決しようとする課題】しかしながら、前記固
相成長法においては、結晶成長の始点となる単結晶シリ
コンシ−ドが必要となる。該単結晶シリコンシ−ドが無
い場合には、シリコン膜中にランダムに存在する核のた
めに数多くの結晶粒が成長し、該結晶粒のひとつひとつ
は大きく成長しない。また結晶粒の成長がランダムなた
めに、得られた再結晶化シリコン薄膜のどこに結晶粒界
が存在するのか全くわからない。さらに結晶方位もそろ
っていない。従って、この様な再結晶化シリコン薄膜を
用いて薄膜トランジスタなどの薄膜半導体装置を作製し
た場合には、同一基板内での特性のばらつきが大きく実
用不可能となる。

【０００５】不純物添加されたシリコン薄膜は、未添加
シリコン薄膜に比べてその結晶成長の活性化エネルギ−
が小さく、結晶粒径も大きくなることが知られているが
、薄膜トランジスタの能動領域に前記不純物添加された
シリコン薄膜を用いることはできない。このように不純
物添加されたシリコン薄膜の大きな結晶粒径は、従来の
技術では有効に利用されていない。

【０００６】また、薄膜トランジスタのチャネル領域に
おいて、結晶粒界の位置を制御することは不可能であっ
た。このことに加えて、チャネル領域内に結晶粒界が存
在していたので、薄膜トランジスタの特性を低下させて
いた。

【０００７】さらに、ソ−ス、ドレイン部の構造より、
オフ電流が大きいという問題点があった。

【０００８】本発明は、ＳＯＩ法、特に固相成長法にお
ける上記のような問題点を解決し、不純物添加されたシ
リコン薄膜の大きな結晶粒径をシ−ドとして、未添加シ
リコン薄膜を固相成長させ、結晶方位のそろった結晶粒
径の大きな未添加シリコン薄膜を形成することを目的と
している。さらに、ソ−スとドレイン部をＬＤＤ（ｌｉ
ｇｈｔｌｙ　　ｄｏｐｅｄ　　ｄｒａｉｎ）構造として
オフ電流の低減を目的としている。そして、石英基板あ
るいはガラス基板のような絶縁性非晶質材料上に、特性
の優れた薄膜トランジスタなどのような薄膜半導体装置
を作製する方法を提供する事を目的としている。さらに
、例えば薄膜トランジスタを作成する場合には、結晶粒
界以外の領域にチャネルを形成することを目的としてい
る。

【０００９】

【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法は、（１）　　絶縁性非晶質材料上に、不純
物添加された非晶質シリコン島を２個隣合わせて形成す
る第１の工程と、該不純物添加された非晶質シリコン島
を結晶成長させて再結晶化シリコン島を形成する第２の
工程と、さらに、イントリンシック非晶質シリコン薄膜
を積層する第３の工程と、前記再結晶化シリコン島をシ
−ドとして前記イントリンシック非晶質シリコン薄膜を
結晶成長させ、前記イントリンシック非晶質シリコン薄
膜において、前記隣合う２個の再結晶化シリコン島の中
間点に当たる位置に１個の結晶粒界を形成する第４の工
程と、ゲ−ト酸化膜を形成する第５の工程と、該ゲ−ト
酸化膜上の、前記結晶粒界部分以外の領域にゲ−ト電極
をもうける第６の工程と、該ゲ−ト電極をマスクとして
、前記不純物添加された非晶質シリコン島の不純物濃度
よりも少ない不純物イオンをイオン注入する第７の工程
を少なくとも有することを特徴とする。

【００１０】（２）　　（１）の絶縁性非晶質材料上に
形成される薄膜半導体装置に於て、能動領域を構成する
シリコン薄膜は、ソ−ス領域とドレイン領域との中間点
に一個の結晶粒界を有し、該結晶粒界部分を除いた結晶
領域をチャネル領域とすることを特徴とする。

【００１１】（３）　　（１）の前記不純物イオンのイ
オン注入量は、前記不純物添加された非晶質シリコン島
の不純物添加量よりも少ないことを特徴とする。

【００１２】

【実施例】（実施例１）薄膜トランジスタ（ＴＦＴ）に
本発明を応用した場合を例として実施例を説明する。図
１と図２と図３は、本発明の実施例における薄膜トラン
ジスタの製造方法を示す工程断面図である。

【００１３】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ２膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。また、不純
物の放出拡散を抑えるために酸化膜あるいは窒素化膜を
堆積させた石英基板やガラス基板を用いる場合もある。 本発明は、石英基板を用い、前記非単結晶半導体薄膜と
してＳｉ薄膜を用いた場合を実施例として説明する。プ
ラズマＣＶＤ装置を用い、図１（ａ）に示すように石英
基板１−１上に、シランガス（ＳｉＨ４）と不純物ガス
の混合ガスを、１３．５６ＭＨｚの高周波グロ−放電に
より分解させて不純物添加非晶質シリコン薄膜１−２を
堆積させる。膜厚は、１０００Å〜１μｍ程度、２００
０Åから５０００Åが最適である。膜中の不純物濃度は
１×１０１９〜１×１０２１ｃｍ−３程度となるように
する。ＮｃｈＴＦＴを作製する場合は前記不純物ガスと
してフォスフィンガス（ＰＨ３）を用い、ＰｃｈＴＦＴ
を作製する場合はジボランガス（Ｂ２Ｈ６）を用いる。 シランガスに対してフォスフィンガスあるいはジボラン
ガスを０．５％以上望ましくは２％以上混合した混合ガ
スを用いるのが適している。２％以上混合して成膜した
不純物添加非晶質シリコン薄膜のシ−ト抵抗は１〜３ｋ
Ω／□となり約１桁低減する。前記混合ガスは水素ガス
あるいはヘリウムガスで希釈してもよい。ヘリウムガス
で希釈すると膜中に取り込まれる水素量が減少し、固相
成長に要するアニ−ル時間の低減に効果がある。デポ中
の内圧は０．５〜１．５ｔｏｒｒ程度である。基板温度
は２５０℃以下、１８０℃程度が適している。

【００１４】前記不純物添加されたシリコン薄膜のその
ほかの形成方法としては、１）成膜時に不純物を添加す
る方法。２）未添加シリコン薄膜堆積後、不純物をイオ
ン注入する方法。などがある。１）の方法としては、気
相成長法が簡単である。例えばＬＰＣＶＤ法の場合には
シランガス（ＳｉＨ４　）と共にフォスフィンガス（Ｐ
Ｈ３　）あるいはジボランガス（Ｂ２Ｈ６）あるいはア
ルシンガス（ＡｓＨ３）などのド−ピングガスを反応管
の中に流して熱分解させ、成膜する。成膜温度は５００
℃〜６００℃程度の低温にすれば核発生確率はちいさく
、その後の固相成長によってより大きな結晶粒径に成長
する。 そのほかプラズマＣＶＤ法や光励起ＣＶＤ法なども有効
な方法である。２）の方法としては、ＬＰＣＶＤ法、Ａ
ＰＣＶＤ法、光励起ＣＶＤ法、プラズマＣＶＤ法、真空
蒸着法、スッパタ法などの方法により、不純物未添加シ
リコン薄膜を堆積後、イオン注入法あるいはレ−ザ−ド
−ピング法あるいはプラズマド−ピング法などの方法で
不純物を添加する。前記非晶質絶縁基板１−１として石
英基板を用いた場合には熱拡散法を使うことができる。 不純物濃度は、１×１０１５から１×１０２０ｃｍ−３
程度とする。

【００１５】次に、前記不純物未添加シリコン薄膜を固
相成長させて、固相成長不純物添加シリコン薄膜を形成
する。固相成長は、窒素ガスあるいは水素ガスあるいは
アルゴンガスあるいはヘリウムガス雰囲気中での熱処理
によって行う。熱処理は、５００℃〜６００℃の低温で
は数時間から数十時間行い、６００℃以上の高温ではお
よそ１時間程度行う。６００℃、１７時間程度のアニ−
ルで２μｍ以上の結晶粒径が得られる。６００℃以上の
場合は１−１が石英基板であることが必要である。また
低温でゆっくりと固相成長させたほうが大きな結晶粒径
に成長する。前記不純物添加シリコン薄膜１−２が、プ
ラズマＣＶＤ法によって成膜された場合は、前記固相成
長熱処理の前に、３００℃〜４５０℃の熱処理により膜
中の水素を脱離させることが必要になる。固相成長後、
前記固相成長不純物添加シリコン薄膜のシ−ト抵抗ρｓ
　の値は、数Ω／□〜数十Ω／□程度の低抵抗になる。

【００１６】その後、フォトリソグラフィ法によって前
記固相成長不純物添加シリコン薄膜をパタ−ニングして
、固相成長不純物添加シリコン島１−３と１−４を形成
する。またパタ−ンエッジはテ−パ−状に傾斜をつけて
もよい。パタ−ニングは弗酸硝酸混合液を用いるｗｅｔ
エッチング法、あるいはフレオンガスプラズマによるｄ
ｒｙエッチング法などがあるが、フレオンガスと酸素ガ
スの混合比を変えるだけで簡単にテ−パ−エッチができ
るという点でｄｒｙエッチング法が適している。該固相
成長不純物添加シリコン島１−３及び１−４は薄膜トラ
ンジスタのソ−ス領域及びドレイン領域となる。　　前
記不純物添加シリコン島１−３と１−４を形成してから
固相成長させててもよい。

【００１７】次に図１（ｃ）に示すように、不純物未添
加シリコン薄膜１−５を積層する。前記固相成長不純物
添加シリコン島１−３と１−４の表面を清浄化すること
は重要で、酸やアルカリなどを使った化学的洗浄後、水
素プラズマあるいはアルゴンプラズマ等で酸化膜を除去
してやることが効果的である。この様な方法で前記固相
成長不純物添加シリコン薄膜１−３と１−４の表面を清
浄化したのち、不純物未添加シリコン薄膜１−５を積層
する。該不純物未添加シリコン薄膜１−５には、結晶成
長の核密度が少ないものを用いる。また膜厚は数百Åか
ら数千Åと薄くする。ＬＰＣＶＤ法の場合は、デポ温度
がなるべく低くて、デポ速度が早い条件が適している。 シランガス（ＳｉＨ４　）を用いる場合は５００℃〜５
６０℃程度、ジシランガス（Ｓｉ２Ｈ６　）を用いる場
合は３００℃〜５００℃程度のデポ温度で分解堆積が可
能である。トリシランガス（Ｓｉ３Ｈ８　）は分解温度
がより低い。デポ温度を高くすると堆積した膜が多結晶
になるので、Ｓｉイオン注入によって一旦非晶質化する
方法もある。プラズマＣＶＤ法の場合は、基板温度が５
００℃以下でも成膜できる。また、デポ直前に水素プラ
ズマあるいはアルゴンプラズマ処理を行えば、基板表面
の清浄化と成膜を連続的に行うことができる。光励起Ｃ
ＶＤ法の場合も５００℃以下の低温デポ及び基板表面の
清浄化と成膜を連続的に行うことができる点で効果的で
ある。 ＥＢ蒸着法等のような高真空蒸着法の場合は膜がポ−ラ
スであるために大気中の酸素を膜中に取り込み易く、結
晶成長の妨げとなる。このことを防ぐために、真空雰囲
気から取り出す前に３００℃〜５００℃程度の低温熱処
理を行い膜を緻密化させることが必要である。スパッタ
法の場合も高真空蒸着法の場合と同様である。

【００１８】続いて前記不純物未添加シリコン薄膜１−
５を固相成長させ図１（ｄ）に示すよう再結晶化未添加
シリコン薄膜１−６（以後、ｉ−シリコン薄膜と略す）
を形成する。固相成長方法は、石英管による炉アニ−ル
が便利である。アニ−ル雰囲気としては、窒素ガス、水
素ガス、アルゴンガス、ヘリウムガスなどを用いる。１
×１０−６から１×１０−１０Ｔｏｒｒの高真空雰囲気
でアニ−ルを行ってもよい。固相成長アニ−ル温度は５
００℃〜７００℃とする。この様な低温アニ−ルでは選
択的に、結晶成長の活性化エネルギ−の小さな結晶方位
を持つ結晶粒のみが成長し、しかもゆっくりと大きく成
長する。前記ｉ−シリコン薄膜１−６の固相成長は、前
記再結晶化シリコン薄膜１−３および１−４と、前記ｉ
−シリコン薄膜１−６との接触面から始まり、この部分
を中心として放射状に進む。そして前記固相成長不純物
添加シリコン薄膜１−３と１−４との中間点で、両方向
から成長してきた結晶粒がぶつかり合い、結晶粒界１−
７が形成される。　　次に前記ｉ−シリコン薄膜１−６
をフォトリソグラフィ法によりパタ−ニングし、図１（
ｅ）に示すようにする。フレオンガスによるプラズマエ
ッチングなどの方法でエッチングする。

【００１９】次に図１（ｆ）に示されているように、ゲ
−ト酸化膜１−８を形成する。該ゲ−ト酸化膜の形成方
法としてはＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あ
るいはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あ
るいは高真空蒸着法、あるいはプラズマ酸化法、あるい
は高圧酸化法などのような５００℃以下の低温方法があ
る。該低温方法で成膜されたゲ−ト酸化膜は、熱処理す
ることによってより緻密で界面準位の少ない優れた膜と
なる。非晶質絶縁基板１−１として石英基板を用いる場
合は、熱酸化法によることができる。該熱酸化法にはｄ
ｒｙ酸化法とｗｅｔ酸化法とがあるが、酸化温度は１０
００℃以上と高いが膜質が優れていることからｄｒｙ酸
化法の方が適している。ゲート酸化工程中に、前記固相
成長不純物添加シリコン薄膜１−３と１−４中の不純物
が前記ｉ−シリコン薄膜１−６中にわずかに拡散して、
ソ−ス領域１−９、及びドレイン領域１−１０が形成さ
れる。

【００２０】次に図２（ａ）に示されるように、ゲ−ト
電極材料１−１１を成膜する。該ゲ−ト電極材料として
は多結晶シリコン薄膜、あるいはモリブデンシリサイド
、あるいはアルミニュウムやクロムなどのような金属膜
、あるいはＩＴＯやＳｎＯ２　などのような透明性導電
膜などを用いることができる。成膜方法としては、ＣＶ
Ｄ法、スパッタ法、真空蒸着法、等の方法があるが、こ
こでの詳しい説明は省略する。

【００２１】次に、図２（ｂ）に示されるように、フォ
トリソグラフィ法によりゲ−ト電極１−１２形成する。 ここで、該ゲ−ト電極１−１２は、前記結晶粒界部分以
外の領域に形成する。従ってゲ−ト電極１−１２は、図
２（ａ）に示されるとおりデュアルゲ−ト電極の構造と
なる。前記ゲ−ト電極１−１２の端から前記ソ−ス領域
１−９あるいはドレイン領域１−１０の端までの距離つ
まりオフセット距離Ｌは、０．２〜２μｍ程度が適して
いる。さらに、デュアルゲ−ト電極１−１２の間隔Ｌｇ
もオフセット領域を形成することになり、Ｌｇも０．２
〜２μｍ程度が適している。図４に、ＬとＬｇについて
示している。

【００２２】続いて、図２（ｃ）に示されるように、不
純物イオンをイオン注入しオフセット領域１−１３を形
成する。１−１４は前記イオン注入時の不純物イオンビ
−ムを示している。前記不純物イオンとしては、Ｎｃｈ
トランジスタを作製する場合はＰ＋あるいはＡｓ＋を用
い、Ｐｃｈトランジスタを作製する場合はＢ＋等を用い
る。該オフセット領域１−１２および１−１３のイオン
ド−ズ量は前記ソ−ス領域及びドレイン領域のド−ズ量
よりも少なくする。具体的には１×１０１２〜１×１０
１５ｃｍ−２程度が適している。

【００２３】続いて図３（ａ）に示されるように、層間
絶縁膜１−１５を積層する。該層間絶縁膜材料としては
、酸化膜あるいは窒化膜などを用いる。絶縁性が良好な
らば膜厚はいくらでもよいが、数千Åから数μｍ程度が
普通である。窒化膜の形成方法としては、ＬＰＣＶＤ法
あるいはプラズマＣＶＤ法などが簡単である。反応には
、アンモニアガス（ＮＨ３）とシランガスと窒素ガスと
の混合ガス、あるいはシランガスと窒素ガスとの混合ガ
スなどを用いる。次に、前記ソ−ス領域１−９及びドレ
イン領域１−１０及びオフセット領域１−１３の活性化
と、層間絶縁膜１−１５の緻密化の目的で６００℃〜１
１００℃程度の熱処理を行う。１０００℃以上では１時
間以内のアニ−ルでよい。しかし、イオン注入領域の結
晶性を十分に回復させて、オフ電流を低減させるために
は、活性化アニ−ル温度を８００〜１０００℃に低温化
し、１〜１０時間でゆっくりと結晶性を回復してやれば
、オフ電流の低減に効果がある。絶縁性非晶質材料１−
１としてガラス基板を用いる場合は４００℃〜６００℃
程度の低温で長時間アニ−ルするか、またはレ−ザ−ア
ニ−ル法などを用いてもよい。

【００２４】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンをｉ−シリコン薄膜１−６に
導入すると，界面に存在する界面準位などの欠陥が不活
性化される。この様な水素化工程は、層間絶縁膜１−１
５を積層する前におこなってもよい。または、後に述べ
る、ソ−ス電極とドレイン電極を形成してから前記水素
化工程を行ってもよい。

【００２５】次に図３（ｂ）に示すように、前記層間絶
縁膜及びゲ−ト絶縁膜にコンタクトホ−ルを形成し、前
記ソ−ス領域１−９とドレイン領域１−１０とのコンタ
クトをとるコンタクト電極を形成しソ−ス電極１−１６
およびドレイン電極１−１７とする。該ソ−ス電極及び
ドレイン電極は、アルミニュウムなどの金属材料で形成
する。この様にして薄膜トランジスタが形成される。同
図に示されるようにデュアルゲ−トを有するＭＯＳ型薄
膜トランジスタとなる。

【００２６】（実施例２）図５に実施例２を示す。電界
集中の大きなドレイン側のオフセット距離を長くしてシ
ングルゲ−ト電極構造とする。３−１は絶縁性非晶質材
料、３−２はソ−ス領域、３−３はドレイン領域、３−
４はチャネル領域、３−５は結晶粒界、３−６はオフセ
ット領域、３−７はゲ−ト酸化膜、３−８はゲ−ト電極
、３−９は層間絶縁膜、３−１０はソ−ス電極、３−１
１はドレイン電極を示している。

【００２７】

【発明の効果】以上説明したように、従来薄膜トランジ
スタのチャネル領域には結晶粒界が幾つ存在するかわか
らなかった。結晶粒界がどこに存在しているのか、ある
いは結晶粒径がどれくらいの大きさなのか知ることがで
きなかった。しかし本発明によると、薄膜トランジスタ
のソ−ス領域とドレイン領域との間に存在する結晶粒界
の数は必ず１個だけである。しかも結晶粒界の場所もそ
のちょうど中間点となる。さらに、この結晶粒界の部分
をソ−ス、ドレイン領域とするので、チャネル領域内に
は結晶粒界は存在しない。したがって、従来に比べて薄
膜トランジスタのＯＮ電流は増大しＯＦＦ電流は小さく
なる。またスレッシュホルド電圧も小さくなりトランジ
スタ特性が大きく改善される。

【００２８】フォト工程数を増やすことなくＬＤＤ構造
を実現できるのでオフ電流の低減に対してきわめて大き
な効果が期待される。さらに、薄膜トランジスタのＯＦ
Ｆ領域に特有のＯＦＦリ−ク電流のはねあがりを抑える
ことができる。ＬＤＤ構造が簡単な工程で実現できるの
で、ドレイン耐圧が１００Ｖ程度の高耐圧化が可能とな
る。前記オフセット距離Ｌ及びデュアルゲ−ト電極の間
隔Ｌｇによって、ドレイン耐圧の値を制御できる。さら
に、オフセット領域のイオン注入ド−ズ量によってもド
レイン耐圧の値やオフ電流の値を制御することができる
。

【００２９】自己整合的にソ−ス領域とドレイン領域が
形成されるので短チャネル化に対して効果があり、特性
のばらつきも少ない。チャネル領域の膜厚は１００〜１
０００Å程度と薄く、コンタクトを形成するソ−ス及び
ドレイン領域の膜厚は１０００Å以上と厚くできるので
コンタクト抵抗が小さくなる。その結果、薄膜トランジ
スタのサブスレシュホルド領域の立ち上がりは非常に急
峻となり、コンタクト抵抗に制限されないような大きな
オン電流が得られる。

【００３０】非晶質絶縁基板上に結晶粒界の場所が制御
された結晶性の優れたシリコン薄膜を作製することが可
能になったのでＳＯＩ技術の発展に大きく寄与するもの
である。不純物添加された大きな結晶粒を持つシリコン
薄膜をシ−ドとして不純物未添加シリコン薄膜を固相成
長させるので従来よりも大きな結晶粒径を持つ不純物未
添加シリコン薄膜が形成される。６００℃以下の低温の
プロセスでも作製が可能なので、価格が安くて耐熱温度
が低いガラス基板をもちいることができる。高価で大が
かりな装置は必要としないので、優れたシリコン薄膜が
得られるのにかかわらずコストアップとはならない。

【００３１】チャネル領域には結晶粒界が存在しないの
で単結晶シリコン薄膜を用いたＭＯＳトランジスタに近
い特性が得られる。

【００３２】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバ−
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。また、６００℃以下の低温プ
ロセスによる作製も可能なので、アクティブマトリクス
基板のてい価格か及び大面積化に対してもその効果は大
きい。

【００３３】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメ−ジセンサ−に応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ−読み取り用密着型イメ−
ジセンサ−への応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。また低温プロセスによって作製することが
できるので、密着型イメ−ジセンサ−チップの長尺化が
可能となり、一本のチップでＡ４判あるいはＡ３判の様
な大型ファクシミリ用の読み取り装置を実現できる。従
って、センサ−チップの二本継ぎのような手数がかかり
信頼性の悪い技術を回避することができ、実装歩留りも
向上される。

【００３４】石英基板やガラス基板だけではなく、サフ
ァイア基板（Ａｌ２Ｏ３）あるいはＭｇＯ・Ａｌ２Ｏ３
，ＢＰ，ＣａＦ２等の結晶性絶縁基板も用いることがで
きる。

【００３５】以上薄膜トランジスタを例として説明した
が、バイポ−ラトランジスタあろいはヘテロ接合バイポ
−ラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。

【図面の簡単な説明】

【図１】（ａ）から（ｆ）は、本発明における薄膜半導
体装置の製造方法を示す工程図である。

【図２】（ａ）から（ｃ）は、本発明における薄膜半導
体装置の製造方法を示す工程図である。

【図３】（ａ）から（ｂ）は、本発明における薄膜半導
体装置の製造方法を示す工程図である。

【図４】本発明におけるオフセット距離Ｌとデュアルゲ
−ト電極間隔Ｌｇを説明する図である。

【図５】本発明における実施例２を説明する構造断面図
である。

【符号の説明】

１−　　１　　絶縁性非晶質材料 １−　　３　　固相成長不純物添加シリコン島１−　　
４　　同上 １−　　６　　固相成長未添加シリコン薄膜（ｉ−シリ
コン薄膜） １−　　７　　結晶粒界 １−　　８　　ゲ−ト酸化膜 １−　　９　　ソ−ス領域 １−１０　　ドレイン領域 １−１２　　デュアルゲ−ト電極 １−１３　　オフセット領域 ３−　　８　　シングルゲ−ト電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　絶縁性非晶質材料上に、不純物添加さ
   れた非晶質シリコン島を２個隣合わせて形成する第１の
   工程と、該不純物添加された非晶質シリコン島を結晶成
   長させて再結晶化シリコン島を形成する第２の工程と、
   さらに、イントリンシック非晶質シリコン薄膜を積層す
   る第３の工程と、前記再結晶化シリコン島をシ−ドとし
   て前記イントリンシック非晶質シリコン薄膜を結晶成長
   させ、前記イントリンシック非晶質シリコン薄膜におい
   て、前記隣合う２個の再結晶化シリコン島の中間点に当
   たる位置に１個の結晶粒界を形成する第４の工程と、ゲ
   −ト酸化膜を形成する第５の工程と、該ゲ−ト酸化膜上
   の、前記結晶粒界部分以外の領域にゲ−ト電極をもうけ
   る第６の工程と、該ゲ−ト電極をマスクとして、前記不
   純物添加された非晶質シリコン島の不純物濃度よりも少
   ない不純物イオンをイオン注入する第７の工程を少なく
   とも有することを特徴とする薄膜半導体装置の製造方法
   。
2. 【請求項２】　　請求項１の絶縁性非晶質材料上に形成
   される薄膜半導体装置に於て、能動領域を構成するシリ
   コン薄膜は、ソ−ス領域とドレイン領域との中間点に一
   個の結晶粒界を有し、該結晶粒界部分を除いた結晶領域
   をチャネル領域とすることを特徴とする薄膜半導体装置
   の製造方法。
3. 【請求項３】　　請求項１の前記不純物イオンのイオン
   注入量は、前記不純物添加された非晶質シリコン島の不
   純物添加量よりも少ないことを特徴とする薄膜半導体装
   置の製造方法。