JP2707654B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2707654B2 JP2707654B2 JP29507388A JP29507388A JP2707654B2 JP 2707654 B2 JP2707654 B2 JP 2707654B2 JP 29507388 A JP29507388 A JP 29507388A JP 29507388 A JP29507388 A JP 29507388A JP 2707654 B2 JP2707654 B2 JP 2707654B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- crystal
- seed
- semiconductor thin
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような非晶
質絶縁基板上に結晶性の優れた半導体薄膜を成長させる
方法に関する。
質絶縁基板上に結晶性の優れた半導体薄膜を成長させる
方法に関する。
［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に，結晶方位
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶化法、
エピタキシャル法、絶縁層埋め込み法、貼り合わせ法と
いう方法がある。再結晶化法には、レーザーアニールあ
るいは電子ビームアニールによりシリコンを溶融再結晶
化させる方法と、溶融する温度までは昇温させずに固相
成長させる固相成長法の２つに分類される。比較的低温
で再結晶化できるという点で固相成長法が優れている。
550℃の低温熱処理にもかかわらずシリコン薄膜の結晶
粒が成長したという結果も報告されている。｛IEEE Ele
ctron Device Letters,vol.EDL−8,No.8,p361,August 1
987｝。
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶化法、
エピタキシャル法、絶縁層埋め込み法、貼り合わせ法と
いう方法がある。再結晶化法には、レーザーアニールあ
るいは電子ビームアニールによりシリコンを溶融再結晶
化させる方法と、溶融する温度までは昇温させずに固相
成長させる固相成長法の２つに分類される。比較的低温
で再結晶化できるという点で固相成長法が優れている。
550℃の低温熱処理にもかかわらずシリコン薄膜の結晶
粒が成長したという結果も報告されている。｛IEEE Ele
ctron Device Letters,vol.EDL−8,No.8,p361,August 1
987｝。
［発明が解決しようとする課題］ 前記固相成長法においては、結晶成長の始点となる単
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、固相成長のための活性化エネルギ
ーは小さいが、核生成のための活性化エネルギーが大き
いので、まず核を生成するために、より高温の熱処理と
長い処理時間が必要となる。シリコン膜中にランダムに
存在する核のために数多くの結晶粒が成長し、該結晶粒
のひとつひとつは大きく成長しない。また結晶粒の成長
がランダムなために、得られた再結晶化シリコン薄膜の
どこに結晶粒界が存在するのか全くわからない。さらに
結晶方位もそろっていない。従って、この様な再結晶化
シリコン薄膜を用いて薄膜トランジスタなどの薄膜半導
体装置を作製した場合には、同一基板内での特性のばら
つきが大きく実用不可能となる。
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、固相成長のための活性化エネルギ
ーは小さいが、核生成のための活性化エネルギーが大き
いので、まず核を生成するために、より高温の熱処理と
長い処理時間が必要となる。シリコン膜中にランダムに
存在する核のために数多くの結晶粒が成長し、該結晶粒
のひとつひとつは大きく成長しない。また結晶粒の成長
がランダムなために、得られた再結晶化シリコン薄膜の
どこに結晶粒界が存在するのか全くわからない。さらに
結晶方位もそろっていない。従って、この様な再結晶化
シリコン薄膜を用いて薄膜トランジスタなどの薄膜半導
体装置を作製した場合には、同一基板内での特性のばら
つきが大きく実用不可能となる。
レーザービームあるいは電子ビームのようなエネルギ
ービームを基板の全面にわたって走査させて結晶成長さ
せるような従来の方法では、エネルギービーム照射を走
査することによる結晶成長の不均一が生じる。表面形状
は凹凸が大きい。また非晶質絶縁基板の反りも問題とな
る。特に軟化温度の低いガラス基板を用いた場合にはこ
の問題は大きくなる。
ービームを基板の全面にわたって走査させて結晶成長さ
せるような従来の方法では、エネルギービーム照射を走
査することによる結晶成長の不均一が生じる。表面形状
は凹凸が大きい。また非晶質絶縁基板の反りも問題とな
る。特に軟化温度の低いガラス基板を用いた場合にはこ
の問題は大きくなる。
本発明は、SOI法、特にエネルギービームアニールに
伴う上記のような問題点を解決し、基板全面にわたって
均一で結晶粒径の大きな表面形状の平坦なシリコン薄膜
を形成し、しかもその結晶粒界の位置を制御することを
目的としている。そして、石英基板あるいはガラス基板
のような非晶質絶縁基板上に、特性の優れた薄膜トラン
ジスタなどのような薄膜半導体装置を作製する方法を提
供するものである。
伴う上記のような問題点を解決し、基板全面にわたって
均一で結晶粒径の大きな表面形状の平坦なシリコン薄膜
を形成し、しかもその結晶粒界の位置を制御することを
目的としている。そして、石英基板あるいはガラス基板
のような非晶質絶縁基板上に、特性の優れた薄膜トラン
ジスタなどのような薄膜半導体装置を作製する方法を提
供するものである。
［課題を解決するための手段］ 本発明は、絶縁基板上に薄膜トランジスタを形成する
製造方法において、 該絶縁基板上に非晶質半導体薄膜を堆積する工程と、 該非晶質半導体薄膜上に、スポット状にエネルギービ
ームを間隔を開けて照射してシードを形成する工程と、 該シードを核として、所定の温度で熱処理することに
より該非晶質半導体薄膜を再結晶化して該非晶質半導体
薄膜に結晶粒界を形成する工程と、 該シード及び該結晶粒界が形成されていない該非晶質
半導体薄膜領域の上にゲート電極を形成する工程と、 該ゲート電極をマスクとしてイオン打ち込みすること
により、該非晶質半導体薄膜にソース・ドレイン領域を
形成する工程とからなることを特徴とする。
製造方法において、 該絶縁基板上に非晶質半導体薄膜を堆積する工程と、 該非晶質半導体薄膜上に、スポット状にエネルギービ
ームを間隔を開けて照射してシードを形成する工程と、 該シードを核として、所定の温度で熱処理することに
より該非晶質半導体薄膜を再結晶化して該非晶質半導体
薄膜に結晶粒界を形成する工程と、 該シード及び該結晶粒界が形成されていない該非晶質
半導体薄膜領域の上にゲート電極を形成する工程と、 該ゲート電極をマスクとしてイオン打ち込みすること
により、該非晶質半導体薄膜にソース・ドレイン領域を
形成する工程とからなることを特徴とする。
本発明は、該非晶質半導体薄膜を再結晶化するための
熱処理温度が500℃〜700℃であることを特徴とする。
熱処理温度が500℃〜700℃であることを特徴とする。
［実施例］ 第１図（ａ）に於て、１−１は非晶質絶縁基板であ
る。石英基板あるいはガラス基板などが用いられる。Si
O2で覆われたSi基板を用いることもある。石英基板ある
いはSiO2で覆われたSi基板を用いる場合は1200℃の高温
プロセスにも耐えることができるが、ガラス基板を用い
る場合は軟化温度が低いために約600℃以下の低温プロ
セスに制限される。はじめに非晶質絶縁基板１−１上に
非晶質シリコン薄膜１−２を堆積させる。該非晶質シリ
コン薄膜１−２は一様で、微小な結晶子は含まれておら
ず結晶成長の核が全く存在しないことが望ましい。LPCV
D法の場合は、デポ温度がなるべく低くて、デポ速度が
早い条件が適している。シランガス（SiH4）を用いる場
合は500℃〜560℃程度、ジシランガス（Si2H6）を用い
る場合は300℃〜500℃程度のデポ温度で分解堆積が可能
である。トリシランガス（Si3H8）は分解温度がより低
い。デポ温度を高くすると堆積した膜が多結晶になるの
で、Siイオン注入によって一旦非晶質化する方法もあ
る。プラズマCVD法の場合は、基板温度が500℃以下でも
成膜できる。また、デポ直前に水素プラズマあるいはア
ルゴンプラズマ処理を行えば、基板表面の清浄化と成膜
を連続的に行うことができる。光励起CVD法の場合も500
℃以下の低温デポ及び基板表面の清浄化と成膜を連続的
に行うことができる点で効果的である。EB蒸着法等のよ
うな高真空蒸着法の場合は膜がポーラスであるために大
気中の酸素を膜中に取り込み易く、結晶成長の妨げとな
る。このことを防ぐために、真空雰囲気から取り出す前
に300℃〜500℃程度の低温熱処理を行い膜を緻密化させ
ることが有効である。スパッタ法の場合も高真空蒸着法
の場合と同様である。
る。石英基板あるいはガラス基板などが用いられる。Si
O2で覆われたSi基板を用いることもある。石英基板ある
いはSiO2で覆われたSi基板を用いる場合は1200℃の高温
プロセスにも耐えることができるが、ガラス基板を用い
る場合は軟化温度が低いために約600℃以下の低温プロ
セスに制限される。はじめに非晶質絶縁基板１−１上に
非晶質シリコン薄膜１−２を堆積させる。該非晶質シリ
コン薄膜１−２は一様で、微小な結晶子は含まれておら
ず結晶成長の核が全く存在しないことが望ましい。LPCV
D法の場合は、デポ温度がなるべく低くて、デポ速度が
早い条件が適している。シランガス（SiH4）を用いる場
合は500℃〜560℃程度、ジシランガス（Si2H6）を用い
る場合は300℃〜500℃程度のデポ温度で分解堆積が可能
である。トリシランガス（Si3H8）は分解温度がより低
い。デポ温度を高くすると堆積した膜が多結晶になるの
で、Siイオン注入によって一旦非晶質化する方法もあ
る。プラズマCVD法の場合は、基板温度が500℃以下でも
成膜できる。また、デポ直前に水素プラズマあるいはア
ルゴンプラズマ処理を行えば、基板表面の清浄化と成膜
を連続的に行うことができる。光励起CVD法の場合も500
℃以下の低温デポ及び基板表面の清浄化と成膜を連続的
に行うことができる点で効果的である。EB蒸着法等のよ
うな高真空蒸着法の場合は膜がポーラスであるために大
気中の酸素を膜中に取り込み易く、結晶成長の妨げとな
る。このことを防ぐために、真空雰囲気から取り出す前
に300℃〜500℃程度の低温熱処理を行い膜を緻密化させ
ることが有効である。スパッタ法の場合も高真空蒸着法
の場合と同様である。
この様にして成膜された核を含まない非晶質シリコン
薄膜に、結晶成長のシードを形成するためにスポット状
に絞ったエネルギービームを間隔を開けてステップ的に
前記非晶質シリコン薄膜１−２表面に照射する。この様
子を第１図（ｂ）に示す。１−３はエネルギービームを
表し、１−４は該エネルギービーム１−３の照射によっ
て生成されたシードである。Si−Siの結合エネルギーは
約1.83eVである。従って1.83eV以上のエネルギーをもつ
エネルギービームを照射しなければならない。前記エネ
ルギービームとしてはレーザービームあるいは電子ビー
ムなどがある。レーザービームには、発振波長約500nm
のアルゴンレーザー、あるいは発振波長約308nmのXeCl
エキシマレーザー等が用いられる。光子１個当りのエネ
ルギーはそれぞれ2.41eV,4.03eVである。出力は数ワッ
ト〜数十ワット程度が通常である。ビーム径はなるべく
小さい方がよい。このレーザービーム１−３を第１図
（ｂ）に示すように間隔Ｌを開けてステップ的に照射す
る。該間隔Ｌは固相成長距離の約２倍とする。例えば固
相成長がシードから５μｍ進む場合はＬ＝10μｍとする
ことができる。一方電子ビームの場合は加速電圧数kVか
ら数十kV電流数mAの電子ビームを、数百Å程度のビーム
に絞って照射する。その他はレーザービームの場合と同
様である。この様にして非晶質シリコン薄膜１−２に、
間隔Ｌ毎にシード１−４が形成される。
薄膜に、結晶成長のシードを形成するためにスポット状
に絞ったエネルギービームを間隔を開けてステップ的に
前記非晶質シリコン薄膜１−２表面に照射する。この様
子を第１図（ｂ）に示す。１−３はエネルギービームを
表し、１−４は該エネルギービーム１−３の照射によっ
て生成されたシードである。Si−Siの結合エネルギーは
約1.83eVである。従って1.83eV以上のエネルギーをもつ
エネルギービームを照射しなければならない。前記エネ
ルギービームとしてはレーザービームあるいは電子ビー
ムなどがある。レーザービームには、発振波長約500nm
のアルゴンレーザー、あるいは発振波長約308nmのXeCl
エキシマレーザー等が用いられる。光子１個当りのエネ
ルギーはそれぞれ2.41eV,4.03eVである。出力は数ワッ
ト〜数十ワット程度が通常である。ビーム径はなるべく
小さい方がよい。このレーザービーム１−３を第１図
（ｂ）に示すように間隔Ｌを開けてステップ的に照射す
る。該間隔Ｌは固相成長距離の約２倍とする。例えば固
相成長がシードから５μｍ進む場合はＬ＝10μｍとする
ことができる。一方電子ビームの場合は加速電圧数kVか
ら数十kV電流数mAの電子ビームを、数百Å程度のビーム
に絞って照射する。その他はレーザービームの場合と同
様である。この様にして非晶質シリコン薄膜１−２に、
間隔Ｌ毎にシード１−４が形成される。
次に、前記シード１−４を核として、前記非晶質シリ
コン薄膜１−２を固相成長させる。固相成長方法は、石
英管による炉アニールが便利である。アニール雰囲気と
しては、窒素ガス、水素ガス、アルゴンガス、ヘリウム
ガスなどを用いる。１×10-6から１×10-10Torrの高真
空雰囲気でアニールを行ってもよい。固相成長アニール
温度は500℃〜700℃とする。この様な低温アニールでは
選択的に、結晶成長の活性化エネルギーの小さな結晶方
位を持つ結晶粒のみが成長し、しかもゆっくりと大きく
成長する。前記非晶質シリコン薄膜１−２の固相成長
は、前記シード１−４と前記非晶質シリコン薄膜１−２
との接触面から始まり、この部分を中心として放射状に
進む。その様子を第１図（ｃ）に示す。１−５は、シー
ド１−４を核として固相成長した結晶相をしめしてい
る。この図は固相成長過程の途中の段階を示す図であ
る。固相成長が進行し、隣合う２個のシードの中間点
で、両方向から成長してきた結晶粒がぶつかり合い、結
晶粒界１−６が形成された様子を第１図（ｄ）に示す。
前記シード１−４と結晶粒界１−６との間が結晶相とな
る。前に述べたように、シードの間隔つまりエネルギー
ビームのステップ照射の間隔Ｌを例えば20μｍにすれ
ば，結晶相１−５は前記シードを中心として一辺20μｍ
の結晶領域となる。この様にして、結晶粒界の場所が制
御された大粒径多結晶シリコン薄膜が作製される。
コン薄膜１−２を固相成長させる。固相成長方法は、石
英管による炉アニールが便利である。アニール雰囲気と
しては、窒素ガス、水素ガス、アルゴンガス、ヘリウム
ガスなどを用いる。１×10-6から１×10-10Torrの高真
空雰囲気でアニールを行ってもよい。固相成長アニール
温度は500℃〜700℃とする。この様な低温アニールでは
選択的に、結晶成長の活性化エネルギーの小さな結晶方
位を持つ結晶粒のみが成長し、しかもゆっくりと大きく
成長する。前記非晶質シリコン薄膜１−２の固相成長
は、前記シード１−４と前記非晶質シリコン薄膜１−２
との接触面から始まり、この部分を中心として放射状に
進む。その様子を第１図（ｃ）に示す。１−５は、シー
ド１−４を核として固相成長した結晶相をしめしてい
る。この図は固相成長過程の途中の段階を示す図であ
る。固相成長が進行し、隣合う２個のシードの中間点
で、両方向から成長してきた結晶粒がぶつかり合い、結
晶粒界１−６が形成された様子を第１図（ｄ）に示す。
前記シード１−４と結晶粒界１−６との間が結晶相とな
る。前に述べたように、シードの間隔つまりエネルギー
ビームのステップ照射の間隔Ｌを例えば20μｍにすれ
ば，結晶相１−５は前記シードを中心として一辺20μｍ
の結晶領域となる。この様にして、結晶粒界の場所が制
御された大粒径多結晶シリコン薄膜が作製される。
本発明を用いて作製した大粒径多結晶シリコン薄膜
を、薄膜トランジスターに応用した例を第２図にしたが
って説明する。第１図（ｄ）に示すように、結晶粒界１
−６の位置が分かっているのでこの場所を避けて、結晶
相１−５をチャネル領域となるように薄膜トランジスタ
ーを作製する。前述のようにして作製された大粒径多結
晶シリコン薄膜基板を第２図（ａ）に示す。２−１は非
晶質絶縁基板である。２−２はシードであり、２−３は
固相成長により形成された結晶相である。２−４は結晶
粒界である。次に前記シリコン薄膜をフォトリソグラフ
ィ法によりパターニンして第２図（ｂ）に示すように島
状にする。この時、結晶相２−３が島状パターンの中心
部になるようにパターニングする。次に第２図（ｃ）に
示されているように、ゲート酸化膜２−５を形成する。
該ゲート酸化膜の形成方法としてはLPCVD法、あるいは
光励起CVD法、あるいはプラズマCVD法、ECRプラズマCVD
法、あるいは高真空蒸着法、あるいはプラズマ酸化法、
あるいは高圧酸化法などのような500℃以下の低温方法
がある。該低温方法で成膜されたゲート酸化膜は、熱処
理することによってより緻密で界面準位の少ない優れた
膜となる。非晶質絶縁基板２−１として石英基板を用い
る場合は、熱酸化法によることができる。該熱酸化法に
はdry酸化法とwet酸化法とがあるが、酸化温度は1000℃
以上と高いが膜質が優れていることからdry酸化法の方
が適している。
を、薄膜トランジスターに応用した例を第２図にしたが
って説明する。第１図（ｄ）に示すように、結晶粒界１
−６の位置が分かっているのでこの場所を避けて、結晶
相１−５をチャネル領域となるように薄膜トランジスタ
ーを作製する。前述のようにして作製された大粒径多結
晶シリコン薄膜基板を第２図（ａ）に示す。２−１は非
晶質絶縁基板である。２−２はシードであり、２−３は
固相成長により形成された結晶相である。２−４は結晶
粒界である。次に前記シリコン薄膜をフォトリソグラフ
ィ法によりパターニンして第２図（ｂ）に示すように島
状にする。この時、結晶相２−３が島状パターンの中心
部になるようにパターニングする。次に第２図（ｃ）に
示されているように、ゲート酸化膜２−５を形成する。
該ゲート酸化膜の形成方法としてはLPCVD法、あるいは
光励起CVD法、あるいはプラズマCVD法、ECRプラズマCVD
法、あるいは高真空蒸着法、あるいはプラズマ酸化法、
あるいは高圧酸化法などのような500℃以下の低温方法
がある。該低温方法で成膜されたゲート酸化膜は、熱処
理することによってより緻密で界面準位の少ない優れた
膜となる。非晶質絶縁基板２−１として石英基板を用い
る場合は、熱酸化法によることができる。該熱酸化法に
はdry酸化法とwet酸化法とがあるが、酸化温度は1000℃
以上と高いが膜質が優れていることからdry酸化法の方
が適している。
次に第２図（ｄ）に示されるように、ゲート電極２−
６を形成する。この時、該ゲート電極２−６は結晶粒界
２−４およびシード２−２とオーバーラップしないよう
に形成する。従って、ゲート電極２−６の下のシリコン
は結晶相となる。該ゲート電極材料としては多結晶シリ
コン薄膜、あるいはモリブデンシリサイド、あるいはア
ルミニュウムやクロムなどのような金属膜、あるいはIT
OやSnO2などのような透明性導電膜などを用いることが
できる。成膜方法としては、CVD法、スパッタ法、真空
蒸着法、等の方法があるが、ここでの詳しい説明は省略
する。
６を形成する。この時、該ゲート電極２−６は結晶粒界
２−４およびシード２−２とオーバーラップしないよう
に形成する。従って、ゲート電極２−６の下のシリコン
は結晶相となる。該ゲート電極材料としては多結晶シリ
コン薄膜、あるいはモリブデンシリサイド、あるいはア
ルミニュウムやクロムなどのような金属膜、あるいはIT
OやSnO2などのような透明性導電膜などを用いることが
できる。成膜方法としては、CVD法、スパッタ法、真空
蒸着法、等の方法があるが、ここでの詳しい説明は省略
する。
続いて第２図（ｅ）に示すように、前記ゲート電極２
−６をマスクとして不純物をイオン注入し、自己整合的
にソース領域２−７およびドレイン領域２−８を形成す
る。同図に於て２−３はまったくの結晶領域であり、こ
れはMOS型薄膜トランジスタのチャネル領域となる。結
晶粒界２−４はドレイン領域２−８の中に埋もれるの
で、トランジスタ特性にはなんら悪影響を与えない。前
記不純物としては、Nchトランジスタを作製する場合はP
+あるいはAs+を用い、Pchトランジスタを作製する場合
はB+等を用いる。不純物添加方法としては、イオン注入
方の他に、レーザードーピング法あるいはプラズマドー
ピング法などの方法がある。前記非晶質絶縁基板２−１
として石英基板を用いた場合には熱拡散法を使うことが
できる。不純物濃度は、１×1015から１×1020cm-3程度
とする。
−６をマスクとして不純物をイオン注入し、自己整合的
にソース領域２−７およびドレイン領域２−８を形成す
る。同図に於て２−３はまったくの結晶領域であり、こ
れはMOS型薄膜トランジスタのチャネル領域となる。結
晶粒界２−４はドレイン領域２−８の中に埋もれるの
で、トランジスタ特性にはなんら悪影響を与えない。前
記不純物としては、Nchトランジスタを作製する場合はP
+あるいはAs+を用い、Pchトランジスタを作製する場合
はB+等を用いる。不純物添加方法としては、イオン注入
方の他に、レーザードーピング法あるいはプラズマドー
ピング法などの方法がある。前記非晶質絶縁基板２−１
として石英基板を用いた場合には熱拡散法を使うことが
できる。不純物濃度は、１×1015から１×1020cm-3程度
とする。
続いて第２図（ｆ）に示されるように、層間絶縁膜２
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜２−９を積層
する前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜２−９を積層
する前におこなってもよい。
次に第２図（ｇ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極２−10およびドレイン電極２−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極２−10およびドレイン電極２−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
［発明の効果］ 従来薄膜トランジスタのチャネル領域には結晶粒界が
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、大きな結晶粒径を得ることができ、結晶粒界の場所
も制御することができるようになる。この結晶粒界部分
を除いた結晶領域だけをチャネル領域として利用できる
ようになったので、従来に比べて、薄膜トランジスタの
ON電流は増大しOFF電流は小さくなる。またスレッシュ
ホルド電圧も小さくなりトランジスタ特性が大きく改善
される。トランジスタ特性のばらつきは非常に小さい。
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、大きな結晶粒径を得ることができ、結晶粒界の場所
も制御することができるようになる。この結晶粒界部分
を除いた結晶領域だけをチャネル領域として利用できる
ようになったので、従来に比べて、薄膜トランジスタの
ON電流は増大しOFF電流は小さくなる。またスレッシュ
ホルド電圧も小さくなりトランジスタ特性が大きく改善
される。トランジスタ特性のばらつきは非常に小さい。
非晶質絶縁基板上に結晶粒界の場所が制御された結晶
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。シリ
コン薄膜のデポは１層のみである。また、シードの形成
方法もエネルギービームのステップ照射であるのでフォ
ト工程など、工程数はまったく増えない。600℃以下の
低温のプロセスでも作製が可能なので、価格が安くて耐
熱温度が低いガラス基板をもちいることができる。優れ
たシリコン薄膜が得られるのにかかわらずコストアップ
とはならない。
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。シリ
コン薄膜のデポは１層のみである。また、シードの形成
方法もエネルギービームのステップ照射であるのでフォ
ト工程など、工程数はまったく増えない。600℃以下の
低温のプロセスでも作製が可能なので、価格が安くて耐
熱温度が低いガラス基板をもちいることができる。優れ
たシリコン薄膜が得られるのにかかわらずコストアップ
とはならない。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板のてい価
格か及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板のてい価
格か及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4判あるいはA3判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4判あるいはA3判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあろいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあろいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
第１図（ａ）から（ｄ）は、本発明における半導体薄膜
の結晶成長方法を示す工程図である。 第２図（ａ）から（ｇ）は、本発明を、薄膜トランジス
タに応用した場合の例を示す薄膜トランジスタの工程図
である。 １−1;非晶質絶縁基板 １−3;エネルギービーム １−4;シード １−5;結晶相 １−6;結晶粒界 ２−3;結晶相
の結晶成長方法を示す工程図である。 第２図（ａ）から（ｇ）は、本発明を、薄膜トランジス
タに応用した場合の例を示す薄膜トランジスタの工程図
である。 １−1;非晶質絶縁基板 １−3;エネルギービーム １−4;シード １−5;結晶相 １−6;結晶粒界 ２−3;結晶相
Claims (2)
- 【請求項１】絶縁基板上に薄膜トランジスタを形成する
製造方法において、 該絶縁基板上に非晶質半導体薄膜を堆積する工程と、 該非晶質半導体薄膜上に、スポット状にエネルギービー
ムを間隔を開けて照射してシードを形成する工程と、 該シードを核として、所定の温度で熱処理することによ
り該非晶質半導体薄膜を再結晶化して該非晶質半導体薄
膜に結晶粒界を形成する工程と、 該シード及び該結晶粒界が形成されていない該非晶質半
導体薄膜領域の上にゲート電極を形成する工程と、 該ゲート電極をマスクとしてイオン打ち込みすることに
より、該非晶質半導体薄膜にソート・ドレイン領域を形
成する工程とからなることを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】該非晶質半導体薄膜を再結晶化するための
熱処理温度が500℃〜700℃であることを特徴とする請求
項第１項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29507388A JP2707654B2 (ja) | 1988-11-22 | 1988-11-22 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29507388A JP2707654B2 (ja) | 1988-11-22 | 1988-11-22 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140916A JPH02140916A (ja) | 1990-05-30 |
| JP2707654B2 true JP2707654B2 (ja) | 1998-02-04 |
Family
ID=17815966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29507388A Expired - Fee Related JP2707654B2 (ja) | 1988-11-22 | 1988-11-22 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707654B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803867B1 (ko) * | 2006-09-14 | 2008-02-14 | 연세대학교 산학협력단 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3182893B2 (ja) * | 1992-07-10 | 2001-07-03 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
| JP2003163221A (ja) | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3942878B2 (ja) * | 2001-11-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1988
- 1988-11-22 JP JP29507388A patent/JP2707654B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803867B1 (ko) * | 2006-09-14 | 2008-02-14 | 연세대학교 산학협력단 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 |
| WO2008032917A1 (en) * | 2006-09-14 | 2008-03-20 | Industry-Academic Cooperation Foundation, Yonsei University | Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02140916A (ja) | 1990-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02165619A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JPH036865A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JPH03289129A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |