JP3942878B2

JP3942878B2 - 半導体装置の作製方法

Info

Publication number: JP3942878B2
Application number: JP2001363483A
Authority: JP
Inventors: 達也荒尾; 敦生磯部
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-11-28
Filing date: 2001-11-28
Publication date: 2007-07-11
Anticipated expiration: 2021-11-28
Also published as: JP2003163165A

Description

【０００１】
【発明の属する技術分野】
本発明は非晶質構造を有する半導体膜の結晶化工程を含む半導体装置の作製工程に関し、特に本発明は、薄膜トランジスタ及び当該薄膜トランジスタを搭載するアクティブマトリックス型表示装置に代表される電気光学装置、及びその電気光学装置を部品として搭載した電気機器の作製方法に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（以下、ＴＦＴという）を形成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。
【０００３】
半導体装置の代表例として、液晶モジュールを備えた液晶表示装置、エレクトロルミネセンスモジュール、および密着型イメージセンサ、三次元ＩＣ（集積回路）等が知られている。
【０００４】
液晶表示装置においては、高品位な画像を得るために、画素電極をマトリクス上に配置して、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリックス型液晶表示装置が注目を集めている。
【０００５】
液晶表示装置に搭載される液晶モジュールには、画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路が一枚の基板上に形成される。
【０００６】
画素部は数十から数百万個の各画素にＴＦＴが配置され、そのＴＦＴのそれぞれには画素電極が接続されている。液晶を挟んで対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印可する電圧をスイッチング機能により制御して、コンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００７】
従来では非晶質シリコン膜を用いてＴＦＴが形成されてきたが、より高性能を求めるために結晶質シリコン膜（ポリシリコン膜）を活性層にしたＴＦＴを作製することが試みられている。このポリシリコンＴＦＴは、電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
【０００８】
この結晶質シリコン膜をガラス基板上に形成する技術として特開平８−７８３２９号公報記載の技術が開示されている。同公報記載の技術は非晶質シリコン膜に対して結晶化を助長する触媒元素（代表的にはニッケル）を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するものであり、得られる結晶粒のサイズは非常に大きい。
【０００９】
また、上記公報技術は、触媒元素を用いないで結晶化を行う場合と比べて触媒元素の作用により非晶質シリコン膜の結晶化温度を５０〜１００℃程度下げることが可能であり、結晶化に要する時間触媒元素を用いないで結晶化を行う場合に比べ１／５〜１／１０に低減することができ、生産性に置いても優れている。
【００１０】
さらに、非晶質シリコン膜の一部に選択的に触媒元素を導入して加熱することで他の部分を非晶質シリコン膜の状態として残したまま、触媒元素が導入された領域のみを選択的に結晶化し、そして加熱時間を延長することで、その導入領域から横方向（基板と平行方向）に結晶成長を行わせる技術が特開平１０−２４７７３５号公報に開示されている。この成長領域では成長方向が揃った柱状結晶が集まっており、触媒元素が導入されてランダムに結晶核の発生が起こった領域と比べると結晶性が良好になっている。そのため、この横方向結晶成長領域を活性層としてＴＦＴを形成することによって高性能化を行うことができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、触媒元素を導入した領域のみを選択的に結晶化するとき、加熱温度が高温であるほど短時間で結晶化しやすくなるが、触媒元素が導入されない非晶質シリコン部でも結晶質シリコンの結晶核が発生してしまうことがある。その結晶核発生により、横方向に柱状結晶が成長するのを妨げる原因になるだけでなく、その部分が活性層として用いられることにより特性を悪化させる原因にもなり、表示不良をもたらすことになりうる。そのため、短時間化をするために加熱温度を必要以上に高くすることはできない。
【００１２】
また、触媒元素を導入する部分としない部分を分けるための工程が必要となる。例えば、導入しない部分の非晶質シリコン膜上に酸化シリコン膜などを形成してマスクすることが上げられるが、この工程を行うためには酸化シリコン膜の成膜、触媒元素の添加を行うためのスリット状の開孔するための酸化シリコン膜のパターニング、結晶化後の酸化シリコン膜除去など多数の工程が必要となり、長い工程がかかることとなる。
【００１３】
このような問題点を解決するために、本発明は、非晶質シリコン膜に触媒元素の導入された場所のみを確実に結晶化し、かつ工程を簡略化できる方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の表示装置の製造方法は、絶縁表面を有する基板上に非晶質シリコン膜を形成し、上記非晶質シリコン膜に結晶化を促進する触媒元素を導入する工程と、レーザー光を照射して選択的に上記非晶質シリコン膜を結晶化する工程と、非晶質シリコン膜に導入された触媒元素を選択的に除去する工程と、加熱処理を行いレーザー光を照射して選択的に上記非晶質シリコン膜を結晶化した第１領域から上記基板と平行に上記非晶質シリコン膜を結晶化させる工程と、レーザー光を照射した場所以外で加熱処理を行ったときに結晶化した結晶質シリコン膜の第２領域にＴＦＴの活性層を形成する工程を備えることを特徴としている。
【００１５】
上記構成によれば、上記非晶質シリコン膜に結晶化を促進する触媒元素を導入し、レーザー光を照射して選択的に上記非晶質シリコン膜を結晶化することにより、触媒元素は結晶化したシリコンに一部は固溶し、一部はシリサイドを形成する。レーザー照射を使って結晶化をしているため、未照射部分である第２領域は完全な非晶質シリコン膜の状態が保たれる。
【００１６】
レーザー照射を行うときは、後のパターニング時のアライメント基準となるマーカーを形成しておくことで正しい位置に活性層を形成することができる。導入した触媒元素を除去するにあたり、非晶質シリコン膜である第２領域は触媒元素が膜表面に付着している状態であるため、容易に除去できる。しかし、結晶質シリコン膜である第１領域は膜中にニッケルが導入されて除去することは困難である。そのため、触媒元素を選択的に除去できる。
【００１７】
第１領域から第２領域へ結晶化させる加熱処理は触媒元素の導入されない第２領域において結晶質シリコンの結晶核が発生しない温度より低い温度で行うのが望ましい。
【００１８】
非晶質シリコン膜の横方向への結晶成長においては、上記触媒元素が結先端部に局在して非晶質シリコン膜の結晶化を促進している。したがって、隣接する第１領域の間隔が狭く、その間の第２領域が完全に結晶質シリコンとなる場合は、第２領域で両側からの結晶成長が衝突する領域が存在し触媒元素が偏析するため、その場所へのＴＦＴの活性層のチャネル部形成は信頼性や電気的安定性を阻害する可能性があり、特性の悪化から考えて避けるのが望ましい。
【００１９】
この工程は成膜、パターニング、エッチングなどの多数の工程を必要とせず、レーザー照射と触媒元素の除去を行うだけで済むため、工程短縮をはかることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２１】
絶縁表面を有する基板上に非晶質半導体膜を形成し、非晶質半導体膜に結晶化を促進する触媒元素を導入する工程と、レーザー光を照射して選択的に非晶質半導体膜を結晶化する工程と、非晶質半導体膜に導入された触媒元素を選択的に除去する工程と、加熱処理を行いレーザー照射して選択的に上記非晶質半導体膜を結晶化した第１領域から上記基板と平行に上記非晶質半導体膜を結晶化させる工程と、レーザー光を照射した場所以外で加熱処理を行ったときに結晶化した結晶質半導体膜の第２領域にＴＦＴの活性層を形成する工程を備えることを特徴としている。
【００２２】
絶縁性表面を有する基板は、ガラス基板、石英基板、サファイア基板等５００℃以上の耐熱性のある基板であれば、他の基板であっても良い。
【００２３】
非晶質半導体膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等で得られる半導体材料、例えば、シリコンまたはシリコンを主成分とする合金を用いることが可能である。
【００２４】
レーザー照射前に添加する触媒元素は触媒元素を含む溶液を塗布する方法でも良いし、スパッタ法やＣＶＤ法で薄い膜を形成する方法でもよい。
【００２５】
レーザー光としてはパルス発振型または連続発振型のエキシマレーザーやＹＡＧレーザーの第２高調波または第３高調波、ＹＶＯ₄レーザーの第2高調波を用いることができる。レーザー光の照射される領域の形状は、線状であっても矩形であっても円形であってもよく、特定するものではない。
【００２６】
レーザー光を照射するときに、後に活性層パターンとなる位置を特定するため、マーカーを形成しておくことが望ましい。
【００２７】
レーザー照射後の触媒元素の除去は触媒元素をエッチングする方法は、ドライエッチング、ウエットエッチングを用いることができる。例えば、希フッ酸で洗浄することで表面上に存在している触媒元素を除去できる。このときレーザー照射をした結晶質半導体膜中に固溶した触媒元素やシリサイド化した触媒元素はほとんど除去されない。
【００２８】
第１領域から上記基板と平行に上記非晶質半導体膜を結晶化させる工程は、例えば窒素雰囲気下等の不活性雰囲気下において熱処理を行うが、半導体膜の物性のばらつき要因になるため、触媒元素起因以外の結晶質シリコンの核発生がしない程度の温度で行うことが望ましい。
【００２９】
触媒元素は結晶化後にゲッタリングを行い結晶質半導体膜中から除去または触媒元素による電気的影響が表れない程度に低減することが望ましい。ゲッタリングの手法としては、結晶質半導体の一部にリンまたは希ガス（代表的にはアルゴン）などを添加してゲッタリングサイトを形成し熱処理を行って触媒元素を移動させる方法、若しくはリンまたは希ガスなどを含有した非晶質半導体、もしくは結晶質半導体を酸化膜を介して積層し、ゲッタリングサイトとすることで、熱処理を行って触媒元素を移動させる方法を用いればよい。
【００３０】
活性層の配置はレーザー照射した第１領域以外で結晶質シリコン膜が形成されている第２領域に行う。ただし、隣接する第１領域の間隔が狭く、その間の第２領域が完全に結晶質シリコンとなる場合は、第２領域で両側からの結晶成長が衝突する領域が存在し触媒元素が偏析するため、その場所への活性層のチャネル部の形成は信頼性や電気的安定性を阻害する可能性があり、特性の悪化から考えて避けるのが望ましい。
【００３１】
【実施例】
［実施例１］
本実施例では石英基板（厚さ１．１ｍｍ）を用い、減圧熱ＣＶＤ法で得られる非晶質半導体膜を用いてＴＦＴを作製する例を図１に示す。
【００３２】
まず、減圧熱ＣＶＤ法で厚さ５０ｎｍの非晶質シリコン膜１０１と厚さ５０ｎｍの酸化シリコン膜１０２を石英基板１００に成膜する。（図１（Ａ））
【００３３】
次いで、裏面側に形成された非晶質シリコン膜および酸化シリコン膜を除去するためにレジスト膜１０３を形成する。次いで、裏面側に形成された酸化シリコン膜をフッ酸を含む溶液で除去し、非晶質シリコン膜をＳＦ₆とＨｅとの混合ガスを用いて除去する。（図１（Ｂ））
【００３４】
次いで、レジスト膜を除去し、酸化シリコン膜１０２を除去し、基板を希フッ酸で洗浄した後、オゾン水により非晶質シリコン膜の表面に酸化膜（図示しない）を形成する。次いで、ニッケルを含む溶液（５ｐｐｍ）をスピンコートして薄い金属膜１０４を形成する。（図１（Ｃ））
【００３５】
次いで、楕円状レーザー光を基板の表面側から所望の場所に照射する。（図1（Ｄ））レーザー光の形状は円状でも線状でも良く、結晶化するパターンに適した形に整形すればよい。ここでは連続発振型のＹＶＯ₄レーザーの第２高調波（５３２ｎｍ）を用いる。レーザー光の照射条件は、エネルギー密度を０．１ｍＷ／μｍ²〜１ｍＷ／μｍ²、スキャン速度を１０ｃｍ／ｓｅｃ〜１００ｃｍ／ｓｅｃとすればよい。ここでは、レーザー光の照射条件はエネルギー密度を０．５ｍＷ／μｍ²、スキャン速度を５０ｃｍ／ｓｅｃとする。このレーザー光により結晶核を発生させて、非晶質シリコン膜の一部を結晶化する。こうして、結晶質シリコン膜１０５となる。このとき結晶質シリコン膜には表面のＮｉが膜中に拡散して結晶核となるシリサイドが形成されている。
【００３６】
次いで、シリコン膜の表面をフッ酸を含むエッチャントで洗浄し、シリコン膜表面のニッケルを除去する。このとき、レーザー照射されて結晶化したシリコン膜中に含まれるニッケルやニッケルシリサイドはほとんど除去されない。
【００３７】
次いで、加熱処理で結晶化を行い、レーザー照射されて結晶化したシリコン膜１０５から非晶質シリコン膜へ横方向に結晶化を行い、結晶質シリコン膜１０６を形成する。（図１（Ｅ））ここでは４５０℃、１時間の熱処理の後、５７０℃、１４時間の熱処理行う。
【００３８】
次いで、得られた結晶質シリコン膜１０６をパターニングして活性層１０７を形成する。（図１（Ｆ））
【００３９】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となるシリコンを主成分とする絶縁膜を形成する。
【００４０】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極１０９を形成し、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００４１】
また、活性化の手段として熱処理とした場合、活性化と同時にゲッタリングを行うことができる。ここでのゲッタリングはソース領域またはドレイン領域に添加したリンによるゲッタリングである。また、結晶化の前に添加した結晶成長を助長させる金属元素は、結晶化後にゲッタリングを行い結晶質半導体膜中から除去または低減することが望ましい。
【００４２】
以降の工程は、層間絶縁膜１１２を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１３、ドレイン電極１１４を形成してＴＦＴを完成させる。（図１（Ｇ））
【００４３】
また、本発明は図１の構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ構造としてもよい。
【００４４】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００４５】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００４６】
［実施例２］
ここでは、画素部を有するアクティブマトリクス基板を用いた液晶表示装置を作製する方法について図２〜図７を用いて説明する。
【００４７】
ＴＦＴをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板（アクティブマトリクス基板）と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、画素部の外周部にシール材を用いることで液晶層を封入している。
【００４８】
以下にアクティブマトリクス基板の作製例を示す。
【００４９】
まず、絶縁表面を有する基板２０１上に導電膜を形成し、パターニングを施すことにより走査線２０２を形成する。（図２（Ａ））この走査線２０２は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板２０１として石英基板を用い、走査線２０２としてポリシリコン膜（膜厚７５ｎｍ）とタングステンシリサイド（Ｗ−Ｓｉ）膜（膜厚１５０ｎｍ）の積層構造を用いる。
【００５０】
次いで、走査線２０２を覆う絶縁膜２０３ａ、２０３ｂを膜厚１００〜１０００ｎｍで形成する。ここではプラズマＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜と減圧熱ＣＶＤ法を用いた膜厚４８０ｎｍの酸化シリコン膜を積層させる。
【００５１】
また、絶縁膜２０３ｂを形成した後、絶縁膜表面を化学的及び機械的に研磨する処理（代表的にはＣＭＰ技術）等）により平坦化してもよい。（図２（Ｂ））例えば、絶縁膜表面の最大高さ（Ｒmax）が０．５μｍ以下、好ましくは０．３μｍ以下となるようにする。
【００５２】
次いで、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは減圧熱ＣＶＤ法を用いて膜厚５０ｎｍの非晶質シリコン膜を形成する。さらに非晶質シリコン膜上に減圧熱ＣＶＤ法で膜厚５０ｎｍの酸化シリコン膜を形成する。減圧熱ＣＶＤ法では基板の両面に成膜されるため、基板表面側にレジスト膜を形成した後、裏面側の酸化シリコン膜をフッ酸を含む溶液で除去し、さらに裏面側の非晶質シリコン膜をＳＦ₆とＨｅの混合ガスを用いて除去する。裏面側の膜を除去した後は、レジスト膜を除去し、さらに酸化シリコン膜を除去する。
【００５３】
次いで、この非晶質半導体膜を結晶化させる。本実施例では、非晶質シリコン膜に対して結晶化を助長する金属元素を全面に添加し、レーザー光を一部に照射する。（図２（Ｃ１））ここではオゾンを含む溶液で非晶質シリコン膜の表面に酸化膜を形成した後、結晶化を助長する触媒元素としてニッケルを用い、ニッケルを1ｐｐｍ〜１００ｐｐｍ含有する溶液、ここでは５ｐｐｍ含有する溶液を塗布した後、連続発振型のＹＶＯ₄レーザーの第２高調波（５３２ｎｍ）をエネルギー密度０．１ｍＷ／μｍ²〜１．０ｍＷ／μｍ²、ここでは０．５ｍＷ／μｍ²、スキャン速度１０ｃｍ／ｓｅｃ〜１００ｃｍ／ｓｅｃ、ここでは５０ｃｍ／ｓｅｃで照射する。このレーザー光により結晶核を発生させて、非晶質シリコン膜の一部を結晶化する。こうして、結晶質シリコン膜２０５となる。このとき結晶質シリコン膜には表面のニッケルが膜中に拡散して結晶核となるシリサイドが形成されている
【００５４】
レーザー照射のときに後の活性層パターン形成における位置合わせのためアライメントマーカーを形成しておく。
【００５５】
次いで、シリコン膜の表面をフッ酸を含むエッチャントで洗浄し、シリコン膜表面のニッケルを除去する。このとき、レーザー照射されて結晶化したシリコン膜中に含まれるニッケルやニッケルシリサイドはほとんど除去されない。
【００５６】
次いで、脱水素化のための熱処理として４５０℃１時間を行い、結晶化のための熱処理を５３０℃〜６００℃、ここでは５７０℃１４時間を行う。この加熱処理によりレーザー照射部分の結晶質シリコン膜から非晶質シリコン膜へ横方向（基板と水平方向）に結晶化が進行し、結晶成長方向の揃った結晶質シリコン膜２０４が得られる。なお、図２（Ｃ２）は画素上面図であり、点線Ａ−Ａ’で切断した断面図が図２（Ｃ１）に相当する。
【００５７】
次いで、ＴＦＴの活性層とする領域からニッケルをゲッタリングする。ＴＦＴの活性層とする領域を酸化シリコン膜２０７で覆い、結晶質シリコン膜の一部にアルゴン（代表的にはリン、希ガス）を添加し、ゲッタリングサイト２０６とする。（図３（Ａ））その後、窒素雰囲気下で熱処理を６００℃〜８００℃、ここでは７００℃１２時間行い、ゲッタリングサイトのシリコン膜を除去する。活性層とする領域に残るニッケルがＴＦＴ特性に影響を与えないほど少ない場合は、このゲッタリング処理を行わなくても良い。
【００５８】
次いで、活性層の薄膜化を熱酸化により行う。熱酸化を行う前に安定性のため減圧熱ＣＶＤ法により酸化シリコン膜２０９を２０ｎｍで形成（図３（Ｂ））し、酸素雰囲気に塩化水素を３％導入した混合ガスにより９５０℃５０分加熱処理を行う。この熱酸化処理により５０ｎｍの結晶質シリコン膜は３０ｎｍまで薄膜化され、より緻密な結晶質シリコン膜となる。
【００５９】
次いで、レーザー照射によって形成したアライメントマーカーで位置合わせをしてパターニングを行い、結晶質シリコン膜の不要な部分を除去して活性層２１０を形成する。（図３（Ｃ１））なお、活性層２１０を形成した後の画素上面図を図３（Ｃ２）に示す。図３（Ｃ２）において、点線Ｂ−Ｂ’で切断した断面図が図３（Ｃ１）に相当する。
【００６０】
次いで、減圧熱ＣＶＤ法によりゲート絶縁膜の一部となる酸化シリコン膜２１１ａを３０ｎｍで形成する。（図４（Ａ））その後、保持容量を形成するため、マスク２１２を形成して酸化シリコン膜２１１ａをエッチングし、結晶質シリコン膜の一部（保持容量とする領域）２１３にリンをドーピングする。（図４（Ｂ））
【００６１】
次いで、マスク２１２を除去し、減圧熱ＣＶＤ法で酸化シリコン膜２１１ｂを５０ｎｍで形成する。（図４（Ｃ））この酸化シリコン膜は容量絶縁膜となる。また、図４（Ａ）に示した酸化シリコン膜２１１ａと図４（Ｃ）に示した酸化シリコン膜２１１ｂの積層膜がゲート絶縁膜となり、最終的には８０ｎｍとなる。ここでの画素上面図を図４（Ｃ２）に示す。図４（Ｃ２）において、点線Ｃ−Ｃ’で切断した断面図が図４（Ｃ１）に相当する。また、図４中の1点鎖線内で示した領域は、薄い絶縁膜２１１ｂが形成されている部分である。
【００６２】
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ₂Ｈ₆）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
【００６３】
次いで、絶縁膜２１１ａ、及び２１１ｂ上にマスク２１４を形成し、走査線２０２に達するコンタクトホールを形成する。（図５（Ａ））そして、コンタクトホールの形成後、マスクを除去する。
【００６４】
次いで、導電膜を形成し、パターニングを行ってゲート電極２１５および容量配線２１６を形成する。（図５（Ｂ））ここでは、リンがドープされた結晶質シリコン膜（膜厚１５０ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）との積層構造を用いた。なお、保持容量は、絶縁膜２１１ｂを誘電体とし、容量配線２１６と結晶質シリコン膜の一部２１３とで構成されている。
【００６５】
次いで、ゲート電極２１５および容量配線２１６をマスクとして自己整合的にリンを低濃度に添加する。（図５（Ｃ１））ここでの画素上面図を図５（Ｃ２）に示す。図５（Ｃ２）において、点線Ｄ−Ｄ’で切断した断面図が図５（Ｃ１）に相当する。この低濃度に添加された領域のリンの濃度が、１×１０¹⁶〜５×１０¹⁸ａｔｏｍｓ／ｃｍ³（代表的には３×１０¹⁷〜３×１０¹⁸ａｔｏｍｓ／ｃｍ³）となるように調整する。
【００６６】
次いで、マスク２２０を形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域２１８を形成する。（図６（Ａ））この高濃度不純物領域のリンの濃度が１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³（代表的には２×１０²⁰〜５×１０²⁰ａｔｏｍｓ／ｃｍ³）となるように調整する。なお、活性層２１０のうち、ゲート電極２１５と重なる領域はチャネル形成領域２１９となり、マスク２２０で覆われた領域は低濃度不純物領域２１７となりＬＤＤ領域として機能する。そして、不純物元素の添加後、マスク２２０を除去する。
【００６７】
次いで、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるｐチャネル型ＴＦＴを形成するために、マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。
【００６８】
次いで、マスク２２０を除去した後、ゲート電極２１５および容量配線２１６を覆うパッシベーション膜２２１を形成する。このパッシベーション膜は、ゲート電極の酸化を防ぐとともに、後の平坦化の工程でエッチングストッパーとして機能する。ここでは、酸化シリコン膜を７０ｎｍの膜厚で形成した。その後、活性層にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するための熱処理工程を５００℃〜１０５０℃、ここでは９５０℃３０分の加熱処理を行う。
【００６９】
次いで、有機樹脂材料またはシリコン材料からなる層間絶縁膜２２２を形成する。ここでは膜厚１μｍの酸化窒化シリコン膜を用い、エッチバックを行って平坦化を行った。次いで、活性層に達するコンタクトホールを形成した後、電極２２３及びソース配線２２４を形成する。本実施例では電極２２３及びソース配線２２４を、チタン膜を６０ｎｍ、窒化チタン膜を４０ｎｍ、チタンを含むアルミニウム膜を３００ｎｍ、タングステン膜１００ｎｍをスパッタ法で連続して形成した４層構造の積層膜とした。（図６（Ｂ１））なお、図６（Ｂ２）において点線Ｅ−Ｅ’で切断した断面図が図６（Ｂ１）に相当する。
【００７０】
次いで、水素化処理をおこなった後、層間絶縁膜２２５を形成する。（図７（Ａ１））ここではアクリル樹脂１μｍを成膜する。次いで、層間絶縁膜２２５上に遮光性を有する導電膜を成膜して、パターニングを行って遮光層２２６を形成する。ここでは、チタンを含むアルミニウムを１００ｎｍ形成し、アクリル樹脂５００ｎｍからなる層間絶縁膜２２７を成膜する。次いで、電極２２３に達するコンタクトホール形成し、１００ｎｍの透明導電膜、ここでは酸化インジウム・スズ（ＩＴＯ）膜を成膜した後、パターニングして画素電極２２８、２２９を形成する。図７（Ａ２）において、点線Ｆ−Ｆ’で切断した断面図が図７（Ａ１）に相当する。
【００７１】
こうして画素部には、表示領域の面積（画素サイズ２６μｍ×２６μｍのとき開口率７６．５％）を確保しつつ、ｎチャネル型ＴＦＴでなる画素ＴＦＴが形成され、十分な保持容量（４０ｆＦ）を得ることができる。
【００７２】
なお、図７で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。
【００７３】
なお、本実施例は一例であって本実施例の工程に限定されないことはいうまでもない。例えば、各導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等）膜を用いることができる。
【００７４】
また、本実施例では、画素電極に透明導電膜を用いて透過型表示装置用のアクティブマトリクス基板を作製する例を示したが、画素電極に反射性を有する材料膜を用いて反射型表示装置用のアクティブマトリクス基板を作製してもよい。
【００７５】
［実施例３］
本実施例では、実施例３のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図８を用いる。
【００７６】
まず、上記実施例２に従い、図７の状態のアクティブマトリクス基板を得た後、図７のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００７７】
次いで、対向基板を用意する。この対向基板には、遮光層が各画素に対応して設けられている。また、駆動回路の部分にも遮光層を設けた。この遮光層の上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【００７８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【００７９】
こうして得られた液晶モジュールの構成を図８の上面図を用いて説明する。
【００８０】
アクティブマトリクス基板８０１の中央には、画素部８０４が配置されている。画素部８０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路８０２が配置されている。画素部８０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路８０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路８０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図８に示した左右対称配置が望ましい。
【００８１】
各駆動回路への信号の入力は、フレキシブルプリント基板（ＦＰＣ）８０５から行われる。ＦＰＣ８０５は、基板８０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極８０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【００８２】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤８０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ８１０によって一定のギャップ（基板８０１と対向基板８０６との間隔）を保った状態で、対向基板８０６が貼り付けられる。その後、シール剤８０７が塗布されていない部分より液晶素子が注入され、封止剤８０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【００８３】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【００８４】
［実施例４］
本発明を実施して形成されたＴＦＴは様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【００８５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクター、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９に示す。
【００８６】
図９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【００８７】
図９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【００８８】
なお、図９（Ｃ）は、図９（Ａ）及び図９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８９】
また、図９（Ｄ）は、図９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００９０】
ただし、図９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【００９１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態、または実施例１乃至６のうち、いずれか一つとどのような組み合わせからなる構成を用いても実現することができる。
【００９２】
【発明の効果】
本発明により、活性層は触媒元素による結晶質シリコン膜のみで形成され、ばらつきの少ない半導体装置を得ることができる。また、本発明により、従来よりも結晶化工程を短縮することができる。
【図面の簡単な説明】
【図１】本発明の作製工程を示す図。
【図２】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図３】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図４】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図５】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図６】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図７】本発明のアクティブマトリクス型表示装置の作製工程を示す図。
【図８】液晶モジュールを示す図。
【図９】電子機器を示す図。

Claims

絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜の全面に結晶化を助長する金属元素を添加し、
前記非晶質半導体膜の一部にレーザー光を照射することで、結晶化され且つ前記金属元素が導入された第１領域と、前記レーザー光未照射部分である第２領域を形成し、
前記第２領域の表面から前記金属元素を除去し、
前記第１領域及び前記第２領域を加熱して、前記第１領域から前記第２領域へと横方向に結晶成長させ、結晶化された前記第２領域を形成し、
前記金属元素の添加は、前記金属元素を含む溶液を塗布する、または、スパッタ法若しくはＣＶＤ法で前記金属元素を含む薄い膜を形成することにより行うことを特徴とする半導体装置の作製方法。
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜の全面に結晶化を助長する金属元素を添加し、
前記非晶質半導体膜の一部にレーザー光を照射することで、結晶化され且つ前記金属元素が導入された第１領域と、前記レーザー光未照射部分である第２領域を形成し、
前記第２領域の表面から前記金属元素を除去し、
前記第１領域及び前記第２領域を加熱して、前記第１領域から前記第２領域へと横方向に結晶成長させ、結晶化された前記第２領域を形成し、
前記第２領域をパターニングすることにより、前記第２領域に薄膜トランジスタのチャネル形成領域を形成し、
前記金属元素の添加は、前記金属元素を含む溶液を塗布する、または、スパッタ法若しくはＣＶＤ法で前記金属元素を含む薄い膜を形成することにより行うことを特徴とする半導体装置の作製方法。
絶縁表面上に非晶質半導体膜を形成し、
前記非晶質半導体膜の全面に結晶化を助長する金属元素を添加し、
前記非晶質半導体膜の一部にレーザー光を照射することで、結晶化され且つ前記金属元素が導入された複数の第１領域と、前記レーザー光未照射部分である第２領域を形成し、
前記第２領域の表面から前記金属元素を除去し、
前記第１領域及び前記第２領域を加熱して、前記第１領域から前記第２領域へと横方向に結晶成長させ、結晶化された前記第２領域を形成し、
前記第２領域をパターニングすることにより、隣接する前記第１領域からの前記結晶成長同士が衝突する領域を避けて前記第２領域に薄膜トランジスタのチャネル形成領域を形成し、
前記金属元素の添加は、前記金属元素を含む溶液を塗布する、または、スパッタ法若しくはＣＶＤ法で前記金属元素を含む薄い膜を形成することにより行うことことを特徴とする半導体装置の作製方法。
請求項１乃至３のいずれか一において、前記非晶質半導体膜はシリコン膜またはシリコン膜を主成分とする膜であることを特徴とする半導体装置の作製方法。
請求項１乃至４のいずれか一において、前記レーザー光はエキシマレーザー発振装置、ＹＡＧレーザー発振装置、またはＹＶＯ_４レーザー発振装置を光源とすることを特徴とする半導体装置の作製方法。
請求項１乃至５のいずれか一において、結晶化された前記第２領域を形成後、前記第２領域から前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。
請求項１乃至６のいずれか一において、前記非晶質半導体膜の表面をフッ酸を含むエッチャントで洗浄することにより、前記第２の領域の表面から前記金属元素の除去を行うことを特徴とする半導体装置の作製方法。