JP3927756B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3927756B2 JP3927756B2 JP2000143228A JP2000143228A JP3927756B2 JP 3927756 B2 JP3927756 B2 JP 3927756B2 JP 2000143228 A JP2000143228 A JP 2000143228A JP 2000143228 A JP2000143228 A JP 2000143228A JP 3927756 B2 JP3927756 B2 JP 3927756B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- silicon film
- manufacturing
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域として備えた半導体装置の製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ(TFT)に適し、さらにはアクティブマトリクス型の液晶表示装置、密着型イメージセンサ、三次元ICなどに利用される。
【0002】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサ、三次元ICなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に薄膜トランジスタ(TFT)等の半導体素子を形成する試みがなされている。これらの半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体は、非晶質ケイ素半導体(アモルファスシリコン)からなるものと、多結晶ケイ素、微結晶ケイ素等のように結晶性を有するケイ素半導体からなるもの(これを「結晶性ケイ素膜」と呼ぶ。)との2つに大別される。非晶質ケイ素半導体は、気相法で比較的低温で容易に作製することが可能で量産性に富むが、結晶性を有するケイ素半導体に比べて導電性等の物性が劣る。このため、高性能な半導体素子を得るために、結晶性ケイ素膜を利用することが強く求められている。
【0003】
従来、高品質な結晶性ケイ素膜を得るために、次のような方法が提案されている(特開平9−45931公報)。すなわち、まず図12(a)に示すように、ガラス基板301上に、下地膜302と、アモルファスシリコン膜303と、窓(厚さ方向に貫通した開口)305を有するマスク層304とを順に形成する。次に、アモルファスシリコン膜303のうち上記窓305に対応した領域303aに結晶化を促進するための触媒元素(ニッケルやパラジウム等の金属元素)306を導入する。図12(b)に示すように、550℃の加熱処理を行って、アモルファスシリコン膜303のその領域303aを結晶化させるとともに、横方向(図中に矢印で示すように、基板301と平行方向を指す。)ヘの結晶化の進行によってその近傍領域を結晶化させて、上記領域303aよりも広い結晶性シリコン領域307aを得る。次に図12(c)に示すように、上記マスク層304を除去した後、レーザ光Lを照射することによって、上記結晶性シリコン領域307aの結晶性を向上するとともに、残されたアモルファスシリコン領域303bを結晶化させる。この方法では、非晶質ケイ素(アモルファスシリコン)膜の結晶化を助長する触媒元素を利用することで、加熱温度の低温化および処理時間の短縮、そして結晶性の向上を図っている。その結果、特に高速動作が必要なTFTを高性能化しようとしている。
【0004】
【発明が解決しようとする課題】
ところで、上記加熱処理後レーザ光照射前の結晶化ケイ素領域307aでは、ケイ素の柱状結晶(幅800Å〜1000Å)が横方向に延びて網状(ネットワーク状態)になっている。個々の柱状結晶内部は単結晶状態であるが、これらの柱状結晶の曲がりや分岐などにより転位などの結晶欠陥が多数存在する。上記従来法で、加熱処理後にレーザ光を照射している理由は、良好な結晶性を有する柱状結晶成分を元に、結晶粒内の欠陥を消滅させるためである。
【0005】
しかしながら現実には、単にレーザ光を照射しただけでは、高品質で均一性に優れた結晶性ケイ素膜を得ることはできない。
【0006】
実際にレーザ光照射を行うと、低いレーザパワーでは、上記加熱処理後の結晶化ケイ素領域307aは、元の結晶状態をほぼ維持するだけであり、膜質は殆ど改善されない。一方、高いレーザパワーでは、元の結晶状態がリセットされてしまい、レーザ光照射による溶融固化のみで結晶化されたのと同様な状態になる。
【0007】
また、上記加熱処理後に残されたアモルファスシリコン領域303bでは、非晶質から直接結晶成長する部分が現れる。なぜなら、レーザ光照射は、ケイ素膜における瞬時の溶融固化過程を利用して結晶化しているため、結晶化ケイ素領域307aから或る程度以上の距離が離れていれば、結晶化ケイ素領域307aからの横方向の結晶成長が到達するより先に、溶融固化による結晶化が生じるからである。
【0008】
このため、レーザ光照射後に得られた結晶性ケイ素膜を用い、その結晶性ケイ素膜を活性領域とするTFTを作製した場合、そのTFTの特性は、触媒元素を導入した加熱処理による結晶化のみ(レーザ光照射無し)の膜を用いた場合と殆ど差のない電流駆動能力が低いものになるか、または電流駆動能力は或る程度高くなっているが特性ばらつきが大きいものになるか、のいずれかとなる。
【0009】
このように、上記加熱処理後の結晶性ケイ素膜に、単にレーザ光を照射しただけでは、高品質で均一性に優れた結晶性ケイ素膜を得ることはできない。従来は、そのような結晶性ケイ素膜をそのままチャネル領域等に用いているため、高性能な半導体装置を歩留まり良く製造することができなかった。
【0010】
そこで、この発明の目的は、結晶性ケイ素膜を活性領域として備えた高性能な半導体装置を、歩留まり良く製造できる半導体装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明者らは、触媒元素を用い結晶化されたケイ素膜のミクロ的な結晶性の良さに注目し、それを上手く引き出すことで、より高品質で均一性に優れた結晶性ケイ素膜が得られないかと考え、日夜研究を重ねた。そして、ついにそのような結晶性ケイ素膜を得る方法を実現した。その結晶性ケイ素膜を用いることによって高性能で特性ばらつきの少ない半導体装置が得られる。また、高性能な半導体装置を歩留まり良く製造できる。以下、この発明の半導体装置の製造方法について説明する。
【0012】
上記目的を達成するため、この発明の半導体装置の製造方法は、絶縁表面を有する基板上に形成された非晶質ケイ素膜の一部の領域に、その非晶質ケイ素膜の結晶化を促進するための触媒元素を導入する触媒導入工程と、加熱処理を施して、上記触媒元素が導入された領域の非晶質ケイ素膜を結晶化して結晶性ケイ素膜にする加熱工程と、光を照射して、上記加熱工程で結晶化された領域から上記基板と平行な横方向へ上記非晶質ケイ素膜の結晶化を進める光照射工程と、上記光照射工程で結晶化された領域の結晶性ケイ素膜が、半導体装置を構成する能動領域の少なくとも一部になるように加工を行う素子化工程と、を有し、上記触媒導入工程で触媒元素が導入される領域は、上記非晶質ケイ素膜のうち触媒元素が導入されない領域を挟むかまたは囲む配置になっており、上記加熱工程で残された未結晶化領域の形状は帯状または矩形状であり、上記未結晶化領域の帯幅または短辺方向の幅は、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で結晶化される領域の結晶性に引き継がれるように6μm以下に設定されていることを特徴とする。
【0013】
なお、「能動領域」とは、上記活性領域のうちキャリア(電荷担体)が流れて半導体装置の電気特性を実質的に定める部分を指す。特に、半導体装置が薄膜トランジスタである場合は、チャネル領域を指す。
【0014】
本発明の半導体装置の製造方法は、絶縁表面を有する基板上に形成された非晶質ケイ素膜の一部の領域に、その結晶化を促進するための触媒元素を導入し(触媒導入工程)、加熱処理を施して、上記触媒元素が導入された領域の非晶質ケイ素膜を結晶化して結晶性ケイ素膜にする(加熱工程)。続いて、光を照射して、上記加熱工程で結晶化された領域から上記基板と平行な横方向へ上記非晶質ケイ素膜の結晶化を進める(光照射工程)。そして、上記光照射工程で結晶化された領域の結晶性ケイ素膜が、半導体装置を構成する能動領域の少なくとも一部になるように加工を行う(素子化工程)。上記光照射工程では、上記加熱工程で結晶化された領域(これを適宜「触媒加熱結晶化領域」という。)の結晶性を反映して、溶融固化現象により横方向に結晶成長が生じる。すなわち、触媒加熱結晶化領域のミクロ的に良好な結晶成分(柱状結晶成分)を効率的に引き継いで結晶成長が生じる。したがって、この光照射工程では、触媒元素による結晶化で得られるミクロ的に良好な結晶状態と、固相成長結晶化法の特徴である結晶状態の基板内での良好な均一性と、光照射による溶融固化結晶化での低い粒内欠陥密度とを、全て盛り込んだ状態の非常に高品質な結晶性ケイ素膜が形成される。そして、この結晶性ケイ素膜が、半導体装置を構成する能動領域の少なくとも一部になるように加工を行うので、今までにない非常に高性能(特に電流駆動能力の高い)で、非常に素子間ばらつきの少ない安定した特性を示す半導体装置が得られる。
【0015】
本発明の半導体装置の製造方法では、上記加熱工程で結晶化された領域(触媒加熱結晶化領域)が光照射工程における結晶成長のシードとされるから、上記触媒加熱結晶化領域の結晶性が重要である。なぜなら、シードとされる触媒加熱結晶化領域の結晶性が低ければ、光照射工程により得られる結晶性ケイ素膜の結晶性も、これを反映して低いものとなり、半導体装置の特性を低下させることになるからである。したがって、上記触媒加熱結晶化領域の結晶性を、さらに高めるのが望ましい。
【0016】
そこで、一実施形態の半導体装置の製造方法は、上記加熱工程で、上記触媒元素が導入された領域の横方向に隣接した領域まで結晶化することを特徴とする。
【0017】
すなわち、加熱工程では、或る時間だけ加熱することで、まず上記触媒導入工程で触媒元素が導入された領域のみを結晶化し、さらに加熱時間を延長することで、その領域から基板と平行な横方向に隣接した領域(これを「隣接領域」と呼ぶ。)まで結晶成長を行わせる。つまり、上記触媒導入工程で触媒元素が導入された領域だけでなく隣接領域をも結晶化して、触媒加熱結晶化領域にする。この隣接領域の内部では、成長方向が概略一方向に揃った柱状結晶がひしめき合っており、触媒元素が直接導入されランダムに結晶核の発生が起こった領域に比べて、結晶性がさらに良好な領域となっている。よって、この隣接領域をシードとすることにより、光照射工程により得られる結晶性ケイ素膜の結晶性をさらに高めることができ、半導体装置のさらなる高性能化が行える。
【0018】
また、本発明においては、触媒導入工程で触媒元素が導入された領域に応じて、加熱工程で結晶性ケイ素膜になる領域(触媒加熱結晶化領域)が定まり、さらに、この触媒加熱結晶化領域に応じて、光照射工程で結晶化される領域が定まることから、上記触媒導入工程で触媒元素が導入される領域の配置が重要となる。
【0019】
そこで、上述のように、本発明の半導体装置の製造方法では、上記触媒導入工程で触媒元素が導入される領域は、上記非晶質ケイ素膜のうち触媒元素が導入されない領域を挟むかまたは囲む配置になっていることを特徴とする。
【0020】
このようにした場合、上記触媒導入工程で触媒元素が導入されない領域の両側または周囲に相当する領域が、上記加熱工程で結晶化されて結晶性ケイ素膜になる。続いて、光照射工程では、上記加熱工程で結晶化された領域から上記基板と平行な横方向へ上記非晶質ケイ素膜の結晶化が進む。つまり、上記加熱工程後に非晶質のまま残存している領域(これを「未結晶化領域」と呼ぶ。)は、両側または周囲から中央へ向かって上記基板と平行な横方向に結晶化される。したがって、光照射工程では、上記加熱工程で結晶化された領域の結晶性を効率良く、旦つ広面積にわたって反映することができ、高品質な結晶性ケイ素膜を比較的広面積の領域に形成することができる。この結果、半導体装置を高性能化できるだけでなく、基板上形成される各半導体素子のレイアウトが容易となる。
【0021】
また、上述のように、本発明の半導体装置の製造方法は、上記加熱工程では上記非晶質ケイ素膜のうち上記触媒導入工程で触媒元素が導入されなかった領域に未結晶化領域を残し、上記光照射工程でその未結晶化領域を上記横方向に結晶化させることを特徴とする。
【0022】
このようにした場合、上記光照射工程で高品質な結晶性ケイ素膜を比較的広面積の領域に形成できるだけでなく、半導体装置の能動領域の少なくとも一部(最も良いのは全域であるが)を、確実に、上記光照射工程で横方向に結晶化して得られた高品質な結晶性ケイ素膜を用いて形成することができる。
【0023】
ここで、もう一つ重要なポイントとなるのは、上記加熱工程で残された未結晶化領域の形状と大きさである。未結晶化領域の形状に特に広い部分があると、その広い部分に、上記加熱工程で結晶化された領域からの横方向の結晶化が到達するより先に、溶融固化による結晶化が生じてしまう。すると、上記光照射工程で得られる結晶性ケイ素膜には、上記加熱工程で結晶化された領域から横方向に結晶化した領域と、非晶質状態から直接溶融固化して結晶化された領域とが混在することになる。これでは、半導体装置の特性を低下させるだけでなく、特性ばらつきをも増大させることになる。
【0024】
そこで、上述のように、本発明の半導体装置の製造方法では、上記加熱工程で残された未結晶化領域の形状は帯状または矩形状であり、上記未結晶化領域の帯幅または短辺方向の幅は、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で結晶化される領域の結晶性に引き継がれるような幅以下に設定されていることを特徴とする。
【0025】
これにより、上記光照射工程で横方向に結晶化する際、上記未結晶化領域の帯幅方向または短辺方向に沿って一次元的な結晶成長が行われ、結晶成長が安定すると共に結晶粒界の制御が行い易くなる。さらに、上記未結晶化領域の帯幅または短辺方向の幅は、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で結晶化される領域の結晶性に引き継がれるような幅以下に設定されているので、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で横方向に結晶化される領域の結晶性に引き継がれて、上記光照射工程で高品質な結晶性ケイ素膜が形成される。
【0026】
また、上述のように、本発明の一実施形態の半導体装置の製造方法では、上記未結晶化領域の帯幅または短辺方向の幅は6μm以下に設定されていることを特徴とする。
【0027】
このように未結晶化領域の帯幅または短辺方向の幅が6μm以下であれば、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で結晶化される領域の結晶性に引き継がれる。この6μmという値は、図10および図11に示すような、本発明者らが実際に行った実験結果から得られた値である。
【0028】
図10は、上記光照射工程で結晶化された領域の結晶性をラマン分光法により調べた結果を示している。横軸は上記加熱工程で残された未結晶化領域の幅、縦軸はその未結晶化領域を上記光照射工程で結晶化して得られた結晶性ケイ素膜のラマンシフトの波数をそれぞれ表している。具体的には、上記加熱工程後の未結晶化領域の形状を矩形パターンとし、その長辺の長さを100μmに固定し、短辺の長さを2μmから16μmまで可変して設定した。そして、上記光照射工程後にその矩形パターンの中央部を直径1μmφの空間分解能をもつラマン分光器を用いて測定した。図10から分かるように、未結晶化領域の短辺方向の幅が6μm以下であれば、ラマンシフト波数が518cm-1程度になるが、未結晶化領域の短辺方向の幅が6μmを超えると、ラマンシフト波数は急激に低下して516cm-1程度になる。この516cm-1というラマンシフト波数は、触媒元素を用いず非晶質状態から直接溶融固化して結晶化された状態に相当する。これに対して、518cm-1というラマンシフト波数は、上記加熱工程で結晶化された領域の結晶性を引き継いで上記光照射工程で結晶化された結晶性ケイ素膜に相当する。すなわち、未結晶化領域の短辺方向の幅が6μm以下であれば、その中央部まで、上記加熱工程で結晶化された領域の結晶性を反映した結晶化が行われていることが分かる。言い換えれば、上記加熱工程で結晶化された領域から片側3μmの距離であれば、上記加熱工程で結晶化された領域の結晶性を反映した結晶成長が行われるのである。
【0029】
図11は、上記光照射工程後の結晶性ケイ素膜を用いて作製されたTFTの電界効果移動度を示している。上の場合と同様に、上記加熱工程後の未結晶化領域の形状を矩形パターンとし、その長辺の長さを100μmに固定し、短辺の長さを2μmから16μmまで可変して設定した。そして、その未結晶化領域を上記光照射工程で結晶化して得られた結晶性ケイ素膜が、TFTを構成するチャネル領域になるようにパターン加工を行った。具体的には、形成すべきTFTのチャネル長を2μmに固定した上で、チャネル方向を上記矩形パターン(上記加熱工程で残された未結晶化領域のパターン)の短辺方向に一致させ、チャネル領域が上記矩形パターンの中央部に配置されるようにした。図11から分かるように、未結晶化領域の短辺方向の幅が6μm以下であれば、電界効果移動度が200cm2/Vs以上の高いレベルになるが、未結晶化領域の短辺方向の幅が6μmを超えると、電界効果移動度は急激に低下してばらつきも大きくなっている。この原因は、勿論、図10に関して述べたように、未結晶化領域の短辺方向の幅が6μmを超えると、触媒元素を用いず非晶質状態から直接溶融固化して結晶化された状態が現れるからである。
【0030】
なお、この実験結果から、実際の半導体装置におけるチャネル長が6μm以上必要とされる場合であっても、上記加熱工程後の未結晶化領域の幅は6μmを超えるべきではない、ということが言える。この場合は、上記触媒導入工程で触媒元素が導入されない領域の幅をそのチャネル長以上に設定し、上記触媒元素が導入されない領域のうち触媒元素が導入された領域の隣接領域まで上記加熱工程で結晶化して、上記加熱工程後の未結晶化領域の幅を6μmにするのが望ましい。これにより、能動領域内の触媒元素濃度を抑えて半導体装置の電気特性に悪影響を及ぼすのを防止できるとともに、能動領域を、上記加熱処理で横方向に結晶化された領域(隣接領域)と上記光照射工程で横方向に結晶化された領域とで構成でき、高品質な結晶性ケイ素膜で構成できる。
【0031】
一実施形態の半導体装置の製造方法は、上記加熱工程で残された未結晶化領域の帯幅方向または短辺方向を、上記能動領域を通してキャリアが流れる方向と平行に設定することを特徴とする。
【0032】
既に述べたように、上記光照射工程で横方向に結晶化する際には、上記未結晶化領域の帯幅方向または短辺方向に沿って一次元的な結晶成長が行われる。したがって、上記加熱工程で残された未結晶化領域の帯幅方向または短辺方向を、上記能動領域を通してキャリアが流れる方向と平行に設定することによって、上記光照射工程で結晶化された領域の結晶成長方向と上記能動領域を通してキャリアが流れる方向とが実質的に平行になる。これにより、上記能動領域を流れるキャリアに対する粒界でのトラップ密度が減少して、半導体装置の電気特性の向上、特に高移動度化を図ることができる。また、素子特性のばらつきに関して言えば、上記光照射工程での結晶成長方向と能動領域におけるキャリアの移動方向とが平行に設定されることによって、能動領域を流れるキャリアに対する粒界数が0または1つなど、完全にその数を制御可能になる。したがって、特性ばらつきが小さい半導体装置が得られる。なお、上記光照射工程での結晶成長方向と能動領域におけるキャリアの移動方向とが垂直となる場合には、シード領域の結晶状態のばらつきのため、能動領域を流れるキャリアに対する結晶粒界がどの程度の数になるか予測できず、特性ばらつきが必然的に大きくなる。
【0033】
さて本発明は、上記加熱工程で未結晶化領域を残し、上記光照射工程でその未結晶化領域を結晶化して結晶性ケイ素膜を得ている。ここで、上記加熱工程での加熱処理の温度があまりに高いと、未結晶化領域で非晶質ケイ素膜自体の自然核発生が起こり、この自然発生核から結晶成長が始まる。このような結晶は、触媒元素によって制御されたものではなく、欠陥の多い双晶構造を作る。このため、光照射工程において、触媒元素を用いて上記加熱工程で結晶化された領域の結晶性を引き継いで未結晶化領域を結晶化する前に、未結晶化領域にそれら自然発生核からの結晶成長が生じてしまい、高品質な結晶性ケイ素膜が得られない。一方、上記加熱工程での加熱処理の温度は、最低でも、触媒元素による結晶核が発生してこの結晶核からの結晶成長が進行するような温度に設定する必要がある。
【0034】
そこで、一実施形態の半導体装置の製造方法は、上記加熱工程での加熱処理の温度を、非晶質ケイ素膜自体による結晶核の自然発生が起こらず、触媒元素による結晶核が発生してこの結晶核からの結晶成長が進行するような温度に設定することを特徴とする。
【0035】
実際に、触媒元素による結晶成長が起こり始める温度は520℃程度である。一方、非晶質ケイ素膜に触媒元素によらない自然核発生が生じる温度は、非晶質ケイ素膜の膜質にも大きく左右されるが、本発明に有効なプラズマCVD法による非晶質ケイ素膜を想定した場合、ほぼ580℃となる。
【0036】
そこで、一実施形態の半導体装置の製造方法は、上記加熱工程での加熱処理の温度を520℃から580℃までの範囲内に設定することを特徴とする。
【0037】
このように上記加熱工程での加熱処理の温度を設定した場合、実際に、非晶質ケイ素膜自体による結晶核の自然発生が起こらず、触媒元素による結晶核のみが発生して、触媒元素による結晶成長のみが進行する。
【0038】
さて、上記光照射工程では、光照射の強度が非常に重要である。光照射の強度が小さすぎれば、ケイ素膜は殆ど溶融されず、上記加熱工程で結晶化された領域の結晶性を反映した結晶成長が行われない。一方、光照射の強度が大きすぎれば、上記加熱工程で結晶化された領域の良好な結晶性が完全に失われ、すなわちリセットされてしまい、レーザ光照射による溶融固化のみで結晶化されたのと同様な結晶状態になってしまい、性能が低下するだけでなく、レーザ結晶化が本来有している不均一性の問題が発生する。
【0039】
そこで、一実施形態の半導体装置の製造方法は、上記光照射工程での光照射の強度を、上記加熱工程で残された未結晶化領域が完全に溶融する一方、上記加熱工程で結晶化された領域が元の結晶状態を維持するような範囲の強度に設定することを特徴とする。
【0040】
具体的には、上記光照射工程で使用される光としては、波長400nm以下のエキシマレーザ光が最も適している。波長400nm以下であれば、ケイ素膜に対する吸収係数が極めて高く、したがって、ガラス基板に熱的ダメージを与えることなく、ケイ素膜のみを瞬時に加熱することができる。また、エキシマレーザ光は発振出力が大きく、大面積基板を処理するのに適している。その中でも、特に波長308nmのXeClエキシマレーザ光は、出力が大きいので、基板照射時のビームサイズを大きくでき、大面積基板に適用し易い。また、出力も比較的安定しており、量産用の光照射装置として最も望ましい。そして、上記光照射工程での光照射の強度を、ケイ素膜表面でのレーザ光のエネルギ密度が200mJ/cm2〜450mJ/cm2となるように設定するのが望ましい。仮に、ケイ素膜表面でのレーザ光のエネルギ密度が200mJ/cm2より小さければ、ケイ素膜は殆ど溶融されず、未結晶化領域が十分には結晶化されない。一方、ケイ素膜表面でのレーザ光のエネルギ密度が450mJ/cm2よりも大きければ、上記加熱工程で結晶化された領域の良好な結晶性が完全に失われ、すなわちリセットされてしまい、レーザ光照射による溶融固化のみで結晶化されたのと同様な結晶状態になってしまい、性能が低下するだけでなく、レーザ結晶化が本来有している不均一性の問題が発生する。
【0041】
そこで、一実施形態の半導体装置の製造方法は、上記光照射工程で照射する光として400nm以下の波長を持つエキシマレーザ光を用い、このエキシマレーザ光の上記ケイ素膜の表面でのエネルギ密度を200mJ/cm2から450mJ/cm2までの範囲内に設定することを特徴とする。
【0042】
このようなエネルギ密度範囲であれば、実際に、上記加熱工程で結晶化された領域が完全には溶融せず、少なくとも元の結晶状態を維持する一方、上記加熱工程で残された未結晶化領域が完全に溶融して結晶化される。したがって、上記加熱工程で結晶化された領域の結晶性を反映した結晶成長が行われ、高品質な結晶性ケイ素膜が得られる。
【0043】
一実施形態の半導体装置の製造方法は、上記触媒元素としてNi、Co、Fe、Pd、Pt、Cu、Auのうちの少なくとも一つの元素を用いることを特徴とする。
【0044】
上記触媒元素がNi、Co、Fe、Pd、Pt、Cu、Auのうちの少なくとも一つの元素であれば、微量でも結晶化を助長する効果がある。既述のように、これらの元素の中でも、特にNiを用いた場合に、結晶化を助長する効果が顕著になる。
【0045】
さて、触媒元素として主に金属元素が用いられることに関して一つの問題がある。上記加熱工程での触媒元素による非晶質ケイ素膜の結晶化過程では、まず触媒元素と非晶質ケイ素とのシリサイド反応が起こり、このシリサイドがケイ素の結晶化を引き起こす。すなわち、成長する結晶の先端に常に触媒元素のシリサイドが存在し、このシリサイドが前方にある非晶質ケイ素を次々と結晶化してゆく。この結果、成長する結晶同士がぶつかり合って生じた成長境界には、それぞれの結晶の先端に存在する触媒元素のシリサイドが非常に高濃度で存在する。この発明に従って、上記加熱工程で残された未結晶化領域が、上記光照射工程で両側または周囲から中央へ向かって横方向に結晶化される場合、得られた結晶性ケイ素膜の中央部に触媒元素が高濃度に残存することになる。この結晶性ケイ素膜を半導体装置の能動領域として用いると、触媒元素が半導体装置の信頼性や電気的安定性を阻害するおそれがある。特に、半導体装置がTFTである場合には、オフ動作時のリーク電流増大という大きな問題を引き起こす。このため、上記光照射工程後に、半導体装置の能動領域となる領域の触媒元素濃度を低減するのが望ましい。
【0046】
そこで、一実施形態の半導体装置の製造方法は、上記光照射工程後に、上記結晶性ケイ素膜のうち半導体装置の能動領域となる領域以外の領域に、上記触媒元素をゲッタリングするための5族B元素を導入するゲッタ導入工程と、加熱処理を行って、上記5族B元素が導入された領域に上記結晶性ケイ素膜中の触媒元素を移動させるゲッタリング工程と、を有することを特徴とする。
【0047】
これにより、半導体装置の能動領域となる領域の触媒元素濃度を低減できる。したがって、残存する触媒元素によって半導体装置の信頼性が損なわれるおそれが少なくなる。この方法は、半導体装置の電気特性に悪影響が大きいシリサイド状態の触媒元素に対して、特に有効である。
【0048】
なお、上記5族B元素が導入された領域に触媒元素がゲッタリングされるので、その領域の結晶性ケイ素膜をエッチング等によって除去するのが望ましい。このようにした場合、基板上には触媒元素の高濃度領域は全く残らない。したがって、残存する触媒元素によって半導体装置の信頼性が損なわれるおそれが皆無になる。
【0049】
さらに、一実施形態の半導体装置の製造方法は、上記5族B元素としてP、N、As、Sb、Biのうちの少なくとも一つの元素を用いることを特徴とする。
【0050】
上記5族B元素がP、N、As、Sb、Biのうちの少なくとも一つの元素であれば、上記能動領域となる領域以外の領域に触媒元素を効率的に移動させることができ、十分なゲッタリング効果が得られる。このゲッタリングのメカニズムに関しては、未だ詳しい知見は得られていないが、これらの元素の中でも、最もゲッタリング効果が高いのはPであることが分かっている。
【0051】
本発明により製造された好ましい半導体装置は、絶縁表面を有する基板上に形成された結晶性ケイ素膜を活性領域として備えた半導体装置において、上記活性領域のうち少なくとも能動領域の一部は、非晶質ケイ素膜の一部の領域に結晶化を促進するための触媒元素を導入して加熱処理によりその領域を結晶化し、この加熱処理により結晶化された領域をシードとして溶融固化過程において結晶成長させた結晶性ケイ素膜からなる。
【0052】
また、本発明により製造された好ましい半導体装置は、絶縁表面を有する基板上に形成された結晶性ケイ素膜を活性領域として備えた半導体装置において、上記活性領域のうち少なくとも能動領域は、非晶質ケイ素膜の一部の領域に結晶化を促進するための触媒元素を導入して加熱処理によりその領域を結晶化し、この加熱処理により結晶化された領域をシードとして溶融固化過程において結晶成長させた結晶性ケイ素膜からなる。
【0053】
上記半導体装置では、活性領域のうち能動領域の全域または少なくとも一部は、非晶質ケイ素膜の一部の領域に結晶化を促進するための触媒元素を導入して加熱処理によりその領域を結晶化し、この加熱処理により結晶化された領域(触媒加熱結晶化領域)をシードとして溶融固化過程において結晶成長させた結晶性ケイ素膜からなる。したがって、半導体装置の能動領域を構成するケイ素膜の結晶性が、非常に高品質な結晶性ケイ素膜となっている。すなわち、本発明の半導体装置における、能動領域の全域または少なくとも一部を構成する結晶性ケイ素膜は、触媒加熱結晶化領域をシードとして溶融固化で結晶成長したものであるため、触媒加熱結晶化領域のミクロ的に良好な結晶成分(柱状結晶成分)を効率的に引き継いで結晶成長される訳であるから、欠陥が非常に少ない。すなわち、本発明は、触媒元素による結晶化で得られるミクロ的に良好な結晶状態と、固相成長結晶化法の特徴である結晶状態の基板内での良好な均一性と、光照射による溶融固化結晶化での低い粒内欠陥密度とを、全て盛り込んだ状態の非常に高品質な結晶性ケイ素膜を実現し、そのような結晶性ケイ素膜により半導体装置の能動領域を構成する訳である。その結果、今 までにない非常に高性能な(特に電流駆動能力の高い)半導体装置が実現できる。具体的に、従来法(特開平9−45931公報)による結晶性ケイ素膜を用いたTFTと本発明によるTFTとを比較した場合、電界効果移動度について2〜3倍程の非常に大きな向上が見られている。
【0054】
また、この半導体装置では、結晶性が良好な触媒加熱結晶化領域をシードとしているので、後の光照射による結晶化状態が安定する。さらに、非晶質ケイ素膜のうち触媒元素を導入した領域に応じて触媒加熱結晶化領域が定まり、この触媒加熱結晶化領域に応じて溶融固化により結晶性ケイ素膜を得る訳であるから、基板上でその結晶性ケイ素膜が形成される領域は特定されている。したがって、その溶融固化により得られた結晶性ケイ素膜を、半導体素子の能動領域として用いることは容易に行える。したがって、基板上に作製される全ての半導体素子において能動領域の結晶性を均一とすることができ、素子間ばらつきの非常に少ない安定した特性の高性能半導体装置を実現できる。
【0055】
また、好ましい半導体装置では、上記能動領域のうち、上記溶融固化過程において結晶成長させた結晶性ケイ素膜以外の部分は、上記加熱処理により触媒元素を用いて結晶化した結晶性ケイ素膜からなる。
【0056】
本発明により製造された半導体装置において、最も良いのは、勿論、能動領域の全域を、上記溶融固化過程において結晶成長させた高品質な結晶性ケイ素膜で構成することである。しかしながら、能動領域のサイズや素子レイアウトなどにより、能動領域全域を上記溶融固化過程において結晶成長させた高品質な結晶性ケイ素膜で構成できない場合には、その一部を構成するだけでも良く、これでも従来法による結晶性ケイ素膜を用いた場合に比べて十分な効果が得られている。その場合、能動領域は、触媒加熱結晶化領域の結晶性ケイ素膜と、その結晶性を反映して上記溶融固化過程において結晶成長させた高品質な結晶性ケイ素膜とで構成される状態が望ましい。すなわち、非晶質状態から直接溶融固化して形成された溶融固化結晶が含まれないようにすることが望ましい。この理由は、そのような溶融固化結晶よりは、触媒元素を用いて加熱処理で結晶化された結晶の方がまだ高品質で、安定性が高いからである。
【0057】
また、好ましい半導体装置では、上記能動領域でのキャリアの移動方向と、上記能動領域の少なくとも一部を構成する結晶性ケイ素膜の上記溶融固化過程における結晶成長方向とが、実質的に平行になっている。
【0058】
このように本発明により製造された半導体装置においては、能動領域でのキャリアの移動方向と、能動領域の少なくとも一部を構成する結晶性ケイ素膜の上記溶融固化過程における結晶成長方向とが、実質的に平行になっていることがより望ましい。溶融固化における結晶化の際、本発明では、触媒加熱結晶化領域の結晶性を反映して非晶質ケイ素膜を横方向(基板と平行方向)に結晶化するのであるが、このとき、成長方向に対して垂直な方向には、シード領域である触媒加熱結晶化領域の結晶状態を反映して、結晶粒界が生じている。これに対して、結晶成長方向には、結晶粒界が存在していない。したがって、この結晶成長方向を半導体装置の能動領域でのキャリアの移動方向と概略一致させることで、キャリアに対する粒界でのトラップ密度が減少して、半導体装置の電気特性の向上、特に高移動度化を図ることができる。また、素子特性のばらつきに関して言えば、仮に、溶融固化による成長方向と能動領域におけるキャリアの移動方向とが垂直となる場合には、シード領域の結晶状態のばらつきのため、能動領域を流れるキャリアに対する結晶粒界がどの程度の数になるか予測できず、特性ばらつきが必然的に大きくなる。これに対して溶融固化による成長方向と能動領域のキャリアの移動方向とが平行に配置された場合、能動領域を流れるキャリアに対する粒界数が0または1つなど、完全にその数を制御可能になる。したがって、特性ばらつきが小さい半導体装置が得られる。
【0059】
さて、本発明により製造された半導体装置は基本的に、その能動領域が、触媒加熱結晶化領域をシードとして溶融固化過程で結晶成長させた結晶性ケイ素膜により構成されるものである。したがって、その半導体装置では、能動領域に触媒元素を幾分か含む。本発明に使用可能な触媒元素の種類としては、Ni、Co、Fe、Pd、Pt、Cu、Auが挙げられる。これらから選ばれた一種類または複数種類の元素であれば、微量でも結晶化を助長する効果があり、しかも、半導体(結晶性ケイ素)中での不活性な傾向が強く、半導体装置の電気特性に対する悪影響が比較的少ない。また、これらの元素の中でも、特にNiが顕著な触媒効果を示すことが分かっている。この理由については、以下のようなモデルが考えられる。触媒元素は単独では作用せず、ケイ素膜と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。Niは2つのSiと結合してNiSi 2 というシリサイドを形成する。このNiSi 2 は、単結晶ケイ素のダイヤモンド構造と非常に類似した螢石型の結晶構造を示し、しかも、NiSi 2 の格子定数は5.406Åであり、結晶シリコンのダイヤモンド構造での格子定数5.430Åと非常に近い値をもつ。よって、NiSi 2 は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、実際に、得られた結晶性ケイ素膜の結晶性およびその結晶化促進の触媒効果を見ても、触媒元素としてNiが最も良いのは間違いない。このように触媒元素としてNiを用いれば、触媒加熱結晶化領域の結晶性が良好になり、この結果、この触媒加熱結晶化領域をシードとして溶融固化過程で結晶成長させた結晶性ケイ素膜の結晶性も良好になって、半導体装置の特性を大きく高める。
【0060】
そこで、好ましい半導体装置では、上記能動領域が含有している触媒元素は、ニッケルである。
【0061】
本発明により製造された半導体装置においては、触媒元素として用いられたNiは、能動領域に或る程度残存している。このとき、実際に半導体装置の能動領域中に含まれているニッケル元素の濃度としては、1×10 16 atoms/cm 3 〜5×10 17 atoms/cm 3 であることが望ましい。ニッケル元素の濃度が5×10 17 atoms/cm 3 を超えるような量であれば、ニッケルシリサイドとして能動領域(ケイ素膜)中に析出する箇所が多数現れて、半導体素子の特性に悪影響を及ぼすようになる。ニッケル元素の濃度が5×10 17 atoms/cm 3 以下であれば、ニッケル元素は、殆どシリサイドとして析出はせず、ケイ素膜中に固溶し、また結晶欠陥に組み込まれているような状態になっていると思われる。このような状態では、半導体装置への悪影響は見られない。すなわち、ニッケルシリサイドが析出し出したときに特性上の悪影響が見られている。また、逆に、能動領域中の残存ニッケル濃度が1×10 16 atoms/cm 3 よりも少ないようでは、ニッケルの触媒効果を用いて十分に結晶化されたとは考えられず、この場合、シード領域の結晶性は低く、半導体装置の高特性化はできないと考えられる。例えば、触媒として十分な量のニッケルを導入し結晶成長させた場合、結晶化後の後の工程において、能動領域中のニッケル量を低減するような処理を行ったとしても、1×10 16 atoms/cm 3 以下の濃度にまで低下させることはできず、これ以上の濃度のニッケルが必ず残るからである。したがって、能動領域中に含まれているニッケルの濃度が、1×10 16 atoms/cm 3 〜5×10 17 atoms/cm 3 であるときに、触媒効果によりシード領域の結晶性を高めるとともに半導体装置の電気特性を高められることが分かる。
【0062】
そこで、好ましい半導体装置では、上記能動領域は、上記触媒元素を1×10 16 atoms/cm 3 乃至5×10 17 atoms/cm 3 の範囲内の濃度で含んでいる。
【0063】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【0064】
(第1の実施形態)
この実施形態では、ガラス基板上にNチャネル型TFTを作製する製造方法について説明する。このTFTは、アクティブマトリクス型の液晶表示装置のドライバ回路や画素部分は勿論、薄膜集積回路を構成する素子としても利用される。この実施形態では、それらの代表として、基板上に数十万から数百万のN型TFTを特に均一に作製する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用TFTを作製するものとする。
【0065】
図2乃至図3は、本実施形態の作製工程を示す平面図であり、図2(A)→図3(E)の順に作製工程が進行する。なお、実際には前述のように数十万個以上のTFTが作製されるが、ここでは簡略して、3行×3列の9個のTFTを含む領域を図示している。図1は、その内の一つのTFTの拡大図であり、本実施形態における結晶性ケイ素膜とTFTとの位置関係を示している。図4乃至図5は、本実施形態の作製工程を示す断面図(図1、図2および図3におけるY−Y′線矢視断面に相当する)であり、図4(A)→図5(H)の順に作製工程が進行する。
【0066】
まず、図4(A)に示すように、ガラス基板101上に例えばスパッタリング法によって厚さ300nm〜500nm程度の酸化ケイ素からなる下地膜102を形成する。この酸化ケイ素膜102は、ガラス基板101からの不純物の拡散を防ぐために設けられる。次にプラズマCVD法または減圧CVD法によって、厚さ20nm〜80nmの範囲内、例えば35nmの真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。本実施形態では、平行平板式のプラズマCVD装置を用い、加熱温度を300℃とし、SiH4ガスとH2ガスを材料ガスに用いた。そして、RFパワーのパワー密度を10mW/cm2〜200mW/cm2の範囲内、例えば80mW/cm2として行った。
【0067】
次に、a−Si膜103上に酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、この絶縁性薄膜をパターン加工(フォトリソグラフィおよびエッチング)してマスク104を形成する。本実施形態においては、マスク104の材料として、TEOS(Tetra Ethoxy Ortho Silicate)を酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。マスク104の厚さは、100nm〜400nmであることが望ましく、本実施形態では、上記酸化ケイ素膜の厚さを150nmとした。マスク104の平面的なパターン形状は、図2(A)中に示すように、図において左右方向に延び、かつ上下方向に等間隔で複数並ぶ帯状とした。図1には最終的なTFTの配置と、マスク104との位置関係を示しているが、このときの各帯状マスク104の幅αは5μmとした。図2(A)から分かるように、後に作成される9個のTFTに対して、帯状マスク104が3本設けられている。マスク104で覆われていない領域においては、a−Si膜103が露出している。
【0068】
次に、図4(A)に示すように、a−Si膜103およびマスク膜104の露出した表面上にニッケル105の微量添加を行う(触媒導入工程)。このニッケル105の微量添加は、ニッケルを溶かせた溶液をa−Si103およびマスク104上に供給し、その溶液をスピナーによって基板101上に均一に延ばし、乾燥させることにより行った。本実施形態では、溶質としては酢酸ニッケルを用い、溶媒としてはエタノールを用い、溶液中のニッケル濃度は2ppmとなるようにした。このようにして添加されたa−Si膜103およびマスク104の表面上のニッケル濃度を全反射蛍光X線分析(TRXRF)法により測定すると、1×1013atoms/cm2程度であった。ここで、平面的に見ると、ニッケル105は、図2(A)中に多数の点で示すように基板上の全域に広がった状態になっている。
【0069】
そして、図4(B)に示すように、この状態のものを不活性雰囲気下、例えば窒素雰囲気下で、加熱温度520℃〜580℃の範囲内、例えば550℃で2時間アニールする(加熱工程)。この際、a−Si膜103のうち、マスク104に覆われておらず、直接ニッケル105が添加された領域においては、a−Si膜表面に添加されたニッケル105のシリサイド化が起こり、それを核としてa−Si膜103の結晶化が進行する結果、結晶性ケイ素膜103aが形成される。ここで、ニッケルの添加濃度とアニール温度・時間の組み合わせによっては、ニッケルが導入され結晶化された領域103aから、マスク104下の領域へ横方向に結晶成長が引き起こされる場合があるが、本実施形態では、ニッケル濃度とアニール温度・時間を上記のように設定することで、マスク104下の領域への横方向の結晶成長が生じないようにしている。また、マスク104上に存在するニッケル105は、マスク層104に阻まれて、下層のa−Si膜へは到達しない。したがって、本実施形態では、直接ニッケルが導入された領域103aのみa−Si膜103の結晶化が行われ、a−Si膜103のうちマスク104に覆われた領域(ニッケルが導入されなかった領域)は非晶質のまま未結晶化領域103eとして残る。
【0070】
次に、図4(C)に示すように、マスクとして用いた酸化ケイ素膜104をエッチングして除去する。本実施形態では、このエッチングは、下層のケイ素膜103e,103a′と十分に選択性のある1:10バッファードフッ酸(BHF)をエッチャントとして用い、ウェットエッチングにより行った。そして、この状態で、レーザ光107を照射することで、残存している未結晶化領域103eを、上記加熱工程で結晶化された領域(触媒加熱結晶化領域)103aから、矢印108で示すように基板と平行な横方向に結晶化させる(光照射工程)。その結果、未結晶化領域103eは、非常に高品質な結晶性ケイ素膜103cとなる(以下、この層全体をCGSと呼ぶ。)。すなわち、このレーザ光照射により、未結晶化領域103eが優先的に溶融し、触媒加熱結晶化領域103aの良好な結晶成分を反映して横方向108に結晶成長する。そして、両側の触媒加熱結晶化領域103aから横方向108に成長する結晶同士がぶつかり合って、結晶成長が止まる。このとき、成長する結晶同士がぶつかり合って生じた成長境界103dが、結晶性ケイ素膜103cの中央部に形成される。なお、このレーザ光照射により、触媒加熱結晶化領域103aもその結晶性が幾分改善される(それを103a′と表す)。この光照射工程では、レーザ光107としてXeClエキシマレーザ(波長308nm、パルス幅40nsec)を用いた。レーザ光照射時には、基板101を200℃〜450℃の範囲内、例えば400℃に加熱した。また、レーザ光のエネルギ密度を200mJ/cm2〜450mJ/cm2の範囲内、例えば350mJ/cm2に設定した。また、ビームサイズを基板表面で150mm×1mmの長尺形状となるように成形し、その長尺方向に対して垂直方向に0.05mmのステップ幅で順次走査を行った。すなわち、ケイ素膜の任意の一点において、計20回のレーザ光照射が行われたことになる。
【0071】
次に、図4(D)に示すように、結晶性ケイ素膜CGS上に酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、この絶縁性薄膜をパターン加工してマスク109を形成する。本実施形態においては、マスク109の材料として、TEOSを酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。マスク109の厚さは、100nm〜400nmであることが望ましく、本実施形態では、上記酸化ケイ素膜の厚さを150nmとした。平面的に見ると、図2(B)中に示すように、マスク109は、図において上下方向に長い矩形のパターン形状に設定されている。各マスク109は、それぞれ同一寸法を持ち、互いに等間隔で行列状に、かつ各マスク109の中央部が光照射工程で結晶化された領域103cと交差するように配置されている。
【0072】
次に、この状態で、図4(D)に示すように、基板101上方より、ニッケルをゲッタリングするための5族B元素としてリン110を全面にイオンドーピングする(ゲッタ導入工程)。このときのリン110のドーピング条件としては、加速電圧を5kV〜10kVとし、ドーズ量を5×1015cm-2〜1×1016cm-2とした。このゲッタ導入工程により、図2(B)中に示すように、結晶性ケイ素膜CGSのうちマスク109から露出している領域にリン110が注入され、リンドープされた結晶性ケイ素領域103f(図中に斜線で示す)が形成される。このとき、結晶性ケイ素膜CGSのうちマスク109によって覆われている領域には、リンはドーピングされない。なお、この段階では、後に形成されるTFTの活性領域112(図2(C)参照)は、マスク109によって完全に覆われた状態となっている。
【0073】
次に、図5(E)に示すように、この状態のものに、不活性雰囲気下、例えば窒素雰囲気にて550℃〜650℃の温度で数時間から数十時間の加熱処理を施す(ゲッタリング工程)。本実施形態では、一例として600℃にて6時間の加熱処理を行う。この加熱処理により、領域103fにドーピングされたリン110がその領域に存在するニッケル105をまずトラップする。そして、図2(B)に示すように、さらにマスク109下の結晶性ケイ素膜CGS、そして特に結晶成長境界103dに存在しているニッケル105を矢印111に示すような方向、すなわち、マスク109に覆われた領域から四方八方に外側の領域103fへ向かって引き出させる。その結果、マスク109下の結晶性ケイ素膜領域CGSにおけるニッケル濃度は大きく低減される。実際に、このゲッタリング工程後の結晶性ケイ素膜103c中のニッケル濃度を二次イオン質量分析法(SIMS)により測定したところ5×1016atoms/cm3程度であった。ちなみに、このゲッタリング工程前の結晶性ケイ素膜103c中のニッケル濃度は5×1017atoms/cm3程度であった。したがって、このゲッタリング工程により、結晶性ケイ素膜103c中のニッケル濃度を1桁程度低減できたことが分かる。
【0074】
次に、図5(F)に示すように、マスクとして用いた酸化ケイ素膜109をエッチングして除去する。本実施形態では、このエッチングは、下層の結晶性ケイ素膜CGSと十分に選択性のある1:10バッファードフッ酸(BHF)をエッチャントとして用い、ウェットエッチングにより行った。その後、図2(C)に示すように、結晶性ケイ素膜CGSをパターン加工して、各マスク109を左右方向および上下方向に縮小した領域に相当する矩形の島状にするとともに、素子間分離を行う。この島状の結晶性ケイ素膜CGSが、次工程以降でTFTの活性領域(ソース/ドレイン領域、チャネル領域)112として用いられる。図5(F)から分かるように、活性領域112は、光照射工程で結晶化された高品質な結晶性ケイ素膜領域103cと、その結晶性ケイ素膜領域103cの両側を挟むように配置された触媒加熱結晶化領域103a′とからなっている。
【0075】
次に、図5(G)に示すように、結晶性ケイ素膜CGSからなる活性領域112を覆うように厚さ20nm〜150nm、ここでは厚さ100nmのゲート絶縁膜113を成膜する。本実施形態においては、このゲート絶縁膜113の材料として、TEOSを酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。成膜条件としては、基板温度を150℃〜600℃、好ましくは300℃〜450℃に設定する。なお、このゲート絶縁膜113の材料として、TEOSを原料とし、オゾンガスとともに減圧CVD法または常圧CVD法で分解・堆積してなる酸化ケイ素膜を用いても良い。そのとき、成膜条件としては、基板温度を350℃〜600℃、好ましくは400℃〜550℃に設定する。このようにしてゲート絶縁膜113を成膜した後、ゲート絶縁膜113自身のバルク特性、および結晶性ケイ素膜CGSとゲート絶縁膜113との間の界面特性を向上するために、不活性ガス雰囲気下で温度400℃〜600℃、1時間〜4時間のアニールを行う。
【0076】
引き続いて、ゲート絶縁膜113上の全域に、スパッタリング法によって、厚さ400nm〜800nmの範囲内、例えば600nmのアルミニウムを成膜し、図5(G)に示すように、このアルミニウム膜をパターン加工してゲート電極114を形成する。さらに、陽極酸化を行って、このゲート電極114の表面に酸化物層115を形成する。この陽極酸化は、酒石酸が1%〜5%含まれたエチレングリコール溶液中で行い、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させる。得られた酸化物層115の厚さは200nmである。なお、この酸化物層115の厚さは、次に述べるイオンドーピング工程においてオフセットゲート領域の長さを定める。図3(D)に示すように、平面的には、各ゲート電極114は、活性領域112に沿って図において上下方向に延びるゲートバスライン130につながっている。
【0077】
次に、図5(G)に示すように、イオンドーピング法によって、ゲート電極114とその周囲の酸化物層115をマスクとして活性領域112に不純物(リン)を注入して、TFTのソース領域117およびドレイン領域118を形成する(イオンドーピング工程)。このとき、ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60kV〜90kVの範囲内、例えば80kVとし、ドーズ量を1×1015cm-2〜8×1015cm-2の範囲内、例えば2×1015cm-2とする。活性領域112のうちゲート電極114およびその周囲の酸化層115にマスクされて不純物(リン)が注入されない領域116は、TFTのチャネル領域116となる。
【0078】
ここで、活性領域112におけるチャネル領域116と、高品質結晶性ケイ素領域103cとの位置関係は、図1によって最も良く理解される。すなわち、チャネル領域116は、光照射工程で結晶化された高品質な結晶性ケイ素膜領域103cと、加熱工程で結晶化された触媒加熱結晶化領域103a′とによって構成される。高品質結晶性ケイ素膜領域103cの幅αは、触媒元素(ニッケル)の導入に用いたマスク104の幅と一致し、本実施形態では5μmとしている。また、TFTのチャネル領域116の長さ(チャネル長)βは、7μmとしている。よって、チャネル領域116において、図1でγで表される幅が触媒加熱結晶化領域103a′で構成される。この結果、本実施形態におけるTFTでは、チャネル領域116は、チャネル長方向に関して、5μmの高品質結晶性領域103cと、その両側にある(1μm+1μm)の触媒加熱結晶化領域103a′とで構成される。また、既に述べたように、チャネル領域116の中央部には、光照射工程で両側からの横方向結晶成長で生じた成長境界103dが存在する。さらに、光照射工程での横方向結晶成長方向108と、本TFTのキャリアの移動方向すなわちチャネル方向127とは、平行になるように設定されている。ソース領域117、ドレイン領域118は、それぞれチャネル領域116を挟んだ触媒加熱結晶化領域103a′,103a′内に存在する。
【0079】
その後、図5(G)に示すように、レーザ光119を照射してアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この際、使用するレーザとしてはXeClエキシマレーザ(波長308nm、パルス幅40nsec)を用い、エネルギ密度を150mJ/cm2〜400mJ/cm2、好ましくは200mJ/cm2〜250mJ/cm2の範囲内に設定する。こうして形成されたN型不純物(リン)領域117、118のシート抵抗は、200Ω/□〜800Ω/□であった。
【0080】
続いて、図5(H)に示すように、厚さ600nm程度の酸化ケイ素膜または窒化ケイ素膜を層間絶縁膜120として形成する。層間絶縁膜120の材料として酸化ケイ素膜を用いる場合には、TEOSを原料として、これと酸素とのプラズマCVD法、またはオゾンとの減圧CVD法若しくは常圧CVD法によって形成すれば、層間絶縁膜120の段差被覆性を優れたものにすることができる。また、層間絶縁膜120の材料として、SiH4とNH3を原料ガスとしてプラズマCVD法で成膜された窒化ケイ素膜を用いれば、活性領域112とゲート絶縁膜113との界面へ水素原子を供給することができ、その結果、TFTの特性を劣化させる不対結合手を低減することができる。
【0081】
次に、図5(H)に示すように、層間絶縁膜120にコンタクトホール120a,120bを形成する。この上に、金属材料、例えば、窒化チタンとアルミニウムの二層膜を用いて、ソース領域117につながるソース電極121を形成する。なお、窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止するためのバリア膜として設けられる。また、ITO(錫添加酸化インジウム)などの透明導電膜を用いて、ドレイン領域118につながる画素電極122を設ける。そして最後に、1気圧の水素雰囲気で温度350℃、1時間のアニールを行ってTFT124を完成させる。なお、必要に応じて、TFT124を保護する目的で、TFT124上に窒化ケイ素膜などからなる保護膜を設けても良い。
【0082】
図3(E)に示すように、ソース電極121は、図において左右方向に延びるソースバスライン131につながっている。したがって、このソースバスライン131を介してソース電極121にビデオ信号が供給される。そして、ゲートバスライン130のゲート信号に基づいてTFTがオンまたはオフして、画素電極122に必要な電荷が書き込まれる。この画素電極122と図示しない対向電極によって、上記ビデオ信号に応じた電界が図示しない液晶層に印加される。
【0083】
以上の製造工程によって作製したアクティブマトリクス基板(基板サイズは400×320mm)のTFTの電気特性を基板内で200点について測定した。その測定の結果、電界効果移動度が200cm2/Vs程度、閾値電圧が2V程度と非常に高性能であるにもかかわらず、基板内での特性ばらつきが、電界効果移動度で±10%程度、しきい値電圧で±0.2V程度と非常に良好であった。これに対して、従来法により作製されたものは、各素子間で結晶性のばらつきが大きいため、電界効果移動度のばらつきが±50%程度と非常に大きく、しきい値電圧も2V±(0.5〜1.0)Vの範囲で大きくばらつく。したがって、本発明は、高性能化だけでなく、特性ばらつき改善にも大きな効果があることが分かる。また、本発明のものは、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、殆ど特性劣化は見られず、信頼性も問題ない。また、触媒元素が特に問題となるTFTオフ領域でのリーク電流の増大およびばらつきは、異常点が無く、触媒元素を用いない場合と同等の数pA程度にまで低減でき、製造歩留まりを大きく向上することができた。そして、本実施形態に基づいて作製されたアクティブマトリクス基板を備えた液晶パネルを実際に点灯評価したところ、従来法により作成したものに比べて表示むらが小さく、TFTオフ領域でのリーク電流による画素欠陥も極めて少なく、コントラスト比の高い高表示品位が得られた。
【0084】
なお、本実施形態では、アクティブマトリクス基板のTFTを対象に説明を行ったが、本TFTは薄膜集積回路などにも簡単に応用できる。その場合には、ゲート電極114上にもコンタクトホールを形成し、必要とされる配線を施せばよい。
【0085】
(第2の実施形態)
この実施形態では、ガラス基板上に、Nチャネル型TFTとPチャネル型TFTとを直列に備えたCMOS(相補型MOS)回路を作製するものとする。このCMOS回路は、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を構成するのに利用される。
【0086】
図6乃至図7は、本実施形態の作製工程を示す平面図であり、図6(A)→図7(D)の順に作製工程が進行する。図8乃至図9は、本実施形態の作製工程を示す断面図(図6および図7におけるX−X′線矢視断面に相当する)であり、図8(A)→図9(H)の順に作製工程が進行する。
【0087】
まず、図8(A)に示すように、ガラス基板201上に例えばスパッタリング法によって厚さ300nm〜500nm程度の酸化ケイ素からなる下地膜202を形成する。この酸化ケイ素膜102は、ガラス基板からの不純物の拡散を防ぐために設けられる。次にプラズマCVD法または減圧CVD法によって、厚さ20nm〜80nmの範囲内、例えば45nmの真性(I型)の非晶質ケイ素膜(a−Si膜)203を成膜する。本実施形態では、平行平板式のプラズマCVD装置を用い、加熱温度を300℃とし、SiH4ガスとH2ガスを材料ガスに用いた。
【0088】
次に、a−Si膜203上に酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、この絶縁性薄膜をパターン加工してマスク204を形成する。本実施形態においては、マスク204の材料として、TEOSを酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。マスク204の厚さは、100nm〜400nmであることが望ましく、本実施形態では、上記酸化ケイ素膜の厚さを150nmとした。マスク204の平面的なパターン形状は、図6(A)中に示すように、図において上下方向に延び、かつ左右方向に複数並ぶ帯状とした。
【0089】
次に、図8(A)に示すように、a−Si膜203およびマスク204の露出した表面上にニッケル205の微量添加を行う(触媒導入工程)。このニッケル205の微量添加は、純ニッケル(99.9%以上)のターゲットを用い、DCスパッタリングにより行った。具体的には、DCパワーが100W以下という極低パワーにて、基板搬送速度を2000mm/minにまで高めてスパッタリング処理を行った。スパッタリングガスとしてはアルゴンを用いて、純ニッケルターゲットに対してスパッタリング時のガス圧力を10Pa以上に上げることで、ニッケルの極低濃度スパッタリングが可能となる。このようにしてスパッタリングされたニッケル205は、図8(A)では便宜上、薄膜のように描かれているが、実際には単原子層程度かそれ以下の状態で、とても連続した膜と呼べる状態ではない。具体的にDCパワー30W、アルゴンガス圧22Paの条件でスパッタリングを行い、a−Si膜203およびマスク204の表面上のニッケル濃度をTRXRF法により測定すると、2×1013atoms/cm2程度であった。こここで、ニッケル205は、平面的に見ると、図6(A)中に多数の点で示すように基板上の全域に広がった状態となっている。
【0090】
そして、図8(B)に示すように、この状態のものを不活性雰囲気下、例えば窒素雰囲気下で、加熱温度520℃〜580℃の範囲内、例えば550℃で3時間アニールする(加熱工程)。この際、a−Si膜203のうち、マスク204に覆われておらず、直接ニッケル205が添加された領域においては、a−Si膜表面に添加されたニッケル205のシリサイド化が起こり、それを核としてa−Si膜203の結晶化が進行する結果、結晶性ケイ素膜203aが形成される。引き続いて、a−Si膜203のうちマスク204下の領域では、ニッケルが導入され結晶化された領域203aから、矢印206で示すようにマスク204の中央に向かって、基板と平行な横方向に隣接した領域203bまで結晶化が進行する。つまり、この加熱工程では、ニッケルが導入された領域203aだけでなく、その横方向に隣接した領域203bをも結晶化して、触媒加熱結晶化領域にする。ここで、本実施形態では、このときのニッケルの添加濃度とアニール温度・時間を上記のように設定することで、マスク204下の領域が完全には結晶化されてないようにしている。また、マスク204上に存在するニッケル205は、マスク層204に阻まれて、下層のa−Si膜へは到達しない。したがって、マスク204下では、隣接領域203bに挟まれた位置に、非晶質のままの未結晶化領域203eが残存する。実測したところ、マスク204下で横方向に結晶が成長した結晶成長距離、すなわち隣接領域203bの矢印206方向の幅は、8μmであった。なお、図6(A)中に示すように、上記触媒導入用のマスク204の幅δは、残存する未結晶化領域203eの幅αが5μmとなるように、この結晶成長距離の実測値に基づいて、予め設定されている。
【0091】
次に、図8(C)に示すように、マスクとして用いた酸化ケイ素膜204をエッチングして除去する。本実施形態では、このエッチングは、下層のケイ素膜203e,203b,203aと十分に選択性のある1:10バッファードフッ酸(BHF)をエッチャントとして用い、ウェットエッチングにより行った。そして、この状態で、レーザ光207を照射することで、残存している未結晶化領域203eを、上記加熱工程で結晶化された領域(触媒加熱結晶化領域)203bから、矢印208に示すように基板と平行な横方向に結晶化させる(光照射工程)。その結果、未結晶化領域203eは、非常に高品質な結晶性ケイ素膜203cとなる。すなわち、このレーザ光照射により、未結晶化領域203eが優先的に溶融し、触媒加熱結晶化領域203bの良好な結晶成分を反映して横方向208に結晶成長する(以下、この層全体をCGSと呼ぶ。)。そして、両側の触媒加熱結晶化領域203bから横方向208に成長する結晶同士がぶつかり合って、結晶成長が止まる。このとき、成長する結晶同士がぶつかり合って生じた成長境界203dが、結晶性ケイ素膜203cの中央部に形成される。なお、このレーザ光照射により、触媒加熱結晶化領域203a,203bもその結晶性が幾分改善される(それぞれ203a′,203b′と表す)。この状態が、図6(B)に相当する。この光照射工程で結晶化された結晶性ケイ素膜領域203cは、第1の実施形態における結晶性ケイ素膜領域103cに比べて、より高い結晶性を有している。なぜなら、本実施形態では、レーザ光照射による結晶化の際のシードとして、ニッケルが直接導入され結晶化された領域203aよりも、横方向に結晶成長した結晶性が高い隣接領域203bを用いているからである。この光照射工程では、レーザ光207としてXeClエキシマレーザ(波長308nm、パルス幅40nsec)を用いた。レーザ光照射時には、基板201を200℃〜450℃の範囲内、例えば400℃に加熱した。また、レーザ光のエネルギ密度を200mJ/cm2〜450mJ/cm2の範囲内、例えば350mJ/cm2に設定した。また、ビームサイズを基板表面で150mm×1mmの長尺形状となるように成形し、その長尺方向に対して垂直方向に0.05mmのステップ幅で順次走査を行った。すなわち、ケイ素膜の任意の一点において、計20回のレーザ光照射が行われたことになる。
【0092】
次に、結晶性ケイ素膜CGS上に酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積し、図8(D)に示すように、この絶縁性薄膜をパターン加工してマスク209を形成する。本実施形態においては、マスク209の材料として、TEOSを酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。マスク209の厚さは、100nm〜400nmであることが望ましく、本実施形態では、上記酸化ケイ素膜の厚さを150nmとした。平面的に見ると、図7(C)中に示すように、マスク209は、正方形のパターン形状に設定されている。各マスク209は、それぞれ同一寸法を持ち、互いに等間隔で行列状に、かつ各マスク209の中央部が光照射工程で結晶化された領域203cを覆うように配置されている。
【0093】
次に、この状態で、図8(D)に示すように、基板201上方より、ニッケルをゲッタリングするための5族B元素としてリン210を全面にイオンドーピングする(ゲッタ導入工程)。このときのリン210のドーピング条件としては、加速電圧を5kV〜10kVとし、ドーズ量を5×1015cm-2〜1×1016cm-2とした。このゲッタ導入工程により、図7(C)中に示すように、結晶性ケイ素膜CGSのうちマスク209から露出している領域にリン210が注入され、リンドープされた結晶性ケイ素領域203f(図中に斜線で示す)が形成される。このとき、結晶性ケイ素膜CGSのうちマスク209によって覆われている領域には、リンはドーピングされない。なお、この段階では、後に形成されるTFT活性領域212n,212p(図7(D)参照)は、マスク209によって完全に覆われた状態となっている。
【0094】
次に、図9(E)に示すように、この状態のものに、不活性雰囲気下、例えば窒素雰囲気にて550℃〜650℃の温度で数時間から数十時間の加熱処理を施す(ゲッタリング工程)。本実施形態では、一例として600℃にて6時間の加熱処理を行った。この加熱処理により、領域203fにドーピングされたリン210がその領域に存在するニッケル205をまずトラップする。そして、図7(C)に示すように、さらにマスク209下の結晶性ケイ素膜CGS、そして特に結晶成長境界203dに存在しているニッケル205を矢印211に示すような方向、すなわち、マスク209に覆われた領域から四方八方に外側の領域203fへ向かって引き出させる。その結果、マスク209下の結晶性ケイ素膜領域203におけるニッケル濃度は大きく低減される。実際に、このときの結晶性ケイ素膜203c中のニッケル濃度を二次イオン質量分析法(SIMS)により測定したところ5×1016atoms/cm3程度であった。ちなみに、このゲッタリング工程前の結晶性ケイ素膜203c中のニッケル濃度は5×1017atoms/cm3程度であった。したがって、このゲッタリング工程により、結晶性ケイ素膜203c中のニッケル濃度を1桁程度低減できたことが分かる。
【0095】
次に、図9(F)に示すように、マスクとして用いた酸化ケイ素膜209をエッチングして除去する。本実施形態では、このエッチングは、下層の結晶性ケイ素膜CGSと十分に選択性のある1:10バッファードフッ酸(BHF)をエッチャントとして用い、ウェットエッチングにより行った。その後、図7(D)に示すように、結晶性ケイ素膜CGSをパターン加工して、各マスク209を左右方向および上下方向に縮小した領域に相当する矩形の島状にするとともに、素子間分離を行う。この島状の結晶性ケイ素膜CGSが、次工程以降でTFTの活性領域(ソース/ドレイン領域、チャネル領域)212n,212pとして用いられる。図9(F)から分かるように、各活性領域212n,212pは、光照射工程で結晶化された高品質な結晶性ケイ素膜領域203cと、その結晶性ケイ素膜領域203cの両側を挟むように配置された触媒加熱結晶化領域203b′とからなっている。
【0096】
次に、図9(G)に示すように、結晶性ケイ素膜CGSからなる活性領域212nおよび212pを覆うように厚さ60nmのゲート絶縁膜213を成膜する。本実施形態では、このゲート絶縁膜213の材料として、TEOSを酸素とともにRFプラズマCVD法で分解・堆積してなる酸化ケイ素膜を用いた。成膜条件としては、基板温度を150℃〜600℃、好ましくは300℃〜450℃に設定する。なお、このゲート絶縁膜213の材料として、TEOSを原料とし、オゾンガスとともに減圧CVD法または常圧CVD法で分解・堆積してなる酸化ケイ素膜を用いても良い。そのとき、成膜条件としては、基板温度を350℃〜600℃、好ましくは400℃〜550℃に設定する。このようにしてゲート絶縁膜213を成膜した後、ゲート絶縁膜213自身のバルク特性、および結晶性ケイ素膜CGSとゲート絶縁膜213との間の界面特性を向上するために、不活性ガス雰囲気下で温度400℃〜600℃、1時間〜4時間のアニールを行う。
【0097】
引き続いて、ゲート絶縁膜213上の全域に、スパッタリング法によって、厚さ400nm〜800nmの範囲内、例えば500nmのアルミニウムを成膜し、図9(G)に示すように、このアルミニウム膜をパターン加工してゲート電極214n、214pを形成する。
【0098】
次に、イオンドーピング法によって、それぞれゲート電極214n、214pをマスクとしてその周囲の活性領域212n、212pに不純物(リンおよびホウ素)を注入して、N型の不純物領域217n,218nと、P型の不純物領域217p,218pとを形成する。このイオンドーピング工程は、不純物ごとに、ドーピングが不要な領域をフォトレジストでマスクして順次行う。リンを注入する場合、ドーピングガスとしてフォスフィン(PH3)を用い、加速電圧を60kV〜90kVの範囲内、例えば80kVとし、ドーズ量を1×1015cm-2〜8×1015cm-2の範囲内、例えば2×1015cm-2に設定する。ホウ素を注入する場合、ドーピングガスとしてジボラン(B2H6)を用い、加速電圧を40kV〜80kVの範囲内、例えば65kVとし、ドーズ量を1×1015cm-2〜8×1015cm-2の範囲内、例えば5×1015cm-2に設定する。活性領域212n、212pのうちゲート電極214n、214pにマスクされて不純物が注入されない領域は、TFTのチャネル領域216n、216pとなる。
【0099】
ここで、活性領域212n、212pにおけるチャネル領域216n、216pと、高品質結晶性ケイ素領域203cとの位置関係は、図7(D)によって最も良く理解される。本実施形態では、Nチャネル型TFT、Pチャネル型TFT共に、チャネル領域216n、216pは、光照射工程で結晶化された高品質な結晶性ケイ素膜領域203cのみにより構成される。高品質結晶性ケイ素膜領域203cの幅αは、前述の未結晶化領域203eの幅と一致し、本実施形態では5μmとしている。本TFTのチャネル領域216n、216pの長さ(チャネル長)βは、3μmとしている。よって、チャネル領域216n、216pの全域が、完全に、光照射工程で結晶化された高品質な結晶性ケイ素膜領域203cにより構成される。また、既に述べたように、チャネル領域216n、216pの中央部には、それぞれ光照射工程で両側からの横方向結晶成長で生じた成長境界203dが存在する。さらに、光照射工程での横方向結晶成長方向208と、本TFTのキャリアの移動方向すなわちチャネル方向227n,227pとは、平行になるように設定されている。
【0100】
その後、図9(G)に示すように、レーザ219を照射してアニールを行い、イオン注入した不純物の活性化を行う。レーザ光としては、XeClエキシマレーザ(波長308nm、パルス幅40nsec)を用い、エネルギ密度を250mJ/cm2に設定する。そして、1箇所につき20ショット照射する。
【0101】
続いて、図9(H)に示すように、プラズマCVD法によって、厚さ900nmの酸化ケイ素膜を層間絶縁膜220として形成する。さらに、この層間絶縁膜220にコンタクトホール220a,220b,220c,220dを形成する。この上に、金属材料、例えば、窒化チタンとアルミニウムの二層膜を用いて、Nチャネル型TFT225およびPチャネル型TFT226のための電極配線223a,223b,223cを形成する。そして最後に、1気圧の水素雰囲気下で温度350℃、1時間のアニールを行って、Nチャネル型TFT225とPチャネル型TFT226とを完成させる。なお、必要に応じて、TFT225,226を保護する目的で、TFT225,226上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【0102】
以上の製造工程にしたがって作製したCMOS回路(基板サイズは400mm×320mm)のTFT225,226の電気特性を基板内で200点について測定した。その測定の結果、電界効果移動度はN型TFTで250cm2/Vs〜300cm2/Vs程度、P型TFTで120cm2/Vs〜150cm2/Vs程度と高く、閾値電圧はN型TFTで1V程度、P型TFTで−1.5V程度と非常に良好な特性を示した。また、基板内での特性ばらつきは、電界効果移動度で±10%程度、しきい値電圧で±0.2V程度と非常に良好であった。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、殆ど特性劣化は見られず、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【0103】
以上、本発明を第1の実施形態と第2の実施形態により具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【0104】
例えば、上記二つの実施形態では、加熱工程後、光照射工程前の未結晶化領域103e,203eの形状を、共に帯状としたが、矩形状としても良い。この発明は、未結晶化領域を触媒加熱結晶化領域が挟むまたは囲むような形状であれば、特に有効である。そのときの帯幅または短辺方向の幅は、6μm以下であれば良い(本実施形態では、マージンを見て5μmとした)。また、このように未結晶化領域を囲まなくても、光照射工程で、触媒加熱結晶化領域から横方向に結晶化されたた領域をTFTのチャネル領域の少なくとも一部に用いれば、本発明の効果が得られる。この場合、光照射工程で結晶化された高品質な結晶性ケイ素膜領域の面積は小さくなるが、チャネルサイズが比較的小さい場合には、その結晶成長がチャネル内に入り込まないという利点もあり、有効な場合も考えられる。
【0105】
また、上記二つの実施形態では、ニッケルを導入する方法としてそれぞれ、非晶質ケイ素膜表面にニッケル塩を溶かせたエタノール溶液を塗布する方法と、スパッタリング法によりニッケル薄膜を形成する方法を採用した。しかし、ニッケルの導入方法としては、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒として、単純に水を用いても良い。また、SOG(スピンオングラス)材料を溶媒として、SiO2膜から非晶質ケイ素膜表面にニッケルを拡散させる方法もある。また、蒸着法やメッキ法によりニッケル薄膜形成する方法や、イオンドーピング法により直接導入する方法なども採用できる。さらに、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、鉄、パラジウム、白金、銅、金を用いても同様の効果が得られる。
【0106】
また、本実施形態では、素子領域内のニッケルを低減するために、ゲッタ元素導入工程とゲッタリング工程を追加したが、作製するTFTの目的・用途によっては、勿論、これらの工程を除いても構わない。また、本実施形態では、ニッケルを低減する方法として5族B元素を用いたが、このときの5族B元素としては、リン以外に窒素、ヒ素、アンチモン、ビスマスを利用しても良い。
【0107】
また、本実施形態では、光照射工程において、パルスレーザであるエキシマレーザ光照射を行ったが、それ以外のレーザ(例えば連続発振Arレーザなど)でも同様の光照射が可能である。また、レーザ光の代わりに赤外光、フラッシュランプを使用して短時間に1000℃〜1200℃(シリコンモニタの温度)まで上昇させて試料を加熱する、いわゆるRTA(ラピッド・サーマル・アニール)(RTP、ラピッド・サーマル・プロセスともいう)などのいわゆるレーザ光と同等の光を用いても良い。
【0108】
さらに、本発明は、液晶表示用のアクティブマトリクス型基板以外に、例えば、密着型イメージセンサ、ドライバ内蔵型のサーマルヘッド、有機系EL等を発光素子としたドライバ内蔵型の光書き込み素子や表示素子、三次元IC等に応用され得る。本発明を用いることで、これらの素子の高速、高解像度化等の高性能化が実現される。さらに本発明は、上述の実施形態で説明したMOS型トランジスタに限らず、結晶性半導体を素子材としたバイポーラトランジスタや静電誘導トランジスタをはじめとして、幅広く半導体プロセス全般に応用することができる。
【0109】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、結晶性ケイ素膜を活性領域として備えた高性能な半導体装置を、特性ばらつきが少なく、歩留まり良く製造できる。また、この発明は、集積度の高い高性能半導体装置を、簡便な製造プロセスで作製でき、その製造工程において良品率を大きく向上でき、商品の低コスト化を推進できる。特に、この発明が液晶表示装置の製造に適用された場合は、アクティブマトリクス基板に要求される画素スイッチング用TFTのスイッチング特性の向上、周辺駆動回路部を構成するTFTに要求される高性能化・高集積化を同時に満足できる。したがって、アクティブマトリクス部と周辺駆動回路部同一基板上に備えたドライバモノリシック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化を推進できる。
【図面の簡単な説明】
【図1】 この発明の一実施形態の製造方法により作製されるTFTのチャネル領域付近のパターンを示す図である。
【図2】 上記TFTの作製工程を示す平面図である。
【図3】 上記TFTの作製工程を示す平面図である。
【図4】 上記TFTの作製工程を示す断面図である。
【図5】 上記TFTの作製工程を示す断面図である。
【図6】 この発明の一実施形態の製造方法によってCMOS回路を作製する作製工程を示す平面図である。
【図7】 上記CMOS回路の作製工程を示す平面図である。
【図8】 上記CMOS回路の作製工程を示す断面図である。
【図9】 上記CMOS回路の作製工程を示す断面図である。
【図10】 加熱工程による未結晶化領域の幅を可変して設定し、光照射工程で結晶化された領域の結晶性をラマン分光法により調べた結果を示す図である。
【図11】 加熱工程による未結晶化領域の幅を可変して設定し、光照射工程後の結晶性ケイ素膜を用いて作製されたTFTの電界効果移動度を示す図である。
【図12】 従来の結晶性ケイ素膜作製方法を説明する工程図である。
【符号の説明】
CGS 結晶性ケイ素膜
101、201 ガラス基板
103、203 非晶質ケイ素膜
103c,203c 未結晶化領域
105、205 ニッケル
110、210 リン
112、212n,212p 活性領域
113、213 ゲート絶縁膜
116、216n,216p チャネル領域
Claims (10)
- 絶縁表面を有する基板上に形成された非晶質ケイ素膜の一部の領域に、その非晶質ケイ素膜の結晶化を促進するための触媒元素を導入する触媒導入工程と、
加熱処理を施して、上記触媒元素が導入された領域の非晶質ケイ素膜を結晶化して結晶性ケイ素膜にする加熱工程と、
光を照射して、上記加熱工程で結晶化された領域から上記基板と平行な横方向へ上記非晶質ケイ素膜の結晶化を進める光照射工程と、
上記光照射工程で結晶化された領域の結晶性ケイ素膜が、半導体装置を構成する能動領域の少なくとも一部になるように加工を行う素子化工程と、
を有し、
上記触媒導入工程で触媒元素が導入される領域は、上記非晶質ケイ素膜のうち触媒元素が導入されない領域を挟むかまたは囲む配置になっており、
上記加熱工程で残された未結晶化領域の形状は帯状または矩形状であり、
上記未結晶化領域の帯幅または短辺方向の幅は、上記加熱工程で結晶化された領域の結晶性が上記光照射工程で結晶化される領域の結晶性に引き継がれるように6μm以下に設定されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記加熱工程で、上記触媒元素が導入された領域の横方向に隣接した領域まで結晶化することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記加熱工程で残された未結晶化領域の帯幅方向または短辺方向を、上記能動領域を通してキャリアが流れる方向と平行に設定することを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項3のいずれか一つに記載の半導体装置の製造方法において、
上記加熱工程での加熱処理の温度を、非晶質ケイ素膜自体による結晶核の自然発生が起こらず、触媒元素による結晶核が発生してこの結晶核からの結晶成長が進行するような温度に設定することを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
上記加熱工程での加熱処理の温度を520℃から580℃までの範囲内に設定することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記光照射工程での光照射の強度を、上記加熱工程で残された未結晶化領域が完全に溶融する一方、上記加熱工程で結晶化された領域が元の結晶状態を維持するような範囲の強度に設定することを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
上記光照射工程で照射する光として400nm以下の波長を持つエキシマレーザ光を用い、このエキシマレーザ光の上記ケイ素膜の表面でのエネルギ密度を200mJ/cm2から450mJ/cm2までの範囲内に設定することを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項7のいずれか一つに記載の半導体装置の製造方法において、
上記触媒元素としてNi、Co、Fe、Pd、Pt、Cu、Auのうちの少なくとも一つの元素を用いることを特徴とする半導体装置の製造方法。 - 請求項1乃至請求項8のいずれか一つに記載の半導体装置の製造方法おいて、
上記光照射工程後に、上記結晶性ケイ素膜のうち半導体装置の能動領域となる領域以外の領域に、上記触媒元素をゲッタリングするための5族B元素を導入するゲッタ導入工程と、
加熱処理を行って、上記5族B元素が導入された領域に上記結晶性ケイ素膜中の触媒元素を移動させるゲッタリング工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法おいて、
上記5族B元素としてP、N、As、Sb、Biのうちの少なくとも一つの元素を用いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000143228A JP3927756B2 (ja) | 2000-05-16 | 2000-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000143228A JP3927756B2 (ja) | 2000-05-16 | 2000-05-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326176A JP2001326176A (ja) | 2001-11-22 |
JP3927756B2 true JP3927756B2 (ja) | 2007-06-13 |
Family
ID=18650077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000143228A Expired - Lifetime JP3927756B2 (ja) | 2000-05-16 | 2000-05-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3927756B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3942878B2 (ja) * | 2001-11-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100611744B1 (ko) | 2003-11-22 | 2006-08-10 | 삼성에스디아이 주식회사 | 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법 |
KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 tft |
KR100712101B1 (ko) | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
KR100611659B1 (ko) | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
-
2000
- 2000-05-16 JP JP2000143228A patent/JP3927756B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001326176A (ja) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3138169B2 (ja) | 半導体装置の製造方法 | |
JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
JP3389022B2 (ja) | 半導体装置 | |
KR100440602B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JP3715848B2 (ja) | 半導体装置の製造方法 | |
JPWO2006038351A1 (ja) | 結晶質半導体膜およびその製造方法 | |
JPH08148426A (ja) | 半導体装置およびその製造方法 | |
JP3317482B2 (ja) | 半導体装置及びその製造方法 | |
JP3927756B2 (ja) | 半導体装置の製造方法 | |
JP3377160B2 (ja) | 半導体装置およびその製造方法 | |
JP4106204B2 (ja) | 半導体装置の製造方法 | |
JP3582766B2 (ja) | 半導体装置の製造方法 | |
JP3587292B2 (ja) | 半導体装置の製造方法 | |
JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
JP3192555B2 (ja) | 半導体装置の製造方法 | |
JP3547353B2 (ja) | 半導体装置の製造方法 | |
JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
JP3582768B2 (ja) | 半導体装置の製造方法 | |
JP3227392B2 (ja) | 半導体装置およびその製造方法 | |
JP4268326B2 (ja) | 半導体装置およびその製造方法 | |
JP3981517B2 (ja) | 半導体装置の製造方法 | |
JP3859516B2 (ja) | 半導体装置の製造方法 | |
JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
JP3973192B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |