JPH08148426A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08148426A
JPH08148426A JP6288135A JP28813594A JPH08148426A JP H08148426 A JPH08148426 A JP H08148426A JP 6288135 A JP6288135 A JP 6288135A JP 28813594 A JP28813594 A JP 28813594A JP H08148426 A JPH08148426 A JP H08148426A
Authority
JP
Japan
Prior art keywords
region
silicon film
amorphous silicon
semiconductor device
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6288135A
Other languages
English (en)
Other versions
JP3277082B2 (ja
Inventor
Naoki Makita
直樹 牧田
Tadayoshi Miyamoto
忠芳 宮本
Tsukasa Shibuya
司 渋谷
Shinji Maekawa
真司 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28813594A priority Critical patent/JP3277082B2/ja
Priority to TW084111962A priority patent/TW372361B/zh
Priority to US08/558,501 priority patent/US5814835A/en
Priority to KR1019950043839A priority patent/KR100262289B1/ko
Priority to CN95121865A priority patent/CN1051640C/zh
Publication of JPH08148426A publication Critical patent/JPH08148426A/ja
Application granted granted Critical
Publication of JP3277082B2 publication Critical patent/JP3277082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 簡便な方法による触媒元素の濃度制御によ
り、選択導入領域の触媒元素を効率よく横方向結晶成長
に利用するとともに、選択導入領域中の残留触媒元素の
濃度を低減する。 【構成】 基板の絶縁性表面上に設けられた活性領域１
０３ｉを、非晶質ケイ素膜１０３の結晶化を助長する触
媒元素が選択的に導入され結晶化された領域１０３ａか
らその周辺領域へ加熱により結晶成長して形成した領域
１０３ｂとした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
基板上に設けられたＴＦＴ（薄膜トランジスタ）を有す
る半導体装置に有効であり、アクティブマトリクス型の
液晶表示装置、密着型イメージセンサー、三次元ＩＣな
どに適用できるものである。
【０００２】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。
【０００３】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体（ａ−Ｓｉ）からなるものと、結晶性
を有するケイ素半導体からなるものの２つに大別され
る。非晶質ケイ素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため今後より
高速特性を得るためには、結晶性を有するケイ素半導体
からなる半導体装置の作製方法の確立が強く求められて
いる。なお、結晶性を有するケイ素半導体としては、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質の中間の状態を有するセミアモルフ
ァスケイ素等が知られている。
【０００４】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、（１）半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、（２）非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものにする、（３）非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。
【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を基板上に全面に渡って均一に成
膜することが技術上困難である。またこの方法では成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコスト面での問題があった。
【０００６】また、（２）の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではなく、次世代の技
術という感が強い。
【０００７】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
（３）の方法では、上記のような相反する問題点を同時
に解決する必要がある。
【０００８】また、（３）の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界がキャ
リアに対するトラップ準位として働き、ＴＦＴの移動度
を低下させる大きな原因となってしまう。
【０００９】上記（３）の方法を利用して、前述の結晶
粒界の問題点を解決する方法が、特開平５−５５１４２
号公報あるいは特開平５−１３６０４８号公報で提案さ
れている。これらの方法では、結晶成長の核となる異物
を非晶質ケイ素膜中に導入して、その後熱処理をするこ
とで、その異物を核とした大粒径の結晶性ケイ素膜を得
ている。
【００１０】前者では、シリコン（Ｓｉ+）をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μｍの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径１０〜１００ｎｍのＳｉ粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜に選択的に異物を
導入し、それを核として結晶成長させた高品質な結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。
【００１１】しかしながら、特開平５−５５１４２号公
報あるいは特開平５−１３６０４８号公報で提案されて
いるこれらの技術では、導入された異物は成長核として
のみ作用する訳であり、結晶成長の際の核発生や結晶成
長方向の制御には有効であるが、結晶化のための加熱処
理工程における上述の問題はなお残る。
【００１２】特開平５−５５１４２号公報では、温度６
００℃で４０時間の加熱処理により結晶化を行ってい
る。また、特開平５−１３６０４８号公報では、加熱温
度６５０℃以上の熱処理を行っている。ゆえに、これら
の技術はＳＯＩ（Silicon-On-Insulator）基板やＳＯＳ
（Silicon-On-Sapphire）基板には有効な技術である
が、これらの技術を用いて安価なガラス基板に結晶性ケ
イ素膜を作製し半導体素子を形成することは困難であ
る。例えば、アクティブマトリクス型の液晶表示装置に
用いられるコーニング７０５９（コーニング社商品名）
ガラスはガラス歪点が５９３℃であり、基板の大面積化
を考慮した場合、６００℃以上の加熱には問題がある。
【００１３】そこで、本発明者らは、上述のような様々
な問題を解決するために、結晶化に必要な温度の低温化
と処理時間の短縮を両立し、さらには粒界の影響を最小
限に留めた結晶性ケイ素薄膜の作製方法を見いだした。
【００１４】本発明者らの研究によれば、非晶質ケイ素
膜の表面にニッケルやパラジウム等の金属元素を微量に
導入させ、しかる後に加熱することで、５５０℃、４時
間程度の処理時間で結晶化を行えることが判明してい
る。このメカニズムは、まず金属元素を核とした結晶核
発生が加熱処理の早期に起こり、その後その金属元素が
触媒となって結晶成長を助長し、結晶化が急激に進行す
ると理解される。そういった意味で以降これらの金属元
素を触媒元素という。これらの触媒元素により結晶化が
助長されて結晶成長した結晶性ケイ素膜は、通常の固相
成長法で結晶化した非晶質ケイ素膜が双晶構造であるの
に対して、何本もの針状結晶あるいは柱状結晶で構成さ
れており、それぞれの針状結晶あるいは柱状結晶内部は
理想的な単結晶状態となっている。
【００１５】このような結晶性ケイ素膜を活性領域に用
いてＴＦＴを作製すると、通常の固相成長法で形成した
結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が
１．２倍程度向上するのを本発明者らは確認している。
【００１６】また、本発明者らは、非晶質ケイ素膜の一
部に選択的に触媒元素を導入して加熱処理することによ
り、触媒元素が導入されていない部分を非晶質ケイ素膜
の状態として残したまま、触媒元素が導入された領域の
みを選択的に結晶化できることを見い出した。さらに、
加熱処理時間を延長することにより、該触媒元素が選択
的に導入された領域から横方向、つまり基板表面に対し
て概略平行な方向に結晶成長が行われるという現象を発
見した。
【００１７】この横方向結晶成長領域の内部では、成長
方向がほぼ一方向に揃った針状結晶あるいは柱状結晶が
ひしめき合っており、触媒元素が直接導入されランダム
に結晶核の発生が起こった領域に比べて、結晶性が良好
な領域となっている。このとき、結晶化に寄与する触媒
元素は、針状結晶あるいは柱状結晶の先端部、即ち結晶
成長の先端部に存在している。
【００１８】すなわち、触媒元素が結晶化に効率良く機
能していれば、触媒元素は結晶化が行われる結晶成長先
端部のみに存在し、既に結晶化された横方向結晶成長領
域にはほぼ存在しないことになる。従って、横方向に成
長した結晶性ケイ素膜中の触媒元素の濃度は、触媒元素
が直接導入され結晶化した領域に比べ、約一桁以上小さ
い値となっている。そういう意味からも、この横方向結
晶成長領域を半導体素子の活性領域に用いるメリットは
大きい。
【００１９】
【発明が解決しようとする課題】本発明者らが発見した
上述のような結晶成長方法は、非常に有効な技術である
反面、幾つかの問題点を有している。
【００２０】まず、第１の問題点としては、触媒元素が
半導体素子に及ぼす作用である。当然のこととして、上
記のような触媒元素が半導体中に多量に存在しているこ
とは、これら半導体を用いた装置の信頼性や電気的安定
性を阻害するものであり、好ましいことではない。即
ち、上記の結晶化を助長する触媒元素は、非晶質ケイ素
を結晶化させる際には必要であるが、結晶化したケイ素
中には極力含まれないようにすることが望ましい。この
目的を達成するためには、触媒元素として結晶性ケイ素
中で不活性な傾向が強いものを選ぶと同時に、結晶化に
必要な触媒元素の量を極力少なくし、最低限の量で結晶
化を行う必要があるが、実際には、極微量の低濃度制御
は非常に難しい。
【００２１】また、第２の問題点としては、後のプロセ
ス工程でのエッチング不良等の発生原因となる上記結晶
性ケイ素膜のダメージである。特に触媒元素が直接導入
され、ランダムに核発生が起こり結晶化された領域で
は、触媒元素がケイ化物（シリサイド）となり、その結
晶粒界に遍在している。このような結晶性ケイ素膜は、
実際には結晶性ケイ素とシリサイドが不均一に混在した
状態であり、後のエッチング工程においてエッチング残
渣やピンホールなどの不均一エッチングの原因となる。
特に、半導体素子製造工程では不可欠なフッ酸（ＨＦ）
によるエッチング工程において、その結晶粒界に遍在し
ているシリサイドが選択的にエッチングされ、ピンホー
ルができてしまう。
【００２２】触媒元素を選択導入した領域から横方向に
結晶成長させる場合には、触媒元素の導入領域を活性領
域（素子領域）から外すことで、活性領域内での上記の
ようなエッチング不良等の問題は生じないが、触媒元素
が直接導入された領域の下地膜やガラス基板などでは、
その上側の結晶性ケイ素膜のピンホールを介してエッチ
ングが行われることから、同様のピンホールが発生して
しまう。このような下地膜やガラス基板のピンホール
は、基板の透明度の低下や、後に形成されるバスライン
の断線などの原因となり、歩留りを低下させる一要因と
なっている。
【００２３】第３の問題点は、素子レイアウト上の問題
であり、素子の製造プロセスにおいて、触媒元素の選択
導入領域から横方向に結晶成長させて結晶性ケイ素膜を
形成する場合に特有の問題である。
【００２４】つまり、上記のように触媒元素が直接導入
された領域は、触媒元素の濃度が高く、エッチング処理
が不均一となり、特にＨＦに対してダメージが大きいな
ど、活性領域の一部としては全く使用不可能なものであ
った。このため、現在、非晶質ケイ素膜の横方向結晶成
長を行う方法を素子の製造プロセスに用いる場合には、
マスク設計を触媒元素の選択導入領域が活性領域から完
全に外れるよう行っている。
【００２５】しかしながら、半導体装置としての集積度
を上げるためには、活性領域間の間隔をできる限り小さ
くなるよう半導体装置を設計することが重要であるが、
横方向結晶成長した領域を用いる場合には、選択導入領
域を活性領域外部に設ける必要があるため、高集積化の
際の大きなネックとなっている。また、活性領域全体を
覆う広大な横方向結晶成長領域が必要となるため、結晶
化時間の長時間化、触媒元素導入濃度の高濃度化など、
素子の製造プロセス上好ましくない方法により結晶の成
長距離を延ばす必要があった。
【００２６】本発明は、上記のような問題点を解決する
ためになされたもので、簡便な方法による触媒元素の濃
度制御により、選択導入領域の触媒元素を効率よく横方
向結晶成長に利用するとともに、選択導入領域中の残留
触媒元素の濃度を低減することができ、これにより高性
能な半導体装置および歩留りの高い安定した半導体装置
の製造方法を提供することが本発明の目的である。
【００２７】
【課題を解決するための手段】本発明は、上述の問題点
を解決し、上記の目的を満足する手段を提供するもので
あり、ガラスなどの絶縁表面を有する基板上に高性能半
導体装置を安定した製造方法により提供するものであ
る。より具体的には、本発明は以下の特徴を有する。
【００２８】（１）この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に設けら
れ、非晶質ケイ素膜を結晶化してなる活性領域とを備え
ている。該活性領域は、該非晶質ケイ素膜の結晶化を助
長する触媒元素が選択的に導入され結晶化された線状領
域からその周辺領域への加熱処理による結晶成長により
形成したものである。該活性領域及び線状領域の少なく
とも一方は、その触媒元素濃度が、該触媒元素を選択的
に導入すべく設定された、線状の平面パターンを有する
導入設定領域の線幅により制御されているものである。
そのことにより上記目的が達成される。
【００２９】（２）この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に設けら
れ、非晶質ケイ素膜を結晶化してなる活性領域とを備え
ている。該活性領域は、該非晶質ケイ素膜の結晶化を助
長する触媒元素が選択的に導入され、該非晶質ケイ素膜
が結晶化した線状領域と、該非晶質ケイ素膜の線状領域
からその周辺領域への加熱処理による結晶成長により形
成された結晶成長領域とからなるものである。該活性領
域及び線状領域の少なくとも一方は、その触媒元素濃度
が、該触媒元素を選択的に導入すべく設定された、線状
の平面パターンを有する導入設定領域の線幅により制御
されているものである。そのことにより上記目的が達成
される。
【００３０】（３）この発明は上記半導体装置におい
て、前記線状の平面パターンを有する導入設定領域の線
幅を、該結晶化された線状領域の触媒元素濃度が、該線
状領域あるいはその下側の下地層または基板が該活性領
域のエッチング処理によりダメージをほぼ受けない濃度
以下になるよう設定することが好ましい。
【００３１】（４）この発明は上記半導体装置におい
て、前記線状の平面パターンを有する導入設定領域の線
幅が２０μｍ以下であることが好ましい。
【００３２】（５）この発明は上記半導体装置におい
て、前記線状の平面パターンを有する導入設定領域の線
幅が１０μｍ以下であることが好ましい。
【００３３】（６）この発明は上記半導体装置におい
て、前記線状領域またはその一部を、該活性領域におけ
る、素子と配線とのコンタクト領域の一部とし、前記結
晶成長領域を、該活性領域における素子特性を規定する
能動領域とすることが好ましい。
【００３４】（７）この発明は上記半導体装置におい
て、前記非晶質ケイ素膜の結晶化を助長する触媒元素と
して、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた一種または複数種類
の元素を用いることが好ましい。
【００３５】（８）この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の形成前またはその形成後に、該非晶質ケ
イ素膜の結晶化を助長する触媒元素の、基板あるいは非
晶質ケイ素膜への導入を、その導入領域が線状領域とな
るよう行う工程と、加熱処理によって該非晶質ケイ素膜
の、該触媒元素が導入された線状領域を選択的に結晶化
させる工程と、加熱処理をさらに継続して、該非晶質ケ
イ素膜を、該選択的に結晶化された線状領域からその周
辺領域へと基板表面に対し概略平行な方向に結晶成長さ
せる工程と、基板表面に対し概略平行な方向に結晶成長
させた結晶性ケイ素膜を用いて半導体素子となる活性領
域を形成する工程とを含んでいる。そして、本半導体装
置の製造方法では、該非晶質ケイ素膜を結晶化させる領
域中の触媒元素濃度を、該触媒元素を選択的に導入すべ
く設定した、線状の平面パターンを有する導入設定領域
の線幅により制御するようにしている。そのことにより
上記目的が達成される。
【００３６】（９）この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の形成前またはその形成後に、該非晶質ケ
イ素膜の結晶化を助長する触媒元素の、該基板あるいは
非晶質ケイ素膜への導入を、その導入領域が線状領域と
なるよう行う工程と、加熱処理により該非晶質ケイ素膜
の、該触媒元素が導入された線状領域を選択的に結晶化
させる工程と、加熱処理をさらに継続して、該非晶質ケ
イ素膜を、該選択的に結晶化された線状領域からその周
辺領域へと基板表面に対し概略平行な方向に結晶成長さ
せる工程と、該触媒元素が導入され結晶化された線状領
域の結晶性ケイ素膜、および基板表面に対し概略平行な
方向に結晶成長させた結晶性ケイ素膜を用いて半導体素
子となる活性領域を形成する工程とを含んでいる。そし
て、本半導体装置の製造方法では、該非晶質ケイ素膜を
結晶化させた領域中の触媒元素濃度を、該触媒元素を選
択的に導入すべく設定した、線状の平面パターンを有す
る導入設定領域の線幅により制御するようにしている。
そのことにより上記目的が達成される。
【００３７】（１０）この発明は上記半導体装置の製造
方法において、前記非晶質ケイ素膜に触媒元素を選択的
に導入する際、前記線状の平面パターンを有する導入設
定領域の線幅を、該結晶化された線状領域の触媒元素濃
度が、該線状領域あるいはその下側の下地層または基板
が該活性領域のエッチング処理によりダメージをほぼ受
けない濃度以下になるよう設定することが好ましい。
【００３８】（１１）この発明は上記半導体装置の製造
方法において、前記非晶質ケイ素膜への触媒元素の選択
導入は、前記導入設定領域の線幅を２０μｍ以下に設定
して行うことが好ましい。
【００３９】（１２）この発明は上記半導体装置の製造
方法において、前記非晶質ケイ素膜への触媒元素の選択
導入は、前記導入設定領域の線幅を１０μｍ以下に設定
して行うことが好ましい。
【００４０】（１３）この発明は上記半導体装置の製造
方法において、前記活性領域における素子と配線のコン
タクト領域を、該コンタクト領域内に該触媒元素が導入
され結晶化された線状領域の結晶性ケイ素膜が含まれる
よう形成する工程と、該線状領域からその周辺領域への
結晶成長により形成した結晶成長領域内に、該活性領域
における素子特性を規定する能動領域を形成する工程を
含むことが好ましい。
【００４１】（１４）この発明は上記半導体装置の製造
方法において、前記非晶質ケイ素膜の結晶化を助長する
触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた一種ま
たは複数種類の元素を用いることが好ましい。
【００４２】
【作用】この発明の半導体装置においては、基板の絶縁
性表面上に設けられた活性領域を、該非晶質ケイ素膜の
結晶化を助長する触媒元素が選択的に導入され結晶化さ
れた領域からその周辺領域へ加熱により結晶成長して形
成した領域としたから、上記活性領域を構成する結晶性
ケイ素膜が、通常の固相成長法で得られる結晶性よりさ
らに高い結晶性を有するものとなる。また、非晶質ケイ
素膜の加熱による結晶化は、触媒元素により助長される
ため、高品質な結晶性ケイ素膜を生産性よく形成でき
る。しかもこの際、結晶化に要する加熱温度が６００℃
以下に抑えられるため、安価なガラス基板を使用可能と
なる。
【００４３】また、触媒元素が導入された領域が線状領
域となっているため、横方向結晶成長に寄与する触媒元
素が導入領域周端部に存在するものであるということか
ら、導入された触媒元素のほとんどが結晶成長に寄与す
ることとなり、導入領域の中央部に結晶粒界等でトラッ
プされて残る触媒元素を低減することができる。
【００４４】また、上記活性領域及び線状領域の少なく
とも一方は、その触媒元素濃度が、該触媒元素を選択的
に導入すべく設定された、線状の平面パターンを有する
導入設定領域の線幅により制御されているものであるの
で、該導入設定領域の線幅を調整することにより、触媒
元素導入の際の面密度を変えることなく、導入領域の残
留触媒元素量の低減が可能となる。
【００４５】この発明においては、触媒元素が導入され
る導入設定領域の線幅を２０μｍ以下とすることによ
り、実質的に導入設定領域の線幅による膜中触媒元素濃
度の制御が可能となり、触媒元素の導入領域の濃度を大
きく低減できる一方で、十分な距離の横方向結晶成長領
域を得ることができる。
【００４６】さらに、導入領域の線幅が上記の値以下で
あれば、導入領域自体の触媒元素量が低減されるため、
半導体素子の活性領域となる横方向結晶成長領域中にお
ける触媒元素濃度も、触媒元素の導入方法に大きく左右
されることなく、高精度に低い濃度に制御することがで
きる。
【００４７】この発明においては、線状の平面パターン
を有する導入設定領域の線幅を、該結晶化された線状領
域の触媒元素濃度が、素子形成プロセスにおけるエッチ
ング処理の悪影響が該線状領域やその下側の部材に及ば
ない程度の濃度以下になるよう設定するので、半導体装
置の製造歩留まりを向上することが可能となる。特に、
導入設定領域の線幅を１０μｍ以下とすることにより、
ほとんどの触媒元素導入法において、触媒元素の導入領
域がエッチング処理により受けるダメージをほぼなくす
ことができる。
【００４８】この結果、エッチングダメージを受けるこ
とや触媒元素の濃度が高いことなどの理由で従来は半導
体素子領域（活性領域）に使用不可能であった導入領域
の結晶性ケイ素膜を活性領域に使用することが可能とな
る。
【００４９】さらにこの発明においては、活性領域内で
も素子特性を左右する能動領域には、横方向結晶成長ケ
イ素膜を使用し、コンタクト領域あるいはその一部とし
て触媒元素導入領域の結晶性ケイ素膜を使用するので、
結晶性としては触媒元素導入領域より横方向結晶成長領
域の方が良好であることから、半導体装置の高性能化を
図ることができ、しかも、触媒元素導入領域も半導体素
子の活性領域として利用されるため、半導体装置の高集
積化が可能となるばかりでなく、横方向結晶成長距離を
短くでき、アニール時間の短縮化など高スループット
化、低コスト化が可能となる。
【００５０】この発明の半導体装置の製造方法において
は、非晶質ケイ素膜を結晶化させる領域中の触媒元素濃
度を、該触媒元素を選択的に導入すべく設定した、線状
の平面パターンを有する導入設定領域の線幅により制御
するようにしているので、該導入設定領域の線幅を調整
することにより、触媒元素導入の際の面密度を変えるこ
となく、簡単に導入領域の残留触媒元素量を低減するこ
とが可能となる。
【００５１】また、基板の絶縁性表面に、非晶質ケイ素
膜の結晶化を助長する触媒元素を導入した領域からその
周辺領域へと加熱処理により結晶成長を行って活性領域
を形成するので、該活性領域が、結晶成長方向が一方向
に揃った、格段に結晶性が良好な領域となり、さらに上
記活性領域に含まれる触媒元素量も一段と少なくなる。
【００５２】また、非晶質ケイ素膜の結晶化を助長する
触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａ
ｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂから選択された
一種または複数種類の元素を含むものを用いることによ
り、微量で結晶化助長の効果が得られる。
【００５３】
【実施例】以下、本発明の基本原理について説明する。
【００５４】従来、非晶質ケイ素膜を、その結晶化を助
長する触媒元素を用いて結晶化させる手法においては、
該非晶質ケイ素膜への触媒元素の導入量をその導入方法
により制御していた。これに対し、本発明では、従来は
導入方法自体で行っていた触媒元素の濃度制御を、その
選択導入領域の線幅により行うことに特徴がある。すな
わち、触媒元素の選択導入領域の面積を小さくすること
で、トータルとしての触媒元素濃度の低減を図り、従来
問題であった導入方法ではなく、触媒元素が導入される
べき領域のパターンサイズを最適値に予め設定すること
で触媒元素濃度を制御する訳である。
【００５５】さて、非晶質ケイ素膜の結晶化を助長する
触媒元素を選択的に導入し加熱した場合、まず、その導
入領域で触媒元素を核とする結晶成長が引き起こされ
る。このとき、触媒元素の導入方法の違いにより、結晶
核の発生状態を変えることはできるが基本的にはランダ
ムに核発生が起こる。そして、導入領域が結晶化された
後、その周辺領域への横方向結晶成長へと移行する。
【００５６】さらに、本発明者らの研究によると、触媒
元素の導入領域において触媒元素は全て横方向結晶成長
に寄与している訳ではなく、多数の触媒元素は、該導入
領域でランダムに核発生し結晶化した部分内（特に結晶
粒界）に残留していることが判明した。すなわち、横方
向結晶成長へ寄与する導入領域内の触媒元素は、導入領
域の周端部に存在する触媒元素のみであり、導入領域の
中央部の触媒元素は、その領域内で結晶粒界等でトラッ
プされ、残留してしまう。
【００５７】また、従来、触媒元素の濃度制御は、その
導入方法により行っていたため、導入部に残留する触媒
元素量を減らすためには、導入量を低減するしか方法が
なかった。しかしながら、導入量自体を低減した場合、
横方向結晶成長に利用される触媒元素量もまた同じ割合
で低減され、結果として十分な横方向結晶成長距離が得
られず、半導体素子の作製が困難となる。
【００５８】本発明では、触媒元素を、線状パターンと
なるよう設定された領域に導入するようにし、その際該
触媒元素が導入される領域の線幅を制御することによ
り、導入領域内の触媒元素が横方向結晶成長に効率的に
利用されるようにしており、このため、十分な横方向結
晶成長距離を得ながらも導入領域の残留触媒元素量を大
きく低減することが可能となる。要するに、本発明のポ
イントは、触媒元素の導入を、該触媒元素を導入すべき
領域を線状パターンに設定して行い、その際該線状パタ
ーンの線幅を制御することであり、ただ単に面積を小さ
くするだけでは本発明の効果は得られない。
【００５９】図５に、具体的に、一定の触媒元素導入法
により、サイズの異なる導入幅で非晶質ケイ素膜に触媒
元素を導入し加熱して横方向に結晶成長を行った場合に
おける横方向結晶成長領域および触媒元素導入領域の双
方での触媒元素の膜中濃度を示す。横軸は、触媒元素の
導入される領域の線幅を示し、縦軸は、結晶性ケイ素膜
中の触媒元素濃度を示す。
【００６０】図５から、触媒元素の導入幅がある値（２
０μｍ）以上では、一定となり飽和しているが、その値
以下では触媒元素濃度が減少する傾向があるのがわか
る。特に、触媒元素導入領域での膜中濃度低下が著し
い。これは、導入領域の幅が狭いと、該導入領域内の全
触媒元素量に対する、横方向結晶成長に利用される周端
部の触媒元素の割合が大きくなるからである。また、横
方向結晶成長領域においても、導入領域ほど急激ではな
いが、線幅２０μｍ以下では、触媒元素量の減少が見ら
れる。
【００６１】また、一定の導入方法により触媒元素の導
入を行うということは、触媒元素導入直後の基板上での
触媒元素の面密度は一定であることを示す。すなわち、
触媒元素の非晶質ケイ素膜への直接の導入量は、触媒元
素の導入面密度と選択導入領域の面積の積で表される。
よって、触媒元素の導入面密度が一定であり、導入領域
の触媒元素が横方向結晶成長に十分に利用されていれ
ば、導入領域の面積が小さい程、横方向結晶成長に使用
される触媒元素の濃度も低減され、横方向結晶成長領域
中の触媒元素濃度も低減される。但し、ここで言う面積
とは線状領域における線幅を意味しており、ただ単に面
積を小さくするだけでは、導入領域内の触媒元素が効果
的に横方向結晶成長に作用しない。
【００６２】したがって、図５より、触媒元素導入領域
の線幅が２０μｍ以下である好ましく、この値以下であ
れば、導入領域の線幅による膜中触媒元素濃度の制御が
可能であり、触媒元素の導入領域の濃度が大きく低減さ
れる一方で、十分な距離の横方向結晶成長領域が得られ
る。
【００６３】さらに、導入領域の線幅が上記の値以下で
あれば、導入領域自体の触媒元素量が少なくなるため、
該導入領域から結晶成長して形成された、半導体素子の
活性領域となる横方向結晶成長領域中における触媒元素
濃度も、触媒元素の導入方法に大きく左右されることな
く、高精度に低い濃度に制御することができる。
【００６４】さらに、結晶化処理後の素子作製プロセス
におけるエッチング処理により触媒元素導入領域あるい
はその下地層がダメージを受けないレベルにまで触媒元
素導入幅を小さくすることにより、導入領域においては
バスラインなどの断線不良をなくし、半導体装置の製造
歩留まりを大きく向上することができる。
【００６５】実際に問題となるエッチングダメージは、
本発明者らが確認した結果、膜中の触媒元素濃度が約１
×１０17ａｔｏｍｓ／ｃｍ2以上となる場合に出現す
る。したがって、導入領域の膜中触媒元素濃度が、１×
１０17ａｔｏｍｓ／ｃｍ2以下となるよう導入領域の線
幅を制御することにより、上記目的を達することができ
る。図５より、導入領域の膜中触媒元素濃度が上記の値
以下となる導入領域線幅は、１０μｍ以下である。触媒
元素の導入法によって若干の違いはあるが、導入幅を１
０μｍ以下として触媒元素を導入することにより、ほと
んどの導入法において、導入領域のエッチングダメージ
をほぼなくし、半導体装置の製造歩留まりを向上するこ
とが可能となる。
【００６６】さらに、本発明を用いると、上記のエッチ
ングダメージや触媒元素の高濃度などの理由で従来は半
導体素子領域（活性領域）に使用不可能であった導入領
域の結晶性ケイ素膜を活性領域に使用することが可能と
なる。結晶性としては横方向結晶成長領域の方が良好で
あるので、活性領域内でも素子特性を左右する能動領域
には、横方向結晶成長ケイ素膜を使用し、コンタクト領
域あるいはその一部として触媒元素導入領域の結晶性ケ
イ素膜を使用することが望ましい。これにより、素子レ
イアウトに伴う上述の問題点が解決され、半導体装置の
高集積化が可能となるばかりでなく、横方向結晶成長距
離が従来よりも短くて済むことからアニール時間の短縮
化など高スループット化、低コスト化が可能となる。
【００６７】また、本発明においては、非晶質ケイ素膜
の結晶化を助長する触媒元素としてＮｉを用いた場合に
最も顕著な効果を得ることができるが、その他利用でき
る触媒元素の種類としては、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂを利用することが
できる。これらから選ばれた一種または複数種類の元素
であれば、微量で結晶化助長の効果があるため、半導体
素子への影響はあまりない。
【００６８】〔実施例１〕図１は本発明の第１の実施例
による半導体装置及びその製造方法を説明するための平
面図であり、図２は図１のＡ−Ａ’線部分に対応する断
面図であり、図２（ａ）ないし図２（ｅ）は、本実施例
のＴＦＴの製造方法を工程順に示している。
【００６９】図において、１００はＮ型薄膜トランジス
タ（ＴＦＴ）１０を有する半導体装置で、該ＴＦＴ１０
は、ガラス基板１０１上に酸化ケイ素膜等の絶縁性下地
膜１０２を介して形成されている。該絶縁性下地膜１０
２上には、上記ＴＦＴを構成する島状の結晶性ケイ素膜
１０３ｉが形成されている。この結晶性ケイ素膜１０３
ｉの中央部分は、チャネル領域１１０となっており、そ
の両側部分は、ソース，ドレイン領域１１１，１１２と
なっている。上記チャネル領域１１０上には、ゲート絶
縁膜１０７を介してアルミニウムゲート電極１０８が設
けられている。このゲート電極１０８の表面は酸化物層
１０９により被覆されている。上記ＴＦＴ１０はその全
面が層間絶縁膜１１３により覆われており、該層間絶縁
膜１１３の、ソース，ドレイン領域１１１，１１２に対
応する部分には、コンタクトホール１１３ａが形成され
ている。上記ソース，ドレイン領域１１１，１１２はこ
のコンタクトホール１１３ａを介して電極配線１１４，
１１５に接続されている。
【００７０】そしてこの実施例では、上記結晶性ケイ素
膜１０３ｉは、非晶質ケイ素膜１０３の、その結晶化を
助長する触媒元素が選択的に導入された線状領域１０３
ａからその周辺領域へ基板表面と平行な方向１０６に加
熱処理による結晶成長が進んでできたもので、この膜中
の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶
からなっているものである。また、該結晶性ケイ素膜１
０３ｉは、その触媒元素濃度が、該触媒元素を選択的に
導入する際のマスク開口（スルーホール）１０４ｈの線
幅１０４ｗにより制御されている。
【００７１】この実施例のＴＦＴ１０は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したＣＰＵ
を構成する素子としても用いることができる。なお、Ｔ
ＦＴの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。
【００７２】次に製造方法について説明する。まず、ガ
ラス基板１０１上に例えばスパッタリング法によって厚
さ２００ｎｍ程度の酸化ケイ素からなる下地膜１０２を
形成する。この酸化ケイ素膜は、ガラス基板からの不純
物の拡散を防ぐために設けられる。次に減圧ＣＶＤ法あ
るいはプラズマＣＶＤ法によって、厚さ２５〜１００ｎ
ｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質ケイ素膜
（ａ−Ｓｉ膜）１０３を成膜する。
【００７３】次に、ａ−Ｓｉ膜１０３上に酸化ケイ素膜
または窒化ケイ素膜等の絶縁性薄膜を堆積し、パターニ
ングすることでマスク１０４を設ける。このマスク１０
４のスルーホール１０４ｈを介して、スリット状にａ−
Ｓｉ膜１０３の領域１００ａが露呈される。即ち、図２
（ａ）の状態を上面から見ると、図１（ａ）のようにａ
−Ｓｉ膜１０３が領域１００ａでスルーホール１０４ｈ
内にスリット状に露呈しており、他の部分はマスクされ
ている状態となっている。
【００７４】ここで、本発明のポイントであり、後の工
程で触媒元素導入領域となるスルーホール１０４ｈの線
幅１０４ｗは、２０μｍ以下、さらに好ましくは１０μ
ｍ以下であることが望ましい。本実施例では、線幅１０
４ｗとして１０μｍとなるようにした。また、この実施
例では、ソース，ドレイン領域１１１，１１２が上記横
方向結晶成長の方向１０６に並ぶ配置でＴＦＴを作製す
るが、図１（ｂ）のように、ソース，ドレイン領域１１
１，１１２が上記方向１０６に垂直な方向に並ぶ配置で
も同様の方法で全く問題なくＴＦＴを作製できる。
【００７５】上記マスク１０４を形成した後、図２
（ｂ）に示すように、ａ−Ｓｉ膜１０３表面が露呈して
いる領域１００ａにニッケルを溶かせた水溶液１０５が
接するように基板１０１を保持する。本実施例では、溶
質としては硝酸ニッケルを用い、水溶液中のニッケル濃
度は１００ｐｐｍとなるようにした。その後、スピナー
により水溶液１０５を基板１０１上に均一に延ばし乾燥
させる。この工程により領域１００ａで露呈している部
分のａ−Ｓｉ膜１０３に選択的にニッケルが導入された
ことになる。そして、これを不活性雰囲気下、例えば加
熱温度５５０℃で１６時間アニール処理して結晶化させ
る。
【００７６】この際、領域１００ａにおいては、ａ−Ｓ
ｉ膜表面に添加されたニッケルを核として基板１０１に
対して垂直方向に非晶質ケイ素膜１０３の結晶化が起こ
り、結晶性ケイ素膜１０３ａが形成される。このとき、
領域１００ａ以外の部分ではマスク膜１０４に阻まれ、
ニッケルはマスク膜下側のａ−Ｓｉ膜１０３に到達する
ことはできない。そして、領域１００ａの周辺領域で
は、図２（ｃ）において、矢印１０６で示すように、領
域１００ａから横方向（基板と平行な方向）に結晶成長
が行われ、横方向結晶成長した結晶性ケイ素膜１０３ｂ
が形成される。それ以外の非晶質ケイ素膜１０３の領域
は、そのまま非晶質ケイ素膜領域１０３ｃとして残る。
【００７７】この横方向結晶成長した結晶性ケイ素膜１
０３ｂ中のニッケル濃度は２×１０16ａｔｏｍｓ／ｃｍ
3程度であり、そのシード領域とも言える直接ニッケル
を導入し結晶成長した結晶性ケイ素膜１０３ａ中のニッ
ケル濃度は１×１０17ａｔｏｍｓ／ｃｍ3程度であっ
た。これに対して、従来法で触媒元素の導入幅１０４ｗ
を制御しない場合（１０４ｗ＞２０μｍ）には、横方向
結晶成長した結晶性ケイ素膜１０３ｂ中のニッケル濃度
は５×１０16ａｔｏｍｓ／ｃｍ3で、導入領域１０３ａ
中のニッケル濃度は１×１０18ａｔｏｍｓ／ｃｍ3程度
である。
【００７８】したがって、本発明を用いた場合、横方向
結晶成長領域１０３ｂのニッケル濃度は従来法の約半分
に抑制でき、さらに導入領域１０３ａにおいては一桁以
上小さくできる。なお、上記結晶成長に際し、矢印１０
６で示される基板と平行な方向の結晶成長の距離は、８
０μｍ程度であった。
【００７９】次に、図２（ｄ）に示すように、上記マス
ク膜１０４を除去し、不要な部分の非晶質ケイ素膜１０
３を除去して素子間分離を行う。これにより、後にＴＦ
Ｔの活性領域（ソース／ドレイン領域、チャネル領域）
となる島状の結晶性ケイ素膜１０３ｉが形成される。こ
こで、マスク膜１０４の除去については、ＢＨＦ（バッ
ファードフッ酸）を用いたが、その際のエッチングプロ
セスによるニッケル導入領域１００ａのダメージは、本
実施例においては見られなかった。これに対して、従来
法ではマスク膜１０４の除去の際、ニッケル導入領域１
００ａ下層の下地膜１０２においてピンホールなどのエ
ッチングダメージが観測される。
【００８０】次に、上記の活性領域となる結晶性ケイ素
膜１０３ｉを覆うように厚さ２０〜１５０ｎｍ、ここで
は１００ｎｍの酸化ケイ素膜をゲート絶縁膜１０７とし
て成膜する。ここで、酸化ケイ素膜の形成は、ＴＥＯＳ
（Ｔｅｔｒａ ＥｔｈｏｘｙＯｒｔｈｏ Ｓｉｌｉｃａ
ｔｅ）を原料とし、これを酸素とともに基板温度１５０
〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラ
ズマＣＶＤ法により、分解，堆積して行った。なお、上
記酸化ケイ素膜は、ＴＥＯＳを原料とし、これをオゾン
ガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によっ
て、基板温度を３５０〜６５０℃、好ましくは４００〜
５５０℃で処理して形成してもよい。この成膜後、ゲー
ト絶縁膜自身のバルク特性および結晶性ケイ素膜／ゲー
ト絶縁膜の界面特性を向上するために、不活性ガス雰囲
気下で４００〜６００℃で３０〜６０分アニールを行
う。
【００８１】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極１０８を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１０９を形成する（図２（ｅ））。ここで陽極酸化
は、酒石酸が１〜５％含まれたエチレングリコール溶液
中で行い、最初一定電流で２２０Ｖまで電圧を上げ、そ
の状態を１時間保持して処理を終了させる。得られた酸
化物層１０９の厚さは２００ｎｍである。なお、この酸
化物層１０９の膜厚は、後のイオンドーピング工程にお
いて、オフセットゲート領域を規定する長さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。
【００８２】次に、イオンドーピング法によって、ゲー
ト電極１０８とその周囲の酸化物層１０９をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とす
る。この工程により、不純物が注入された領域１１１と
１１２は後にＴＦＴのソース，ドレイン領域となり、ゲ
ート電極１０８およびその周囲の酸化層１０９にマスク
され不純物が注入されない領域１１０は、後にＴＦＴの
チャネル領域となる。
【００８３】その後、図２（ｅ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ2、好ましくは
２００〜２５０ｍＪ／ｃｍ2で照射を行う。こうして形
成されたＮ型不純物（リン）領域１１１、１１２のシー
ト抵抗は、２００〜８００Ω／□である。
【００８４】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜１１３として形成
する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料
として、これと酸素とを用いたプラズマＣＶＤ法、もし
くはこれとオゾンとを用いた減圧ＣＶＤ法あるいは常圧
ＣＶＤ法によって酸化ケイ素を堆積すれば、段差被覆性
に優れた良好な層間絶縁膜が得られる。また、ＳｉＨ4
とＮＨ3を原料ガスとしてプラズマＣＶＤ法で成膜され
た窒化ケイ素膜を用いれば、活性領域／ゲート絶縁膜の
界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対
結合手を低減する効果がある。
【００８５】次に、層間絶縁膜１１３に選択的なエッチ
ング処理を施してコンタクトホール１１３ａを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの二
層膜によってＴＦＴの電極配線１１４、１１５を形成す
る。この際、窒化チタン膜は、アルミニウムが半導体層
に拡散するのを防止するためのバリア膜として設けられ
る。そして最後に、１気圧の水素雰囲気で３５０℃、３
０分のアニールを行い、図２（ｆ）に示すＴＦＴ１０を
完成させる。
【００８６】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には電極１１４または１１５をＩ
ＴＯなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本ＴＦＴを薄膜集
積回路に用いる場合には、ゲート電極１０８上にもコン
タクトホールを形成し、必要とする配線を施せばよい。
【００８７】以上の実施例にしたがって作製したＮＴＦ
Ｔは、従来発生していたニッケル導入領域１００ａの下
地膜１０２や、ガラス基板１０１へのダメージがほとん
どなく、その結果としてバスラインの断線不良が低減
し、製造歩留まりが大きく向上した。また、ＴＦＴ特性
においても、触媒元素が特に問題となるＴＦＴオフ領域
でのリーク電流は、従来の１０〜１５ｐＡに比べ５ｐＡ
程度にまで低減できた。
【００８８】このように本実施例では、基板の絶縁性表
面上に設けられた活性領域１０３ｉを、非晶質ケイ素膜
１０３の結晶化を助長する触媒元素が選択的に導入され
結晶化された領域１０３ａからその周辺領域へ加熱によ
り結晶成長して形成した領域１０３ｂとしたので、上記
活性領域を構成する結晶性ケイ素膜１０３ｂが、通常の
固相成長法で得られる結晶性よりさらに高い結晶性を有
するものとなる。
【００８９】また、触媒元素が導入された領域が線状領
域１００ａとなっているため、横方向結晶成長に寄与す
る触媒元素が導入領域周端部に存在するものであるとい
うことから、導入された触媒元素のほとんどが結晶成長
に寄与することとなり、導入領域の中央部に結晶粒界等
でトラップされて残る触媒元素を低減することができ
る。
【００９０】また、上記活性領域１０３ｉ及び線状領域
１０３ａは、その触媒元素濃度が、マスク膜１０４のス
ルーホール１０４ｈの線幅１０４ｗにより制御されてい
るものであるので、該スルーホール１０４ｈの線幅１０
４ｗを調整することにより、触媒元素導入の際の面密度
を変えることなく、導入領域１００ａである結晶性ケイ
素膜１０３ａの残留触媒元素量の低減が可能となる。
【００９１】さらに、この実施例では、スルーホール１
０４ｈの線幅１０４ｗを１０μｍ以下としているため、
触媒元素の導入領域１０３ａの濃度を大きく低減できる
一方で、十分な距離の横方向結晶成長領域１０３ｂを得
ることができ、さらに導入領域自体の触媒元素量が低減
されるため、半導体素子の活性領域となる横方向結晶成
長領域１０３ｂ中における触媒元素濃度も、触媒元素の
導入方法に大きく左右されることなく、高精度に低い濃
度に制御することができる。
【００９２】またさらに、上記スルーホール１０４ｈの
線幅１０４ｗは、結晶化された線状領域１０３ａの触媒
元素濃度が、素子形成プロセスにおけるエッチング処理
の悪影響が該線状領域やその下側の部材に及ばない程度
の濃度以下になる寸法であるため、半導体装置の製造歩
留まりを向上することが可能となる。つまりほとんどの
触媒元素導入法において、触媒元素の導入領域およびそ
の下側の部材がエッチング処理により受けるダメージを
ほぼなくすことができる。
【００９３】この実施例の半導体装置の製造方法では、
非晶質ケイ素膜を結晶化させる領域中の触媒元素濃度
を、マスク膜１０４のスルーホール１０４ｈの線幅１０
４ｗにより制御するようにしているので、該線幅を調整
することにより、触媒元素導入の際の面密度を変えるこ
となく、簡単に導入領域の残留触媒元素量を低減するこ
とが可能となる。また、非晶質ケイ素膜の結晶化を助長
する触媒元素を導入した領域からその周辺領域へと加熱
処理により結晶成長を行って活性領域１０３ｉを形成す
るので、該活性領域が、結晶成長方向が一方向に揃っ
た、格段に結晶性が良好な領域となり、さらに上記活性
領域に含まれる触媒元素量も一段と少なくなる。
【００９４】また、非晶質ケイ素膜１０３の加熱による
結晶化は、触媒元素により助長されるため、高品質な結
晶性ケイ素膜を生産性よく形成できる。しかもこの際、
結晶化に要する加熱温度が６００℃以下に抑えられるた
め、安価なガラス基板を使用可能となる。
【００９５】この結果、リーク電流の少ない安定した特
性の高性能半導体素子を実現し、集積度の高い高性能半
導体装置を、簡便で高歩留りな製造プロセスにより得る
ことができる。
【００９６】〔実施例２〕図３は本発明の第２の実施例
による半導体装置及びその製造方法を説明するための平
面図、図４は図３のＢ−Ｂ’線部分に対応する断面図で
あり、図４（ａ）ないし図４（ｅ）は、本実施例のＴＦ
Ｔの製造方法を工程順に示している。
【００９７】図において、２００は本実施例の半導体装
置で、アクティブマトリクス型の液晶表示装置の周辺駆
動回路や、一般の薄膜集積回路を構成するＣＭＯＳ構成
の回路２０を有している。このＣＭＯＳ構成の回路は、
Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とをこれらが相補的な
動作を行うよう接続したもので、ガラス基板２０１上に
構成されている。
【００９８】該Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とはそ
れぞれガラス基板２０１上に酸化ケイ素膜等の絶縁性下
地膜２０２を介して形成されている。該絶縁性下地膜２
０２上には、上記各ＴＦＴ２１，２２を構成する島状の
結晶性ケイ素膜（素子領域）２０３ｎ，２０３ｐが隣接
して形成されている。この結晶性ケイ素膜２０３ｎ，２
０３ｐの中央部分は、それぞれＮチャネル領域２１０，
Ｐチャネル領域２１１となっている。上記結晶性ケイ素
膜２０３ｎの両側部分はＮ型ＴＦＴのＮ型ソース，ドレ
イン領域２１２，２１３、上記結晶性ケイ素膜２０３ｐ
の両側部分はＰ型ＴＦＴのＰ型ソース，ドレイン領域２
１４，２１５となっている。
【００９９】上記Ｎチャネル領域２１０及びＰチャネル
領域２１１上には、ゲート絶縁膜２０７を介してアルミ
ニウムゲート電極２０８及び２０９が配設されている。
また上記ＴＦＴ２１及び２２は全面が層間絶縁膜２１６
により覆われており、該層間絶縁膜２１６の、Ｎ型ＴＦ
Ｔ２１のソース，ドレイン領域２１２，２１３に対応す
る部分にはコンタクトホール２１６ｎが、また該層間絶
縁膜２１６の、Ｐ型ＴＦＴ２２のソース，ドレイン領域
２１４，２１５に対応する部分には、コンタクトホール
２１６ｐが形成されている。そして上記Ｎ型ＴＦＴ２１
のソース，ドレイン領域２１２，２１３はこのコンタク
トホール２１６ｎを介して電極配線２１７，２１８に接
続されている。また上記Ｐ型ＴＦＴ２２のソース，ドレ
イン領域２１４，２１５は上記コンタクトホール２１６
ｐを介して電極配線２１８，２１９に接続されている。
【０１００】そして本実施例では、上記素子領域２０３
ｎ，２０３ｐは、非晶質ケイ素膜２０３の結晶化を助長
する触媒元素が選択的に導入された線状領域２００ｎ，
２００ｐを含み、該線状領域からその周辺領域への加熱
処理による結晶成長を行って形成したものであり、該素
子領域２０３ｎ，２０３ｐは、その触媒元素濃度が、該
触媒元素を選択的に導入する際の線状領域の線幅により
制御されている。
【０１０１】このように本実施例では、ＴＦＴ２１，２
２は、触媒元素が直接導入され結晶化された線状領域
（触媒元素導入領域）２００ｎおよび２００ｐが結晶化
してなる結晶性ケイ素膜２０３ａが、素子領域２０３
ｎ，２０３ｐの一部に使用されるレイアウトになってい
る。
【０１０２】これに対して、従来の結晶成長技術を用い
てＣＭＯＳ回路を作製した場合のＴＦＴの素子領域のレ
イアウトは、図６に示すような構成になる。すなわち、
図６に示す従来法では、触媒元素が直接導入される導入
領域３００を素子形成領域３０３ｎ，３０３ｐの外側に
配置することになるため、Ｎ型ＴＦＴの素子領域３０３
ｎとＰ型ＴＦＴの素子領域３０３ｐ間の距離Ｌは、導入
領域３００の線幅３００ｗにより制約を受けており、素
子間距離を小さくすることはできなかった。なお、３１
０，３１１はそれぞれ該Ｎ型及びＰ型ＴＦＴの素子領域
３０３ｎ，３０３ｐにおけるチャネル領域、３１２，３
１３は該素子領域３００ｎのＮ型ソース，ドレイン領
域、３１４，３１５は該素子領域３００ｐのソース，ド
レイン領域である。
【０１０３】厳密には、素子間距離Ｌは、導入領域３０
０の線幅３００ｗとマスク合わせ時のアライメントマー
ジンの和によって制限されるため、さらに大きな素子間
距離が必要となる。本発明を利用することで、触媒元素
の導入領域中の触媒元素濃度が大きく低減できるため、
上述した本実施例のようなレイアウトが可能となり、素
子間距離Ｌが何物にも制限されず、パターニング可能な
最小寸法に設定することができ、結果として半導体装置
の集積度を上げることができる。
【０１０４】次に製造方法について説明する。
【０１０５】まず、ガラス基板２０１上に例えば常圧Ｃ
ＶＤ法によって厚さ１００ｎｍ程度の酸化ケイ素からな
る下地膜２０２を形成する。次に減圧ＣＶＤ法によっ
て、厚さ２５〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ
型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜す
る。
【０１０６】次に、ａ−Ｓｉ膜２０３上に感光性樹脂
（フォトレジスト）を塗布し、露光・現像してマスク２
０４を形成する。このフォトレジストマスク２０４のス
ルーホール２０４ｎおよび２０４ｐにより、領域２００
ｎおよび２００ｐにおいてスリット状にａ−Ｓｉ膜２０
３が露呈される。即ち、図４（ａ）の状態を上面から見
ると、図３のように領域２００ｎおよび２００ｐでａ−
Ｓｉ膜２０３が露呈しており、他の部分はフォトレジス
トによりマスクされている状態となっている。本実施例
においては、スルーホール２０４ｎおよび２０４ｐの線
幅２０４ｗは、双方とも５μｍとなるように設定してい
る。
【０１０７】上記マスク２０４を形成した後、図４
（ａ）に示すように、基板２０１表面にニッケル２０５
を薄膜蒸着する。本実施例では、蒸着ソースと基板間の
距離を通常より大きくして、蒸着レートを低下させるこ
とで、ニッケルの薄膜２０５の厚さが１ｎｍとなるよう
に制御した。このときの基板２０１上におけるニッケル
２０５の面密度を実際に測定すると、４×１０13ａｔｏ
ｍｓ／ｃｍ2程度であった。そして、図４（ｂ）に示す
ように、フォトレジストマスク２０４を除去することに
より、マスク膜２０４上のニッケル薄膜２０５がリフト
オフされ、ａ−Ｓｉ膜２０３の領域２００ｎおよび領域
２００ｐにおいて、選択的にニッケル２０５の微量導入
が行われることになる。そして、不活性雰囲気下、例え
ば加熱温度５５０℃で１６時間アニール処理を行って、
該領域２００ｎ、２００ｐを結晶化させて、結晶性ケイ
素膜２０３ａを形成する。
【０１０８】この際、領域２００ｎおよび領域２００ｐ
においては、ａ−Ｓｉ膜２０３表面に添加されたニッケ
ルを核として基板２０１に対して垂直方向に非晶質ケイ
素膜２０３の結晶化が起こり、結晶性ケイ素膜２０３ａ
が形成される。そして、領域２００ｎおよび２００ｐの
周辺領域では、図４（ｂ）において、矢印２０６で示す
ように、領域２００ｎおよび２００ｐから横方向（基板
と平行な方向）に結晶成長が行われ、横方向結晶成長し
た結晶性ケイ素膜２０３ｂが形成される。このとき、領
域２００ｎと２００ｐから成長してきた横方向結晶成長
領域２０３ｂがぶつかり合ったところでは、そこで横方
向結晶成長がストップし、結晶粒界２０３ｄが形成され
る。また、該非晶質ケイ素膜２０３のそれ以外の領域
は、そのまま非晶質ケイ素膜領域２０３ｃとして残る。
【０１０９】この横方向結晶成長した結晶性ケイ素膜２
０３ｂ中のニッケル濃度は１×１０16ａｔｏｍｓ／ｃｍ
3程度であり、直接ニッケルを添加し結晶成長した結晶
性ケイ素膜２０３ａ中のニッケル濃度は７×１０16ａｔ
ｏｍｓ／ｃｍ3程度であった。これを従来法を用いた場
合と比べて見ると、横方向結晶成長領域２０３ｂでは約
３分の１、ニッケル導入領域２０３ａでは一桁以上小さ
な値となっている。なお、上記結晶成長に際し、矢印２
０６で示される基板と平行な方向の結晶成長の距離は、
８０μｍ程度である。
【０１１０】引き続いて、レーザー光を照射することで
結晶性ケイ素膜２０３ａ、２０３ｂの結晶性を助長す
る。このときのレーザー光としては、ＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を
用いた。レーザー光の照射条件は、照射時に基板を２０
０〜４５０℃、例えば４００℃に加熱し、エネルギー密
度２００〜３５０ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃ
ｍ2で照射した。
【０１１１】その後、図４（ｃ）に示すように、後工程
でＴＦＴの活性領域（素子領域）２０３ｎ、２０３ｐと
なる結晶性ケイ素膜を残し、それ以外の領域をエッチン
グ除去して素子間分離を行う。
【０１１２】次に、上記活性領域となる結晶性ケイ素膜
２０３ｎおよび２０３ｐを覆うように厚さ１００ｎｍの
酸化ケイ素膜をゲート絶縁膜２０７として成膜する。本
実施例では、ゲート絶縁膜２０７の成膜は、ＴＥＯＳを
原料とし、これを酸素とともに基板温度３５０℃で、Ｒ
ＦプラズマＣＶＤ法により分解，堆積して行っている。
【０１１３】引き続いて、図４（ｄ）に示すように、ス
パッタリング法によって厚さ４００〜８００ｎｍ、例え
ば５００ｎｍのアルミニウム（０．１〜２％のシリコン
を含む）を成膜し、アルミニウム膜をパターニングし
て、ゲート電極２０８、２０９を形成する。
【０１１４】次に、イオンドーピング法によって、活性
領域２０３ｎ、２０３ｐにゲート電極２０８、２０９を
マスクとして不純物（リン、およびホウ素）を注入す
る。ドーピングガスとして、フォスフィン（ＰＨ3）お
よびジボラン（Ｂ2Ｈ6）を用い、前者の場合は、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、
４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は
１×１０15〜８×１０15ｃｍ-2、例えばリンを２×１０
15ｃｍ-2、ホウ素を５×１０15ｃｍ-2とする。この工程
により、ゲート電極２０８、２０９にマスクされ不純物
が注入されない領域は後にＴＦＴのチャネル領域２１
０、２１１となる。ドーピングに際しては、ドーピング
が不要な領域をフォトレジストで覆うことによって、そ
れぞれの元素の選択的なドーピングを行う。この結果、
Ｎ型の不純物領域２１２と２１３、Ｐ型の不純物領域２
１４と２１５が形成され、図４（ｄ）に示すようにＮチ
ャネル型ＴＦＴ（Ｎ型ＴＦＴ）２１とＰチャネル型ＴＦ
Ｔ（Ｐ型ＴＦＴ）２２とを形成することができる。
【０１１５】その後、図４（ｄ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ）を用い、レーザー光の照射条件としては、エネルギ
ー密度２５０ｍＪ／ｃｍ2で一か所につき２ショット照
射するものとした。
【０１１６】続いて、図４（ｅ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜２１６としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
２１６ｎ，２１６ｐを形成して、金属材料、例えば、窒
化チタンとアルミニウムの二層膜によってＴＦＴの電極
配線２１７、２１８、２１９を形成する。そして最後
に、１気圧の水素雰囲気下で３５０℃、３０分のアニー
ルを行い、ＴＦＴ２１，２２を完成させる。
【０１１７】以上の実施例にしたがって作製したＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度はＮＴＦＴで１５０〜１８０ｃｍ2／Ｖｓ、ＰＴＦＴ
で１００〜１２０ｃｍ2／Ｖｓと高く、閾値電圧はＮＴ
ＦＴで１．５〜２Ｖ、ＰＴＦＴで−２〜−３Ｖと非常に
良好な特性を示す。さらに、ＴＦＴオフ領域でのリーク
電流もＮＴＦＴで５ｐＡ、ＰＴＦＴで３ｐＡ程度と従来
法に比べ低い値に抑えられている。また、ＴＦＴ間の距
離を従来法よりも小さく設定できる高集積化が可能とな
った。
【０１１８】この実施例では、上記実施例の効果に加え
て、エッチングダメージを受けることや触媒元素の濃度
が高いことなどの理由で従来は半導体素子領域（活性領
域）に使用不可能であった導入領域の結晶性ケイ素膜２
０３ａを活性領域に使用することが可能となる。さら
に、活性領域内でも素子特性を左右するチャネル領域に
は、横方向結晶成長ケイ素膜２０３ｂを使用し、コンタ
クト領域の一部として触媒元素導入領域の結晶性ケイ素
膜２０３ａを使用するので、結晶性としては触媒元素導
入領域より横方向結晶成長領域の方が良好であることか
ら、半導体装置の高性能化を図ることができ、しかも、
触媒元素導入領域も半導体素子の活性領域２０３ｎ、２
０３ｐとして利用されるため、半導体装置の高集積化が
可能となるばかりでなく、横方向結晶成長距離が短くで
き、アニール時間の短縮化など高スループット化、低コ
スト化が可能となる。
【０１１９】以上、本発明に基づく実施例２例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。
【０１２０】例えば、前述の２例の実施例においては、
ニッケルを導入する方法として、非晶質ケイ素膜表面を
ニッケル塩に溶かせた水溶液を塗布する方法、あるいは
蒸着法によりニッケル薄膜を形成する方法により、選択
的にニッケル微量添加を行い、結晶成長を行わす方法を
採用した。しかし、非晶質ケイ素膜成膜前に、下地膜表
面を選択的にニッケルを導入し、非晶質ケイ素膜下層よ
りニッケルを拡散させ結晶成長を行わせる方法でもよ
い。即ち、結晶成長は非晶質ケイ素膜の上面側から行っ
てもよいし、下面側から行ってもよい。また、ニッケル
の導入方法としても、そのほか、様々な手法を用いるこ
とができる。例えば、ニッケル塩を溶かせる溶媒とし
て、ＳＯＧ（スピンオングラス）材料を溶媒としてＳｉ
Ｏ2膜より拡散させる方法もあるし、スパッタリング法
やメッキ法により薄膜形成する方法や、イオンドーピン
グ法により直接導入する方法なども利用できる。さら
に、結晶化を助長する不純物金属元素としては、ニッケ
ル以外にコバルト、パラジウム、白金、銅、銀、金、イ
ンジウム、スズ、アルミニウム、アンチモンを用いても
同様の効果が得られる。
【０１２１】また、第２実施例では結晶性ケイ素膜の結
晶性を助長する手段として、パルスレーザーであるエキ
シマレーザー照射による加熱法を用いたが、それ以外の
レーザー（例えば連続発振Ａｒレーザーなど）でも同様
の処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプ（レーザ光と同等な強光）を使用
して短時間に１０００〜１２００℃（シリコンモニター
の温度）まで上昇させ試料を加熱する、いわゆるＲＴＡ
（ラピッド・サーマル・アニール）あるいはＲＴＰ（ラ
ピッド・サーマル・プロセス）とも言われる加熱処理を
用いてもよい。
【０１２２】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ（Electroluminescence）素子等を発光
素子としたドライバー内蔵型の光書き込み素子や表示素
子、三次元ＩＣ等が考えられる。ここで、有機系ＥＬ素
子は、有機材料を発光素材とした電界発光素子である。
そして本発明を用いることで、これらの素子の高速、高
解像度化等の高性能化が実現できる。
【０１２３】またさらに本発明は、上述の実施例で説明
したＭＯＳ型トランジスタに限らず、結晶性半導体を素
子材としたバイポーラトランジスタや静電誘導トランジ
スタをはじめとする素子の半導体プロセス全般に幅広く
応用することができる。
【０１２４】
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、基板の絶縁性表面上に設けられた活性領域
を、該非晶質ケイ素膜の結晶化を助長する触媒元素が選
択的に導入され結晶化された領域からその周辺領域へ加
熱により結晶成長して形成した領域としたので、上記活
性領域を構成する結晶性ケイ素膜として、通常の固相成
長法で得られる結晶性よりさらに高い結晶性を有するも
のを生産性よく、しかも６００℃以下の低温で形成する
ことができる効果がある。
【０１２５】また、触媒元素が導入された領域が線状領
域となっているため、横方向結晶成長に寄与する触媒元
素が導入領域周端部に存在するものであるということか
ら、導入された触媒元素のほとんどが結晶成長に寄与す
ることとなり、導入領域の中央部に結晶粒界等でトラッ
プされて残る触媒元素を低減することができるという効
果がある。
【０１２６】また、上記活性領域及び線状領域の少なく
とも一方は、その触媒元素濃度が、該触媒元素を選択的
に導入すべく設定された、線状の平面パターンを有する
導入設定領域の線幅により制御されているものであるの
で、該導入設定領域の線幅を調整することにより、触媒
元素導入の際の面密度を変えることなく、導入領域の残
留触媒元素量の低減が可能となるという効果もある。
【０１２７】この発明によれば、線状の平面パターンを
有する導入設定領域の線幅を、該結晶化された線状領域
の触媒元素濃度が、素子形成プロセスにおけるエッチン
グ処理の悪影響が該線状領域やその下側の部材に及ばな
い程度の濃度以下になるよう設定するので、半導体装置
の製造歩留まりを向上することが可能となる。特に、導
入設定領域の線幅を１０μｍ以下とすることにより、ほ
とんどの触媒元素導入法において、触媒元素の導入領域
がエッチング処理により受けるダメージをほぼなくすこ
とができる。
【０１２８】さらにこの発明によれば、活性領域内でも
素子特性を左右する能動領域には、横方向結晶成長ケイ
素膜を使用し、コンタクト領域あるいはその一部として
触媒元素導入領域の結晶性ケイ素膜を使用するので、結
晶性としては触媒元素導入領域より横方向結晶成長領域
の方が良好であることから、半導体装置の高性能化を図
ることができ、しかも、触媒元素導入領域も半導体素子
の活性領域として利用されるため、半導体装置の高集積
化が可能となるばかりでなく、横方向結晶成長距離が短
くでき、アニール時間の短縮化など高スループット化、
低コスト化が可能となる。
【０１２９】この発明に係る半導体装置の製造方法によ
れば、非晶質ケイ素膜を結晶化させる領域中の触媒元素
濃度を、該触媒元素を選択的に導入すべく設定した、線
状の平面パターンを有する導入設定領域の線幅により制
御するようにしているので、該導入設定領域の線幅を調
整することにより、触媒元素導入の際の面密度を変える
ことなく、簡単に導入領域の残留触媒元素量を低減する
ことが可能となる。
【０１３０】また、基板の絶縁性表面に、非晶質ケイ素
膜の結晶化を助長する触媒元素を導入した領域からその
周辺領域へと加熱処理により結晶成長を行って活性領域
を形成するので、該活性領域が、結晶成長方向が一方向
に揃った、格段に結晶性が良好な領域となり、さらに上
記活性領域に含まれる触媒元素量も一段と少なくなる。
【０１３１】このように本発明を用いることにより、リ
ーク電流の少ない安定した特性の高性能半導体素子が実
現でき、さらに、集積度の高い高性能半導体装置が、簡
便な製造プロセスにて得られる。また、その製造工程に
おいて良品率を大きく向上でき、商品の低コスト化が図
れる。特に液晶表示装置においては、アクティブマトリ
クス基板に要求される画素スイッチングＴＦＴのスイッ
チング特性の向上、周辺駆動回路部を構成するＴＦＴに
要求される高性能化・高集積化を同時に満足し、同一基
板上にアクティブマトリクス部と周辺駆動回路部を構成
するドライバモノリシック型アクティブマトリクス基板
を実現でき、モジュールのコンパクト化、高性能化、低
コスト化が図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置及びそ
の製造方法を説明するための断面図である。
【図２】上記第１の実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図３】本発明の第２の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。
【図４】上記第２の実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図５】一定の触媒元素導入法により、サイズの異なる
導入幅で非晶質ケイ素膜に触媒元素を導入し加熱した場
合における横方向結晶成長領域および触媒元素導入領域
の双方での触媒元素の膜中濃度を示す図である。
【図６】従来法によりＣＭＯＳ回路を作製した場合にお
ける素子のレイアウトを示す図である。
【符号の説明】
１０、２１ Ｎ型ＴＦＴ ２０ ＣＭＯＳ回路 ２２ Ｐ型ＴＦＴ １００、２００ 半導体装置 １００ａ、２００ｎ、２００ｐ 非晶質ケイ素膜の露呈
領域（触媒元素の導入設定領域） １０１、２０１ ガラス基板 １０２、２０２ 下地絶縁膜 １０３、２０３ 非晶質ケイ素膜 １０３ａ、２０３ａ 結晶性ケイ素膜（触媒元素の導入
領域） １０３ｂ、２０３ｂ 横方向結晶成長領域 １０３ｉ、２０３ｎ、２０３ｐ 活性領域（素子領域） １０４、２０４ マスク膜 １０４ｈ、２０４ｎ、２０４ｐ スルーホール １０５ 硝酸ニッケル水溶液 １０６、２０６ 結晶成長方向 １０７、２０７ ゲート絶縁膜 １０８、２０８、２０９ ゲート電極 １０９ 陽極酸化層 １１０、２１０、２１１ チャネル領域 １１１、１１２、２１２、２１３、２１４、２１５ ソ
ース，ドレイン領域 １１３、２１６ 層間絶縁物 １１３ａ、２１６ｎ、２１６ｐ コンタクトホール １１４、１１５、２１７、２１８、２１９ 電極配線 ２０５ ニッケル薄膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ６２７ Ｇ (72)発明者 前川 真司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜を結
    晶化してなる活性領域とを備え、 該活性領域は、 該非晶質ケイ素膜の結晶化を助長する触媒元素が選択的
    に導入され結晶化された線状領域からその周辺領域への
    加熱処理による結晶成長により形成したものであり、 該活性領域及び線状領域の少なくとも一方は、その触媒
    元素濃度が、該触媒元素を選択的に導入すべく設定され
    た、線状の平面パターンを有する導入設定領域の線幅に
    より制御されているものである半導体装置。
  2. 【請求項２】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に設けられ、非晶質ケイ素膜を結
    晶化してなる活性領域とを備え、 該活性領域は、 該非晶質ケイ素膜の結晶化を助長する触媒元素が選択的
    に導入され、該非晶質ケイ素膜が結晶化した線状領域
    と、 該非晶質ケイ素膜の線状領域からその周辺領域への加熱
    処理による結晶成長により形成された結晶成長領域とか
    らなるものであり、 該活性領域及び線状領域の少なくとも一方は、その触媒
    元素濃度が、該触媒元素を選択的に導入すべく設定され
    た、線状の平面パターンを有する導入設定領域の線幅に
    より制御されているものである半導体装置。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    装置において、 前記線状の平面パターンを有する導入設定領域の線幅
    は、該結晶化された線状領域の触媒元素濃度が、該線状
    領域あるいはその下側の下地層または基板が該活性領域
    のエッチング処理によりダメージをほぼ受けない濃度以
    下になるよう設定したものである半導体装置。
  4. 【請求項４】 請求項１または請求項２に記載の半導体
    装置において、 前記線状の平面パターンを有する導入設定領域の線幅
    は、２０μｍ以下である半導体装置。
  5. 【請求項５】 請求項１または請求項２に記載の半導体
    装置において、 前記線状の平面パターンを有する導入設定領域の線幅
    は、１０μｍ以下である半導体装置。
  6. 【請求項６】 請求項２に記載の半導体装置において、 前記線状領域またはその一部を、該活性領域における、
    素子と配線とのコンタクト領域の一部とし、 前記結晶成長領域を、該活性領域における素子特性を規
    定する能動領域とした半導体装置。
  7. 【請求項７】 請求項１または請求項２に記載の半導体
    装置において、 前記非晶質ケイ素膜の結晶化を助長する触媒元素とし
    て、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
    ｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた一種または複数種類
    の元素を用いた半導体装置。
  8. 【請求項８】 基板上に非晶質ケイ素膜を形成する工程
    と、 該非晶質ケイ素膜の形成前またはその形成後に、該非晶
    質ケイ素膜の結晶化を助長する触媒元素の、該基板ある
    いは非晶質ケイ素膜への導入を、その導入領域が線状領
    域となるよう行う工程と、 加熱処理によって該非晶質ケイ素膜の、該触媒元素が導
    入された線状領域を選択的に結晶化させる工程と、 加熱処理をさらに継続して、該非晶質ケイ素膜を、該選
    択的に結晶化された線状領域からその周辺領域へと基板
    表面に対し概略平行な方向に結晶成長させる工程と、 該基板表面に対し概略平行な方向に結晶成長させた結晶
    性ケイ素膜を用いて半導体素子となる活性領域を形成す
    る工程とを含み、 該非晶質ケイ素膜を結晶化させた領域中の触媒元素濃度
    を、該触媒元素を選択的に導入すべく設定した、線状の
    平面パターンを有する導入設定領域の線幅により制御す
    る半導体装置の製造方法。
  9. 【請求項９】 基板上に非晶質ケイ素膜を形成する工程
    と、 該非晶質ケイ素膜の形成前またはその形成後に、該非晶
    質ケイ素膜の結晶化を助長する触媒元素の、該基板ある
    いは非晶質ケイ素膜への導入を、その導入領域が線状領
    域となるよう行う工程と、 加熱処理により該非晶質ケイ素膜の、該触媒元素が導入
    された線状領域を選択的に結晶化させる工程と、 加熱処理をさらに継続して、該非晶質ケイ素膜を、該選
    択的に結晶化された線状領域からその周辺領域へと基板
    表面に対し概略平行な方向に結晶成長させる工程と、 該触媒元素が導入され結晶化された線状領域の結晶性ケ
    イ素膜、および基板表面に対し概略平行な方向に結晶成
    長させた結晶性ケイ素膜を用いて半導体素子となる活性
    領域を形成する工程とを含み、 該非晶質ケイ素膜を結晶化させた領域中の触媒元素濃度
    を、該触媒元素を選択的に導入すべく設定した、線状の
    平面パターンを有する導入設定領域の線幅により制御す
    る半導体装置の製造方法。
  10. 【請求項１０】 請求項８または請求項９に記載の半導
    体装置の製造方法において、 前記非晶質ケイ素膜に触媒元素を選択的に導入する際、 前記線状の平面パターンを有する導入設定領域の線幅
    を、該結晶化された線状領域の触媒元素濃度が、該線状
    領域あるいはその下側の下地層または基板が該活性領域
    のエッチング処理によりダメージをほぼ受けない濃度以
    下になるよう設定する半導体装置の製造方法。
  11. 【請求項１１】 請求項８または請求項９に記載の半導
    体装置の製造方法において、 前記非晶質ケイ素膜への触媒元素の選択導入は、 前記導入設定領域の線幅を２０μｍ以下に設定して行う
    半導体装置の製造方法。
  12. 【請求項１２】 請求項８または請求項９に記載の半導
    体装置の製造方法において、 前記非晶質ケイ素膜への触媒元素の選択導入は、 前記導入設定領域の線幅を１０μｍ以下に設定して行う
    半導体装置の製造方法。
  13. 【請求項１３】 請求項９に記載の半導体装置の製造方
    法において、 前記活性領域における素子と配線のコンタクト領域を、
    該コンタクト領域内に該触媒元素が導入され結晶化され
    た線状領域の結晶性ケイ素膜が含まれるよう形成する工
    程と、 前記線状領域からその周辺領域への結晶成長により形成
    した結晶成長領域内に、該活性領域における素子特性を
    規定する能動領域を形成する工程を含む半導体装置の製
    造方法。
  14. 【請求項１４】 請求項８あるいは請求項９に記載の半
    導体装置の製造方法において、 前記非晶質ケイ素膜の結晶化を助長する触媒元素とし
    て、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
    ｎ、Ｓｎ、Ａｌ、Ｓｂから選ばれた一種または複数種類
    の元素を用いる半導体装置の製造方法。
JP28813594A 1994-11-22 1994-11-22 半導体装置およびその製造方法 Expired - Fee Related JP3277082B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28813594A JP3277082B2 (ja) 1994-11-22 1994-11-22 半導体装置およびその製造方法
TW084111962A TW372361B (en) 1994-11-22 1995-11-11 Thin film transistor related semiconductor device and method for fabricating the same
US08/558,501 US5814835A (en) 1994-11-22 1995-11-16 Semiconductor device and method for fabricating the same
KR1019950043839A KR100262289B1 (ko) 1994-11-22 1995-11-22 반도체장치 및 그 제조방법
CN95121865A CN1051640C (zh) 1994-11-22 1995-11-22 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28813594A JP3277082B2 (ja) 1994-11-22 1994-11-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08148426A true JPH08148426A (ja) 1996-06-07
JP3277082B2 JP3277082B2 (ja) 2002-04-22

Family

ID=17726270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28813594A Expired - Fee Related JP3277082B2 (ja) 1994-11-22 1994-11-22 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5814835A (ja)
JP (1) JP3277082B2 (ja)
KR (1) KR100262289B1 (ja)
CN (1) CN1051640C (ja)
TW (1) TW372361B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3645387B2 (ja) * 1996-12-30 2005-05-11 株式会社半導体エネルギー研究所 半導体回路
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
US20060165143A1 (en) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser device and manufacturing method thereof
US8004013B2 (en) * 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
TW200908296A (en) * 2007-06-15 2009-02-16 Sandisk 3D Llc Polycrystalline thin film bipolar transistors and methods of making the same
US7855119B2 (en) * 2007-06-15 2010-12-21 Sandisk 3D Llc Method for forming polycrystalline thin film bipolar transistors
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
IT201700015111A1 (it) * 2017-02-10 2018-08-10 Univ Degli Studi Cagliari Dispositivo conformato ad etichetta atto ad essere applicato su un oggetto per monitorare l’andamento nel tempo della temperatura dell’oggetto, e procedimento per detto monitoraggio

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法
US7901978B2 (en) 2005-04-11 2011-03-08 National University Corporation NARA Institute of Science and Technology Method of fabricating thin-film transistor
JP5238994B2 (ja) * 2005-04-11 2013-07-17 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR100262289B1 (ko) 2000-07-15
JP3277082B2 (ja) 2002-04-22
US5814835A (en) 1998-09-29
TW372361B (en) 1999-10-21
CN1132928A (zh) 1996-10-09
CN1051640C (zh) 2000-04-19

Similar Documents

Publication Publication Date Title
KR100220207B1 (ko) 반도체장치 및 그의 제조방법
JP3072005B2 (ja) 半導体装置及びその製造方法
JP3067949B2 (ja) 電子装置および液晶表示装置
US5851860A (en) Semiconductor device and method for producing the same
JP3192546B2 (ja) 半導体装置およびその製造方法
KR100290270B1 (ko) 반도체장치및그제조방법
JP3277082B2 (ja) 半導体装置およびその製造方法
JP3269738B2 (ja) 半導体装置およびその製造方法
KR20010039906A (ko) 반도체 장치 및 그의 제조 방법
JP3059337B2 (ja) 半導体装置およびその製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3357798B2 (ja) 半導体装置およびその製造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
JPH08148425A (ja) 半導体装置およびその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JP3425399B2 (ja) 半導体装置の製造方法
JP2001196307A (ja) 半導体装置の製造方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP3090855B2 (ja) 半導体装置およびその製造方法
JP3233794B2 (ja) 半導体装置およびその製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JPH09148245A (ja) 半導体装置およびその製造方法
JPH0876142A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees