JP4900756B2 - 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 - Google Patents
半導体装置の製造方法、電気光学装置、集積回路、および電子機器 Download PDFInfo
- Publication number
- JP4900756B2 JP4900756B2 JP2003105730A JP2003105730A JP4900756B2 JP 4900756 B2 JP4900756 B2 JP 4900756B2 JP 2003105730 A JP2003105730 A JP 2003105730A JP 2003105730 A JP2003105730 A JP 2003105730A JP 4900756 B2 JP4900756 B2 JP 4900756B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- width
- forming
- film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【特許文献１】
特開平１１−８７２４３号公報
【非特許文献１】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23
【発明が解決しようとする課題】
ところで、比較的に大きな電流を流す用途に用いる薄膜トランジスタを形成する場合など、チャネル形成領域の幅（チャネル幅）を大きく設定して薄膜トランジスタを形成する場合がある。例えば、信号を出力するためのバッファー回路、特に液晶表示装置や有機ＥＬ装置では、走査線を選択するバッファー回路においてチャネル幅の大きな薄膜トランジスタが利用される。このような、チャネル幅を大きく設定する場合にも、チャネル形成領域に結晶粒界が含まれないようにして薄膜トランジスタを形成することが望ましい。
【０００５】
しかしながら、上記各文献に記載の技術を用いて形成可能なシリコン膜の結晶粒径は、数μｍ程度が現状であるため、基板上にシリコン膜を形成した場合には、シリコン膜には少なくとも数μｍ間隔で結晶粒界が存在することになる。このため、チャネル幅をこれより大きく設定した薄膜トランジスタを形成しようとする場合には、チャネル長方向に存在する結晶粒界がチャネル形成領域を横切るようになり、チャネル形成領域に結晶粒界が含まれてしまうことから、薄膜トランジスタの更なる特性向上を図る際の妨げとなる。
【０００６】
よって、本発明は、薄膜トランジスタのチャネル幅を半導体材料の結晶粒よりも大きくしても結晶粒界の影響の少ない薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、平面視において、前記基板に半導体膜の結晶化の際の起点となるべき複数の凹部を、第１の方向に第１の距離離間して、かつ、前記第１の方向に垂直な第２の方向に第２の距離離間して形成する凹部形成工程と、前記複数の凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記第１の方向および前記第２の方向に並ぶ前記複数の凹部を略中心としてそれぞれ結晶成長させることにより、互いに粒界で接する複数の略単結晶粒を形成する熱処理工程と、前記複数の略単結晶粒が形成された前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記パターニング工程は、前記第１の方向に前記略単結晶粒の幅より大きい幅Ｌを有し、前記第２の方向に前記略単結晶粒の幅より大きな長さＷを有する前記トランジスタ領域を形成する工程と、少なくとも前記凹部を含み、前記第１の方向に前記トランジスタ領域の幅Ｗより小さな第１の幅を有し、前記第２の方向に前記略単結晶粒の幅より小さな第２の幅を有する第１の領域の前記半導体膜を除去する工程と、前記第２の方向に隣接して接する前記略単結晶粒の粒界を含み、前記第１の方向において前記略単結晶粒の幅より小さな第３の幅を有し、前記第２の方向において、隣接する２つの前記第１の領域間の距離より小さな第４の幅を有する第２の領域の前記半導体膜を除去する工程と、を含み、前記素子形成工程は、前記第２の方向に並ぶ前記複数の略単結晶粒、前記第１の領域、および前記第２の領域の上部をとおるように延在しており、前記第１の方向において前記第１の幅および前記第３の幅より小さい第５の幅を有する前記ゲート電極を形成する工程を有する。
【０００９】
半導体膜をパターニングする際に、複数の凹部およびそれらの近傍の第１の領域、並びに、第２の方向において単結晶粒の粒界を含む第１の幅を有する第２の領域の半導体膜を除去している。凹部近傍においては、周囲に向かって結晶成長が進行する際に結晶粒界が生じるなど当該領域の半導体膜は結晶性が劣る場合が多い。したがって、かかる領域の半導体膜を除去することにより、結晶粒界の影響を回避しつつ、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。またチャネル形成領域に結晶粒界が含まれることを回避しているので、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【００１０】
ここで本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体膜の性質の観点からほぼ単結晶により形成された半導体膜と同等の性質を備えている場合も含む。
【００１３】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜（略単結晶粒）を形成することが可能になる。
【００１４】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ等のガスレーザ、ＹＡＧレーザ等の固体レーザなど種々のものが考えられる。
【００１５】
好ましくは、基板上に形成される半導体膜は、非晶質又は多結晶（多晶質）のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【００２９】
また、上述した半導体装置の製造方法で製造された半導体装置を用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。ここで「電気光学装置」とは、本発明の製造方法で製造された半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。これにより、表示品質に優れた電気光学装置を構成することが可能となる。
【００３０】
また、上述した半導体装置の製造方法で製造された半導体装置を用いて集積回路を形成することも好ましい。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路をいい、例えば、上述した電気光学装置において画素回路を駆動するためのバッファー回路などが挙げられる。本発明半導体装置の製造方法で製造された半導体装置を用いることにより、大電流に対応可能であり、かつガラス基板等に形成することが可能な集積回路を得ることができる。また、本発明の集積回路を基板上に形成することにより特性に優れた回路基板を得ることができる。ここで「回路基板」とは、一方面及び／又は他方面に複数の半導体素子を有し、必要に応じて半導体素子の相互間を接続する配線等も有する基板をいい、例えば、有機ＥＬ表示装置等の表示装置に用いられるアクティブマトリクス基板が挙げられる。
【００３１】
また、本発明は、上述した電気光学装置又は半導体装置を含んで構成される電子機器である。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。上述した本発明にかかる電気光学装置及び集積回路のいずれか一方又は両方を用いることにより、品質のよい電子機器を構成することが可能になる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３３】
本実施形態の製造方法は、（１）薄膜トランジスタの活性領域として用いるためのシリコン膜をガラス基板上に形成する工程と、（２）形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００３４】
図１及び図２は、シリコン膜を形成する工程について説明する説明図である。図１は、シリコン膜が形成されるガラス基板１０の部分的な平面図を示している。また、図２は、図１に示すＡ−Ａ’方向の断面に対応している。
【００３５】
図１及び図２（ａ）に示すように、ガラス基板１０上に、絶縁膜としての酸化シリコン膜１２を形成する。これにより、絶縁性の基板を得る。酸化シリコン膜１２は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。なお、基板としては、ガラス基板等の絶縁性のものに限らず、例えばステンレス等の金属基板やシリコン等の半導体基板などを用いることも可能である。
【００３６】
次に、酸化シリコン膜１２に対して複数の凹部（以下、「グレイン・フィルタ」と称する。）５２を形成する。グレイン・フィルタとは、１つの結晶核のみを成長させるための穴である。本実施形態では、図１に示すように、配置間隔を適宜設定し、規則的に配列されるようにして、グレイン・フィルタ５２を形成している。このグレイン・フィルタ５２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状（例えば、角柱状など）としてもよい。
【００３７】
グレイン・フィルタ５２は、例えば、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ５２を形成する場合には、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。特に、ＰＥＣＶＤ法の場合、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料として用いると、より細いグレイン・フィルタ５２を形成するのに好適である。
【００３８】
次に、図２（ｂ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、酸化シリコン膜１２上およびグレイン・フィルタ５２内に非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、５０ｎｍ〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質のシリコン膜１４に代えて、多結晶のシリコン膜を形成してもよい。なお、シリコン膜１４をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１４にアブレーションが生じないようにするために、当該シリコン膜１４の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００３９】
次に、図２（ｃ）に示すように、シリコン膜１４に対してレーザ照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０ｎｓ〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４Ｊ／ｃｍ２〜１．５Ｊ／ｃｍ２程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。
【００４０】
また、ガラス基板１０に対するレーザ照射は、用いるレーザ照射用の装置の能力（照射可能面積）に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ５２とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ５２を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、１回のレーザ照射によって全てのグレイン・フィルタ５２を含む範囲に対するレーザ照射を行ってもよい。
【００４１】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００４２】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ５２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図２（ｄ）に示すように、グレイン・フィルタ５２を中心とした大粒径かつ略単結晶状態のシリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６が形成される。
【００４３】
なお、上述したレーザ照射による溶融結晶化の際に、併せてガラス基板１０を加熱することも好ましい。例えば、ガラス基板１０を載置するステージによって当該ガラス基板１０の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン結晶粒１６ａの結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、他の形成条件にもよるが、当該加熱を行わない場合に比較してシリコン結晶粒１６ａの粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるので、シリコン結晶粒１６ａの結晶性がより向上するという利点もある。
【００４４】
図３は、ガラス基板１０上に形成されるシリコン膜１６を示す平面図である。同図に示すように、各シリコン結晶粒１６ａは、各グレイン・フィルタ５２を略中心とした範囲に形成される。各シリコン結晶粒１６ａの周辺部が当接する位置には、結晶粒界５４が生じる。このような、シリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６を用いて、以下に述べる比較的に面積の大きい薄膜トランジスタを形成する。
【００４５】
次に、上述したシリコン膜１６を用いて形成される薄膜トランジスタの構造について説明する。現状では、グレイン・フィルタ５２を起点とした結晶化を行うことにより得られるシリコン結晶粒１６ａの結晶粒径は５μｍ程度の大きさであり、この結晶粒径よりも大きな幅を有するチャネル形成領域を結晶粒界５４を含まないようにして形成することは困難である。したがって、本実施形態では、以下に説明するように、複数のシリコン結晶粒１６ａに渡る範囲に薄膜トランジスタを形成しており、その際に、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域の形状を工夫することによって、チャネル形成領域に結晶粒界５４が含まれないようにしている。
【００４６】
図４は、トランジスタ領域の形状について説明する説明図である。図４に示すように、トランジスタ領域１８は、複数のシリコン結晶粒１６ａに渡る範囲に形成されており、後の工程でゲート電極の下部となり、結晶粒界５４をまたぐ境界領域の所定範囲の半導体膜が除去されている。具体的には、トランジスタ領域１８は、チャネル長方向（図４のＬ方向）に存在する結晶粒界５４を含む矩形状の所定範囲５６のシリコン膜が除去されている。このときの所定範囲５６とは、結晶粒界５４を略中心に、幅（図４のＷ方向の長さ）を５００ｎｍから１μｍにし、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。
【００４７】
更に好ましくは、トランジスタ領域１８は、グレイン・フィルタ５２を含む結晶性に乱れを生じ易い領域のシリコン膜を除去するようにパターニングされる。具体的には、図４に示すように、トランジスタ領域１８は、グレイン・フィルタ５２を含む矩形状の所定範囲５８のシリコン膜が除去されている。このときの所定範囲５８とは、最小でグレインフィルタと同じ大きさの領域であるが、好ましくは、幅（図４のＷ方向の長さ）をグレイン・フィルタ５２の径よりも大きくし（例えば２００ｎｍ程度以上）、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。グレイン・フィルタ５２の近傍では、周囲に向かって細かな結晶粒界が発生する場合があるが、当該結晶粒界による影響を排除することが可能となる。
【００４８】
図５は、図４に示したトランジスタ領域１８を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。図５に示すように、本実施形態の薄膜トランジスタＴでは、複数のシリコン結晶粒１６ａを用いて、複数のチャネル形成領域２６が形成されている。これにより、チャネル長方向（図５のＬ方向）に存在する結晶粒界５４がチャネル形成領域２６に含まれないようにし、かつ、実質的にチャネル幅を大きく確保することが可能になる。したがって、略単結晶のシリコン膜を用いてチャネル形成領域が形成され、かつチャネル幅が大きい薄膜トランジスタＴ、すなわち、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを実現することが可能になる。
【００４９】
なお、結晶粒界５４を含む所定領域５６のシリコン膜の除去と、グレイン・フィルタ５２を含む所定領域５８のシリコン膜の除去とは、併せて実施することが好適であるが、それぞれを単独で実施することによっても効果がある。
【００５０】
また、結晶粒界５４の延在方向とチャネル形成領域の長さ方向（チャネル長方向）とが略平行となるようにゲート電極（ゲート膜）を形成することによっても、結晶粒界５４の影響を少なくすることが可能である。図６は、この場合のトランジスタ領域の形状を説明する図である。同図に示すように、少なくともチャネル形成領域（本例ではゲート電極２２の直下の領域）のチャネル長方向と、当該チャネル形成領域に含まれる結晶粒界５４の延在方向とがほぼ平行となるように、トランジスタ領域１８とゲート電極２２とが配置される。これにより、チャネル形成領域におけるキャリアの流れる方向（電流方向）と結晶粒界５４の延在方向とがほぼ平行になるので、キャリア（電子又は正孔）が結晶粒界５４の影響を受けにくくなる。また、この方法と、上述したグレイン・フィルタ５２の近傍のシリコン膜を除去する方法を併用することも好適である。
【００５１】
次に、図５に示した薄膜トランジスタＴを形成する工程について説明する。図７は、薄膜トランジスタＴを形成する工程を説明する説明図である。同図は、図５に示すＢ−Ｂ’方向の断面図を示している。なお、図６に示した薄膜トランジスタＴについても以下と同様な方法によって製造することが可能である。その場合、図７は図６に示すＣ−Ｃ’方向の断面図に対応する。
【００５２】
図７（ａ）に示すように、シリコン膜１６をパターニングし、薄膜トランジスタＴの形成に不要となる部分を除去して整形する。このとき、上述したように、シリコン膜１６のチャネル形成領域２６の結晶粒界５４を含む所定範囲とグレイン・フィルタ５２及びその近傍の結晶性の乱れ易い所定範囲が除去される（図５参照）。
【００５３】
次に、図７（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１６の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は３０ｎｍ〜１５０ｎｍ程度が好ましい。
【００５４】
次に、図７（ｃ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極２２及びゲート配線膜を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６にソース領域２４、ドレイン領域２５及びチャネル形成領域２６を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、Ｎ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、２５０℃〜４００℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【００５５】
次に、図７（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタＴが形成される。
【００５６】
このように、本実施形態では、シリコン膜１６をパターニングする際に、チャネル長方向に存在する結晶粒界５４を含む領域（境界領域）のシリコン膜を除去することにより、チャネル形成領域に結晶粒界が含まれることを回避し、略単結晶の良質なシリコン膜を用いてチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ５２及びその近傍の領域のシリコン膜を除去しているので、チャネル形成領域２６に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００５７】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００５８】
図８は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図８に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは、発光制御線（Ｖgp）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは、電流線（Ｉdata）および電源線（Ｖdd）が各画素領域に供給されている。書き込み制御線と定電流線Ｉdataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタは、ドライバ領域１１５及び１１６についても本発明のトランジスタが使用可能であり、特にドライバ領域１１５に含まれる発光制御線（Ｖｇ a ｐ）および書き込み制御線を選択するバッファー回路など大電流が必要とされる用途に有用である。
【００５９】
図９は、表示装置１００を適用可能な電子機器の例を示す図である。上述した表示装置１００は、種々の電子機器に適用可能である。
【００６０】
図９（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００６１】
図９（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【００６２】
図９（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は、表示部として利用可能である。
【００６３】
図９（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００６４】
図９（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【００６５】
図９（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００６６】
本発明のトランジスタを使用した表示装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００６７】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【図１】 シリコン膜を形成する工程について説明する説明図である。
【図２】 シリコン膜を形成する工程について説明する説明図である。
【図３】 ガラス基板上に形成されるシリコン膜を示す平面図である。
【図４】 トランジスタ領域の形状について説明する説明図である。
【図５】 図４に示したトランジスタ領域を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。
【図６】 トランジスタ領域の他の実施例について示す平面図である。
【図７】 薄膜トランジスタを形成する工程を説明する説明図である。
【図８】 電気光学装置の一例である表示装置の接続状態を示す図である。
【図９】 表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…ガラス基板、 １２、２０、２８…酸化シリコン膜、 １４、１６…シリコン膜、 １６ａ…シリコン結晶粒、 １８…トランジスタ領域、 ２２…ゲート電極、 ２４…ソース領域、 ２５…ドレイン領域、 ２６…チャネル形成領域、 ５２…グレイン・フィルタ、 ５４…結晶粒界、 １００…表示装置、Ｔ…薄膜トランジスタ
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びこの製造方法により製造される半導体装置、電気光学装置、集積回路及び電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体素子としての薄膜トランジスタを含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタのチャネル形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、特開平１１−８７２４３号公報（特許文献１）、文献「Single Crystal Thin Film Transistors；IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass；R.Ishihara et al. , proc.SPIE 2001, vol.4295 pp14-23」（非特許文献２）などに記載されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【特許文献１】
特開平１１−８７２４３号公報
【非特許文献１】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara et al. , proc.SPIE 2001, vol.4295, pp14-23
【発明が解決しようとする課題】
ところで、比較的に大きな電流を流す用途に用いる薄膜トランジスタを形成する場合など、チャネル形成領域の幅（チャネル幅）を大きく設定して薄膜トランジスタを形成する場合がある。例えば、信号を出力するためのバッファー回路、特に液晶表示装置や有機ＥＬ装置では、走査線を選択するバッファー回路においてチャネル幅の大きな薄膜トランジスタが利用される。このような、チャネル幅を大きく設定する場合にも、チャネル形成領域に結晶粒界が含まれないようにして薄膜トランジスタを形成することが望ましい。
【０００５】
しかしながら、上記各文献に記載の技術を用いて形成可能なシリコン膜の結晶粒径は、数μｍ程度が現状であるため、基板上にシリコン膜を形成した場合には、シリコン膜には少なくとも数μｍ間隔で結晶粒界が存在することになる。このため、チャネル幅をこれより大きく設定した薄膜トランジスタを形成しようとする場合には、チャネル長方向に存在する結晶粒界がチャネル形成領域を横切るようになり、チャネル形成領域に結晶粒界が含まれてしまうことから、薄膜トランジスタの更なる特性向上を図る際の妨げとなる。
【０００６】
よって、本発明は、薄膜トランジスタのチャネル幅を半導体材料の結晶粒よりも大きくしても結晶粒界の影響の少ない薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、平面視において、前記基板に半導体膜の結晶化の際の起点となるべき複数の凹部を、第１の方向に第１の距離離間して、かつ、前記第１の方向に垂直な第２の方向に第２の距離離間して形成する凹部形成工程と、前記複数の凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記第１の方向および前記第２の方向に並ぶ前記複数の凹部を略中心としてそれぞれ結晶成長させることにより、互いに粒界で接する複数の略単結晶粒を形成する熱処理工程と、前記複数の略単結晶粒が形成された前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記パターニング工程は、前記第１の方向に前記略単結晶粒の幅より大きい幅Ｌを有し、前記第２の方向に前記略単結晶粒の幅より大きな長さＷを有する前記トランジスタ領域を形成する工程と、少なくとも前記凹部を含み、前記第１の方向に前記トランジスタ領域の幅Ｗより小さな第１の幅を有し、前記第２の方向に前記略単結晶粒の幅より小さな第２の幅を有する第１の領域の前記半導体膜を除去する工程と、前記第２の方向に隣接して接する前記略単結晶粒の粒界を含み、前記第１の方向において前記略単結晶粒の幅より小さな第３の幅を有し、前記第２の方向において、隣接する２つの前記第１の領域間の距離より小さな第４の幅を有する第２の領域の前記半導体膜を除去する工程と、を含み、前記素子形成工程は、前記第２の方向に並ぶ前記複数の略単結晶粒、前記第１の領域、および前記第２の領域の上部をとおるように延在しており、前記第１の方向において前記第１の幅および前記第３の幅より小さい第５の幅を有する前記ゲート電極を形成する工程を有する。
【０００９】
半導体膜をパターニングする際に、複数の凹部およびそれらの近傍の第１の領域、並びに、第２の方向において単結晶粒の粒界を含む第１の幅を有する第２の領域の半導体膜を除去している。凹部近傍においては、周囲に向かって結晶成長が進行する際に結晶粒界が生じるなど当該領域の半導体膜は結晶性が劣る場合が多い。したがって、かかる領域の半導体膜を除去することにより、結晶粒界の影響を回避しつつ、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。またチャネル形成領域に結晶粒界が含まれることを回避しているので、実質的にチャネル幅を大きく取ってチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。
【００１０】
ここで本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体膜の性質の観点からほぼ単結晶により形成された半導体膜と同等の性質を備えている場合も含む。
【００１３】
好ましくは、上述した熱処理工程における熱処理は、凹部内の半導体膜に非溶融状態の部分が残り、他の部分が溶融する条件で行う。これにより、熱処理後の半導体膜の結晶化は、非溶融状態となっている凹部の内部、特に底部近傍から始まって周囲へ進行する。このとき、凹部の寸法を適宜設定しておくことにより、凹部の上部（開口部）には１個の結晶粒のみが到達するようになる。そして、半導体膜の溶融した部分では、凹部の上部に到達した１個の結晶粒を核として結晶化が行われるようになるので、凹部を略中心とした範囲に略単結晶の半導体膜（略単結晶粒）を形成することが可能になる。
【００１４】
好ましくは、熱処理は、レーザ照射によって行われる。レーザを用いることにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ等のガスレーザ、ＹＡＧレーザ等の固体レーザなど種々のものが考えられる。
【００１５】
好ましくは、基板上に形成される半導体膜は、非晶質又は多結晶（多晶質）のシリコン膜である。これにより、起点部を略中心とした範囲に略単結晶のシリコン結晶粒を形成し、この良質なシリコン結晶粒を用いて薄膜トランジスタを形成することが可能になる。
【００２９】
また、上述した半導体装置の製造方法で製造された半導体装置を用いて液晶表示装置や有機エレクトロルミネセンス表示装置などの電気光学装置を形成することが好ましい。ここで「電気光学装置」とは、本発明の製造方法で製造された半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。これにより、表示品質に優れた電気光学装置を構成することが可能となる。
【００３０】
また、上述した半導体装置の製造方法で製造された半導体装置を用いて集積回路を形成することも好ましい。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路をいい、例えば、上述した電気光学装置において画素回路を駆動するためのバッファー回路などが挙げられる。本発明半導体装置の製造方法で製造された半導体装置を用いることにより、大電流に対応可能であり、かつガラス基板等に形成することが可能な集積回路を得ることができる。また、本発明の集積回路を基板上に形成することにより特性に優れた回路基板を得ることができる。ここで「回路基板」とは、一方面及び／又は他方面に複数の半導体素子を有し、必要に応じて半導体素子の相互間を接続する配線等も有する基板をいい、例えば、有機ＥＬ表示装置等の表示装置に用いられるアクティブマトリクス基板が挙げられる。
【００３１】
また、本発明は、上述した電気光学装置又は半導体装置を含んで構成される電子機器である。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。上述した本発明にかかる電気光学装置及び集積回路のいずれか一方又は両方を用いることにより、品質のよい電子機器を構成することが可能になる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３３】
本実施形態の製造方法は、（１）薄膜トランジスタの活性領域として用いるためのシリコン膜をガラス基板上に形成する工程と、（２）形成したシリコン膜を用いて薄膜トランジスタを形成する工程とを含んでいる。以下、それぞれの工程について詳細に説明する。
【００３４】
図１及び図２は、シリコン膜を形成する工程について説明する説明図である。図１は、シリコン膜が形成されるガラス基板１０の部分的な平面図を示している。また、図２は、図１に示すＡ−Ａ’方向の断面に対応している。
【００３５】
図１及び図２（ａ）に示すように、ガラス基板１０上に、絶縁膜としての酸化シリコン膜１２を形成する。これにより、絶縁性の基板を得る。酸化シリコン膜１２は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法などの成膜法によって形成することが好適である。なお、基板としては、ガラス基板等の絶縁性のものに限らず、例えばステンレス等の金属基板やシリコン等の半導体基板などを用いることも可能である。
【００３６】
次に、酸化シリコン膜１２に対して複数の凹部（以下、「グレイン・フィルタ」と称する。）５２を形成する。グレイン・フィルタとは、１つの結晶核のみを成長させるための穴である。本実施形態では、図１に示すように、配置間隔を適宜設定し、規則的に配列されるようにして、グレイン・フィルタ５２を形成している。このグレイン・フィルタ５２は、例えば、直径５０ｎｍ以上１５０ｎｍ以下程度、高さ７５０ｎｍ程度の円筒状に形成することが好適である。なお、グレイン・フィルタ５２は、円筒状以外の形状（例えば、角柱状など）としてもよい。
【００３７】
グレイン・フィルタ５２は、例えば、グレイン・フィルタ５２の配置のマスクを用いて酸化シリコン膜に塗布したフォトレジスト膜を露光、現像して、グレイン・フィルタ５２の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を酸化シリコン膜１２上に形成し、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜１２上のフォトレジスト膜を除去することによって形成することができる。また、より小径のグレイン・フィルタ５２を形成する場合には、フォトレジスト膜を除去後、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法により酸化シリコン膜を堆積し、凹部の穴径を狭めることが可能である。特に、ＰＥＣＶＤ法の場合、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料として用いると、より細いグレイン・フィルタ５２を形成するのに好適である。
【００３８】
次に、図２（ｂ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、酸化シリコン膜１２上およびグレイン・フィルタ５２内に非晶質のシリコン膜１４を形成する。この非晶質のシリコン膜１４は、５０ｎｍ〜３００ｎｍ程度の膜厚に形成することが好適である。また、非晶質のシリコン膜１４に代えて、多結晶のシリコン膜を形成してもよい。なお、シリコン膜１４をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成されるシリコン膜の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時にシリコン膜１４にアブレーションが生じないようにするために、当該シリコン膜１４の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００３９】
次に、図２（ｃ）に示すように、シリコン膜１４に対してレーザ照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅２０ｎｓ〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４Ｊ／ｃｍ２〜１．５Ｊ／ｃｍ２程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザは、そのほとんどがシリコン膜１４の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。
【００４０】
また、ガラス基板１０に対するレーザ照射は、用いるレーザ照射用の装置の能力（照射可能面積）に応じて、照射方法を適宜選択することが可能である。例えば、照射可能面積が小さい場合であれば、各グレイン・フィルタ５２とその近傍を選択的に照射する方法が考えられる。また、照射可能面積が比較的に大きい場合には、いくつかのグレイン・フィルタ５２を含む範囲を順次選択してそれらの範囲に対するレーザ照射を複数回繰り返す方法などが考えられる。さらに、装置能力が非常に高い場合には、１回のレーザ照射によって全てのグレイン・フィルタ５２を含む範囲に対するレーザ照射を行ってもよい。
【００４１】
上述したレーザ照射の条件を適宜に選択することにより、シリコン膜１４を、グレイン・フィルタ５２内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長は、グレイン・フィルタ５２の底部近傍で先に始まり、シリコン膜１４の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００４２】
グレイン・フィルタ５２の底部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ５２の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ５２の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、シリコン膜１４の略完全溶融状態の部分では、グレイン・フィルタ５２の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図２（ｄ）に示すように、グレイン・フィルタ５２を中心とした大粒径かつ略単結晶状態のシリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６が形成される。
【００４３】
なお、上述したレーザ照射による溶融結晶化の際に、併せてガラス基板１０を加熱することも好ましい。例えば、ガラス基板１０を載置するステージによって当該ガラス基板１０の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、各シリコン結晶粒１６ａの結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、他の形成条件にもよるが、当該加熱を行わない場合に比較してシリコン結晶粒１６ａの粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるので、シリコン結晶粒１６ａの結晶性がより向上するという利点もある。
【００４４】
図３は、ガラス基板１０上に形成されるシリコン膜１６を示す平面図である。同図に示すように、各シリコン結晶粒１６ａは、各グレイン・フィルタ５２を略中心とした範囲に形成される。各シリコン結晶粒１６ａの周辺部が当接する位置には、結晶粒界５４が生じる。このような、シリコン結晶粒１６ａを規則的に配列してなるシリコン膜１６を用いて、以下に述べる比較的に面積の大きい薄膜トランジスタを形成する。
【００４５】
次に、上述したシリコン膜１６を用いて形成される薄膜トランジスタの構造について説明する。現状では、グレイン・フィルタ５２を起点とした結晶化を行うことにより得られるシリコン結晶粒１６ａの結晶粒径は５μｍ程度の大きさであり、この結晶粒径よりも大きな幅を有するチャネル形成領域を結晶粒界５４を含まないようにして形成することは困難である。したがって、本実施形態では、以下に説明するように、複数のシリコン結晶粒１６ａに渡る範囲に薄膜トランジスタを形成しており、その際に、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域の形状を工夫することによって、チャネル形成領域に結晶粒界５４が含まれないようにしている。
【００４６】
図４は、トランジスタ領域の形状について説明する説明図である。図４に示すように、トランジスタ領域１８は、複数のシリコン結晶粒１６ａに渡る範囲に形成されており、後の工程でゲート電極の下部となり、結晶粒界５４をまたぐ境界領域の所定範囲の半導体膜が除去されている。具体的には、トランジスタ領域１８は、チャネル長方向（図４のＬ方向）に存在する結晶粒界５４を含む矩形状の所定範囲５６のシリコン膜が除去されている。このときの所定範囲５６とは、結晶粒界５４を略中心に、幅（図４のＷ方向の長さ）を５００ｎｍから１μｍにし、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。
【００４７】
更に好ましくは、トランジスタ領域１８は、グレイン・フィルタ５２を含む結晶性に乱れを生じ易い領域のシリコン膜を除去するようにパターニングされる。具体的には、図４に示すように、トランジスタ領域１８は、グレイン・フィルタ５２を含む矩形状の所定範囲５８のシリコン膜が除去されている。このときの所定範囲５８とは、最小でグレインフィルタと同じ大きさの領域であるが、好ましくは、幅（図４のＷ方向の長さ）をグレイン・フィルタ５２の径よりも大きくし（例えば２００ｎｍ程度以上）、チャネル長方向（図４のＬ方向）の長さについては、後の工程において形成されるゲート電極よりも幅広にとった領域である。グレイン・フィルタ５２の近傍では、周囲に向かって細かな結晶粒界が発生する場合があるが、当該結晶粒界による影響を排除することが可能となる。
【００４８】
図５は、図４に示したトランジスタ領域１８を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。図５に示すように、本実施形態の薄膜トランジスタＴでは、複数のシリコン結晶粒１６ａを用いて、複数のチャネル形成領域２６が形成されている。これにより、チャネル長方向（図５のＬ方向）に存在する結晶粒界５４がチャネル形成領域２６に含まれないようにし、かつ、実質的にチャネル幅を大きく確保することが可能になる。したがって、略単結晶のシリコン膜を用いてチャネル形成領域が形成され、かつチャネル幅が大きい薄膜トランジスタＴ、すなわち、比較的に出力電流が大きく、電荷の移動度等の特性の良い薄膜トランジスタを実現することが可能になる。
【００４９】
なお、結晶粒界５４を含む所定領域５６のシリコン膜の除去と、グレイン・フィルタ５２を含む所定領域５８のシリコン膜の除去とは、併せて実施することが好適であるが、それぞれを単独で実施することによっても効果がある。
【００５０】
また、結晶粒界５４の延在方向とチャネル形成領域の長さ方向（チャネル長方向）とが略平行となるようにゲート電極（ゲート膜）を形成することによっても、結晶粒界５４の影響を少なくすることが可能である。図６は、この場合のトランジスタ領域の形状を説明する図である。同図に示すように、少なくともチャネル形成領域（本例ではゲート電極２２の直下の領域）のチャネル長方向と、当該チャネル形成領域に含まれる結晶粒界５４の延在方向とがほぼ平行となるように、トランジスタ領域１８とゲート電極２２とが配置される。これにより、チャネル形成領域におけるキャリアの流れる方向（電流方向）と結晶粒界５４の延在方向とがほぼ平行になるので、キャリア（電子又は正孔）が結晶粒界５４の影響を受けにくくなる。また、この方法と、上述したグレイン・フィルタ５２の近傍のシリコン膜を除去する方法を併用することも好適である。
【００５１】
次に、図５に示した薄膜トランジスタＴを形成する工程について説明する。図７は、薄膜トランジスタＴを形成する工程を説明する説明図である。同図は、図５に示すＢ−Ｂ’方向の断面図を示している。なお、図６に示した薄膜トランジスタＴについても以下と同様な方法によって製造することが可能である。その場合、図７は図６に示すＣ−Ｃ’方向の断面図に対応する。
【００５２】
図７（ａ）に示すように、シリコン膜１６をパターニングし、薄膜トランジスタＴの形成に不要となる部分を除去して整形する。このとき、上述したように、シリコン膜１６のチャネル形成領域２６の結晶粒界５４を含む所定範囲とグレイン・フィルタ５２及びその近傍の結晶性の乱れ易い所定範囲が除去される（図５参照）。
【００５３】
次に、図７（ｂ）に示すように、酸化シリコン膜１２およびシリコン膜１６の上面に、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって酸化シリコン膜２０を形成する。この酸化シリコン膜２０は、薄膜トランジスタのゲート絶縁膜として機能し、膜厚は３０ｎｍ〜１５０ｎｍ程度が好ましい。
【００５４】
次に、図７（ｃ）に示すように、スパッタリング法などの製膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、ゲート電極２２及びゲート配線膜を形成する。そして、このゲート電極２２をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、シリコン膜１６にソース領域２４、ドレイン領域２５及びチャネル形成領域２６を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２程度のエネルギー密度に調整して照射して不純物元素を活性化することによって、Ｎ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに、２５０℃〜４００℃程度の温度で熱処理を行うことにより、不純物元素の活性化を行ってもよい。
【００５５】
次に、図７（ｄ）に示すように、酸化シリコン膜２０およびゲート電極２２の上面に、ＰＥＣＶＤ法などの製膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜２８を形成する。次に、酸化シリコン膜２０、２８を貫通してソース領域２４及びドレイン領域２５のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極３０及びドレイン電極３１を形成する。以上に説明した製造方法によって、本実施形態の薄膜トランジスタＴが形成される。
【００５６】
このように、本実施形態では、シリコン膜１６をパターニングする際に、チャネル長方向に存在する結晶粒界５４を含む領域（境界領域）のシリコン膜を除去することにより、チャネル形成領域に結晶粒界が含まれることを回避し、略単結晶の良質なシリコン膜を用いてチャネル形成領域を形成することが可能となる。これにより、チャネル幅を大きくする場合であっても、結晶粒界の影響が少なく、特性の良好な薄膜トランジスタを得ることが可能となる。また、グレイン・フィルタ５２及びその近傍の領域のシリコン膜を除去しているので、チャネル形成領域２６に結晶性の劣るシリコン膜が含まれることを回避し、薄膜トランジスタの特性をさらに向上させることが可能となる。
【００５７】
次に、本発明に係る薄膜トランジスタの適用例について説明する。本発明に係る薄膜トランジスタは、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００５８】
図８は、本実施形態の電気光学装置の一例である表示装置１００の接続状態を示す図である。図８に示すように、表示装置１００は、表示領域１１１内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１５からは、発光制御線（Ｖgp）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは、電流線（Ｉdata）および電源線（Ｖdd）が各画素領域に供給されている。書き込み制御線と定電流線Ｉdataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖgpを制御することにより発光が制御される。また、本実施形態の薄膜トランジスタは、ドライバ領域１１５及び１１６についても本発明のトランジスタが使用可能であり、特にドライバ領域１１５に含まれる発光制御線（Ｖｇ a ｐ）および書き込み制御線を選択するバッファー回路など大電流が必要とされる用途に有用である。
【００５９】
図９は、表示装置１００を適用可能な電子機器の例を示す図である。上述した表示装置１００は、種々の電子機器に適用可能である。
【００６０】
図９（ａ）は携帯電話への適用例であり、当該携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の表示装置１００を備えている。このように本発明の表示装置は表示部として利用可能である。
【００６１】
図９（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本発明の表示装置１００を備えている。このように本発明の表示装置は、ファインダや表示部として利用可能である。
【００６２】
図９（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本発明の表示装置１００を備えている。このように本発明の表示装置は、表示部として利用可能である。
【００６３】
図９（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本発明の表示装置１００を備えている。このように本発明の表示パネルは画像表示源として利用可能である。
【００６４】
図９（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明の表示装置１００を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【００６５】
図９（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は、筐体２８２に光学系２８１および本発明の表示装置１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【００６６】
本発明のトランジスタを使用した表示装置１００は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００６７】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可能となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【図面の簡単な説明】
【図１】 シリコン膜を形成する工程について説明する説明図である。
【図２】 シリコン膜を形成する工程について説明する説明図である。
【図３】 ガラス基板上に形成されるシリコン膜を示す平面図である。
【図４】 トランジスタ領域の形状について説明する説明図である。
【図５】 図４に示したトランジスタ領域を用いて形成される薄膜トランジスタについて、主にゲート電極と活性領域（ソース領域、ドレイン領域、チャネル形成領域）に着目し、それ以外の構成を省略して示した平面図である。
【図６】 トランジスタ領域の他の実施例について示す平面図である。
【図７】 薄膜トランジスタを形成する工程を説明する説明図である。
【図８】 電気光学装置の一例である表示装置の接続状態を示す図である。
【図９】 表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１０…ガラス基板、 １２、２０、２８…酸化シリコン膜、 １４、１６…シリコン膜、 １６ａ…シリコン結晶粒、 １８…トランジスタ領域、 ２２…ゲート電極、 ２４…ソース領域、 ２５…ドレイン領域、 ２６…チャネル形成領域、 ５２…グレイン・フィルタ、 ５４…結晶粒界、 １００…表示装置、Ｔ…薄膜トランジスタ
Claims (7)
- 基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
平面視において、前記基板に半導体膜の結晶化の際の起点となるべき複数の凹部を、第１の方向に第１の距離離間して、かつ、前記第１の方向に垂直な第２の方向に第２の距離離間して形成する凹部形成工程と、
前記複数の凹部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記第１の方向および前記第２の方向に並ぶ前記複数の凹部を略中心としてそれぞれ結晶成長させることにより、互いに粒界で接する複数の略単結晶粒を形成する熱処理工程と、
前記複数の略単結晶粒が形成された前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記パターニング工程は、
前記第１の方向に前記略単結晶粒の幅より大きい幅Ｌを有し、前記第２の方向に前記略単結晶粒の幅より大きな長さＷを有する前記トランジスタ領域を形成する工程と、
少なくとも前記凹部を含み、前記第１の方向に前記略単結晶粒の幅より小さな第１の幅を有し、前記第２の方向に前記略単結晶粒の幅より小さな第２の幅を有する第１の領域の前記半導体膜を除去する工程と、
前記第２の方向に隣接して接する前記略単結晶粒の粒界を含み、前記第１の方向において前記略単結晶粒の幅より小さな第３の幅を有し、前記第２の方向において２つの隣接する前記第１の領域間の距離より小さな第４の幅を有する第２の領域の前記半導体膜を除去する工程と、を含み、
前記素子形成工程は、
前記第２の方向に並ぶ前記複数の略単結晶粒、前記第１の領域、および前記第２の領域の上部をとおるように延在しており、前記第１の方向において前記第１の幅および前記第３の幅より小さい第５の幅を有する前記ゲート電極を形成する工程を有する半導体装置の製造方法。 - 前記熱処理は、前記凹部内の前記半導体膜が非溶融状態となり、他の部分が溶融する条件で行われる、請求項１に記載の半導体装置の製造方法。
- 前記熱処理工程は、レーザ照射によって行われる、請求項１または２に記載の半導体装置の製造方法。
- 前記半導体膜は、非晶質又は多結晶のシリコン膜である、請求項１乃至３のいずれかに記載の半導体装置の製造方法。
- 請求項１−４のいずれかに記載の半導体装置の製造方法により製造された半導体装置を表示画素の駆動素子として備える電気光学装置。
- 請求項１−４のいずれかに記載の半導体装置の製造方法により製造された半導体装置を備える集積回路。
- 請求項５に記載の電気光学装置又は請求項６に記載の集積回路を備える電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003105730A JP4900756B2 (ja) | 2002-04-16 | 2003-04-09 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
| US10/411,145 US7078275B2 (en) | 2002-04-16 | 2003-04-11 | Semiconductor device and manufacturing method for same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113240 | 2002-04-16 | ||
| JP2002113240 | 2002-04-16 | ||
| JP2003105730A JP4900756B2 (ja) | 2002-04-16 | 2003-04-09 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006800A JP2004006800A (ja) | 2004-01-08 |
| JP4900756B2 true JP4900756B2 (ja) | 2012-03-21 |
Family
ID=30447056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003105730A Expired - Fee Related JP4900756B2 (ja) | 2002-04-16 | 2003-04-09 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7078275B2 (ja) |
| JP (1) | JP4900756B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| JP2005209786A (ja) * | 2004-01-21 | 2005-08-04 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2005259883A (ja) * | 2004-03-10 | 2005-09-22 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
| JP2005340466A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 半導体装置、電気光学装置、集積回路及び電子機器 |
| JP2006261188A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| KR100624314B1 (ko) * | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
| KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| JP2008060532A (ja) * | 2006-08-04 | 2008-03-13 | Seiko Epson Corp | 半導体装置 |
| KR100818285B1 (ko) | 2006-11-17 | 2008-04-01 | 삼성전자주식회사 | 단결정 실리콘 로드 제조방법 |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8927346B2 (en) * | 2008-12-31 | 2015-01-06 | Hewlett-Packard Development Company, L.P. | Electrically and/or thermally actuated device |
| US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
| EP2953158A3 (en) | 2014-06-04 | 2016-02-17 | Diftek Lasers, Inc. | Method of fabricating crystalline island on substrate |
| US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
| US11107733B2 (en) | 2019-08-06 | 2021-08-31 | Tokyo Electron Limited | Multi-dimensional planes of logic and memory formation using single crystal silicon orientations |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0390608B1 (en) * | 1989-03-31 | 1999-06-09 | Canon Kabushiki Kaisha | Method for forming semiconductor thin-film and resulting semiconductor thin-film |
| JPH0360043A (ja) * | 1989-07-27 | 1991-03-15 | Nec Corp | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 |
| JP3672799B2 (ja) * | 1993-06-12 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100294026B1 (ko) * | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| JP3108296B2 (ja) * | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
| TW403993B (en) * | 1994-08-29 | 2000-09-01 | Semiconductor Energy Lab | Semiconductor circuit for electro-optical device and method of manufacturing the same |
| JP3277082B2 (ja) * | 1994-11-22 | 2002-04-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3675886B2 (ja) * | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| JP3295679B2 (ja) * | 1995-08-04 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6063654A (en) * | 1996-02-20 | 2000-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor involving laser treatment |
| JP3476320B2 (ja) | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
-
2003
- 2003-04-09 JP JP2003105730A patent/JP4900756B2/ja not_active Expired - Fee Related
- 2003-04-11 US US10/411,145 patent/US7078275B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7078275B2 (en) | 2006-07-18 |
| JP2004006800A (ja) | 2004-01-08 |
| US20040079944A1 (en) | 2004-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
| JPWO2003010804A1 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| JP4059095B2 (ja) | 相補型薄膜トランジスタ回路、電気光学装置、電子機器 | |
| JP4019377B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4259081B2 (ja) | 半導体装置の製造方法 | |
| US7148511B2 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
| JP2008060532A (ja) | 半導体装置 | |
| JP2007189106A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
| JP4626796B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
| JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| KR100726855B1 (ko) | 반도체 장치, 전기 광학 장치, 집적회로 및 전자기기 | |
| JP2005340466A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005327966A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4155039B2 (ja) | 薄膜トランジスタ、電気光学装置、電子機器 | |
| JP2008113012A (ja) | 相補型薄膜トランジスタ回路 | |
| JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2006049646A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
| JP2005259883A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |