JP4539041B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4539041B2 JP4539041B2 JP2003205750A JP2003205750A JP4539041B2 JP 4539041 B2 JP4539041 B2 JP 4539041B2 JP 2003205750 A JP2003205750 A JP 2003205750A JP 2003205750 A JP2003205750 A JP 2003205750A JP 4539041 B2 JP4539041 B2 JP 4539041B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor device
- semiconductor film
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜半導体装置の製造方法に関する。特に半導体膜を溶融結晶化させることにより結晶性半導体膜を製造する製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは非晶質硅素膜を用いて、活性領域（チャネル形成領域）を形成している。又、多結晶硅素膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶硅素膜を用いることにより、非晶質硅素膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
又、薄膜トランジスタの性能を更に向上させるために大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（微細孔）を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μｍ程度の硅素の結晶粒を形成する技術がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これらの技術を用いて形成される大きな結晶粒を含む略単結晶硅素膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【非特許文献１】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258)
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」(R. Ishihara等proc. SPIE 2001, vol.4295, p14〜23.)
【０００５】
【発明が解決しようとする課題】
しかしながら前記両文献に記載された従来の方法では結晶粒の面方位の制御ができないため、このような方法で作製した略単結晶硅素膜においては特性にばらつきが生じる。したがって、この略単結晶硅素膜を用いて薄膜トランジスタ等の半導体装置を作製した場合には、完成した半導体装置の特性にばらつきが生じてしまい、均一な特性を備えた半導体装置を得ることが困難であるという問題がある。
【０００６】
そこで薄膜トランジスタ等の半導体装置の電気的特性のさらなる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【０００７】
本発明は上述した従来の実情に鑑みて創案されたものであり、面方位が制御された半導体薄膜を簡便且つ確実に形成可能な薄膜半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
以上の目的を達成する本発明に係る薄膜半導体装置の製造方法は、少なくとも一方の表面が絶縁性の基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を配置する結晶促進剤配置工程と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、前記非晶質半導体膜表面を前記結晶化促進剤の長手方向に対して所定角度を有するレーザ光で走査するレーザ光走査工程とを含み、前記結晶化促進剤は、長手方向を有する線状であり、前記レーザ光は、長手方向を有する線状であり、前記レーザ光走査工程において、前記レーザ光の長手方向は、前記結晶化促進剤の長手方向を基準にして反時計回りに略５５度の角度をなしており、かつ前記レーザ光の走査方向は前記レーザ光の長手方向に対して垂直であることを特徴とする。
【０００９】
又、以上の目的を達成する本発明に係る薄膜半導体装置の製造方法は、互いに直交する第１の辺と第２の辺とを有し少なくとも一方の表面が絶縁性の多角形基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を、前記第１の辺を基準にして時計回りに略５５度の角度をなすように配置する結晶促進剤配置工程と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、前記非晶質半導体膜表面を前記第１の辺と略平行な線状レーザ光で前記第２の辺に略平行な方向に走査するレーザ光走査工程とを含むことを特徴とする。
【００１０】
本発明において半導体膜形成工程で形成される半導体膜は非晶質半導体膜である。最初に結晶性半導体膜を堆積した場合には、イオン注入法等で半導体膜全体を非晶質としておく。本発明は非晶質膜の結晶化を制御する事で結晶粒の面方位を特定方向に定めるのである。非晶質半導体膜上に半導体膜の結晶化を促進する線状の結晶化促進剤を配置して結晶成分含有半導体膜を形成する。斯うした状態にてレーザ照射を行い、半導体膜の溶融結晶化を進める。溶融結晶化はレーザ光を基板表面側より照射し、結晶成分含有半導体膜の形成された領域から走査して非晶質半導体膜は膜厚方向全域に渡り溶融する条件にて行う。即ち最初に結晶成分含有半導体膜が形成された領域付近に位置する半導体膜が結晶質へと変化する。結晶成分含有半導体膜が形成された領域付近に位置する非晶質半導体膜の結晶化は結晶化促進剤の影響を被り三次元的に特定の方位を抱く。斯うした特定方位を有す結晶成分が溶融結晶化時の基点として働き、非晶質膜全体の結晶化が進む。
【００１１】
要するに本願発明では線状の結晶化促進剤の配置された部分付近に特定の結晶面方位を持った結晶成分含有半導体膜が形成され、これを基点として溶融状態の非晶質半導体膜の結晶成長が選択的に進行するのである。特定の結晶面方位を持った結晶成分含有半導体膜から非晶質半導体膜面内の領域までが斯うして結晶性半導体膜へと変化する。この結晶性半導体膜は、結晶化促進剤の配置された部分付近に最初に形成された特定の結晶面方位を持った結晶成分含有半導体膜を基点としているので、その結晶面方位を受け継ぐことになる。斯うして三次元的に結晶面方位の制御された結晶性半導体膜が簡便且つ確実に形成される。本発明では基板上に複数の薄膜半導体装置を製造する。それ故に基板上には複数の結晶化促進剤が形成されており、此等複数の結晶化促進剤の配置領域の総てで上述した原理が同等に働く。複数の結晶化促進剤を起点として形成される複数の結晶性半導体膜は皆三次元的に同じ面方位を有する事になる。薄膜半導体装置を作製する際には各薄膜半導体装置の活性領域を結晶化促進剤を起点として形成される結晶性半導体膜内に作製する。結晶面方位が揃った結晶性半導体膜は三次元的に総て同じ面方位を持ち得るので、薄膜半導体装置間で結晶粒界に起因する膜質変動や結晶面方位に起因する膜質変動がなくなり、基板内に作製された総ての薄膜半導体装置が均一な特性を有する事になる。
【００１２】
更に上記のように作製された結晶性半導体膜は略単結晶半導体結晶粒とみなせる結晶粒内部に僅かな対応粒界が存在するだけで、転移欠陥等の半導体特性を著しく減退させる結晶欠陥が少ない。此は半導体の電気特性からすると、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度（深い準位）が従来の多結晶半導体膜と比較して著しく少なく成っている事を意味する。又、結晶粒内には深い準位を形作る不規則粒界が殆ど存在せず、僅かな対応粒界だけが存在するに過ぎない。この為に従来の多結晶半導体膜と比較して伝導帯の電子や荷電子帯の正孔といったフリーキャリアが多量に発生し（即ちトランジスタの閾値電圧が低下し）、同時に此等フリーキャリアが移動する際の障壁が低減され（即ち移動度が向上し）、優良な薄膜半導体装置が製造されるに到る。尚、本願明細書中で言う略単結晶半導体結晶粒とは当該結晶粒の内部に不規則粒界を含まず、０個から６個の対応粒界のみを含む結晶粒を指す。この様に略単結晶半導体結晶粒を薄膜半導体装置の活性領域（ＭＯＳＦＥＴのチャンネル形成領域と接合領域や、バイポーラトランジスタのベース領域と接合領域）に用いて薄膜半導体装置を構成すると、深い準位が低減されて居る為にオフ電流は小さくなり、同時にスイッチング特性が急峻になり、オン電流は著しく増大する。斯くして複数の薄膜半導体装置が総て均一に高性能化され、当該薄膜半導体装置にて集積回路を組むと安定的に高速動作をする様になる。
【００１３】
本願発明では基板表面に窒化硅素膜や酸化硅素膜等の高純度の絶縁膜を形成した後に非晶質半導体膜を堆積する。基板は第１の辺と第２の辺とが直行した多角形基板が好適である。このような基板を用いることにより本願発明における後の工程における操作を簡便に管理することができる。薄膜半導体装置は不純物に敏感である為、ＣＶＤ法等で高純度絶縁膜を形成すると半導体膜への不純物混入を防げ、優良な薄膜半導体装置が作製される。堆積される非晶質半導体膜は硅素を主構成元素とすることが好ましい。後述する結晶化促進剤は取り分け硅素に対して効果的に結晶化を促進するからである。硅素を主構成元素とするとは半導体膜中に於ける硅素濃度が９０％程度以上の半導体膜をさす。硅素には燐や硼素などのドナーやアクセプター元素を加えても良いし、ゲルマニウム等硅素以外に半導体特性を示す元素を最大１０％程度加えても良い。硅素を主構成元素とした非晶質硅素の結晶化は、先に記した結晶化促進剤により特定方向にのみ結晶化が促進される為、溶融結晶化工程後に面方位制御された結晶性半導体膜を作製する事が可能になる。
【００１４】
非晶質半導体膜を形成した後に該非晶質半導体膜上に半導体膜の結晶化を促進する線状の結晶化促進剤を堆積する。前述の第１の辺と第２の辺とが直行した多角形基板上に非晶質半導体膜として非晶質硅素膜を形成した場合には、第１の辺に対して略５５度の角度をなすように配置する。結晶化促進剤としては金属含有物質が効果的に作用する。半導体膜の結晶化を促進する金属としてはニッケルやコバルト、白金、パラジウム、タングステンが知られ、金属含有物質は此等の何れか含む。例えば此等金属を含む有機溶剤などで有っても良いし、金属半導体化合物（例えば金属硅化物）としても良い。無論此等の金属薄膜でも構わない。結晶化促進剤が此等の材料を含有する事に依り、後に溶融結晶化する際の半導体膜の面方位が所定の方向に効果的に制御される。金属膜の堆積には物理的気相堆積法（ＰＶＤ法）を用いると簡便に金属薄膜を堆積しうる。
【００１５】
線状の結晶化促進剤を形成後に基板に対して熱処理を施す熱処理工程を行う。この熱処理工程により、非晶質半導体膜における線状の結晶化促進剤の配置された部分付近が選択的に固相状態にて結晶化する。この際に結晶成長方向は特定の方向に定まり、それ故に後の溶融結晶化工程時に面方位制御された結晶粒の基点となり得る。熱処理工程にて部分的ないしは全面的に固相状態にて結晶化された半導体膜を本願では結晶成分含有半導体膜と称する。結晶成分含有半導体は結晶化促進剤と非晶質半導体膜とにより形成されたシリサイドに依り結晶成長が促進される。
【００１６】
熱処理工程後に、非晶質半導体膜にレーザ光を照射して非晶質半導体膜の溶融・結晶化を進める。此に依り所定の面方位を有する結晶性半導体膜を線状の結晶化促進剤の配置された領域から非晶質半導体膜の面内に形成する。レーザ光の走査は結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光で行う。結晶化促進剤の長手方向と線状レーザ光の長手方向とが所定の角度をなした状態で該線状レーザ光を走査することにより、三次元的に面方位の制御された半導体膜（結晶性半導体膜）を形成することが可能である。結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光を走査すると、半導体膜が溶融結晶化する。このとき、溶融した半導体膜においては線状レーザ光に引っ張られるようにして結晶成分含有半導体膜を基点として３次元的に所定の面方位で結晶成長する結晶化が生じる。そして、このような結晶化では、線状レーザ光の走査方向、線状レーザ光の長手方向、及び半導体膜の面内に垂直な方向がそれぞれ所定の方向に揃えられた結晶性半導体膜が形成される。これにより、三次元的に面方位の制御された結晶性半導体膜を簡便且つ確実に形成することができる。
【００１７】
金属含有物質の触媒作用にて成長が促進される結晶は特定の結晶学方位にのみ成長する。例えばニッケルを触媒金属として使用すると、ニッケルシリサイドの｛１１１｝面より単結晶シリコン膜がエピタキシャル成長する。その結果、シリコンの結晶成長方向は、＜１１１＞方向に定まる。例えば結晶化促進剤がニッケルの場合は非晶質半導体膜面内において線状の結晶化促進剤の長手方向と略直角な方向が＜１１１＞方向が出現する。溶融結晶化工程では、冷却固化時にこれらの結晶成分が新たな結晶成長の種となるように調整して工程を進める。斯うする事で冷却固化後に形成される単結晶粒の面方位は結晶化促進剤により定められた方向に三次元的に一意的に定まる。結晶性半導体膜は結晶化促進剤に依り定められた所定の面方位で結晶成長する為、結晶化促進剤の材料と、線状レーザ光を走査際のする際の結晶化促進剤の長手方向に対してなす角度を適宜選択することにより結晶性半導体膜の結晶粒の面方位を三次元的に制御する。斯くして本願発明に則る薄膜半導体装置の製造方法に依れば、三次元的に面方位制御された結晶性半導体膜を形成することが可能になる。
【００１８】
前述の第１の辺と第２の辺とが直行した多角形基板を用いて非晶質硅素膜を形成し、第１の辺に対して略５５度の角度をなすように結晶化促進剤としてニッケルを配置した場合には、第１の辺と略平行な線状レーザ光で第２の辺に略平行な方向に走査する。斯うすることにより半導体膜面に垂直な方向が＜１１０＞に等価な方向とされた結晶性半導体膜を得ることができる。そして、この結晶性半導体膜を用いて薄膜半導体装置を作製するには、前記の第１の辺と薄膜半導体装置のソース−ドレイン方向とが略平行となるように活性領域を作製することが好ましい。この場合のソース−ドレイン方向は＜１００＞に等価な方向となる。第１の辺と薄膜半導体装置のソース−ドレイン方向とを略平行とすることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜半導体装置を実現することができる。
【００１９】
又、同様にこの結晶性半導体膜を用いて薄膜半導体装置を作製するには、前記の第２の辺と薄膜半導体装置のソース−ドレイン方向とが略平行となるように活性領域を作製することが好ましい。この場合のソース−ドレイン方向は＜１１０＞に等価な方向となる。第２の辺と薄膜半導体装置のソース−ドレイン方向とを略平行とすることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜半導体装置を実現することができる。
【００２０】
線状レーザ光としては、波長が５３２ｎｍである連続発振レーザを用いることが好ましい。これにより、面方位が３次元的に制御され、上記のような利点を備えた結晶性硅素膜を確実に作製することができる。このような連続発振レーザとしては、Ｎｄ：ＹＡＧ２ω（波長（λ）＝５３２ｎｍ）やＮｄ：ＹＶＯ4Ｇ２ω（波長（λ）＝５３２ｎｍ）が好適である。
【００２１】
又、以上のような薄膜半導体装置の製造方法においては、線状の結晶化促進剤を略平行に複数配置することが好ましい。これにより、一回の線状レーザ光の照射により広範囲に渡って結晶性半導体膜を作製することができるため、効率的に結晶性半導体膜を作製することができる。
【００２２】
【発明の実施の形態】
以下に添付図面を参照して本発明の好適な実施の形態を詳細に説明する。尚、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２３】
（第１の実施の形態）
第１の実施の形態では本発明に係る薄膜半導体装置の製造方法について説明する。
【００２４】
図１に、絶縁膜上に本発明を適用して半導体薄膜が形成された状態を示す。図１においては、ガラス基板１上に下地絶縁膜として酸化硅素膜２が形成され、該酸化硅素膜２上に半導体薄膜である結晶性硅素膜６が形成されている。そして、この結晶性硅素膜６は結晶粒が大きく且つ結晶粒の結晶方位が三次元的に所定の向きに制御されて形成されている。即ち面方位が三次元的に制御されて形成されている。これにより結晶性硅素膜６は膜質のばらつき面方位のばらつきがなく均一な特性を有する。薄膜半導体装置の活性層は此の結晶性硅素膜６の結晶粒内に形成される。基板上には複数の薄膜半導体装置が作製されるが、各薄膜半導体装置は図１と同じ構成を成す。基板上に形成される複数の薄膜半導体装置はそれ故皆面方位が三次元的に制御されて形成された結晶性硅素膜内に作られることになる。
【００２５】
図２は、上述した結晶性半導体膜６の製造方法を示す工程図である。又、図３乃至図９は、結晶性硅素膜６の製造方法を示す断面図である。
【００２６】
図２に示すように、本実施の形態に係る結晶性硅素膜６の製造方法は、基板上に下地絶縁膜を堆積する下地絶縁膜堆積工程（Ｓ１０１）と、前記下地絶縁膜上に非晶質半導体膜を形成する半導体膜形成工程（Ｓ１０２）と、前記非晶質半導体膜上に金属含有物質からなり半導体膜の結晶化を促進する線状の結晶化促進剤を配置する結晶促進剤配置工程（Ｓ１０３）と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程（Ｓ１０４）と、前記非晶質半導体膜表面を前記結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光で走査して三次元方向において所定の面方位を有する結晶性半導体膜を前記結晶成分含有半導体膜を起点として形成するレーザ光走査工程（Ｓ１０５）と、を含むものである。斯うした工程を実施すると結晶粒が大きく且つ三元的に面方位の制御された半導体膜（結晶性半導体膜）を形成し得る。以下、結晶性半導体膜６の具体的な製造方法について説明する。
【００２７】
（下地絶縁膜堆積工程）
図３（ａ）に示すようにガラス基板１上に下地絶縁膜として酸化硅素膜２を例えば２００ｎｍの膜厚で形成する。これにより少なくとも一方の表面が絶縁性の基板を形成することができる。ガラス基板１の形状は特に限定されるものではないが、図４（ｂ）に示すように各辺の中に直交する第１の辺と第２の辺とを有する多角形基板であることが好ましい。ガラス基板１上への酸化硅素膜２の形成方法としては、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、或いはスパッタリング法等の気相堆積法などを用いることができる。尚、基板としてガラスや石英、セラミックス、その他少なくとも表面が絶縁性の基板を用いる場合には下地絶縁膜は形成しなくてもよい。無論、絶縁性基板上であっても、基板からの汚染物質が半導体層へ拡散するのを防止する目的で下地絶縁膜を形成してもよい。
【００２８】
（半導体膜形成工程）
次に図３（ｂ）に示すように例えばＬＰＣＶＤ法により絶縁性表面である酸化硅素膜２上に硅素を主構成元素とする半導体膜を例えば３０ｎｍ〜２５０ｎｍ程度の膜厚に形成する。本実施の形態においては半導体膜として非晶質硅素膜３を形成する。ＬＰＣＶＤ法を用いて非晶質硅素を堆積することにより、高純度の非晶質硅素膜３を酸化硅素膜２上に容易に形成することができる。尚、非晶質半導体膜の形成方法は上述したＬＰＣＶＤ法に限定されるものではなく、ＰＶＤ法やＣＶＤ法で直接非晶質半導体膜を堆積することにより非晶質半導体膜を形成することができる。ＰＶＤ法としては蒸着法やスパッタリング法などが適応され、ＣＶＤ法としては上述した低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）などが適応される。ここで形成する硅素膜は多結晶半導体膜を堆積後ＳｉやＡｒ等のイオンを注入して非晶質化させたり、或いは高エネルギー密度のレーザを照射して半導体膜の完全溶融状態を作り、冷却固化過程を制御して非晶質膜としても良い。
【００２９】
（結晶化促進剤配置工程）
次に図４（ａ）及び（ｂ）、（ｃ）に示すように、非晶質硅素膜３の上に金属含有物質からなり半導体膜の結晶化を促進する性質を有する結晶化促進剤としての線状のニッケル膜４を形成する。線状のニッケル膜４は所定の間隔を空けて略平行に複数形成する。ここで所定の間隔とは図４（ｃ）に示すように隣り合う線状のニッケル膜４の始点と終点とが略等しい位置である。又、線状のニッケル膜４は、それぞれが基板１の第１の辺７に対して５５度の角度をなすように形成する。各線状のニッケル膜４の長さは、１μｍ〜１００μｍ程度とする。１μｍ以上とすると線長、線幅が１０：１程度で線幅を０．１μｍ以上として線状のニッケル膜４として機能出来、通常の露光技術が使用できる。又、非晶質硅素膜でランダム結晶化が生じずにＮｉの誘起横方向結晶成長が進行するのは１００μｍ程度である。従って１００μｍ以下なら線状のニッケル膜４形成領域の大半を誘起横方向結晶成長で埋めることが出来る。線状のニッケル膜４はスパッタリング法や蒸着法等の物理気相堆積法によって成膜される。金属含有物質としてはニッケル以外にも例えばコバルトや白金、パラジウム及びタングステン等のうちいずれか、或いは此等合金のいずれかを含む物質を用いる。又金属含有物質としては、半導体膜の結晶化を促進する物質であれば上述した金属と硅素との化合物である金属硅素化合物（金属シリサイド）などを用いても良い。
【００３０】
尚、図４（ｂ）は、図４（ａ）に示すニッケル膜４を形成したガラス基板１を上方から、即ち非晶質硅素膜３側から見た図である。
【００３１】
（熱処理工程）
次に図５（ａ）に示すように非晶質硅素膜３が形成されたガラス基板１に対して熱処理を施し、非晶質硅素膜３のニッケル膜４近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜３ａを形成する。結晶成分含有半導体膜３ａは図５（ｂ）に示すように結晶粒３ｂにより構成され、熱処理は線状のニッケル膜４が形成された領域が総て結晶化するまで続ける。これにより後述する溶融結晶化工程において、完全に結晶性硅素膜６の面方位を制御することができる。この熱処理は３００〜６５０℃程度の温度にて行うことが好適である。熱処理の温度の下限を３００℃程度とするのは結晶成分含有半導体膜を必要十分に形成するためである。又、熱処理の温度の上限を６５０℃程度とするのは以下のような理由による。材料コスト等の観点からは基板として安価なガラス基板（例えば無アルカリガラス等）を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が６５０℃程度であるので、製造中に加えられる熱によって基板の軟化を生じないようにするために、基板１に加わる温度の上限を軟化点に対応して６５０℃程度より低くする必要があるからである。以上のような理由から、本実施形態では熱処理を行う際に好適な温度として３００〜６５０℃という範囲を採用している。以上のように、結晶成分含有半導体膜を形成する熱処理工程を実施することにより、後の溶融結晶化工程において結晶性硅素膜６の結晶粒の面方位を三次元的に揃えられる。
【００３２】
（レーザ光走査工程）
次に、図６（ａ）及び（ｂ）に示すように、非晶質硅素膜３に対して線状レーザ光５を照射すると共に、所定の速度で線状のニッケル膜４の長手方向に対して所定の角度（α）をもって走査する。線状レーザ光５を照射且つ走査することにより非晶質硅素膜３は溶融し、その後ニッケルシリサイド膜３ａを起点として結晶化する。これにより結晶性硅素膜６を形成することができる。
【００３３】
この線状レーザ光５としては、例えば連続発振（ＣＷ：Continuous Wave）レーザを用いることができる。このようなＣＷレーザとしては、Ｎｄ：ＹＡＧ２ω（波長（λ）＝５３２ｎｍ）やＮｄ：ＹＶＯ 4 ２ω（波長（λ）＝５３２ｎｍ）が好適である。又、線状のニッケル膜４の長手方向と線状レーザ光５の長手方向とがなす角度（α）は、約５５度（正確には５４．７４度）となるようにする。そして線状レーザ光５は第１の辺と略平行な線状レーザ光とし、該第１の辺と直交する第２の辺に略平行な方向に走査することが好ましい。線状レーザ光５の走査においては、図６（ｃ）に示すように線状レーザ光５の走査方向のエッジ５ａが結晶成分含有半導体膜３ａの形成されている線状のニッケル膜４の配置された領域内に存在する状態から走査を始める。線状レーザ光５の進行方向のエッジ５ａで新たな結晶を作っていくのでこれにより面方位が制御される。
【００３４】
尚、図６（ｂ）は、図６（ａ）に示すニッケル膜４を形成したガラス基板１を上方から、即ち非晶質硅素膜３側から見た図である。
【００３５】
このような、条件で線状レーザ光５の照射を行うと、図７に示すように線状のニッケル膜４の長手方向と垂直な方向が＜１１１＞方向として結晶成長が生じる。このとき、＜１１１＞方向と５５度の角度をなす線状レーザ光５の走査方向をＸ軸方向とすると、このＸ軸方向は＜１００＞方向となり、この方向に（１００）面の結晶成長が生じる。ここでＸ軸方向は基板１の第２の辺８と平行方向であり、Ｙ軸方向は基板１の第１の辺７と平行方向である。
【００３６】
又、Ｘ軸方向と直交する方向である線状レーザ光５の長手方向をＹ軸方向とすると、このＹ軸方向は＜１１０＞方向となり、この方向に（０１１）面の結晶が成長する。そして、Ｚ軸方向を非晶質硅素膜３の面内と垂直な方向（図７においては紙面に垂直な方向）とすると、Ｚ軸方向は＜１１０＞方向となり結晶が成長する。
【００３７】
これにより、形成された結晶性硅素膜６においては、線状のニッケル膜４の長手方向と垂直な方向が＜１１１＞方向に揃うのみならず、上述したＸ軸方向、Ｙ軸方向およびＺ軸方向の結晶方向が所定の方向に揃うことになり、三次元的に面方位が揃った結晶成長を行うことができる。Ｘ軸方向を［１００］としたときに本願発明で実現可能な組み合わせは、Ｘ軸方向：＜１００＞に等価な方向、結晶成長方向：＜１１１＞に等価な方向、Ｚ軸方向：＜１１０＞に等価な方向、Ｙ軸方向：＜１１０＞に等価な方向、の組み合わせである。具体的な組み合わせを表１に示す。
【００３８】
【表１】
【００３９】
又、例えばＸ軸方向の結晶成長を考えた場合、図８に示すように線状レーザ光５の走査を特定の方向に走査することにより、その走査方向に引っ張られて結晶成長が進行する。そして、結晶成長の初期の段階においては、ランダムな方向の面方位の結晶成長が進行するが、次第に三次元の条件が満たされた面方位の結晶のみが成長する結果、所定の面方位のみが現れることとなる。例えば図８に示すように結晶成長の初期の段階においては（１００）面、（１１０）面、（１１１）面などが成長するが、最終的には（１００）面のみが成長することとなる。
【００４０】
したがって、上述した方法によれば、大きな粒径の結晶粒を有し、且つ三次元的に面方位が揃った、即ち全ての結晶方向が一義的に制御された結晶性硅素膜６を形成することができる。
【００４１】
そして、このような結晶性硅素膜６を用いて例えば薄膜トランジスタを形成する場合には、ソース−ドレイン方向（薄膜トランジスタにおいて電流の流れる方向）と、基板１の第２の辺８と平行方向（Ｘ軸方向）又は基板１の第１の辺７と平行方向（Ｙ軸方向）とを略平行方向として構成することが好ましい。このようにソース−ドレイン方向を第２の辺８又は第１の辺７に揃えることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜トランジスタを実現することができる。
【００４２】
図９に、例えば長さ５００ｍｍ×幅４００ｍｍのガラス基板の短辺に、長さ１００μｍ×幅５μｍの線状のニッケル膜４を該短辺と所定角度（５５度）をなすように配置し、線状のニッケル膜４と所定角度（α＝５５度）をなす線状レーザ光５の照射を行う様子を示す。ここで、上記と同様に線状レーザ光５の走査方向（Ｘ軸方向）は＜１００＞となり、線状レーザ光５の長手方向（Ｙ軸方向）は＜１１０＞となる。そして薄膜トランジスタを構成する際には、図９に示すように膜と垂直な方向が＜１１０＞に等価な方向として形成された結晶性硅素膜６においてソース−ドレイン方向を＜１００＞と等価な方向又は＜１１０＞と等価な方向と略平行方向として構成することにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜トランジスタを実現することができる。
【００４３】
又、例えば線状レーザ光５の長さが２００ｍｍの場合には、照射位置を短辺方向に移動させて２回走査することによりガラス基板１上の略全面において結晶性硅素膜６を形成することができる。
【００４４】
以上のようにして図１に示すような３次元的に面方位の揃った結晶性硅素膜６を連続形成することができる。
【００４５】
上述した方法においては、結晶成長した結晶性半導体膜の面方位を三次元的に所定の方向に制御することが可能である。即ち溶融した硅素は結晶成分含有半導体膜を起点として結晶成長する際、選択的に所定の面方位で成長する。そして線状の結晶化促進剤と所定角度をなすように線状レーザ光を走査することにより三次元的に面方位が制御された結晶性半導体膜を形成することができる。これにより線状レーザ光の走査方向に沿って、結晶粒が大きく、かつ三次元的に面方位が制御された結晶性半導体膜を容易に得ることができる。
【００４６】
次に上記のようにして作製した結晶性硅素膜６を用いて薄膜半導体装置を製造する方法を説明する。
【００４７】
図１０（ａ）は結晶性硅素膜６を用いて作製した薄膜トランジスタの構成を示す平面図であり、図１０（ｂ）は図１０（ａ）においてＡ‐Ａ′線で切断した縦断面図である。この薄膜トランジスタにおいては、図１０（ｂ）に示すようにガラス基板１上に下地絶縁膜である酸化硅素膜２が形成され、該酸化硅素膜２上に半導体薄膜である結晶性硅素膜６が形成されている。
【００４８】
又、図１０（ｂ）に示すように、パターニングされた結晶性硅素膜６の一部がソース／ドレイン領域１２、１３とされ、該ソース／ドレイン領域１２、１３に挟まれた部分がチャネル領域１４とされている。チャネル領域１４の上部には、酸化硅素膜１０を介してゲート電極１１が形成され、更に酸化硅素膜１５が形成されている。一方、ソース／ドレイン領域１２、１３の上部には、酸化硅素膜１０及び酸化硅素膜１５を介してソース／ドレイン電極１６、１７が形成されている。尚、ソース／ドレイン電極１６、１７は、コンタクトホールＣを介してソース／ドレイン領域１２、１３と接続されている。
【００４９】
この薄膜トランジスタにおいては、結晶性硅素膜６を半導体装置活性領域として用いている。このために多結晶半導体膜を用いた薄膜半導体装置と比較して、本願発明の半導体装置は結晶粒界や表面に起因した捕獲準位密度が少なくなり、半導体膜中のフリーキャリアが容易に増大する。即ちトランジスタの閾値電圧が小さくなり、スイッチング特性が優れるようになる。加えて結晶粒界での結晶の周期性の乱れに起因したキャリアの散乱を受けなくなるので、キャリアの移動度が向上し、オン電流が増大する。此の様に本願発明に則ると、電気的特性に優れ、低電圧で高速動作可能な薄膜半導体装置を実現することができる。更に斯うして作製された薄膜トランジスタは、総てのトランジスタで半導体膜の総ての面方位が所定方向に揃えられている。斯くして基板上に作製された複数の薄膜半導体装置間で、半導体薄膜面方位の不一致に起因する特性の不均一性が排斥され、総てのトランジスタで同等な特性を示す事が可能になる。
【００５０】
又、この薄膜トランジスタでは、面方位を三次元的に制御して形成した結晶性硅素膜６を能動層、即ちソース／ドレイン領域１２、１３やチャネル領域１４に用いて薄膜トランジスタを形成している。そして、この薄膜トランジスタでは、ソース−ドレイン方向を例えば＜１００＞方向と略平行方向として構成されている。これにより、半導体薄膜の面方位の不均一に起因する特性のばらつきのない、均一な特性を備えた薄膜トランジスタが実現されている。
【００５１】
図１１は上述した薄膜トランジスタの製造方法を示す工程図である。まず、図１１（ａ）に示すように下地絶縁膜である酸化硅素膜２上に結晶性硅素膜６を形成する。次にフォトリソグラフィ工程及びエッチング工程を行うことにより、略結晶性硅素膜６をパターニングし、図１１（ｂ）に示すように薄膜トランジスタ用の半導体薄膜を形成する。
【００５２】
次に図１１（ｃ）に示すように、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ‐ＣＶＤ法）や平行平板ＰＥＣＶＤ法、又はＬＰＣＶＤ法などの方法により略結晶性硅素膜６上に酸化硅素膜１０を形成する。尚、この酸化硅素膜１０は薄膜トランジスタのゲート絶縁膜として機能する。
【００５３】
次にタンタル又はアルミニウムなどの金属薄膜をスパッタリング法により形成した後、パターニングすることにより、図１１（ｄ）に示すようにゲート電極１１を形成する。そしてこのゲート電極１１をマスクとして用いて、ドナー又はアクセプターとなる不純物イオンのイオン注入ＩＩを行うことにより、ソース／ドレイン領域１２、１３とチャネル形成領域１４とをゲート電極１１に対して自己整合的に形成する。ｎＭＯＳトランジスタを作製する場合には不純物イオンとしてリン（Ｐ）を例えば２×１０15ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。
【００５４】
その後、ソース／ドレイン領域１２、１３に打ち込まれた不純物元素の活性化を行う。不純物元素の活性化は例えば照射エネルギー密度２００ｍＪ／ｃｍ2〜４００ｍＪ／ｃｍ2程度でのＸｅＣｌエキシマレーザの照射や、２５０℃から４５０℃程度の温度の熱処理により行うことができる。
【００５５】
次に図１１（ｅ）に示すように、ＰＥＣＶＤ法などにより例えば膜厚が略５００ｎｍの酸化硅素膜１５を、酸化硅素膜１０及びゲート電極１１上に形成する。そしてソース／ドレイン領域１２、１３に至るコンタクトホールＣを酸化硅素膜１０と１５とに開口し、スパッタリング法などによりコンタクトホールＣ内及び酸化硅素膜１５上のコンタクトホールＣの周縁部に例えばアルミニウムを堆積し、パターニングすることによりソース／ドレイン電極１６、１７を形成する。このようにして薄膜トランジスタが完成する。
【００５６】
上述した薄膜トランジスタの製造方法においては、結晶性硅素膜６を能動層として用いて薄膜トランジスタを作製するため、オフ電流や移動度、閾値電圧に優れ、低電圧で高速動作可能な薄膜トランジスタを容易に且つ確実に作製することができる。
【００５７】
複数の薄膜トランジスタを作製する場合にも同一材料からなる線状の結晶化促進剤を略平行に複数配置して結晶成分含有半導体膜を形成し、前記と同様にして結晶性硅素膜６を形成する。これにより、表面の面方位が所定の方向に統一された、面方位に起因した膜質のばらつきがなく、均一な特性を有する結晶性硅素膜６を複数作製することができる。この表面の面方位が所定の方向に統一された結晶性硅素膜６を用いて薄膜トランジスタを製造することにより、薄膜トランジスタ毎の特性のばらつきのない、均一な特性を有する薄膜トランジスタを複数作製することができる。
【００５８】
（第２の実施の形態）
第２の実施の形態では、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成される集積回路及び電気光学装置について説明する。ここで、「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積配置された回路（チップ）をいう。
【００５９】
又、「電気光学装置」とは、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置と、電気的作用によって発光する素子又は外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するものとの両者を含むものである。このような電気光学装置としては、例えば電気光学素子として液晶素子、電気泳動素子が分散した分散媒を有する電気泳動素子、エレクトロルミネッセンス（ＥＬ）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などを備えたアクティブマトリクス型の表示装置等が挙げられる。
【００６０】
図１２は、電気光学装置の具体例である電気光学表示装置２０の集積回路構成を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。図１２に示す電気光学表示装置２０においては、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤと、それを駆動するために電荷を溜める保持容量Ｃを備え、更にスイッチング素子として上述した第１の実施の形態において作製された薄膜半導体装置である薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。
【００６１】
ここで、薄膜トランジスタＴ１〜Ｔ４においては、総ての面方位が所定の方向に揃えられた結晶性硅素膜６が用いられている。したがって、電気光学表示装置２０を構成する薄膜トランジスタは、各薄膜トランジスタによって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜トランジスタとされている。
【００６２】
ドライバ領域２１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域Ｇに供給されている。又、ドライバ領域２２からは、データ線Ｉdata及び電源線Ｖddが各画素領域Ｇに供給されている。そして、走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能となっている。
【００６３】
以上のような電気光学表示装置２０は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置、即ち薄膜トランジスタを備えている。そして、この薄膜トランジスタは、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は低電圧で高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電気光学表示装置は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００６４】
又、これらの薄膜半導体装置を構成する結晶性硅素膜６は総ての結晶方向が三次元方向において所定の方向に揃えられているため、各薄膜半導体装置によって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜半導体装置が実現されている。したがって、電気光学表示装置２０においては、安定して高速動作し、薄膜半導体装置の不均一に起因する表示斑などのない高性能、高品質な電気光学装置が実現されている。
【００６５】
尚、前記において説明した駆動回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。又、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。
【００６６】
（第３の実施の形態）
第３の実施の形態では、本発明に係る薄膜半導体装置の製造方法を電子機器に適用する場合について説明する。ここで、「電子機器」とは、半導体装置を備え、一定の機能を奏する電子機器一般をいい、例えば前記の電気光学装置を備えて構成されるものである。
【００６７】
図１３（ａ）〜図１３（ｆ）は、電子機器の具体例を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。
【００６８】
図１３（ａ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯電話３０であり、該携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、及びアンテナ部３５などを備えて構成されている。携帯電話３０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００６９】
図１３（ｂ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたビデオカメラ４０であり、該ビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、及び受像部４４などを備えて構成されている。ビデオカメラ４０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７０】
図１３（ｃ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯型パーソナルコンピュータ５０であり、該携帯型パーソナルコンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、及びカメラ部５３などを備えて構成されている。携帯型パーソナルコンピュータ５０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７１】
図１３（ｄ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたヘッドマウントディスプレイ６０であり、該ヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２、及びバンド部６３などを備えて構成されている。ヘッドマウントディスプレイ６０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７２】
図１３（ｅ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたリア型プロジェクター７０であり、該リア型プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、光学系７３、ミラー７４、ミラー７５、及びスクリーン７７などを筐体内７６に備えて構成されている。リア型プロジェクター７０においては、本発明に係る薄膜半導体装置の製造方法は、例えば光変調器や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７３】
図１３（ｆ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたフロント型プロジェクター８０であり、該フロント型プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２などを筐体内８３に備えて構成されており、画像をスクリーン８４に表示可能とされている。フロント型プロジェクター８０においては、本発明に係る薄膜半導体装置の製造方法は、例えば画像表示源や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７４】
以上のような電子機器は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えている。そして、この薄膜半導体装置は、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電子機器は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００７５】
尚、本発明に係る薄膜半導体装置の製造方法は、前記の電子機器に限らず、あらゆる電子機器の製造に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。
【図面の簡単な説明】
【図１】 本発明を適用して作製した半導体薄膜を示す図である。
【図２】 薄膜半導体装置の製造方法について説明する図である。
【図３】 薄膜半導体装置の製造方法について説明する図である。
【図４】 薄膜半導体装置の製造方法について説明する図である。
【図５】 薄膜半導体装置の製造方法について説明する図である。
【図６】 薄膜半導体装置の製造方法について説明する図である。
【図７】 薄膜半導体装置の製造方法について説明する図である。
【図８】 薄膜半導体装置の製造方法について説明する図である。
【図９】 薄膜半導体装置の製造方法について説明する図である。
【図１０】 本発明を適用して作製した薄膜トランジスタを示す図である。
【図１１】 薄膜トランジスタの製造方法を説明する図である。
【図１２】 電気光学装置の例を示す構成図である。
【図１３】 電気機器の例を示す図である。
【符号の説明】
１ ガラス基板、２ 酸化硅素膜、３ 非晶質硅素膜、３ａ 結晶成分含有半導体膜、４ ニッケル膜、５ 線状レーザ光、６ 結晶性硅素膜、７ 第１の辺、８ 第２の辺
【発明の属する技術分野】
本発明は薄膜半導体装置の製造方法に関する。特に半導体膜を溶融結晶化させることにより結晶性半導体膜を製造する製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは非晶質硅素膜を用いて、活性領域（チャネル形成領域）を形成している。又、多結晶硅素膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶硅素膜を用いることにより、非晶質硅素膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
又、薄膜トランジスタの性能を更に向上させるために大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（微細孔）を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μｍ程度の硅素の結晶粒を形成する技術がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これらの技術を用いて形成される大きな結晶粒を含む略単結晶硅素膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【非特許文献１】
「Single Crystal Thin Film Transistors」(IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258)
【非特許文献２】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass」(R. Ishihara等proc. SPIE 2001, vol.4295, p14〜23.)
【０００５】
【発明が解決しようとする課題】
しかしながら前記両文献に記載された従来の方法では結晶粒の面方位の制御ができないため、このような方法で作製した略単結晶硅素膜においては特性にばらつきが生じる。したがって、この略単結晶硅素膜を用いて薄膜トランジスタ等の半導体装置を作製した場合には、完成した半導体装置の特性にばらつきが生じてしまい、均一な特性を備えた半導体装置を得ることが困難であるという問題がある。
【０００６】
そこで薄膜トランジスタ等の半導体装置の電気的特性のさらなる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【０００７】
本発明は上述した従来の実情に鑑みて創案されたものであり、面方位が制御された半導体薄膜を簡便且つ確実に形成可能な薄膜半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
以上の目的を達成する本発明に係る薄膜半導体装置の製造方法は、少なくとも一方の表面が絶縁性の基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を配置する結晶促進剤配置工程と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、前記非晶質半導体膜表面を前記結晶化促進剤の長手方向に対して所定角度を有するレーザ光で走査するレーザ光走査工程とを含み、前記結晶化促進剤は、長手方向を有する線状であり、前記レーザ光は、長手方向を有する線状であり、前記レーザ光走査工程において、前記レーザ光の長手方向は、前記結晶化促進剤の長手方向を基準にして反時計回りに略５５度の角度をなしており、かつ前記レーザ光の走査方向は前記レーザ光の長手方向に対して垂直であることを特徴とする。
【０００９】
又、以上の目的を達成する本発明に係る薄膜半導体装置の製造方法は、互いに直交する第１の辺と第２の辺とを有し少なくとも一方の表面が絶縁性の多角形基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を、前記第１の辺を基準にして時計回りに略５５度の角度をなすように配置する結晶促進剤配置工程と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、前記非晶質半導体膜表面を前記第１の辺と略平行な線状レーザ光で前記第２の辺に略平行な方向に走査するレーザ光走査工程とを含むことを特徴とする。
【００１０】
本発明において半導体膜形成工程で形成される半導体膜は非晶質半導体膜である。最初に結晶性半導体膜を堆積した場合には、イオン注入法等で半導体膜全体を非晶質としておく。本発明は非晶質膜の結晶化を制御する事で結晶粒の面方位を特定方向に定めるのである。非晶質半導体膜上に半導体膜の結晶化を促進する線状の結晶化促進剤を配置して結晶成分含有半導体膜を形成する。斯うした状態にてレーザ照射を行い、半導体膜の溶融結晶化を進める。溶融結晶化はレーザ光を基板表面側より照射し、結晶成分含有半導体膜の形成された領域から走査して非晶質半導体膜は膜厚方向全域に渡り溶融する条件にて行う。即ち最初に結晶成分含有半導体膜が形成された領域付近に位置する半導体膜が結晶質へと変化する。結晶成分含有半導体膜が形成された領域付近に位置する非晶質半導体膜の結晶化は結晶化促進剤の影響を被り三次元的に特定の方位を抱く。斯うした特定方位を有す結晶成分が溶融結晶化時の基点として働き、非晶質膜全体の結晶化が進む。
【００１１】
要するに本願発明では線状の結晶化促進剤の配置された部分付近に特定の結晶面方位を持った結晶成分含有半導体膜が形成され、これを基点として溶融状態の非晶質半導体膜の結晶成長が選択的に進行するのである。特定の結晶面方位を持った結晶成分含有半導体膜から非晶質半導体膜面内の領域までが斯うして結晶性半導体膜へと変化する。この結晶性半導体膜は、結晶化促進剤の配置された部分付近に最初に形成された特定の結晶面方位を持った結晶成分含有半導体膜を基点としているので、その結晶面方位を受け継ぐことになる。斯うして三次元的に結晶面方位の制御された結晶性半導体膜が簡便且つ確実に形成される。本発明では基板上に複数の薄膜半導体装置を製造する。それ故に基板上には複数の結晶化促進剤が形成されており、此等複数の結晶化促進剤の配置領域の総てで上述した原理が同等に働く。複数の結晶化促進剤を起点として形成される複数の結晶性半導体膜は皆三次元的に同じ面方位を有する事になる。薄膜半導体装置を作製する際には各薄膜半導体装置の活性領域を結晶化促進剤を起点として形成される結晶性半導体膜内に作製する。結晶面方位が揃った結晶性半導体膜は三次元的に総て同じ面方位を持ち得るので、薄膜半導体装置間で結晶粒界に起因する膜質変動や結晶面方位に起因する膜質変動がなくなり、基板内に作製された総ての薄膜半導体装置が均一な特性を有する事になる。
【００１２】
更に上記のように作製された結晶性半導体膜は略単結晶半導体結晶粒とみなせる結晶粒内部に僅かな対応粒界が存在するだけで、転移欠陥等の半導体特性を著しく減退させる結晶欠陥が少ない。此は半導体の電気特性からすると、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度（深い準位）が従来の多結晶半導体膜と比較して著しく少なく成っている事を意味する。又、結晶粒内には深い準位を形作る不規則粒界が殆ど存在せず、僅かな対応粒界だけが存在するに過ぎない。この為に従来の多結晶半導体膜と比較して伝導帯の電子や荷電子帯の正孔といったフリーキャリアが多量に発生し（即ちトランジスタの閾値電圧が低下し）、同時に此等フリーキャリアが移動する際の障壁が低減され（即ち移動度が向上し）、優良な薄膜半導体装置が製造されるに到る。尚、本願明細書中で言う略単結晶半導体結晶粒とは当該結晶粒の内部に不規則粒界を含まず、０個から６個の対応粒界のみを含む結晶粒を指す。この様に略単結晶半導体結晶粒を薄膜半導体装置の活性領域（ＭＯＳＦＥＴのチャンネル形成領域と接合領域や、バイポーラトランジスタのベース領域と接合領域）に用いて薄膜半導体装置を構成すると、深い準位が低減されて居る為にオフ電流は小さくなり、同時にスイッチング特性が急峻になり、オン電流は著しく増大する。斯くして複数の薄膜半導体装置が総て均一に高性能化され、当該薄膜半導体装置にて集積回路を組むと安定的に高速動作をする様になる。
【００１３】
本願発明では基板表面に窒化硅素膜や酸化硅素膜等の高純度の絶縁膜を形成した後に非晶質半導体膜を堆積する。基板は第１の辺と第２の辺とが直行した多角形基板が好適である。このような基板を用いることにより本願発明における後の工程における操作を簡便に管理することができる。薄膜半導体装置は不純物に敏感である為、ＣＶＤ法等で高純度絶縁膜を形成すると半導体膜への不純物混入を防げ、優良な薄膜半導体装置が作製される。堆積される非晶質半導体膜は硅素を主構成元素とすることが好ましい。後述する結晶化促進剤は取り分け硅素に対して効果的に結晶化を促進するからである。硅素を主構成元素とするとは半導体膜中に於ける硅素濃度が９０％程度以上の半導体膜をさす。硅素には燐や硼素などのドナーやアクセプター元素を加えても良いし、ゲルマニウム等硅素以外に半導体特性を示す元素を最大１０％程度加えても良い。硅素を主構成元素とした非晶質硅素の結晶化は、先に記した結晶化促進剤により特定方向にのみ結晶化が促進される為、溶融結晶化工程後に面方位制御された結晶性半導体膜を作製する事が可能になる。
【００１４】
非晶質半導体膜を形成した後に該非晶質半導体膜上に半導体膜の結晶化を促進する線状の結晶化促進剤を堆積する。前述の第１の辺と第２の辺とが直行した多角形基板上に非晶質半導体膜として非晶質硅素膜を形成した場合には、第１の辺に対して略５５度の角度をなすように配置する。結晶化促進剤としては金属含有物質が効果的に作用する。半導体膜の結晶化を促進する金属としてはニッケルやコバルト、白金、パラジウム、タングステンが知られ、金属含有物質は此等の何れか含む。例えば此等金属を含む有機溶剤などで有っても良いし、金属半導体化合物（例えば金属硅化物）としても良い。無論此等の金属薄膜でも構わない。結晶化促進剤が此等の材料を含有する事に依り、後に溶融結晶化する際の半導体膜の面方位が所定の方向に効果的に制御される。金属膜の堆積には物理的気相堆積法（ＰＶＤ法）を用いると簡便に金属薄膜を堆積しうる。
【００１５】
線状の結晶化促進剤を形成後に基板に対して熱処理を施す熱処理工程を行う。この熱処理工程により、非晶質半導体膜における線状の結晶化促進剤の配置された部分付近が選択的に固相状態にて結晶化する。この際に結晶成長方向は特定の方向に定まり、それ故に後の溶融結晶化工程時に面方位制御された結晶粒の基点となり得る。熱処理工程にて部分的ないしは全面的に固相状態にて結晶化された半導体膜を本願では結晶成分含有半導体膜と称する。結晶成分含有半導体は結晶化促進剤と非晶質半導体膜とにより形成されたシリサイドに依り結晶成長が促進される。
【００１６】
熱処理工程後に、非晶質半導体膜にレーザ光を照射して非晶質半導体膜の溶融・結晶化を進める。此に依り所定の面方位を有する結晶性半導体膜を線状の結晶化促進剤の配置された領域から非晶質半導体膜の面内に形成する。レーザ光の走査は結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光で行う。結晶化促進剤の長手方向と線状レーザ光の長手方向とが所定の角度をなした状態で該線状レーザ光を走査することにより、三次元的に面方位の制御された半導体膜（結晶性半導体膜）を形成することが可能である。結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光を走査すると、半導体膜が溶融結晶化する。このとき、溶融した半導体膜においては線状レーザ光に引っ張られるようにして結晶成分含有半導体膜を基点として３次元的に所定の面方位で結晶成長する結晶化が生じる。そして、このような結晶化では、線状レーザ光の走査方向、線状レーザ光の長手方向、及び半導体膜の面内に垂直な方向がそれぞれ所定の方向に揃えられた結晶性半導体膜が形成される。これにより、三次元的に面方位の制御された結晶性半導体膜を簡便且つ確実に形成することができる。
【００１７】
金属含有物質の触媒作用にて成長が促進される結晶は特定の結晶学方位にのみ成長する。例えばニッケルを触媒金属として使用すると、ニッケルシリサイドの｛１１１｝面より単結晶シリコン膜がエピタキシャル成長する。その結果、シリコンの結晶成長方向は、＜１１１＞方向に定まる。例えば結晶化促進剤がニッケルの場合は非晶質半導体膜面内において線状の結晶化促進剤の長手方向と略直角な方向が＜１１１＞方向が出現する。溶融結晶化工程では、冷却固化時にこれらの結晶成分が新たな結晶成長の種となるように調整して工程を進める。斯うする事で冷却固化後に形成される単結晶粒の面方位は結晶化促進剤により定められた方向に三次元的に一意的に定まる。結晶性半導体膜は結晶化促進剤に依り定められた所定の面方位で結晶成長する為、結晶化促進剤の材料と、線状レーザ光を走査際のする際の結晶化促進剤の長手方向に対してなす角度を適宜選択することにより結晶性半導体膜の結晶粒の面方位を三次元的に制御する。斯くして本願発明に則る薄膜半導体装置の製造方法に依れば、三次元的に面方位制御された結晶性半導体膜を形成することが可能になる。
【００１８】
前述の第１の辺と第２の辺とが直行した多角形基板を用いて非晶質硅素膜を形成し、第１の辺に対して略５５度の角度をなすように結晶化促進剤としてニッケルを配置した場合には、第１の辺と略平行な線状レーザ光で第２の辺に略平行な方向に走査する。斯うすることにより半導体膜面に垂直な方向が＜１１０＞に等価な方向とされた結晶性半導体膜を得ることができる。そして、この結晶性半導体膜を用いて薄膜半導体装置を作製するには、前記の第１の辺と薄膜半導体装置のソース−ドレイン方向とが略平行となるように活性領域を作製することが好ましい。この場合のソース−ドレイン方向は＜１００＞に等価な方向となる。第１の辺と薄膜半導体装置のソース−ドレイン方向とを略平行とすることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜半導体装置を実現することができる。
【００１９】
又、同様にこの結晶性半導体膜を用いて薄膜半導体装置を作製するには、前記の第２の辺と薄膜半導体装置のソース−ドレイン方向とが略平行となるように活性領域を作製することが好ましい。この場合のソース−ドレイン方向は＜１１０＞に等価な方向となる。第２の辺と薄膜半導体装置のソース−ドレイン方向とを略平行とすることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜半導体装置を実現することができる。
【００２０】
線状レーザ光としては、波長が５３２ｎｍである連続発振レーザを用いることが好ましい。これにより、面方位が３次元的に制御され、上記のような利点を備えた結晶性硅素膜を確実に作製することができる。このような連続発振レーザとしては、Ｎｄ：ＹＡＧ２ω（波長（λ）＝５３２ｎｍ）やＮｄ：ＹＶＯ4Ｇ２ω（波長（λ）＝５３２ｎｍ）が好適である。
【００２１】
又、以上のような薄膜半導体装置の製造方法においては、線状の結晶化促進剤を略平行に複数配置することが好ましい。これにより、一回の線状レーザ光の照射により広範囲に渡って結晶性半導体膜を作製することができるため、効率的に結晶性半導体膜を作製することができる。
【００２２】
【発明の実施の形態】
以下に添付図面を参照して本発明の好適な実施の形態を詳細に説明する。尚、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２３】
（第１の実施の形態）
第１の実施の形態では本発明に係る薄膜半導体装置の製造方法について説明する。
【００２４】
図１に、絶縁膜上に本発明を適用して半導体薄膜が形成された状態を示す。図１においては、ガラス基板１上に下地絶縁膜として酸化硅素膜２が形成され、該酸化硅素膜２上に半導体薄膜である結晶性硅素膜６が形成されている。そして、この結晶性硅素膜６は結晶粒が大きく且つ結晶粒の結晶方位が三次元的に所定の向きに制御されて形成されている。即ち面方位が三次元的に制御されて形成されている。これにより結晶性硅素膜６は膜質のばらつき面方位のばらつきがなく均一な特性を有する。薄膜半導体装置の活性層は此の結晶性硅素膜６の結晶粒内に形成される。基板上には複数の薄膜半導体装置が作製されるが、各薄膜半導体装置は図１と同じ構成を成す。基板上に形成される複数の薄膜半導体装置はそれ故皆面方位が三次元的に制御されて形成された結晶性硅素膜内に作られることになる。
【００２５】
図２は、上述した結晶性半導体膜６の製造方法を示す工程図である。又、図３乃至図９は、結晶性硅素膜６の製造方法を示す断面図である。
【００２６】
図２に示すように、本実施の形態に係る結晶性硅素膜６の製造方法は、基板上に下地絶縁膜を堆積する下地絶縁膜堆積工程（Ｓ１０１）と、前記下地絶縁膜上に非晶質半導体膜を形成する半導体膜形成工程（Ｓ１０２）と、前記非晶質半導体膜上に金属含有物質からなり半導体膜の結晶化を促進する線状の結晶化促進剤を配置する結晶促進剤配置工程（Ｓ１０３）と、前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程（Ｓ１０４）と、前記非晶質半導体膜表面を前記結晶化促進剤の長手方向に対して所定角度を有する線状レーザ光で走査して三次元方向において所定の面方位を有する結晶性半導体膜を前記結晶成分含有半導体膜を起点として形成するレーザ光走査工程（Ｓ１０５）と、を含むものである。斯うした工程を実施すると結晶粒が大きく且つ三元的に面方位の制御された半導体膜（結晶性半導体膜）を形成し得る。以下、結晶性半導体膜６の具体的な製造方法について説明する。
【００２７】
（下地絶縁膜堆積工程）
図３（ａ）に示すようにガラス基板１上に下地絶縁膜として酸化硅素膜２を例えば２００ｎｍの膜厚で形成する。これにより少なくとも一方の表面が絶縁性の基板を形成することができる。ガラス基板１の形状は特に限定されるものではないが、図４（ｂ）に示すように各辺の中に直交する第１の辺と第２の辺とを有する多角形基板であることが好ましい。ガラス基板１上への酸化硅素膜２の形成方法としては、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、或いはスパッタリング法等の気相堆積法などを用いることができる。尚、基板としてガラスや石英、セラミックス、その他少なくとも表面が絶縁性の基板を用いる場合には下地絶縁膜は形成しなくてもよい。無論、絶縁性基板上であっても、基板からの汚染物質が半導体層へ拡散するのを防止する目的で下地絶縁膜を形成してもよい。
【００２８】
（半導体膜形成工程）
次に図３（ｂ）に示すように例えばＬＰＣＶＤ法により絶縁性表面である酸化硅素膜２上に硅素を主構成元素とする半導体膜を例えば３０ｎｍ〜２５０ｎｍ程度の膜厚に形成する。本実施の形態においては半導体膜として非晶質硅素膜３を形成する。ＬＰＣＶＤ法を用いて非晶質硅素を堆積することにより、高純度の非晶質硅素膜３を酸化硅素膜２上に容易に形成することができる。尚、非晶質半導体膜の形成方法は上述したＬＰＣＶＤ法に限定されるものではなく、ＰＶＤ法やＣＶＤ法で直接非晶質半導体膜を堆積することにより非晶質半導体膜を形成することができる。ＰＶＤ法としては蒸着法やスパッタリング法などが適応され、ＣＶＤ法としては上述した低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）などが適応される。ここで形成する硅素膜は多結晶半導体膜を堆積後ＳｉやＡｒ等のイオンを注入して非晶質化させたり、或いは高エネルギー密度のレーザを照射して半導体膜の完全溶融状態を作り、冷却固化過程を制御して非晶質膜としても良い。
【００２９】
（結晶化促進剤配置工程）
次に図４（ａ）及び（ｂ）、（ｃ）に示すように、非晶質硅素膜３の上に金属含有物質からなり半導体膜の結晶化を促進する性質を有する結晶化促進剤としての線状のニッケル膜４を形成する。線状のニッケル膜４は所定の間隔を空けて略平行に複数形成する。ここで所定の間隔とは図４（ｃ）に示すように隣り合う線状のニッケル膜４の始点と終点とが略等しい位置である。又、線状のニッケル膜４は、それぞれが基板１の第１の辺７に対して５５度の角度をなすように形成する。各線状のニッケル膜４の長さは、１μｍ〜１００μｍ程度とする。１μｍ以上とすると線長、線幅が１０：１程度で線幅を０．１μｍ以上として線状のニッケル膜４として機能出来、通常の露光技術が使用できる。又、非晶質硅素膜でランダム結晶化が生じずにＮｉの誘起横方向結晶成長が進行するのは１００μｍ程度である。従って１００μｍ以下なら線状のニッケル膜４形成領域の大半を誘起横方向結晶成長で埋めることが出来る。線状のニッケル膜４はスパッタリング法や蒸着法等の物理気相堆積法によって成膜される。金属含有物質としてはニッケル以外にも例えばコバルトや白金、パラジウム及びタングステン等のうちいずれか、或いは此等合金のいずれかを含む物質を用いる。又金属含有物質としては、半導体膜の結晶化を促進する物質であれば上述した金属と硅素との化合物である金属硅素化合物（金属シリサイド）などを用いても良い。
【００３０】
尚、図４（ｂ）は、図４（ａ）に示すニッケル膜４を形成したガラス基板１を上方から、即ち非晶質硅素膜３側から見た図である。
【００３１】
（熱処理工程）
次に図５（ａ）に示すように非晶質硅素膜３が形成されたガラス基板１に対して熱処理を施し、非晶質硅素膜３のニッケル膜４近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜３ａを形成する。結晶成分含有半導体膜３ａは図５（ｂ）に示すように結晶粒３ｂにより構成され、熱処理は線状のニッケル膜４が形成された領域が総て結晶化するまで続ける。これにより後述する溶融結晶化工程において、完全に結晶性硅素膜６の面方位を制御することができる。この熱処理は３００〜６５０℃程度の温度にて行うことが好適である。熱処理の温度の下限を３００℃程度とするのは結晶成分含有半導体膜を必要十分に形成するためである。又、熱処理の温度の上限を６５０℃程度とするのは以下のような理由による。材料コスト等の観点からは基板として安価なガラス基板（例えば無アルカリガラス等）を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が６５０℃程度であるので、製造中に加えられる熱によって基板の軟化を生じないようにするために、基板１に加わる温度の上限を軟化点に対応して６５０℃程度より低くする必要があるからである。以上のような理由から、本実施形態では熱処理を行う際に好適な温度として３００〜６５０℃という範囲を採用している。以上のように、結晶成分含有半導体膜を形成する熱処理工程を実施することにより、後の溶融結晶化工程において結晶性硅素膜６の結晶粒の面方位を三次元的に揃えられる。
【００３２】
（レーザ光走査工程）
次に、図６（ａ）及び（ｂ）に示すように、非晶質硅素膜３に対して線状レーザ光５を照射すると共に、所定の速度で線状のニッケル膜４の長手方向に対して所定の角度（α）をもって走査する。線状レーザ光５を照射且つ走査することにより非晶質硅素膜３は溶融し、その後ニッケルシリサイド膜３ａを起点として結晶化する。これにより結晶性硅素膜６を形成することができる。
【００３３】
この線状レーザ光５としては、例えば連続発振（ＣＷ：Continuous Wave）レーザを用いることができる。このようなＣＷレーザとしては、Ｎｄ：ＹＡＧ２ω（波長（λ）＝５３２ｎｍ）やＮｄ：ＹＶＯ 4 ２ω（波長（λ）＝５３２ｎｍ）が好適である。又、線状のニッケル膜４の長手方向と線状レーザ光５の長手方向とがなす角度（α）は、約５５度（正確には５４．７４度）となるようにする。そして線状レーザ光５は第１の辺と略平行な線状レーザ光とし、該第１の辺と直交する第２の辺に略平行な方向に走査することが好ましい。線状レーザ光５の走査においては、図６（ｃ）に示すように線状レーザ光５の走査方向のエッジ５ａが結晶成分含有半導体膜３ａの形成されている線状のニッケル膜４の配置された領域内に存在する状態から走査を始める。線状レーザ光５の進行方向のエッジ５ａで新たな結晶を作っていくのでこれにより面方位が制御される。
【００３４】
尚、図６（ｂ）は、図６（ａ）に示すニッケル膜４を形成したガラス基板１を上方から、即ち非晶質硅素膜３側から見た図である。
【００３５】
このような、条件で線状レーザ光５の照射を行うと、図７に示すように線状のニッケル膜４の長手方向と垂直な方向が＜１１１＞方向として結晶成長が生じる。このとき、＜１１１＞方向と５５度の角度をなす線状レーザ光５の走査方向をＸ軸方向とすると、このＸ軸方向は＜１００＞方向となり、この方向に（１００）面の結晶成長が生じる。ここでＸ軸方向は基板１の第２の辺８と平行方向であり、Ｙ軸方向は基板１の第１の辺７と平行方向である。
【００３６】
又、Ｘ軸方向と直交する方向である線状レーザ光５の長手方向をＹ軸方向とすると、このＹ軸方向は＜１１０＞方向となり、この方向に（０１１）面の結晶が成長する。そして、Ｚ軸方向を非晶質硅素膜３の面内と垂直な方向（図７においては紙面に垂直な方向）とすると、Ｚ軸方向は＜１１０＞方向となり結晶が成長する。
【００３７】
これにより、形成された結晶性硅素膜６においては、線状のニッケル膜４の長手方向と垂直な方向が＜１１１＞方向に揃うのみならず、上述したＸ軸方向、Ｙ軸方向およびＺ軸方向の結晶方向が所定の方向に揃うことになり、三次元的に面方位が揃った結晶成長を行うことができる。Ｘ軸方向を［１００］としたときに本願発明で実現可能な組み合わせは、Ｘ軸方向：＜１００＞に等価な方向、結晶成長方向：＜１１１＞に等価な方向、Ｚ軸方向：＜１１０＞に等価な方向、Ｙ軸方向：＜１１０＞に等価な方向、の組み合わせである。具体的な組み合わせを表１に示す。
【００３８】
【表１】
又、例えばＸ軸方向の結晶成長を考えた場合、図８に示すように線状レーザ光５の走査を特定の方向に走査することにより、その走査方向に引っ張られて結晶成長が進行する。そして、結晶成長の初期の段階においては、ランダムな方向の面方位の結晶成長が進行するが、次第に三次元の条件が満たされた面方位の結晶のみが成長する結果、所定の面方位のみが現れることとなる。例えば図８に示すように結晶成長の初期の段階においては（１００）面、（１１０）面、（１１１）面などが成長するが、最終的には（１００）面のみが成長することとなる。
【００４０】
したがって、上述した方法によれば、大きな粒径の結晶粒を有し、且つ三次元的に面方位が揃った、即ち全ての結晶方向が一義的に制御された結晶性硅素膜６を形成することができる。
【００４１】
そして、このような結晶性硅素膜６を用いて例えば薄膜トランジスタを形成する場合には、ソース−ドレイン方向（薄膜トランジスタにおいて電流の流れる方向）と、基板１の第２の辺８と平行方向（Ｘ軸方向）又は基板１の第１の辺７と平行方向（Ｙ軸方向）とを略平行方向として構成することが好ましい。このようにソース−ドレイン方向を第２の辺８又は第１の辺７に揃えることにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜トランジスタを実現することができる。
【００４２】
図９に、例えば長さ５００ｍｍ×幅４００ｍｍのガラス基板の短辺に、長さ１００μｍ×幅５μｍの線状のニッケル膜４を該短辺と所定角度（５５度）をなすように配置し、線状のニッケル膜４と所定角度（α＝５５度）をなす線状レーザ光５の照射を行う様子を示す。ここで、上記と同様に線状レーザ光５の走査方向（Ｘ軸方向）は＜１００＞となり、線状レーザ光５の長手方向（Ｙ軸方向）は＜１１０＞となる。そして薄膜トランジスタを構成する際には、図９に示すように膜と垂直な方向が＜１１０＞に等価な方向として形成された結晶性硅素膜６においてソース−ドレイン方向を＜１００＞と等価な方向又は＜１１０＞と等価な方向と略平行方向として構成することにより、半導体膜の面方位に起因した特性のばらつきのない、均一な特性を備えた薄膜トランジスタを実現することができる。
【００４３】
又、例えば線状レーザ光５の長さが２００ｍｍの場合には、照射位置を短辺方向に移動させて２回走査することによりガラス基板１上の略全面において結晶性硅素膜６を形成することができる。
【００４４】
以上のようにして図１に示すような３次元的に面方位の揃った結晶性硅素膜６を連続形成することができる。
【００４５】
上述した方法においては、結晶成長した結晶性半導体膜の面方位を三次元的に所定の方向に制御することが可能である。即ち溶融した硅素は結晶成分含有半導体膜を起点として結晶成長する際、選択的に所定の面方位で成長する。そして線状の結晶化促進剤と所定角度をなすように線状レーザ光を走査することにより三次元的に面方位が制御された結晶性半導体膜を形成することができる。これにより線状レーザ光の走査方向に沿って、結晶粒が大きく、かつ三次元的に面方位が制御された結晶性半導体膜を容易に得ることができる。
【００４６】
次に上記のようにして作製した結晶性硅素膜６を用いて薄膜半導体装置を製造する方法を説明する。
【００４７】
図１０（ａ）は結晶性硅素膜６を用いて作製した薄膜トランジスタの構成を示す平面図であり、図１０（ｂ）は図１０（ａ）においてＡ‐Ａ′線で切断した縦断面図である。この薄膜トランジスタにおいては、図１０（ｂ）に示すようにガラス基板１上に下地絶縁膜である酸化硅素膜２が形成され、該酸化硅素膜２上に半導体薄膜である結晶性硅素膜６が形成されている。
【００４８】
又、図１０（ｂ）に示すように、パターニングされた結晶性硅素膜６の一部がソース／ドレイン領域１２、１３とされ、該ソース／ドレイン領域１２、１３に挟まれた部分がチャネル領域１４とされている。チャネル領域１４の上部には、酸化硅素膜１０を介してゲート電極１１が形成され、更に酸化硅素膜１５が形成されている。一方、ソース／ドレイン領域１２、１３の上部には、酸化硅素膜１０及び酸化硅素膜１５を介してソース／ドレイン電極１６、１７が形成されている。尚、ソース／ドレイン電極１６、１７は、コンタクトホールＣを介してソース／ドレイン領域１２、１３と接続されている。
【００４９】
この薄膜トランジスタにおいては、結晶性硅素膜６を半導体装置活性領域として用いている。このために多結晶半導体膜を用いた薄膜半導体装置と比較して、本願発明の半導体装置は結晶粒界や表面に起因した捕獲準位密度が少なくなり、半導体膜中のフリーキャリアが容易に増大する。即ちトランジスタの閾値電圧が小さくなり、スイッチング特性が優れるようになる。加えて結晶粒界での結晶の周期性の乱れに起因したキャリアの散乱を受けなくなるので、キャリアの移動度が向上し、オン電流が増大する。此の様に本願発明に則ると、電気的特性に優れ、低電圧で高速動作可能な薄膜半導体装置を実現することができる。更に斯うして作製された薄膜トランジスタは、総てのトランジスタで半導体膜の総ての面方位が所定方向に揃えられている。斯くして基板上に作製された複数の薄膜半導体装置間で、半導体薄膜面方位の不一致に起因する特性の不均一性が排斥され、総てのトランジスタで同等な特性を示す事が可能になる。
【００５０】
又、この薄膜トランジスタでは、面方位を三次元的に制御して形成した結晶性硅素膜６を能動層、即ちソース／ドレイン領域１２、１３やチャネル領域１４に用いて薄膜トランジスタを形成している。そして、この薄膜トランジスタでは、ソース−ドレイン方向を例えば＜１００＞方向と略平行方向として構成されている。これにより、半導体薄膜の面方位の不均一に起因する特性のばらつきのない、均一な特性を備えた薄膜トランジスタが実現されている。
【００５１】
図１１は上述した薄膜トランジスタの製造方法を示す工程図である。まず、図１１（ａ）に示すように下地絶縁膜である酸化硅素膜２上に結晶性硅素膜６を形成する。次にフォトリソグラフィ工程及びエッチング工程を行うことにより、略結晶性硅素膜６をパターニングし、図１１（ｂ）に示すように薄膜トランジスタ用の半導体薄膜を形成する。
【００５２】
次に図１１（ｃ）に示すように、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ‐ＣＶＤ法）や平行平板ＰＥＣＶＤ法、又はＬＰＣＶＤ法などの方法により略結晶性硅素膜６上に酸化硅素膜１０を形成する。尚、この酸化硅素膜１０は薄膜トランジスタのゲート絶縁膜として機能する。
【００５３】
次にタンタル又はアルミニウムなどの金属薄膜をスパッタリング法により形成した後、パターニングすることにより、図１１（ｄ）に示すようにゲート電極１１を形成する。そしてこのゲート電極１１をマスクとして用いて、ドナー又はアクセプターとなる不純物イオンのイオン注入ＩＩを行うことにより、ソース／ドレイン領域１２、１３とチャネル形成領域１４とをゲート電極１１に対して自己整合的に形成する。ｎＭＯＳトランジスタを作製する場合には不純物イオンとしてリン（Ｐ）を例えば２×１０15ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。
【００５４】
その後、ソース／ドレイン領域１２、１３に打ち込まれた不純物元素の活性化を行う。不純物元素の活性化は例えば照射エネルギー密度２００ｍＪ／ｃｍ2〜４００ｍＪ／ｃｍ2程度でのＸｅＣｌエキシマレーザの照射や、２５０℃から４５０℃程度の温度の熱処理により行うことができる。
【００５５】
次に図１１（ｅ）に示すように、ＰＥＣＶＤ法などにより例えば膜厚が略５００ｎｍの酸化硅素膜１５を、酸化硅素膜１０及びゲート電極１１上に形成する。そしてソース／ドレイン領域１２、１３に至るコンタクトホールＣを酸化硅素膜１０と１５とに開口し、スパッタリング法などによりコンタクトホールＣ内及び酸化硅素膜１５上のコンタクトホールＣの周縁部に例えばアルミニウムを堆積し、パターニングすることによりソース／ドレイン電極１６、１７を形成する。このようにして薄膜トランジスタが完成する。
【００５６】
上述した薄膜トランジスタの製造方法においては、結晶性硅素膜６を能動層として用いて薄膜トランジスタを作製するため、オフ電流や移動度、閾値電圧に優れ、低電圧で高速動作可能な薄膜トランジスタを容易に且つ確実に作製することができる。
【００５７】
複数の薄膜トランジスタを作製する場合にも同一材料からなる線状の結晶化促進剤を略平行に複数配置して結晶成分含有半導体膜を形成し、前記と同様にして結晶性硅素膜６を形成する。これにより、表面の面方位が所定の方向に統一された、面方位に起因した膜質のばらつきがなく、均一な特性を有する結晶性硅素膜６を複数作製することができる。この表面の面方位が所定の方向に統一された結晶性硅素膜６を用いて薄膜トランジスタを製造することにより、薄膜トランジスタ毎の特性のばらつきのない、均一な特性を有する薄膜トランジスタを複数作製することができる。
【００５８】
（第２の実施の形態）
第２の実施の形態では、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成される集積回路及び電気光学装置について説明する。ここで、「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積配置された回路（チップ）をいう。
【００５９】
又、「電気光学装置」とは、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置と、電気的作用によって発光する素子又は外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するものとの両者を含むものである。このような電気光学装置としては、例えば電気光学素子として液晶素子、電気泳動素子が分散した分散媒を有する電気泳動素子、エレクトロルミネッセンス（ＥＬ）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などを備えたアクティブマトリクス型の表示装置等が挙げられる。
【００６０】
図１２は、電気光学装置の具体例である電気光学表示装置２０の集積回路構成を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。図１２に示す電気光学表示装置２０においては、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤと、それを駆動するために電荷を溜める保持容量Ｃを備え、更にスイッチング素子として上述した第１の実施の形態において作製された薄膜半導体装置である薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。
【００６１】
ここで、薄膜トランジスタＴ１〜Ｔ４においては、総ての面方位が所定の方向に揃えられた結晶性硅素膜６が用いられている。したがって、電気光学表示装置２０を構成する薄膜トランジスタは、各薄膜トランジスタによって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜トランジスタとされている。
【００６２】
ドライバ領域２１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域Ｇに供給されている。又、ドライバ領域２２からは、データ線Ｉdata及び電源線Ｖddが各画素領域Ｇに供給されている。そして、走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能となっている。
【００６３】
以上のような電気光学表示装置２０は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置、即ち薄膜トランジスタを備えている。そして、この薄膜トランジスタは、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は低電圧で高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電気光学表示装置は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００６４】
又、これらの薄膜半導体装置を構成する結晶性硅素膜６は総ての結晶方向が三次元方向において所定の方向に揃えられているため、各薄膜半導体装置によって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜半導体装置が実現されている。したがって、電気光学表示装置２０においては、安定して高速動作し、薄膜半導体装置の不均一に起因する表示斑などのない高性能、高品質な電気光学装置が実現されている。
【００６５】
尚、前記において説明した駆動回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。又、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。
【００６６】
（第３の実施の形態）
第３の実施の形態では、本発明に係る薄膜半導体装置の製造方法を電子機器に適用する場合について説明する。ここで、「電子機器」とは、半導体装置を備え、一定の機能を奏する電子機器一般をいい、例えば前記の電気光学装置を備えて構成されるものである。
【００６７】
図１３（ａ）〜図１３（ｆ）は、電子機器の具体例を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。
【００６８】
図１３（ａ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯電話３０であり、該携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、及びアンテナ部３５などを備えて構成されている。携帯電話３０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００６９】
図１３（ｂ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたビデオカメラ４０であり、該ビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、及び受像部４４などを備えて構成されている。ビデオカメラ４０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７０】
図１３（ｃ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯型パーソナルコンピュータ５０であり、該携帯型パーソナルコンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、及びカメラ部５３などを備えて構成されている。携帯型パーソナルコンピュータ５０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７１】
図１３（ｄ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたヘッドマウントディスプレイ６０であり、該ヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２、及びバンド部６３などを備えて構成されている。ヘッドマウントディスプレイ６０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７２】
図１３（ｅ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたリア型プロジェクター７０であり、該リア型プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、光学系７３、ミラー７４、ミラー７５、及びスクリーン７７などを筐体内７６に備えて構成されている。リア型プロジェクター７０においては、本発明に係る薄膜半導体装置の製造方法は、例えば光変調器や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７３】
図１３（ｆ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたフロント型プロジェクター８０であり、該フロント型プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２などを筐体内８３に備えて構成されており、画像をスクリーン８４に表示可能とされている。フロント型プロジェクター８０においては、本発明に係る薄膜半導体装置の製造方法は、例えば画像表示源や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７４】
以上のような電子機器は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えている。そして、この薄膜半導体装置は、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電子機器は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００７５】
尚、本発明に係る薄膜半導体装置の製造方法は、前記の電子機器に限らず、あらゆる電子機器の製造に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。
【図面の簡単な説明】
【図１】 本発明を適用して作製した半導体薄膜を示す図である。
【図２】 薄膜半導体装置の製造方法について説明する図である。
【図３】 薄膜半導体装置の製造方法について説明する図である。
【図４】 薄膜半導体装置の製造方法について説明する図である。
【図５】 薄膜半導体装置の製造方法について説明する図である。
【図６】 薄膜半導体装置の製造方法について説明する図である。
【図７】 薄膜半導体装置の製造方法について説明する図である。
【図８】 薄膜半導体装置の製造方法について説明する図である。
【図９】 薄膜半導体装置の製造方法について説明する図である。
【図１０】 本発明を適用して作製した薄膜トランジスタを示す図である。
【図１１】 薄膜トランジスタの製造方法を説明する図である。
【図１２】 電気光学装置の例を示す構成図である。
【図１３】 電気機器の例を示す図である。
【符号の説明】
１ ガラス基板、２ 酸化硅素膜、３ 非晶質硅素膜、３ａ 結晶成分含有半導体膜、４ ニッケル膜、５ 線状レーザ光、６ 結晶性硅素膜、７ 第１の辺、８ 第２の辺
Claims (7)
- 少なくとも一方の表面が絶縁性の基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を配置する結晶促進剤配置工程と、
前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、
前記非晶質半導体膜表面を前記結晶化促進剤の長手方向に対して所定角度を有するレーザ光で走査するレーザ光走査工程と
を含み、
前記結晶化促進剤は、長手方向を有する線状であり、
前記レーザ光は、長手方向を有する線状であり、
前記レーザ光走査工程において、前記レーザ光の長手方向は、前記結晶化促進剤の長手方向を基準にして反時計回りに略５５度の角度をなしており、かつ前記レーザ光の走査方向は前記レーザ光の長手方向に対して垂直であることを特徴とする薄膜半導体装置の製造方法。 - 互いに直交する第１の辺と第２の辺とを有し少なくとも一方の表面が絶縁性の多角形基板に設けられた非晶質半導体膜の上に、前記非晶質半導体膜の結晶化を促進する線状の結晶化促進剤を、前記第１の辺を基準にして時計回りに略５５度の角度をなすように配置する結晶促進剤配置工程と、
前記基板に熱処理を施して前記非晶質半導体膜における前記結晶化促進剤の近傍の領域を固相状態にて結晶化させて結晶成分含有半導体膜を形成する熱処理工程と、
前記非晶質半導体膜表面を前記第１の辺と略平行な線状レーザ光で前記第２の辺に略平行な方向に走査するレーザ光走査工程と
を含むことを特徴とする薄膜半導体装置の製造方法。 - 前記線状レーザ光の波長が５３２ｎｍであることを特徴とする請求項１又は請求項２に記載の薄膜半導体装置の製造方法。
- 前記線状の結晶化促進剤を略平行に複数配置することを特徴とする請求項１又は請求項２に記載の薄膜半導体装置の製造方法。
- 前記第１の辺とソース−ドレイン方向とが略平行となるように活性領域を作製することを特徴とする請求項２に記載の薄膜半導体装置の製造方法。
- 前記第２の辺とソース−ドレイン方向とが略平行となるように活性領域を作製することを特徴とする請求項２に記載の薄膜半導体装置の製造方法。
- 前記レーザ光の長手方向とソース−ドレイン方向とが互いに略平行または略垂直となるように活性領域を作製することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003205750A JP4539041B2 (ja) | 2003-08-04 | 2003-08-04 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003205750A JP4539041B2 (ja) | 2003-08-04 | 2003-08-04 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005056896A JP2005056896A (ja) | 2005-03-03 |
| JP4539041B2 true JP4539041B2 (ja) | 2010-09-08 |
Family
ID=34362881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003205750A Expired - Fee Related JP4539041B2 (ja) | 2003-08-04 | 2003-08-04 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4539041B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349024A (ja) * | 1999-06-04 | 2000-12-15 | Sharp Corp | 半導体装置の製造方法 |
| JP2002093709A (ja) * | 2001-08-03 | 2002-03-29 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| JP2003037063A (ja) * | 2001-05-15 | 2003-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2003124230A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3300153B2 (ja) * | 1993-02-15 | 2002-07-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP4055831B2 (ja) * | 1996-12-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-08-04 JP JP2003205750A patent/JP4539041B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349024A (ja) * | 1999-06-04 | 2000-12-15 | Sharp Corp | 半導体装置の製造方法 |
| JP2003037063A (ja) * | 2001-05-15 | 2003-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2002093709A (ja) * | 2001-08-03 | 2002-03-29 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
| JP2003124230A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005056896A (ja) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| JP4900756B2 (ja) | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 | |
| KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
| JP4734944B2 (ja) | 薄膜半導体装置の製造方法 | |
| US7148511B2 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
| JP4539041B2 (ja) | 薄膜半導体装置の製造方法 | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP4259081B2 (ja) | 半導体装置の製造方法 | |
| JP2008060532A (ja) | 半導体装置 | |
| JP4626796B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP4655448B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
| JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
| JP2005056895A (ja) | 薄膜半導体装置の製造方法 | |
| JP2005056897A (ja) | 薄膜半導体装置の製造方法 | |
| JP4310615B2 (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2005056898A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004228160A (ja) | 半導体装置の製造方法、電気光学装置、及び電子機器 | |
| JP2005056893A (ja) | 薄膜半導体装置の製造方法 | |
| JP4288654B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
| JP2005056894A (ja) | 薄膜半導体装置の製造方法 | |
| JP2005026330A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004186206A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 | |
| JP2004186207A (ja) | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |