JP2003124230A - 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 - Google Patents

薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置

Info

Publication number
JP2003124230A
JP2003124230A JP2001314719A JP2001314719A JP2003124230A JP 2003124230 A JP2003124230 A JP 2003124230A JP 2001314719 A JP2001314719 A JP 2001314719A JP 2001314719 A JP2001314719 A JP 2001314719A JP 2003124230 A JP2003124230 A JP 2003124230A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
region
polycrystalline
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001314719A
Other languages
English (en)
Inventor
Shinya Yamaguchi
伸也 山口
Mutsuko Hatano
睦子 波多野
Takeo Shiba
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001314719A priority Critical patent/JP2003124230A/ja
Priority to TW091114358A priority patent/TW548727B/zh
Priority to KR1020020039258A priority patent/KR20030030840A/ko
Priority to US10/190,670 priority patent/US6903368B2/en
Publication of JP2003124230A publication Critical patent/JP2003124230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】薄膜トランジスタを形成する結晶薄膜の欠陥の
発生を減少し、高機能な薄膜トランジスタ装置を提供す
る。 【解決手段】 本発明は、SiをはじめとするIV属(C,Si,
Ge,Sn,Pbの何れか若しくはそれらの混晶からなる)薄膜
の結晶粒が最も成長しやすい面内横方向に合わせてレー
ザー光を走査することで、従来技術で抑制不可能であっ
た欠陥の発生を大幅に減少し、高品質の多結晶を制御さ
れた位置に形成することで高機能な薄膜トランジスタ装
置を実現する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は画像表示装置等の構
成要素となる薄膜トランジスタを、低温poly-Si薄膜上
に形成した薄膜トランジスタ装置、その製造方法及びこ
の装置を用いた画像表示装置に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタが形成される母
体薄膜には、主として高温poly-Siが用いられてきた。
これは石英基板上に900℃前後の高温熱処理によって多
結晶Siを形成したもので、比較的大きな粒径（500〜600
nm）の多結晶Siが形成される。この高温poly-Siに形成
された薄膜トランジスタは、粒界密度が低く結晶性のよ
いSi薄膜をチャネルとして利用するために、電子移動度
が200〜350[cm2/Vs]と単結晶Siのそれ(〜500[cm2/Vs],
S. M. Sze, Physics of Semiconductor Devices, p.29,
Second Edition, Wiley)に近い値を得ることができ
る。しかしこの高温poly-Siは、高温プロセスに耐えら
れるよう高価な石英基板を使用する必要があるため、基
板コストが原因となって装置全体のコスト低減が困難な
ため薄膜トランジスタの普及が制限されていた。近年、
これに代わるものとして低温poly-Siが盛んに研究され
てきた。これは低コストのガラス基板あるいはプラステ
ィック基板上にプラズマＣＶＤ法等で形成した非晶質Si
を、エキシマレーザーアニールなどの溶融再結晶化法を
用いて結晶化した多結晶Siである。この手法を用いると
多結晶Si薄膜を低温（〜150℃）で形成可能のため、非
常に廉価な薄膜トランジスタを形成できるという利点が
ある。しかしこれまでの低温poly-Siは高温poly-Siと比
べて粒径が小さくかつ面方位の無秩序な多結晶Siしか形
成することができなかった。結晶粒が小さいとキャリア
経路に存在する粒界密度が大きくなり、また面方位が無
秩序であると粒界におけるトラップ準位密度が相対的に
大きくなるため、いずれの場合もトランジスタ特性を悪
化させる。このため従来の低温poly-Siを素子材とした
薄膜トランジスタは電子効果移動度が〜150[cm2/Vs]程
度に限られていた。このような小さな電子移動度では必
要とされる 素子速度に到達できないために、同一のガ
ラス（あるいはプラスティック）基板上に形成できる素
子の種類が制限されるという問題が起こる。例えば画像
表示装置の場合では、画素部はガラス（あるいはプラス
ティック）上に形成できるがその他のソースドライバ、
ゲートドライバ、シフトレジスタ、周辺コントローラな
どの回路は従来のプリント基板上に形成し、これを基板
とケーブル端子で接続して用いなければならない。この
ような方法では装置に占める画像表示部分の大きさが制
限されることと、装置全体のコストが高くなってしまう
という問題があった。このような問題を改善するために
は、結晶粒径を大きくすることと、結晶粒の位置と面方
位を揃える技術が必要である。これまで低温poly-Siを
大粒径化し、かつ結晶粒の位置と面方位を制御するため
に様々な技術が提案されてきた。本発明に関連したレー
ザー結晶化の走査方法に関するものとして、5〜90°の
複数回走査を行うもの（特開平11-345783）、(n/2+1/4)
回転の複数回走査を行うもの（特開平7-249592）、90°
の複数回走査を行うもの（特開平10-199808）などがあ
る。しかしこれら複数回走査を行う発明はいずれも熱エ
ネルギーを繰り返し与えることで少しずつ結晶を焼鈍
し、高品質化を実現しようとする試みであり、後で述べ
る本発明の特徴のようにSi結晶本来の構造と成長メカニ
ズムに基づいた走査方法を実行しているわけではない。
また、その他の従来技術としては、絶縁体基板上に形成
された非晶質Si膜に選択的に結晶化を助長する金属元素
を導入し、基板に平行方向に結晶成長を行わせることに
より、キャリア移動方向に[111]軸を持った多結晶Siを
形成する技術（特開平7-321339）、熱処理用ビームの形
状と照射位置移動量を精密に制御して基板垂直方向に<1
00>軸、ビーム走査方向に平行（または45°）の{220}面
を持った矩形状多結晶Siを形成する技術（特開平10-412
34）、基板上に第１の多結晶Si層を形成し異方性エッチ
ングで特定面（{100}、{110}、{111}）のいずれかを持
った種結晶を形成、その上に第２の多結晶Si層を形成す
ることにより、面方位の揃った柱状の多結晶Si層を形成
する技術（特開平8-55808）などである。しかしこれら
数多くの試みにもかかわらず、十分高移動度の薄膜トラ
ンジスタを得るには至っていない。
【０００３】
【発明が解決しようとする課題】前記の結晶化法はいず
れも十分に完成した技術とは言えず、到達できる最大粒
径は約2μｍと不十分であった。これでは大画面の液晶
表示パネルに要求される薄膜トランジスタの実用的大き
さ約8μｍには及ばず、また結晶粒の位置ずれによる素
子間ばらつきを抑制できていない。このためこれらの技
術では既存の低機能の薄膜トランジスタ装置を置き換え
るにいたっていない。これらほとんどの技術の問題点
は、Si結晶本来の成長機構を生かした結晶化方法を実現
していないことが原因である。膜の形成方法や熱処理方
法によらずSi結晶の本質的な自己組織化に最もよく整合
した技術の実現が不可欠である。本発明の目的は、薄膜
トランジスタの素子材となる低温poly-Siを、Si結晶本
来の成長機構を生かした結晶化方法によって面方位を揃
え、かつ大粒径化（擬似的な単結晶）することで高移動
度の薄膜トランジスタ装置を実現し、高性能で大面積の
画像表示装置を低コストで提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、SiをはじめとするIV属(C,Si,Ge,Sn,Pbの何れか若し
くはそれらの混晶からなる)薄膜の結晶粒が最も成長し
やすい面内横方向に合わせてレーザー光を走査して、従
来技術で抑制不可能であった欠陥の発生を大幅に減少さ
せた。これにより、高品質の多結晶が制御された位置に
形成され、高機能な薄膜トランジスタ装置を実現した。
【０００５】まず本発明の基本的な機構を説明する。図
１１は後で述べる本発明の実施例における結晶面方位の
つくりわけを説明した図である。なお本例は基板面方位
{110}について述べるが他の面方位でもそれぞれ規定角
度を変更することで同様のつくりわけが可能であること
は言うまでもない。図１１(a)は{110}面方位を持つSi結
晶粒を基板垂直方向上側から見た図である。このとき基
板と平行方向には<100>軸と<111>軸が54.8°の角度を持
って存在する。Siの結晶化では<100>軸方向の成長速度
が<111>軸方向のそれより大きい。このため図１１(b)の
ように１回目のレーザー光を走査すると速度の大きな<1
00>軸方向が優先的に成長するため、レーザー光の走査
方向に沿って<100>軸を持った横方向成長粒が形成され
る。次に図１１(c)のように２回目のレーザー光を１回
目とは走査方向が54.8°傾くように重ねて走査する。こ
れにより１回目で形成された結晶粒の<111>軸方向を起
点として２回目のレーザー光走査に沿った<111>軸結晶
が成長する。このような方法により基板上には２つの異
なる種類の結晶領域が形成される。１回目の結晶粒領域
に１回目のレーザー走査方向と平行に、薄膜トランジス
タ（TFT１）のチャネル部の電流経路方向（ソースとド
レインを結んだ直線）を形成し、また２回目の結晶粒領
域に２回目のレーザー走査方向と平行に、TFT２の電流
経路方向を形成することにより、電流方向に<100>軸を
持つTFT１と<111>軸を持つTFT２を同一基板上に形成す
ることができるわけである。本発明はこのように従来不
可能であった同一基板上の結晶面つくりわけを可能とす
る技術を提供する。次に本発明の特徴を説明する。第一
の発明の特徴は、絶縁体基板と、前記絶縁体基板上に形
成された多結晶薄膜と、前記多結晶薄膜上に形成された
ソース、ドレイン、チャネル及びゲートからなるトラン
ジスタとを有する薄膜トランジスタ装置の、前記多結晶
薄膜はIV属のC,Si,Ge,Sn及びPbの群から選ばれる何れか
一つの結晶、もしくはそれらの混晶からなる結晶化領域
を有し、該結晶化領域の少なくとも一つの面方位が{10
0}、{110}、{111}のいずれかであり、その他の領域の面
方位は{100}、{110}、{111}のいずれかのうちで前記領
域とは異なる、あるいは、該結晶化領域が{100}、{110}
及び{111}の面方位を有する薄膜トランジスタ装置にあ
る。第二の発明の特徴は、絶縁体基板と、前記絶縁体基
板上に形成された多結晶薄膜と、前記多結晶薄膜上に形
成されたソース、ドレイン、チャネル及びゲートからな
るトランジスタとを有する薄膜トランジスタ装置の、前
記多結晶薄膜はIV属のC,Si,Ge,Sn及びPbの群から選ばれ
る何れか一つの結晶、もしくはそれらの混晶からなる結
晶化領域を有し、該結晶化領域の少なくとも一つの面方
位が{100}、{110}、{111}のいずれかであり、その他の
領域の面方位は{100}、{110}、{111}のいずれかのうち
で前記領域とは異なる、あるいは、該結晶化領域が{10
0}、{110}及び{111}の面方位を有する薄膜トランジスタ
装置を、同一基板上に複数個組み合わせて形成し、さら
に画素駆動回路、周辺制御回路および論理回路の少なく
とも一つを有する画像表示装置にある。絶縁体基板がガ
ラス基板であり、前記多結晶薄膜の膜厚が30nm乃至300n
mであることが望ましい。また、結晶化領域内に少なく
ともひとつの薄膜トランジスタを持ち、該薄膜トランジ
スタのソースとドレインを結ぶ電流経路方向は、該領域
内に存在する薄膜トランジスタ間で一致しており、その
他の領域内に存在する薄膜トランジスタの該電流経路方
向との間の角度が0±5°、30±5°、35.3±5°、45.0±
5°、54.8±5°、60±5°、70.5±5°、90±5°のいず
れかであることが望ましい。第三の発明の特徴は、絶縁
体基板上の半導体薄膜を結晶化してなる薄膜トランジス
タ装置の製法において、該半導体薄膜上に照射されるレ
ーザー光の長軸方向が、該レーザー光の走査方向の垂線
との間に傾きを持ち、該傾きの角度（以後、長軸傾斜角
度をいう）は0±5°、30±5°、35.3±5°、45.0±5
°、54.8±5°、60±5°、70.5±5°、90±5°のいずれ
かである薄膜トランジスタ装置の製造方法にある。結晶
化を同一の半導体薄膜に対して複数回繰り返す工程を有
し、該複数回の工程におけるそれぞれのレーザー光の走
査方向が互いに異なる角度で傾き、その傾きの角度（以
後、走査傾斜角度という）は0±5°、30±5°、35.3±5
°、45.0±5°、54.8±5°、60±5°、70.5±5°、90±
5°のいずれかであることが好ましい。
【０００６】前記結晶化工程により結晶化された領域を
少なくとも一つ持ち、該領域内における前記長軸傾斜角
度若しくは前記走査傾斜角度が同一であることがなお好
ましい。
【０００７】前記領域を複数個持ち、該領域のうち少な
くとも一つの領域における前記長軸傾斜角度若しくは前
記走査傾斜角度の少なくとも一つが、その他の領域のも
のと異なることがさらに好ましい。結晶化における前記
走査傾斜角度若しくは前記長軸傾斜角度を決める際に、
前記半導体薄膜上の絶対位置と絶対角度の指標を示す位
置合わせマークを、前記絶縁体基板若しくは前記半導体
薄膜に複数個持たせても良い。
【０００８】
【発明の実施の形態】以下に本発明について図面を参照
して詳細に説明する。実施例の説明の前に、まず従来技
術の問題点および結晶成長速度の面方位依存性ついて説
明する。なお本明細書では面方位(110)、(101)、(011)
のように結晶学的に等価な面方位群をまとめて{110}の
ように表記しているがすべての面方位についてなりたつ
ことは言うまでもない。また簡単のため以下はSiを例と
するが、全てのIV属結晶(C,Si,Ge,Sn,Pbの何れか若しく
はそれらの混晶からなる結晶）についても全く同様のこ
とが成り立つ。図１は従来技術のレーザー結晶化法の問
題点を説明するための図である。まず図１（ａ）のよう
にレーザー光１の長軸を縦にし、それと垂直右方向の走
査方向２に沿って走査させ、非晶質Siを順次横方向結晶
化することを考える。このような横方向結晶化は、それ
以外の方法（例えば一箇所にレーザー光を固定したまま
結晶化する方法など）と比べて比較的大粒径のSi結晶を
得られることから近年盛んに研究されている。この方法
により形成される多結晶Siの特徴は、レーザー光の走査
方向２とほぼ平行に横長の結晶粒１０１が形成されるこ
とである。最大粒径やSi面方位は、レーザー光の種類
（エキシマレーザー、固体レーザー等）や非晶質Si薄膜
の膜厚に依存するが、例えば固体レーザー（YAG）を用
いて膜厚５０ｎｍを結晶化すれば、最大粒径は１０μｍ
以上、面方位は成長方向に{100}面、基板垂直方向に{11
0}面が形成されやすい。このような大結晶粒上に、例え
ば走査方向２と平行に電流経路を設けるように薄膜トラ
ンジスタを形成すれば、粒界散乱による移動度低下を最
小限に抑制することができるので、高性能薄膜トランジ
スタを形成できるという利点がある。しかし実際に形成
されるSi薄膜には、レーザー光の走査開始領域に微結晶
粒領域１０２、走査途中の無秩序な位置に発生し隣接し
た結晶粒界どうしがぶつかる合流型粒界１０３、同じく
突然結晶粒の中から発生しる分岐型粒界１０４などがい
たるところで見られ、高品質多結晶Si薄膜形成を困難に
している。この問題を改善する目的で一度形成した多結
晶Siの上をもう一度レーザー光で走査するという考えが
従来からあった。例えば図１（ｂ）のように一回目の走
査方向２と２回目の走査方向２を垂直にするというもの
である。一見すると正しいように見えるが、実際にこれ
を行うと再び微結晶粒領域１０２、合流型粒界１０３、
分岐型粒界１０４が２回目のレーザー光走査領域に発生
してしまい効果がないのである。２回目の走査方向２を
一回目のものと平行にしても同じである。このようなこ
とから横方向結晶化を用いた薄膜トランジスタはまだ実
用化されていないのが現状である。これは次に述べるよ
うにSi結晶の成長機構とレーザー結晶化とが正しく整合
していないことが本質的な原因である。図２はSi結晶の
格子図で紙面に平行に、（ａ）{100}面、（ｂ）{110}
面、（ｃ）{111}面の場合を描いてある。点線は紙面に
垂直なその他の面を示している。レーザー結晶化などSi
の液相から固相への凝固過程においては、その凝固速度
（つまり結晶成長速度）はSi面方位によって大きく異な
る。成長速度の定量的な測定は極めて困難であるが、こ
れまで知られている{100}面成長速度（レーザーアニー
ルの場合）は約7m/sである。それに対し{111}面成長は
それより約１桁小さい。（Laser Annealing of Semicon
ductors, J. M. Poate, Academic Press, NewYork, 198
2）。またSiの横方向結晶化においては一般に{111}ファ
セット面での成長も旺盛である。いずれの成長もSi結晶
本来の構造と、レーザー光の熱による温度勾配とが決定
要因となっている。このようにSi結晶の成長機構は薄膜
面内において強い異方性を持ち、このことが図１で説明
したように多くの欠陥を発生させる要因となっている。
例えば図２（ｂ）の結晶粒が{100}方向に横方向成長し
ている場合に、それと54.8°異なる{111}面成長が隣接
した結晶粒から伸びてくることにより成長の競合が起こ
り欠陥を発生させる。従ってこのような欠陥発生を抑制
するためには、レーザー光の走査方法を従来と異なるも
のとし、温度勾配を制御しなければならない。本発明は
レーザー光走査方法をこれら結晶面の互いの角度に整合
させることで欠陥発生を抑制する。以降、本発明の実施
例を図２（ｂ）の結晶構造の場合について説明するが、
他の結晶構造の場合も角度が異なるだけで全く同様のこ
とが成り立つことは言うまでもない。 （実施例１）図３（ａ）は本発明の第１の実施例に係わ
るレーザー結晶化法の説明図である。レーザー光１を走
査方向２に沿って走査する際に、レーザー光１の長軸方
向を走査方向２の垂線より、長軸傾斜角度３の分だけ傾
かせる。この長軸傾斜角度３を図２説明の結晶成長面ど
うしの角度に一致させることにより走査方向２に沿った
結晶成長と、それと長軸傾斜角度３だけ傾いた温度勾配
による結晶成長とを分離して欠陥発生を抑制させる。例
えば長軸傾斜角度３を54.8°とすることで{100}成長面
に対する{111}面からの妨害（あるいはその逆も成り立
つ）を別々の方向に分離してやることで、成長面の整合
性を向上させることができる。本実施例ではレーザー光
の長軸の傾きを利用したが、同じ機能を例えばマスク、
レーザースリットなどで実現してもよい。 （実施例２）図３（ｂ）は本発明の第２の実施例に係わ
るレーザー結晶化法の説明図である。Si薄膜の同一表面
を２回レーザー結晶化する際に２回目の走査方向２を１
回目のそれと走査傾斜角度４だけ傾ける。この走査傾斜
角度４を図２説明の結晶成長面どうしの角度に一致させ
ることにより１回目で形成された結晶成長とは異なる成
長面における成長を、２回目の走査で行う。これによ
り、１回目で発生した欠陥を２回目で減少させる効果お
よび面方位をつくりわける効果の両方を実現することが
できる。また、この際にも前述した長軸傾斜角度３を適
宜選択することでより良質な結晶を形成することができ
る。本実施例もマスク、レーザースリットなどで代用し
て実現してもよい。図４は本発明の第２の実施例に係わ
るレーザー結晶化の具体的な方法を説明する図である。
まず１回目のレーザー光１を走査方向２に沿って走査す
る。この際の長軸傾斜角度は0°とする。これにより走
査方向２に垂直に{100}面、紙面平行に{110}面を持った
短冊結晶粒５が揃った第１多結晶領域６を得る（図４
（ａ））。続いて、１回目のレーザー結晶化に対し走査
傾斜角度４、長軸傾斜角度３を持った２回目のレーザー
結晶化を、第１多結晶領域６上に実施する。このとき長
軸傾斜角度３と走査傾斜角度４を等しく54.8°とするこ
とで、図のようにひとつの短冊結晶粒５から発生して{1
11}面方向に成長して無欠陥状態となった第２多結晶領
域７を得ることができる（図４（ｂ））。図５も本発明
の第２の実施例に係わるレーザー結晶化の具体的な方法
の一例である。図４と同じく１回目のレーザー結晶化を
行った後、1回目のレーザー結晶化に対し走査傾斜角度
４、長軸傾斜角度３を持った２回目のレーザー結晶化
を、第１多結晶領域６上に実施する。このとき走査傾斜
角度４を54.8°、長軸傾斜角度を35.3°とする。こうす
ることで図３（ｂ）に見られるように２つの{111}面の
うち、図４で用いられなかったもう一方の{111}面成長
を起こすことができる。この場合第２多結晶領域は、図
４と異なり複数の短冊結晶粒５から発生するため全体が
一つの単結晶とはならないが、図４より大面積の第２多
結晶領域７を得られる利点がある。この場合第２多結晶
領域７にある結晶粒は図４（ｂ）より一般的に小さくな
るが実際の薄膜トランジスタ特性は電流経路を横断する
粒界数によって強く影響されるため、２回目の走査方向
２に平行に電流経路を設定すればこのような実施例でも
実用的には十分な利点がある。またこの第２多結晶領域
７の成長方向は{111}面となっており、第１多結晶領域
６とは異なる。薄膜トランジスタの移動度は面方位によ
るが、さらにキャリアが電子型か正孔型かによって最も
有利な面方位も異なる。この技術を利用することで電子
型か正孔型それぞれ有利な方位を選択的に利用すること
も可能である。図６も本発明の第２の実施例に係わるレ
ーザー結晶化の具体的な方法の一例である。図４と同じ
く１回目のレーザー結晶化を行った後、1回目のレーザ
ー結晶化に対し走査傾斜角度４、長軸傾斜角度３を持っ
た２回目のレーザー結晶化を、第１多結晶領域６上に実
施する。このとき走査傾斜角度４を0°、長軸傾斜角度
を54.8°とする。こうすることで図３（ｂ）に見られる
ような{111}面からの成長面による競合を分離し、第１
多結晶領域６に発生した欠陥を修正することができる。
この場合も複数の短冊結晶粒５から第２多結晶領域７が
発生するため全体が一つの単結晶とはならないが、より
高品質の多結晶を得られる利点がある。図７は本発明の
第２の実施例に係わるレーザー結晶化法を実際のパネル
に適用する際の具体例を説明した図である。絶縁体基板
上に形成された非晶質Si薄膜上の特定領域付近におい
て、レーザーマーカーあるいはフォトリソグラフィによ
って位置合わせマーク８を周期的に形成する。レーザー
結晶化の前にこの位置合わせマーク８をカメラにより撮
影しそのパターンを記憶する。記憶したパターンより基
板の基準方位９を算出し、それに対し走査傾斜角度４を
あらかじめ加えた走査方向２に沿って１回目のレーザー
結晶化を実行する。このとき長軸傾斜角度３は0°とす
る。これにより基板上には走査方向２に垂直に{100}
面、基板平行方向に{110}面を持った第１多結晶領域６
が形成される（図７（ａ））。次にこの第１多結晶領域
６内部に高品質化したい場所をあらかじめ位置合わせマ
ーク８のパターンから算出し、その位置と先に求めた基
準方位９との関係から２回目のレーザー結晶化の走査位
置を決める。２回目の走査方向２は基準方位９と平行に
し、長軸傾斜角度を54.8°とする。こうすることで図４
（ｂ）と同様の第２多結晶領域７が形成される（図７
（ｂ））。形成された第２多結晶領域７上にトランジス
タのチャネルが重なるように位置合わせパターン８を利
用して位置決めしながら、ソース、ドレイン、チャネ
ル、ゲート絶縁膜、ゲート電極を順次形成することで薄
膜トランジスタ１０を形成する。これにより、欠陥の少
ない第２多結晶領域をチャネルとして利用した一群の高
機能薄膜トランジスタ１０を得ることができる。図８は
本発明の第２の実施例に係わるレーザー結晶化法を実際
のパネルに適用する際のもうひとつの具体例を説明した
図である。 図７と同様に１回目のレーザー結晶化を
実行するがこのとき走査傾斜角度は基準方位９に平行、
長軸傾斜角度３は0°とする。これにより基板上には走
査方向２に垂直に{100}面、基板平行方向に{110}面を持
った第１多結晶領域６が形成される（図８（ａ））。次
にこの第１多結晶領域６内部に、他の結晶方位を持った
薄膜トランジスタが欲しい場所をあらかじめ算出し、そ
の位置に２回目のレーザー結晶化を実行する。２回目の
走査方向２は基準方位９から54.8°とし、長軸傾斜角度
は35.3°とする。こうすることで図５と同様の第２多結
晶領域７が選択的に形成される（図８（ｂ））。形成さ
れた第２多結晶領域７上に結晶成長方向と平行な電流経
路を持つようにトランジスタのパターンを傾けながら、
ソース、ドレイン、チャネル、ゲート絶縁膜、ゲート電
極を順次形成することで薄膜トランジスタ１０を形成す
る。この他の領域には基準方位に平行な電流経路を持っ
た従来型薄膜トランジスタ１１を形成する。これにより
従来型薄膜トランジスタ１１とは異なる面方位を持つ一
群の薄膜トランジスタ１０を選択的に形成でき、それぞ
れ電子型、正孔型を割り当てることで総合的な特性向上
を実現できる。図９は上記図７および図８で説明した第
２多結晶領域７利用の薄膜トランジスタ１０と従来型薄
膜トランジスタ１１とを組み合わせ、パネルに領域ごと
に分離、割り当てた周辺回路の例である。周辺回路全体
の中に占める特定領域１２をあらかじめ位置合わせパタ
ーン８を用いて決定する。これら特定領域１２内には面
方位と電流経路方向の揃った一群の薄膜トランジスタ１
０が形成されている。これら特定領域１２と区別するた
めに、１回のレーザー結晶化しか行わない従来型領域１
３も適宜ブロック化して配置しておく。こうすることで
レーザー結晶化の走査効率を高め、製造コストを低減す
ることができる。各特定領域ごとに電子型、正孔型の区
別を行って使い分けしてもよい。図１０は本発明の薄膜
トランジスタを利用した画像表示装置の例を示す。絶縁
体基板１４上にSi薄膜を形成し、その上に周辺回路領域
１５が集積されており、それらが一体となって、画素１
６を持つ画像表示パネルを構成する。これらの回路を構
成するトランジスタには要求される性能がそれぞれ異な
るため、本発明の図９のような選択的かつ複合的に組み
合わされた薄膜トランジスタが利用されている。このよ
うな構成では、大面積のガラス基板上に主要な回路を集
積することができ、従来の周辺回路のほとんどを集積し
た画像表示装置を形成することができる。さらに低コス
トのガラス基板を用いて数少ない工程により製造できる
という利点がある。画像表示パネル上には液晶層１７、
共通電極１８、保護膜１９が順次重ねられ、それらを上
部偏光板２０および下部偏光板２１で挟みこんでいる。
それらを一体として導光板２２上に形成することで画像
表示パネルが構成されている。
【０００９】
【発明の効果】薄膜トランジスタを形成する結晶薄膜の
欠陥の発生が改善され、高品質の多結晶が制御された位
置に薄膜トランジスタを形成できるので、高機能な薄膜
トランジスタ装置が実現できる。また、同一ガラス基板
上に、画素部、周辺回路を集約的に形成することが可能
となり、大面積（１５インチ以上）な画像表示装置が実
現できる。
【図面の簡単な説明】
【図１】図１は従来技術のレーザー結晶化法の問題点を
説明するための図である。
【図２】図２はSi結晶の格子図で紙面に平行に、（ａ）
{100}面、（ｂ）{110}面、（ｃ）{111}面の場合を描い
た結晶格子図である。
【図３】図３（ａ）は本発明の第１の実施例に係わるレ
ーザー結晶化法の説明図であり、（ｂ）は本発明の第２
の実施例に係わるレーザー結晶化法の説明図である。
【図４】図４は本発明の第２の実施例に係わるレーザー
結晶化の具体的な方法を説明する図である。
【図５】図５は本発明の第２の実施例に係わるレーザー
結晶化の具体的な方法の一例を示す図である。
【図６】図６は本発明の第２の実施例に係わるレーザー
結晶化の具体的な方法の一例を示す図である。
【図７】図７は本発明の第２の実施例に係わるレーザー
結晶化法を実際のパネルに適用する際の具体例を説明し
た図である。
【図８】図８は本発明の第２の実施例に係わるレーザー
結晶化法を実際のパネルに適用する際のもうひとつの具
体例を説明した図である。
【図９】図９は上記図７および図８で説明した薄膜トラ
ンジスタを組み合わせ、パネルに領域ごとに分離、割り
当てた周辺回路の例を示す図である。
【図１０】図１０は本発明の薄膜トランジスタを利用し
た画像表示装置の例を示す図である。
【図１１】図１１は本発明の実施例における結晶面方位
のつくりわけを説明した図である。
【符号の説明】
１…レーザー光、２…走査方向、３…長軸傾斜角度、４
…走査傾斜角度、５…短冊結晶粒、６…第１多結晶領
域、７…第２多結晶領域、８…位置合わせマーク、９…
基準方位、１０…薄膜トランジスタ、１１…従来型薄膜
トランジスタ、１２…特定領域、１３…従来型領域、１
４…絶縁体基板、１５…周辺回路領域、１６…画素、１
７…液晶層、１８…共通電極、１９…保護膜、２０…上
部偏光板、２１…下部偏光板、２２…導光板、１０１…
Si結晶粒、１０２…微結晶領域、１０３…合流型粒界、
１０４…分岐型粒界。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 21/20 29/78 ６２７Ｇ 29/786 ６２０ ６１８Ｂ ６１２Ｂ (72)発明者 芝 健夫 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H092 GA59 JA24 JA37 JA41 JB22 JB31 KA04 MA08 MA30 NA22 NA25 NA29 PA01 PA06 5C094 AA03 AA42 AA43 AA55 BA03 BA43 CA19 EA04 EA05 EA07 EB02 JA09 5F052 AA02 BA01 BA04 BB02 BB07 DA01 DA03 DA10 FA19 FA21 JA01 5F110 AA17 AA30 BB02 DD02 GG01 GG02 GG03 GG13 GG24 GG25 NN78 PP03 PP05 PP24 PP29

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】絶縁体基板と、前記絶縁体基板上に形成さ
    れた多結晶薄膜と、前記多結晶薄膜上に形成されたソー
    ス、ドレイン、チャネル及びゲートからなるトランジス
    タとを有する薄膜トランジスタ装置の、前記多結晶薄膜
    はIV属のC,Si,Ge,Sn及びPbの群から選ばれる何れか一つ
    の結晶、もしくはそれらの混晶からなる結晶化領域を有
    し、該結晶化領域の少なくとも一つの面方位が{100}、
    {110}、{111}のいずれかであり、その他の領域の面方位
    は{100}、{110}、{111}のいずれかのうちで前記領域と
    は異なることを特徴とする薄膜トランジスタ装置。
  2. 【請求項２】前記絶縁体基板がガラス基板であり、前記
    多結晶薄膜の膜厚が30nm乃至300nmであることを特徴と
    する請求項１記載の薄膜トランジスタ装置。
  3. 【請求項３】前記結晶化領域内に少なくともひとつの薄
    膜トランジスタを持ち、該薄膜トランジスタのソースと
    ドレインを結ぶ電流経路方向は、該領域内に存在する薄
    膜トランジスタ間で一致しており、その他の領域内に存
    在する薄膜トランジスタの該電流経路方向との間の角度
    が0±5°、30±5°、35.3±5°、45.0±5°、54.8±5
    °、60±5°、70.5±5°、90±5°のいずれかであるこ
    とを特徴とする請求項１記載の薄膜トランジスタ装置。
  4. 【請求項４】絶縁体基板と、前記絶縁体基板上に形成さ
    れた多結晶薄膜と、前記多結晶薄膜上に形成されたソー
    ス、ドレイン、チャネル及びゲートからなるトランジス
    タとを有する薄膜トランジスタ装置の、前記多結晶薄膜
    はIV属のC,Si,Ge,Sn及びPbの群から選ばれる何れか一つ
    の結晶、もしくはそれらの混晶からなる結晶化領域を有
    し、該結晶化領域が{100}、{110}及び{111}の面方位を
    有することを特徴とする薄膜トランジスタ装置。
  5. 【請求項５】前記絶縁体基板がガラス基板であり、前記
    多結晶薄膜の膜厚が30nm乃至300nmであることを特徴と
    する請求項４記載の薄膜トランジスタ装置。
  6. 【請求項６】前記結晶化領域内に少なくともひとつの薄
    膜トランジスタを持ち、該薄膜トランジスタのソースと
    ドレインを結ぶ電流経路方向は、該領域内に存在する薄
    膜トランジスタ間で一致しており、その他の領域内に存
    在する薄膜トランジスタの該電流経路方向との間の角度
    が0±5°、30±5°、35.3±5°、45.0±5°、54.8±5
    °、60±5°、70.5±5°、90±5°のいずれかであるこ
    とを特徴とする請求項４記載の薄膜トランジスタ装置。
  7. 【請求項７】絶縁体基板と、前記絶縁体基板上に形成さ
    れた多結晶薄膜と、前記多結晶薄膜上に形成されたソー
    ス、ドレイン、チャネル及びゲートからなるトランジス
    タとを有する薄膜トランジスタ装置の、前記多結晶薄膜
    はIV属のC,Si,Ge,Sn及びPbの群から選ばれる何れか一つ
    の結晶、もしくはそれらの混晶からなる結晶化領域を有
    し、該結晶化領域の少なくとも一つの面方位が{100}、
    {110}、{111}のいずれかであり、その他の領域の面方位
    は{100}、{110}、{111}のいずれかのうちで前記領域と
    は異なる面方位を有する薄膜トランジスタ装置を、同一
    基板上に複数個組み合わせて形成し、さらに画素駆動回
    路、周辺制御回路および論理回路の少なくとも一つを有
    することを特徴とする画像表示装置。
  8. 【請求項８】前記絶縁体基板がガラス基板であり、前記
    多結晶薄膜の膜厚が30nm乃至300nmであることを特徴と
    する請求項７記載の画像表示装置。
  9. 【請求項９】前記結晶化領域内に少なくともひとつの薄
    膜トランジスタを持ち、該薄膜トランジスタのソースと
    ドレインを結ぶ電流経路方向は、該領域内に存在する薄
    膜トランジスタ間で一致しており、その他の領域内に存
    在する薄膜トランジスタの該電流経路方向との間の角度
    が0±5°、30±5°、35.3±5°、45.0±5°、54.8±5
    °、60±5°、70.5±5°、90±5°のいずれかであるこ
    とを特徴とする請求項７記載の画像表示装置。
  10. 【請求項１０】絶縁体基板と、前記絶縁体基板上に形成
    された多結晶薄膜と、前記多結晶薄膜上に形成されたソ
    ース、ドレイン、チャネル及びゲートからなるトランジ
    スタとを有する薄膜トランジスタ装置の、前記多結晶薄
    膜はIV属のC,Si,Ge,Sn及びPbの群から選ばれる何れか一
    つの結晶、もしくはそれらの混晶からなる結晶化領域を
    有し、該結晶化領域が{100}、{110}及び{111}の面方位
    を有する薄膜トランジスタ装置を、同一基板上に複数個
    組み合わせて形成し、さらに画素駆動回路、周辺制御回
    路および論理回路の少なくとも一つを有することを特徴
    とする画像表示装置。
  11. 【請求項１１】前記絶縁体基板がガラス基板であり、前
    記多結晶薄膜の膜厚が30nm乃至300nmであることを特徴
    とする請求項１０記載の画像表示装置。
  12. 【請求項１２】前記結晶化領域内に少なくともひとつの
    薄膜トランジスタを持ち、該薄膜トランジスタのソース
    とドレインを結ぶ電流経路方向は、該領域内に存在する
    薄膜トランジスタ間で一致しており、その他の領域内に
    存在する薄膜トランジスタの該電流経路方向との間の角
    度が0±5°、30±5°、35.3±5°、45.0±5°、54.8±5
    °、60±5°、70.5±5°、90±5°のいずれかであるこ
    とを特徴とする請求項１０記載の画像表示装置。
  13. 【請求項１３】絶縁体基板上の半導体薄膜を結晶化して
    なる薄膜トランジスタ装置の製法において、該半導体薄
    膜上に照射されるレーザー光の長軸方向が、該レーザー
    光の走査方向の垂線との間に傾きを持ち、該傾きの角度
    （以後、長軸傾斜角度をいう）は0±5°、30±5°、35.
    3±5°、45.0±5°、54.8±5°、60±5°、70.5±5°、
    90±5°のいずれかであることを特徴とする薄膜トラン
    ジスタ装置の製造方法。
  14. 【請求項１４】前記結晶化を同一の半導体薄膜に対して
    複数回繰り返す工程を有し、該複数回の工程におけるそ
    れぞれのレーザー光の走査方向が互いに異なる角度で傾
    き、その傾きの角度（以後、走査傾斜角度という）は0
    ±5°、30±5°、35.3±5°、45.0±5°、54.8±5°、6
    0±5°、70.5±5°、90±5°のいずれかであることを特
    徴とする請求項１３記載の薄膜トランジスタ装置の製造
    方法。
  15. 【請求項１５】前記結晶化工程により結晶化された領域
    を少なくとも一つ持ち、該領域内における前記長軸傾斜
    角度若しくは前記走査傾斜角度が同一であることを特徴
    とする請求項１４記載の薄膜トランジスタ装置の製造方
    法。
  16. 【請求項１６】前記領域を複数個持ち、該領域のうち少
    なくとも一つの領域における前記長軸傾斜角度若しくは
    前記走査傾斜角度の少なくとも一つが、その他の領域の
    ものと異なることを特徴とする請求項１５記載の薄膜ト
    ランジスタ装置の製造方法。
  17. 【請求項１７】前記結晶化における前記走査傾斜角度若
    しくは前記長軸傾斜角度を決める際に、前記半導体薄膜
    上の絶対位置と絶対角度の指標を示す位置合わせマーク
    を、前記絶縁体基板若しくは前記半導体薄膜に複数個持
    たせたことを特徴とする請求項１３記載の薄膜トランジ
    スタ装置の製造方法。
JP2001314719A 2001-10-12 2001-10-12 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 Pending JP2003124230A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001314719A JP2003124230A (ja) 2001-10-12 2001-10-12 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
TW091114358A TW548727B (en) 2001-10-12 2002-06-28 Thin-film transistor device, its manufacturing process, and image display using the device
KR1020020039258A KR20030030840A (ko) 2001-10-12 2002-07-08 박막 트랜지스터 장치, 그 제조방법 및 이 장치를 이용한화상표시장치
US10/190,670 US6903368B2 (en) 2001-10-12 2002-07-09 Thin-film transistor device, its manufacturing process, and image display using the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001314719A JP2003124230A (ja) 2001-10-12 2001-10-12 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置

Publications (1)

Publication Number Publication Date
JP2003124230A true JP2003124230A (ja) 2003-04-25

Family

ID=19132984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001314719A Pending JP2003124230A (ja) 2001-10-12 2001-10-12 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置

Country Status (4)

Country Link
US (1) US6903368B2 (ja)
JP (1) JP2003124230A (ja)
KR (1) KR20030030840A (ja)
TW (1) TW548727B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056896A (ja) * 2003-08-04 2005-03-03 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2008521247A (ja) * 2004-11-18 2008-06-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US7464364B2 (en) 2004-06-10 2008-12-09 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device
US8048773B2 (en) 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CN1404627A (zh) 2000-10-10 2003-03-19 纽约市哥伦比亚大学托管会 处理薄金属层的方法与设备
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
CN1248287C (zh) * 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
KR20050047103A (ko) * 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
JP5164378B2 (ja) * 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
JP4935059B2 (ja) * 2005-02-17 2012-05-23 三菱電機株式会社 半導体装置の製造方法
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP2007080853A (ja) * 2005-09-09 2007-03-29 Toshiba Corp 素子形成基板、アクティブマトリクス基板及びその製造方法
US7560321B2 (en) * 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285351A (ja) * 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型半導体装置およびその製造方法
JPH04233758A (ja) * 1990-12-28 1992-08-21 Ricoh Co Ltd 半導体装置とその製造方法
JPH07249592A (ja) * 1994-03-09 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体デバイスのレーザー処理方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH0855808A (ja) * 1994-08-17 1996-02-27 Oki Electric Ind Co Ltd 多結晶シリコン薄膜の形成方法
JPH1041234A (ja) * 1996-05-22 1998-02-13 Sony Corp シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法
JPH10199808A (ja) * 1997-01-09 1998-07-31 Sony Corp シリコン膜の結晶化方法
JPH11345783A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 非単結晶薄膜のレーザー結晶化方法
JP2000349024A (ja) * 1999-06-04 2000-12-15 Sharp Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer
US5895933A (en) * 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285351A (ja) * 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型半導体装置およびその製造方法
JPH04233758A (ja) * 1990-12-28 1992-08-21 Ricoh Co Ltd 半導体装置とその製造方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH07249592A (ja) * 1994-03-09 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体デバイスのレーザー処理方法
JPH0855808A (ja) * 1994-08-17 1996-02-27 Oki Electric Ind Co Ltd 多結晶シリコン薄膜の形成方法
JPH1041234A (ja) * 1996-05-22 1998-02-13 Sony Corp シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法
JPH10199808A (ja) * 1997-01-09 1998-07-31 Sony Corp シリコン膜の結晶化方法
JPH11345783A (ja) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 非単結晶薄膜のレーザー結晶化方法
JP2000349024A (ja) * 1999-06-04 2000-12-15 Sharp Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056896A (ja) * 2003-08-04 2005-03-03 Seiko Epson Corp 薄膜半導体装置の製造方法
JP4539041B2 (ja) * 2003-08-04 2010-09-08 セイコーエプソン株式会社 薄膜半導体装置の製造方法
US7464364B2 (en) 2004-06-10 2008-12-09 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device
US8255842B2 (en) 2004-06-10 2012-08-28 Sharp Kabushiki Kaisha Thin-film transistor circuit, design method for thin-film transistor, design program for thin-film transistor circuit, design program recording medium, design library database, and display device
JP2008521247A (ja) * 2004-11-18 2008-06-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US8048773B2 (en) 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Also Published As

Publication number Publication date
TW548727B (en) 2003-08-21
US20030089907A1 (en) 2003-05-15
KR20030030840A (ko) 2003-04-18
US6903368B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
JP2003124230A (ja) 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
KR100618184B1 (ko) 결정화 방법
US7892704B2 (en) Mask for silicon crystallization, method for crystallizing silicon using the same and display device
US7859016B2 (en) Thin film semiconductor device, polycrystalline semiconductor thin film production process and production apparatus
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
KR100704331B1 (ko) 박막 트랜지스터 장치
US7714331B2 (en) Display device
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
JPH1164883A (ja) 多結晶半導体薄膜の製造方法および製造装置
US6727125B2 (en) Multi-pattern shadow mask system and method for laser annealing
US8076187B2 (en) Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
JP2003168645A (ja) 半導体薄膜装置、その製造方法及び画像表示装置
US7033915B2 (en) Method for crystallizing amorphous silicon film
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
US11521989B2 (en) Display substrate, display apparatus and manufacturing method of display substrate
JP2003077834A (ja) 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
US7678621B2 (en) Crystallization pattern and method for crystallizing amorphous silicon using the same
JP2005175257A (ja) 結晶性膜の製造方法
JP2006032646A (ja) 結晶性薄膜形成方法、結晶性薄膜、結晶性薄膜半導体装置およびディスプレイ装置
JP2007042980A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627