JPH1041234A - シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法 - Google Patents
シリコン薄膜、シリコン単結晶粒子群及びそれらの形成方法、並びに、半導体装置、フラッシュメモリセル及びそれらの製造方法Info
- Publication number
- JPH1041234A JPH1041234A JP9088728A JP8872897A JPH1041234A JP H1041234 A JPH1041234 A JP H1041234A JP 9088728 A JP9088728 A JP 9088728A JP 8872897 A JP8872897 A JP 8872897A JP H1041234 A JPH1041234 A JP H1041234A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- silicon single
- thin film
- crystal particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】シリコン単結晶粒子群を規則的に絶縁膜上に配
列でき、しかも、形成を容易に且つ短時間で行うことが
できるシリコン薄膜の形成方法を提供する。 【解決手段】基体１２上に形成された非晶質若しくは多
結晶のシリコン層１３に紫外線ビームをパルス状にて照
射し、シリコン単結晶粒子群から成るシリコン薄膜１４
を基体１２上に形成するシリコン薄膜の形成方法は、矩
形状の紫外線ビームの照射完了から次の矩形状の紫外線
ビームの照射開始までの間における紫外線ビーム照射位
置の移動量Ｌを４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅Ｗに対する該移動量の割合
Ｒ（＝Ｌ／Ｗ）を０．１乃至５％とし、以て、基体上に
格子状に配列した略矩形のシリコン単結晶粒子群から成
り、シリコン単結晶粒子の基体の表面に対する選択方位
が略〈１００〉方位であるシリコン薄膜を形成する。
列でき、しかも、形成を容易に且つ短時間で行うことが
できるシリコン薄膜の形成方法を提供する。 【解決手段】基体１２上に形成された非晶質若しくは多
結晶のシリコン層１３に紫外線ビームをパルス状にて照
射し、シリコン単結晶粒子群から成るシリコン薄膜１４
を基体１２上に形成するシリコン薄膜の形成方法は、矩
形状の紫外線ビームの照射完了から次の矩形状の紫外線
ビームの照射開始までの間における紫外線ビーム照射位
置の移動量Ｌを４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅Ｗに対する該移動量の割合
Ｒ（＝Ｌ／Ｗ）を０．１乃至５％とし、以て、基体上に
格子状に配列した略矩形のシリコン単結晶粒子群から成
り、シリコン単結晶粒子の基体の表面に対する選択方位
が略〈１００〉方位であるシリコン薄膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、新規のシリコン薄
膜、シリコン単結晶粒子群及びそれらの形成方法、並び
に、半導体装置、フラッシュメモリセル及びそれらの製
造方法に関する。
膜、シリコン単結晶粒子群及びそれらの形成方法、並び
に、半導体装置、フラッシュメモリセル及びそれらの製
造方法に関する。
【０００２】
【従来の技術】基体上に形成されたシリコン単結晶粒子
群から成るシリコン薄膜が、薄膜トランジスタ（以下、
ＴＦＴと略す）やＳＯＩ技術を応用した半導体装置とい
った各種の半導体装置、太陽電池に用いられており、あ
るいは又、マイクロマシーンの作製への適用が検討され
ている。
群から成るシリコン薄膜が、薄膜トランジスタ（以下、
ＴＦＴと略す）やＳＯＩ技術を応用した半導体装置とい
った各種の半導体装置、太陽電池に用いられており、あ
るいは又、マイクロマシーンの作製への適用が検討され
ている。
【０００３】半導体装置の分野においては、例えば、Ｔ
ＦＴを負荷素子に用いた積層型ＳＲＡＭが提案されてい
る。また、ＴＦＴは、ＬＣＤ用液晶パネルにも使用され
ている。例えば、キャリア移動度（μ）や導電率
（σ）、オン電流特性、サブスレッショールド特性、オ
ン／オフ電流比といった電気的特性に高性能を要求され
るＴＦＴにおいては、通常、シリコン単結晶粒子群から
成るシリコン薄膜が用いられる。そして、シリコン単結
晶粒子の大きさを大きくし（大粒径化）、併せて双晶密
度を低減させてシリコン単結晶粒子内のトラップ密度を
低下させることによって、ＳＲＡＭやＴＦＴの特性の向
上を図る努力が進められている。
ＦＴを負荷素子に用いた積層型ＳＲＡＭが提案されてい
る。また、ＴＦＴは、ＬＣＤ用液晶パネルにも使用され
ている。例えば、キャリア移動度（μ）や導電率
（σ）、オン電流特性、サブスレッショールド特性、オ
ン／オフ電流比といった電気的特性に高性能を要求され
るＴＦＴにおいては、通常、シリコン単結晶粒子群から
成るシリコン薄膜が用いられる。そして、シリコン単結
晶粒子の大きさを大きくし（大粒径化）、併せて双晶密
度を低減させてシリコン単結晶粒子内のトラップ密度を
低下させることによって、ＳＲＡＭやＴＦＴの特性の向
上を図る努力が進められている。
【０００４】かかるシリコン薄膜の電気的特性を向上さ
せるために、ＳＰＣ技術（Solid Phase Crystallizatio
n、非晶質シリコンからの固相結晶化）やＥＬＡ技術（E
xcimer Laser Anneal、エキシマレーザを用いた溶融結
晶化）により、シリコン単結晶粒子の大粒径化（〜１μ
ｍ）が検討されている。ＥＬＡ技術に基づくシリコン薄
膜の成膜方法として、例えば、文献 "Dependence of Cr
ystallization Behaviors of Excimer Laser Annealed
Amorphous Silicon Film on the Number of Laser Sho
t", B. Jung, et al., AM-LCD 95, pp 117-120 が知ら
れている。この文献によれば、非晶質シリコン層にエキ
シマレーザを繰り返し照射することによって、シリコン
単結晶粒子の選択方位が略〈１１１〉方位であるシリコ
ン薄膜を形成することができるとされている。更には、
ＥＬＡ技術に基づくシリコン薄膜の成膜方法として、例
えば、文献 "Crystal forms by solid-state recrystal
lization of amorphous Si films on SiO2", T. Noma,
Appl. Phys. Lett. 59(6), 5August 1991, pp 653-655
が知られている。この文献によれば、成膜されたシリコ
ン単結晶粒子は〈１１０〉方位を有し、そして微細な
｛１１１｝双晶を含む。
せるために、ＳＰＣ技術（Solid Phase Crystallizatio
n、非晶質シリコンからの固相結晶化）やＥＬＡ技術（E
xcimer Laser Anneal、エキシマレーザを用いた溶融結
晶化）により、シリコン単結晶粒子の大粒径化（〜１μ
ｍ）が検討されている。ＥＬＡ技術に基づくシリコン薄
膜の成膜方法として、例えば、文献 "Dependence of Cr
ystallization Behaviors of Excimer Laser Annealed
Amorphous Silicon Film on the Number of Laser Sho
t", B. Jung, et al., AM-LCD 95, pp 117-120 が知ら
れている。この文献によれば、非晶質シリコン層にエキ
シマレーザを繰り返し照射することによって、シリコン
単結晶粒子の選択方位が略〈１１１〉方位であるシリコ
ン薄膜を形成することができるとされている。更には、
ＥＬＡ技術に基づくシリコン薄膜の成膜方法として、例
えば、文献 "Crystal forms by solid-state recrystal
lization of amorphous Si films on SiO2", T. Noma,
Appl. Phys. Lett. 59(6), 5August 1991, pp 653-655
が知られている。この文献によれば、成膜されたシリコ
ン単結晶粒子は〈１１０〉方位を有し、そして微細な
｛１１１｝双晶を含む。
【０００５】更には、ストリップヒータを用いたシリコ
ン薄膜のグラフォエピタキシャル成長技術が、例えば、
文献 "Silicon graphoepitaxy using a strip-heater o
ven", M.W. Geis, et al., Appl. Phys. Lett. 37(5),
1 September 1980, pp 454-456 から公知である。この
文献によれば、ＳｉＯ2上のシリコン薄膜は（１００）
集合組織となっている。
ン薄膜のグラフォエピタキシャル成長技術が、例えば、
文献 "Silicon graphoepitaxy using a strip-heater o
ven", M.W. Geis, et al., Appl. Phys. Lett. 37(5),
1 September 1980, pp 454-456 から公知である。この
文献によれば、ＳｉＯ2上のシリコン薄膜は（１００）
集合組織となっている。
【０００６】あるいは又、シリコン単結晶粒子群から成
るシリコン薄膜の形成は、化学的気相成長法（ＣＶＤ
法）、あるいはランダム固相成長法によっても行われて
いる。ＣＶＤ法によるポリシリコン結晶粒の形成に関し
ては、例えば、特開昭６３−３０７４３１号公報や特開
昭６３−３０７７７６号公報が公知である。これらの公
報に開示された技術によれば、シリコン単結晶粒子の選
択方位は〈１１１〉方位である。ところで、通常の化学
的気相成長法では、大きなシリコン単結晶粒子群から成
るシリコン薄膜を形成しようとした場合、均一な膜質を
有し且つ低リークで高移動度を有するシリコン膜を形成
することは困難である。ランダム固相成長法では、シリ
コン単結晶粒子の粒径が１μｍ以上の大粒径化されたシ
リコン薄膜を形成することが可能であるが、シリコン単
結晶粒子を選択的に成長させることが難しく、しかもＴ
ＦＴ活性領域内に結晶粒界が存在することが多い。その
結果、粒界領域の多少によってＴＦＴ特性にばらつきが
生じ、ＴＦＴのライフタイムの短縮を招くという問題が
ある。
るシリコン薄膜の形成は、化学的気相成長法（ＣＶＤ
法）、あるいはランダム固相成長法によっても行われて
いる。ＣＶＤ法によるポリシリコン結晶粒の形成に関し
ては、例えば、特開昭６３−３０７４３１号公報や特開
昭６３−３０７７７６号公報が公知である。これらの公
報に開示された技術によれば、シリコン単結晶粒子の選
択方位は〈１１１〉方位である。ところで、通常の化学
的気相成長法では、大きなシリコン単結晶粒子群から成
るシリコン薄膜を形成しようとした場合、均一な膜質を
有し且つ低リークで高移動度を有するシリコン膜を形成
することは困難である。ランダム固相成長法では、シリ
コン単結晶粒子の粒径が１μｍ以上の大粒径化されたシ
リコン薄膜を形成することが可能であるが、シリコン単
結晶粒子を選択的に成長させることが難しく、しかもＴ
ＦＴ活性領域内に結晶粒界が存在することが多い。その
結果、粒界領域の多少によってＴＦＴ特性にばらつきが
生じ、ＴＦＴのライフタイムの短縮を招くという問題が
ある。
【０００７】
【発明が解決しようとする課題】これらの各種文献や特
許公開公報に開示された技術の全てにおいて、シリコン
単結晶粒子群は、規則的に絶縁膜上に配列されてはいな
い。シリコン単結晶粒子群を規則的に絶縁膜上に配列す
ることが可能となれば、例えばＴＦＴのより一層高度な
特性の制御や特性の均一性の向上を図ることができる
し、１つのシリコン単結晶粒子内に１つのＴＦＴを形成
することが可能となり、ＳＯＩ技術の更なる発展が期待
できる。
許公開公報に開示された技術の全てにおいて、シリコン
単結晶粒子群は、規則的に絶縁膜上に配列されてはいな
い。シリコン単結晶粒子群を規則的に絶縁膜上に配列す
ることが可能となれば、例えばＴＦＴのより一層高度な
特性の制御や特性の均一性の向上を図ることができる
し、１つのシリコン単結晶粒子内に１つのＴＦＴを形成
することが可能となり、ＳＯＩ技術の更なる発展が期待
できる。
【０００８】所望の位置にシリコン核あるいは結晶核を
配置し、かかるシリコン核あるいは結晶核に基づき大粒
径のシリコン単結晶粒子を形成する方法が、例えば、特
開平３−１２５４２２号公報、特開平５−２２６２４６
号公報、特開平６−９７０７４号公報や特開平６−３０
２５１２号公報から公知である。特開平３−１２５４２
２号公報に開示された技術においては、リソグラフィ技
術を用いたパターニングを行うことで微小のシリコン核
あるいは結晶核を形成する必要があるが、現状の技術で
はリソグラフィ技術によって微小のシリコン核あるいは
結晶核を形成することが困難である。シリコン核あるい
は結晶核の大きさが大きい場合、多結晶が形成され易
く、双晶や転位が発生し易いし、スループットの低下を
招く。また、特開平５−２２６２４６号公報、特開平６
−９７０７４号公報あるいは特開平６−３０２５１２号
公報に開示された技術においては、細く収束することが
でき且つ直接描画可能なエネルギービームを非晶質シリ
コン層に照射したり、イオン注入を行う必要がある。そ
れ故、シリコン単結晶粒子の形成工程が複雑なばかり
か、固相成長工程を必要とするためシリコン単結晶粒子
を得るために長時間を要し、スループットの低下を招く
という問題がある。
配置し、かかるシリコン核あるいは結晶核に基づき大粒
径のシリコン単結晶粒子を形成する方法が、例えば、特
開平３−１２５４２２号公報、特開平５−２２６２４６
号公報、特開平６−９７０７４号公報や特開平６−３０
２５１２号公報から公知である。特開平３−１２５４２
２号公報に開示された技術においては、リソグラフィ技
術を用いたパターニングを行うことで微小のシリコン核
あるいは結晶核を形成する必要があるが、現状の技術で
はリソグラフィ技術によって微小のシリコン核あるいは
結晶核を形成することが困難である。シリコン核あるい
は結晶核の大きさが大きい場合、多結晶が形成され易
く、双晶や転位が発生し易いし、スループットの低下を
招く。また、特開平５−２２６２４６号公報、特開平６
−９７０７４号公報あるいは特開平６−３０２５１２号
公報に開示された技術においては、細く収束することが
でき且つ直接描画可能なエネルギービームを非晶質シリ
コン層に照射したり、イオン注入を行う必要がある。そ
れ故、シリコン単結晶粒子の形成工程が複雑なばかり
か、固相成長工程を必要とするためシリコン単結晶粒子
を得るために長時間を要し、スループットの低下を招く
という問題がある。
【０００９】一方、現在、不揮発性メモリの開発が盛ん
に行われている。そして、フローティングゲート構造を
有するフラッシュメモリを中心に検討が鋭意進められて
おり、メモリセルの微細化と共に低電圧化が進められて
いる。このフラッシュメモリにおいては、フローティン
グゲートに電荷を注入しあるいはフローティングゲート
から電荷を放出することによって、データの書込みや消
去を行う。各種の電荷注入法が提案されているが、チャ
ネルホットエレクトロン注入法や、トンネル酸化膜に高
電界（例えば８ＭＶ／ｃｍ以上）を印加してファウラー
・ノルドハイムトンネル電流を流す方法が一般的であ
る。
に行われている。そして、フローティングゲート構造を
有するフラッシュメモリを中心に検討が鋭意進められて
おり、メモリセルの微細化と共に低電圧化が進められて
いる。このフラッシュメモリにおいては、フローティン
グゲートに電荷を注入しあるいはフローティングゲート
から電荷を放出することによって、データの書込みや消
去を行う。各種の電荷注入法が提案されているが、チャ
ネルホットエレクトロン注入法や、トンネル酸化膜に高
電界（例えば８ＭＶ／ｃｍ以上）を印加してファウラー
・ノルドハイムトンネル電流を流す方法が一般的であ
る。
【００１０】ところで、このフラッシュメモリにおいて
は、フローティングゲートを構成する多結晶シリコン粒
子の粒径のばらつきがデータ消去後の閾値電圧に変動を
生じさせることが、文献「不揮発性メモリとそのスケー
リング」、電子情報通信学会誌、Ｖｏｌ．９，Ｎｏ．
５，４６９〜４８４頁、１９９６年５月 に報告されて
いる。また、将来の微細化された低電圧作動のフラッシ
ュメモリを実現させるための一手段として、シリコンナ
ノクリスタルからフローティングゲートを構成するフラ
ッシュメモリが、文献 "A silicon nanocrystal based
memory", S.Tiwari, et al., Appl. Phys. Lett. 68(1
0), 4, pp1377-1379, 4 March 1996 に提案されてい
る。更には、現状の半導体装置を越える世代の不揮発性
メモリの一形態として、少ない蓄積電荷（電子）を用い
て低電圧で作動させるシングルエレクトロンメモリが、
文献 "A Room-Temperature Single-Electron memory De
vice Using Fine-Grain Polycrystalline Silicon", K.
Yano, et al., IEDM93, pp541-544 に提案されている。
は、フローティングゲートを構成する多結晶シリコン粒
子の粒径のばらつきがデータ消去後の閾値電圧に変動を
生じさせることが、文献「不揮発性メモリとそのスケー
リング」、電子情報通信学会誌、Ｖｏｌ．９，Ｎｏ．
５，４６９〜４８４頁、１９９６年５月 に報告されて
いる。また、将来の微細化された低電圧作動のフラッシ
ュメモリを実現させるための一手段として、シリコンナ
ノクリスタルからフローティングゲートを構成するフラ
ッシュメモリが、文献 "A silicon nanocrystal based
memory", S.Tiwari, et al., Appl. Phys. Lett. 68(1
0), 4, pp1377-1379, 4 March 1996 に提案されてい
る。更には、現状の半導体装置を越える世代の不揮発性
メモリの一形態として、少ない蓄積電荷（電子）を用い
て低電圧で作動させるシングルエレクトロンメモリが、
文献 "A Room-Temperature Single-Electron memory De
vice Using Fine-Grain Polycrystalline Silicon", K.
Yano, et al., IEDM93, pp541-544 に提案されている。
【００１１】データ消去後の閾値電圧に変動が生じ難い
フラッシュメモリを実現させるためには、フローティン
グゲートを構成するシリコン結晶粒子の粒径ばらつきを
出来る限り小さくする必要がある。また、少ない電荷を
用いる、微細化された低電圧作動のフラッシュメモリを
実現させるためには、薄い絶縁膜（トンネル酸化膜）上
に、規則的に微細なシリコン結晶粒子を制御性良く形成
する必要がある。
フラッシュメモリを実現させるためには、フローティン
グゲートを構成するシリコン結晶粒子の粒径ばらつきを
出来る限り小さくする必要がある。また、少ない電荷を
用いる、微細化された低電圧作動のフラッシュメモリを
実現させるためには、薄い絶縁膜（トンネル酸化膜）上
に、規則的に微細なシリコン結晶粒子を制御性良く形成
する必要がある。
【００１２】従って、本発明の目的は、粒径ばらつきが
小さなシリコン単結晶粒子群を規則的に基体上に配列す
ることを可能とし、しかも、シリコン単結晶粒子群の形
成を容易に且つ短時間で行うことができるシリコン薄膜
あるいはシリコン単結晶粒子群の形成方法、及びかかる
形成方法にて得られたシリコン薄膜あるいはシリコン単
結晶粒子群、並びに半導体装置あるいはフラッシュメモ
リセル及びそれらの製造方法を提供することにある。
小さなシリコン単結晶粒子群を規則的に基体上に配列す
ることを可能とし、しかも、シリコン単結晶粒子群の形
成を容易に且つ短時間で行うことができるシリコン薄膜
あるいはシリコン単結晶粒子群の形成方法、及びかかる
形成方法にて得られたシリコン薄膜あるいはシリコン単
結晶粒子群、並びに半導体装置あるいはフラッシュメモ
リセル及びそれらの製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のシリコン薄膜の形成方法は、基体上に形成
された非晶質若しくは多結晶のシリコン層に紫外線ビー
ムをパルス状にて照射し、シリコン単結晶粒子群から成
るシリコン薄膜を基体上に形成するシリコン薄膜の形成
方法である。そして、矩形状の紫外線ビームの照射完了
から次の矩形状の紫外線ビームの照射開始までの間にお
ける紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以
下、好ましくは４μｍ以下とし、且つ、移動方向に沿っ
て測った紫外線ビームの幅（Ｗ）に対する該移動量の割
合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５
％乃至２．５％とし、以て、基体上に格子状に配列した
略矩形のシリコン単結晶粒子群から成り、シリコン単結
晶粒子の基体の表面に対する選択方位が略〈１００〉方
位であるシリコン薄膜を形成することを特徴とする。
めの本発明のシリコン薄膜の形成方法は、基体上に形成
された非晶質若しくは多結晶のシリコン層に紫外線ビー
ムをパルス状にて照射し、シリコン単結晶粒子群から成
るシリコン薄膜を基体上に形成するシリコン薄膜の形成
方法である。そして、矩形状の紫外線ビームの照射完了
から次の矩形状の紫外線ビームの照射開始までの間にお
ける紫外線ビーム照射位置の移動量（Ｌ）を４０μｍ以
下、好ましくは４μｍ以下とし、且つ、移動方向に沿っ
て測った紫外線ビームの幅（Ｗ）に対する該移動量の割
合（Ｒ＝Ｌ／Ｗ）を０．１乃至５％、好ましくは０．５
％乃至２．５％とし、以て、基体上に格子状に配列した
略矩形のシリコン単結晶粒子群から成り、シリコン単結
晶粒子の基体の表面に対する選択方位が略〈１００〉方
位であるシリコン薄膜を形成することを特徴とする。
【００１４】本発明のシリコン薄膜は、基体上に格子状
に配列した略矩形のシリコン単結晶粒子群から成り、シ
リコン単結晶粒子の基体の表面に対する選択方位は略
〈１００〉方位であることを特徴とする。
に配列した略矩形のシリコン単結晶粒子群から成り、シ
リコン単結晶粒子の基体の表面に対する選択方位は略
〈１００〉方位であることを特徴とする。
【００１５】上記の目的を達成するための本発明の半導
体装置の製造方法は、基体上に形成された非晶質若しく
は多結晶のシリコン層に紫外線ビームをパルス状にて照
射し、シリコン単結晶粒子群から成るシリコン薄膜を基
体上に形成した後、該シリコン薄膜若しくはシリコン単
結晶粒子にソース・ドレイン領域及びチャネル領域を形
成する工程を含む半導体装置の製造方法である。そし
て、矩形状の紫外線ビームの照射完了から次の矩形状の
紫外線ビームの照射開始までの間における紫外線ビーム
照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４
μｍ以下とし、且つ、移動方向に沿って測った紫外線ビ
ームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）
を０．１乃至５％、好ましくは０．５％乃至２．５％と
し、以て、基体上に格子状に配列した略矩形のシリコン
単結晶粒子群から成り、シリコン単結晶粒子の基体の表
面に対する選択方位が略〈１００〉方位であるシリコン
薄膜を形成することを特徴とする。
体装置の製造方法は、基体上に形成された非晶質若しく
は多結晶のシリコン層に紫外線ビームをパルス状にて照
射し、シリコン単結晶粒子群から成るシリコン薄膜を基
体上に形成した後、該シリコン薄膜若しくはシリコン単
結晶粒子にソース・ドレイン領域及びチャネル領域を形
成する工程を含む半導体装置の製造方法である。そし
て、矩形状の紫外線ビームの照射完了から次の矩形状の
紫外線ビームの照射開始までの間における紫外線ビーム
照射位置の移動量（Ｌ）を４０μｍ以下、好ましくは４
μｍ以下とし、且つ、移動方向に沿って測った紫外線ビ
ームの幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）
を０．１乃至５％、好ましくは０．５％乃至２．５％と
し、以て、基体上に格子状に配列した略矩形のシリコン
単結晶粒子群から成り、シリコン単結晶粒子の基体の表
面に対する選択方位が略〈１００〉方位であるシリコン
薄膜を形成することを特徴とする。
【００１６】本発明の半導体装置は、基体上に格子状に
配列した略矩形のシリコン単結晶粒子群から成り、シリ
コン単結晶粒子の基体の表面に対する選択方位は略〈１
００〉方位であるシリコン薄膜、若しくは該シリコン単
結晶粒子に形成されたソース・ドレイン領域及びチャネ
ル領域を備えて成ることを特徴とする。
配列した略矩形のシリコン単結晶粒子群から成り、シリ
コン単結晶粒子の基体の表面に対する選択方位は略〈１
００〉方位であるシリコン薄膜、若しくは該シリコン単
結晶粒子に形成されたソース・ドレイン領域及びチャネ
ル領域を備えて成ることを特徴とする。
【００１７】本発明の半導体装置、あるいは本発明の半
導体装置の製造方法にて製造される半導体装置として、
例えばＬＣＤ用液晶パネルに使用されるトップゲート型
若しくはボトムゲート型の薄膜トランジスタや、ＳＯＩ
技術を応用した半導体装置（例えば、積層型ＳＲＡＭの
負荷素子としての薄膜トランジスタ）やＭＯＳ型半導体
装置といった各種の半導体装置を例示することができ
る。また、本発明のシリコン薄膜及びその形成方法は、
これらの半導体装置の製造への適用だけでなく、太陽電
池の製造やマイクロマシーンの作製への適用が可能であ
る。
導体装置の製造方法にて製造される半導体装置として、
例えばＬＣＤ用液晶パネルに使用されるトップゲート型
若しくはボトムゲート型の薄膜トランジスタや、ＳＯＩ
技術を応用した半導体装置（例えば、積層型ＳＲＡＭの
負荷素子としての薄膜トランジスタ）やＭＯＳ型半導体
装置といった各種の半導体装置を例示することができ
る。また、本発明のシリコン薄膜及びその形成方法は、
これらの半導体装置の製造への適用だけでなく、太陽電
池の製造やマイクロマシーンの作製への適用が可能であ
る。
【００１８】本発明のシリコン薄膜及びその形成方法、
並びに半導体装置及びその製造方法においては、略矩形
のシリコン単結晶粒子の一辺の長さは、０．０５μｍ以
上、好ましくは０．１μｍ以上であることが望ましい。
ここで、略矩形のシリコン単結晶粒子という用語には、
形状が矩形であるシリコン単結晶粒子だけでなく、角が
欠けた矩形のシリコン単結晶粒子も含まれる。また、角
が欠けた矩形のシリコン単結晶粒子の場合における一辺
の長さとは、欠けた角を補って得られる矩形のシリコン
単結晶粒子の一辺の長さを意味する。以下においても同
様である。また、シリコン薄膜の平均膜厚は１×１０-8
ｍ乃至１×１０-7ｍ、好ましくは１×１０-8ｍ乃至６×
１０-8ｍ、より好ましくは１×１０-8ｍ乃至４×１０-8
ｍであることが望ましい。シリコン薄膜の平均膜厚が１
×１０-8ｍ未満では、例えば半導体装置の製造に支障が
生じる虞がある。一方、シリコン薄膜の平均膜厚が１×
１０-7ｍを超えると、かかるシリコン膜厚を得るために
必要とされる非晶質若しくは多結晶のシリコン層の膜厚
が厚くなり過ぎ、シリコン単結晶粒子の基体の表面に対
する選択方位が略〈１００〉方位ではなくなる虞があ
る。尚、シリコン薄膜の平均膜厚は、エリプソメータ、
光分光反射干渉計等によって測定すればよい。
並びに半導体装置及びその製造方法においては、略矩形
のシリコン単結晶粒子の一辺の長さは、０．０５μｍ以
上、好ましくは０．１μｍ以上であることが望ましい。
ここで、略矩形のシリコン単結晶粒子という用語には、
形状が矩形であるシリコン単結晶粒子だけでなく、角が
欠けた矩形のシリコン単結晶粒子も含まれる。また、角
が欠けた矩形のシリコン単結晶粒子の場合における一辺
の長さとは、欠けた角を補って得られる矩形のシリコン
単結晶粒子の一辺の長さを意味する。以下においても同
様である。また、シリコン薄膜の平均膜厚は１×１０-8
ｍ乃至１×１０-7ｍ、好ましくは１×１０-8ｍ乃至６×
１０-8ｍ、より好ましくは１×１０-8ｍ乃至４×１０-8
ｍであることが望ましい。シリコン薄膜の平均膜厚が１
×１０-8ｍ未満では、例えば半導体装置の製造に支障が
生じる虞がある。一方、シリコン薄膜の平均膜厚が１×
１０-7ｍを超えると、かかるシリコン膜厚を得るために
必要とされる非晶質若しくは多結晶のシリコン層の膜厚
が厚くなり過ぎ、シリコン単結晶粒子の基体の表面に対
する選択方位が略〈１００〉方位ではなくなる虞があ
る。尚、シリコン薄膜の平均膜厚は、エリプソメータ、
光分光反射干渉計等によって測定すればよい。
【００１９】本発明のシリコン薄膜並びに半導体装置に
おいては、シリコン単結晶粒子群は、基体上に形成され
た非晶質若しくは多結晶のシリコン層に紫外線ビームを
パルス状にて照射することによって形成され、矩形状の
紫外線ビームの照射完了から次の矩形状の紫外線ビーム
の照射開始までの間における紫外線ビーム照射位置の移
動量（Ｌ）は４０μｍ以下、好ましくは４μｍ以下であ
り、且つ、移動方向に沿って測った紫外線ビームの幅
（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）は０．１
乃至５％、好ましくは０．５％乃至２．５％であること
が望ましい。尚、本発明のシリコン薄膜あるいはその形
成方法並びに半導体装置あるいはその製造方法において
は、略矩形のシリコン単結晶粒子の相対する二辺は、紫
外線ビーム照射位置の移動方向と略平行、若しくは移動
方向と略４５度の角度を成す。この二辺を構成する結晶
面は｛２２０｝面である。即ち、略矩形のシリコン単結
晶粒子の一辺を構成する結晶面は｛２２０｝面である。
おいては、シリコン単結晶粒子群は、基体上に形成され
た非晶質若しくは多結晶のシリコン層に紫外線ビームを
パルス状にて照射することによって形成され、矩形状の
紫外線ビームの照射完了から次の矩形状の紫外線ビーム
の照射開始までの間における紫外線ビーム照射位置の移
動量（Ｌ）は４０μｍ以下、好ましくは４μｍ以下であ
り、且つ、移動方向に沿って測った紫外線ビームの幅
（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）は０．１
乃至５％、好ましくは０．５％乃至２．５％であること
が望ましい。尚、本発明のシリコン薄膜あるいはその形
成方法並びに半導体装置あるいはその製造方法において
は、略矩形のシリコン単結晶粒子の相対する二辺は、紫
外線ビーム照射位置の移動方向と略平行、若しくは移動
方向と略４５度の角度を成す。この二辺を構成する結晶
面は｛２２０｝面である。即ち、略矩形のシリコン単結
晶粒子の一辺を構成する結晶面は｛２２０｝面である。
【００２０】上記の目的を達成するための本発明のシリ
コン単結晶粒子群の形成方法は、（イ）基体上に形成さ
れた非晶質若しくは多結晶のシリコン層に紫外線ビーム
をパルス状にて照射し、以て、基体上に格子状に配列し
た略矩形のシリコン単結晶粒子群から成り、シリコン単
結晶粒子の基体の表面に対する選択方位が略〈１００〉
方位であるシリコン薄膜を形成する工程と、（ロ）隣接
する該シリコン単結晶粒子を離間状態とする工程から成
るシリコン単結晶粒子群の形成方法である。そして、矩
形状の紫外線ビームの照射完了から次の矩形状の紫外線
ビームの照射開始までの間における紫外線ビーム照射位
置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以
下とし、且つ、移動方向に沿って測った紫外線ビームの
幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．
１乃至５％、好ましくは０．５％乃至２．５％とするこ
とを特徴とする。
コン単結晶粒子群の形成方法は、（イ）基体上に形成さ
れた非晶質若しくは多結晶のシリコン層に紫外線ビーム
をパルス状にて照射し、以て、基体上に格子状に配列し
た略矩形のシリコン単結晶粒子群から成り、シリコン単
結晶粒子の基体の表面に対する選択方位が略〈１００〉
方位であるシリコン薄膜を形成する工程と、（ロ）隣接
する該シリコン単結晶粒子を離間状態とする工程から成
るシリコン単結晶粒子群の形成方法である。そして、矩
形状の紫外線ビームの照射完了から次の矩形状の紫外線
ビームの照射開始までの間における紫外線ビーム照射位
置の移動量（Ｌ）を４０μｍ以下、好ましくは４μｍ以
下とし、且つ、移動方向に沿って測った紫外線ビームの
幅（Ｗ）に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．
１乃至５％、好ましくは０．５％乃至２．５％とするこ
とを特徴とする。
【００２１】本発明のシリコン単結晶粒子群は、基体の
表面に対する選択方位が略〈１００〉方位である複数の
略矩形のシリコン単結晶粒子から成り、シリコン単結晶
粒子は基体上に格子状に配列され、隣接するシリコン単
結晶粒子は離間状態にあることを特徴とする。
表面に対する選択方位が略〈１００〉方位である複数の
略矩形のシリコン単結晶粒子から成り、シリコン単結晶
粒子は基体上に格子状に配列され、隣接するシリコン単
結晶粒子は離間状態にあることを特徴とする。
【００２２】上記の目的を達成するための本発明のフラ
ッシュメモリセルの製造方法は、（イ）トンネル酸化膜
上に形成された非晶質若しくは多結晶のシリコン層に紫
外線ビームをパルス状にて照射し、以て、トンネル酸化
膜上に格子状に配列した略矩形のシリコン単結晶粒子群
から成り、シリコン単結晶粒子のトンネル酸化膜の表面
に対する選択方位が略〈１００〉方位であるシリコン薄
膜を形成する工程と、（ロ）隣接する該シリコン単結晶
粒子を離間状態とし、以て、シリコン単結晶粒子群から
成るフローティングゲートを形成する工程を含むフラッ
シュメモリセルの製造方法である。そして、矩形状の紫
外線ビームの照射完了から次の矩形状の紫外線ビームの
照射開始までの間における紫外線ビーム照射位置の移動
量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、
且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）
に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５
％、好ましくは０．５％乃至２．５％とすることを特徴
とする。
ッシュメモリセルの製造方法は、（イ）トンネル酸化膜
上に形成された非晶質若しくは多結晶のシリコン層に紫
外線ビームをパルス状にて照射し、以て、トンネル酸化
膜上に格子状に配列した略矩形のシリコン単結晶粒子群
から成り、シリコン単結晶粒子のトンネル酸化膜の表面
に対する選択方位が略〈１００〉方位であるシリコン薄
膜を形成する工程と、（ロ）隣接する該シリコン単結晶
粒子を離間状態とし、以て、シリコン単結晶粒子群から
成るフローティングゲートを形成する工程を含むフラッ
シュメモリセルの製造方法である。そして、矩形状の紫
外線ビームの照射完了から次の矩形状の紫外線ビームの
照射開始までの間における紫外線ビーム照射位置の移動
量（Ｌ）を４０μｍ以下、好ましくは４μｍ以下とし、
且つ、移動方向に沿って測った紫外線ビームの幅（Ｗ）
に対する該移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至５
％、好ましくは０．５％乃至２．５％とすることを特徴
とする。
【００２３】本発明のフラッシュメモリセルは、トンネ
ル酸化膜上に形成され、そして、トンネル酸化膜の表面
に対する選択方位が略〈１００〉方位である複数の略矩
形のシリコン単結晶粒子から成るフローティングゲート
を備えたフラッシュメモリセルであって、シリコン単結
晶粒子はトンネル酸化膜上に格子状に配列され、隣接す
るシリコン単結晶粒子は離間状態にあることを特徴とす
る。尚、離間状態にあるシリコン単結晶粒子の厚さは、
１×１０-8ｍ乃至８×１０-8ｍ、好ましくは２×１０-8
ｍ乃至５×１０-8ｍであることが望ましい。
ル酸化膜上に形成され、そして、トンネル酸化膜の表面
に対する選択方位が略〈１００〉方位である複数の略矩
形のシリコン単結晶粒子から成るフローティングゲート
を備えたフラッシュメモリセルであって、シリコン単結
晶粒子はトンネル酸化膜上に格子状に配列され、隣接す
るシリコン単結晶粒子は離間状態にあることを特徴とす
る。尚、離間状態にあるシリコン単結晶粒子の厚さは、
１×１０-8ｍ乃至８×１０-8ｍ、好ましくは２×１０-8
ｍ乃至５×１０-8ｍであることが望ましい。
【００２４】本発明のフラッシュメモリセル、あるいは
本発明のフラッシュメモリセルの製造方法にて製造され
るフラッシュメモリセルは、基本的には、半導体基板又
はシリコン層に形成されたソース・ドレイン領域及びチ
ャネル領域と、その上に形成されたトンネル酸化膜と、
トンネル酸化膜上に形成されたフローティングゲート
と、このフローティングゲートを覆う絶縁膜と、コント
ロールゲートから構成されている。
本発明のフラッシュメモリセルの製造方法にて製造され
るフラッシュメモリセルは、基本的には、半導体基板又
はシリコン層に形成されたソース・ドレイン領域及びチ
ャネル領域と、その上に形成されたトンネル酸化膜と、
トンネル酸化膜上に形成されたフローティングゲート
と、このフローティングゲートを覆う絶縁膜と、コント
ロールゲートから構成されている。
【００２５】本発明のシリコン単結晶粒子群あるいはフ
ラッシュメモリセルにおいては、シリコン単結晶粒子群
は、（イ）基体（若しくはトンネル酸化膜）上に形成さ
れた非晶質若しくは多結晶のシリコン層に紫外線ビーム
をパルス状にて照射し、以て、基体（若しくはトンネル
酸化膜）上に格子状に配列した略矩形のシリコン単結晶
粒子群から成り、シリコン単結晶粒子の基体（若しくは
トンネル酸化膜）の表面に対する選択方位が略〈１０
０〉方位であるシリコン薄膜を形成する工程と、（ロ）
隣接する該シリコン単結晶粒子を離間状態とする工程に
基づき形成される。そして、矩形状の紫外線ビームの照
射完了から次の矩形状の紫外線ビームの照射開始までの
間における紫外線ビーム照射位置の移動量（Ｌ）は４０
μｍ以下、好ましくは４μｍ以下であり、且つ、移動方
向に沿って測った紫外線ビームの幅（Ｗ）に対する該移
動量の割合（Ｒ＝Ｌ／Ｗ）は０．１乃至５％、好ましく
は０．５％乃至２．５％であることが望ましい。
ラッシュメモリセルにおいては、シリコン単結晶粒子群
は、（イ）基体（若しくはトンネル酸化膜）上に形成さ
れた非晶質若しくは多結晶のシリコン層に紫外線ビーム
をパルス状にて照射し、以て、基体（若しくはトンネル
酸化膜）上に格子状に配列した略矩形のシリコン単結晶
粒子群から成り、シリコン単結晶粒子の基体（若しくは
トンネル酸化膜）の表面に対する選択方位が略〈１０
０〉方位であるシリコン薄膜を形成する工程と、（ロ）
隣接する該シリコン単結晶粒子を離間状態とする工程に
基づき形成される。そして、矩形状の紫外線ビームの照
射完了から次の矩形状の紫外線ビームの照射開始までの
間における紫外線ビーム照射位置の移動量（Ｌ）は４０
μｍ以下、好ましくは４μｍ以下であり、且つ、移動方
向に沿って測った紫外線ビームの幅（Ｗ）に対する該移
動量の割合（Ｒ＝Ｌ／Ｗ）は０．１乃至５％、好ましく
は０．５％乃至２．５％であることが望ましい。
【００２６】尚、本発明のシリコン単結晶粒子群若しく
はその形成方法あるいはフラッシュメモリセル若しくは
その製造方法においては、工程（ロ）の隣接するシリコ
ン単結晶粒子を離間状態とする工程は、工程（イ）にお
いて形成されたシリコン薄膜を酸化し、隣接するシリコ
ン単結晶粒子の間に酸化シリコンから成る領域を形成す
る工程から成ることが望ましい。あるいは又、工程
（ロ）の隣接するシリコン単結晶粒子を離間状態とする
工程は、工程（イ）において形成されたシリコン薄膜を
エッチングし、隣接するシリコン単結晶粒子の間に空間
を形成する工程から成ることが望ましい。また、工程
（イ）において形成されたシリコン薄膜における略矩形
のシリコン単結晶粒子の一辺の長さは、出来る限り短い
ことが好ましいが、実用上、０．０５μｍ以上であるこ
とが望ましい。あるいは又、工程（イ）において形成さ
れたシリコン薄膜の平均膜厚は１×１０-8ｍ乃至１×１
０-7ｍ、好ましくは１×１０-8ｍ乃至６×１０-8ｍ、よ
り好ましくは１×１０-8ｍ乃至４×１０-8ｍであること
が望ましい。更には、工程（イ）において形成されたシ
リコン薄膜における略矩形のシリコン単結晶粒子の相対
する二辺は、紫外線ビーム照射位置の移動方向と略平
行、若しくは移動方向と略４５度の角度を成す。この二
辺を構成する結晶面は｛２２０｝面である。即ち、略矩
形のシリコン単結晶粒子の一辺を構成する結晶面は｛２
２０｝面である。
はその形成方法あるいはフラッシュメモリセル若しくは
その製造方法においては、工程（ロ）の隣接するシリコ
ン単結晶粒子を離間状態とする工程は、工程（イ）にお
いて形成されたシリコン薄膜を酸化し、隣接するシリコ
ン単結晶粒子の間に酸化シリコンから成る領域を形成す
る工程から成ることが望ましい。あるいは又、工程
（ロ）の隣接するシリコン単結晶粒子を離間状態とする
工程は、工程（イ）において形成されたシリコン薄膜を
エッチングし、隣接するシリコン単結晶粒子の間に空間
を形成する工程から成ることが望ましい。また、工程
（イ）において形成されたシリコン薄膜における略矩形
のシリコン単結晶粒子の一辺の長さは、出来る限り短い
ことが好ましいが、実用上、０．０５μｍ以上であるこ
とが望ましい。あるいは又、工程（イ）において形成さ
れたシリコン薄膜の平均膜厚は１×１０-8ｍ乃至１×１
０-7ｍ、好ましくは１×１０-8ｍ乃至６×１０-8ｍ、よ
り好ましくは１×１０-8ｍ乃至４×１０-8ｍであること
が望ましい。更には、工程（イ）において形成されたシ
リコン薄膜における略矩形のシリコン単結晶粒子の相対
する二辺は、紫外線ビーム照射位置の移動方向と略平
行、若しくは移動方向と略４５度の角度を成す。この二
辺を構成する結晶面は｛２２０｝面である。即ち、略矩
形のシリコン単結晶粒子の一辺を構成する結晶面は｛２
２０｝面である。
【００２７】本発明における基体あるいはトンネル酸化
膜として、酸化シリコン（ＳｉＯ2）、窒化シリコン
（ＳｉＮ）、ＳｉＯＮ、酸化シリコンと窒化シリコンの
積層構造、又は酸化シリコンと窒化シリコンと酸化シリ
コンの積層構造を例示することができるが、これらに限
定されるものではない。基体等は、例えばシリコン半導
体基板の表面を酸化あるいは窒化することによって形成
することができるし、あるいは又、半導体基板や各種の
層、配線等の上にＣＶＤ法等によって成膜することもで
きる。
膜として、酸化シリコン（ＳｉＯ2）、窒化シリコン
（ＳｉＮ）、ＳｉＯＮ、酸化シリコンと窒化シリコンの
積層構造、又は酸化シリコンと窒化シリコンと酸化シリ
コンの積層構造を例示することができるが、これらに限
定されるものではない。基体等は、例えばシリコン半導
体基板の表面を酸化あるいは窒化することによって形成
することができるし、あるいは又、半導体基板や各種の
層、配線等の上にＣＶＤ法等によって成膜することもで
きる。
【００２８】紫外線ビームとしては、例えば、３０８ｎ
ｍの波長を有するＸｅＣｌエキシマレーザや全固体紫外
レーザを例示することができる。移動方向に沿って測っ
た矩形状の紫外線ビームの幅（Ｗ）は、４０μｍ乃至約
１ｍｍであることが好ましい。移動方向と直角の方向に
沿って測った矩形状の紫外線ビームの長さは任意であ
る。紫外線ビームの縁部におけるエネルギーの立ち上が
りが極めてシャープな紫外線ビームを用いることが好ま
しい。このような紫外線ビームを射出する紫外線ビーム
源として、ＸｅＣｌエキシマレーザ装置、アッテネー
タ、ビームを矩形状に均一化するビームホモジナイザー
及び反射鏡の組み合わせを挙げることができるが、これ
に限定されるものではない。
ｍの波長を有するＸｅＣｌエキシマレーザや全固体紫外
レーザを例示することができる。移動方向に沿って測っ
た矩形状の紫外線ビームの幅（Ｗ）は、４０μｍ乃至約
１ｍｍであることが好ましい。移動方向と直角の方向に
沿って測った矩形状の紫外線ビームの長さは任意であ
る。紫外線ビームの縁部におけるエネルギーの立ち上が
りが極めてシャープな紫外線ビームを用いることが好ま
しい。このような紫外線ビームを射出する紫外線ビーム
源として、ＸｅＣｌエキシマレーザ装置、アッテネー
タ、ビームを矩形状に均一化するビームホモジナイザー
及び反射鏡の組み合わせを挙げることができるが、これ
に限定されるものではない。
【００２９】矩形状の紫外線ビームの照射完了から次の
矩形状の紫外線ビームの照射開始までの間における紫外
線ビーム照射位置の移動量（Ｌ）が４０μｍを超えた
り、紫外線ビーム照射位置の移動方向に沿って測った紫
外線ビームの幅（Ｗ）の５％を移動量の割合（Ｒ＝Ｌ／
Ｗ）が超える場合、基体上に格子状に配列した略矩形の
シリコン単結晶粒子群が形成されなくなる虞があり、あ
るいは又、シリコン単結晶粒子の基体の表面に対する選
択方位が略〈１００〉方位ではなくなる虞がある。ま
た、移動量の割合（Ｒ＝Ｌ／Ｗ）が、紫外線ビーム照射
位置の移動方向に沿って測った紫外線ビームの幅（Ｗ）
の０．１％未満では、スループットが低くなり過ぎる。
尚、紫外線ビーム源を固定し、基体を移動させてもよい
し、基体を固定し、紫外線ビーム源を移動させてもよい
し、あるいは又、基体及び紫外線ビーム源の両方を移動
させてもよい。
矩形状の紫外線ビームの照射開始までの間における紫外
線ビーム照射位置の移動量（Ｌ）が４０μｍを超えた
り、紫外線ビーム照射位置の移動方向に沿って測った紫
外線ビームの幅（Ｗ）の５％を移動量の割合（Ｒ＝Ｌ／
Ｗ）が超える場合、基体上に格子状に配列した略矩形の
シリコン単結晶粒子群が形成されなくなる虞があり、あ
るいは又、シリコン単結晶粒子の基体の表面に対する選
択方位が略〈１００〉方位ではなくなる虞がある。ま
た、移動量の割合（Ｒ＝Ｌ／Ｗ）が、紫外線ビーム照射
位置の移動方向に沿って測った紫外線ビームの幅（Ｗ）
の０．１％未満では、スループットが低くなり過ぎる。
尚、紫外線ビーム源を固定し、基体を移動させてもよい
し、基体を固定し、紫外線ビーム源を移動させてもよい
し、あるいは又、基体及び紫外線ビーム源の両方を移動
させてもよい。
【００３０】尚、シリコン単結晶粒子群を構成するシリ
コン単結晶粒子の内、３０％以上の数のシリコン単結晶
粒子がシリコン単結晶粒子の基体の表面に対して略〈１
００〉方位を有する場合に、シリコン単結晶粒子の基体
の表面に対する選択方位が略〈１００〉方位であると規
定する。また、略〈１００〉方位であるとは、シリコン
単結晶粒子の〈１００〉方位が基体の表面に垂直な方向
と厳密には平行でないシリコン単結晶粒子を包含するこ
とを意味する。尚、選択方位とは、優先方位とも呼ばれ
る。膜などの形状を有する多結晶体の中で結晶の方位が
無秩序ではなく、或る特定の方向に多くの結晶が一定の
結晶軸、結晶面等を揃えている場合、このような構造は
集合組織あるいは繊維構造と呼ばれる。そして、配向し
ている結晶軸は選択方位と呼ばれる。
コン単結晶粒子の内、３０％以上の数のシリコン単結晶
粒子がシリコン単結晶粒子の基体の表面に対して略〈１
００〉方位を有する場合に、シリコン単結晶粒子の基体
の表面に対する選択方位が略〈１００〉方位であると規
定する。また、略〈１００〉方位であるとは、シリコン
単結晶粒子の〈１００〉方位が基体の表面に垂直な方向
と厳密には平行でないシリコン単結晶粒子を包含するこ
とを意味する。尚、選択方位とは、優先方位とも呼ばれ
る。膜などの形状を有する多結晶体の中で結晶の方位が
無秩序ではなく、或る特定の方向に多くの結晶が一定の
結晶軸、結晶面等を揃えている場合、このような構造は
集合組織あるいは繊維構造と呼ばれる。そして、配向し
ている結晶軸は選択方位と呼ばれる。
【００３１】本発明において、何故、矩形状の紫外線ビ
ームの照射完了から次の矩形状の紫外線ビームの照射開
始までの間における紫外線ビーム照射位置の移動量
（Ｌ）を４０μｍ以下とし、且つ、紫外線ビーム照射位
置の移動方向に沿って測った紫外線ビームの幅（Ｗ）に
対するかかる移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至
５％とすることによって、基体上に格子状に配列した略
矩形のシリコン単結晶粒子群から成り、シリコン単結晶
粒子の基体の表面に対する選択方位が略〈１００〉であ
るシリコン薄膜が形成されるのか、不明な点が多い。し
かしながら、非晶質若しくは多結晶のシリコン層の或る
領域に、紫外線ビームを重ねながら且つずらしながらパ
ルス状に照射し、しかも、紫外線ビームの形状を矩形状
とすることによって（即ち、紫外線ビームの縁部におけ
るエネルギーの立ち上がりが極めてシャープな紫外線ビ
ームを用いることによって）、蓄熱的に或る種の平衡的
な温度状態と冷却（凝固）条件が成立するが故に、この
ようなシリコン単結晶粒子群が形成されると推定され
る。また、シリコン単結晶粒子の基体の表面に対する選
択方位が略〈１００〉方位となる理由は、例えばＳｉＯ
2から成る基体に対するＳｉ表面の自由エネルギーの観
点から、基体上に形成される（基体を覆う）シリコン単
結晶粒子の選択方位が略〈１００〉方位になると推定さ
れる。
ームの照射完了から次の矩形状の紫外線ビームの照射開
始までの間における紫外線ビーム照射位置の移動量
（Ｌ）を４０μｍ以下とし、且つ、紫外線ビーム照射位
置の移動方向に沿って測った紫外線ビームの幅（Ｗ）に
対するかかる移動量の割合（Ｒ＝Ｌ／Ｗ）を０．１乃至
５％とすることによって、基体上に格子状に配列した略
矩形のシリコン単結晶粒子群から成り、シリコン単結晶
粒子の基体の表面に対する選択方位が略〈１００〉であ
るシリコン薄膜が形成されるのか、不明な点が多い。し
かしながら、非晶質若しくは多結晶のシリコン層の或る
領域に、紫外線ビームを重ねながら且つずらしながらパ
ルス状に照射し、しかも、紫外線ビームの形状を矩形状
とすることによって（即ち、紫外線ビームの縁部におけ
るエネルギーの立ち上がりが極めてシャープな紫外線ビ
ームを用いることによって）、蓄熱的に或る種の平衡的
な温度状態と冷却（凝固）条件が成立するが故に、この
ようなシリコン単結晶粒子群が形成されると推定され
る。また、シリコン単結晶粒子の基体の表面に対する選
択方位が略〈１００〉方位となる理由は、例えばＳｉＯ
2から成る基体に対するＳｉ表面の自由エネルギーの観
点から、基体上に形成される（基体を覆う）シリコン単
結晶粒子の選択方位が略〈１００〉方位になると推定さ
れる。
【００３２】
【実施例】以下、図面を参照して、好ましい実施例に基
づき本発明を説明する。
づき本発明を説明する。
【００３３】（実施例１）実施例１は、本発明のシリコ
ン薄膜及びその形成方法に関する。実施例１において
は、ＳｉＯ2から成る基体上に形成された非晶質のシリ
コン層に紫外線ビームをパルス状にて照射し、基体上に
シリコン単結晶粒子群から成るシリコン薄膜を形成し
た。紫外線ビームの照射条件等を、以下の表１に示す。
ン薄膜及びその形成方法に関する。実施例１において
は、ＳｉＯ2から成る基体上に形成された非晶質のシリ
コン層に紫外線ビームをパルス状にて照射し、基体上に
シリコン単結晶粒子群から成るシリコン薄膜を形成し
た。紫外線ビームの照射条件等を、以下の表１に示す。
【００３４】
【表１】 紫外線ビーム：ＸｅＣｌエキシマレーザ（波長３０８ｎｍ） 照射量 ：３２０ｍＪ／ｃｍ2 パルス幅：約２６ｎ秒 周波数 ：約２００Ｈｚ ビーム形状 ：幅（Ｗ）４００μｍ×長さ１５０ｍｍの矩形形状 移動量Ｌ ：４μｍ 移動量割合Ｒ：１％（＝４μｍ／４００μｍ×１００）
【００３５】具体的には、石英から成る基板１０の上に
厚さ５０ｎｍのＳｉＮ膜１１を成膜し、次いで、その上
に厚さ１００ｎｍのＳｉＯ2から成る基体１２を成膜し
た。その後、基体１２上に厚さ３０ｎｍの非晶質のシリ
コン層１３をＰＥＣＶＤ法にて成膜した。この状態を、
図１の（Ａ）に模式的な一部断面図で示す。次いで、表
１に示した条件にて、基体１２上に形成された非晶質の
シリコン層１３に紫外線ビームをパルス状にて照射し
た。この状態を、図１の（Ｂ）に模式的な一部断面図で
示す。尚、図１の（Ｂ）において、前回の紫外線ビーム
が照射されたシリコン層１３の領域を点線で表し、今回
の紫外線ビームが照射されたシリコン層１３の領域を一
点鎖線で表した。実施例１においては、移動量割合（Ｒ
＝Ｌ／Ｗ）が１％であるが故に、或る位置における非晶
質のシリコン層１３は、１００回、パルス状の紫外線レ
ーザに曝される。実施例１においては、紫外線ビーム源
を固定し、基板１０を移動させたが、基板１０を固定
し、紫外線ビーム源を移動させてもよいし、基板１０及
び紫外線ビーム源の両方を移動させてもよい。得られた
シリコン薄膜１４の模式的な一部断面図を図１の（Ｃ）
に示す。尚、図１の（Ｃ）中、点線は結晶粒界を示す。
シリコン単結晶粒子のそれぞれは、中央部が凹み、周辺
部が凸状の断面形状を有していた。
厚さ５０ｎｍのＳｉＮ膜１１を成膜し、次いで、その上
に厚さ１００ｎｍのＳｉＯ2から成る基体１２を成膜し
た。その後、基体１２上に厚さ３０ｎｍの非晶質のシリ
コン層１３をＰＥＣＶＤ法にて成膜した。この状態を、
図１の（Ａ）に模式的な一部断面図で示す。次いで、表
１に示した条件にて、基体１２上に形成された非晶質の
シリコン層１３に紫外線ビームをパルス状にて照射し
た。この状態を、図１の（Ｂ）に模式的な一部断面図で
示す。尚、図１の（Ｂ）において、前回の紫外線ビーム
が照射されたシリコン層１３の領域を点線で表し、今回
の紫外線ビームが照射されたシリコン層１３の領域を一
点鎖線で表した。実施例１においては、移動量割合（Ｒ
＝Ｌ／Ｗ）が１％であるが故に、或る位置における非晶
質のシリコン層１３は、１００回、パルス状の紫外線レ
ーザに曝される。実施例１においては、紫外線ビーム源
を固定し、基板１０を移動させたが、基板１０を固定
し、紫外線ビーム源を移動させてもよいし、基板１０及
び紫外線ビーム源の両方を移動させてもよい。得られた
シリコン薄膜１４の模式的な一部断面図を図１の（Ｃ）
に示す。尚、図１の（Ｃ）中、点線は結晶粒界を示す。
シリコン単結晶粒子のそれぞれは、中央部が凹み、周辺
部が凸状の断面形状を有していた。
【００３６】得られたシリコン薄膜を透過型電子顕微鏡
にて観察した結果を、図２の電子顕微鏡写真に示す。
尚、透過型電子顕微鏡観察のための試料は、基板１０、
ＳｉＮ膜１１及び基体１２を、ＨＦ／Ｈ2Ｏ＝１／２の
混合液を用いてエッチングして得られたシリコン薄膜の
みから成る。得られたシリコン薄膜は、略矩形のシリコ
ン単結晶粒子群から成ることが図２から解る。シリコン
単結晶粒子の基体の表面に対する選択方位は略〈１０
０〉方位であった。また、略矩形のシリコン単結晶粒子
の一辺の長さは０．１μｍ以上であった。略矩形のシリ
コン単結晶粒子の相対する二辺は、紫外線ビーム照射位
置の移動方向と略平行であった。この二辺を構成する結
晶面は｛２２０｝面であった。尚、観察場所によって
は、略矩形のシリコン単結晶粒子の相対する二辺は、紫
外線ビーム照射位置の移動方向と略４５度の角度を成し
ていた。
にて観察した結果を、図２の電子顕微鏡写真に示す。
尚、透過型電子顕微鏡観察のための試料は、基板１０、
ＳｉＮ膜１１及び基体１２を、ＨＦ／Ｈ2Ｏ＝１／２の
混合液を用いてエッチングして得られたシリコン薄膜の
みから成る。得られたシリコン薄膜は、略矩形のシリコ
ン単結晶粒子群から成ることが図２から解る。シリコン
単結晶粒子の基体の表面に対する選択方位は略〈１０
０〉方位であった。また、略矩形のシリコン単結晶粒子
の一辺の長さは０．１μｍ以上であった。略矩形のシリ
コン単結晶粒子の相対する二辺は、紫外線ビーム照射位
置の移動方向と略平行であった。この二辺を構成する結
晶面は｛２２０｝面であった。尚、観察場所によって
は、略矩形のシリコン単結晶粒子の相対する二辺は、紫
外線ビーム照射位置の移動方向と略４５度の角度を成し
ていた。
【００３７】多結晶シリコンが完全に無配向の場合、
｛１１１｝面からの回折強度Ｉ111と｛２２０｝面から
の回折強度Ｉ220の比は、Ｉ111：Ｉ220＝５：３であっ
た。一方、実施例１にて得られたシリコン薄膜における
Ｉ111：Ｉ220の値は、１：４であった。この回折強度比
の分析からも、シリコン単結晶粒子の基体の表面に対す
る選択方位は略〈１００〉方位であることが解る。尚、
シリコン薄膜全体から見ると、シリコン単結晶粒子群を
構成するシリコン単結晶粒子の内、約３０％の数のシリ
コン単結晶粒子が基体の表面に対して〈１００〉方位を
有しており、残りのシリコン単結晶粒子の基体の表面に
対する方位はランダムであった。また、基体の表面に垂
直な方向と〈１００〉方位が厳密には平行でないシリコ
ン単結晶粒子が存在していた。更には、数個のシリコン
単結晶粒子を単位として、隣接するシリコン単結晶粒子
の結晶方位が一致しているものが数多く認められた。
｛１１１｝面からの回折強度Ｉ111と｛２２０｝面から
の回折強度Ｉ220の比は、Ｉ111：Ｉ220＝５：３であっ
た。一方、実施例１にて得られたシリコン薄膜における
Ｉ111：Ｉ220の値は、１：４であった。この回折強度比
の分析からも、シリコン単結晶粒子の基体の表面に対す
る選択方位は略〈１００〉方位であることが解る。尚、
シリコン薄膜全体から見ると、シリコン単結晶粒子群を
構成するシリコン単結晶粒子の内、約３０％の数のシリ
コン単結晶粒子が基体の表面に対して〈１００〉方位を
有しており、残りのシリコン単結晶粒子の基体の表面に
対する方位はランダムであった。また、基体の表面に垂
直な方向と〈１００〉方位が厳密には平行でないシリコ
ン単結晶粒子が存在していた。更には、数個のシリコン
単結晶粒子を単位として、隣接するシリコン単結晶粒子
の結晶方位が一致しているものが数多く認められた。
【００３８】実施例１にて得られたシリコン薄膜の表面
を、ＡＦＭ（Atomic Force Microscope）にて観察、測
定した。測定結果を表３に示す。また、表面観察結果の
写真を図３及び図４に示す。尚、図３は３μｍ四方の観
察結果であり、図４は２０μｍ四方の観察結果である。
図３及び図４から、得られたシリコン薄膜は、基体上に
格子状に配列したシリコン単結晶粒子群であることが解
る。即ち、シリコン単結晶粒子のそれぞれは、規則正し
く恰も碁石のように並んでいることが解る。また、図４
には、右上から左下に向かって線状の縞が幾筋も認めら
れる。縞の間隔は約４μｍであり、この値は、紫外線ビ
ーム照射位置の移動量Ｌと概ね一致していた。また、略
矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビ
ーム照射位置の移動方向と略平行、若しくは紫外線ビー
ム照射位置の移動方向と略４５度の角度を成していた。
を、ＡＦＭ（Atomic Force Microscope）にて観察、測
定した。測定結果を表３に示す。また、表面観察結果の
写真を図３及び図４に示す。尚、図３は３μｍ四方の観
察結果であり、図４は２０μｍ四方の観察結果である。
図３及び図４から、得られたシリコン薄膜は、基体上に
格子状に配列したシリコン単結晶粒子群であることが解
る。即ち、シリコン単結晶粒子のそれぞれは、規則正し
く恰も碁石のように並んでいることが解る。また、図４
には、右上から左下に向かって線状の縞が幾筋も認めら
れる。縞の間隔は約４μｍであり、この値は、紫外線ビ
ーム照射位置の移動量Ｌと概ね一致していた。また、略
矩形のシリコン単結晶粒子の相対する二辺は、紫外線ビ
ーム照射位置の移動方向と略平行、若しくは紫外線ビー
ム照射位置の移動方向と略４５度の角度を成していた。
【００３９】（比較例１）比較例１においては、移動量
Ｌ及び移動量割合Ｒを実施例１と異ならせた以外は、実
施例１と同様の方法で基体上にシリコン薄膜を形成し
た。比較例１における移動量Ｌ及び移動量割合Ｒを、以
下の表２に示す。
Ｌ及び移動量割合Ｒを実施例１と異ならせた以外は、実
施例１と同様の方法で基体上にシリコン薄膜を形成し
た。比較例１における移動量Ｌ及び移動量割合Ｒを、以
下の表２に示す。
【００４０】
【表２】 移動量Ｌ（μｍ） 移動量割合Ｒ（％） 比較例１Ａ ４０ １０ 比較例１Ｂ ２００ ５０ 比較例１Ｃ ４００ １００
【００４１】比較例１にて得られたシリコン薄膜の表面
を、ＡＦＭにて観察、測定した。測定結果を表３に示
す。また、表面観察結果の写真を図５（比較例１Ａ）及
び図６（比較例１Ｂ）に示す。尚、図５及び図６は３μ
ｍ四方の観察結果である。図５及び図６から、移動量Ｌ
が４０μｍ以上では、得られたシリコン薄膜は基体上に
格子状に配列した状態で無くなっていることが解る。ま
た、移動量Ｌが大きくなるに従い、シリコン薄膜の凹凸
も少なくなることが解った。
を、ＡＦＭにて観察、測定した。測定結果を表３に示
す。また、表面観察結果の写真を図５（比較例１Ａ）及
び図６（比較例１Ｂ）に示す。尚、図５及び図６は３μ
ｍ四方の観察結果である。図５及び図６から、移動量Ｌ
が４０μｍ以上では、得られたシリコン薄膜は基体上に
格子状に配列した状態で無くなっていることが解る。ま
た、移動量Ｌが大きくなるに従い、シリコン薄膜の凹凸
も少なくなることが解った。
【００４２】
【表３】 移動量割合Ｒ Ｒa（μm） ＲＭＳ（μm） 実施例１ １％ １１．７１ １４．５０ 比較例１Ａ １０％ ８．６６ １０．８３ 比較例１Ｂ ５０％ ４．８１ ５．９８ 比較例１Ｃ １００％ ５．２１ ６．３０
【００４３】更に、移動量割合Ｒを１０％に固定し、Ｘ
ｅＣｌエキシマレーザから成る紫外線ビームの照射量を
２８０ｍＪ／ｃｍ2、３２０ｍＪ／ｃｍ2、３４０ｍＪ／
ｃｍ2、３６０ｍＪ／ｃｍ2と変化させたが、シリコン単
結晶粒子の基体の表面に対する選択方位が〈１００〉方
位であるシリコン薄膜を形成することができなかった。
ｅＣｌエキシマレーザから成る紫外線ビームの照射量を
２８０ｍＪ／ｃｍ2、３２０ｍＪ／ｃｍ2、３４０ｍＪ／
ｃｍ2、３６０ｍＪ／ｃｍ2と変化させたが、シリコン単
結晶粒子の基体の表面に対する選択方位が〈１００〉方
位であるシリコン薄膜を形成することができなかった。
【００４４】（実施例２）実施例２及び実施例３は、本
発明の半導体装置及びその製造方法に関する。実施例２
においては、実施例１にて説明したシリコン薄膜の形成
方法を適用して、ボトムゲート構造を有するｎ型−薄膜
トランジスタを作製した。この半導体装置の作製にあた
っては、先ず、ガラス基板２０の表面にＳｉＯ2から成
る絶縁層２１を形成した後、不純物がドーピングされた
多結晶シリコン層を全面にＣＶＤ法にて堆積させた。そ
して、かかる多結晶シリコン層をパターニングして、ゲ
ート電極２２を形成した。次に、ＣＶＤ法にて全面にＳ
ｉＯ2から成る基体２３を形成した。この基体２３はゲ
ート酸化膜としても機能する。
発明の半導体装置及びその製造方法に関する。実施例２
においては、実施例１にて説明したシリコン薄膜の形成
方法を適用して、ボトムゲート構造を有するｎ型−薄膜
トランジスタを作製した。この半導体装置の作製にあた
っては、先ず、ガラス基板２０の表面にＳｉＯ2から成
る絶縁層２１を形成した後、不純物がドーピングされた
多結晶シリコン層を全面にＣＶＤ法にて堆積させた。そ
して、かかる多結晶シリコン層をパターニングして、ゲ
ート電極２２を形成した。次に、ＣＶＤ法にて全面にＳ
ｉＯ2から成る基体２３を形成した。この基体２３はゲ
ート酸化膜としても機能する。
【００４５】次に、実施例１と同様に、ＳｉＯ2から成
る基体２３上に、厚さ４０ｎｍの非晶質のシリコン層２
４をＰＥＣＶＤ法にて成膜した（図７の（Ａ）参照）。
そして、形成された非晶質のシリコン層２４に紫外線ビ
ームをパルス状にて照射し（図７の（Ｂ）参照）、基体
上にシリコン単結晶粒子群から成るシリコン薄膜２５を
形成した（図７の（Ｃ）参照）。紫外線ビームの照射条
件等は、表１に示したと同様とした。また、図７の
（Ｂ）において、前回の紫外線ビームが照射されたシリ
コン層２４の領域を点線で表し、今回の紫外線ビームが
照射されたシリコン層２４の領域を一点鎖線で表した。
る基体２３上に、厚さ４０ｎｍの非晶質のシリコン層２
４をＰＥＣＶＤ法にて成膜した（図７の（Ａ）参照）。
そして、形成された非晶質のシリコン層２４に紫外線ビ
ームをパルス状にて照射し（図７の（Ｂ）参照）、基体
上にシリコン単結晶粒子群から成るシリコン薄膜２５を
形成した（図７の（Ｃ）参照）。紫外線ビームの照射条
件等は、表１に示したと同様とした。また、図７の
（Ｂ）において、前回の紫外線ビームが照射されたシリ
コン層２４の領域を点線で表し、今回の紫外線ビームが
照射されたシリコン層２４の領域を一点鎖線で表した。
【００４６】その後、形成されたシリコン薄膜２５のソ
ース・ドレイン領域を形成すべき領域に不純物のイオン
注入を施し、次いで、イオン注入された不純物を活性化
することによって、ソース・ドレイン領域２６及びチャ
ネル領域２７を形成した。そして、全面に、例えばＳｉ
Ｏ2から成る絶縁層２８をＣＶＤ法にて堆積させた後、
ソース・ドレイン領域２６の上方の絶縁層２８に、フォ
トリソグラフィ技術及びＲＩＥ技術を用いて開口部を形
成した。そして、この開口部内を含む絶縁層２８上にア
ルミニウム合金から成る配線材料層をスパッタ法にて堆
積させた後、配線材料層をパターニングして、絶縁層２
８上に配線２９を完成させた（図８参照）。この配線２
９は、開口部内に埋め込まれた配線材料層を介して、ソ
ース・ドレイン領域２６と接続されている。
ース・ドレイン領域を形成すべき領域に不純物のイオン
注入を施し、次いで、イオン注入された不純物を活性化
することによって、ソース・ドレイン領域２６及びチャ
ネル領域２７を形成した。そして、全面に、例えばＳｉ
Ｏ2から成る絶縁層２８をＣＶＤ法にて堆積させた後、
ソース・ドレイン領域２６の上方の絶縁層２８に、フォ
トリソグラフィ技術及びＲＩＥ技術を用いて開口部を形
成した。そして、この開口部内を含む絶縁層２８上にア
ルミニウム合金から成る配線材料層をスパッタ法にて堆
積させた後、配線材料層をパターニングして、絶縁層２
８上に配線２９を完成させた（図８参照）。この配線２
９は、開口部内に埋め込まれた配線材料層を介して、ソ
ース・ドレイン領域２６と接続されている。
【００４７】（実施例３）実施例３においては、移動量
Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実
施例２と同様の方法でボトムゲート型のｎ型−薄膜トラ
ンジスタを作製した。実施例２及び実施例３における移
動量Ｌ及び移動量割合Ｒを、以下の表４に示す。
Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実
施例２と同様の方法でボトムゲート型のｎ型−薄膜トラ
ンジスタを作製した。実施例２及び実施例３における移
動量Ｌ及び移動量割合Ｒを、以下の表４に示す。
【００４８】（比較例２）比較例２においては、移動量
Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実
施例２と同様の方法でボトムゲート型のｎ型−薄膜トラ
ンジスタを作製した。比較例２における移動量Ｌ及び移
動量割合Ｒを、以下の表４に示す。
Ｌ及び移動量割合Ｒを実施例２と異ならせた以外は、実
施例２と同様の方法でボトムゲート型のｎ型−薄膜トラ
ンジスタを作製した。比較例２における移動量Ｌ及び移
動量割合Ｒを、以下の表４に示す。
【００４９】
【表４】 移動量Ｌ（μｍ） 移動量割合Ｒ（％） 実施例２ ４ １ 実施例３ ２０ ５ 比較例２Ａ ４０ １０ 比較例２Ｂ ３６０ ９０
【００５０】こうして作製された実施例２、実施例３、
比較例２Ａ及び比較例２Ｂのボトムゲート型のｎ型−薄
膜トランジスタの特性を評価した。評価においては、Ｖ
d＝１０Ｖ、Ｖg＝１５Ｖとし、ドレイン電流（ＩON）の
測定を行った。結果を図９に示す。図９からも明らかな
ように、移動量割合Ｒが５％以下の場合、ドレイン電流
（ＩON）の値が増加している。
比較例２Ａ及び比較例２Ｂのボトムゲート型のｎ型−薄
膜トランジスタの特性を評価した。評価においては、Ｖ
d＝１０Ｖ、Ｖg＝１５Ｖとし、ドレイン電流（ＩON）の
測定を行った。結果を図９に示す。図９からも明らかな
ように、移動量割合Ｒが５％以下の場合、ドレイン電流
（ＩON）の値が増加している。
【００５１】（実施例４）実施例４は、本発明のシリコ
ン単結晶粒子群及びその形成方法、並びに、フラッシュ
メモリセル及びその製造方法に関する。以下、図１０及
び図１１を参照して、実施例４を説明する。
ン単結晶粒子群及びその形成方法、並びに、フラッシュ
メモリセル及びその製造方法に関する。以下、図１０及
び図１１を参照して、実施例４を説明する。
【００５２】実施例４においては、先ず、シリコン半導
体基板３０に、公知の方法でＬＯＣＯＳ構造を有する素
子分離領域３１を形成し、ウエルイオン注入、チャネル
ストップイオン注入、閾値調整イオン注入を行う。尚、
素子分離領域はトレンチ構造を有していてもよい。その
後、ＲＣＡ洗浄によりシリコン半導体基板３０の表面の
微粒子や金属不純物を除去し、次いで、０．１％フッ化
水素酸水溶液によりシリコン半導体基板３０の表面洗浄
を行い、シリコン半導体基板３０の表面を露出させる。
次いで、公知の酸化法に基づき、シリコン半導体基板３
０の表面に厚さ３ｎｍのトンネル酸化膜（基体に相当す
る）３２を形成する。
体基板３０に、公知の方法でＬＯＣＯＳ構造を有する素
子分離領域３１を形成し、ウエルイオン注入、チャネル
ストップイオン注入、閾値調整イオン注入を行う。尚、
素子分離領域はトレンチ構造を有していてもよい。その
後、ＲＣＡ洗浄によりシリコン半導体基板３０の表面の
微粒子や金属不純物を除去し、次いで、０．１％フッ化
水素酸水溶液によりシリコン半導体基板３０の表面洗浄
を行い、シリコン半導体基板３０の表面を露出させる。
次いで、公知の酸化法に基づき、シリコン半導体基板３
０の表面に厚さ３ｎｍのトンネル酸化膜（基体に相当す
る）３２を形成する。
【００５３】その後、実施例１と同様に、トンネル酸化
膜３２上に、厚さ約４０ｎｍの非晶質のシリコン層３３
をＰＥＣＶＤ法にて成膜した（図１０の（Ａ）参照）。
そして、形成された非晶質のシリコン層３３に紫外線ビ
ームをパルス状にて照射し（図１０の（Ｂ）参照）、ト
ンネル酸化膜３２上にシリコン単結晶粒子群から成るシ
リコン薄膜３４を形成した（図１０の（Ｃ）参照）。紫
外線ビームの照射条件等は、表１に示したと同様とし
た。尚、図１０の（Ｂ）において、前回の紫外線ビーム
が照射されたシリコン層３３の領域を点線で表し、今回
の紫外線ビームが照射されたシリコン層３３の領域を一
点鎖線で表した。
膜３２上に、厚さ約４０ｎｍの非晶質のシリコン層３３
をＰＥＣＶＤ法にて成膜した（図１０の（Ａ）参照）。
そして、形成された非晶質のシリコン層３３に紫外線ビ
ームをパルス状にて照射し（図１０の（Ｂ）参照）、ト
ンネル酸化膜３２上にシリコン単結晶粒子群から成るシ
リコン薄膜３４を形成した（図１０の（Ｃ）参照）。紫
外線ビームの照射条件等は、表１に示したと同様とし
た。尚、図１０の（Ｂ）において、前回の紫外線ビーム
が照射されたシリコン層３３の領域を点線で表し、今回
の紫外線ビームが照射されたシリコン層３３の領域を一
点鎖線で表した。
【００５４】得られたシリコン薄膜を透過型電子顕微鏡
及びＡＦＭにて観察した結果、一辺が約０．３μｍの略
矩形のシリコン単結晶粒子３５が基体上に格子状に配列
したシリコン単結晶粒子群が形成されていることが認め
られた。また、シリコン単結晶粒子の基体の表面に対す
る選択方位は略〈１００〉方位であった。尚、シリコン
薄膜全体から見ると、シリコン単結晶粒子群を構成する
シリコン単結晶粒子の内、約３０％の数のシリコン単結
晶粒子が基体の表面に対して〈１００〉方位を有してお
り、残りのシリコン単結晶粒子の基体の表面に対する方
位はランダムであった。また、基体の表面に垂直な方向
と〈１００〉方位が厳密には平行でないシリコン単結晶
粒子が存在していた。更には、数個のシリコン単結晶粒
子を単位として、隣接するシリコン単結晶粒子の結晶方
位が一致しているものが数多く認められた。また、略矩
形のシリコン単結晶粒子の相対する二辺は、紫外線ビー
ム照射位置の移動方向と略平行、若しくは紫外線ビーム
照射位置の移動方向と略４５度の角度を成していた。
及びＡＦＭにて観察した結果、一辺が約０．３μｍの略
矩形のシリコン単結晶粒子３５が基体上に格子状に配列
したシリコン単結晶粒子群が形成されていることが認め
られた。また、シリコン単結晶粒子の基体の表面に対す
る選択方位は略〈１００〉方位であった。尚、シリコン
薄膜全体から見ると、シリコン単結晶粒子群を構成する
シリコン単結晶粒子の内、約３０％の数のシリコン単結
晶粒子が基体の表面に対して〈１００〉方位を有してお
り、残りのシリコン単結晶粒子の基体の表面に対する方
位はランダムであった。また、基体の表面に垂直な方向
と〈１００〉方位が厳密には平行でないシリコン単結晶
粒子が存在していた。更には、数個のシリコン単結晶粒
子を単位として、隣接するシリコン単結晶粒子の結晶方
位が一致しているものが数多く認められた。また、略矩
形のシリコン単結晶粒子の相対する二辺は、紫外線ビー
ム照射位置の移動方向と略平行、若しくは紫外線ビーム
照射位置の移動方向と略４５度の角度を成していた。
【００５５】その後、隣接するシリコン単結晶粒子３５
を離間状態とした。具体的には、得られたシリコン薄膜
３４を１０００゜Ｃ×２０分の酸素ガス雰囲気中で酸化
し、隣接するシリコン単結晶粒子３５Ａの間に酸化シリ
コン（ＳｉＯ2）から成る領域３６を形成した（図１１
の（Ａ）参照）。酸化後のシリコン単結晶粒子３５Ａの
平均厚さは約１０ｎｍであり、大きさは７〜１３ｎｍと
なる。また、かかるシリコン単結晶粒子３５Ａが一定の
間隔（約０．３μｍ）にてトンネル酸化膜３２（基体）
上に格子状に配列していた。即ち、シリコン単結晶粒子
のそれぞれは、規則正しく恰も碁石のように並んでい
た。こうして、複数のシリコン単結晶粒子３５Ａから成
るフローティングゲート３７が形成される。尚、一般
に、シリコンの酸化は、結晶粒界から優先的に進行す
る。また、シリコン単結晶粒子３５のトンネル酸化膜３
２（基体）の表面に対する選択方位は略〈１００〉方位
であり、シリコン単結晶粒子群の方位が概ね揃っている
ので、酸化後のシリコン単結晶粒子の厚さ及び大きさの
制御性は良い。
を離間状態とした。具体的には、得られたシリコン薄膜
３４を１０００゜Ｃ×２０分の酸素ガス雰囲気中で酸化
し、隣接するシリコン単結晶粒子３５Ａの間に酸化シリ
コン（ＳｉＯ2）から成る領域３６を形成した（図１１
の（Ａ）参照）。酸化後のシリコン単結晶粒子３５Ａの
平均厚さは約１０ｎｍであり、大きさは７〜１３ｎｍと
なる。また、かかるシリコン単結晶粒子３５Ａが一定の
間隔（約０．３μｍ）にてトンネル酸化膜３２（基体）
上に格子状に配列していた。即ち、シリコン単結晶粒子
のそれぞれは、規則正しく恰も碁石のように並んでい
た。こうして、複数のシリコン単結晶粒子３５Ａから成
るフローティングゲート３７が形成される。尚、一般
に、シリコンの酸化は、結晶粒界から優先的に進行す
る。また、シリコン単結晶粒子３５のトンネル酸化膜３
２（基体）の表面に対する選択方位は略〈１００〉方位
であり、シリコン単結晶粒子群の方位が概ね揃っている
ので、酸化後のシリコン単結晶粒子の厚さ及び大きさの
制御性は良い。
【００５６】その後、酸化シリコン（ＳｉＯ2）から成
る領域３６のパターニングを行い、不要な酸化シリコン
から成る領域３６及びシリコン単結晶粒子３５Ａを除去
する。そして、全面に絶縁膜３８をＣＶＤ法にて成膜
し、更に絶縁膜３８の上に不純物がドーピングされた多
結晶シリコン層をＣＶＤ法にて成膜した後、多結晶シリ
コン層及び絶縁膜３８をパターニングする。こうして、
多結晶シリコン層から成るコントロールゲート３９が形
成される。
る領域３６のパターニングを行い、不要な酸化シリコン
から成る領域３６及びシリコン単結晶粒子３５Ａを除去
する。そして、全面に絶縁膜３８をＣＶＤ法にて成膜
し、更に絶縁膜３８の上に不純物がドーピングされた多
結晶シリコン層をＣＶＤ法にて成膜した後、多結晶シリ
コン層及び絶縁膜３８をパターニングする。こうして、
多結晶シリコン層から成るコントロールゲート３９が形
成される。
【００５７】その後、露出したシリコン半導体基板３０
のソース・ドレイン領域を形成すべき領域に不純物のイ
オン注入を施し、次いで、イオン注入された不純物を活
性化することによって、ソース・ドレイン領域４０及び
チャネル領域４１を形成した（図１１の（Ｂ）参照）。
そして、全面に、例えばＳｉＯ2から成る絶縁層をＣＶ
Ｄ法にて堆積させた後、ソース・ドレイン領域４０の上
方の絶縁層に、フォトリソグラフィ技術及びＲＩＥ技術
を用いて開口部を形成した。そして、この開口部内を含
む絶縁層上にアルミニウム合金から成る配線材料層をス
パッタ法にて堆積させた後、配線材料層をパターニング
して、絶縁層上に配線を完成させた。この配線は、開口
部内に埋め込まれた配線材料層を介して、ソース・ドレ
イン領域４０と接続されている。こうして、フラッシュ
メモリセル（ナノドットメモリ）を作製した。
のソース・ドレイン領域を形成すべき領域に不純物のイ
オン注入を施し、次いで、イオン注入された不純物を活
性化することによって、ソース・ドレイン領域４０及び
チャネル領域４１を形成した（図１１の（Ｂ）参照）。
そして、全面に、例えばＳｉＯ2から成る絶縁層をＣＶ
Ｄ法にて堆積させた後、ソース・ドレイン領域４０の上
方の絶縁層に、フォトリソグラフィ技術及びＲＩＥ技術
を用いて開口部を形成した。そして、この開口部内を含
む絶縁層上にアルミニウム合金から成る配線材料層をス
パッタ法にて堆積させた後、配線材料層をパターニング
して、絶縁層上に配線を完成させた。この配線は、開口
部内に埋め込まれた配線材料層を介して、ソース・ドレ
イン領域４０と接続されている。こうして、フラッシュ
メモリセル（ナノドットメモリ）を作製した。
【００５８】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件や半導体装置の
構造は例示であり、適宜変更することができる。実施例
においては、基体上に非晶質のシリコン層を形成した
が、多結晶のシリコン層を形成してもよい。非晶質若し
くは多結晶のシリコン層に紫外線ビームをパルス状にて
照射する際、基体を加熱しておいてもよい。場合によっ
ては、例えばエッチバックを行うことで、シリコン薄膜
の表面の平坦化を行ってもよい。また、本発明の半導体
装置あるいはその製造方法においては、基体上に形成さ
れた１つのシリコン単結晶粒子にソース・ドレイン領域
及びチャネル領域を形成し、１つのシリコン単結晶粒子
から１つのトランジスタ素子を作製することもできる。
この場合には、例えばリソグラフィ技術及びエッチング
技術に基づきシリコン薄膜をパターニングして不要なシ
リコン単結晶粒子を除去し、隣接するシリコン単結晶粒
子を分離すればよい。あるいは又、酸化シリコンとエッ
チング選択比のある例えば窒化シリコン等から成る基体
上に形成されたシリコン薄膜を酸化して、隣接するシリ
コン単結晶粒子の間に酸化シリコンから成る領域を形成
した後、かかる酸化シリコンをエッチングすることによ
って、隣接するシリコン単結晶粒子を分離すればよい。
更には、図１２に模式的な一部断面図を示すように、本
発明のシリコン薄膜にてフラッシュメモリセルのフロー
ティングゲートを構成し、あるいは又、本発明のシリコ
ン薄膜の形成方法に基づきフラッシュメモリセルのフロ
ーティングゲートを形成することもできる。
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件や半導体装置の
構造は例示であり、適宜変更することができる。実施例
においては、基体上に非晶質のシリコン層を形成した
が、多結晶のシリコン層を形成してもよい。非晶質若し
くは多結晶のシリコン層に紫外線ビームをパルス状にて
照射する際、基体を加熱しておいてもよい。場合によっ
ては、例えばエッチバックを行うことで、シリコン薄膜
の表面の平坦化を行ってもよい。また、本発明の半導体
装置あるいはその製造方法においては、基体上に形成さ
れた１つのシリコン単結晶粒子にソース・ドレイン領域
及びチャネル領域を形成し、１つのシリコン単結晶粒子
から１つのトランジスタ素子を作製することもできる。
この場合には、例えばリソグラフィ技術及びエッチング
技術に基づきシリコン薄膜をパターニングして不要なシ
リコン単結晶粒子を除去し、隣接するシリコン単結晶粒
子を分離すればよい。あるいは又、酸化シリコンとエッ
チング選択比のある例えば窒化シリコン等から成る基体
上に形成されたシリコン薄膜を酸化して、隣接するシリ
コン単結晶粒子の間に酸化シリコンから成る領域を形成
した後、かかる酸化シリコンをエッチングすることによ
って、隣接するシリコン単結晶粒子を分離すればよい。
更には、図１２に模式的な一部断面図を示すように、本
発明のシリコン薄膜にてフラッシュメモリセルのフロー
ティングゲートを構成し、あるいは又、本発明のシリコ
ン薄膜の形成方法に基づきフラッシュメモリセルのフロ
ーティングゲートを形成することもできる。
【００５９】
【発明の効果】本発明においては、基体の表面に対する
選択方位が略〈１００〉方位であるシリコン薄膜を容易
に且つ短時間で形成することができ、しかも、シリコン
単結晶粒子群を規則的に基体（絶縁膜）上に配列するこ
とができる。従って、例えばＴＦＴのより一層高度な特
性の制御や特性の均一性の向上を図ることができるし、
微細なシリコン単結晶粒子内にＴＦＴを形成することに
よって、ＳＯＩ技術の実現が可能となる。また、マクロ
的にもシリコン薄膜の結晶性が向上することから、ＬＣ
Ｄ用液晶パネル等に用いられるＴＦＴの特性も向上す
る。また、直接トンネリング効果と電子蓄積を応用した
低電圧動作が可能なフラッシュメモリセル（ナノドット
メモリ）を実現することができる。更には、本発明のシ
リコン薄膜にてフラッシュメモリセルのフローティング
ゲートを構成すれば、フローティングゲートを構成する
シリコン粒子の粒径のばらつきを小さくすることができ
るので、データ消去後の閾値電圧に変動が生じ難いフラ
ッシュメモリを実現させることができる。
選択方位が略〈１００〉方位であるシリコン薄膜を容易
に且つ短時間で形成することができ、しかも、シリコン
単結晶粒子群を規則的に基体（絶縁膜）上に配列するこ
とができる。従って、例えばＴＦＴのより一層高度な特
性の制御や特性の均一性の向上を図ることができるし、
微細なシリコン単結晶粒子内にＴＦＴを形成することに
よって、ＳＯＩ技術の実現が可能となる。また、マクロ
的にもシリコン薄膜の結晶性が向上することから、ＬＣ
Ｄ用液晶パネル等に用いられるＴＦＴの特性も向上す
る。また、直接トンネリング効果と電子蓄積を応用した
低電圧動作が可能なフラッシュメモリセル（ナノドット
メモリ）を実現することができる。更には、本発明のシ
リコン薄膜にてフラッシュメモリセルのフローティング
ゲートを構成すれば、フローティングゲートを構成する
シリコン粒子の粒径のばらつきを小さくすることができ
るので、データ消去後の閾値電圧に変動が生じ難いフラ
ッシュメモリを実現させることができる。
【図１】実施例１におけるシリコン薄膜の形成方法を説
明するための模式図、及び形成されたシリコン薄膜の模
式的な一部断面図である。
明するための模式図、及び形成されたシリコン薄膜の模
式的な一部断面図である。
【図２】実施例１にて得られたシリコン薄膜の透過型電
子顕微鏡写真である。
子顕微鏡写真である。
【図３】実施例１にて得られたシリコン薄膜の表面をＡ
ＦＭにて観察して得られた写真の写しである。
ＦＭにて観察して得られた写真の写しである。
【図４】実施例１にて得られたシリコン薄膜の表面をＡ
ＦＭにて観察して得られた写真の写しである。
ＦＭにて観察して得られた写真の写しである。
【図５】比較例１Ａにて得られたシリコン薄膜の表面を
ＡＦＭにて観察して得られた写真の写しである。
ＡＦＭにて観察して得られた写真の写しである。
【図６】比較例１Ｂにて得られたシリコン薄膜の表面を
ＡＦＭにて観察して得られた写真の写しである。
ＡＦＭにて観察して得られた写真の写しである。
【図７】実施例２における半導体装置の製造方法を説明
するための基板等の模式的な一部断面図である。
するための基板等の模式的な一部断面図である。
【図８】実施例２におけるボトムゲート型の薄膜トラン
ジスタの模式的な一部断面図である。
ジスタの模式的な一部断面図である。
【図９】実施例２、実施例３及び比較例２のボトムゲー
ト型のｎ型−薄膜トランジスタの特性評価結果を示すグ
ラフである。
ト型のｎ型−薄膜トランジスタの特性評価結果を示すグ
ラフである。
【図１０】実施例４におけるフラッシュメモリセルの製
造方法を説明するための基板等の模式的な一部断面図で
ある。
造方法を説明するための基板等の模式的な一部断面図で
ある。
【図１１】図１０に引き続き、実施例４におけるフラッ
シュメモリセルの製造方法を説明するための基板等の模
式的な一部断面図である。
シュメモリセルの製造方法を説明するための基板等の模
式的な一部断面図である。
【図１２】本発明のシリコン薄膜にてフラッシュメモリ
セルのフローティングゲートを構成した例を示す模式的
な一部断面図である。
セルのフローティングゲートを構成した例を示す模式的
な一部断面図である。
１０・・・基板、１１・・・ＳｉＮ膜、１２・・・基
体、１３・・・非晶質のシリコン層、１４・・・シリコ
ン薄膜、２０・・・基板、２１・・・絶縁層、２２・・
・ゲート電極、２３・・・基体、２４・・・非晶質のシ
リコン層、２５・・・シリコン薄膜、２６・・・ソース
・ドレイン領域、２７・・・チャネル領域、２８・・・
絶縁層、２９・・・配線、３０・・・シリコン半導体基
板、３１・・・素子分離領域、３２・・・トンネル酸化
膜（基体）、３３・・・シリコン層、３４・・・シリコ
ン薄膜、３５，３５Ａ・・・シリコン単結晶粒子、３６
・・・酸化シリコンから成る領域、３７・・・フローテ
ィングゲート、３８・・・絶縁膜、３９・・・コントロ
ールゲート、４０・・・ソース・ドレイン領域、４１・
・・チャネル領域
体、１３・・・非晶質のシリコン層、１４・・・シリコ
ン薄膜、２０・・・基板、２１・・・絶縁層、２２・・
・ゲート電極、２３・・・基体、２４・・・非晶質のシ
リコン層、２５・・・シリコン薄膜、２６・・・ソース
・ドレイン領域、２７・・・チャネル領域、２８・・・
絶縁層、２９・・・配線、３０・・・シリコン半導体基
板、３１・・・素子分離領域、３２・・・トンネル酸化
膜（基体）、３３・・・シリコン層、３４・・・シリコ
ン薄膜、３５，３５Ａ・・・シリコン単結晶粒子、３６
・・・酸化シリコンから成る領域、３７・・・フローテ
ィングゲート、３８・・・絶縁膜、３９・・・コントロ
ールゲート、４０・・・ソース・ドレイン領域、４１・
・・チャネル領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 Ｈ０１Ｌ 29/78 ６２０ 29/792 ６２７Ｇ 29/786 21/336 (72)発明者 池田 裕司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (47)
- 【請求項１】基体上に形成された非晶質若しくは多結晶
のシリコン層に紫外線ビームをパルス状にて照射し、シ
リコン単結晶粒子群から成るシリコン薄膜を基体上に形
成するシリコン薄膜の形成方法であって、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量を４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅に対する該移動量の割合を
０．１乃至５％とし、 以て、基体上に格子状に配列した略矩形のシリコン単結
晶粒子群から成り、シリコン単結晶粒子の基体の表面に
対する選択方位が略〈１００〉方位であるシリコン薄膜
を形成することを特徴とするシリコン薄膜の形成方法。 - 【請求項２】略矩形のシリコン単結晶粒子の一辺の長さ
は０．０５μｍ以上であることを特徴とする請求項１に
記載のシリコン薄膜の形成方法。 - 【請求項３】シリコン薄膜の平均膜厚は１×１０-8ｍ乃
至１×１０-7ｍであることを特徴とする請求項１に記載
のシリコン薄膜の形成方法。 - 【請求項４】基体は酸化シリコン又は窒化シリコンから
成ることを特徴とする請求項１に記載のシリコン薄膜の
形成方法。 - 【請求項５】略矩形のシリコン単結晶粒子の相対する二
辺は、紫外線ビーム照射位置の移動方向と略平行、若し
くは移動方向と略４５度の角度を成すことを特徴とする
請求項１に記載のシリコン薄膜の形成方法。 - 【請求項６】（イ）基体上に形成された非晶質若しくは
多結晶のシリコン層に紫外線ビームをパルス状にて照射
し、以て、基体上に格子状に配列した略矩形のシリコン
単結晶粒子群から成り、シリコン単結晶粒子の基体の表
面に対する選択方位が略〈１００〉方位であるシリコン
薄膜を形成する工程と、 （ロ）隣接する該シリコン単結晶粒子を離間状態とする
工程、から成るシリコン単結晶粒子群の形成方法であっ
て、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量を４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅に対する該移動量の割合を
０．１乃至５％とすることを特徴とするシリコン単結晶
粒子群の形成方法。 - 【請求項７】前記工程（ロ）の隣接するシリコン単結晶
粒子を離間状態とする工程は、前記工程（イ）において
形成されたシリコン薄膜を酸化し、隣接するシリコン単
結晶粒子の間に酸化シリコンから成る領域を形成する工
程から成ることを特徴とする請求項６に記載のシリコン
単結晶粒子群の形成方法。 - 【請求項８】前記工程（イ）において形成されたシリコ
ン薄膜における略矩形のシリコン単結晶粒子の一辺の長
さは０．０５μｍ以上であることを特徴とする請求項６
に記載のシリコン単結晶粒子群の形成方法。 - 【請求項９】前記工程（イ）において形成されたシリコ
ン薄膜の平均膜厚は１×１０-8ｍ乃至１×１０-7ｍであ
ることを特徴とする請求項６に記載のシリコン単結晶粒
子群の形成方法。 - 【請求項１０】基体は酸化シリコン又は窒化シリコンか
ら成ることを特徴とする請求項６に記載のシリコン単結
晶粒子群の形成方法。 - 【請求項１１】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略４５度の角度を成すことを特徴と
する請求項６に記載のシリコン単結晶粒子群の形成方
法。 - 【請求項１２】基体上に格子状に配列した略矩形のシリ
コン単結晶粒子群から成り、シリコン単結晶粒子の基体
の表面に対する選択方位は略〈１００〉方位であること
を特徴とするシリコン薄膜。 - 【請求項１３】略矩形のシリコン単結晶粒子の一辺の長
さは０．０５μｍ以上であることを特徴とする請求項１
２に記載のシリコン薄膜。 - 【請求項１４】平均膜厚が１×１０-8ｍ乃至１×１０-7
ｍであることを特徴とする請求項１２に記載のシリコン
薄膜。 - 【請求項１５】基体は酸化シリコン又は窒化シリコンか
ら成ることを特徴とする請求項１２に記載のシリコン薄
膜。 - 【請求項１６】シリコン単結晶粒子群は、基体上に形成
された非晶質若しくは多結晶のシリコン層に紫外線ビー
ムをパルス状にて照射することによって形成され、矩形
状の紫外線ビームの照射完了から次の矩形状の紫外線ビ
ームの照射開始までの間における紫外線ビーム照射位置
の移動量は４０μｍ以下であり、且つ、移動方向に沿っ
て測った紫外線ビームの幅に対する該移動量の割合は
０．１乃至５％であることを特徴とする請求項１２に記
載のシリコン薄膜。 - 【請求項１７】略矩形のシリコン単結晶粒子の相対する
二辺は、紫外線ビーム照射位置の移動方向と略平行、若
しくは移動方向と略４５度の角度を成すことを特徴とす
る請求項１６に記載のシリコン薄膜。 - 【請求項１８】基体の表面に対する選択方位が略〈１０
０〉方位である複数の略矩形のシリコン単結晶粒子から
成り、シリコン単結晶粒子は基体上に格子状に配列さ
れ、隣接するシリコン単結晶粒子は離間状態にあること
を特徴とするシリコン単結晶粒子群。 - 【請求項１９】シリコン単結晶粒子群は、 （イ）基体上に形成された非晶質若しくは多結晶のシリ
コン層に紫外線ビームをパルス状にて照射し、以て、基
体上に格子状に配列した略矩形のシリコン単結晶粒子群
から成り、シリコン単結晶粒子の基体の表面に対する選
択方位が略〈１００〉方位であるシリコン薄膜を形成す
る工程と、 （ロ）隣接する該シリコン単結晶粒子を離間状態とする
工程、に基づき形成され、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量は４０μｍ以下であり、且つ、移動方向に
沿って測った紫外線ビームの幅に対する該移動量の割合
は０．１乃至５％であることを特徴とする請求項１８に
記載のシリコン単結晶粒子群。 - 【請求項２０】前記工程（ロ）の隣接するシリコン単結
晶粒子を離間状態とする工程は、前記工程（イ）におい
て形成されたシリコン薄膜を酸化し、隣接するシリコン
単結晶粒子の間に酸化シリコンから成る領域を形成する
工程から成ることを特徴とする請求項１９に記載のシリ
コン単結晶粒子群。 - 【請求項２１】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の一辺の
長さは０．０５μｍ以上であることを特徴とする請求項
１９に記載のシリコン単結晶粒子群。 - 【請求項２２】前記工程（イ）において形成されたシリ
コン薄膜の平均膜厚は１×１０-8ｍ乃至１×１０-7ｍで
あることを特徴とする請求項１９に記載のシリコン単結
晶粒子群。 - 【請求項２３】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略４５度の角度を成すことを特徴と
する請求項１９に記載のシリコン単結晶粒子群。 - 【請求項２４】基体は酸化シリコン又は窒化シリコンか
ら成ることを特徴とする請求項１８に記載のシリコン単
結晶粒子群。 - 【請求項２５】基体上に形成された非晶質若しくは多結
晶のシリコン層に紫外線ビームをパルス状にて照射し、
シリコン単結晶粒子群から成るシリコン薄膜を基体上に
形成した後、該シリコン薄膜若しくはシリコン単結晶粒
子にソース・ドレイン領域及びチャネル領域を形成する
工程を含む半導体装置の製造方法であって、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量を４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅に対する該移動量の割合を
０．１乃至５％とし、 以て、基体上に格子状に配列した略矩形のシリコン単結
晶粒子群から成り、シリコン単結晶粒子の基体の表面に
対する選択方位が略〈１００〉方位であるシリコン薄膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項２６】略矩形のシリコン単結晶粒子の一辺の長
さは０．０５μｍ以上であることを特徴とする請求項２
５に記載の半導体装置の製造方法。 - 【請求項２７】シリコン薄膜の平均膜厚は１×１０-8ｍ
乃至１×１０-7ｍであることを特徴とする請求項２５に
記載の半導体装置の製造方法。 - 【請求項２８】基体は、基板上に形成された酸化シリコ
ン又は窒化シリコンから成ることを特徴とする請求項２
５に記載の半導体装置の製造方法。 - 【請求項２９】略矩形のシリコン単結晶粒子の相対する
二辺は、紫外線ビーム照射位置の移動方向と略平行、若
しくは移動方向と略４５度の角度を成すことを特徴とす
る請求項２５に記載の半導体装置の製造方法。 - 【請求項３０】（イ）トンネル酸化膜上に形成された非
晶質若しくは多結晶のシリコン層に紫外線ビームをパル
ス状にて照射し、以て、トンネル酸化膜上に格子状に配
列した略矩形のシリコン単結晶粒子群から成り、シリコ
ン単結晶粒子のトンネル酸化膜の表面に対する選択方位
が略〈１００〉方位であるシリコン薄膜を形成する工程
と、 （ロ）隣接する該シリコン単結晶粒子を離間状態とし、
以て、シリコン単結晶粒子群から成るフローティングゲ
ートを形成する工程、を含むフラッシュメモリセルの製
造方法であって、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量を４０μｍ以下とし、且つ、移動方向に沿
って測った紫外線ビームの幅に対する該移動量の割合を
０．１乃至５％とすることを特徴とするフラッシュメモ
リセルの製造方法。 - 【請求項３１】前記工程（ロ）の隣接するシリコン単結
晶粒子を離間状態とする工程は、前記工程（イ）におい
て形成されたシリコン薄膜を酸化し、隣接するシリコン
単結晶粒子の間に酸化シリコンから成る領域を形成する
工程から成ることを特徴とする請求項３０に記載のフラ
ッシュメモリセルの製造方法。 - 【請求項３２】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の一辺の
長さは０．０５μｍ以上であることを特徴とする請求項
３０に記載のフラッシュメモリセルの製造方法。 - 【請求項３３】前記工程（イ）において形成されたシリ
コン薄膜の平均膜厚は１×１０-8ｍ乃至１×１０-7ｍで
あることを特徴とする請求項３０に記載のフラッシュメ
モリセルの製造方法。 - 【請求項３４】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略４５度の角度を成すことを特徴と
する請求項３０に記載のフラッシュメモリセルの製造方
法。 - 【請求項３５】基体上に格子状に配列した略矩形のシリ
コン単結晶粒子群から成り、シリコン単結晶粒子の基体
の表面に対する選択方位は略〈１００〉方位であるシリ
コン薄膜、若しくは該シリコン単結晶粒子に形成された
ソース・ドレイン領域及びチャネル領域を備えて成るこ
とを特徴とする半導体装置。 - 【請求項３６】略矩形のシリコン単結晶粒子の一辺の長
さは０．０５μｍ以上であることを特徴とする請求項３
５に記載の半導体装置。 - 【請求項３７】シリコン薄膜の平均膜厚は１×１０-8ｍ
乃至１×１０-7ｍであることを特徴とする請求項３５に
記載の半導体装置。 - 【請求項３８】基体は、基板上に形成された酸化シリコ
ン又は窒化シリコンから成ることを特徴とする請求項３
５に記載の半導体装置。 - 【請求項３９】シリコン単結晶粒子群は、基体上に形成
された非晶質若しくは多結晶のシリコン層に紫外線ビー
ムをパルス状にて照射することによって形成され、矩形
状の紫外線ビームの照射完了から次の矩形状の紫外線ビ
ームの照射開始までの間における紫外線ビーム照射位置
の移動量は４０μｍ以下であり、且つ、移動方向に沿っ
て測った紫外線ビームの幅に対する該移動量の割合は
０．１乃至５％であることを特徴とする請求項３５に記
載の半導体装置。 - 【請求項４０】略矩形のシリコン単結晶粒子の相対する
二辺は、紫外線ビーム照射位置の移動方向と略平行、若
しくは移動方向と略４５度の角度を成すことを特徴とす
る請求項３９に記載の半導体装置。 - 【請求項４１】半導体装置はボトムゲート型の薄膜トラ
ンジスタであることを特徴とする請求項３５に記載の半
導体装置。 - 【請求項４２】トンネル酸化膜上に形成され、そして、
トンネル酸化膜の表面に対する選択方位が略〈１００〉
方位である複数の略矩形のシリコン単結晶粒子から成る
フローティングゲートを備えたフラッシュメモリセルで
あって、 シリコン単結晶粒子はトンネル酸化膜上に格子状に配列
され、隣接するシリコン単結晶粒子は離間状態にあるこ
とを特徴とするフラッシュメモリセル。 - 【請求項４３】複数のシリコン単結晶粒子は、 （イ）トンネル酸化膜上に形成された非晶質若しくは多
結晶のシリコン層に紫外線ビームをパルス状にて照射
し、以て、トンネル酸化膜上に格子状に配列した略矩形
のシリコン単結晶粒子群から成り、シリコン単結晶粒子
のトンネル酸化膜の表面に対する選択方位が略〈１０
０〉方位であるシリコン薄膜を形成する工程と、 （ロ）隣接する該シリコン単結晶粒子を離間状態とする
工程、に基づき形成され、 矩形状の紫外線ビームの照射完了から次の矩形状の紫外
線ビームの照射開始までの間における紫外線ビーム照射
位置の移動量は４０μｍ以下であり、且つ、移動方向に
沿って測った紫外線ビームの幅に対する該移動量の割合
は０．１乃至５％であることを特徴とする請求項４２に
記載のフラッシュメモリセル。 - 【請求項４４】前記工程（ロ）の隣接するシリコン単結
晶粒子を離間状態とする工程は、前記工程（イ）におい
て形成されたシリコン薄膜を酸化し、隣接するシリコン
単結晶粒子の間に酸化シリコンから成る領域を形成する
工程から成ることを特徴とする請求項４３に記載のフラ
ッシュメモリセル。 - 【請求項４５】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の一辺の
長さは０．０５μｍ以上であることを特徴とする請求項
４３に記載のフラッシュメモリセル。 - 【請求項４６】前記工程（イ）において形成されたシリ
コン薄膜の平均膜厚は１×１０-8ｍ乃至１×１０-7ｍで
あることを特徴とする請求項４３に記載のフラッシュメ
モリセル。 - 【請求項４７】前記工程（イ）において形成されたシリ
コン薄膜における略矩形のシリコン単結晶粒子の相対す
る二辺は、紫外線ビーム照射位置の移動方向と略平行、
若しくは移動方向と略４５度の角度を成すことを特徴と
する請求項４３に記載のフラッシュメモリセル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08872897A JP4026191B2 (ja) | 1996-05-22 | 1997-03-24 | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 |
| US09/616,685 US6548830B1 (en) | 1996-05-22 | 2000-07-14 | Semiconductor device formed of single crystal grains in a grid pattern |
| US10/364,214 US20030143375A1 (en) | 1996-05-22 | 2003-02-11 | Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-150306 | 1996-05-22 | ||
| JP15030696 | 1996-05-22 | ||
| JP08872897A JP4026191B2 (ja) | 1996-05-22 | 1997-03-24 | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007183391A Division JP4059299B2 (ja) | 1996-05-22 | 2007-07-12 | シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041234A true JPH1041234A (ja) | 1998-02-13 |
| JP4026191B2 JP4026191B2 (ja) | 2007-12-26 |
Family
ID=26430078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08872897A Expired - Lifetime JP4026191B2 (ja) | 1996-05-22 | 1997-03-24 | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026191B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
| JP2001093854A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | 多結晶膜の製造方法および半導体装置の製造方法 |
| JP2001196430A (ja) * | 2000-01-07 | 2001-07-19 | Sony Corp | ポリシリコン評価方法、ポリシリコン検査装置及び薄膜トランジスタ製造方法 |
| EP1213769A2 (en) * | 2000-12-06 | 2002-06-12 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
| JP2002368140A (ja) * | 2001-06-06 | 2002-12-20 | Sony Corp | 不揮発性半導体メモリ装置 |
| US6521909B2 (en) | 2001-02-01 | 2003-02-18 | Hitachi, Ltd. | Thin film semiconductor device containing polycrystalline Si-Ge alloy and method for producing thereof |
| JP2003124230A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 |
| JP2004119956A (ja) * | 2002-09-24 | 2004-04-15 | Au Optronics Corp | ポリシリコン層製造方法 |
| US6969871B2 (en) | 2002-05-17 | 2005-11-29 | Hitachi, Ltd. | Thin film semiconductor device |
| US7247527B2 (en) | 2003-07-31 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and laser irradiation apparatus |
| US7315335B2 (en) | 1999-11-19 | 2008-01-01 | Hitachi, Ltd. | Liquid crystal display device with variations of positions of peaks of depth distributions of concentration of impurities in polycrystalline being within 10% of thickness |
| US7348222B2 (en) | 2003-06-30 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device |
| US7358165B2 (en) | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| WO2008129719A1 (ja) * | 2007-04-18 | 2008-10-30 | Mitsubishi Electric Corporation | 半導体薄膜の製造方法および半導体装置 |
| KR100915160B1 (ko) * | 2006-08-28 | 2009-09-03 | 미쓰비시덴키 가부시키가이샤 | 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102101350B1 (ko) | 2013-03-15 | 2020-04-17 | 삼성전자주식회사 | 파티클 카운터 및 그를 구비한 임멀젼 노광 설비 |
-
1997
- 1997-03-24 JP JP08872897A patent/JP4026191B2/ja not_active Expired - Lifetime
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172380B1 (en) | 1997-11-07 | 2001-01-09 | Sony Corporation | Semiconductor material |
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| JP2001093854A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | 多結晶膜の製造方法および半導体装置の製造方法 |
| JP4701467B2 (ja) * | 1999-09-22 | 2011-06-15 | ソニー株式会社 | 多結晶膜の製造方法および半導体装置の製造方法 |
| US7315335B2 (en) | 1999-11-19 | 2008-01-01 | Hitachi, Ltd. | Liquid crystal display device with variations of positions of peaks of depth distributions of concentration of impurities in polycrystalline being within 10% of thickness |
| JP2001196430A (ja) * | 2000-01-07 | 2001-07-19 | Sony Corp | ポリシリコン評価方法、ポリシリコン検査装置及び薄膜トランジスタ製造方法 |
| EP1213769A3 (en) * | 2000-12-06 | 2004-09-29 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
| EP1213769A2 (en) * | 2000-12-06 | 2002-06-12 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
| US7227186B2 (en) | 2000-12-06 | 2007-06-05 | Hitachi, Ltd. | Thin film transistor and method of manufacturing the same |
| US6903371B2 (en) | 2000-12-06 | 2005-06-07 | Hitachi, Ltd. | Thin film transistor and display using the same |
| US6521909B2 (en) | 2001-02-01 | 2003-02-18 | Hitachi, Ltd. | Thin film semiconductor device containing polycrystalline Si-Ge alloy and method for producing thereof |
| US6716726B2 (en) | 2001-02-01 | 2004-04-06 | Hitachi, Ltd. | Thin film semiconductor device containing polycrystalline Si—Ge alloy and method for producing thereof |
| US6690064B2 (en) | 2001-02-01 | 2004-02-10 | Hitachi, Ltd. | Thin-film semiconductor device containing poly-crystalline Si-Ge alloy and method for producing thereof |
| JP4670187B2 (ja) * | 2001-06-06 | 2011-04-13 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
| JP2002368140A (ja) * | 2001-06-06 | 2002-12-20 | Sony Corp | 不揮発性半導体メモリ装置 |
| US6903368B2 (en) | 2001-10-12 | 2005-06-07 | Hitachi, Ltd. | Thin-film transistor device, its manufacturing process, and image display using the device |
| JP2003124230A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 |
| US6969871B2 (en) | 2002-05-17 | 2005-11-29 | Hitachi, Ltd. | Thin film semiconductor device |
| US7256423B2 (en) | 2002-05-17 | 2007-08-14 | Hitachi, Ltd. | Thin film semiconductor device |
| JP2004119956A (ja) * | 2002-09-24 | 2004-04-15 | Au Optronics Corp | ポリシリコン層製造方法 |
| US7348222B2 (en) | 2003-06-30 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device |
| US7358165B2 (en) | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| US7247527B2 (en) | 2003-07-31 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and laser irradiation apparatus |
| KR100915160B1 (ko) * | 2006-08-28 | 2009-09-03 | 미쓰비시덴키 가부시키가이샤 | 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치 |
| WO2008129719A1 (ja) * | 2007-04-18 | 2008-10-30 | Mitsubishi Electric Corporation | 半導体薄膜の製造方法および半導体装置 |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
| JP5041255B2 (ja) * | 2007-04-18 | 2012-10-03 | 三菱電機株式会社 | 半導体薄膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4026191B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548830B1 (en) | Semiconductor device formed of single crystal grains in a grid pattern | |
| JP4026191B2 (ja) | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 | |
| US5847411A (en) | Semiconductor device having a channel region including a vacancy-introduced polysilicon layer | |
| KR0174633B1 (ko) | 이중 제어 게이트를 갖는 실리콘-온-절연물 상의 반도체 랜덤 액세스 메모리 셀 | |
| JP4538693B2 (ja) | メモリ素子およびその製造方法 | |
| US6323072B1 (en) | Method for forming semiconductor thin film | |
| EP0494628B1 (en) | Manufacturing method for a multigate thin film transistor | |
| US6670638B2 (en) | Liquid crystal display element and method of manufacturing the same | |
| KR20060071412A (ko) | 이중 게이트 전계 효과 트랜지스터 제조 방법 및 장치 | |
| US7101760B1 (en) | Charge trapping nanocrystal dielectric for non-volatile memory transistor | |
| JPH0629320A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000114529A (ja) | 半導体装置 | |
| KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
| JP4059299B2 (ja) | シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル | |
| KR100486607B1 (ko) | 양자점 형성 방법 | |
| US6346462B1 (en) | Method of fabricating a thin film transistor | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| KR20020032442A (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| JPH10125926A (ja) | 半導体装置およびその作製方法 | |
| US20040224446A1 (en) | [structure of thin-film transistor and method and equipment for fabricating the structure] | |
| US20090250791A1 (en) | Crystalline Semiconductor Stripes | |
| JPH0580159B2 (ja) | ||
| JP2000164735A (ja) | 半導体装置及びその製造方法 | |
| JP2546524B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |