JPH10125926A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 MOSFETに匹敵する性能を有した半導体装置を
提供する。 【構成】 結晶化を助長する金属元素を利用して結晶化
した結晶性珪素膜１０５で島状半導体層を形成し、さら
にハロゲン元素を含む雰囲気中における加熱処理を行っ
て前記金属元素のゲッタリング除去を行なう。この処理
を経た島状半導体層１０６は針状または柱状結晶が複数
集合した結晶構造体で構成される。この結晶構造体を活
性層とした半導体装置は極めて高い性能を有する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
絶縁表面を有する基体上に形成された半導体薄膜を活性
層とする半導体装置に関する。特に、結晶性珪素膜で活
性層を構成した薄膜トランジスタに関する。

【０００２】

【従来の技術】近年、絶縁表面を有する基体上に形成さ
れた半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。

【０００３】例えば、液晶表示装置においてはマトリク
ス状に配列された画素領域を個々に制御する画素マトリ
クス回路、画素マトリクス回路を制御する駆動回路、さ
らに外部からのデータ信号を処理するロジック回路（プ
ロセッサ回路やメモリ回路など）等のあらゆる電気回路
にＴＦＴを応用する試みがなされている。

【０００４】この様なＴＦＴの心臓部ともいうべき重要
な部分はチャネル形成領域およびチャネル形成領域とソ
ース／ドレイン領域とを接合するジャンクション部分で
ある。即ち、活性層が最もＴＦＴの性能に影響を与える
と言える。

【０００５】ＴＦＴの活性層を構成する半導体薄膜とし
ては、プラズマＣＶＤ法や減圧熱ＣＶＤ法を用いて形成
される珪素（シリコン）膜が一般的に利用されている。

【０００６】現状においては、非晶質珪素膜（アモルフ
ァスシリコン膜）を用いたＴＦＴが実用化されている
が、駆動回路やロジック回路などの様に、さらなる高速
動作性能を求められる電気回路には、結晶性珪素膜（ポ
リシリコン膜）を利用したＴＦＴが必要とされる。

【０００７】基体上に結晶性珪素膜を形成する方法とし
ては、本出願人による特開平6-232059号公報、特開平6-
244103号公報に記載された技術が公知である。この公報
に記載されている技術は、珪素の結晶化を助長する金属
元素（特にニッケル）を利用することにより、500 〜60
0 ℃、４時間程度の加熱処理によって結晶性の優れた結
晶性珪素膜を形成することを可能とするものである。

【０００８】係る技術により形成された結晶性珪素膜
は、柱状または針状の結晶がほぼ進行方向を揃えた状態
で集合した結晶構造体を有するため結晶性に優れている
といった特徴がある。そのため、上記公報記載の技術を
用いて形成した結晶性珪素膜をＴＦＴの活性層として利
用すると、高い動作性能を持つことＴＦＴを作製できる
ことが判っている。

【０００９】しかし、この様なＴＦＴを用いて駆動回路
を構成してもまだまだ要求される性能を完全に満たすに
は及ばない。特に、高速動作と高耐圧特性を同時に実現
する極めて高性能な電気特性を要求される高速ロジック
回路を、従来のＴＦＴで構成することは不可能なのが現
状である。

【００１０】

【発明が解決しようとする課題】以上の様に、電気光学
装置等の高性能化を図るためには単結晶シリコンウエハ
ーを用いて形成されたＭＯＳＦＥＴに匹敵する性能を有
するＴＦＴを実現しなくてはならない。

【００１１】そこで本明細書で開示する発明は、電気光
学装置のさらなる高性能化を実現するためのブレイクス
ルーとなる、極めて高性能な薄膜半導体装置およびその
作製方法を提供することを課題とする。

【００１２】

【課題を解決するための手段】従来の方法では上述の様
な高性能なＴＦＴを得ることができなかった理由とし
て、針状または柱状結晶の結晶粒界（本明細書における
結晶粒界とは、断りがない限り針状または柱状結晶間の
境界を指す）においてキャリア（電子または正孔）が捕
獲がされ、ＴＦＴ特性を示すパラメータの一つである電
界効果移動度の向上が妨げられていたことが考えられ
る。

【００１３】例えば、結晶粒界にはシリコン原子の不対
結合手（ダングリングボンド）や欠陥（捕獲）準位が多
数存在している。また、結晶化の際に結晶化を助長する
金属元素を利用すると、結晶粒界に金属元素が偏析する
ことが判っている。

【００１４】従って、個々の針状または柱状結晶の内部
を移動するキャリアは結晶粒界に接近もしくは接触する
と容易に不対結合手や欠陥準位等にトラップされてしま
うため、結晶粒界はキャリアの移動を阻害する「悪性の
結晶粒界」として振る舞っていたと考えられる。

【００１５】本発明の半導体装置を実現するには、この
様な「悪性の結晶粒界」を構造変化させ、キャリアにと
って「良性の結晶粒界」に変成させるための技術が不可
欠である。即ち、少なくともキャリアを捕獲する確率が
小さく、キャリアの移動を妨げる可能性の小さい結晶粒
界を形成とすることが重要であると言える。

【００１６】そのために本明細書で開示する発明の構成
は、半導体薄膜でなる活性層を有する半導体装置を作製
するにあたって、絶縁表面を有する基体上に非晶質珪素
膜を成膜する工程と、前記非晶質珪素膜に対して結晶化
を助長する金属元素を保持させる工程と、第１の加熱処
理により前記非晶質珪素膜を結晶性珪素膜に変成させる
工程と、前記結晶性珪素膜をパターニングして活性層と
なる島状半導体層を形成する工程と、ハロゲン元素を含
む雰囲気中において第２の加熱処理を行うことにより前
記島状半導体層中の前記金属元素をゲッタリング除去す
ると共に、熱酸化膜でなるゲイト絶縁膜を形成する工程
と、を少なくとも有し、前記活性層は前記基体と概略平
行な針状または柱状結晶が複数集合して形成されること
を特徴とする。

【００１７】また、他の発明の構成は、半導体薄膜でな
る活性層を有する半導体装置を作製するにあたって、絶
縁表面を有する基体上に非晶質珪素膜を成膜する工程
と、前記非晶質珪素膜に対して結晶化を助長する金属元
素を保持させる工程と、第１の加熱処理により前記非晶
質珪素膜を結晶性珪素膜に変成させる工程と、前記結晶
性珪素膜をパターニングして活性層となる島状半導体層
を形成する工程と、ハロゲン元素を含む雰囲気中におい
て第２の加熱処理を行うことにより前記島状半導体層中
の前記金属元素をゲッタリング除去する工程と、前記第
２の加熱処理によって形成された熱酸化膜を除去する工
程と、第３の加熱処理を行うことにより前記島状半導体
層表面にゲイト絶縁膜として機能する熱酸化膜を形成す
る工程と、を少なくとも有し、前記結晶性珪素膜は前記
基体と概略平行な針状または柱状結晶が複数集合して形
成されることを特徴とする。

【００１８】以上の構成に従った作製方法で結晶性珪素
膜を形成すると、図１３に示す様な外観の薄膜が得られ
る。図１３は結晶性珪素膜を 200倍に拡大した顕微鏡写
真であり、直径数十〜数百μｍにも達する結晶粒（グレ
イン）が複数集合して構成されている。なお、この作製
方法は非晶質珪素膜の結晶化手段として特開平6-232059
号公報記載の技術を用いている。

【００１９】さらに、図１３に示す個々の結晶粒の内部
に着目して、結晶粒内部を12万倍にまで拡大したＴＥＭ
写真が図１４（Ａ）である。また、図１４（Ａ）の構造
を模式的に表したのが図１４（Ｂ）である。

【００２０】即ち、本発明の結晶性珪素膜は巨視的には
図１３の様に大きなグレインの集合体に見えるが、実は
その内部は図１４（Ｂ）に示す様に針状または柱状結晶
１４０１が複数集合して構成される様な結晶構造体とな
っている。

【００２１】また、図１４（Ｂ）において１４０２で示
されるのが針状または柱状結晶同士の境界を示す結晶粒
界であり、結晶粒界１４０２の延びる方向から、針状ま
たは柱状結晶１４０１が互いに概略平行な方向に結晶成
長したことが確認できる。

【００２２】また、本発明の半導体装置は、ハロゲン元
素を含む雰囲気による加熱処理によって結晶化を助長す
る金属元素（本明細書ではニッケルを主例とする）がゲ
ッタリング除去され、 1×10¹⁸atoms/cm³ 以上の濃度で
残留していたニッケルが 1×10¹⁸atoms/cm³ 以下（好ま
しくは 1×10¹⁷atoms/cm³ 以下）に低減されていること
がＳＩＭＳ分析（二次イオン質量分析）によって確認さ
れている。

【００２３】勿論、汚染等により混入した他の金属元素
（Ｃｕ、Ａｌ等）も同様にゲッタリング除去されている
と考えられる。

【００２４】また、この時、ニッケルと結合していたシ
リコン原子はその結合が切れ、多くの不対結合手を形成
するが、上記ハロゲン雰囲気中における加熱処理の間に
酸素と結合して酸化物（酸化珪素）を形成する。その結
果、「悪性の結晶粒界」であった領域には酸化珪素が形
成され、実質的に酸化珪素が結晶粒界として機能する構
成になると考えられる。

【００２５】この様にして形成された結晶粒界１４０２
は、酸化珪素と結晶珪素との界面が格子欠陥を殆ど含ま
ない整合性に優れた状態になると推測される。これは、
熱酸化により酸化珪素が形成される過程と、ニッケルの
触媒作用によりシリコン原子同士あるいはシリコン原子
と酸素原子との再結合が促進される過程との相乗効果に
よって欠陥の原因となる格子間シリコン原子が消費され
るからである。

【００２６】即ち、図１４（Ｂ）において１４０２で示
される結晶粒界は、キャリアを捕獲する様な欠陥が殆ど
なく、針状または柱状結晶内部を移動するキャリアにと
って、単にエネルギー的な障壁としてのみ機能する「良
性の結晶粒界」として振る舞うと考えられる。

【００２７】また、この様な結晶粒界は優先的に熱酸化
反応が進行するので熱酸化膜が他の領域よりも厚く形成
される。そのため、熱酸化膜をゲイト絶縁膜として利用
する際に、結晶粒界近傍に印加されるゲイト電圧が見か
け上小さくなることもエネルギー的な障壁になりうると
推測される。

【００２８】ただし、後述のＴＦＴ特性を考慮すると、
結晶粒界１４０２のエネルギー障壁はキャリアの移動を
完全に妨げる程高いものではなく、結晶粒界を越えて移
動するキャリアがかなりの確率で存在すると推測され
る。

【００２９】また、この加熱処理を700 ℃を超える（代
表的には800 〜1100℃）と比較的高い温度で行う場合に
は針状または柱状結晶の内部に存在する転位や積層欠陥
といった結晶欠陥がほぼ消滅してしまう。さらに、残存
したシリコン原子の不対結合手は膜中に含まれる水素や
ハロゲン元素によって終端される。

【００３０】従って本発明者らは、以上の様にして得ら
れる図１４（Ａ）に示す状態において、複数の針状また
は柱状結晶の内部の領域を「キャリアにとって実質的に
単結晶と見なせる領域」として定義している。

【００３１】「キャリアにとって実質的に単結晶と見な
せる」とは、キャリアが移動するに際してキャリアの移
動を妨げる障壁がないことを意味しており、結晶欠陥や
粒界がないこと、エネルギー的に障壁となるポテンシャ
ルバリアが存在しないことなどと言い換えられる。

【００３２】本発明は上記のような構成でなる結晶性珪
素膜を利用してＴＦＴに代表される半導体装置の活性層
を構成し、駆動回路やロジック回路を構成するに足る高
性能な半導体装置を実現するものである。

【００３３】以上のような本発明の構成について、以下
に記載する実施例でもって詳細な説明を行うこととす
る。

【００３４】

【実施例】

〔実施例１〕本実施例では本発明の作製方法に従って形
成した結晶性珪素膜を、薄膜トランジスタ（ＴＦＴ）の
活性層として利用した例を示す。図１に示すのはＴＦＴ
の作製工程の一実施例である。

【００３５】なお、本実施例では非晶質珪素膜を結晶化
する手段として特開平6-232059号公報、特開平6-244103
号公報に記載された技術を用いる。従って、本実施例で
はその概略を記載するに止めるので、詳細は前記公報を
参照すると良い。

【００３６】まず絶縁表面を有する基体１０１を用意す
る。本実施例では石英基板上に下地膜として酸化珪素膜
１０２を2000Åの厚さに成膜する。酸化珪素膜１０２の
成膜方法としては減圧熱ＣＶＤ法、プラズマＣＶＤ法、
スパッタ法などを用いれば良い。また、ＴＦＴ作製工程
の上限温度が700 ℃以下である場合には基体１０１とし
てガラス基板を用いることも可能である。

【００３７】なお、後に非晶質珪素膜を結晶化する際、
下地膜が緻密である方が得られる結晶性珪素膜の結晶性
が良いことが本発明者らの研究により判っている。ま
た、膜中に 5×10¹⁷〜 2×10¹⁹atoms/cm³ の酸素が含ま
れると好ましい。膜中に含まれた酸素は後の結晶か助長
する金属元素のゲッタリング処理の際に重要な役割を果
たす。

【００３８】次に、非晶質珪素膜１０３を 750Åの厚さ
に減圧熱ＣＶＤ法によって成膜する。成膜ガスとしては
ジシラン（Ｓｉ₂ Ｈ₆ ）、トリシラン（Ｓｉ₃ Ｈ₈ ）等
を用いれば良い。なお、減圧熱ＣＶＤ法により成膜した
非晶質珪素膜は後の結晶化の際に自然核発生率が小さ
い。この事は個々の結晶が相互干渉する（ぶつかりあっ
て成長が止まる）割合が減るため結晶粒を大きくする上
で望ましい。

【００３９】勿論、非晶質珪素膜１０３の成膜方法とし
て、プラズマＣＶＤ法、スパッタ法等を用いることも可
能である。

【００４０】非晶質珪素膜１０３を成膜したら、酸素雰
囲気中においてＵＶ光を照射し、非晶質珪素膜１０３の
表面に極薄い酸化膜（図示せず）を形成する。この酸化
膜は、後に結晶化を助長する金属元素を導入する際の溶
液塗布工程で溶液の濡れ性を改善するためのものであ
る。

【００４１】なお、結晶化を助長する金属元素として
は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類
の元素が用いられるが、本実施例ではＮｉ（ニッケル）
を例にとって説明する。

【００４２】次に、所定の濃度（本実施例では重量換算
で10ppm)でニッケルを含有したニッケル硝酸塩（または
ニッケル酢酸塩）溶液を滴下し、スピンコート法により
ニッケルを含有した薄い水膜１０４を形成する。非晶質
珪素膜中に添加するニッケル濃度は溶液塗布工程におい
てニッケル塩溶液の濃度を調節することで容易に制御す
ることができる。（図１（Ａ））

【００４３】以上の様に、特開平6-232059号公報、特開
平6-244103号公報に記載された技術の特徴は、工程数が
少なく、かつ、簡易的な処理で済む点である。この事
は、スループットが高く、製造歩留りが高い技術である
ことを意味している。

【００４４】次に、不活性雰囲気中において450 ℃、１
時間程度の水素出しを行った後、500 〜700 ℃、代表的
には550 〜600 ℃の温度で 4〜8 時間の加熱処理（第１
の加熱処理）を加えて非晶質珪素膜１０３の結晶化を行
う。こうして結晶性珪素膜１０５が得られる。（図１
（Ｂ））

【００４５】結晶化の際、水膜１０４に含有されたニッ
ケルは図示しない酸化膜を通して非晶質珪素膜１０３中
に拡散し、結晶化を促進する触媒として機能する。具体
的にはニッケルとシリコンとが反応してシリサイドを形
成し、それが結晶核となって結晶化が進行する。

【００４６】この時、結晶成長は結晶核が発生した領域
から針状または柱状の結晶が基板に概略平行な方向に伸
びて進行する。この際、加熱処理の温度が600 ℃を超え
るとニッケルの触媒作用と無関係に自然核発生が生じて
しまう。するとニッケルシリサイドを結晶核とする針状
または柱状結晶の結晶成長が阻害され、結晶成長の成長
幅が短くなるため好ましくない。従って、自然核発生が
少なく、導入したニッケルのみによって結晶核が発生す
る様な条件とすることが望ましい。

【００４７】なお、後のハロゲン元素を含む雰囲気中で
の加熱処理の前および／または後に結晶性珪素膜１０５
に対してエキシマレーザーによるレーザーアニールを施
しても構わない。ただし、レーザー照射により結晶性珪
素膜の結晶性は改善しうるが、珪素膜表面に凹凸が形成
されやすいので注意が必要である。

【００４８】次に、得られた結晶性珪素膜１０５をパタ
ーニングして後にＴＦＴの活性層として機能する島状半
導体層１０６を形成する。

【００４９】なお、本実施例では島状半導体層１０６を
形成した後に次のハロゲン元素を含む雰囲気中での加熱
処理を行なうが、逆に島状半導体層を形成する前にハロ
ゲン元素を含む雰囲気中での加熱処理を行なっても構わ
ない。

【００５０】しかし、結晶性珪素膜１０５を島状に加工
してからの方が表面積が増すので、効率良くニッケルを
ゲッタリングする上で好ましい。

【００５１】また、島状半導体層１０６はドライエッチ
ング法で形成されるが、その時島状半導体層のエッジに
残留したプラズマダメージがＴＦＴのリーク電流の原因
となる恐れがある。本実施例の場合、島状半導体層１０
６のエッジは熱酸化されるのでプラズマダメージの除去
も兼ねている。

【００５２】次に、上記工程により得られた島状半導体
層１０６に対してハロゲン元素を含む雰囲気において加
熱処理（第２の加熱処理）を行う。加熱処理の温度範囲
は700 ℃を超える温度であり、好ましくは800 〜1000℃
（代表的には950 ℃）とし、処理時間は 1〜24時間、代
表的には 6〜12時間とする。

【００５３】本実施例では、酸素（Ｏ₂ ）雰囲気中に対
して塩化水素（ＨＣｌ）を0.5 〜10体積％の濃度で含有
させた雰囲気中において、950 ℃、30分の加熱処理を行
う。なお、ＨＣｌ濃度を上記濃度以上とすると、結晶性
珪素膜の膜表面に膜厚と同程度の凹凸が生じてしまうた
め好ましくない。

【００５４】そして、この加熱処理により島状半導体層
１０６の表面では約250 Åの珪素膜が酸化されて 500Å
の熱酸化膜１０７が形成され、島状半導体層１０６の膜
厚は約 500Åとなる。

【００５５】ゲッタリングのための加熱処理は、その効
果を得るために700 ℃以上の温度で行なうことが重要で
ある。それ以下の温度では膜表面に形成された熱酸化膜
がブロッキング層となって十分なゲッタリング効果を得
られなくなるからである。

【００５６】また、ゲッタリング処理は処理温度、処理
雰囲気、処理時間を適宜設定することで様々な条件を設
定できる。例えば、処理時間を長くして実効的なゲッタ
リング時間を長めに設定したい場合、処理温度を下げる
か、ハロゲン元素の含有量を減らすことで達成できる。

【００５７】また、本実施例では、島状半導体層１０６
中に含有される（厳密には針状または柱状結晶の結晶粒
界に偏析している）ニッケルをハロゲン元素によってゲ
ッタリング除去する目的と、熱酸化膜を形成してそれを
ゲイト絶縁膜として活用する目的との両方を兼ねてい
る。

【００５８】勿論、両方の目的を別々に分けて、ゲッタ
リングのための加熱処理と、熱酸化膜（ゲイト絶縁膜）
形成のための加熱処理（第３の加熱処理）とを別々に行
なうこともできる。

【００５９】また、島状半導体層の上に酸化珪素膜でな
るゲイト絶縁膜をプラズマＣＶＤ法、減圧熱ＣＶＤ法、
スパッタ法のいずれかの手段によって成膜し、その後、
上記ハロゲン元素を含む雰囲気における加熱処理を行な
っても良い。

【００６０】なお、本実施例ではハロゲン元素を含む化
合物してＨＣｌガスを用いる例を示したが、それ以外の
ガスとして、ＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ
₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物
から選ばれた一種または複数種のものを用いることが出
来る。また、一般にハロゲンの水素化物または有機物
（炭水素化物）を用いることもできる。

【００６１】この工程においては針状または柱状結晶の
結晶粒界に偏析したニッケルがハロゲン元素の作用によ
りゲッタリングされ、揮発性の塩化ニッケルとなって大
気中へ離脱して除去されると考えられる。

【００６２】ここで、図３に示すのは上記ハロゲン元素
によるゲッタリング処理を行なわない場合の結晶性珪素
膜中に含まれるニッケルの濃度分布である。この場合、
図３に示す様に 1×10¹⁸atoms/cm³ 以上のニッケルが膜
中に残存している。なお、本明細書における不純物濃度
はＳＩＭＳ分析で得られた計測値の最小値でもって定義
される。

【００６３】次に、図４に示すのは本発明の重要な要素
であるハロゲン元素によるゲッタリング処理を行なった
場合の結晶性珪素膜中に含まれるニッケルの濃度分布で
ある。図４から明らかな様に、結晶性珪素膜中のニッケ
ルは 1×10¹⁷atoms/cm³ 以下にまで低減されていること
が確認できる。

【００６４】従って、ゲッタリング除去によりニッケル
が含まれない又はデバイス特性に影響を与えない程度
（ 1×10¹⁸atoms/cm³ 以下、好ましくは 1×10¹⁷atoms/
cm³ 以下）にまで低減された島状半導体層１０６が得ら
れる。（図１（Ｃ））

【００６５】なお、本発明者らの知見では結晶化の助長
に利用されたニッケルは針状または柱状結晶の結晶粒界
に多く偏析する傾向にあり、針状または柱状結晶の内部
には実質的には殆ど含まれないと考えられる。

【００６６】ところが、現状のＳＩＭＳ分析では結晶内
部と結晶粒界の両方の情報を拾ってしまうので、本明細
書中におけるニッケルの濃度は、厳密には結晶内部と結
晶粒界とに含まれるニッケル濃度を平均化した平均濃度
を意味する。

【００６７】また、ゲッタリング工程を行なった場合、
結晶性珪素膜中にはゲッタリング処理に使用したハロゲ
ン元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存す
る。その際、結晶性珪素膜と熱酸化膜との間に高濃度に
分布する傾向がある。その様子を図５に示す。図５はＳ
ＩＭＳ分析によって本実施例に従って作製したＴＦＴの
活性層界面を調べた結果であり、熱酸化膜（酸化珪素）
と結晶性珪素膜との間に塩素が高濃度に分布しているこ
とが確認できる。

【００６８】なお、上記ゲッタリング工程において除去
されたニッケルは結晶化の際に針状または柱状結晶の結
晶粒界へと押し出されて偏析したものである。即ち、結
晶粒界ではニッケルシリサイドとして存在していたと考
えられる。

【００６９】ニッケルシリサイドとして存在していたニ
ッケルは塩化ニッケルとなって離脱し、ニッケルとの結
合を切られたシリコンの不対結合手は結晶粒界に多く存
在する状態となる。

【００７０】しかし上記工程は酸化性雰囲気中におい
て、比較的高い温度で行われるため形成された不対結合
手は容易に酸素と結合して酸化物（ SiO_X で表される酸
化珪素）を形成すると考えられる。即ち、本発明者らは
上記一連の加熱工程によって、結晶性珪素膜は酸化珪素
が結晶粒界として機能する様な結晶構造体となると考え
ている。

【００７１】また、残存した不対結合手は島状半導体層
１０６中に含まれる水素やハロゲン元素によって終端さ
れるか、シリコン同士の再結合によって補償され、さら
に、転位や積層欠陥といった結晶欠陥はシリコン原子の
再結合や再配列によってほぼ消滅してしまうので、針状
または柱状結晶の内部の結晶性も著しく改善されると考
えられる。

【００７２】従って、島状半導体層１０６はハロゲン雰
囲気での加熱処理によりニッケルがデバイス特性に支障
がない程度にまで充分除去され、かつ、島状半導体層１
０６を構成する針状または柱状結晶は著しく結晶性が改
善されており、キャリアにとって実質的に単結晶と見な
せる領域を有した結晶構造体で構成されている。

【００７３】以上の様にして、ゲイト絶縁膜（熱酸化
膜）１０７の形成まで終了したら、次にゲイト電極を構
成するためのアルミニウム膜（図示せず）を2500Åの厚
さにスパッタ法でもって成膜する。このアルミニウム膜
中には、ヒロックやウィスカー防止のためにスカンジウ
ムを0.２重量％含有させる。

【００７４】なお、本実施例ではゲイト電極（ゲイト線
む含む）を形成する材料としてアルミニムを主成分とす
る材料を用いているが、他にもタングステン、タンタ
ル、モリブデン等を用いることもできる。また、導電性
を付与した結晶性珪素膜をゲイト電極として活用しても
構わない。

【００７５】アルミニウム膜を成膜したら、その表面に
図示しない極薄い陽極酸化膜を形成する。この陽極酸化
膜は、３％の酒石酸を含んだエチレングリコール溶液を
アンモニア水で中和したものを電解溶液として行う。即
ち、この電解溶液中において、アルミニウム膜を陽極、
白金を陰極として陽極酸化を行う。

【００７６】この工程で形成される陽極酸化膜は緻密な
膜質を有し、後に形成されるレジストマスクとの密着性
を向上させるために機能する。なお、この陽極酸化膜の
膜厚は100 Å程度とする。また膜厚は印加電圧によって
制御することができる。

【００７７】次に、図１（Ｄ）に示す様にアルミニウム
膜をパターニングしてゲイト電極の原型となる島状のア
ルミニウム膜のパターン１０８を形成する。なおこの際
利用したレジストマスク（図示せず）はそのまま残存さ
せておく。

【００７８】そして、再びアルミニウム膜のパターン１
０８を陽極とした陽極酸化を行う。ここでは、電解溶液
として３％のシュウ酸水溶液を用いる。この陽極酸化工
程においては、図示しないレジストマスクが存在するた
めに陽極酸化がアルミニウムのパターン１０８の側面の
みにおいて進行する。従って、図２（Ａ）において１０
９で示されるように陽極酸化膜が形成される。

【００７９】またこの工程で形成される陽極酸化膜１０
９は、多孔質状を有しており、その成長距離も数μｍま
で行わせることができる。この多孔質状の陽極酸化膜１
０９の膜厚は0.7 μｍとする。またこの陽極酸化膜１０
９の膜厚は陽極酸化時間によって制御することができ
る。

【００８０】図２（Ａ）に示す多孔質状の陽極酸化膜１
０９を形成したら、図示しないレジストマスクを取り除
く。そして、再度の陽極酸化を行うことにより、緻密な
陽極酸化膜１１０を形成する。この陽極酸化工程は、前
述の緻密な陽極酸化膜を形成したのと同じ条件で行う。

【００８１】ただし、形成する膜厚を900 Åとする。こ
の工程においては、多孔質状の陽極酸化膜１０９の内部
に電解溶液が進入するために図２（Ａ）に示すように陽
極酸化膜１１０が形成される。また、陽極酸化膜１１０
の膜厚を1500Å以上というように厚くすると、後の不純
物イオンの注入工程において、オフセットゲイト領域を
形成することができる。

【００８２】また、以上の工程を経てゲイト電極１１１
が画定する。緻密な陽極酸化膜１１０は、後の工程にお
いてゲイト電極１１１の表面を保護したり、ヒロックや
ウィスカーの発生を抑制するために機能する。

【００８３】次に、緻密な陽極酸化膜１１０まで形成し
たら、この状態においてソース／ドレイン領域を形成す
るための不純物イオンの注入を行う。Ｎチャネル型のＴ
ＦＴを作製するならばＰ（リン）イオンの注入を行い、
Ｐチャネル型のＴＦＴを作製するならばＢ（ボロン）イ
オンの注入を行えば良い。

【００８４】この工程において、高濃度に不純物が添加
されたソース領域１１２とドレイン領域１１３が形成さ
れる。

【００８５】次に、酢酸とリン酸と硝酸とを混合した混
酸を用いて、多孔質状の陽極酸化膜１０９を選択的に除
去した後に再度Ｐイオンのイオン注入を行なう。このイ
オン注入は、先のソース／ドレイン領域を形成する際よ
りも低ドーズ量でもって行なわれる。（図２（Ｂ））

【００８６】すると、ソース領域１１２、ドレイン領域
１１３と比較して不純物濃度の低い、低濃度不純物領域
１１４、１１５が形成される。そしてゲイト電極１１１
直下の１１６で示される領域が自己整合的にチャネル形
成領域となる。

【００８７】なお、チャネル形成領域１１６とドレイン
領域１１３との間に配置された低濃度不純物領域１１５
は特にＬＤＤ（ライトドープドレイン領域）領域と呼ば
れ、チャネル形成領域１１６とドレイン領域１１３との
間に形成される高電界を緩和する効果を有する。

【００８８】また、チャネル形成領域１１６（厳密には
針状または柱状結晶の内部）は真性または実質的に真性
な領域で構成されている。真性または実質的に真性な領
域であるとは、活性化エネルギーがほぼ1/2 （フェルミ
レベルが禁制帯の中央に位置する）であり、かつ、スピ
ン密度よりも不純物濃度が低い領域であること、あるい
は意図的にＰやＢといった不純物を添加しないアンドー
プ領域であることを意味している。

【００８９】さらに、上記の不純物イオンの注入工程の
後、レーザー光または赤外光または紫外光の照射を行う
ことによって、イオン注入が行われた領域のアニールを
行う。この処理によって、添加イオンの活性化と、イオ
ン注入時に活性層が受けた損傷の回復が行なわれる。

【００９０】また、ここでプラズマ水素化処理を300 〜
350 ℃の温度範囲で0.5 〜１時間行うと効果的である。
この工程は活性層からの水素脱離によって生成した不対
結合手を再び水素終端するものである。この工程を行な
うと活性層中には 1×10²¹atoms / cm³ 以下、好ましく
は 1×10¹⁵〜 1×10²¹atoms / cm³ の濃度で水素が添加
される。

【００９１】こうして図２（Ｂ）に示す状態が得られた
ら、次に層間絶縁膜１１７成膜する。層間絶縁膜１１７
は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪
素膜、または有機性樹脂膜、またはそれらの膜の積層膜
でもって構成される。（図２（Ｃ））

【００９２】窒化珪素膜を用いると、前工程で添加した
水素がデバイス外部へ再放出するのを防ぐことが出来る
ので好ましい。

【００９３】また、有機性樹脂膜であるポリイミドを用
いると、比誘電率が小さいので上下配線間の寄生容量を
低減することができる。また、スピンコート法で形成で
きるので容易に膜厚を稼ぐことができ、スループットの
向上が図れる。

【００９４】次に、層間絶縁膜１１７コンタクトホール
の形成を行い、ソース電極１１８とドレイン電極１１９
とを形成する。さらに３５０℃の水素雰囲気中において
加熱処理を行うことにより、素子全体の水素化を行い、
図２（Ｃ）に示すＴＦＴが完成する。

【００９５】図２（Ｃ）に示すＴＦＴは説明のため最も
単純な構造となっているが、本実施例の作製工程手順に
多少の変更・追加を加えることで適宜所望のＴＦＴ構造
とすることは容易である。従えばアクティブマトリクス
型表示装置の画素マトリクス回路を構成する画素ＴＦＴ
や、ロジック回路を構成する回路ＴＦＴ（インバータ回
路、シフトレジスタ回路、プロセッサ回路、メモリ回路
等）を作製することが可能である。

【００９６】ここで、本実施例に従って本発明者らが作
製した図２（Ｃ）に示される半導体装置の電気特性を図
６に示す。図６（Ａ）はＮチャネル型ＴＦＴの電気特性
（Id-Vg 特性) 、図６（Ｂ）はＰチャネル型ＴＦＴの電
気特性を示している。なお、Id-Vg 特性を示すグラフは
１０点分の測定結果をまとめて表示する。

【００９７】また、横軸のＶＧはゲイト電圧値、縦軸の
ＩＤはソース／ドレイン間を流れる電流値である。ま
た、６０１、６０３で示されるId-Vg 曲線はドレイン電
圧ＶＤ＝１Ｖの時の特性を示し、６０２、６０４で示さ
れるId-Vg 曲線はドレイン電圧ＶＤ＝５Ｖの時の特性を
示している。また、４０５、４０６はドレイン電圧ＶＤ
＝１Ｖの時のリーク電流を示している。

【００９８】なお、オフ領域（図４（Ａ）では-1V 以
下、図４（Ｂ）では-1V 以上）のドレイン電流（Ioff)
と、オンおよび／オフ領域のリーク電流(IG)は、殆どが
1×10^-13 Ａ（測定下限界）以下であるので、図４
（Ａ）、（Ｂ）ではノイズと混同されてしまっている。

【００９９】ここで、図６（Ａ）、（Ｂ）に示される電
気特性から求めた、本発明によるＴＦＴの代表的な特性
パラメータを表１、表２に示す。なお、表１はＮチャネ
ル型ＴＦＴの電気特性（任意の20点測定）の結果であ
り、表２はＰチャネル型ＴＦＴの電気特性（任意の20点
測定）の結果を示している。

【０１００】

【表１】

【０１０１】

【表２】

【０１０２】表１、表２において特に注目すべき点は、
サブスレッショルド特性（Ｓ値、Ｓ-value）が60〜100m
V/dec の間に収まる程小さく、移動度（μFE、モビリテ
ィ）が150 〜400cm²/Vs という様に極めて大きいことで
ある。なお、本明細書中において移動度とは電界効果移
動度を意味する。

【０１０３】これらの測定データは従来のＴＦＴでは達
成不可能な値であり、まさに本発明によるＴＦＴが単結
晶上に作製したＭＯＳＦＥＴに匹敵する極めて高性能な
ＴＦＴであることを証明している。

【０１０４】また同時に、本発明によるＴＦＴは非常に
劣化に強いことが繰り返し測定による加速劣化試験によ
って確認されている。経験的には高速動作するＴＦＴは
劣化しやすいという欠点を有しているのだが、本発明に
よるＴＦＴは劣化もなく、極めて高い耐圧特性を有して
いることが判明している。

【０１０５】また、表１、表２には参考として平均値お
よび標準偏差（σ値）も記載する。標準偏差は平均値か
らの分散（バラツキ）の尺度として用いられる。一般的
には測定結果（母集団）が正規分布（ガウシアン分布）
に従うとすると、平均値を中心に±１σの内に全体の6
8.3％、±２σの内に95.4％、±３σの内に99.7％が入
ることが知られている。

【０１０６】例えば、本発明により作製したＮチャネル
型ＴＦＴを100 個測定すれば、その内約95個のＴＦＴの
Ｓ値が70〜100mV/dec （Ｐチャネル型ＴＦＴの場合は60
〜130mV/dec ) の範囲に収まることを意味している。

【０１０７】本発明者らは、本実施例のＴＦＴ特性の分
散をより正確に評価するため、140個のＴＦＴを測定
し、その結果から平均値および照準偏差を求めた。その
結果、Ｓ値の平均値は87.1mV/dec(n-ch)、105.6mV/dec
(p-ch) であり、標準偏差は9.1(n-ch) 、25.3(p-ch)で
あった。また、移動度の平均値は277.8cm²/Vs(n-ch) 、
151.1cm²/Vs(p-ch) であり、標準偏差は43.6(n-ch)、1
2.7(p-ch)であった。

【０１０８】即ち、本発明を利用したＮチャネル型ＴＦ
Ｔにおいては、以下に示す様なＴＦＴ特性を得ることが
できる。 （１）Ｓ値のσ値が15mV/dec以内、好ましくは10mV/dec
以内に収まる。 （２）Ｓ値が90±45mV/dec以内、好ましくは90±30mV/d
ec以内に収まる。 （３）μFEのσ値が50cm²/Vs以内、好ましくは45cm²/Vs
以内に収まる。

【０１０９】また、本発明を利用したＰチャネル型ＴＦ
Ｔにおいては、以下に示す様なＴＦＴ特性を得ることが
できる。 （１）Ｓ値のσ値が30mV/dec以内、好ましくは25mV/dec
以内に収まる。 （２）Ｓ値が 100±90mV/dec以内、好ましくは 100±75
mV/dec以内に収まる。 （３）μFEのσ値が20cm²/Vs以内、好ましくは15cm²/Vs
以内に収まる。

【０１１０】以上の様に、本発明によるＴＦＴは極めて
優れた電気特性を実現するものであり、これまで単結晶
上に作製したＭＯＳＦＥＴのみが使用されていた様な複
雑なＳＲＡＭ回路やＤＲＡＭ回路等、高速動作を必要と
するロジック回路を構成することが可能である。

【０１１１】また、本実施例ではシングルゲイト構造の
ＴＦＴの作製工程例のみを記載しているが、ダブルゲイ
ト構造のＴＦＴやそれ以上のゲイト電極を有するマルチ
ゲイト構造のＴＦＴに対しても適用することができる。

【０１１２】また、ゲイト電極として結晶性珪素膜を用
いて逆スタガ型ＴＦＴを作製することも可能である。即
ち、本発明は活性層の結晶性を高めることで実現できる
ものであって、ＴＦＴ構造は問わずに実施することがで
きる。

【０１１３】〔本発明で得られる結晶構造体に関する知
見〕本発明によって得られる結晶性珪素膜が図１４に示
される様な針状または柱状結晶の集合体でなる結晶構造
体であることは既に述べた。ここでは、本発明による結
晶構造体と他の方法で形成された結晶構造体との比較を
行なう。

【０１１４】図１５に示す結晶構造体は、非晶質珪素膜
の結晶化条件を本発明とは異なるものとした場合の例で
ある。具体的には、窒素雰囲気中で600 ℃48時間の加熱
処理を行うことで非晶質珪素膜を結晶化し、900 〜1100
℃程度の温度で熱酸化処理を施してある。

【０１１５】以上の様にして形成した結晶性珪素膜は、
図１５（Ａ）に示す様に個々の結晶粒が大きく、不規則
に分布する粒界によって分割された状態となっている。
また、図１５（Ａ）を模式的に表したのが図１５（Ｂ）
である。

【０１１６】図１５（Ｂ）において、結晶粒１５０１は
不規則な粒界１５０２によって囲まれた状態となってい
る。従って、実際に図１５（Ａ）に示す結晶構造体をＴ
ＦＴの活性層として利用すると、不規則な粒界１５０２
によって生ずるエネルギー障壁がキャリアの移動を阻害
してしまう。

【０１１７】一方、図１４（Ａ）に示す様な結晶構造体
は、図１４（Ｂ）に示す様に、結晶粒界１４０２がある
程度の規則性をもって配列した状態となっている。従っ
て、針状または柱状結晶の内部において、キャリアの移
動を阻害するエネルギー障壁はないと考えられる。

【０１１８】なお、本発明者らが針状または柱状結晶の
配列状態を１〜５万倍程度の広視野で観察した結果、針
状または柱状結晶がジグザグに進行する様な場合がある
ことが確認されている。これは、結晶成長がエネルギー
的に安定な方向へ向かうことに起因する現象であり、結
晶方向が転換した箇所には一種の粒界が形成されている
と推測される。

【０１１９】しかしながら本発明者らは、針状または柱
状結晶の内部に生じうるこの粒界はエネルギー的に不活
性な双晶粒界の如きものではないかと推測している。即
ち、結晶方向は異なるが、整合性良く連続的に結合した
粒界であり、キャリアの移動を妨げる程のエネルギー障
壁とならない（実質的に粒界と見なされない）粒界であ
ると考えている。

【０１２０】以上の様に、通常のプロセスで結晶化した
多結晶シリコン（ポリシリコン）膜は、図１５（Ａ）に
示す様な結晶構造を有し、キャリアの移動を遮る様に不
規則な粒界が分布するため、高い移動度を達成すること
が困難である。

【０１２１】しかしながら、本発明による結晶性シリコ
ン膜は図１４（Ａ）に示す様な結晶構造を有し、結晶粒
界が概略一方向に揃っている上、針状または柱状結晶の
内部は実質的にエネルギー障壁となる粒界が存在しない
と考えられる。即ち、キャリアは何ら阻害されることな
く結晶内部を移動することが可能となるので、極めて高
い移動度を達成することができる。

【０１２２】特に、本発明により得られる針状または柱
状結晶の注目すべき点は、凹凸や応力等に起因する歪み
を避けながら（結晶方向を変えながら）数十〜数百μｍ
もの距離を連続的に成長していくと考えられる点であ
る。

【０１２３】本発明者らの推測が正しければ、本発明に
よる結晶性珪素膜は結晶内部にキャリアトラップとなり
うる粒界を形成しないで成長していく、特殊な結晶の集
合体で構成される全く新しい結晶構造体であると言え
る。

【０１２４】〔実施例２〕本実施例は実施例１で示した
ＴＦＴでもってＣＭＯＳ回路を形成する例である。ＣＭ
ＯＳ回路は実施例１で示した様な構造のＮチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構
成される。

【０１２５】本実施例におけるＣＭＯＳ回路の作製工程
の一実施例を図７、図８を用いて説明する。なお、本発
明により形成される結晶性珪素膜の応用範囲は広く、Ｃ
ＭＯＳ回路を形成する方法は本実施例に限ったものでは
ない。

【０１２６】まず実施例１に示す作製手順に従って、石
英基板７０１上に酸化珪素膜７０２を成膜し、その上に
結晶性珪素膜（図示せず）を得る。そしてそれをパター
ニングすることによりＮチャネル型ＴＦＴの島状半導体
層７０３とＰチャネル型ＴＦＴの島状半導体層７０４と
を形成する。

【０１２７】島状半導体層７０３、７０４を形成した
ら、ハロゲン元素を含む雰囲気における加熱処理を行な
う。本実施例では処理条件を実施例１と同じものとす
る。こうして、ゲイト絶縁膜として機能する熱酸化膜７
０５、７０６が500 Åの厚さで形成される。

【０１２８】なお、ここでは説明を簡単にするために一
組のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成
する例を示す。実際には同一ガラス基板上に数百以上の
単位でＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとが形
成される。

【０１２９】次に、後にゲイト電極の原型を構成するア
ルミニウム膜（図示せず）を成膜し、パターニングして
アルミニウム膜のパターン７０７、７０８を形成する
（パターン形成後もパターニングに使用したレジストマ
スクは残しておく）。

【０１３０】このアルミニウム膜は実施例１同様、ヒロ
ックやウィスカーの発生を抑制するためにスカンジウム
を0.2 wt重量％含有させる。アルミニウム膜の成膜方法
はスパッタ法や電子ビーム蒸着法を用いて行う。

【０１３１】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長に起因する刺状あるいは針状の突起物
のことである。ヒロックやウィスカーの存在は、隣合う
配線間や上限間に離間した配線間においてショートやク
ロスクトークが発生する原因となる。

【０１３２】アルミニウム膜以外の材料としてはタンタ
ル、モリブデン等の陽極酸化可能な金属を利用すること
ができる。また、アルミニウム膜の代わりに導電性を付
与した珪素膜を用いることも可能である。

【０１３３】こうして図７（Ａ）の状態が得られる。ア
ルミニウム膜のパターン７０７、７０８を形成したら、
次に、実施例１と同様の条件でもってアルミニウム膜の
パターン７０７、７０８の側面に多孔質の陽極酸化膜７
０９、７１０を形成する。本実施例ではこの多孔質の陽
極酸化膜７０９、７１０の膜厚を0.7 μｍとする。

【０１３４】さらにに、実施例１と同様の条件でもって
緻密で強固な陽極酸化膜７１１、７１２の形成を行う。
ただし、本実施例ではこの膜厚が700 Åとなる様に到達
電圧を調節する。また、この工程によりゲイト電極７１
３、７１４が画定する。こうして図７（Ｂ）の様な状態
が得られる。

【０１３５】次に、Ｎ型を付与する不純物としてＰ（リ
ン）イオンを全面にドーピングする。このドーピング
は、0.2 〜 5×10¹⁵atoms/cm² 、好ましくは 1〜 2×10
¹⁵atoms/cm² という高いドーズ量で行う。ドーピング方
法としてはプラズマドーピング法やイオンドーピング法
を用いる。

【０１３６】この図７（Ｃ）に示す工程の結果、高濃度
にＰイオンが注入された領域７１５〜７１８が形成され
る。これらの領域は後にソース／ドレイン領域として機
能する。（図７（Ｃ））

【０１３７】次に、酢酸、硝酸、リン酸を混合した混酸
溶液を用いて多孔質状の陽極酸化膜７０９と７１０を除
去する。この時、陽極酸化膜７０９、７１０の直下に位
置した活性層領域は、イオン注入されていないため実質
的に真性である。

【０１３８】次に、図７（Ｄ）に示すように再びＰイオ
ンの注入を行う。このＰイオンの注入は、ドーズ量を
0.1〜 5×10¹⁴atoms/cm² 、好ましくは 0.2〜 1×10¹⁴a
toms/cm² という低い値とする。

【０１３９】即ち、図７（Ｄ）で示す工程で行われるＰ
イオンの注入はそのドーズ量を図７（Ｃ）に示す工程に
おいて行われたドーズ量に比較して低いものとする。す
ると、この工程の結果、領域７１５〜７１８に比較して
不純物濃度の低い低濃度不純物領域７１９〜７２２が形
成される。

【０１４０】図７（Ｄ）に示す工程が終了した時点でＮ
チャネル型ＴＦＴの活性層が完成する。即ち、Ｎチャネ
ル型ＴＦＴのソース領域７１５、ドレイン領域７１６、
低濃度不純物領域（またはＬＤＤ領域）７１９、７２
０、チャネル形成領域７２３が画定する。

【０１４１】また、特に図示しないが陽極酸化膜７１１
でイオン注入を遮られた領域がチャネル形成領域７２３
と低濃度不純物領域７１９、７２０との間に存在する。
この領域はオフセット領域と呼ばれ、陽極酸化膜７１１
の膜厚でその距離が決定される。

【０１４２】オフセット領域はイオン注入されず実質的
に真性であるが、ゲイト電圧が印加されないためチャネ
ルを形成せず、電界強度を緩和し、劣化を抑制する抵抗
成分として機能する。ただし、その距離（オフセット
幅）が短い場合、実効的なオフセット領域として機能し
ない。本実施例ではその幅が700 Åであるのでオフセッ
ト領域としては機能しない。

【０１４３】次に、図８（Ａ）に示すように左側のＮチ
ャネル型ＴＦＴを覆うレジストマスク７２４を形成す
る。そして、図８（Ａ）に示す状態においてＰ型を付与
する不純物としてＢ（ボロン）イオンの注入を行う。

【０１４４】ここでは、Ｂイオンのドーズ量を 0.2〜10
×10¹⁵atoms/cm² 、好ましくは 1〜2×10¹⁵atoms/cm²
程度とする。このドーズ量は図７（Ｃ）に示すＰイオン
注入工程におけるドーズ量と同程度またはそれ以上とす
る。

【０１４５】この工程により不純物（Ｐイオン）領域７
１７、７１８、７２１、７２１の導電型は全てＮ型から
Ｐ型へと反転し、Ｐチャネル型ＴＦＴのソース領域７２
５、ドレイン領域７２６が形成される。また、ゲイト電
極７１４の直下にはチャネル形成領域７２７が形成され
る。

【０１４６】次に、図８（Ａ）に示す工程の終了後、レ
ジストマスク７２４を取り除き、基板全面にレーザー光
または赤外光や紫外光等の強光を照射する。この工程に
より添加された不純物イオンの活性化と、不純物イオン
が注入された領域の損傷の回復が行なわれる。（図８
（Ｂ））

【０１４７】次に、図８（Ｂ）に示す状態を得たら、層
間絶縁膜７２８を4000Åの厚さに成膜する。層間絶縁膜
７２８は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、有
機性樹脂膜のいずれでも良く、多層構造としても良い。
これら絶縁膜の成膜方法は、プラズマＣＶＤ法、熱ＣＶ
Ｄ法、スピンコート法を用いればよい。

【０１４８】次にコンタクトホールの形成を行い、Ｎチ
ャネル型ＴＦＴのソース電極７２９、Ｐチャネル型ＴＦ
Ｔのソース電極７３０を形成する。また、ドレイン電極
７３１はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで
共有する様な構成とすることでＣＭＯＳ回路が実現され
る。（図８（Ｃ））

【０１４９】以上の様な過程を経て、図８（Ｃ）に示す
構造でなるＣＭＯＳ回路を作製することができる。ＣＭ
ＯＳ回路は最も単純な構成のインバータ回路であり、Ｃ
ＭＯＳインバータ回路を直列に奇数組接続して形成した
閉回路はリングオシレータと呼ばれ、半導体装置の動作
速度を評価する際に用いられる。

【０１５０】ここで図９（Ａ）に示す上面写真は、本実
施例に従って作製したＣＭＯＳ回路を組み合わせて構成
したリングオシレータ回路である。本発明者らは本発明
を利用して実際にアクティブマトリクス型液晶表示装置
を試作し、その駆動回路の動作性能をリングオシレータ
で確認した。

【０１５１】なお、図９（Ａ）に示すリングオシレータ
を構成するＣＭＯＳ回路のゲイト電極幅は約0.6 μｍと
細く、チャネル形成領域は通常ならば短チャネル効果が
発生する程度にまで微細化されている。

【０１５２】また、図９（Ｂ）には参考としてシフトレ
ジスタ回路の写真を示す。図９（Ｂ）に示すシフトレジ
スタ回路は試作した周辺駆動回路を構成する重要な回路
の一つであり、画素領域のアドレスを指定するロジック
回路である。特に、水平走査用（ソース側用）シフトレ
ジスタ回路は実動作時に数ＭＨｚ〜数十ＭＨｚ程度の非
常に高い周波数での駆動を要求される。

【０１５３】ここで図９（Ａ）に示すリングオシレータ
回路の発振周波数を調べた結果を図１０に示す。測定は
９、１９、５１組（段）のＣＭＯＳ回路を接続したリン
グオシレータで行い、電源電圧と発振周波数の関係を求
めた。なお、図１０に示す結果は平均データである。

【０１５４】図１０によると、例えば電源電圧５Ｖ、９
段のリングオシレータは402 ＭＨｚの発振周波数を実現
しており、極めて動作速度が速いことが判る。また、本
発明者らは９段のリングオシレータを用いて、最大発振
周波数454.37ＭＨｚ（電源電圧3.3 Ｖ）、539.51ＭＨｚ
（電源電圧５Ｖ）というデータを得ている。なお、参考
までに最大周波数データを測定した際の周波数特性を図
１１に示す。

【０１５５】これらの値は従来の作製工程で作製したリ
ングオシレータに比べて２０倍近い動作速度を有するこ
とを意味している。また、１〜５Ｖの範囲で電源電圧を
振っても常に数十〜数百ＭＨｚの発振周波数を実現して
いる。

【０１５６】リングオシレータ回路は動作速度を評価す
るためのテストパターンであり、実際にシフトレジスタ
回路やプロセッサ回路といったロジック回路を構成した
場合には動作速度が減少するのを避けられない。これは
ロジック回路自体に様々な付加容量が加わるためであ
る。

【０１５７】しかし、本発明を利用したＣＭＯＳ回路は
その様な付加価値が加わった状況においても、問題なく
高速動作させることが可能であり、あらゆるロジック回
路の要求に応える性能を有している。

【０１５８】さらに、チャネル長が0.6 μｍと極めて微
細化されているにも拘わらず、本実施例に示した様な極
めて高速な動作にも耐えうる高い耐圧特性をも有してい
ることは、本発明によるＴＦＴが短チャネル効果に殆ど
影響されず、極めて高い信頼性を有していることを意味
している。

【０１５９】〔本発明の構成から導かれる推察〕実施例
１および実施例２に実験データをもって示した様に、本
発明に従って作製したＴＦＴは極めて高い性能（高速動
作特性、高耐圧特性）を実現している。特に、Ｓ値が60
〜100mV/dec 、電界効果移動度（μFE) が 150〜400cm²
/Vs の範囲に収まる（後述するが実際の電界効果移動度
はもっと高いと考えられる）など従来のＴＦＴでは到底
成しえなかった事である。

【０１６０】また、この様な高速動作特性を有していな
がら劣化に強いという特徴は、経験的にも特異な現象と
言えよう。そこで、本発明者らは本発明によるＴＦＴが
何故これほどまで耐劣化性に優れているかを考察し、そ
こから一つの理論を推察したので以下に記載する。

【０１６１】ＴＦＴの耐圧（ソース−ドレイン間耐圧）
を高めるためにはオフセット領域やＬＤＤ領域をチャネ
ル形成領域とソース／ドレイン領域との間に設けること
が一般的にである。しかしながら本発明者らの経験で
は、その様な構造としても移動度が150cm²/Vs を超える
とかなりの劣化が起こることが判っている。

【０１６２】そこで本発明者らは、本発明によるＴＦＴ
の耐圧が高い理由として針状または柱状結晶の結晶粒界
の影響を重視した。この結晶粒界はハロゲン元素を含む
加熱処理によって結晶化を助長する金属元素が除去され
ると同時に、シリコン原子の不対結合手が酸素と結合し
て、酸化物（酸化珪素）で構成されている。

【０１６３】即ち、本発明者らはチャネル形成領域に局
部的に存在する結晶粒界（酸化物領域）がソース領域と
ドレイン領域の間、特にチャネル形成領域とドレイン領
域との間にかかる高電界を効果的に緩和していると推測
した。

【０１６４】具体的には、酸化物領域でなる結晶粒界が
特にドレイン領域から広がる空乏層電荷により形成され
る電界を抑え、ドレイン電圧が高くなった状態（ドレイ
ン側空乏層電荷が増加した状態）においても、ソース側
の拡散電位を変化させない様に機能していると考えたの
である。

【０１６５】以上をまとめると、本発明による結晶性珪
素膜を活性層に活用した場合、チャネル形成領域は以下
の構成を満たしていると見なせる。 （１）キャリアが移動する（キャリアにとって）実質的
に真性な領域（針状または柱状結晶の内部）が存在す
る。 （２）キャリアの移動を抑制する又はチャネル方向（ソ
ース−ドレイン間を結ぶ方向）にかかる電界を緩和する
不純物領域（酸化物領域）が存在する。

【０１６６】従って、上記２つの構成を満たす、換言す
ればキャリアにとって実質的に真性なチャネル形成領域
と、局部的に形成された不純物領域とを有する構成とす
ることで本発明が示す様な優れた特性のＴＦＴを作製し
うると考えられる。

【０１６７】以上の構成は、多少の推測を交えてではあ
るが、本発明者らの実験データから導かれるものであ
る。そこで、本発明者らはこの構成を人為的に創り出す
ことで同様の効果を得ることができるのではないかと予
想した。

【０１６８】その結果、本発明者らは短チャネル効果の
抑制に効果的な構成を提案するに至った。ここではその
概略について、以下に記載する。なお、以下に記載する
考察は現状においては推測の範囲に止まるものである。

【０１６９】一般的にデバイス素子（ＭＯＳＦＥＴ、Ｔ
ＦＴ等）の微細化が進みチャネル長が短くなるにつれ
て、短チャネル効果が問題となる。短チャネル効果と
は、しきい値電圧の低下、パンチスルー現象に伴う耐圧
の劣化およびサブスレッショルド特性の劣化などの総称
である。

【０１７０】特に問題となるパンチスルー現象はソース
側の拡散電位がドレイン側の電界に影響されて低下し、
チャネルが形成されない状態でもソース／ドレイン間に
電流が流れる現象である。即ち、ドレイン側の空乏層が
ソース領域にまで広がることで、ドレイン電界がソース
側に影響を与えるのである。

【０１７１】そこで本発明者らは本発明の結晶粒界（酸
化物領域）の効果に注目して、チャネル長が0.01〜2 μ
ｍ程度の短チャネルＴＦＴにおいては、チャネル形成領
域に対して人為的かつ局部的に不純物領域を設けること
で、ドレイン側の空乏層の広がりを抑制する効果が得ら
れると推測した。

【０１７２】この様な構成は活性層を図１２に示す様な
構成とすることで達成できると考えられる。図１２
（Ａ）において、１２０１はソース領域、１２０２はド
レイン領域、１２０３はチャネル形成領域であり、チャ
ネル形成領域１２０３の中には人為的に不純物領域１２
０４が形成される。また、チャネル形成領域１２０３
中、不純物領域１２０４以外の領域１２０５は、実質的
に真性な領域であり、キャリアが移動する領域となる。

【０１７３】ここで図１２（Ａ）に示す構造は、図１４
に示す本発明の結晶構造体を模した構造である点が重要
である。即ち、図１４（Ｂ）の１４０２で示される結晶
粒界は図１２（Ａ）の不純物領域１２０４に相当し、図
１４（Ｂ）の針状または柱状結晶１４０１は図１２
（Ａ）のキャリアが移動する領域１２０５に相当するの
である。

【０１７４】従って、チャネル形成領域１２０３内に配
置された不純物領域１２０４はチャネル形成領域内に局
部的にビルトインポテンシャル（エネルギー障壁とも言
える）の大きい領域を形成し、そのエネルギー障壁によ
ってドレイン側空乏層の広がりを効果的に抑制すると推
測できる。

【０１７５】また、図１２（Ａ）をＡ−Ａ’で切断した
断面図を図１２（Ｂ）に示す。１２０６は絶縁表面を有
する基板である。また、図１２（Ａ）をＢ−Ｂ’で切断
した断面図を図１２（Ｃ）に示す。

【０１７６】なお、図１２（Ｃ）においてｗpi,nは不純
物領域１２０４の幅を表し、ｗpa,mはキャリアが移動す
る領域の幅を表す。ここでｎ、ｍはチャネル形成領域１
２０３内において、ｗpi,nがｎ番目の不純物領域の幅で
あり、ｗpa,mがｍ番目のキャリアが移動する領域である
ことを意味している。

【０１７７】また、ｗpi,nおよびｗpa,mの幅はある範囲
の条件を満たす必要がある。そのことについて以下に説
明する。

【０１７８】図１２（Ａ）において、チャネル形成領域
１２０３の幅、即ちチャネル幅はＷである。ここで、チ
ャネル幅Ｗの内、不純物領域１２０４が占有している幅
をＷpiと定義する。そして、任意の不純物領域の幅をＷ
pi,₁、Ｗpi,₂、Ｗpi,₃・・・Ｗpi_,nとすると、Ｗpiは次
式で表される。

【０１７９】

【数１】

【０１８０】但し、本構成を達成するためにはチャネル
形成領域の端部以外の領域に、不純物領域が少なくとも
一つ形成されている必要があるので、ｎは１以上の整数
でなければならない。

【０１８１】また、チャネル幅Ｗの内、キャリアの移動
領域１２０５が占有している幅をＷpaと定義する。そし
て、任意のキャリアの移動領域１２０５をＷpa,₁、Ｗp
a,₂、Ｗpa,₃・・・Ｗpa_,mとすると、Ｗpaは次式で表さ
れる。

【０１８２】

【数２】

【０１８３】但し、前述の様にチャネル形成領域の端部
以外の領域に不純物領域が少なくとも一つ形成されてい
るので、チャネル形成領域は少なくとも２分されてｍは
２以上の整数でなければならない。

【０１８４】即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、
かつ、ｎ＋ｍは３以上という関係が成り立っている。そ
して、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係
は、同時に以下の条件を満たすことが望ましい。 Ｗpi／Ｗ＝0.1 〜0.9 Ｗpa／Ｗ＝0.1 〜0.9 Ｗpi／Ｗpa＝1/9 〜9

【０１８５】これらの数式の意味するところは、Ｗpa／
ＷまたはＷpi／Ｗが０または１であってはならないとい
う事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同
義）の場合、チャネル形成領域を完全に不純物領域で塞
いでしまうのでキャリアの移動が阻害される。逆にＷpa
／Ｗ＝１（Ｗpi／Ｗ＝０と同義）の場合、チャネル形成
領域に不純物領域が全く存在しないのでドレイン側空乏
層の広がりを抑えることができない。

【０１８６】また、数１、数２に関する知見は実施例１
および実施例２に見られるＴＦＴ特性を説明する上で重
要な役割を果たす。その事について以下に示す。

【０１８７】本発明者らは実施例１で示した移動度の値
に対して実施例２で示したリングオシレータの発振周波
数が高すぎる点に注目した。即ち、実際の移動度と測定
によって得られた移動度とで数値が異なるのではないか
と考えたのである。

【０１８８】本発明者らは、実測された移動度の値が実
際の移動度（元来本発明のＴＦＴが有している移動度）
よりも小さいのではないかと考えている。その理由は、
本発明者らの測定では以下の様な移動度を算出する式
に、実測のチャネル幅Ｗを代入している事にある。

【０１８９】 μFE＝１/ Ｃox（ΔＩｄ/ ΔＶｇ）・１/ Ｖｄ・Ｌ/ Ｗ ここでＣoxはゲイト酸化膜容量、ΔＩｄ、ΔＶｇはそれ
ぞれドレイン電流Ｉｄとゲイト電圧Ｖｇの変化量、Ｖｄ
はドレイン電圧、Ｌ、Ｗはそれぞれチャネル長およびチ
ャネル幅である。

【０１９０】この式から明らかな様に電界効果移動度
（μFE）はチャネル幅Ｗに反比例する。測定ではこのＷ
に値として、測定機で実測したチャネル幅を代入して計
算を行なっている。

【０１９１】しかしながら、数１、数２を用いて説明し
た様に、実際には針状または柱状結晶の間には酸化物層
が形成されており、その分を差し引いた和でもって実効
的なチャネル幅Ｗpaを定義しなくてはならないのであ
る。即ち、代入したチャネル幅Ｗは実効的なチャネル幅
Ｗpaよりも大きい値である。

【０１９２】以上の理由により、実際よりも大きめのチ
ャネル幅を代入して計算された移動度を求めているた
め、見かけ上移動度が小さく計算されてしまうと考えら
れるのである。従って、本発明に従うことで実際には40
0cm²/Vs を超える移動度を達成するＴＦＴが実現されて
いると推測される。そして、その様な移動度が達成され
ているからこそ、実施例２に示した様な500MHzを超える
発振周波数が実現できるのだと言える。

【０１９３】また、不純物領域を図１２（Ａ）に示す様
な配置で設けることは移動度の向上に対して非常に大き
な意味があると予想される。その理由について以下に説
明する。

【０１９４】移動度（μFE) は半導体膜（ここでは珪素
膜を例にとる）中のキャリアの散乱によって決まるが、
珪素膜における散乱は格子散乱と不純物散乱とに大別さ
れる。格子散乱は珪素膜中の不純物濃度が低く、比較的
高温で支配的であり、不純物散乱は不純物濃度が高く、
比較的低温で支配的である。これらが影響し合って形成
される全体的な移動度μは次式で表される。

【０１９５】

【数５】

【０１９６】この数５で示される式は、全体的な移動度
μが、格子散乱の影響を受けた場合の移動度μ_l （ _lは
lattice を意味する) の逆数および不純物散乱の影響を
受けた場合の移動度μ_i （ _iはimpurityを意味する) の
逆数の和に反比例することを意味している。

【０１９７】ここで、格子散乱ではドリフト電界がそれ
ほど強くなければ音響フォノンが重要な役割を果たし、
その時の移動度μ_l は、次式の様に温度の-3/2乗に比例
する。従って、キャリアの有効質量（ｍ＊）と温度
（Ｔ）で決まってしまう。

【０１９８】

【数６】

【０１９９】また、不純物散乱による移動度μ_i は、次
式の様に温度の3/2 乗に比例し、イオン化した不純物の
濃度Ｎ_i に逆比例する。即ち、イオン化した不純物の濃
度Ｎ_i を調節することで変化させることができる。

【０２００】

【数７】

【０２０１】これらの式によると、チャネル形成領域全
体に均一に不純物が添加された状態では不純物散乱の影
響を受けて移動度を稼ぐことができない。しかしなが
ら、図１２に示す構成の場合、局部的に不純物領域を形
成しているので、キャリアが移動する領域には不純物が
添加されず、キャリアにとって実質的に真性である。

【０２０２】即ち、理論的には数７においてイオン化し
た不純物の濃度Ｎ_i を限りなく０に近づけることを意味
するため、移動度μ_i は限りなく無限大に近づいていく
ことになる。即ち、数５において１／μ_i の項を無視す
ることができる程度にまで不純物を減少させることを意
味するので全体の移動度μは限りなく移動度μ_l に近づ
いていくと推測される。

【０２０３】また、図１２（Ａ）において不純物領域１
２０４がチャネル方向と概略平行となる様に配置されて
いることは重要である。この様な配置は、図１４に示し
た針状または柱状結晶の結晶粒界の延びる方向と、チャ
ネル方向とが一致した場合に相当する。

【０２０４】この様な配置とした場合、不純物領域１２
０４は「良性の結晶粒界」として振る舞うと予想される
ので、キャリアを捕獲することなく、レールの様な役割
を果してキャリアに移動方向を規定すると推測される。
このことは、キャリア同士の衝突による散乱の影響を低
減する上で非常に重要な構成である。

【０２０５】また、以上の様な構成とすることで、短チ
ャネル効果の一つであるしきい値電圧の低下も抑制でき
ると予想される。これはチャネル幅が極端に狭くなった
時に生じる狭チャネル効果を、不純物領域間で人為的に
引き起こすことが可能であるという推論に基づく予想で
ある。

【０２０６】また、前述の様にドレイン側空乏層の広が
りを抑制することでパンチスルー現象を防止することが
可能と考えられるが、パンチスルー現象を防止すること
で耐圧の向上と共にサブスレッショルド特性（Ｓ値）の
向上も望める。

【０２０７】サブスレッショルド特性の向上は、本構成
を用いることでドレイン側空乏層の占める体積を減じる
ことができるという推論から以下の様に説明できる。

【０２０８】図１２（Ａ）で示す構成とした時に、効果
的に空乏層の広がりが抑制されるならば、ドレイン側空
乏層の占める体積を大幅に減じることが可能でなはずで
ある。従って、総合的な空乏層電荷を小さくできるた
め、空乏層容量を小さくできると考えられる。ここで、
Ｓ値を導出する式は次式で表される。

【０２０９】

【数３】

【０２１０】この式は図３に示すグラフにおいて、Id-V
g 特性の立ち上がり部分（ゲイト電圧０Ｖ付近）の傾き
の逆数を表している。また、数３で表される式は近似的
に次式の様に表すことができる。

【０２１１】

【数４】

【０２１２】数４において、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面
準位の等価容量、Ｃoxはゲイト酸化膜容量である。従っ
て、本構成では空乏層容量Ｃd が従来よりも十分小さく
なるので、Ｓ値を85mV/decade 以下の小さな値とするこ
とができる、即ち優れたサブスレッショルド特性を得る
ことができるのである。

【０２１３】また、空乏層容量Ｃd および界面準位の等
価容量Ｃitを０に可能な限り近づけることで、Ｃd ＝Ｃ
it＝０となる理想状態、即ちＳ値が60mV/decade となる
半導体装置を実現できる可能性がある。

【０２１４】ところで、本発明は針状または柱状結晶の
結晶粒界が酸化物で構成されているが、そこから推測さ
れる本構成では、本発明の結晶粒界に相当する不純物領
域として酸素以外に窒素や炭素を用いても良い。これ
は、本構成の目的がチャネル形成領域に対して人為的に
エネルギー障壁を配置することにあるからである。

【０２１５】従って、エネルギー障壁を形成するという
観点から考えれば、反転層の導電型と逆の導電型を持つ
不純物領域でも効果があると言えよう。即ち、Ｎチャネ
ル型半導体装置ならばＢイオンを、Ｐチャネル型Ｈ半導
体装置ならばＰイオンを用いて不純物領域を形成すれば
良いと言える。

【０２１６】また、不純物領域をＰまたはＢイオンで構
成する場合、添加する不純物イオンの濃度で直接的にし
きい値制御を行なうことも可能である。

【０２１７】以上の様に、本構成は本明細書で開示する
発明の構成および実験事実をもとに本発明者らの推測に
より導かれた技術である。本構成を実施することで、チ
ャネル長が極めて短いディープサブミクロン領域の半導
体装置で問題となる短チャネル効果を効果的に抑制する
ことができると推測される。

【０２１８】〔実施例３〕本実施例では、実施例１で示
す結晶性珪素膜をシリコンウェハー上に形成する例を示
す。この場合、シリコンウェハー表面に絶縁層を設ける
必要があるが、通常熱酸化膜を利用することが多い。

【０２１９】熱処理の温度範囲は７００〜１３００℃が
一般的であり、所望の酸化膜厚によって処理時間は変化
する。

【０２２０】また、シリコンウェハーの熱酸化は通常Ｏ
₂ 、Ｏ₂-Ｈ₂ Ｏ、Ｈ₂ Ｏ、Ｏ₂-Ｈ₂燃焼などの雰囲気で
行なわれる。また、ＨＣｌやＣｌ₂ などのハロゲン元素
を添加した雰囲気での酸化も広く実用化されている。

【０２２１】シリコンウェハーはＩＣなどの半導体デバ
イスに欠かせない基体の一つであり、ウェハー上に様々
な半導体素子を形成する技術が生み出されている。

【０２２２】本実施例によれば、単結晶に匹敵する結晶
性を備えた結晶性珪素膜を従来のシリコンウェハーを用
いた技術に組み合わせ、結晶性珪素膜の応用範囲をさら
に拡大することができる。

【０２２３】また、シリコンウェハー上のＩＣ上にＴＦ
Ｔを形成して三次元的に半導体装置を配置した集積化回
路を構成することも可能である。

【０２２４】〔実施例４〕本実施例では、本発明を応用
して作製したＴＦＴをＤＲＡＭ（Dynamic RondomAccess
Memory）に応用した例について説明する。説明には図
１６を用いることとする。

【０２２５】ＤＲＡＭは記憶する情報を電荷としてコン
デンサに蓄える形式のメモリである。コンデンサへの情
報としての電荷の出し入れは、コンデンサに直列に接続
されたＴＦＴによって制御される。ＤＲＡＭの１個のメ
モリセルを構成するＴＦＴとコンデンサの回路を図１６
（Ａ）に示す。

【０２２６】ワード線１６０１によってゲイト信号を与
えられると、１６０３で示されるＴＦＴは導通状態とな
る。この状態でビット線１６０２側からコンデンサ１６
０４に電荷が充電されて情報を読み込んだり、充電した
コンデンサから電荷を取り出して情報を読みだしたりす
る。

【０２２７】ＤＲＡＭの断面構造を図１６（Ｂ）に示
す。１６０５で示されるのは、石英基板もしくはシリコ
ン基板でなる基体である。

【０２２８】上記基体１６０５上には下地膜として酸化
珪素膜１６０６が成膜され、その上には本発明を応用し
たＴＦＴが作製される。なお、基体１６０５がシリコン
基板であれば、下地膜１６０６として熱酸化膜を用いる
こともできる。また、１６０７は実施例１に従って形成
された活性層である。

【０２２９】活性層１６０７はゲイト絶縁膜１６０８で
覆われ、その上にはゲイト電極１６０９が形成される。
そして、その上に層間絶縁膜１６１０が積層された後、
ソース電極１６１１が形成される。このソース電極１６
１１の形成と同時にビット線１６０２および１６１２で
示される電極が形成される。また、１６１３は絶縁膜で
なる保護膜である。

【０２３０】この電極１６１２は固定電位を保ち、その
下方に存在する活性層のドレイン領域との間にコンデン
サ１６０４を形成する。即ち、このコンデンサに蓄積さ
れた電荷をＴＦＴにより書き込んだり、読み出したりす
ることで記憶素子としての機能を有することになる。

【０２３１】ＤＲＡＭの特徴は１個のメモリを構成する
素子数がＴＦＴとコンデンサだけで非常に少ないので、
高集積密度の大規模メモリを構成するのに適している。
また、価格も低く抑えられるので、現在最も大量に使用
されている。

【０２３２】また、ＴＦＴを用いてＤＲＡＭセルを形成
した場合の特徴として蓄積容量を小さく設定することが
できるため、低電圧での動作を可能とすることができ
る。

【０２３３】〔実施例５〕本実施例では、本発明を応用
して作製したＴＦＴをＳＲＡＭ（Static RondomAccess
Memory ）に応用した例について説明する。説明には図
１７を用いることとする。

【０２３４】ＳＲＡＭはフリップフロップ等の双安定回
路を記憶素子に用いたメモリであって、双安定回路のＯ
Ｎ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応し
て２進情報値（０または１）を記憶するものである。電
源の供給がある限り記憶が保持される点で有利である。

【０２３５】記憶回路はＮ−ＭＯＳやＣ−ＭＯＳで構成
される。図１７（Ａ）に示すＳＲＡＭの回路は受動負荷
素子に高抵抗を用いた回路である。

【０２３６】１７０１で示されるのはワード線であり、
１７０２はビット線である。１７０３は高抵抗で構成さ
れる負荷素子であり、１７０４で示されるような２組の
ドライバトランジスタと１７０５で示されるような２組
のアクセストランジスタとでＳＲＡＭが構成される。

【０２３７】ＴＦＴの断面構造を図１７（Ｂ）に示す。
石英基板もしくはシリコン基板でなる基体１７０６上に
下地膜として酸化珪素膜１７０７を成膜し、その上に本
発明を応用したＴＦＴを作製することができる。１７０
８は実施例１に従って形成された活性層である。

【０２３８】活性層１７０８はゲイト絶縁膜１７０９で
覆われ、その上にはゲイト電極１７１０が形成される。
そして、その上に層間絶縁膜１７１１が積層された後、
ソース電極１７１２が形成される。このソース電極１７
１２の形成と同時にビット線１７０２およびドレイン電
極１７１３が形成される。

【０２３９】その上には再び層間絶縁膜１７１４が積層
され、次に高抵抗負荷としてポリシリコン膜１７１５が
形成される。なお、高抵抗負荷と同様の機能をＴＦＴで
代替するＳＲＡＭ構造をとることも可能である。また、
１７１６は絶縁膜でなる保護膜である。

【０２４０】以上のような構成でなるＳＲＡＭの特徴
は、高速動作が可能で、信頼性が高くシステムへの組む
込みが容易なことなどである。

【０２４１】〔実施例６〕本実施例では、実施例１の半
導体装置および実施例２のＣＭＯＳ回路を用いて同一基
体上に画素マトリクス回路とロジック回路とを集積化し
たアクティブマトリクス型電気光学装置を構成する例を
示す。電気光学装置としては、液晶表示装置、ＥＬ表示
装置、ＥＣ表示装置などが含まれる。

【０２４２】なお、ロジック回路とは、周辺駆動回路や
コントロール回路等の様に電気光学装置を駆動するため
の集積化回路を指す。アクティブマトリクス型電気光学
装置においては、動作性能の限界や集積度の問題もあっ
てロジック回路は外付けＩＣが一般的であったが、本発
明のＴＦＴを用いることで同一基板上に全てを一体化す
ることが可能となる。

【０２４３】また、コントロール回路とはプロセッサ回
路、メモリ回路、クロック発生回路、Ａ／Ｄ（Ｄ／Ａ）
コンバータ回路等の電気光学装置を駆動するに必要な全
ての電気回路を含むものとする。勿論、メモリ回路には
実施例５、６で示したＳＲＡＭ回路やＤＲＡＭ回路が含
まれる。

【０２４４】このような構成に本明細書で開示する発明
を利用すると、単結晶上に形成したＭＯＳＦＥＴに匹敵
する性能を有するＴＦＴでもってロジック回路を構成す
ることができる。

【０２４５】〔実施例７〕本実施例では実施例１と異な
る構造のＴＦＴを作製する例を示す。説明には図１８を
用いる。

【０２４６】まず、実施例１と同様の工程を経て図１
（Ｄ）に示す状態を得る。図１（Ｄ）に示す状態を得た
ら、アルミニウム膜のパターニングに用いた図示しない
レジストマスクを除去し、その後、酒石酸中で陽極酸化
処理を行い、1000Åの厚さの緻密な陽極酸化膜を得る。
この状態を図１８（Ａ）に示す。

【０２４７】図１８（Ａ）において、１０１は石英基
板、１０２は下地膜、１０６は島状半導体層、１０７は
後にゲイト絶縁膜として機能する熱酸化膜である。ま
た、１８０１はアルミニウムを主成分とする材料でなる
ゲイト電極、１８０２はゲイト電極１８０１を陽極酸化
して得られた緻密な陽極酸化膜である。

【０２４８】次に、この状態で島状半導体層１０６に対
して一導電性を付与する不純物イオンの注入を行なう。
そして、このイオン注入工程により不純物領域１８０
３、１８０４が形成される。

【０２４９】また、この不純物イオンはＮチャネル型Ｔ
ＦＴならばＰ（リン）またはＡｓ（砒素）を、Ｐチャネ
ル型ＴＦＴならばＢ（ボロン）を用いて行なえば良い。
この時、ドーズ量は 0.1〜 5×10¹⁴atoms/cm² 、好まし
くは 0.2〜 1×10¹⁴atoms/cm² という低い値としてお
く。

【０２５０】不純物イオンの注入が終了したら、窒化珪
素膜１８０５を 0.5〜1 μｍの厚さに成膜する。成膜方
法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法の
いずれであっても良い。また、窒化珪素膜以外に酸化珪
素膜を用いても良い。

【０２５１】こうして図１８（Ｂ）の状態が得られる。
図１８（Ｂ）の状態が得られたら、次に窒化珪素膜１８
０５をエッチバック法によりエッチングして、ゲイト電
極１８０１の側壁にのみ残す。こうして残された窒化珪
素膜はサイドウォール１８０６として機能する。

【０２５２】この際、熱酸化膜１０７はゲイト電極がマ
スクとなった領域以外が除去されて図１８（Ｃ）に示す
様な状態で残存する。

【０２５３】図１８（Ｃ）に示す状態で再び不純物イオ
ンの注入を行なう。この時、ドーズ量は 0.2〜10×10¹⁵
atoms/cm² 、好ましくは 1〜 2×10¹⁵atoms/cm² と先程
のイオン注入のドーズ量よりも高めとしておく。

【０２５４】このイオン注入の際、サイドウォール１８
０６の直下の領域１８０７、１８０８はイオン注入が行
なわれないので、不純物イオンの濃度に変化はない。し
かし、露出した領域１８０９、１８１０はさらに高濃度
の不純物イオンが注入されることになる。

【０２５５】以上の様に２度目のイオン注入を経て、ソ
ース領域１８０９、ドレイン領域１８１０およびソース
／ドレイン領域よりも不純物濃度の低い低濃度不純物領
域（ＬＤＤ領域）１８０７、１８０８が形成される。な
お、ゲイト電極１８０１の直下はアンドープな領域であ
り、チャネル形成領域１８１１となる。

【０２５６】以上の工程を経て図１８（Ｃ）の状態が得
られたら、300 Åの厚さの図示しないチタン膜を成膜
し、チタン膜とシリコン（結晶性珪素）膜とを反応させ
る。そして、チタン膜を除去した後、ランプアニール等
による加熱処理を行なうことでソース領域１８０９、ド
レイン領域１８１０の表面にチタンシリサイド１８１
２、１８１３を形成する。（図１８（Ｄ））

【０２５７】上記工程はチタン膜の代わりにタンタル
膜、タングステン膜、モリブデン膜等を用いることも可
能である。また、図１８（Ｄ）ではソース／ドレイン領
域の一部がシリサイド化した様に記載してあるが、ソー
ス／ドレイン領域の膜厚が薄い場合や加熱処理の条件に
よってはソース／ドレイン領域全体がシリサイド化する
こともある。

【０２５８】次に、層間絶縁膜１８１４として酸化珪素
膜を5000Åの厚さに成膜し、ソース電極１８１５、ドレ
イン電極１８１６を形成する。こうして図１８（Ｄ）に
示す構造のＴＦＴが完成する。

【０２５９】本実施例で示す構造のＴＦＴは、ソース／
ドレイン電極がチタンシリサイド１８１２、１８１３を
介してソース／ドレイン領域と接続するので良好なオー
ミックコンタクトを実現できる。

【０２６０】〔実施例８〕本実施例では実施例１または
実施例７と異なる構造のＴＦＴを作製する例を示す。説
明には図１９を用いる。

【０２６１】まず、実施例１と同様の工程を経て図１
（Ｄ）に示す状態を得る。ただし、本実施例ではゲイト
電極の材料として導電性を付与した結晶性珪素膜を用い
ることとする。この状態を図１９（Ａ）に示す。

【０２６２】図１９（Ａ）において、１０１は石英基
板、１０２は下地膜、１０６は島状半導体層、１０７は
後にゲイト絶縁膜として機能する熱酸化膜である。ま
た、１９０１は結晶性珪素膜（ポリシリコン膜）でなる
ゲイト電極である。

【０２６３】次に、この状態で島状半導体層１０６に対
して一導電性を付与する不純物イオンの注入を行なう。
そして、このイオン注入工程により不純物領域１９０
２、１９０３が形成される。（図１９（Ｂ））

【０２６４】また、この不純物イオンはＮチャネル型Ｔ
ＦＴならばＰ（リン）またはＡｓ（砒素）を、Ｐチャネ
ル型ＴＦＴならばＢ（ボロン）を用いて行なえば良い。
この時、ドーズ量は 0.1〜 5×10¹⁴atoms/cm² 、好まし
くは 0.2〜 1×10¹⁴atoms/cm² という低い値としてお
く。

【０２６５】不純物イオンの注入が終了したら、実施例
７と同様にエッチバック法を用いてサイドウォール１９
０４を形成する。

【０２６６】サイドウォール１９０４を形成したら、再
び不純物イオンの注入を行なう。この時、ドーズ量は
0.2〜10×10¹⁵atoms/cm² 、好ましくは 1〜 2×10¹⁵ato
ms/cm² と先程のイオン注入のドーズ量よりも高めとし
ておく。（図１９（Ｃ））

【０２６７】このイオン注入の際、サイドウォール１９
０４の直下の領域１９０５、１９０６はイオン注入が行
なわれないので、不純物イオンの濃度に変化はない。し
かし、露出した領域１９０７、１９０８はさらに高濃度
の不純物イオンが注入されることになる。

【０２６８】以上の様に２度目のイオン注入を経て、ソ
ース領域１９０７、ドレイン領域１９０８およびソース
／ドレイン領域よりも不純物濃度の低い低濃度不純物領
域（ＬＤＤ領域）１９０５、１９０６が形成される。な
お、ゲイト電極１９０１の直下はアンドープな領域であ
り、チャネル形成領域１９０９となる。

【０２６９】以上の工程を経て図１９（Ｃ）の状態が得
られたら、500 Åの厚さの図示しないタングステン膜を
成膜し、タングステン膜とシリコン膜とを反応させる。
そして、タングステン膜を除去した後、ランプアニール
等による加熱処理を行なうことでゲイト電極１９０１、
ソース領域１９０７、ドレイン領域１９０８、の表面に
タングステンシリサイド１９１０〜１９１２を形成す
る。（図１９（Ｄ））

【０２７０】勿論、タングステン膜以外にもチタン膜、
モリブデン膜、タンタル膜を用いることができる。ま
た、本実施例では加熱処理の時間を長めに設定してソー
ス／ドレイン領域全体がシリサイド化する様に調節す
る。

【０２７１】次に、層間絶縁膜１９１３として窒化珪素
膜を4000Åの厚さに成膜し、ソース電極１９１４、ドレ
イン電極１９１５を形成する。こうして図１９（Ｄ）に
示す構造のＴＦＴが完成する。

【０２７２】本実施例で示す構造のＴＦＴは、ゲイト電
極およびソース／ドレイン電極がタングステンシリサイ
ド１９１０〜１９１２を介して取り出し電極と接続する
ので良好なオーミックコンタクトを実現できる。

【０２７３】〔実施例９〕本実施例では本発明を利用し
た半導体装置を組み込んだ電気光学装置（表示装置）の
一例を示す。なお、電気光学装置は必要に応じて直視型
または投影型で使用すれば良い。また、電気光学装置も
半導体を用いて機能する装置と考えられるので、本明細
書中における電気光学装置とは、半導体装置の範疇に含
まれるものとする。

【０２７４】また、本発明を利用した半導体装置の応用
製品としてはＴＶカメラ、ヘッドマウントディスプレ
イ、カーナビゲーション、プロジェクション（フロント
型とリア型がある）、ビデオカメラ、パーソナルコンピ
ュータ等が挙げられる。それら応用用途の簡単な一例を
図２０を用いて行う。

【０２７５】図２０（Ａ）はＴＶカメラであり、本体２
００１、カメラ部２００２、表示装置２００３、操作ス
イッチ２００４で構成される。表示装置２００３はビュ
ーファインダーとして利用される。

【０２７６】図２０（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。表示装置２１０２は比較的小型
のサイズのものが２枚使用される。

【０２７７】図２０（Ｃ）はカーナビゲーションであ
り、本体２２０１、表示装置２２０２、操作スイッチ２
２０３、アンテナ２２０４で構成される。表示装置２２
０２はモニターとして利用されるが、地図の表示が主な
目的なので解像度の許容範囲は比較的広いと言える。

【０２７８】図２０（Ｄ）は携帯情報端末機器（本実施
例では携帯電話）であり、本体２３０１、音声出力部２
３０２、音声入力部２３０３、表示装置２３０４、操作
ボタン２３０５、アンテナ２３０６で構成される。表示
装置２３０３に対しては、将来的にＴＶ電話として動画
表示を要求されることが予想される。

【０２７９】図２０（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、接眼部２４０３、操作ス
イッチ２４０４、テープホルダー２４０５で構成され
る。表示装置２４０２に映し出された撮影画像は接眼部
２４０３を通してリアルタイムに見ることができるの
で、使用者は画像を見ながらの撮影が可能となる。

【０２８０】図２０（Ｄ）はフロントプロジェクション
であり、本体２５０１、光源２５０２、反射型表示装置
２５０３、光学系（ビームスプリッターや偏光子等が含
まれる）２５０４、スクリーン２５０５で構成される。
スクリーン２５０５は会議や学会発表などのプレゼンテ
ーションに利用される大画面スクリーンであるので、表
示装置２５０３は高い解像度が要求される。

【０２８１】また、本実施例に示した電気光学装置以外
にも、リアプロジェクションやモバイルコンピュータ、
ハンディターミナルなどの携帯型情報端末機器に適用す
ることができる。以上の様に、本発明の応用範囲は極め
て広く、あらゆる分野の表示媒体に適用することが可能
である。

【０２８２】また、本発明のＴＦＴは電気光学装置に限
らず、例えばＳＲＡＭやＤＲＡＭといった形で集積化回
路に組み込み、本実施例で示した様な応用製品の駆動回
路として用いることも可能である。

【０２８３】

【発明の効果】本明細書で開示する発明によれば、単結
晶シリコン上に作製したＭＯＳＦＥＴに匹敵する高い性
能を有したＴＦＴを実現することができる。また、本発
明のＴＦＴで構成したリングオシレータは従来のＴＦＴ
で構成されたリングオシレータに比べて２０倍の高速動
作が可能である。

【０２８４】さらに、この様な高い特性を有しているに
も拘わらずチャネル長が１μｍ以下という微細領域にお
いても極めて高い耐圧特性を有しており、短チャネル効
果が効果的に抑制されていることが確認できる。

【０２８５】以上の様なＴＦＴを用いて構成される集積
化回路を電気光学装置に適用することで、電気光学装置
のさらなる高性能化が実現できる。また、電気光学装置
を応用した応用製品も高性能、高付加価値化することが
できる。

【図面の簡単な説明】

【図１】 半導体装置の作製工程を示す図。

【図２】 半導体装置の作製工程を示す図。

【図３】 活性層表面近傍のニッケル濃度を示す
図。

【図４】 活性層表面近傍のニッケル濃度を示す
図。

【図５】 活性層表面近傍の塩素濃度を示す図。

【図６】 半導体装置の特性を示す図。

【図７】 半導体装置野作製工程を示す図。

【図８】 半導体装置の作製工程を示す図

【図９】 電気回路の構成を示す写真。

【図１０】 リングオシレータの測定結果を示す図。

【図１１】 リングオシレータの測定結果を示す図。

【図１２】 活性層の構成を示す図。

【図１３】 結晶性珪素膜の表面を示す写真。

【図１４】 結晶構造を示す写真。

【図１５】 結晶構造を示す写真。

【図１６】 ＤＲＡＭの構成を示す図

【図１７】 ＳＲＡＭの構成を示す図

【図１８】 半導体装置の作製工程を示す図。

【図１９】 半導体装置の作製工程を示す図。

【図２０】 半導体装置の応用例を示す図。

【符号の説明】

１０１ 石英基板 １０２ 下地膜 １０３ 非晶質珪素膜 １０４ ニッケルを含有した水膜 １０５ 結晶性珪素膜 １０６ 島状半導体層 １０７ 熱酸化膜 １０８ アルミニウム膜のパターン １０９ 多孔質状の陽極酸化膜 １１０ 緻密な陽極酸化膜 １１１ ゲイト電極 １１２、１１３ 不純物領域 １１４、１１５ 低濃度不純物領域 １１６ チャネル形成領域 １１７ 層間絶縁膜 １１８ ソース電極 １１９ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｅ (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (21)

【特許請求の範囲】
1. 【請求項１】半導体薄膜でなる活性層を有する半導体装
   置を作製するにあたって、 絶縁表面を有する基体上に非晶質珪素膜を成膜する工程
   と、 前記非晶質珪素膜に対して結晶化を助長する金属元素を
   保持させる工程と、 第１の加熱処理により前記非晶質珪素膜を結晶性珪素膜
   に変成させる工程と、 前記結晶性珪素膜をパターニングして活性層となる島状
   半導体層を形成する工程と、 ハロゲン元素を含む雰囲気中において第２の加熱処理を
   行うことにより前記島状半導体層中の前記金属元素をゲ
   ッタリング除去すると共に、熱酸化膜でなるゲイト絶縁
   膜を形成する工程と、 を少なくとも有し、 前記活性層は前記基体と概略平行な針状または柱状結晶
   が複数集合して形成されることを特徴とする半導体装置
   の作製方法。
2. 【請求項２】半導体薄膜でなる活性層を有する半導体装
   置を作製するにあたって、 絶縁表面を有する基体上に非晶質珪素膜を成膜する工程
   と、 前記非晶質珪素膜に対して結晶化を助長する金属元素を
   保持させる工程と、 第１の加熱処理により前記非晶質珪素膜を結晶性珪素膜
   に変成させる工程と、 前記結晶性珪素膜をパターニングして活性層となる島状
   半導体層を形成する工程と、 ハロゲン元素を含む雰囲気中において第２の加熱処理を
   行うことにより前記島状半導体層中の前記金属元素をゲ
   ッタリング除去する工程と、 前記第２の加熱処理によって形成された熱酸化膜を除去
   する工程と、 第３の加熱処理を行うことにより前記島状半導体層表面
   にゲイト絶縁膜として機能する熱酸化膜を形成する工程
   と、 を少なくとも有し、 前記活性層は前記基体と概略平行な針状または柱状結晶
   が複数集合して形成されることを特徴とする半導体装置
   の作製方法。
3. 【請求項３】請求項１または請求項２において、前記非
   晶質珪素膜の成膜方法は減圧熱ＣＶＤ法によることを特
   徴とする半導体装置の作製方法。
4. 【請求項４】請求項１または請求項２において、結晶化
   を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒ
   ｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた
   一種または複数種類の元素が用いられることを特徴とす
   る半導体装置の作製方法。
5. 【請求項５】請求項１または請求項２において、ハロゲ
   ン元素を含む雰囲気は酸素雰囲気中にＨＣｌ、ＨＦ、Ｈ
   Ｂｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、ＮＦ₃ 、Ｆ₂ 、Ｂ
   ｒ₂を含む化合物から選ばれた一種または複数種類のガ
   スが添加されたものであることを特徴とする半導体装置
   の作製方法。
6. 【請求項６】請求項１または請求項２において、第１の
   加熱処理は450 〜700 ℃の温度範囲で行われ、第２また
   は第３の加熱処理は700 ℃を超える温度範囲で行われる
   ことを特徴とする半導体装置の作製方法。
7. 【請求項７】前記基体上に形成された結晶性珪素膜でな
   る活性層と、 前記活性層表面に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上のゲイト電極と、 を少なくとも有する絶縁ゲイト型の半導体装置であっ
   て、 前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
   atoms/cm³ 以下の平均濃度で存在し、 前記半導体装置の電気特性を表すＳ値の標準偏差がＮチ
   ャネル型で15mV/dec以内および／またはＰチャネル型で
   30mV/dec以内に収まることを特徴とする半導体装置。
8. 【請求項８】前記基体上に形成された結晶性珪素膜でな
   る活性層と、 前記活性層表面に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上のゲイト電極と、 を少なくとも有する絶縁ゲイト型の半導体装置であっ
   て、 前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
   atoms/cm³ 以下の平均濃度で存在し、 前記半導体装置の電気特性を表すＳ値がＮチャネル型で
   90±45mV/dec以内および／またはＰチャネル型で 100±
   90mV/dec以内に収まることを特徴とする半導体装置。
9. 【請求項９】前記基体上に形成された結晶性珪素膜でな
   る活性層と、 前記活性層表面に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上のゲイト電極と、 を少なくとも有した構造でなり、 前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
   atoms/cm³ 以下の平均濃度で存在し、かつ、電気特性を
   表すＳ値の標準偏差がＮチャネル型で15mV/dec以内およ
   び／またはＰチャネル型で30mV/dec以内に収まる絶縁ゲ
   イト型半導体装置を有して構成されることを特徴とする
   半導体装置。
10. 【請求項１０】前記基体上に形成された結晶性珪素膜で
    なる活性層と、 前記活性層表面に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上のゲイト電極と、 を少なくとも有した構造でなり、 前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
    atoms/cm³ 以下の平均濃度で存在し、かつ、電気特性を
    表すＳ値がＮチャネル型で90±45mV/dec以内および／ま
    たはＰチャネル型で 100±90mV/dec以内に収まる絶縁ゲ
    イト型半導体装置を有して構成されることを特徴とする
    半導体装置。
11. 【請求項１１】請求項７乃至請求項１０において、前記
    ゲイト絶縁膜の少なくとも前記活性層と接する膜面は熱
    酸化膜であることを特徴とする半導体装置。
12. 【請求項１２】絶縁表面を有する基体上に非晶質珪素膜
    を成膜する工程と、 前記非晶質珪素膜に対して結晶化を助長する金属元素を
    保持させる工程と、 第１の加熱処理により前記非晶質珪素膜を結晶性珪素膜
    に変成させる工程と、 前記結晶性珪素膜をパターニングして活性層となる島状
    半導体層を形成する工程と、 ハロゲン元素を含む雰囲気中において第２の加熱処理を
    行うことにより前記島状半導体層中の前記金属元素をゲ
    ッタリング除去すると共に熱酸化膜でなるゲイト絶縁膜
    を形成する工程と、 を少なくとも経て作製され、 前記活性層は前記基体と概略平行な針状または柱状結晶
    が複数集合して形成されることを特徴とする半導体装
    置。
13. 【請求項１３】絶縁表面を有する基体上に非晶質珪素膜
    を成膜する工程と、 前記非晶質珪素膜に対して結晶化を助長する金属元素を
    保持させる工程と、 第１の加熱処理により前記非晶質珪素膜を結晶性珪素膜
    に変成させる工程と、 前記結晶性珪素膜をパターニングして活性層となる島状
    半導体層を形成する工程と、 ハロゲン元素を含む雰囲気中において第２の加熱処理を
    行うことにより前記島状半導体層中の前記金属元素をゲ
    ッタリング除去する工程と、 前記第２の加熱処理によって形成された熱酸化膜を除去
    する工程と、 第３の加熱処理を行うことにより前記島状半導体層表面
    にゲイト絶縁膜として機能する熱酸化膜を形成する工程
    と、 を少なくとも経て作製され、 前記活性層は前記基体と概略平行な針状または柱状結晶
    が複数集合して形成されることを特徴とする半導体装
    置。
14. 【請求項１４】請求項１２または請求項１３において、
    第１の加熱処理は450 〜700 ℃の温度範囲で行われ、第
    ２または第３の加熱処理は700 ℃を超える温度範囲で行
    われることを特徴とする半導体装置。
15. 【請求項１５】請求項１２または請求項１３において、
    前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
    atoms/cm³ 以下の平均濃度で存在し、かつ、電気特性を
    表すＳ値の標準偏差がＮチャネル型で15mV/dec以内およ
    び／またはＰチャネル型で30mV/dec以内に収まる絶縁ゲ
    イト型半導体装置を有して構成されることを特徴とする
    半導体装置。
16. 【請求項１６】請求項１２または請求項１３において、
    前記活性層中には結晶化を助長する金属元素が 1×10¹⁸
    atoms/cm³ 以下の平均濃度で存在し、かつ、電気特性を
    表すＳ値がＮチャネル型で90±45mV/dec以内および／ま
    たはＰチャネル型で 100±90mV/dec以内に収まる絶縁ゲ
    イト型半導体装置を有して構成されることを特徴とする
    半導体装置。
17. 【請求項１７】請求項７乃至請求項１３または請求項１
    ５または請求項１６において、前記活性層中のチャネル
    形成領域の長さが0.01〜2 μｍであることを特徴とする
    半導体装置。
18. 【請求項１８】請求項７乃至請求項１３において、前記
    活性層中にはＣｌ、Ｆ、Ｂｒから選ばれた一種または複
    数種類の元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で
    存在することを特徴とする半導体装置。
19. 【請求項１９】請求項７乃至請求項１３において、前記
    活性層中にはＣｌ、Ｆ、Ｂｒから選ばれた一種または複
    数種類の元素が含まれ、 前記元素は前記活性層と前記ゲイト絶縁膜との界面に高
    濃度に分布することを特徴とする半導体装置。
20. 【請求項２０】請求項７乃至請求項１０または請求項１
    ２または請求項１３において、前記結晶化を助長する金
    属元素とはＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
    ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
    数種類の元素であることを特徴とする半導体装置。
21. 【請求項２１】請求項７乃至請求項１０または請求項１
    ２または請求項１３において、前記結晶性珪素膜は減圧
    熱ＣＶＤ法により成膜した非晶質珪素膜を結晶化して得
    られることを特徴とする半導体装置。