JP4067651B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4067651B2 JP4067651B2 JP20615098A JP20615098A JP4067651B2 JP 4067651 B2 JP4067651 B2 JP 4067651B2 JP 20615098 A JP20615098 A JP 20615098A JP 20615098 A JP20615098 A JP 20615098A JP 4067651 B2 JP4067651 B2 JP 4067651B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor device
- oxide film
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 79
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010408 film Substances 0.000 claims description 345
- 239000013078 crystal Substances 0.000 claims description 116
- 239000010409 thin film Substances 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 65
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 33
- 238000002425 crystallisation Methods 0.000 claims description 32
- 230000008025 crystallization Effects 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 31
- 229910052759 nickel Inorganic materials 0.000 claims description 21
- 239000012298 atmosphere Substances 0.000 claims description 17
- 239000010453 quartz Substances 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 12
- 229910052736 halogen Inorganic materials 0.000 claims description 11
- 150000002367 halogens Chemical class 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005247 gettering Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 73
- 239000000758 substrate Substances 0.000 description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 239000012535 impurity Substances 0.000 description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 description 41
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 40
- 239000010407 anodic oxide Substances 0.000 description 34
- 229910021419 crystalline silicon Inorganic materials 0.000 description 30
- 230000008569 process Effects 0.000 description 25
- 150000002500 ions Chemical class 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000011521 glass Substances 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 14
- 238000005204 segregation Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000000243 solution Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 9
- 239000008151 electrolyte solution Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003472 neutralizing effect Effects 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000012266 salt solution Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 235000002906 tartaric acid Nutrition 0.000 description 3
- 239000011975 tartaric acid Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- AIYYMMQIMJOTBM-UHFFFAOYSA-L nickel(ii) acetate Chemical compound [Ni+2].CC([O-])=O.CC([O-])=O AIYYMMQIMJOTBM-UHFFFAOYSA-L 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000002816 nickel compounds Chemical class 0.000 description 1
- KBJMLQFLOWQJNF-UHFFFAOYSA-N nickel(ii) nitrate Chemical compound [Ni+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O KBJMLQFLOWQJNF-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された、実質的に単結晶と見なせる領域（以下、モノドメイン領域と呼ぶ）を有する半導体薄膜およびその半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基体上に形成された薄膜珪素半導体膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや液晶表示装置のような電子デバイスに広く応用されてきている。
【０００３】
薄膜トランジスタの心臓部ともいうべき重要な部分はチャネル形成領域およびチャネル形成領域とソース／ドレイン領域とを接合するジャンクション部分である。即ち、活性層が最も薄膜トランジスタの性能に影響を与えると言える。
【０００４】
薄膜トランジスタの活性層を構成する半導体薄膜としては、プラズマＣＶＤ法や減圧熱ＣＶＤ法により形成される非晶質珪素膜（アモルファスシリコン膜）が一般に利用されている。
【０００５】
現状においては、非晶質珪素膜を用いた薄膜トランジスタが実用化されているが、より高速動作を求められる場合には、結晶性を有した珪素薄膜（結晶性珪素膜と呼ぶ）を利用した薄膜トランジスタが必要とされる。
【０００６】
例えば、アクティブマトリクス型の液晶表示装置やパッシブ型の液晶表示装置の周辺回路には、画素領域に配置された画素ＴＦＴを駆動するための駆動回路や映像信号を取り扱ったり制御する回路、各種情報を記憶する記憶回路等が必要とされる。
【０００７】
さらに、これらの回路の中で、映像信号を取り扱ったり制御する回路や各種情報を記憶する記憶回路には、公知の単結晶ウエハーを用いた集積回路に匹敵する性能が求められる。従って、基板上に形成される薄膜半導体を用いてこれら回路を集積化しようとする場合、単結晶に匹敵する結晶性を有した結晶性珪素膜を基板上に形成する必要がある。
【０００８】
基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平6-232059号公報、特開平6-244103号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素を利用することにより、５５０℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成するものである。
【０００９】
しかし、上記技術を薄膜トランジスタの活性層に活用したとしても各種演算回路やメモリー回路等を構成するための薄膜トランジスタとしては役不足の感がある。これは、その結晶性がいまだ不足しており、必要とする特性が得られないからである。
【００１０】
特に、単結晶に匹敵する結晶性を有した結晶性珪素膜には実質的に結晶粒界が存在しないことが必要条件となる。なぜならば、結晶粒界は結晶間を往来する電子の進行を妨害するエネルギー障壁となるからである。
【００１１】
ここで本発明者らは上記技術を用いた場合の結晶成長の過程を第１〜第４のステップに分類して捉え、以下に示すようなモデルで考えた。説明は図３を用いて行うこととする。
【００１２】
図３（Ａ）において３０１は基体表面にバッファ層として成膜された酸化珪素膜である。その上には非晶質珪素膜３０３が成膜されている。この時、酸化珪素膜上の凹または凸部３０２（図は凸部のみを記載する）は酸化珪素膜の表面ラフネスやゴミにより形成されたものである。
【００１３】
そして、非晶質珪素膜３０３の表面に結晶化を助長する金属元素を含む溶液を滴下し、スピンコート法による塗布を行う。すると、図３（Ａ）に示す様に非晶質珪素膜３０３の表面にニッケル層３０４を保持した状態を得る。
【００１４】
この状態で５００〜７００℃の温度範囲における加熱処理を施して非晶質珪素膜３０３の結晶化を行う。ただし、ガラス基板を用いる場合は耐熱性を考慮して６５０℃以下とするのが望ましい。
【００１５】
すると、まず図３（Ｂ）中の矢印が示す様に金属元素が非晶質珪素膜３０３中を等方的に内部拡散して酸化珪素膜３０１との界面に到達する。これが、第１のステップである。
【００１６】
すると、金属元素は酸化珪素膜３０１と非晶質珪素膜３０３との界面をマイグレーションして凹または凸部３０２へと偏析する。これが第２のステップである。これは、金属元素がエネルギー的に安定なサイトを求めるからであり、この場合、凹または凸部３０２が偏析サイトとなったわけである。（図３（Ｃ））
【００１７】
この時、偏析サイトとなった凹または凸部３０２は金属元素が高濃度に存在するためここに結晶核が発生する。本発明者らの研究では金属元素がニッケルの場合、その濃度が１×１０20atoms/cm3 以上となると結晶核となりうる。
【００１８】
そして、この結晶核を起点として結晶成長が始まるのであるが、まず最初に珪素膜面に対して概略垂直な方向に結晶化が進行する。これが第３のステップである。（図３（Ｄ））
【００１９】
この珪素膜面に対して概略垂直な方向に結晶化が進行した領域（以下、縦成長領域と呼ぶ）３０５は高濃度に濃縮された金属元素を押し上げつつ結晶化が進行するため、凹または凸部３０２の上方に位置する非晶質珪素膜３０３の表面にも高濃度の金属元素が濃縮される。その結果、縦成長領域３０５は他の領域と比較して金属元素の濃度が高い領域となる。
【００２０】
次に、非晶質珪素膜３０３が縦成長領域３０５と接した界面３０６を起点に基体と概略平行な方向（図３（Ｅ）において矢印で示す方向）に結晶成長が始まる。これが第４のステップである。この結晶３０７は結晶幅が非晶質珪素膜３０３の膜厚にほぼ等しい柱状または針状の結晶である。（図３（Ｅ））
【００２１】
この結晶３０７は基体と概略平行な方向に進むため、やがて向かい合う別の結晶とぶつかり合って成長が止まる。すると、図３（Ｆ）に示す様にぶつかり合った境界が結晶粒界３０８となる。また、こうして形成される結晶領域（以下、横成長領域と呼ぶ）３０９は比較的結晶性の揃った領域となる。
【００２２】
この様に、従来の結晶化形態では偏析サイトが不規則に、かつ、無数に形成されてしまうため、結晶核の密度が高く、個々の結晶粒が互いの成長を阻害し合ってしまう。従って、結晶粒径は小さいものとならざるを得ない。
【００２３】
即ち、例えば薄膜トランジスタの活性層を上記技術により形成した結晶性珪素膜上に形成しても、必ずその内部に結晶粒界を含んでしまい、単結晶に匹敵する結晶性を実現することは不可能なのが現状である。
【００２４】
結晶核の発生密度を少なくすればその分結晶粒径を確保することができるが、結晶核は金属元素の偏析サイトがどこに存在するかでその位置が決まるものであり、従来技術のままでは偏析サイトとなる様なサイト（例えば、図３（Ａ）に示すような凹または凸部３０２）が不規則に形成されるが故にその位置を制御することは不可能である。
【００２５】
【発明が解決しようとする課題】
本明細書で開示する発明は、表面に絶縁膜を有する基体上に単結晶に匹敵する結晶性を有するモノドメイン領域を形成することを課題とする。そして、そのモノドメイン領域でもって活性層を構成した半導体装置を得ることを課題とする。
【００２６】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
表面に絶縁膜を有する基体上に形成された半導体薄膜であって、
前記半導体薄膜はレーザー光または該レーザー光と同等のエネルギーを持つ強光の照射により結晶性を改善された実質的に単結晶と見なせるモノドメイン領域を有し、
前記モノドメイン領域は前記基体と概略平行な柱状または針状結晶が複数集合して形成されており、
前記半導体薄膜の下面に接する前記絶縁膜には意図的に形成された凹または凸パターンが設けられていることを特徴とする。
【００２７】
また、他の発明の構成となる半導体装置は、前記モノドメイン領域のみを活性層として利用するものである。このモノドメイン領域の内部には実質的に結晶粒界が存在しないという特徴がある。
【００２８】
また、他の発明の構成は、
絶縁表面を有する基体上にスパッタ法により酸化珪素膜を成膜する工程と、
前記酸化珪素膜を所望の形状にパターニングして意図的に凹または凸パターンを設ける工程と、
前記酸化珪素膜上に減圧熱ＣＶＤ法により非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を保持せしめる工程と、
加熱処理により前記非晶質珪素膜を結晶性珪素膜に変成せしめる工程と、
前記結晶性珪素膜に対してレーザー光または該レーザー光と同等のエネルギーを持つ強光を照射する工程と、
を少なくとも有し、
前記レーザー光または該レーザー光と同等のエネルギーを持つ強光を照射する工程により前記結晶性珪素膜をモノドメイン領域に変成せしめることを特徴とする。また、これらの工程を経て形成されるモノドメイン領域で活性層を構成することを特徴とする。
【００２９】
本発明者らは本発明により得られる結晶領域を実質的に単結晶と見なせる領域即ち、モノドメイン領域と定義している。モノドメイン領域の定義は、その領域内に実質的に結晶粒界が存在せず、転移や積層欠陥等に起因する結晶欠陥が殆ど存在しないことである。
【００３０】
なお、実質的に結晶粒界が存在しないとは、結晶粒界が存在したとしても電気的に不活性であることを意味している。その様な電気的に不活性な結晶粒界として、｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝Twist 双晶粒界などが報告されている（R.Simokawa and Y.Hayashi:Jpn.J.Appl.Phys. 27 (1987) pp.751〜758 ）。
【００３１】
本発明者らは、モノドメイン領域に含まれる結晶粒界がこれらの電気的に不活性な結晶粒界となっている可能性が高いと推測している。即ち、見た目には結晶粒界として存在しても、電気的にはキャリアの移動を阻害する様なことのない不活性な領域であると考えられる。
【００３２】
本発明者らはまず結晶粒界を減らすために結晶粒径を大きくする手段を検討した。その結果、従来制御することが出来なかった結晶核を制御する手段を発明するに至った。
【００３３】
その手段とは、まず非晶質珪素膜の下面に接する絶縁膜の表面状態を極めて滑らかなものとすることである。そのため、本発明では人工石英ターゲットを用いたスパッタ法により成膜した酸化珪素膜をバッファ層として非晶質珪素膜の下に設ける（参考資料として人工石英ターゲットの成分表を図１４に示す）。こうして成膜された酸化珪素膜は非常に緻密、かつ、平滑であり、従来のような偏析サイトとなる凹または凸部が殆どないものとなる。
【００３４】
次に、この酸化珪素膜にパターニングを施して意図的に凹または凸パターンを形成することである。即ち、意図的に結晶化を助長する金属元素の偏析サイトを形成することで、結晶核の発生位置を制御することが可能となる。
【００３５】
従って、素子設計の段階で所望の位置に所望の大きさの結晶を形成することを設計できるという大きな利点を有することになる。このことは工業上、非常に有益である。
【００３６】
また、非晶質珪素膜の成膜方法として減圧熱ＣＶＤ法を用いることも本発明の特徴の一つである。減圧熱ＣＶＤ法により成膜した非晶質珪素膜はプラズマＣＶＤ法により成膜した非晶質珪素膜に比べて水素含有量が少なく、膜質が緻密であるため自然核発生が少ないという特徴を有している。
【００３７】
自然核発生が多いと結晶核を制御するという目的にとって大きな障害となるため、自然核発生が少ないことは極めて都合が良い。
【００３８】
次に、以上の様にして形成された結晶粒径の大きな結晶を単結晶化（正確にはモノドメイン領域化）する手段を検討した。その結果、レーザー光またはそれと同等のエネルギーを持つ強光を結晶に対して照射することによりモノドメイン領域を形成できることが判明した。
【００３９】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００４０】
【実施例】
〔実施例１〕
本実施例では、本発明において最も重要な概念であるモノドメイン領域の形成過程を説明する。図１（Ａ）〜図１（Ｆ）は絶縁表面を有する基体上に形成された珪素膜の断面図である。
【００４１】
図１（Ａ）において１０１はガラス基板である。他にも、石英基板やシリコン基板などを用いても良い。１０２はスパッタ法により成膜された酸化珪素膜である。この時、スパッタに用いるターゲットは人工石英ターゲットを用いる。
【００４２】
人工石英ターゲットを用いて成膜した酸化珪素膜１０２は表面が極めて平坦であり、滑らかな状態となる。例えば、その表面凹凸の高さは３０Å以内、表面凹凸の幅は１００Å以上であり、ＡＦＭ（Atomic Force Microscopy ）による観察を行っても凹凸として認識するには困難なレベルとなる。
【００４３】
酸化珪素膜１０２を成膜したらパターニングを施して凹または凸パターン１０３を意図的に形成する。本実施例では、正方形の微細な島状パターンを形成し、意図的に凸部となるようにパターニングした場合についてのみを記載するが、凹部となるように形成しても同様の効果が得られる。この凹または凸パターン１０３は後に成膜する非晶質珪素膜の膜厚の半分程度の高さでよい。
【００４４】
所望の形状にパターニングを施したら非晶質珪素膜１０４をプラズマＣＶＤ法、スパッタ法または減圧熱ＣＶＤ法により100 〜750 Å（好ましくは150 〜450 Å）の厚さに成膜する。減圧熱ＣＶＤ法による場合、成膜ガスとしてはジシラン（Ｓｉ2 Ｈ6 ）やトリシラン（Ｓｉ3 Ｈ8 ）等を用いれば良い。
【００４５】
非晶質珪素膜１０４の膜厚を上記膜厚としておくことで後のレーザー光照射による単結晶化工程が効果的に行われるだけでなく、結晶化により得られる結晶性珪素膜を半導体装置の活性層とした場合に、オフ電流の低い半導体装置を作製することができる。
【００４６】
なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。自然核発生率とは、非晶質珪素膜がニッケル等の結晶化を助長する金属元素の影響を受けずに熱エネルギーにより核発生する割合である。
【００４７】
この事は個々の結晶が相互干渉する（ぶつかり合って成長が止まる）割合が減るため、後の結晶化工程において個々の結晶粒径を大きくする上で望ましい。
【００４８】
また、非晶質珪素膜１０４を成膜する際にはバッファ層である酸化珪素膜１０２の表面の清浄度に注意が必要である。従来例で述べたようにゴミなどがあると、そこが結晶化を助長する金属元素の偏析サイトとなって核発生の起点となってしまう。
【００４９】
非晶質珪素膜１０４を成膜したら、酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜１０４の表面にごく薄い酸化膜（図示せず）を形成する。この酸化膜は、後に金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。
【００５０】
次に、所定の濃度で結晶化を助長する金属元素を含有した溶液を非晶質珪素膜１０４の表面に滴下して図示しない水膜を形成する。この金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いることができるが、発明者らの研究によるとＮｉ（ニッケル）が最も顕著な効果を現した。
【００５１】
なお、後の加熱工程における不純物の残留を考慮すると、上記溶液としては硝酸ニッケル塩溶液を用いるのが好ましい。酢酸ニッケル塩溶液を用いることも出来るが、酢酸ニッケル塩溶液は炭素を含んでおり、これが後の加熱工程において炭化して膜中に残留することが懸念されるからである。
【００５２】
図１（Ａ）の状態において、スピナーを用いてスピンコートを行い、非晶質珪素膜１０４上において、図示しない酸化膜を介してニッケル層１０５が接して保持された状態とする。
【００５３】
この時、凹または凸パターン１０３の上方の非晶質珪素膜１０４はその凹または凸パターン１０３の形状に沿って凹または凸部１０６が形成されている。そのため、スピンコートの際に凹または凸部１０６の周辺は表面張力により局部的にニッケルが高濃度に存在する領域となりやすく、後の結晶化の際に第４のステップによる結晶化（基体に対して概略平行な方向への結晶化）が容易に進むという効果もある。
【００５４】
なお、本実施例では非晶質珪素膜１０４上に上記溶液塗布工程を行ったが、非晶質珪素膜１０４の成膜前にバッファ層である酸化珪素膜１０２上に行っても同様の効果が得られる。また、酸化珪素膜１０２と非晶質珪素膜１０４の両表面に対して溶液塗布を行っても構わない。
【００５５】
図１（Ａ）の状態を得たら、不活性雰囲気中において４５０℃、１時間程度の水素出しを行った後、５００〜７００℃、代表的には５５０〜６００℃の温度で４〜８時間の加熱処理を加えて非晶質珪素膜１０４の結晶化を行う。ただし、ガラス基板上に形成する場合はガラスの耐熱性を考慮して６５０℃以下とするのが望ましい。この結晶化は以下ようにして進行する。
【００５６】
まず第１のステップとして、ニッケルは加熱されることにより活性化して非晶質珪素膜１０４の内部を矢印が示す様に等方的に拡散する。（図１（Ｂ））
【００５７】
次に、第２のステップとして、ニッケルは酸化珪素膜１０２と非晶質珪素膜１０４との界面においてマイグレーションして凹または凸パターン１０３へと偏析する。即ち、凹または凸パターン１０３が意図的に形成された偏析サイトとして機能することになる。（図１（Ｃ））
【００５８】
次に、偏析サイトとなった凹または凸パターン１０３のニッケル濃度が約１×１０20atoms/cm3 以上となると、そこに結晶核が発生し、珪素膜面に対して概略垂直な方向に結晶化が進行する。この第３のステップで形成される縦成長領域１０７は高濃度にニッケルを含む領域となる。（図１（Ｄ））
【００５９】
そして、第４のステップとして、上記縦成長領域１０７を起点として珪素膜面に対して概略平行な方向の結晶成長が進行する。こうして形成される横成長領域１０８は柱状または針状結晶が比較的方向を揃えた状態で複数集合して形成されており、縦成長領域１０７よりも結晶性の面では優れている。
【００６０】
この時、偏析サイトを意図的に制御して形成してあるため、他の結晶粒の影響を受けずに結晶粒径を拡大成長させることが可能である。即ち、偏析サイトの形成位置を適当に設計すれば、所望の位置に所望の大きさの結晶を形成することが可能となる。
【００６１】
ただし、結晶粒径をどこまで大きくできるかは加熱処理の温度と時間とで決まるので、製造コスト等との兼ね合いで適宜決定すれば良い。また、後の単結晶化工程においても結晶成長が進行しうることを考慮しなければならない。
【００６２】
以上の様にして、図１（Ｆ）に示すような結晶性珪素膜１０９が得られる。ここで、留意すべきなのは本発明が根本的に公知のグラフォエピタキシー技術とは異なる点である。
【００６３】
グラフォエピタキシー技術は下地膜の表面形状に規則性を持たせ、非晶質珪素膜を結晶化する際、そこの最も安定な面が出る性質を利用して結晶性珪素膜の配向性を揃えるものである。
【００６４】
本発明は、下地膜の表面形状を変えることでその表面エネルギーを変化させ、結晶化を助長する金属元素が偏析しやすい領域とすることに特徴がある。従って、表面形状を変える理由が結晶核の形成にある点でグラフォエピタキシー技術とは異なる技術である。
【００６５】
ここで、結晶性珪素膜１０９を上面から見た図を図２（Ａ）に示す。図２（Ａ）において、２０１は第３のステップで形成された縦成長領域（図１（Ｄ）において１０７で示される領域）である。本実施例では、正方形の微細な島状パターンを形成しているため、図のような形状となる。
【００６６】
また、２０２で示されるのは第４のステップで形成された横成長領域（図１（Ｆ）において１０９で示される領域）である。この横成長領域２０２は中央の縦成長領域２０１を核として成長するものであり、本実施例では縦成長領域２０１を点として捉えることができるため、図２（Ａ）に示すような概略六角形の形状となる。
【００６７】
この理由として本発明者らは次のように考える。珪素膜の結晶形態に関して、一般的に（１１１）面で囲まれた核を結晶成長させると結晶粒の形状が六角形となることが知られている。
【００６８】
また、本実施例では結晶化を助長する金属元素としてニッケルを用いているが、結晶化の際にニッケルシリサイドが柱状または針状結晶の先端部や側面部に形成されていることが本発明者らによって示されている。
【００６９】
このニッケルシリサイドの安定面は（１１１）面であることが知られており、それを考慮すると結晶核となる縦成長領域３０１を囲む面はニッケルシリサイドの安定面である（１１１）面が支配的であると考えられる。
【００７０】
従って、第４のステップで結晶核となる縦成長領域２０１を点として捉えると、そこを起点として結晶成長した横成長領域２０２が概略六角形となるのは自明の理であると言える。
【００７１】
以上にようにして形成された横成長領域２０２は図２（Ａ）に示す様にＡ〜Ｆの６つの部分に分割される。この時、Ａ〜Ｆはそれぞれが一つの結晶粒であるかのように見える。これは、Ａ〜Ｆが互いにぶつかり合う領域にスリップ等の欠陥が発生し、結晶粒界となるからである。
【００７２】
このＡ〜Ｆの領域内の一部分を拡大した簡略図を図２（Ｂ）に示す。図２（Ｂ）に示す様に、微視的に見るとＡ〜Ｆの領域内は柱状または針状の結晶が複数集合して形成されており、これが密集しているため巨視的には図２（Ａ）の様に一つの結晶粒のように見えるのである。
【００７３】
この柱状または針状の結晶は各々その内部に結晶粒界を含まない実質的に単結晶と見なせるモノドメインである。
【００７４】
また、個々の結晶はその内部からニッケル等の不純物元素を排除しつつ成長するため、結晶表面には金属シリサイドが形成されており、図２（Ｂ）の２０３で示される様な結晶粒界には金属元素、即ちニッケルが偏析している。
【００７５】
従って、図２（Ｂ）の状態ではモノドメインが複数集合しただけであり、結晶性は比較的良いものの、Ａ〜Ｆの領域のそれぞれが一つのモノドメイン領域となっているわけではない。
【００７６】
本発明を実現するにはこの横成長領域２０２の結晶性を改善する工程が必要となる。本明細書ではこの工程を特に単結晶化工程と呼ぶこととする。
【００７７】
本発明における単結晶化工程とは、具体的には得られた結晶性珪素膜に対してレーザー光またはそれと同等のエネルギーを持つ強光を照射するものである。
【００７８】
まず使用するレーザー光としては紫外領域のエキシマレーザーを使用することが望ましい。具体的には、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅＣｌエキシマレーザー（波長３０８ｎｍ）等を用いることができる。また、レーザー光ではなく、紫外線ランプを用いた強光を照射しても同様の効果を得ることが可能である。
【００７９】
レーザー光を照射された結晶性珪素膜の被照射面は局部的に高温に加熱され、珪素膜は瞬間的な溶融状態となる。しかし、実際には図２（Ｂ）に示す様な柱状または針状結晶の粒界部分２０３に偏析する金属シリサイドが優先的に溶融し、柱状または針状結晶は容易には溶融しない。
【００８０】
即ち、図２（Ｂ）に示すような構成でなる横成長領域にレーザー光を照射すると、結晶粒界２０３が瞬間的ではあるが優先的に溶融して再結晶化する。なお、図２（Ｃ）において２０４で示される破線は、図２（Ｂ）における結晶粒界２０３が一時的に解離してその後再結合した接合界面である。
【００８１】
その時、結晶粒界２０３近傍のシリコン格子は再配列してシリコン同士が整合性良く再結合する。従って、図２（Ｂ）で示すように柱状または針状結晶が複数集合して形成されていたＡ〜Ｆで示される個々の領域内は、図２（Ｃ）に示すような実質的に結晶粒界が存在しない。
【００８２】
また、さらに針状または柱状結晶の内部に内在していた転位や積層欠陥といった結晶欠陥はほぼ消滅してしまうので元々柱状または針状結晶であった部分の結晶性も著しく改善されたものとなる。
【００８３】
この時、Ａ〜Ｆで示される個々の領域はシリコン格子の再配列により体積膨張が生じる。その結果、図２（Ａ）においてＡ〜Ｆの領域がぶつかり合う結晶粒界（即ち、モノドメイン領域の外縁部）では珪素膜の隆起が観測される。この珪素膜の隆起は、上記レーザー照射処理を行う場合に見られる特徴の一つである。
【００８４】
このような結晶粒界に見られる珪素膜の隆起が発生するような時、結晶粒内の結晶性は良好なものとなっていることが経験的に判っているが、その理由は現状において定かではない。
【００８５】
また、この珪素膜の隆起は、例えば非晶質珪素膜の膜厚が５００Åの場合、その高さが５００Å程度となることがＳＥＭ観察などから判っている。
【００８６】
以上の過程を経て形成される結晶性珪素膜は著しく結晶性が改善されており、単結晶に匹敵する結晶性を有したモノドメイン領域となっている。
【００８７】
本発明の構成の一つは上記のようなモノドメイン領域のみを利用して薄膜トランジスタに代表される半導体装置の活性層を構成するものである。
【００８８】
図７に示すのは、アクティブマトリクス型液晶表示装置を作製するにあたって絶縁表面を有する基体２１上にマトリクス状に配置された活性層である。
【００８９】
なお、２２の破線で示される領域が縦成長領域の存在した場所である。また、２３は横成長領域が互いにぶつかり合って形成された結晶粒界が存在した場所である。活性層を形成した後では確認できないため点線で示すことにする。
【００９０】
図７に示す様に、薄膜トランジスタの活性層２４は縦成長領域および結晶粒界を含まないようにマトリクス状に形成される。
【００９１】
図７は局部的に見た図であるが、基体２１上に形成される全ての活性層について同様のことが言える。即ち、結晶粒界を含まないモノドメイン領域のみを利用して数百万もの薄膜トランジスタの活性層を構成するのである。
【００９２】
〔実施例２〕
本実施例では、実施例１のレーザー光の照射を同等のエネルギーを持つ強光でもって行う場合の例である。この技術としてはＲＴＡ（ラピッド・サーマル・アニール）が公知である。
【００９３】
ＲＴＡとは、被処理体に対して赤外光や紫外光等の強光をランプ等により照射する方法である。この特徴として、昇温速度および降温速度が速く、処理時間が数秒〜数十秒と短いため、実質的に最表面の薄膜のみを加熱できることである。即ち、例えばガラス基板上の薄膜のみを１０００℃程度の極めて高温でアニールすることが可能である。
【００９４】
また、処理時間が短いことは製造工程においてスループットを大幅に向上させることを意味しており、生産性の面からも非常に有効な手段であると言える。
【００９５】
〔実施例３〕
本実施例は、実施例１に示す工程で得られたモノドメイン領域を用いて薄膜トランジスタの活性層を構成する例を示す。なお、本実施例ではトップゲイト型を例にするがボトムゲイト型に適用することも容易である。
【００９６】
まず、図４（Ａ）に示す様に、実施例１に示した工程に従ってモノドメイン領域を含む半導体薄膜を形成し、パターニングによってモノドメイン領域のみで構成される活性層４０３を形成する。なお、４０１は実施例１で説明したようにガラス基板であり、４０２は酸化珪素膜である。
【００９７】
次に、ゲイト絶縁膜として機能する酸化珪素膜４０４を1500Åの厚さにプラズマＣＶＤ法で成膜する。酸化窒化珪素膜や窒化珪素膜であっても構わない。
【００９８】
次にゲイト電極を構成するためのアルミニウム膜４０５を5000Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、スカンジウムを0.２重量％含有させる。なお、アルミニウム以外にタンタル、モリブデン等の他の金属を用いても良い。こうして図４（Ａ）に示す状態を得る。
【００９９】
アルミニウム膜４０５を成膜したら、その表面に図示しない極薄い陽極酸化膜を形成する。この陽極酸化膜は、３％の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを電解溶液として行う。即ち、この電解溶液中において、アルミニウム膜４０５を陽極、白金を陰極として陽極酸化を行う。
【０１００】
この工程で形成される陽極酸化膜は緻密な膜質を有し、後に形成されるレジストマスクとの密着性を向上させるために機能する。なお、この図示しない陽極酸化膜の膜厚は１００Å程度とする。また膜厚は印加電圧で制御できる。
【０１０１】
次にアルミニウム膜４０５をパターニングし、ゲイト電極の基となる島状のアルミニウム膜のパターン４０６を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。（図４（Ｂ））
【０１０２】
図４（Ｂ）に示す状態を得たら、再びアルミニウム膜のパターン４０６を陽極とした陽極酸化を行う。ここでは、電解溶液として３％のシュウ酸水溶液を用いる。この陽極酸化工程においては、図示しないレジストマスクが存在するために陽極酸化がアルミニウムのパターン４０６の側面のみにおいて進行する。従って、図４（Ｃ）の４０７で示されるように陽極酸化膜が形成される。
【０１０３】
またこの工程で形成される陽極酸化膜４０７は、多孔質状を有しており、その成長距離も数μｍまで行わせることができる。
【０１０４】
上記の多孔質状の陽極酸化膜４０７の膜厚は７０００Åとする。またこの陽極酸化膜４０７の膜厚は陽極酸化時間によって制御することができる。
【０１０５】
図４（Ｃ）に示す多孔質状の陽極酸化膜４０７を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜４０８を形成する。この陽極酸化工程は、前述の緻密な陽極酸化膜を形成したのと同じ条件で行う。
【０１０６】
ただし、形成する膜厚を８００Åとする。この工程においては、多孔質状の陽極酸化膜４０７の内部に電解溶液が進入するために図４（Ｃ）に示すように陽極酸化膜４０８が形成される。
【０１０７】
この陽極酸化膜の膜厚を１５００Å以上というように厚くすると、後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。
【０１０８】
この緻密な陽極酸化膜４０８は、後の工程においてゲイト電極４０９の表面にヒロックが発生することを抑制するために機能する。
【０１０９】
緻密な陽極酸化膜４０８まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。ここではＮチャネル型の薄膜トランジスタを作製するためにＰイオンの注入を行う。
【０１１０】
この工程において、高濃度に不純物が添加されたソース領域４１０とドレイン領域４１１が形成される。（図４（Ｃ））
【０１１１】
次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜４０７を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。
【０１１２】
すると、ソース領域４１０、ドレイン領域４１１と比較して不純物濃度の低い、低濃度不純物領域４１２、４１３が形成される。そして４１４の領域が自己整合的にチャネル形成領域として形成される。（図４（Ｄ））
【０１１３】
上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオンの注入が行われた領域のアニールを行う。
【０１１４】
このようにして、ソース領域４１０、低濃度不純物領域４１２、チャネル形成領域４１４、低濃度不純物領域４１３、ドレイン領域４１１を形成する。ここで、低濃度不純物領域４１３が通常ＬＤＤ（ライトドープドレイン領域）と称される領域である。
【０１１５】
ここでプラズマ水素化処理を３００〜３５０℃の温度範囲で０．５〜１時間行うと効果的である。この工程により活性層３０３中には５原子％以下（１×１０21atoms/cm3 以下）、１×１０15〜１×１０21atoms/cm3 以下の水素が添加される。
【０１１６】
この水素は活性であるため活性層４０３中の珪素の不対結合手または活性層／ゲイト絶縁膜界面の準位を中和して除去することができる。
【０１１７】
こうして図４（Ｄ）に示す状態が得られたら、次に層間絶縁膜４１５成膜する。層間絶縁膜４１５は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪素膜、または樹脂膜、またはそれらの膜の積層膜でもって構成される。窒化珪素膜を用いると、前工程で添加した水素がデバイス外部へ再放出するのを防ぐことが出来るので好ましい。
【０１１８】
そしてコンタクトホールの形成を行い、ソース電極４１６とドレイン電極４１７とを形成する。アクティブマトリクス型液晶表示装置において画素ＴＦＴを作製する場合、ゲイト電極４０９からの取り出し電極は必要ないが、周辺駆動回路に用いる回路ＴＦＴの場合、ゲイト電極４０９からの取り出し電極も同時に形成する必要がある。
【０１１９】
さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図４（Ｅ）に示す薄膜トランジスタを完成させる。
【０１２０】
このようにして形成された薄膜トランジスタは、活性層がモノドメイン領域で構成されているため、高速動作にも対応できる良好な電界効果移動度を示す。また、チャネル領域やドレイン接合部に結晶粒界およびニッケル化合物等の偏析がないため、信頼性に優れた薄膜トランジスタを作製することが出来る。
【０１２１】
〔実施例４〕
シリコン基板上に酸化珪素膜を成膜してその上に単結晶を形成する構造、いわゆるＳＯＩ構造が近年注目されている。ＳＯＩ構造に関する研究は低消費電力化のブレイクスルーとしてその発達が目覚ましい。
【０１２２】
本発明によるモノドメイン領域は実質的に単結晶に匹敵する結晶性を有するものであるから、ＳＯＩ技術に応用することは容易である。本実施例では、ＳＯＩ基板に残された問題と本発明とを対比させる。
【０１２３】
ＳＯＩ技術に伴う問題点を図５にまとめる。図５に示すように珪素膜中の界面準位や固定電荷のような結晶性に関するものや、金属汚染やボロン濃度といった外的なものなどがある。
【０１２４】
本発明では、結晶性珪素膜に対してレーザー光またはそれと同等のエネルギーを持つ強光を照射することにより、結晶性の改善と結晶同士の再結合（単結晶化）を行う。
【０１２５】
このレーザーアニールによる効果としては、パイプ密度、界面準位、固定電荷、貫通転移など結晶性に悪影響を与える因子を除去または充分減少できる。
【０１２６】
さらに、図５中の析出物はシリサイド系物質であればレーザー光を照射した際に容易に溶融して消失してしまう。また、酸化物系物質であればレーザー光の照射による局部的な温度上昇により酸素が再び脱離、拡散して酸化物が消滅することも期待できる。
【０１２７】
〔実施例５〕
本実施例では、実施例１においてバッファ層となる酸化珪素膜に形成する凹または凸パターンの形状を変えた例を示す。
【０１２８】
実施例１では正方形の微細な島状パターンを形成したが、本実施例では直方形溝状パターンを形成する。なお、本実施例は凹部となるように形成する例であるが、凸部となるように形成しても同様の効果が得られる。
【０１２９】
非晶質珪素膜の結晶化工程は実施例１に示す通りであるので、ここでの説明は省略する。ここでは、結晶化した際の結晶粒の形状を図６に示す。
【０１３０】
図６に示す様に、６０１で示される縦成長領域を結晶核として横成長領域６０２が形成される。実施例１と異なるのは、結晶核が点としてではなく、線として捉えられることである。
【０１３１】
そのため、結晶粒の形状は図６に示す様に概略細長い六角形となる。この横成長領域６０２はＡ〜Ｈの８つの領域に分割される。ただし、縦成長領域６０１は横幅Ｘに比べて長さＹが十分長いので、実際に石英基板上に形成するとＡ〜Ｃ、Ｆ〜Ｈの領域はＤ、Ｅの領域と比べて無視できるほど小さいものとなる。
【０１３２】
凹または凸パターンをこのような形状とする利点は、Ｄ、Ｅの領域をモノドメイン領域とすると実施例１よりも大きなモノドメイン領域を得られることである。即ち、その領域のみを用いて薄膜トランジスタの活性層を構成すれば、同一の結晶性を有した活性層を一つのモノドメイン領域内において複数形成することが可能である。
【０１３３】
〔実施例６〕
本実施例は実施例３で示したＴＦＴでもってＣＭＯＳ構造を形成する例である。図８〜図１０に本実施例の作製工程を示す。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ構造を形成する方法は本実施例に限ったものではない。
【０１３４】
まず実施例１に示す構成に従って、ガラス基板３１上に酸化珪素膜３２を成膜し、その上にモノドメイン領域を有した結晶性珪素膜を得る。そしてそれをパターニングすることによりモノドメイン領域のみで構成されたＮチャネル型ＴＦＴの活性層３３とＰチャネル型ＴＦＴの活性層３４を得る。
【０１３５】
活性層３３、３４を形成したら、ゲイト絶縁膜として機能する酸化珪素膜３５をプラズマＣＶＤ法で成膜する。厚さは５００〜２０００Å、代表的には１０００〜１５００Åとする。また、ゲイト絶縁膜としては酸化窒化珪素膜、窒化珪素膜等の他の絶縁膜を用いてもよい。
【０１３６】
こうして図８（Ａ）に示す状態を得る。ここでは説明を簡単にするために一組のＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成する例を示す。一般的には同一ガラス基板上に数百以上の単位でＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとが形成される。
【０１３７】
図８（Ａ）に示す状態を得たら、図８（Ｂ）に示すように後にゲイト電極を構成することになるアルミニウム膜３６を成膜する。
【０１３８】
このアルミニウム膜はヒロックやウィスカーの発生を抑制するためにスカンジウムを0.2 ｗｔ重量％含有させる。アルミニウム膜の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行う。
【０１３９】
ヒロックやウィスカーというのは、アルミニウムの異常成長に起因する刺状あるいは針状の突起物のことである。ヒロックやウィスカーの存在は、隣合う配線間や上限間に離間した配線間においてショートやクロスクトークが発生する原因となる。
【０１４０】
アルミニウム膜以外の材料としてはタンタル等の陽極酸化可能な金属を利用することができる。
【０１４１】
アルミニウム膜３６を成膜したら、電解溶液中においてアルミニウム膜３６を陽極とした陽極酸化を行い、薄く緻密な陽極酸化膜３７を成膜する。
【０１４２】
ここでは、３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いる。この陽極酸化方法を用いると緻密な膜質を有した陽極酸化膜を得ることができる。またその膜厚は印加電圧によって制御することができる。
【０１４３】
ここでは陽極酸化膜３７の厚さを１００Å程度とする。この陽極酸化膜３７は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。このようにして図８（Ｂ）に示す状態を得る。
【０１４４】
次にレジストマスク３８と３９を形成する。そしてこのレジストマスク３８と３９を利用してアルミニウム膜３６とその表面の陽極酸化膜３７をパターニングする。このようにして図８（Ｃ）に示す状態を得る。
【０１４５】
次に３％のシュウ酸水溶液を電解溶液として、この溶液中で残存したアルミニウム膜でなるパターン４０と４１を陽極とした陽極酸化を行う。
【０１４６】
この陽極酸化工程においては、陽極酸化が残存したアルミニウム膜４０と４１の側面において選択的に進行する。これは、アルミニウム膜４０と４１の上面に緻密な陽極酸化膜とレジストマスク３８と３９が残存しているからである。
【０１４７】
またこの陽極酸化においては、多孔質状（ポーラス状）の膜質を有した陽極酸化膜４２、４３が形成される。またこの多孔質状の陽極酸化膜４２、４３は数μｍ程度まで成長させることができる。
【０１４８】
本実施例では、この陽極酸化の進行距離、即ち膜厚は７０００Åとする。この陽極酸化の進行距離によって、後に低濃度不純物領域の長さが決まる。経験的にこの多孔質状の陽極酸化膜の成長距離は６０００Å〜８０００Åとすることが望ましい。こうして図８（Ｄ）に示す状態を得る。
【０１４９】
この状態においてゲイト電極１と２が画定する。図８（Ｄ）に示す状態を得たら、レジストマスク３８と３９を取り除く。
【０１５０】
次に再び３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いた陽極酸化を行う。この工程においては、電解溶液が多孔質状の陽極酸化膜４２と４３の中に侵入する。この結果、図８（Ｅ）の４４と４５で示される緻密な陽極酸化膜が形成される。
【０１５１】
この緻密な陽極酸化膜４４と４５の厚さは５００〜４０００Åとする。この膜厚の制御は電圧印加時間で行なう。なお、先に形成した緻密な陽極酸化膜３７の残存部分はこの陽極酸化膜４４と４５と一体化してしまう。
【０１５２】
次に、図８（Ｅ）に示す状態においてＮ型を付与する不純物としてＰ（リン）イオンを全面にドーピングする。
【０１５３】
このドーピングは、0.2 〜５×１０15／ｃｍ2 、好ましくは１〜２×１０15／ｃｍ2 という高いドーズ量で行う。ドーピング方法としてはプラズマドーピング法やイオンドーピング法を用いる。
【０１５４】
この図８（Ｅ）に示す工程の結果、高濃度にＰイオンが注入された領域４６、４７、４８、４９が形成される。
【０１５５】
次にアルミ混酸を用いて多孔質状の陽極酸化膜４２と４３を除去する。この時、陽極酸化膜４２、４３の直下に位置した活性層領域は、イオン注入されていないため実質的に真性である。
【０１５６】
次に、右側のＰチャネル型の薄膜トランジスタを構成する素子を覆うようにしてレジストマスク５０を形成する。こうして図９（Ａ）に示す状態を得る。
【０１５７】
図９（Ａ）に示す状態を得たら、図９（Ｂ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、ドーズ量を0.1 〜５×１０14／ｃｍ2 、好ましくは0.3 〜１×１０14／ｃｍ2 という低い値とする。
【０１５８】
即ち、図９（Ｂ）で示す工程で行われるＰイオンの注入はそのドーズ量を図８（Ｅ）に示す工程において行われたドーズ量に比較して低いものとする。
【０１５９】
この工程の結果、５２と５４の領域がライトドープされた低濃度不純物領域となる。また、５１と５５の領域は、より高濃度にＰイオンが注入された高濃度不純物領域となる。
【０１６０】
この工程において、５１の領域がＮチャネル型の薄膜トランジスタのソース領域となる。そして５２と５４が低濃度不純物領域、５５がドレイン領域となる。また、５３で示される領域は実質的に真性なチャネル形成領域となる。なお、５４で示される領域が一般にＬＤＤ（ライトドープドレイン）領域と称される領域である。
【０１６１】
また、特に図示しないが陽極酸化膜４４でイオン注入を遮られた領域がチャネル形成領域５３と低濃度不純物領域５２、５４との間に存在する。この領域はオフセットゲイト領域と呼ばれ、陽極酸化膜４４の膜厚分の距離を有する。
【０１６２】
オフセットゲイト領域はイオン注入されず実質的に真性であるが、ゲイト電圧が印加されないためチャネルを形成せず、電界強度を緩和し、劣化を抑制する抵抗成分として機能する。
【０１６３】
ただし、その距離（オフセットゲイト幅）が短い場合、実効的なオフセットゲイト領域として機能しない。また、どれだけの距離があれば有効に機能するかの明確な境界はない。
【０１６４】
次に、レジストマスク５０を除去して、図９（Ｃ）に示すように左側のＮチャネル型の薄膜トランジスタを覆うレジストマスク５６を形成する。
【０１６５】
次に、図９（Ｃ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。ここでは、Ｂイオンのドーズ量を0.2 〜１０×１０15／ｃｍ2 、好ましくは１〜２×１０15／ｃｍ2 程度とする。このドーズ量は図１２（Ｅ）に示す工程におけるドーズ量と同程度とすることができる。
【０１６６】
この工程により形成される５７と６１で示される領域は、Ｎ型およびＰ型を付与する不純物を含むが、実質的に取り出し電極とのコンタクトをとる為のパッド（以下、コンタクトパッドと呼ぶ）としての機能しか持たない。即ち、左側のＮチャネル型の薄膜トランジスタと異なり、５７、６１の領域をソース／ドレイン領域と明確に区別する。
【０１６７】
本発明者らはＰチャネル型の薄膜トランジスタに関して、ソース領域を５８で示される領域、ドレイン領域を６０で示される領域として定義している。
【０１６８】
これらの領域５８、６０は実質的に真性であった領域にＢイオンのみを注入して形成されている。そのため、他のイオンが混在しないので不純物濃度の制御が容易なものとなり、整合性の良いＰＩ接合を実現できる。また、イオン注入による結晶性の乱れも比較的小さなもので済む。
【０１６９】
また、陽極酸化膜４５を利用してオフセットゲイト領域を形成することもできるが、経験的にはＰチャネル型の薄膜トランジスタは殆ど劣化しないため、オフセットゲイト領域を特に設ける必要はない。
【０１７０】
こうしてＰチャネル型の薄膜トランジスタのソース領域５８とドレイン領域６０が形成される。また５９の領域は特に不純物が注入されずにチャネル形成領域となる。そして、前述のように５７、６１はそれぞれソース領域５８、ドレイン領域６０から電流を取り出すためのコンタクトパッドとなる。
【０１７１】
次に、図９（Ｃ）に示す工程の終了後、レジストマスク５６を取り除き、図９（Ｄ）に示す状態を得る。この状態で注入された不純物の活性化と不純物イオンが注入された領域のアニールを行うためにレーザー光の照射を行う。
【０１７２】
この時、Ｎチャネル型の薄膜トランジスタのソース／ドレイン領域である５１と５５の組で示される領域と、Ｐチャネル型の薄膜トランジスタのソース／ドレイン領域である５８と６０の組で示される領域との結晶性の違いがそれ程大きくない状態でレーザー光の照射を行うことができる。
【０１７３】
上記結晶性の違いがそれ程大きくないのは、図９（Ｃ）に示す工程においてＰチャネル型の薄膜トランジスタのソース／ドレイン領域５８、６０がイオン注入の際に大きな損傷を受けていないからである。
【０１７４】
従って、図９（Ｄ）に示す状態においてレーザー光の照射を行い、２つの薄膜トランジスタのソース／ドレイン領域のアニールを行う場合、そのアニール効果違いを是正することができる。即ち、得られるＮおよびＰチャネル型の薄膜トランジスタの特性の違いを是正することができる。
【０１７５】
図９（Ｄ）に示す状態を得たら、図１０（Ａ）に示すように層間絶縁膜６２を４０００Åの厚さに成膜する。層間絶縁膜６２は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜のいずれでも良く、多層構造としても良い。これら珪化膜の成膜方法は、プラズマＣＶＤ法や熱ＣＶＤ法を用いればよい。
【０１７６】
次にコンタクトホールの形成を行い、Ｎチャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極６３とドレイン電極６４を形成する。同時にＰチャネル型の薄膜トランジスタ（ＰＴＦＴ）のソース電極６５とドレイン電極６６を形成する。（図１０（Ｂ））
【０１７７】
ここでＮチャネル型の薄膜トランジスタのドレイン電極６４とＰチャネル型の薄膜トランジスタのドレイン電極６６とを接続するようにパターニングを行い、さらに２つのＴＦＴのゲイト電極同士を接続すればＣＭＯＳ構造を構成することが出来る。
【０１７８】
例えば、本実施例に示すようなＣＭＯＳ型の薄膜回路は、アクティブマトリクス型の液晶表示装置やアクティブマトリクス型のＥＬ表示装置に利用することができる。
【０１７９】
なお、図８（Ｅ）、図９（Ｂ）、図９（Ｃ）に示す不純物イオンの注入工程において、活性層がゲイト絶縁膜を構成する酸化珪素膜３５で覆われていることは重要である。
【０１８０】
このような状態で不純物イオンの注入を行うと、活性層表面の荒れや汚染を抑制することができる。このことは、歩留りや得られる装置の信頼性を高めることに大きな寄与を果たす。
【０１８１】
〔実施例７〕
本実施例では、実施例１で示す結晶性珪素膜をシリコンウェハー上に形成する例を示す。この場合、シリコンウェハー表面に絶縁層を設ける必要があるが、通常熱酸化膜を利用することが多い。
【０１８２】
熱処理の温度範囲は７００〜１３００℃が一般的であり、所望の酸化膜厚によって処理時間は変化する。
【０１８３】
また、シリコンウェハーの熱酸化は通常Ｏ2 、Ｏ2-Ｈ2 Ｏ、Ｈ2 Ｏ、Ｏ2-Ｈ2 燃焼などの雰囲気で行なわれる。また、ＨＣｌやＣｌ2 などのハロゲン元素を添加した雰囲気での酸化も広く実用化されている。
【０１８４】
シリコンウェハーはＩＣなどの半導体デバイスに欠かせない基体の一つであり、ウェハー上に様々な半導体素子を形成する技術が生み出されている。
【０１８５】
本実施例によれば、単結晶に匹敵する結晶性を備えた結晶性珪素膜を従来のシリコンウェハーを用いた技術に組み合わせ、結晶性珪素膜の応用範囲をさらに拡大することができる。
【０１８６】
〔実施例８〕
本実施例は実施例７の一例としてシリコンウェハー上に形成されたＩＣの上に、本発明による結晶性珪素膜を用いたＴＦＴを形成する例を示す。製造プロセスの概要を図１１を用いて説明する。
【０１８７】
図１１（Ａ）に示すのは通常のプロセスによりシリコンウェハー上に形成されたＭＯＳ−ＦＥＴである。７１で示されるのはシリコン基板、７２、７３は素子同士を分離するための絶縁膜であり、一般的には熱酸化膜が用いられる。
【０１８８】
また、７４はソース領域、７５はドレイン領域であり、シリコン基板７１に一導電性を付与する不純物イオンを注入した後、拡散工程を経て形成される。シリコン基板７１がＰ型ならＮ型を付与する不純物（リン）を、シリコン基板７１がＮ型ならＰ型を付与する不純物（ボロン）を注入する。
【０１８９】
また、７６で示される領域はチャネル形成領域である。この領域のシリコン表面にはイオン注入後の拡散工程で形成される熱酸化膜の一部が膜厚制御を行なって残され、ゲイト絶縁膜として機能する。７７は一導電型を有する多結晶珪素膜でなるゲイト電極である。
【０１９０】
ゲイト電極７７は酸化珪素膜等の絶縁膜７８で覆われ、ソース電極７９やドレイン電極８０と電気的に短絡しない構成となっている。（図１１（Ａ））
【０１９１】
図１１（Ａ）の状態が得られたら、層間絶縁膜８１を成膜する。この層間絶縁膜としては酸化珪素膜、窒化珪素膜等が用いられる。層間絶縁膜８１を成膜したら、コンタクトホールを形成してドレイン電極からの取り出し配線８２を形成する。（図１１（Ｂ））
【０１９２】
図１１（Ｂ）の状態を得たら、ＣＭＰ（ケミカル・メカニカル・ポリッシング）技術などにより研磨を施し、露出表面の平坦化を行なう。この工程により、層間絶縁膜８１は平坦化され、取り出し配線８２の凸部は無くなる。
【０１９３】
図１１（Ｃ）において８３は平坦化された層間絶縁膜、８４はその平坦面である。また、８５は凸部の無くなった取り出し配線であり、それと接続して取り出し配線８６が形成される。
【０１９４】
次に、層間絶縁膜８７を成膜する。この層間絶縁膜８７の上に本発明を適用することができる。即ち、層間絶縁膜８７上にモノドメイン領域を用いて形成した活性層を有する薄膜トランジスタを形成する。
【０１９５】
まず、実施例１に従ってモノドメイン領域でなる活性層８８を形成する。そして、ゲイト絶縁膜８９を成膜し、次にゲイト電極９０を形成する。そして、一導電型を付与する不純物を活性層に注入する。
【０１９６】
不純物注入が終了したら後に低濃度不純物領域を形成するためのサイドウォール９１を形成する。サイドウォール９１の形成方法は次の工程に従う。
【０１９７】
まず、ゲイト電極９０を覆って酸化珪素膜等でなる絶縁膜（図示せず）をゲイト電極９０の膜厚以上に形成する。次に、ドライエッチング法による異方性エッチングを行い、成膜した絶縁膜を除去すると、ゲイト電極９０の側面のみに絶縁膜が残存する。これがサイドウォール９１となる。
【０１９８】
この状態で再度不純物注入を行う。すると、２度目に不純物を注入された領域はソース領域およびドレイン領域となり、サイドウォールで遮蔽された領域はソース領域およびドレイン領域と比較して低濃度の不純物領域となる。不純物注入後は加熱処理やレーザー光の照射等により不純物の活性化を行う。
【０１９９】
以上の様にして、活性層を構成したら層間絶縁膜９２として酸化珪素膜または窒化珪素膜を成膜し、コンタクトホールを形成してソース電極９３およびドレイン電極９４を形成する。
【０２００】
以上、本実施例で示す様にＩＣ上に本発明を応用することで、図１１（Ｄ）のような三次元構造でなる集積回路を構成することが可能である。本発明によれば、ＩＣの上方に形成されるＴＦＴは単結晶上に形成したＴＦＴに匹敵する性能を有するため、ＩＣ本来の性能を損なわず、従来以上の高密度集積化回路を実現することができる。
〔実施例９〕
本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Dynamic Rondom Access Memory）に応用した例について説明する。説明には図１２を用いることとする。
【０２０１】
ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１２（Ａ）に示す。
【０２０２】
ワード線１２０１によってゲイト信号を与えられると、１２０３で示されるＴＦＴは導通状態となる。この状態でビット線１２０２側からコンデンサ１２０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。
【０２０３】
ＤＲＡＭの断面構造を図１２（Ｂ）に示す。１２０５で示されるのは、石英基板もしくはシリコン基板でなる基体である。シリコン基板であれば、所謂ＳＯＩ構造を構成することができる。
【０２０４】
上記基体１２０５上には下地膜として酸化珪素膜１２０６が成膜され、その上には本発明を応用したＴＦＴが作製される。なお、基体１２０５がシリコン基板であれば、下地膜１２０６として熱酸化膜を用いることもできる。また、１２０７は実施例１に従って形成されたモノドメイン領域からなる活性層である。
【０２０５】
活性層１２０７はゲイト絶縁膜１２０８で覆われ、その上にはゲイト電極１２０９が形成される。そして、その上に層間絶縁膜１２１０が積層された後、ソース電極１２１１が形成される。このソース電極１２１１の形成と同時にビット線１２０２および１２１２で示される電極が形成される。また、１２１３は絶縁膜でなる保護膜である。
【０２０６】
この電極１２１２は固定電位を保ち、その下方に存在する活性層のドレイン領域との間にコンデンサ１２１４を形成する。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。
【０２０７】
ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。
【０２０８】
例えば、シリコン基板上に本発明を応用したＳＯＩ構造を形成した場合、接合面積が小さいためＴＦＴのリーク（漏洩）電流を小さく抑えることが出来る。このことはデータ保持時間に大きく寄与する。
【０２０９】
また、ＳＯＩ基板上にＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。
【０２１０】
〔実施例１０〕
本実施例では、本発明を応用して作製したＴＦＴをＳＲＡＭ（Static Rondom Access Memory ）に応用した例について説明する。説明には図１３を用いることとする。
【０２１１】
ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。
【０２１２】
記憶回路はＮ−ＭＯＳやＣ−ＭＯＳで構成される。図１３（Ａ）に示すＳＲＡＭの回路は受動負荷素子に高抵抗を用いた回路である。
【０２１３】
１３０１で示されるのはワード線であり、１３０２はビット線である。１３０３は高抵抗で構成される負荷素子であり、１３０４で示されるような２組のドライバトランジスタと１３０５で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。
【０２１４】
ＴＦＴの断面構造を図１３（Ｂ）に示す。石英基板もしくはシリコン基板でなる基体１３０６上に下地膜として酸化珪素膜１３０７を成膜し、その上に本発明を応用したＴＦＴを作製することができる。１３０８は実施例１に従って形成されたモノドメイン領域からなる活性層である。
【０２１５】
活性層１３０８はゲイト絶縁膜１３０９で覆われ、その上にはゲイト電極１３１０が形成される。そして、その上に層間絶縁膜１３１１が積層された後、ソース電極１３１２が形成される。このソース電極１３１２の形成と同時にビット線１３０２およびドレイン電極１３１３が形成される。
【０２１６】
その上には再び層間絶縁膜１３１４が積層され、次に高抵抗負荷としてポリシリコン膜１３１５が形成される。１３１６は絶縁膜でなる保護膜である。
【０２１７】
以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。
【０２１８】
〔実施例１１〕
本実施例では、実施例３の半導体装置および実施例６のＣＭＯＳ構造を用いて同一基体上にアクティブマトリクス領域とこのアクティブマトリクス領域を駆動する周辺駆動回路とを集積化した例を示す。
【０２１９】
集積化されたアクティブマトリクス型の液晶表示装置を構成する一方の基体は以下ような構成を有している。即ち、アクティブマトリクス領域には、マトリクス状に配置された画素のそれぞれにスイッチング用の薄膜トランジスタが少なくとも一つ配置され、このアクティブマトリクス領域を駆動するための周辺回路がアクティブマトリクス領域の周囲に配置されている。そしてこれらの回路は全て１枚のガラス基板（または、石英基板やシリコン基板でもよい）上に集積化されている。
【０２２０】
このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳ−ＦＥＴに匹敵する性能を有する薄膜トランジスタでもってアクティブマトリクス領域と周辺回路とを構成することができる。
【０２２１】
即ち、図４で示す薄膜トランジスタでもってアクティブマトリクス領域の画素ＴＦＴを構成し、図８〜図１０で示すＣＭＯＳ構成でもって周辺回路を構成する。
【０２２２】
アクティブマトリクス領域に配置される薄膜トランジスタは、画素電極に保持された電荷を所定の時間でもって維持する必要から、そのオフ電流値を極力小さくすることが望まれる。
【０２２３】
本発明による薄膜トランジスタはその活性層がモノドメイン領域で形成されているため、オフ電流が優先的に流れるパス（電流経路）となりうる結晶粒界が実質的に存在しない。従って、オフ電流の小さい薄膜トランジスタを配置することが可能である。
【０２２４】
一方で周辺駆動回路はＣＭＯＳ回路が多用される。そしてその特性を高いものとするためには、ＣＭＯＳ回路を構成するＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとの特性を極力そろえることが必要とされる。
【０２２５】
このような目的のためには、実施例６（図８〜図１０参照）に示したようなＣＭＯＳ構造が最適なものとなる。
【０２２６】
このようにしてそれぞれの回路に好ましい特性を有した構成でなる集積化されたアクティブマトリクス型の液晶表示装置を得ることができる。
【０２２７】
〔実施例１２〕
本実施例では実施例３においてゲイト絶縁膜の形成工程を異なるものとした場合の例について説明する。
【０２２８】
まず、実施例１と同様の工程を経てモノドメイン領域を含む半導体薄膜を形成し、次いでモノドメイン領域のみを選択的に利用して半導体装置の活性層を形成する。
【０２２９】
次に、活性層を覆う様にして200 〜1500Å（本実施例では800 Å）の厚さの珪素を主成分とする絶縁膜（本実施例では酸化珪素膜）をＣＶＤ法またはＰＶＤ法に代表される気相法により成膜する。この時、酸化珪素膜の膜厚は最終的な絶縁耐圧を考慮して決定すれば良い。また、酸化珪素膜の代わりに酸化窒化珪素膜や窒化珪素膜を用いることもできる。
【０２３０】
酸化珪素膜の成膜が終了したら、ハロゲン元素を含む雰囲気における加熱処理を行う。この加熱処理の最大の目的は活性層中に残存するニッケル等の金属残存物をゲッタリング除去することにある。この加熱処理は600 〜1100℃の温度範囲で行うことができるが、十分なゲッタリング効果を得るためには700 ℃を超える温度（好ましくは800 〜1000℃）で行うことが望ましい。
【０２３１】
なお、基板としてガラス基板を用いている場合には耐熱性を考慮して600 〜650 ℃で行う必要がある。また、基板として石英基板等の耐熱性の高い材料を用いる場合にはその上限温度は1100℃（好ましくは1000℃) 程度まで上げることができる。
【０２３２】
本実施例では基板として石英基板を用い、上記加熱処理を酸素に対して0.5 〜10％（本実施例では３％）の塩化水素（ＨＣｌ）を含有した雰囲気において行う。ＨＣｌ濃度を上記濃度以上とすると結晶性珪素膜の膜表面が荒れてしまう。また、この時、処理温度は950 ℃とし、処理時間は0.5hr とする。
【０２３３】
なお、ハロゲン元素を含む雰囲気を形成するには、酸素雰囲気中にＨＣｌ、ＨＦ、ＨＢｒ、Ｃｌ2 、ＮＦ3 、Ｆ2 、Ｂｒ2 から選ばれた一種または複数種類のガスを添加すれば良い。
【０２３４】
この工程の結果、ハロゲン元素による金属元素のゲッタリング作用が働き、活性層中に含まれるニッケルが 1×1017atoms/cm3 以下（好ましくは 1×1016atoms/cm3 以下、さらに好ましくはスピン密度以下）にまでゲッタリング除去される。なお、上記濃度はＳＩＭＳ（質量二次分析）の測定結果から得られる測定値である。
【０２３５】
また、活性層と前述の酸化珪素膜との界面においては熱酸化反応が進行し、200 Å程度の熱酸化膜が形成される。また、その時、活性層の最終的な膜厚が200 〜300 Å（代表的には250 Å）となる様に設定しておくとオフ電流を低減する上で効果的である。
【０２３６】
なお、本実施例では上記ハロゲン元素を含む雰囲気における加熱処理に引き続いて窒素雰囲気中、950 ℃1hr 程度の加熱処理を施すことで熱酸化膜および珪素を主成分とする絶縁膜の膜質を向上させている。
【０２３７】
ところでニッケルは活性層を構成する結晶性珪素膜の結晶粒界に偏析していると考えられるが、除去されることで結晶粒界には未結合手が多数発生する。この多数の未結合手は950 ℃という加熱処理によって互いに再結合してトラップ準位等の少ない結晶粒界を形成する。
【０２３８】
また、ハロゲン元素を含む雰囲気における加熱処理を施した結果、活性層とゲイト絶縁膜との界面付近にはハロゲン元素が高濃度に残留する。ＳＩＭＳ測定によれば 1×1019〜 1×1020atoms/cm3 の濃度で存在する。
【０２３９】
さらに、活性層と前述の酸化珪素膜との界面に形成された熱酸化膜は、前記酸化珪素膜と共にゲイト絶縁膜を構成する。この時、熱酸化膜が形成される際に活性層界面の欠陥準位や格子間シリコン原子等を減少させるため、活性層とゲイト絶縁膜との界面状態は非常に優れたものとなる。
【０２４０】
以上の様に、本実施例に示す加熱処理を行うことでニッケル等の金属元素を低減することができる。ニッケル等の金属元素を低減することは半導体装置としての信頼性を向上させる上で非常に重要である。また、活性層の結晶状態を改善し、さらに界面状態の良好なゲイト絶縁膜を形成することができる。
【０２４１】
以上の結果、優れた電気特性と高い信頼性を有する半導体装置を実現することが可能となる。
【０２４２】
〔実施例１３〕
本実施例は活性層とゲイト絶縁膜との界面状態を改善することに注目した場合の例である。特に、基板としてガラス基板を用いる場合において効果を発揮する技術である。
【０２４３】
まず、実施例１と同様の工程を経てモノドメイン領域を含む半導体薄膜を形成し、次いでモノドメイン領域のみを選択的に利用して半導体装置の活性層を形成する。そして、実施例１２と同様に200 〜1500Åの厚さの酸化珪素膜をＣＶＤ法またはＰＶＤ法により成膜する。
【０２４４】
この状態で500 〜700 ℃（代表的には640 〜650 ℃) の加熱処理を行う。この温度範囲はガラス基板に歪や反りを生ずることなく熱酸化膜を形成するために設定される温度である。また、この加熱処理は酸素のみの雰囲気でも良いし、ハロゲン元素を含む雰囲気であっても良い。また、雰囲気中に水蒸気を含むウェット雰囲気とすることもできる。
【０２４５】
本実施例の条件で加熱処理を行う場合、0.5 〜2hr 程度も処理すれば数十Å未満（例えば10〜90Å）の熱酸化膜が形成される。そして、熱酸化膜の成長はこの程度の膜厚にほぼ収束する。
【０２４６】
本発明者らの知見によると、活性層およびゲイト絶縁膜の極界面付近（界面から活性層側およびゲイト絶縁膜側に向かって10〜30Å程度の領域）に固定電荷や欠陥準位等が集中するため、この領域が活性層とゲイト絶縁膜との界面状態を決定するといって過言ではない。
【０２４７】
従って、活性層とゲイト絶縁膜との界面状態を良好なものとするには、活性層界面の僅か10〜30Åの領域を熱酸化する（活性層が10〜30Å減じ、新たに20〜60Åの熱酸化膜が形成される) ことで極界面近傍の固定電荷や欠陥準位を消滅させれば良いのである。換言すれば、良好な界面状態を実現するためには僅か数十Å未満の熱酸化膜が形成できれば十分なのである。
【０２４８】
本発明に対して本実施例の様な熱酸化工程を組み込むことで、ガラス基板等の様な耐熱性の弱い基板上にも優れた特性を有する半導体装置を作製することが可能となる。
【０２４９】
〔実施例１４〕
本実施例ではゲイト電極として結晶性珪素膜（ポリシリコン膜）を利用した例を示す。説明には図１５を用いる。
【０２５０】
図１５（Ａ）において、１５０１はガラス基板、１５０２は下地膜、１５０３は実施例１に示す工程で得られたモノドメイン領域でなる活性層、１５０４はゲイト絶縁膜、１５０５は一導電性を付与したポリシリコン膜でなるゲイト電極である。
【０２５１】
次に、この状態で活性層１５０３に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１５０６、１５０７が形成される。
【０２５２】
不純物イオンの注入が終了したら、窒化珪素膜１５０８を 0.5〜1 μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。
【０２５３】
こうして図１５（Ｂ）の状態が得られる。図１５（Ｂ）の状態が得られたら、次に窒化珪素膜１５０８をエッチバック法によりエッチングして、ゲイト電極１５０５の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１５０９として機能する。
【０２５４】
この際、ゲイト絶縁膜１５０４はゲイト電極１５０５およびサイドウォール１５０９がマスクとなった領域以外が除去されて図１５（Ｃ）に示す様な状態で残存する。
【０２５５】
次に、図１５（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は先程のイオン注入のドーズ量よりも高めとしておく。このイオン注入の際、サイドウォール１５０９の直下の領域１５１０、１５１１はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１５１２、１５１３はさらに高濃度の不純物イオンが注入されることになる。
【０２５６】
以上の様に２度目のイオン注入を経て、ソース領域１５１２、ドレイン領域１５１３およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１５１０、１５１１が形成される。なお、ゲイト電極１５０５の直下はアンドープな領域であり、チャネル形成領域１５１４となる。
【０２５７】
以上の工程を経て図１５（Ｃ）の状態が得られたら、300 Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１５１２、ドレイン領域１５１３、ゲイト電極１５０５の露出表面にチタンシリサイド１５１５〜１５１７を形成する。（図１５（Ｄ））
【０２５８】
なお、上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。
【０２５９】
次に、層間絶縁膜１５１８として酸化珪素膜を5000Åの厚さに成膜し、ソース配線１５１９、ドレイン配線１５２０、ゲイト配線１５２１を形成する。こうして図１５（Ｄ）に示す構造のＴＦＴが完成する。
【０２６０】
本実施例で示す構造のＴＦＴは、配線とＴＦＴとの接続がチタンシリサイド１５１５〜１５１７を介して行われるため、良好なオーミックコンタクトを実現することができる。
【０２６１】
〔実施例１５〕
本明細書中における半導体装置とは、半導体を利用することで機能する装置全般を指しており、実施例１１に示す様な構成でなるアクティブマトリクス型の電気光学装置（液晶表示装置、ＥＬ表示装置、ＥＣ表示装置等）およびその様な電気光学装置を組み込んだ応用製品をもその範疇に含むものとする。
【０２６２】
本実施例では、その応用製品について図例を挙げて説明する。本発明を利用した半導体装置としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。簡単な説明を図１６を用いて行う。
【０２６３】
図１６（Ａ）はモバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明は表示装置２００５や装置内部に組み込まれる集積化回路等に対して適用される。
【０２６４】
図１６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【０２６５】
図１６（Ｃ）はカーナビゲーションであり、本体２１０１、表示装置２１０２、操作スイッチ２１０３、アンテナ２１０４で構成される。本発明は表示装置２１０２や装置内部の集積化回路等に対して適用できる。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０２６６】
図１６（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明は表示装置２３０４や装置内部の集積化回路等に対してに適用できる。
【０２６７】
図１６（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明は表示装置２４０２や装置内部の集積化回路等に対して適用できる。
【０２６８】
図１６（Ｆ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【０２６９】
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０２７０】
【発明の効果】
本発明は意図的に結晶核となるサイトを形成して結晶粒径を制御できる点が大きな特徴である。そして、こうして形成される比較的大きな結晶粒径の結晶粒をレーザー光等の照射により単結晶化する点も大きな特徴である。
【０２７１】
これら技術の効果として、表面に絶縁膜を有する基体上に実質的に単結晶と見なせるモノドメイン領域を形成することが実現できる。即ち、単結晶に匹敵する結晶性を有する結晶性珪素膜を用いて薄膜トランジスタ等の半導体装置の活性層を構成することが可能となる。
【０２７２】
従って、公知の単結晶ウエハーを用いた集積回路に匹敵する性能を有した半導体回路を構築することが実現できる。
【図面の簡単な説明】
【図１】 モノドメイン領域を有する半導体薄膜の形成工程を示す図
【図２】 モノドメイン領域の構成を示す図
【図３】 モノドメイン領域を有する半導体薄膜の形成工程を示す図
【図４】 半導体装置の作製工程を示す図
【図５】 ＳＯＩ技術の問題点を示す図
【図６】 モノドメイン領域の構成を示す図
【図７】 モノドメイン領域に形成された活性層を示す図
【図８】 半導体装置の作製工程を示す図
【図９】 半導体装置の作製工程を示す図
【図１０】 半導体装置の作製工程を示す図
【図１１】 半導体装置の作製工程を示す図
【図１２】 ＤＲＡＭの構成を示す図
【図１３】 ＳＲＡＭの構成を示す図
【図１４】 人工石英ターゲットの成分表を示す図表
【図１５】 半導体装置の作製工程を示す図。
【図１６】 応用製品の例を説明するための図。
【符号の説明】
１０１ ガラス基板
１０２ 酸化珪素膜
１０３ 凹または凸パターン
１０４ 非晶質珪素膜
１０５ ニッケル層
１０６ 凹または凸部
１０７ 縦成長領域
１０８ 横成長領域
１０９ 結晶性珪素膜
２０１ 縦成長領域
２０２ 横成長領域
２０３ 結晶粒界
２０４ 接合界面
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された、実質的に単結晶と見なせる領域（以下、モノドメイン領域と呼ぶ）を有する半導体薄膜およびその半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基体上に形成された薄膜珪素半導体膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや液晶表示装置のような電子デバイスに広く応用されてきている。
【０００３】
薄膜トランジスタの心臓部ともいうべき重要な部分はチャネル形成領域およびチャネル形成領域とソース／ドレイン領域とを接合するジャンクション部分である。即ち、活性層が最も薄膜トランジスタの性能に影響を与えると言える。
【０００４】
薄膜トランジスタの活性層を構成する半導体薄膜としては、プラズマＣＶＤ法や減圧熱ＣＶＤ法により形成される非晶質珪素膜（アモルファスシリコン膜）が一般に利用されている。
【０００５】
現状においては、非晶質珪素膜を用いた薄膜トランジスタが実用化されているが、より高速動作を求められる場合には、結晶性を有した珪素薄膜（結晶性珪素膜と呼ぶ）を利用した薄膜トランジスタが必要とされる。
【０００６】
例えば、アクティブマトリクス型の液晶表示装置やパッシブ型の液晶表示装置の周辺回路には、画素領域に配置された画素ＴＦＴを駆動するための駆動回路や映像信号を取り扱ったり制御する回路、各種情報を記憶する記憶回路等が必要とされる。
【０００７】
さらに、これらの回路の中で、映像信号を取り扱ったり制御する回路や各種情報を記憶する記憶回路には、公知の単結晶ウエハーを用いた集積回路に匹敵する性能が求められる。従って、基板上に形成される薄膜半導体を用いてこれら回路を集積化しようとする場合、単結晶に匹敵する結晶性を有した結晶性珪素膜を基板上に形成する必要がある。
【０００８】
基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平6-232059号公報、特開平6-244103号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素を利用することにより、５５０℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成するものである。
【０００９】
しかし、上記技術を薄膜トランジスタの活性層に活用したとしても各種演算回路やメモリー回路等を構成するための薄膜トランジスタとしては役不足の感がある。これは、その結晶性がいまだ不足しており、必要とする特性が得られないからである。
【００１０】
特に、単結晶に匹敵する結晶性を有した結晶性珪素膜には実質的に結晶粒界が存在しないことが必要条件となる。なぜならば、結晶粒界は結晶間を往来する電子の進行を妨害するエネルギー障壁となるからである。
【００１１】
ここで本発明者らは上記技術を用いた場合の結晶成長の過程を第１〜第４のステップに分類して捉え、以下に示すようなモデルで考えた。説明は図３を用いて行うこととする。
【００１２】
図３（Ａ）において３０１は基体表面にバッファ層として成膜された酸化珪素膜である。その上には非晶質珪素膜３０３が成膜されている。この時、酸化珪素膜上の凹または凸部３０２（図は凸部のみを記載する）は酸化珪素膜の表面ラフネスやゴミにより形成されたものである。
【００１３】
そして、非晶質珪素膜３０３の表面に結晶化を助長する金属元素を含む溶液を滴下し、スピンコート法による塗布を行う。すると、図３（Ａ）に示す様に非晶質珪素膜３０３の表面にニッケル層３０４を保持した状態を得る。
【００１４】
この状態で５００〜７００℃の温度範囲における加熱処理を施して非晶質珪素膜３０３の結晶化を行う。ただし、ガラス基板を用いる場合は耐熱性を考慮して６５０℃以下とするのが望ましい。
【００１５】
すると、まず図３（Ｂ）中の矢印が示す様に金属元素が非晶質珪素膜３０３中を等方的に内部拡散して酸化珪素膜３０１との界面に到達する。これが、第１のステップである。
【００１６】
すると、金属元素は酸化珪素膜３０１と非晶質珪素膜３０３との界面をマイグレーションして凹または凸部３０２へと偏析する。これが第２のステップである。これは、金属元素がエネルギー的に安定なサイトを求めるからであり、この場合、凹または凸部３０２が偏析サイトとなったわけである。（図３（Ｃ））
【００１７】
この時、偏析サイトとなった凹または凸部３０２は金属元素が高濃度に存在するためここに結晶核が発生する。本発明者らの研究では金属元素がニッケルの場合、その濃度が１×１０20atoms/cm3 以上となると結晶核となりうる。
【００１８】
そして、この結晶核を起点として結晶成長が始まるのであるが、まず最初に珪素膜面に対して概略垂直な方向に結晶化が進行する。これが第３のステップである。（図３（Ｄ））
【００１９】
この珪素膜面に対して概略垂直な方向に結晶化が進行した領域（以下、縦成長領域と呼ぶ）３０５は高濃度に濃縮された金属元素を押し上げつつ結晶化が進行するため、凹または凸部３０２の上方に位置する非晶質珪素膜３０３の表面にも高濃度の金属元素が濃縮される。その結果、縦成長領域３０５は他の領域と比較して金属元素の濃度が高い領域となる。
【００２０】
次に、非晶質珪素膜３０３が縦成長領域３０５と接した界面３０６を起点に基体と概略平行な方向（図３（Ｅ）において矢印で示す方向）に結晶成長が始まる。これが第４のステップである。この結晶３０７は結晶幅が非晶質珪素膜３０３の膜厚にほぼ等しい柱状または針状の結晶である。（図３（Ｅ））
【００２１】
この結晶３０７は基体と概略平行な方向に進むため、やがて向かい合う別の結晶とぶつかり合って成長が止まる。すると、図３（Ｆ）に示す様にぶつかり合った境界が結晶粒界３０８となる。また、こうして形成される結晶領域（以下、横成長領域と呼ぶ）３０９は比較的結晶性の揃った領域となる。
【００２２】
この様に、従来の結晶化形態では偏析サイトが不規則に、かつ、無数に形成されてしまうため、結晶核の密度が高く、個々の結晶粒が互いの成長を阻害し合ってしまう。従って、結晶粒径は小さいものとならざるを得ない。
【００２３】
即ち、例えば薄膜トランジスタの活性層を上記技術により形成した結晶性珪素膜上に形成しても、必ずその内部に結晶粒界を含んでしまい、単結晶に匹敵する結晶性を実現することは不可能なのが現状である。
【００２４】
結晶核の発生密度を少なくすればその分結晶粒径を確保することができるが、結晶核は金属元素の偏析サイトがどこに存在するかでその位置が決まるものであり、従来技術のままでは偏析サイトとなる様なサイト（例えば、図３（Ａ）に示すような凹または凸部３０２）が不規則に形成されるが故にその位置を制御することは不可能である。
【００２５】
【発明が解決しようとする課題】
本明細書で開示する発明は、表面に絶縁膜を有する基体上に単結晶に匹敵する結晶性を有するモノドメイン領域を形成することを課題とする。そして、そのモノドメイン領域でもって活性層を構成した半導体装置を得ることを課題とする。
【００２６】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
表面に絶縁膜を有する基体上に形成された半導体薄膜であって、
前記半導体薄膜はレーザー光または該レーザー光と同等のエネルギーを持つ強光の照射により結晶性を改善された実質的に単結晶と見なせるモノドメイン領域を有し、
前記モノドメイン領域は前記基体と概略平行な柱状または針状結晶が複数集合して形成されており、
前記半導体薄膜の下面に接する前記絶縁膜には意図的に形成された凹または凸パターンが設けられていることを特徴とする。
【００２７】
また、他の発明の構成となる半導体装置は、前記モノドメイン領域のみを活性層として利用するものである。このモノドメイン領域の内部には実質的に結晶粒界が存在しないという特徴がある。
【００２８】
また、他の発明の構成は、
絶縁表面を有する基体上にスパッタ法により酸化珪素膜を成膜する工程と、
前記酸化珪素膜を所望の形状にパターニングして意図的に凹または凸パターンを設ける工程と、
前記酸化珪素膜上に減圧熱ＣＶＤ法により非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を保持せしめる工程と、
加熱処理により前記非晶質珪素膜を結晶性珪素膜に変成せしめる工程と、
前記結晶性珪素膜に対してレーザー光または該レーザー光と同等のエネルギーを持つ強光を照射する工程と、
を少なくとも有し、
前記レーザー光または該レーザー光と同等のエネルギーを持つ強光を照射する工程により前記結晶性珪素膜をモノドメイン領域に変成せしめることを特徴とする。また、これらの工程を経て形成されるモノドメイン領域で活性層を構成することを特徴とする。
【００２９】
本発明者らは本発明により得られる結晶領域を実質的に単結晶と見なせる領域即ち、モノドメイン領域と定義している。モノドメイン領域の定義は、その領域内に実質的に結晶粒界が存在せず、転移や積層欠陥等に起因する結晶欠陥が殆ど存在しないことである。
【００３０】
なお、実質的に結晶粒界が存在しないとは、結晶粒界が存在したとしても電気的に不活性であることを意味している。その様な電気的に不活性な結晶粒界として、｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝Twist 双晶粒界などが報告されている（R.Simokawa and Y.Hayashi:Jpn.J.Appl.Phys. 27 (1987) pp.751〜758 ）。
【００３１】
本発明者らは、モノドメイン領域に含まれる結晶粒界がこれらの電気的に不活性な結晶粒界となっている可能性が高いと推測している。即ち、見た目には結晶粒界として存在しても、電気的にはキャリアの移動を阻害する様なことのない不活性な領域であると考えられる。
【００３２】
本発明者らはまず結晶粒界を減らすために結晶粒径を大きくする手段を検討した。その結果、従来制御することが出来なかった結晶核を制御する手段を発明するに至った。
【００３３】
その手段とは、まず非晶質珪素膜の下面に接する絶縁膜の表面状態を極めて滑らかなものとすることである。そのため、本発明では人工石英ターゲットを用いたスパッタ法により成膜した酸化珪素膜をバッファ層として非晶質珪素膜の下に設ける（参考資料として人工石英ターゲットの成分表を図１４に示す）。こうして成膜された酸化珪素膜は非常に緻密、かつ、平滑であり、従来のような偏析サイトとなる凹または凸部が殆どないものとなる。
【００３４】
次に、この酸化珪素膜にパターニングを施して意図的に凹または凸パターンを形成することである。即ち、意図的に結晶化を助長する金属元素の偏析サイトを形成することで、結晶核の発生位置を制御することが可能となる。
【００３５】
従って、素子設計の段階で所望の位置に所望の大きさの結晶を形成することを設計できるという大きな利点を有することになる。このことは工業上、非常に有益である。
【００３６】
また、非晶質珪素膜の成膜方法として減圧熱ＣＶＤ法を用いることも本発明の特徴の一つである。減圧熱ＣＶＤ法により成膜した非晶質珪素膜はプラズマＣＶＤ法により成膜した非晶質珪素膜に比べて水素含有量が少なく、膜質が緻密であるため自然核発生が少ないという特徴を有している。
【００３７】
自然核発生が多いと結晶核を制御するという目的にとって大きな障害となるため、自然核発生が少ないことは極めて都合が良い。
【００３８】
次に、以上の様にして形成された結晶粒径の大きな結晶を単結晶化（正確にはモノドメイン領域化）する手段を検討した。その結果、レーザー光またはそれと同等のエネルギーを持つ強光を結晶に対して照射することによりモノドメイン領域を形成できることが判明した。
【００３９】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００４０】
【実施例】
〔実施例１〕
本実施例では、本発明において最も重要な概念であるモノドメイン領域の形成過程を説明する。図１（Ａ）〜図１（Ｆ）は絶縁表面を有する基体上に形成された珪素膜の断面図である。
【００４１】
図１（Ａ）において１０１はガラス基板である。他にも、石英基板やシリコン基板などを用いても良い。１０２はスパッタ法により成膜された酸化珪素膜である。この時、スパッタに用いるターゲットは人工石英ターゲットを用いる。
【００４２】
人工石英ターゲットを用いて成膜した酸化珪素膜１０２は表面が極めて平坦であり、滑らかな状態となる。例えば、その表面凹凸の高さは３０Å以内、表面凹凸の幅は１００Å以上であり、ＡＦＭ（Atomic Force Microscopy ）による観察を行っても凹凸として認識するには困難なレベルとなる。
【００４３】
酸化珪素膜１０２を成膜したらパターニングを施して凹または凸パターン１０３を意図的に形成する。本実施例では、正方形の微細な島状パターンを形成し、意図的に凸部となるようにパターニングした場合についてのみを記載するが、凹部となるように形成しても同様の効果が得られる。この凹または凸パターン１０３は後に成膜する非晶質珪素膜の膜厚の半分程度の高さでよい。
【００４４】
所望の形状にパターニングを施したら非晶質珪素膜１０４をプラズマＣＶＤ法、スパッタ法または減圧熱ＣＶＤ法により100 〜750 Å（好ましくは150 〜450 Å）の厚さに成膜する。減圧熱ＣＶＤ法による場合、成膜ガスとしてはジシラン（Ｓｉ2 Ｈ6 ）やトリシラン（Ｓｉ3 Ｈ8 ）等を用いれば良い。
【００４５】
非晶質珪素膜１０４の膜厚を上記膜厚としておくことで後のレーザー光照射による単結晶化工程が効果的に行われるだけでなく、結晶化により得られる結晶性珪素膜を半導体装置の活性層とした場合に、オフ電流の低い半導体装置を作製することができる。
【００４６】
なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。自然核発生率とは、非晶質珪素膜がニッケル等の結晶化を助長する金属元素の影響を受けずに熱エネルギーにより核発生する割合である。
【００４７】
この事は個々の結晶が相互干渉する（ぶつかり合って成長が止まる）割合が減るため、後の結晶化工程において個々の結晶粒径を大きくする上で望ましい。
【００４８】
また、非晶質珪素膜１０４を成膜する際にはバッファ層である酸化珪素膜１０２の表面の清浄度に注意が必要である。従来例で述べたようにゴミなどがあると、そこが結晶化を助長する金属元素の偏析サイトとなって核発生の起点となってしまう。
【００４９】
非晶質珪素膜１０４を成膜したら、酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜１０４の表面にごく薄い酸化膜（図示せず）を形成する。この酸化膜は、後に金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。
【００５０】
次に、所定の濃度で結晶化を助長する金属元素を含有した溶液を非晶質珪素膜１０４の表面に滴下して図示しない水膜を形成する。この金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いることができるが、発明者らの研究によるとＮｉ（ニッケル）が最も顕著な効果を現した。
【００５１】
なお、後の加熱工程における不純物の残留を考慮すると、上記溶液としては硝酸ニッケル塩溶液を用いるのが好ましい。酢酸ニッケル塩溶液を用いることも出来るが、酢酸ニッケル塩溶液は炭素を含んでおり、これが後の加熱工程において炭化して膜中に残留することが懸念されるからである。
【００５２】
図１（Ａ）の状態において、スピナーを用いてスピンコートを行い、非晶質珪素膜１０４上において、図示しない酸化膜を介してニッケル層１０５が接して保持された状態とする。
【００５３】
この時、凹または凸パターン１０３の上方の非晶質珪素膜１０４はその凹または凸パターン１０３の形状に沿って凹または凸部１０６が形成されている。そのため、スピンコートの際に凹または凸部１０６の周辺は表面張力により局部的にニッケルが高濃度に存在する領域となりやすく、後の結晶化の際に第４のステップによる結晶化（基体に対して概略平行な方向への結晶化）が容易に進むという効果もある。
【００５４】
なお、本実施例では非晶質珪素膜１０４上に上記溶液塗布工程を行ったが、非晶質珪素膜１０４の成膜前にバッファ層である酸化珪素膜１０２上に行っても同様の効果が得られる。また、酸化珪素膜１０２と非晶質珪素膜１０４の両表面に対して溶液塗布を行っても構わない。
【００５５】
図１（Ａ）の状態を得たら、不活性雰囲気中において４５０℃、１時間程度の水素出しを行った後、５００〜７００℃、代表的には５５０〜６００℃の温度で４〜８時間の加熱処理を加えて非晶質珪素膜１０４の結晶化を行う。ただし、ガラス基板上に形成する場合はガラスの耐熱性を考慮して６５０℃以下とするのが望ましい。この結晶化は以下ようにして進行する。
【００５６】
まず第１のステップとして、ニッケルは加熱されることにより活性化して非晶質珪素膜１０４の内部を矢印が示す様に等方的に拡散する。（図１（Ｂ））
【００５７】
次に、第２のステップとして、ニッケルは酸化珪素膜１０２と非晶質珪素膜１０４との界面においてマイグレーションして凹または凸パターン１０３へと偏析する。即ち、凹または凸パターン１０３が意図的に形成された偏析サイトとして機能することになる。（図１（Ｃ））
【００５８】
次に、偏析サイトとなった凹または凸パターン１０３のニッケル濃度が約１×１０20atoms/cm3 以上となると、そこに結晶核が発生し、珪素膜面に対して概略垂直な方向に結晶化が進行する。この第３のステップで形成される縦成長領域１０７は高濃度にニッケルを含む領域となる。（図１（Ｄ））
【００５９】
そして、第４のステップとして、上記縦成長領域１０７を起点として珪素膜面に対して概略平行な方向の結晶成長が進行する。こうして形成される横成長領域１０８は柱状または針状結晶が比較的方向を揃えた状態で複数集合して形成されており、縦成長領域１０７よりも結晶性の面では優れている。
【００６０】
この時、偏析サイトを意図的に制御して形成してあるため、他の結晶粒の影響を受けずに結晶粒径を拡大成長させることが可能である。即ち、偏析サイトの形成位置を適当に設計すれば、所望の位置に所望の大きさの結晶を形成することが可能となる。
【００６１】
ただし、結晶粒径をどこまで大きくできるかは加熱処理の温度と時間とで決まるので、製造コスト等との兼ね合いで適宜決定すれば良い。また、後の単結晶化工程においても結晶成長が進行しうることを考慮しなければならない。
【００６２】
以上の様にして、図１（Ｆ）に示すような結晶性珪素膜１０９が得られる。ここで、留意すべきなのは本発明が根本的に公知のグラフォエピタキシー技術とは異なる点である。
【００６３】
グラフォエピタキシー技術は下地膜の表面形状に規則性を持たせ、非晶質珪素膜を結晶化する際、そこの最も安定な面が出る性質を利用して結晶性珪素膜の配向性を揃えるものである。
【００６４】
本発明は、下地膜の表面形状を変えることでその表面エネルギーを変化させ、結晶化を助長する金属元素が偏析しやすい領域とすることに特徴がある。従って、表面形状を変える理由が結晶核の形成にある点でグラフォエピタキシー技術とは異なる技術である。
【００６５】
ここで、結晶性珪素膜１０９を上面から見た図を図２（Ａ）に示す。図２（Ａ）において、２０１は第３のステップで形成された縦成長領域（図１（Ｄ）において１０７で示される領域）である。本実施例では、正方形の微細な島状パターンを形成しているため、図のような形状となる。
【００６６】
また、２０２で示されるのは第４のステップで形成された横成長領域（図１（Ｆ）において１０９で示される領域）である。この横成長領域２０２は中央の縦成長領域２０１を核として成長するものであり、本実施例では縦成長領域２０１を点として捉えることができるため、図２（Ａ）に示すような概略六角形の形状となる。
【００６７】
この理由として本発明者らは次のように考える。珪素膜の結晶形態に関して、一般的に（１１１）面で囲まれた核を結晶成長させると結晶粒の形状が六角形となることが知られている。
【００６８】
また、本実施例では結晶化を助長する金属元素としてニッケルを用いているが、結晶化の際にニッケルシリサイドが柱状または針状結晶の先端部や側面部に形成されていることが本発明者らによって示されている。
【００６９】
このニッケルシリサイドの安定面は（１１１）面であることが知られており、それを考慮すると結晶核となる縦成長領域３０１を囲む面はニッケルシリサイドの安定面である（１１１）面が支配的であると考えられる。
【００７０】
従って、第４のステップで結晶核となる縦成長領域２０１を点として捉えると、そこを起点として結晶成長した横成長領域２０２が概略六角形となるのは自明の理であると言える。
【００７１】
以上にようにして形成された横成長領域２０２は図２（Ａ）に示す様にＡ〜Ｆの６つの部分に分割される。この時、Ａ〜Ｆはそれぞれが一つの結晶粒であるかのように見える。これは、Ａ〜Ｆが互いにぶつかり合う領域にスリップ等の欠陥が発生し、結晶粒界となるからである。
【００７２】
このＡ〜Ｆの領域内の一部分を拡大した簡略図を図２（Ｂ）に示す。図２（Ｂ）に示す様に、微視的に見るとＡ〜Ｆの領域内は柱状または針状の結晶が複数集合して形成されており、これが密集しているため巨視的には図２（Ａ）の様に一つの結晶粒のように見えるのである。
【００７３】
この柱状または針状の結晶は各々その内部に結晶粒界を含まない実質的に単結晶と見なせるモノドメインである。
【００７４】
また、個々の結晶はその内部からニッケル等の不純物元素を排除しつつ成長するため、結晶表面には金属シリサイドが形成されており、図２（Ｂ）の２０３で示される様な結晶粒界には金属元素、即ちニッケルが偏析している。
【００７５】
従って、図２（Ｂ）の状態ではモノドメインが複数集合しただけであり、結晶性は比較的良いものの、Ａ〜Ｆの領域のそれぞれが一つのモノドメイン領域となっているわけではない。
【００７６】
本発明を実現するにはこの横成長領域２０２の結晶性を改善する工程が必要となる。本明細書ではこの工程を特に単結晶化工程と呼ぶこととする。
【００７７】
本発明における単結晶化工程とは、具体的には得られた結晶性珪素膜に対してレーザー光またはそれと同等のエネルギーを持つ強光を照射するものである。
【００７８】
まず使用するレーザー光としては紫外領域のエキシマレーザーを使用することが望ましい。具体的には、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸｅＣｌエキシマレーザー（波長３０８ｎｍ）等を用いることができる。また、レーザー光ではなく、紫外線ランプを用いた強光を照射しても同様の効果を得ることが可能である。
【００７９】
レーザー光を照射された結晶性珪素膜の被照射面は局部的に高温に加熱され、珪素膜は瞬間的な溶融状態となる。しかし、実際には図２（Ｂ）に示す様な柱状または針状結晶の粒界部分２０３に偏析する金属シリサイドが優先的に溶融し、柱状または針状結晶は容易には溶融しない。
【００８０】
即ち、図２（Ｂ）に示すような構成でなる横成長領域にレーザー光を照射すると、結晶粒界２０３が瞬間的ではあるが優先的に溶融して再結晶化する。なお、図２（Ｃ）において２０４で示される破線は、図２（Ｂ）における結晶粒界２０３が一時的に解離してその後再結合した接合界面である。
【００８１】
その時、結晶粒界２０３近傍のシリコン格子は再配列してシリコン同士が整合性良く再結合する。従って、図２（Ｂ）で示すように柱状または針状結晶が複数集合して形成されていたＡ〜Ｆで示される個々の領域内は、図２（Ｃ）に示すような実質的に結晶粒界が存在しない。
【００８２】
また、さらに針状または柱状結晶の内部に内在していた転位や積層欠陥といった結晶欠陥はほぼ消滅してしまうので元々柱状または針状結晶であった部分の結晶性も著しく改善されたものとなる。
【００８３】
この時、Ａ〜Ｆで示される個々の領域はシリコン格子の再配列により体積膨張が生じる。その結果、図２（Ａ）においてＡ〜Ｆの領域がぶつかり合う結晶粒界（即ち、モノドメイン領域の外縁部）では珪素膜の隆起が観測される。この珪素膜の隆起は、上記レーザー照射処理を行う場合に見られる特徴の一つである。
【００８４】
このような結晶粒界に見られる珪素膜の隆起が発生するような時、結晶粒内の結晶性は良好なものとなっていることが経験的に判っているが、その理由は現状において定かではない。
【００８５】
また、この珪素膜の隆起は、例えば非晶質珪素膜の膜厚が５００Åの場合、その高さが５００Å程度となることがＳＥＭ観察などから判っている。
【００８６】
以上の過程を経て形成される結晶性珪素膜は著しく結晶性が改善されており、単結晶に匹敵する結晶性を有したモノドメイン領域となっている。
【００８７】
本発明の構成の一つは上記のようなモノドメイン領域のみを利用して薄膜トランジスタに代表される半導体装置の活性層を構成するものである。
【００８８】
図７に示すのは、アクティブマトリクス型液晶表示装置を作製するにあたって絶縁表面を有する基体２１上にマトリクス状に配置された活性層である。
【００８９】
なお、２２の破線で示される領域が縦成長領域の存在した場所である。また、２３は横成長領域が互いにぶつかり合って形成された結晶粒界が存在した場所である。活性層を形成した後では確認できないため点線で示すことにする。
【００９０】
図７に示す様に、薄膜トランジスタの活性層２４は縦成長領域および結晶粒界を含まないようにマトリクス状に形成される。
【００９１】
図７は局部的に見た図であるが、基体２１上に形成される全ての活性層について同様のことが言える。即ち、結晶粒界を含まないモノドメイン領域のみを利用して数百万もの薄膜トランジスタの活性層を構成するのである。
【００９２】
〔実施例２〕
本実施例では、実施例１のレーザー光の照射を同等のエネルギーを持つ強光でもって行う場合の例である。この技術としてはＲＴＡ（ラピッド・サーマル・アニール）が公知である。
【００９３】
ＲＴＡとは、被処理体に対して赤外光や紫外光等の強光をランプ等により照射する方法である。この特徴として、昇温速度および降温速度が速く、処理時間が数秒〜数十秒と短いため、実質的に最表面の薄膜のみを加熱できることである。即ち、例えばガラス基板上の薄膜のみを１０００℃程度の極めて高温でアニールすることが可能である。
【００９４】
また、処理時間が短いことは製造工程においてスループットを大幅に向上させることを意味しており、生産性の面からも非常に有効な手段であると言える。
【００９５】
〔実施例３〕
本実施例は、実施例１に示す工程で得られたモノドメイン領域を用いて薄膜トランジスタの活性層を構成する例を示す。なお、本実施例ではトップゲイト型を例にするがボトムゲイト型に適用することも容易である。
【００９６】
まず、図４（Ａ）に示す様に、実施例１に示した工程に従ってモノドメイン領域を含む半導体薄膜を形成し、パターニングによってモノドメイン領域のみで構成される活性層４０３を形成する。なお、４０１は実施例１で説明したようにガラス基板であり、４０２は酸化珪素膜である。
【００９７】
次に、ゲイト絶縁膜として機能する酸化珪素膜４０４を1500Åの厚さにプラズマＣＶＤ法で成膜する。酸化窒化珪素膜や窒化珪素膜であっても構わない。
【００９８】
次にゲイト電極を構成するためのアルミニウム膜４０５を5000Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、スカンジウムを0.２重量％含有させる。なお、アルミニウム以外にタンタル、モリブデン等の他の金属を用いても良い。こうして図４（Ａ）に示す状態を得る。
【００９９】
アルミニウム膜４０５を成膜したら、その表面に図示しない極薄い陽極酸化膜を形成する。この陽極酸化膜は、３％の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを電解溶液として行う。即ち、この電解溶液中において、アルミニウム膜４０５を陽極、白金を陰極として陽極酸化を行う。
【０１００】
この工程で形成される陽極酸化膜は緻密な膜質を有し、後に形成されるレジストマスクとの密着性を向上させるために機能する。なお、この図示しない陽極酸化膜の膜厚は１００Å程度とする。また膜厚は印加電圧で制御できる。
【０１０１】
次にアルミニウム膜４０５をパターニングし、ゲイト電極の基となる島状のアルミニウム膜のパターン４０６を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。（図４（Ｂ））
【０１０２】
図４（Ｂ）に示す状態を得たら、再びアルミニウム膜のパターン４０６を陽極とした陽極酸化を行う。ここでは、電解溶液として３％のシュウ酸水溶液を用いる。この陽極酸化工程においては、図示しないレジストマスクが存在するために陽極酸化がアルミニウムのパターン４０６の側面のみにおいて進行する。従って、図４（Ｃ）の４０７で示されるように陽極酸化膜が形成される。
【０１０３】
またこの工程で形成される陽極酸化膜４０７は、多孔質状を有しており、その成長距離も数μｍまで行わせることができる。
【０１０４】
上記の多孔質状の陽極酸化膜４０７の膜厚は７０００Åとする。またこの陽極酸化膜４０７の膜厚は陽極酸化時間によって制御することができる。
【０１０５】
図４（Ｃ）に示す多孔質状の陽極酸化膜４０７を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜４０８を形成する。この陽極酸化工程は、前述の緻密な陽極酸化膜を形成したのと同じ条件で行う。
【０１０６】
ただし、形成する膜厚を８００Åとする。この工程においては、多孔質状の陽極酸化膜４０７の内部に電解溶液が進入するために図４（Ｃ）に示すように陽極酸化膜４０８が形成される。
【０１０７】
この陽極酸化膜の膜厚を１５００Å以上というように厚くすると、後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。
【０１０８】
この緻密な陽極酸化膜４０８は、後の工程においてゲイト電極４０９の表面にヒロックが発生することを抑制するために機能する。
【０１０９】
緻密な陽極酸化膜４０８まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。ここではＮチャネル型の薄膜トランジスタを作製するためにＰイオンの注入を行う。
【０１１０】
この工程において、高濃度に不純物が添加されたソース領域４１０とドレイン領域４１１が形成される。（図４（Ｃ））
【０１１１】
次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜４０７を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。
【０１１２】
すると、ソース領域４１０、ドレイン領域４１１と比較して不純物濃度の低い、低濃度不純物領域４１２、４１３が形成される。そして４１４の領域が自己整合的にチャネル形成領域として形成される。（図４（Ｄ））
【０１１３】
上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオンの注入が行われた領域のアニールを行う。
【０１１４】
このようにして、ソース領域４１０、低濃度不純物領域４１２、チャネル形成領域４１４、低濃度不純物領域４１３、ドレイン領域４１１を形成する。ここで、低濃度不純物領域４１３が通常ＬＤＤ（ライトドープドレイン領域）と称される領域である。
【０１１５】
ここでプラズマ水素化処理を３００〜３５０℃の温度範囲で０．５〜１時間行うと効果的である。この工程により活性層３０３中には５原子％以下（１×１０21atoms/cm3 以下）、１×１０15〜１×１０21atoms/cm3 以下の水素が添加される。
【０１１６】
この水素は活性であるため活性層４０３中の珪素の不対結合手または活性層／ゲイト絶縁膜界面の準位を中和して除去することができる。
【０１１７】
こうして図４（Ｄ）に示す状態が得られたら、次に層間絶縁膜４１５成膜する。層間絶縁膜４１５は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪素膜、または樹脂膜、またはそれらの膜の積層膜でもって構成される。窒化珪素膜を用いると、前工程で添加した水素がデバイス外部へ再放出するのを防ぐことが出来るので好ましい。
【０１１８】
そしてコンタクトホールの形成を行い、ソース電極４１６とドレイン電極４１７とを形成する。アクティブマトリクス型液晶表示装置において画素ＴＦＴを作製する場合、ゲイト電極４０９からの取り出し電極は必要ないが、周辺駆動回路に用いる回路ＴＦＴの場合、ゲイト電極４０９からの取り出し電極も同時に形成する必要がある。
【０１１９】
さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図４（Ｅ）に示す薄膜トランジスタを完成させる。
【０１２０】
このようにして形成された薄膜トランジスタは、活性層がモノドメイン領域で構成されているため、高速動作にも対応できる良好な電界効果移動度を示す。また、チャネル領域やドレイン接合部に結晶粒界およびニッケル化合物等の偏析がないため、信頼性に優れた薄膜トランジスタを作製することが出来る。
【０１２１】
〔実施例４〕
シリコン基板上に酸化珪素膜を成膜してその上に単結晶を形成する構造、いわゆるＳＯＩ構造が近年注目されている。ＳＯＩ構造に関する研究は低消費電力化のブレイクスルーとしてその発達が目覚ましい。
【０１２２】
本発明によるモノドメイン領域は実質的に単結晶に匹敵する結晶性を有するものであるから、ＳＯＩ技術に応用することは容易である。本実施例では、ＳＯＩ基板に残された問題と本発明とを対比させる。
【０１２３】
ＳＯＩ技術に伴う問題点を図５にまとめる。図５に示すように珪素膜中の界面準位や固定電荷のような結晶性に関するものや、金属汚染やボロン濃度といった外的なものなどがある。
【０１２４】
本発明では、結晶性珪素膜に対してレーザー光またはそれと同等のエネルギーを持つ強光を照射することにより、結晶性の改善と結晶同士の再結合（単結晶化）を行う。
【０１２５】
このレーザーアニールによる効果としては、パイプ密度、界面準位、固定電荷、貫通転移など結晶性に悪影響を与える因子を除去または充分減少できる。
【０１２６】
さらに、図５中の析出物はシリサイド系物質であればレーザー光を照射した際に容易に溶融して消失してしまう。また、酸化物系物質であればレーザー光の照射による局部的な温度上昇により酸素が再び脱離、拡散して酸化物が消滅することも期待できる。
【０１２７】
〔実施例５〕
本実施例では、実施例１においてバッファ層となる酸化珪素膜に形成する凹または凸パターンの形状を変えた例を示す。
【０１２８】
実施例１では正方形の微細な島状パターンを形成したが、本実施例では直方形溝状パターンを形成する。なお、本実施例は凹部となるように形成する例であるが、凸部となるように形成しても同様の効果が得られる。
【０１２９】
非晶質珪素膜の結晶化工程は実施例１に示す通りであるので、ここでの説明は省略する。ここでは、結晶化した際の結晶粒の形状を図６に示す。
【０１３０】
図６に示す様に、６０１で示される縦成長領域を結晶核として横成長領域６０２が形成される。実施例１と異なるのは、結晶核が点としてではなく、線として捉えられることである。
【０１３１】
そのため、結晶粒の形状は図６に示す様に概略細長い六角形となる。この横成長領域６０２はＡ〜Ｈの８つの領域に分割される。ただし、縦成長領域６０１は横幅Ｘに比べて長さＹが十分長いので、実際に石英基板上に形成するとＡ〜Ｃ、Ｆ〜Ｈの領域はＤ、Ｅの領域と比べて無視できるほど小さいものとなる。
【０１３２】
凹または凸パターンをこのような形状とする利点は、Ｄ、Ｅの領域をモノドメイン領域とすると実施例１よりも大きなモノドメイン領域を得られることである。即ち、その領域のみを用いて薄膜トランジスタの活性層を構成すれば、同一の結晶性を有した活性層を一つのモノドメイン領域内において複数形成することが可能である。
【０１３３】
〔実施例６〕
本実施例は実施例３で示したＴＦＴでもってＣＭＯＳ構造を形成する例である。図８〜図１０に本実施例の作製工程を示す。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ構造を形成する方法は本実施例に限ったものではない。
【０１３４】
まず実施例１に示す構成に従って、ガラス基板３１上に酸化珪素膜３２を成膜し、その上にモノドメイン領域を有した結晶性珪素膜を得る。そしてそれをパターニングすることによりモノドメイン領域のみで構成されたＮチャネル型ＴＦＴの活性層３３とＰチャネル型ＴＦＴの活性層３４を得る。
【０１３５】
活性層３３、３４を形成したら、ゲイト絶縁膜として機能する酸化珪素膜３５をプラズマＣＶＤ法で成膜する。厚さは５００〜２０００Å、代表的には１０００〜１５００Åとする。また、ゲイト絶縁膜としては酸化窒化珪素膜、窒化珪素膜等の他の絶縁膜を用いてもよい。
【０１３６】
こうして図８（Ａ）に示す状態を得る。ここでは説明を簡単にするために一組のＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成する例を示す。一般的には同一ガラス基板上に数百以上の単位でＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとが形成される。
【０１３７】
図８（Ａ）に示す状態を得たら、図８（Ｂ）に示すように後にゲイト電極を構成することになるアルミニウム膜３６を成膜する。
【０１３８】
このアルミニウム膜はヒロックやウィスカーの発生を抑制するためにスカンジウムを0.2 ｗｔ重量％含有させる。アルミニウム膜の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行う。
【０１３９】
ヒロックやウィスカーというのは、アルミニウムの異常成長に起因する刺状あるいは針状の突起物のことである。ヒロックやウィスカーの存在は、隣合う配線間や上限間に離間した配線間においてショートやクロスクトークが発生する原因となる。
【０１４０】
アルミニウム膜以外の材料としてはタンタル等の陽極酸化可能な金属を利用することができる。
【０１４１】
アルミニウム膜３６を成膜したら、電解溶液中においてアルミニウム膜３６を陽極とした陽極酸化を行い、薄く緻密な陽極酸化膜３７を成膜する。
【０１４２】
ここでは、３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いる。この陽極酸化方法を用いると緻密な膜質を有した陽極酸化膜を得ることができる。またその膜厚は印加電圧によって制御することができる。
【０１４３】
ここでは陽極酸化膜３７の厚さを１００Å程度とする。この陽極酸化膜３７は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。このようにして図８（Ｂ）に示す状態を得る。
【０１４４】
次にレジストマスク３８と３９を形成する。そしてこのレジストマスク３８と３９を利用してアルミニウム膜３６とその表面の陽極酸化膜３７をパターニングする。このようにして図８（Ｃ）に示す状態を得る。
【０１４５】
次に３％のシュウ酸水溶液を電解溶液として、この溶液中で残存したアルミニウム膜でなるパターン４０と４１を陽極とした陽極酸化を行う。
【０１４６】
この陽極酸化工程においては、陽極酸化が残存したアルミニウム膜４０と４１の側面において選択的に進行する。これは、アルミニウム膜４０と４１の上面に緻密な陽極酸化膜とレジストマスク３８と３９が残存しているからである。
【０１４７】
またこの陽極酸化においては、多孔質状（ポーラス状）の膜質を有した陽極酸化膜４２、４３が形成される。またこの多孔質状の陽極酸化膜４２、４３は数μｍ程度まで成長させることができる。
【０１４８】
本実施例では、この陽極酸化の進行距離、即ち膜厚は７０００Åとする。この陽極酸化の進行距離によって、後に低濃度不純物領域の長さが決まる。経験的にこの多孔質状の陽極酸化膜の成長距離は６０００Å〜８０００Åとすることが望ましい。こうして図８（Ｄ）に示す状態を得る。
【０１４９】
この状態においてゲイト電極１と２が画定する。図８（Ｄ）に示す状態を得たら、レジストマスク３８と３９を取り除く。
【０１５０】
次に再び３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いた陽極酸化を行う。この工程においては、電解溶液が多孔質状の陽極酸化膜４２と４３の中に侵入する。この結果、図８（Ｅ）の４４と４５で示される緻密な陽極酸化膜が形成される。
【０１５１】
この緻密な陽極酸化膜４４と４５の厚さは５００〜４０００Åとする。この膜厚の制御は電圧印加時間で行なう。なお、先に形成した緻密な陽極酸化膜３７の残存部分はこの陽極酸化膜４４と４５と一体化してしまう。
【０１５２】
次に、図８（Ｅ）に示す状態においてＮ型を付与する不純物としてＰ（リン）イオンを全面にドーピングする。
【０１５３】
このドーピングは、0.2 〜５×１０15／ｃｍ2 、好ましくは１〜２×１０15／ｃｍ2 という高いドーズ量で行う。ドーピング方法としてはプラズマドーピング法やイオンドーピング法を用いる。
【０１５４】
この図８（Ｅ）に示す工程の結果、高濃度にＰイオンが注入された領域４６、４７、４８、４９が形成される。
【０１５５】
次にアルミ混酸を用いて多孔質状の陽極酸化膜４２と４３を除去する。この時、陽極酸化膜４２、４３の直下に位置した活性層領域は、イオン注入されていないため実質的に真性である。
【０１５６】
次に、右側のＰチャネル型の薄膜トランジスタを構成する素子を覆うようにしてレジストマスク５０を形成する。こうして図９（Ａ）に示す状態を得る。
【０１５７】
図９（Ａ）に示す状態を得たら、図９（Ｂ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、ドーズ量を0.1 〜５×１０14／ｃｍ2 、好ましくは0.3 〜１×１０14／ｃｍ2 という低い値とする。
【０１５８】
即ち、図９（Ｂ）で示す工程で行われるＰイオンの注入はそのドーズ量を図８（Ｅ）に示す工程において行われたドーズ量に比較して低いものとする。
【０１５９】
この工程の結果、５２と５４の領域がライトドープされた低濃度不純物領域となる。また、５１と５５の領域は、より高濃度にＰイオンが注入された高濃度不純物領域となる。
【０１６０】
この工程において、５１の領域がＮチャネル型の薄膜トランジスタのソース領域となる。そして５２と５４が低濃度不純物領域、５５がドレイン領域となる。また、５３で示される領域は実質的に真性なチャネル形成領域となる。なお、５４で示される領域が一般にＬＤＤ（ライトドープドレイン）領域と称される領域である。
【０１６１】
また、特に図示しないが陽極酸化膜４４でイオン注入を遮られた領域がチャネル形成領域５３と低濃度不純物領域５２、５４との間に存在する。この領域はオフセットゲイト領域と呼ばれ、陽極酸化膜４４の膜厚分の距離を有する。
【０１６２】
オフセットゲイト領域はイオン注入されず実質的に真性であるが、ゲイト電圧が印加されないためチャネルを形成せず、電界強度を緩和し、劣化を抑制する抵抗成分として機能する。
【０１６３】
ただし、その距離（オフセットゲイト幅）が短い場合、実効的なオフセットゲイト領域として機能しない。また、どれだけの距離があれば有効に機能するかの明確な境界はない。
【０１６４】
次に、レジストマスク５０を除去して、図９（Ｃ）に示すように左側のＮチャネル型の薄膜トランジスタを覆うレジストマスク５６を形成する。
【０１６５】
次に、図９（Ｃ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。ここでは、Ｂイオンのドーズ量を0.2 〜１０×１０15／ｃｍ2 、好ましくは１〜２×１０15／ｃｍ2 程度とする。このドーズ量は図１２（Ｅ）に示す工程におけるドーズ量と同程度とすることができる。
【０１６６】
この工程により形成される５７と６１で示される領域は、Ｎ型およびＰ型を付与する不純物を含むが、実質的に取り出し電極とのコンタクトをとる為のパッド（以下、コンタクトパッドと呼ぶ）としての機能しか持たない。即ち、左側のＮチャネル型の薄膜トランジスタと異なり、５７、６１の領域をソース／ドレイン領域と明確に区別する。
【０１６７】
本発明者らはＰチャネル型の薄膜トランジスタに関して、ソース領域を５８で示される領域、ドレイン領域を６０で示される領域として定義している。
【０１６８】
これらの領域５８、６０は実質的に真性であった領域にＢイオンのみを注入して形成されている。そのため、他のイオンが混在しないので不純物濃度の制御が容易なものとなり、整合性の良いＰＩ接合を実現できる。また、イオン注入による結晶性の乱れも比較的小さなもので済む。
【０１６９】
また、陽極酸化膜４５を利用してオフセットゲイト領域を形成することもできるが、経験的にはＰチャネル型の薄膜トランジスタは殆ど劣化しないため、オフセットゲイト領域を特に設ける必要はない。
【０１７０】
こうしてＰチャネル型の薄膜トランジスタのソース領域５８とドレイン領域６０が形成される。また５９の領域は特に不純物が注入されずにチャネル形成領域となる。そして、前述のように５７、６１はそれぞれソース領域５８、ドレイン領域６０から電流を取り出すためのコンタクトパッドとなる。
【０１７１】
次に、図９（Ｃ）に示す工程の終了後、レジストマスク５６を取り除き、図９（Ｄ）に示す状態を得る。この状態で注入された不純物の活性化と不純物イオンが注入された領域のアニールを行うためにレーザー光の照射を行う。
【０１７２】
この時、Ｎチャネル型の薄膜トランジスタのソース／ドレイン領域である５１と５５の組で示される領域と、Ｐチャネル型の薄膜トランジスタのソース／ドレイン領域である５８と６０の組で示される領域との結晶性の違いがそれ程大きくない状態でレーザー光の照射を行うことができる。
【０１７３】
上記結晶性の違いがそれ程大きくないのは、図９（Ｃ）に示す工程においてＰチャネル型の薄膜トランジスタのソース／ドレイン領域５８、６０がイオン注入の際に大きな損傷を受けていないからである。
【０１７４】
従って、図９（Ｄ）に示す状態においてレーザー光の照射を行い、２つの薄膜トランジスタのソース／ドレイン領域のアニールを行う場合、そのアニール効果違いを是正することができる。即ち、得られるＮおよびＰチャネル型の薄膜トランジスタの特性の違いを是正することができる。
【０１７５】
図９（Ｄ）に示す状態を得たら、図１０（Ａ）に示すように層間絶縁膜６２を４０００Åの厚さに成膜する。層間絶縁膜６２は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜のいずれでも良く、多層構造としても良い。これら珪化膜の成膜方法は、プラズマＣＶＤ法や熱ＣＶＤ法を用いればよい。
【０１７６】
次にコンタクトホールの形成を行い、Ｎチャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極６３とドレイン電極６４を形成する。同時にＰチャネル型の薄膜トランジスタ（ＰＴＦＴ）のソース電極６５とドレイン電極６６を形成する。（図１０（Ｂ））
【０１７７】
ここでＮチャネル型の薄膜トランジスタのドレイン電極６４とＰチャネル型の薄膜トランジスタのドレイン電極６６とを接続するようにパターニングを行い、さらに２つのＴＦＴのゲイト電極同士を接続すればＣＭＯＳ構造を構成することが出来る。
【０１７８】
例えば、本実施例に示すようなＣＭＯＳ型の薄膜回路は、アクティブマトリクス型の液晶表示装置やアクティブマトリクス型のＥＬ表示装置に利用することができる。
【０１７９】
なお、図８（Ｅ）、図９（Ｂ）、図９（Ｃ）に示す不純物イオンの注入工程において、活性層がゲイト絶縁膜を構成する酸化珪素膜３５で覆われていることは重要である。
【０１８０】
このような状態で不純物イオンの注入を行うと、活性層表面の荒れや汚染を抑制することができる。このことは、歩留りや得られる装置の信頼性を高めることに大きな寄与を果たす。
【０１８１】
〔実施例７〕
本実施例では、実施例１で示す結晶性珪素膜をシリコンウェハー上に形成する例を示す。この場合、シリコンウェハー表面に絶縁層を設ける必要があるが、通常熱酸化膜を利用することが多い。
【０１８２】
熱処理の温度範囲は７００〜１３００℃が一般的であり、所望の酸化膜厚によって処理時間は変化する。
【０１８３】
また、シリコンウェハーの熱酸化は通常Ｏ2 、Ｏ2-Ｈ2 Ｏ、Ｈ2 Ｏ、Ｏ2-Ｈ2 燃焼などの雰囲気で行なわれる。また、ＨＣｌやＣｌ2 などのハロゲン元素を添加した雰囲気での酸化も広く実用化されている。
【０１８４】
シリコンウェハーはＩＣなどの半導体デバイスに欠かせない基体の一つであり、ウェハー上に様々な半導体素子を形成する技術が生み出されている。
【０１８５】
本実施例によれば、単結晶に匹敵する結晶性を備えた結晶性珪素膜を従来のシリコンウェハーを用いた技術に組み合わせ、結晶性珪素膜の応用範囲をさらに拡大することができる。
【０１８６】
〔実施例８〕
本実施例は実施例７の一例としてシリコンウェハー上に形成されたＩＣの上に、本発明による結晶性珪素膜を用いたＴＦＴを形成する例を示す。製造プロセスの概要を図１１を用いて説明する。
【０１８７】
図１１（Ａ）に示すのは通常のプロセスによりシリコンウェハー上に形成されたＭＯＳ−ＦＥＴである。７１で示されるのはシリコン基板、７２、７３は素子同士を分離するための絶縁膜であり、一般的には熱酸化膜が用いられる。
【０１８８】
また、７４はソース領域、７５はドレイン領域であり、シリコン基板７１に一導電性を付与する不純物イオンを注入した後、拡散工程を経て形成される。シリコン基板７１がＰ型ならＮ型を付与する不純物（リン）を、シリコン基板７１がＮ型ならＰ型を付与する不純物（ボロン）を注入する。
【０１８９】
また、７６で示される領域はチャネル形成領域である。この領域のシリコン表面にはイオン注入後の拡散工程で形成される熱酸化膜の一部が膜厚制御を行なって残され、ゲイト絶縁膜として機能する。７７は一導電型を有する多結晶珪素膜でなるゲイト電極である。
【０１９０】
ゲイト電極７７は酸化珪素膜等の絶縁膜７８で覆われ、ソース電極７９やドレイン電極８０と電気的に短絡しない構成となっている。（図１１（Ａ））
【０１９１】
図１１（Ａ）の状態が得られたら、層間絶縁膜８１を成膜する。この層間絶縁膜としては酸化珪素膜、窒化珪素膜等が用いられる。層間絶縁膜８１を成膜したら、コンタクトホールを形成してドレイン電極からの取り出し配線８２を形成する。（図１１（Ｂ））
【０１９２】
図１１（Ｂ）の状態を得たら、ＣＭＰ（ケミカル・メカニカル・ポリッシング）技術などにより研磨を施し、露出表面の平坦化を行なう。この工程により、層間絶縁膜８１は平坦化され、取り出し配線８２の凸部は無くなる。
【０１９３】
図１１（Ｃ）において８３は平坦化された層間絶縁膜、８４はその平坦面である。また、８５は凸部の無くなった取り出し配線であり、それと接続して取り出し配線８６が形成される。
【０１９４】
次に、層間絶縁膜８７を成膜する。この層間絶縁膜８７の上に本発明を適用することができる。即ち、層間絶縁膜８７上にモノドメイン領域を用いて形成した活性層を有する薄膜トランジスタを形成する。
【０１９５】
まず、実施例１に従ってモノドメイン領域でなる活性層８８を形成する。そして、ゲイト絶縁膜８９を成膜し、次にゲイト電極９０を形成する。そして、一導電型を付与する不純物を活性層に注入する。
【０１９６】
不純物注入が終了したら後に低濃度不純物領域を形成するためのサイドウォール９１を形成する。サイドウォール９１の形成方法は次の工程に従う。
【０１９７】
まず、ゲイト電極９０を覆って酸化珪素膜等でなる絶縁膜（図示せず）をゲイト電極９０の膜厚以上に形成する。次に、ドライエッチング法による異方性エッチングを行い、成膜した絶縁膜を除去すると、ゲイト電極９０の側面のみに絶縁膜が残存する。これがサイドウォール９１となる。
【０１９８】
この状態で再度不純物注入を行う。すると、２度目に不純物を注入された領域はソース領域およびドレイン領域となり、サイドウォールで遮蔽された領域はソース領域およびドレイン領域と比較して低濃度の不純物領域となる。不純物注入後は加熱処理やレーザー光の照射等により不純物の活性化を行う。
【０１９９】
以上の様にして、活性層を構成したら層間絶縁膜９２として酸化珪素膜または窒化珪素膜を成膜し、コンタクトホールを形成してソース電極９３およびドレイン電極９４を形成する。
【０２００】
以上、本実施例で示す様にＩＣ上に本発明を応用することで、図１１（Ｄ）のような三次元構造でなる集積回路を構成することが可能である。本発明によれば、ＩＣの上方に形成されるＴＦＴは単結晶上に形成したＴＦＴに匹敵する性能を有するため、ＩＣ本来の性能を損なわず、従来以上の高密度集積化回路を実現することができる。
〔実施例９〕
本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Dynamic Rondom Access Memory）に応用した例について説明する。説明には図１２を用いることとする。
【０２０１】
ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１２（Ａ）に示す。
【０２０２】
ワード線１２０１によってゲイト信号を与えられると、１２０３で示されるＴＦＴは導通状態となる。この状態でビット線１２０２側からコンデンサ１２０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。
【０２０３】
ＤＲＡＭの断面構造を図１２（Ｂ）に示す。１２０５で示されるのは、石英基板もしくはシリコン基板でなる基体である。シリコン基板であれば、所謂ＳＯＩ構造を構成することができる。
【０２０４】
上記基体１２０５上には下地膜として酸化珪素膜１２０６が成膜され、その上には本発明を応用したＴＦＴが作製される。なお、基体１２０５がシリコン基板であれば、下地膜１２０６として熱酸化膜を用いることもできる。また、１２０７は実施例１に従って形成されたモノドメイン領域からなる活性層である。
【０２０５】
活性層１２０７はゲイト絶縁膜１２０８で覆われ、その上にはゲイト電極１２０９が形成される。そして、その上に層間絶縁膜１２１０が積層された後、ソース電極１２１１が形成される。このソース電極１２１１の形成と同時にビット線１２０２および１２１２で示される電極が形成される。また、１２１３は絶縁膜でなる保護膜である。
【０２０６】
この電極１２１２は固定電位を保ち、その下方に存在する活性層のドレイン領域との間にコンデンサ１２１４を形成する。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。
【０２０７】
ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。
【０２０８】
例えば、シリコン基板上に本発明を応用したＳＯＩ構造を形成した場合、接合面積が小さいためＴＦＴのリーク（漏洩）電流を小さく抑えることが出来る。このことはデータ保持時間に大きく寄与する。
【０２０９】
また、ＳＯＩ基板上にＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。
【０２１０】
〔実施例１０〕
本実施例では、本発明を応用して作製したＴＦＴをＳＲＡＭ（Static Rondom Access Memory ）に応用した例について説明する。説明には図１３を用いることとする。
【０２１１】
ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。
【０２１２】
記憶回路はＮ−ＭＯＳやＣ−ＭＯＳで構成される。図１３（Ａ）に示すＳＲＡＭの回路は受動負荷素子に高抵抗を用いた回路である。
【０２１３】
１３０１で示されるのはワード線であり、１３０２はビット線である。１３０３は高抵抗で構成される負荷素子であり、１３０４で示されるような２組のドライバトランジスタと１３０５で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。
【０２１４】
ＴＦＴの断面構造を図１３（Ｂ）に示す。石英基板もしくはシリコン基板でなる基体１３０６上に下地膜として酸化珪素膜１３０７を成膜し、その上に本発明を応用したＴＦＴを作製することができる。１３０８は実施例１に従って形成されたモノドメイン領域からなる活性層である。
【０２１５】
活性層１３０８はゲイト絶縁膜１３０９で覆われ、その上にはゲイト電極１３１０が形成される。そして、その上に層間絶縁膜１３１１が積層された後、ソース電極１３１２が形成される。このソース電極１３１２の形成と同時にビット線１３０２およびドレイン電極１３１３が形成される。
【０２１６】
その上には再び層間絶縁膜１３１４が積層され、次に高抵抗負荷としてポリシリコン膜１３１５が形成される。１３１６は絶縁膜でなる保護膜である。
【０２１７】
以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。
【０２１８】
〔実施例１１〕
本実施例では、実施例３の半導体装置および実施例６のＣＭＯＳ構造を用いて同一基体上にアクティブマトリクス領域とこのアクティブマトリクス領域を駆動する周辺駆動回路とを集積化した例を示す。
【０２１９】
集積化されたアクティブマトリクス型の液晶表示装置を構成する一方の基体は以下ような構成を有している。即ち、アクティブマトリクス領域には、マトリクス状に配置された画素のそれぞれにスイッチング用の薄膜トランジスタが少なくとも一つ配置され、このアクティブマトリクス領域を駆動するための周辺回路がアクティブマトリクス領域の周囲に配置されている。そしてこれらの回路は全て１枚のガラス基板（または、石英基板やシリコン基板でもよい）上に集積化されている。
【０２２０】
このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳ−ＦＥＴに匹敵する性能を有する薄膜トランジスタでもってアクティブマトリクス領域と周辺回路とを構成することができる。
【０２２１】
即ち、図４で示す薄膜トランジスタでもってアクティブマトリクス領域の画素ＴＦＴを構成し、図８〜図１０で示すＣＭＯＳ構成でもって周辺回路を構成する。
【０２２２】
アクティブマトリクス領域に配置される薄膜トランジスタは、画素電極に保持された電荷を所定の時間でもって維持する必要から、そのオフ電流値を極力小さくすることが望まれる。
【０２２３】
本発明による薄膜トランジスタはその活性層がモノドメイン領域で形成されているため、オフ電流が優先的に流れるパス（電流経路）となりうる結晶粒界が実質的に存在しない。従って、オフ電流の小さい薄膜トランジスタを配置することが可能である。
【０２２４】
一方で周辺駆動回路はＣＭＯＳ回路が多用される。そしてその特性を高いものとするためには、ＣＭＯＳ回路を構成するＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとの特性を極力そろえることが必要とされる。
【０２２５】
このような目的のためには、実施例６（図８〜図１０参照）に示したようなＣＭＯＳ構造が最適なものとなる。
【０２２６】
このようにしてそれぞれの回路に好ましい特性を有した構成でなる集積化されたアクティブマトリクス型の液晶表示装置を得ることができる。
【０２２７】
〔実施例１２〕
本実施例では実施例３においてゲイト絶縁膜の形成工程を異なるものとした場合の例について説明する。
【０２２８】
まず、実施例１と同様の工程を経てモノドメイン領域を含む半導体薄膜を形成し、次いでモノドメイン領域のみを選択的に利用して半導体装置の活性層を形成する。
【０２２９】
次に、活性層を覆う様にして200 〜1500Å（本実施例では800 Å）の厚さの珪素を主成分とする絶縁膜（本実施例では酸化珪素膜）をＣＶＤ法またはＰＶＤ法に代表される気相法により成膜する。この時、酸化珪素膜の膜厚は最終的な絶縁耐圧を考慮して決定すれば良い。また、酸化珪素膜の代わりに酸化窒化珪素膜や窒化珪素膜を用いることもできる。
【０２３０】
酸化珪素膜の成膜が終了したら、ハロゲン元素を含む雰囲気における加熱処理を行う。この加熱処理の最大の目的は活性層中に残存するニッケル等の金属残存物をゲッタリング除去することにある。この加熱処理は600 〜1100℃の温度範囲で行うことができるが、十分なゲッタリング効果を得るためには700 ℃を超える温度（好ましくは800 〜1000℃）で行うことが望ましい。
【０２３１】
なお、基板としてガラス基板を用いている場合には耐熱性を考慮して600 〜650 ℃で行う必要がある。また、基板として石英基板等の耐熱性の高い材料を用いる場合にはその上限温度は1100℃（好ましくは1000℃) 程度まで上げることができる。
【０２３２】
本実施例では基板として石英基板を用い、上記加熱処理を酸素に対して0.5 〜10％（本実施例では３％）の塩化水素（ＨＣｌ）を含有した雰囲気において行う。ＨＣｌ濃度を上記濃度以上とすると結晶性珪素膜の膜表面が荒れてしまう。また、この時、処理温度は950 ℃とし、処理時間は0.5hr とする。
【０２３３】
なお、ハロゲン元素を含む雰囲気を形成するには、酸素雰囲気中にＨＣｌ、ＨＦ、ＨＢｒ、Ｃｌ2 、ＮＦ3 、Ｆ2 、Ｂｒ2 から選ばれた一種または複数種類のガスを添加すれば良い。
【０２３４】
この工程の結果、ハロゲン元素による金属元素のゲッタリング作用が働き、活性層中に含まれるニッケルが 1×1017atoms/cm3 以下（好ましくは 1×1016atoms/cm3 以下、さらに好ましくはスピン密度以下）にまでゲッタリング除去される。なお、上記濃度はＳＩＭＳ（質量二次分析）の測定結果から得られる測定値である。
【０２３５】
また、活性層と前述の酸化珪素膜との界面においては熱酸化反応が進行し、200 Å程度の熱酸化膜が形成される。また、その時、活性層の最終的な膜厚が200 〜300 Å（代表的には250 Å）となる様に設定しておくとオフ電流を低減する上で効果的である。
【０２３６】
なお、本実施例では上記ハロゲン元素を含む雰囲気における加熱処理に引き続いて窒素雰囲気中、950 ℃1hr 程度の加熱処理を施すことで熱酸化膜および珪素を主成分とする絶縁膜の膜質を向上させている。
【０２３７】
ところでニッケルは活性層を構成する結晶性珪素膜の結晶粒界に偏析していると考えられるが、除去されることで結晶粒界には未結合手が多数発生する。この多数の未結合手は950 ℃という加熱処理によって互いに再結合してトラップ準位等の少ない結晶粒界を形成する。
【０２３８】
また、ハロゲン元素を含む雰囲気における加熱処理を施した結果、活性層とゲイト絶縁膜との界面付近にはハロゲン元素が高濃度に残留する。ＳＩＭＳ測定によれば 1×1019〜 1×1020atoms/cm3 の濃度で存在する。
【０２３９】
さらに、活性層と前述の酸化珪素膜との界面に形成された熱酸化膜は、前記酸化珪素膜と共にゲイト絶縁膜を構成する。この時、熱酸化膜が形成される際に活性層界面の欠陥準位や格子間シリコン原子等を減少させるため、活性層とゲイト絶縁膜との界面状態は非常に優れたものとなる。
【０２４０】
以上の様に、本実施例に示す加熱処理を行うことでニッケル等の金属元素を低減することができる。ニッケル等の金属元素を低減することは半導体装置としての信頼性を向上させる上で非常に重要である。また、活性層の結晶状態を改善し、さらに界面状態の良好なゲイト絶縁膜を形成することができる。
【０２４１】
以上の結果、優れた電気特性と高い信頼性を有する半導体装置を実現することが可能となる。
【０２４２】
〔実施例１３〕
本実施例は活性層とゲイト絶縁膜との界面状態を改善することに注目した場合の例である。特に、基板としてガラス基板を用いる場合において効果を発揮する技術である。
【０２４３】
まず、実施例１と同様の工程を経てモノドメイン領域を含む半導体薄膜を形成し、次いでモノドメイン領域のみを選択的に利用して半導体装置の活性層を形成する。そして、実施例１２と同様に200 〜1500Åの厚さの酸化珪素膜をＣＶＤ法またはＰＶＤ法により成膜する。
【０２４４】
この状態で500 〜700 ℃（代表的には640 〜650 ℃) の加熱処理を行う。この温度範囲はガラス基板に歪や反りを生ずることなく熱酸化膜を形成するために設定される温度である。また、この加熱処理は酸素のみの雰囲気でも良いし、ハロゲン元素を含む雰囲気であっても良い。また、雰囲気中に水蒸気を含むウェット雰囲気とすることもできる。
【０２４５】
本実施例の条件で加熱処理を行う場合、0.5 〜2hr 程度も処理すれば数十Å未満（例えば10〜90Å）の熱酸化膜が形成される。そして、熱酸化膜の成長はこの程度の膜厚にほぼ収束する。
【０２４６】
本発明者らの知見によると、活性層およびゲイト絶縁膜の極界面付近（界面から活性層側およびゲイト絶縁膜側に向かって10〜30Å程度の領域）に固定電荷や欠陥準位等が集中するため、この領域が活性層とゲイト絶縁膜との界面状態を決定するといって過言ではない。
【０２４７】
従って、活性層とゲイト絶縁膜との界面状態を良好なものとするには、活性層界面の僅か10〜30Åの領域を熱酸化する（活性層が10〜30Å減じ、新たに20〜60Åの熱酸化膜が形成される) ことで極界面近傍の固定電荷や欠陥準位を消滅させれば良いのである。換言すれば、良好な界面状態を実現するためには僅か数十Å未満の熱酸化膜が形成できれば十分なのである。
【０２４８】
本発明に対して本実施例の様な熱酸化工程を組み込むことで、ガラス基板等の様な耐熱性の弱い基板上にも優れた特性を有する半導体装置を作製することが可能となる。
【０２４９】
〔実施例１４〕
本実施例ではゲイト電極として結晶性珪素膜（ポリシリコン膜）を利用した例を示す。説明には図１５を用いる。
【０２５０】
図１５（Ａ）において、１５０１はガラス基板、１５０２は下地膜、１５０３は実施例１に示す工程で得られたモノドメイン領域でなる活性層、１５０４はゲイト絶縁膜、１５０５は一導電性を付与したポリシリコン膜でなるゲイト電極である。
【０２５１】
次に、この状態で活性層１５０３に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１５０６、１５０７が形成される。
【０２５２】
不純物イオンの注入が終了したら、窒化珪素膜１５０８を 0.5〜1 μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。
【０２５３】
こうして図１５（Ｂ）の状態が得られる。図１５（Ｂ）の状態が得られたら、次に窒化珪素膜１５０８をエッチバック法によりエッチングして、ゲイト電極１５０５の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１５０９として機能する。
【０２５４】
この際、ゲイト絶縁膜１５０４はゲイト電極１５０５およびサイドウォール１５０９がマスクとなった領域以外が除去されて図１５（Ｃ）に示す様な状態で残存する。
【０２５５】
次に、図１５（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は先程のイオン注入のドーズ量よりも高めとしておく。このイオン注入の際、サイドウォール１５０９の直下の領域１５１０、１５１１はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１５１２、１５１３はさらに高濃度の不純物イオンが注入されることになる。
【０２５６】
以上の様に２度目のイオン注入を経て、ソース領域１５１２、ドレイン領域１５１３およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１５１０、１５１１が形成される。なお、ゲイト電極１５０５の直下はアンドープな領域であり、チャネル形成領域１５１４となる。
【０２５７】
以上の工程を経て図１５（Ｃ）の状態が得られたら、300 Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１５１２、ドレイン領域１５１３、ゲイト電極１５０５の露出表面にチタンシリサイド１５１５〜１５１７を形成する。（図１５（Ｄ））
【０２５８】
なお、上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。
【０２５９】
次に、層間絶縁膜１５１８として酸化珪素膜を5000Åの厚さに成膜し、ソース配線１５１９、ドレイン配線１５２０、ゲイト配線１５２１を形成する。こうして図１５（Ｄ）に示す構造のＴＦＴが完成する。
【０２６０】
本実施例で示す構造のＴＦＴは、配線とＴＦＴとの接続がチタンシリサイド１５１５〜１５１７を介して行われるため、良好なオーミックコンタクトを実現することができる。
【０２６１】
〔実施例１５〕
本明細書中における半導体装置とは、半導体を利用することで機能する装置全般を指しており、実施例１１に示す様な構成でなるアクティブマトリクス型の電気光学装置（液晶表示装置、ＥＬ表示装置、ＥＣ表示装置等）およびその様な電気光学装置を組み込んだ応用製品をもその範疇に含むものとする。
【０２６２】
本実施例では、その応用製品について図例を挙げて説明する。本発明を利用した半導体装置としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。簡単な説明を図１６を用いて行う。
【０２６３】
図１６（Ａ）はモバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明は表示装置２００５や装置内部に組み込まれる集積化回路等に対して適用される。
【０２６４】
図１６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【０２６５】
図１６（Ｃ）はカーナビゲーションであり、本体２１０１、表示装置２１０２、操作スイッチ２１０３、アンテナ２１０４で構成される。本発明は表示装置２１０２や装置内部の集積化回路等に対して適用できる。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０２６６】
図１６（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明は表示装置２３０４や装置内部の集積化回路等に対してに適用できる。
【０２６７】
図１６（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明は表示装置２４０２や装置内部の集積化回路等に対して適用できる。
【０２６８】
図１６（Ｆ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【０２６９】
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０２７０】
【発明の効果】
本発明は意図的に結晶核となるサイトを形成して結晶粒径を制御できる点が大きな特徴である。そして、こうして形成される比較的大きな結晶粒径の結晶粒をレーザー光等の照射により単結晶化する点も大きな特徴である。
【０２７１】
これら技術の効果として、表面に絶縁膜を有する基体上に実質的に単結晶と見なせるモノドメイン領域を形成することが実現できる。即ち、単結晶に匹敵する結晶性を有する結晶性珪素膜を用いて薄膜トランジスタ等の半導体装置の活性層を構成することが可能となる。
【０２７２】
従って、公知の単結晶ウエハーを用いた集積回路に匹敵する性能を有した半導体回路を構築することが実現できる。
【図面の簡単な説明】
【図１】 モノドメイン領域を有する半導体薄膜の形成工程を示す図
【図２】 モノドメイン領域の構成を示す図
【図３】 モノドメイン領域を有する半導体薄膜の形成工程を示す図
【図４】 半導体装置の作製工程を示す図
【図５】 ＳＯＩ技術の問題点を示す図
【図６】 モノドメイン領域の構成を示す図
【図７】 モノドメイン領域に形成された活性層を示す図
【図８】 半導体装置の作製工程を示す図
【図９】 半導体装置の作製工程を示す図
【図１０】 半導体装置の作製工程を示す図
【図１１】 半導体装置の作製工程を示す図
【図１２】 ＤＲＡＭの構成を示す図
【図１３】 ＳＲＡＭの構成を示す図
【図１４】 人工石英ターゲットの成分表を示す図表
【図１５】 半導体装置の作製工程を示す図。
【図１６】 応用製品の例を説明するための図。
【符号の説明】
１０１ ガラス基板
１０２ 酸化珪素膜
１０３ 凹または凸パターン
１０４ 非晶質珪素膜
１０５ ニッケル層
１０６ 凹または凸部
１０７ 縦成長領域
１０８ 横成長領域
１０９ 結晶性珪素膜
２０１ 縦成長領域
２０２ 横成長領域
２０３ 結晶粒界
２０４ 接合界面
Claims (14)
- 半導体薄膜でなる活性層を有する半導体装置の作製方法において、
絶縁表面上に酸化珪素膜を成膜し、
前記酸化珪素膜をパターニングして凹または凸パターンを形成し、
前記酸化珪素膜上に非晶質半導体膜を成膜し、
前記非晶質半導体膜に対して結晶化を助長する金属元素を保持させ、
加熱処理により前記非晶質半導体膜を結晶性半導体膜に結晶化し、
前記結晶性半導体膜にレーザー光または、前記レーザー光と同等のエネルギーを持つ強光を照射して前記結晶性半導体膜をモノドメイン領域に変成させ、
前記モノドメイン領域を用いて前記活性層を形成することを特徴とする半導体装置の作製方法。 - 請求項１において、前記活性層は前記モノドメイン領域のみを用いて形成されることを特徴とする半導体装置の作製方法。
- 半導体薄膜でなる活性層を有する半導体装置の作製方法において、
絶縁表面上に酸化珪素膜を成膜し、
前記酸化珪素膜をパターニングして凹または凸パターンを形成し、
前記酸化珪素膜上に非晶質半導体膜を成膜し、
前記非晶質半導体膜に対して結晶化を助長する金属元素を保持させ、
加熱処理により前記非晶質半導体膜を結晶性半導体膜に結晶化し、
前記結晶性半導体膜にレーザー光または前記レーザー光と同等のエネルギーを持つ強光を照射して前記結晶性半導体膜をモノドメイン領域に変成させ、
前記モノドメイン領域のみを用いて活性層を形成し、
前記活性層を覆って珪素を主成分とする絶縁膜を成膜し、
加熱処理により前記活性層中の前記結晶化を助長する金属元素をゲッタリングすると共に前記活性層と前記絶縁膜との界面に熱酸化膜を形成し、
窒素雰囲気中における加熱処理により前記熱酸化膜および前記絶縁膜の膜質を改善することを特徴とする半導体装置の作製方法。 - 請求項３において、前記熱酸化膜の形成はハロゲン元素を含む雰囲気において行われることを特徴とする半導体装置の作製方法。
- 請求項３において、前記絶縁膜および前記熱酸化膜でなる積層膜はゲイト絶縁膜として機能し、
前記ゲッタリングする際の加熱処理はハロゲン元素を含む雰囲気で行い、前記ゲッタリング終了後、前記活性層と前記ゲイト絶縁膜との界面付近にはハロゲン元素が存在することを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一において、前記酸化珪素膜の成膜はスパッタ法により行われることを特徴とする半導体装置の作製方法。
- 請求項１乃至６のいずれか一において、前記酸化珪素膜は人工石英ターゲットを用いたスパッタ法により成膜されることを特徴とする半導体装置の作製方法。
- 請求項１乃至７のいずれか一において、前記金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものが用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至８のいずれか一において、前記モノドメイン領域内には結晶粒界が存在しないことを特徴とする半導体装置の作製方法。
- 請求項１乃至９のいずれか一において、前記半導体装置は薄膜トランジスタであることを特徴とする半導体装置の作製方法。
- 請求項１乃至１０のいずれか一において、前記モノドメイン領域の膜厚は１５〜４５ｎｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至１１のいずれか一において、前記モノドメイン領域の外縁部は前記レーザー光または前記強光の照射により隆起していることを特徴とする半導体装置の作製方法。
- 請求項１乃至１２のいずれか一において、前記活性層中には水素が１×１０１５〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で添加されていることを特徴とする半導体装置の作製方法。
- 請求項１乃至１３のいずれか一において、前記非晶質半導体膜の結晶化は前記凹または凸パターンから進むことを特徴とする半導体装置の作製方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189396 | 1996-02-23 | ||
| JP8-61894 | 1996-02-23 | ||
| JP6189496 | 1996-02-23 | ||
| JP8-61893 | 1996-02-23 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33633996A Division JP3476320B2 (ja) | 1996-02-23 | 1996-12-02 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187243A JPH1187243A (ja) | 1999-03-30 |
| JP4067651B2 true JP4067651B2 (ja) | 2008-03-26 |
Family
ID=26402979
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33633996A Expired - Fee Related JP3476320B2 (ja) | 1996-02-23 | 1996-12-02 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| JP20615098A Expired - Fee Related JP4067651B2 (ja) | 1996-02-23 | 1998-07-22 | 半導体装置の作製方法 |
| JP2000034509A Expired - Fee Related JP4001702B2 (ja) | 1996-02-23 | 2000-02-14 | 半導体装置の作製方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33633996A Expired - Fee Related JP3476320B2 (ja) | 1996-02-23 | 1996-12-02 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034509A Expired - Fee Related JP4001702B2 (ja) | 1996-02-23 | 2000-02-14 | 半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US5893730A (ja) |
| JP (3) | JP3476320B2 (ja) |
| KR (2) | KR100279107B1 (ja) |
| CN (2) | CN1328797C (ja) |
| TW (1) | TW316993B (ja) |
Families Citing this family (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3442500B2 (ja) | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3675886B2 (ja) * | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| KR100265179B1 (ko) | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| TW463378B (en) | 1995-06-01 | 2001-11-11 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6478263B1 (en) * | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) * | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6331457B1 (en) * | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| US7056381B1 (en) * | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| TW317643B (ja) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
| TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| JP4027449B2 (ja) * | 1996-02-23 | 2007-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜及び半導体装置の作製方法 |
| KR100194926B1 (ko) * | 1996-05-11 | 1999-06-15 | 구자홍 | 구동회로 일체형 액정표시소자 및 제조방법 |
| US6590230B1 (en) | 1996-10-15 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6355509B1 (en) * | 1997-01-28 | 2002-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication |
| JP3973723B2 (ja) * | 1997-02-12 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3765902B2 (ja) * | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JP3717634B2 (ja) * | 1997-06-17 | 2005-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3390633B2 (ja) * | 1997-07-14 | 2003-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6218219B1 (en) | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JP3107024B2 (ja) * | 1997-12-09 | 2000-11-06 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6821710B1 (en) * | 1998-02-11 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6239040B1 (en) * | 1998-06-23 | 2001-05-29 | United Microelectronics Corp. | Method of coating amorphous silicon film |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6461899B1 (en) * | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| TW517260B (en) * | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| TW490770B (en) * | 1999-06-28 | 2002-06-11 | Hitachi Ltd | Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus |
| US6599788B1 (en) | 1999-08-18 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6410368B1 (en) | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| US6524877B1 (en) | 1999-10-26 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| KR100362703B1 (ko) * | 1999-11-11 | 2002-11-29 | 삼성전자 주식회사 | 박막트랜지스터 제조방법 |
| US6653657B2 (en) | 1999-12-10 | 2003-11-25 | Semoconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| GB2358081B (en) | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | A thin-film transistor and a method for maufacturing thereof |
| US6872607B2 (en) * | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4986333B2 (ja) * | 2000-03-27 | 2012-07-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW565939B (en) * | 2000-04-07 | 2003-12-11 | Koninkl Philips Electronics Nv | Electronic device manufacture |
| US20010030511A1 (en) * | 2000-04-18 | 2001-10-18 | Shunpei Yamazaki | Display device |
| US7662677B2 (en) * | 2000-04-28 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| TW512304B (en) * | 2000-06-13 | 2002-12-01 | Semiconductor Energy Lab | Display device |
| JP2002076364A (ja) * | 2000-06-15 | 2002-03-15 | Seiko Epson Corp | 基板装置及びその製造方法並びに電気光学装置 |
| US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6828950B2 (en) | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US7430025B2 (en) * | 2000-08-23 | 2008-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
| KR100396742B1 (ko) * | 2000-11-23 | 2003-09-02 | 주식회사일진 | 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈 |
| KR100390522B1 (ko) * | 2000-12-01 | 2003-07-07 | 피티플러스(주) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 |
| US7045444B2 (en) * | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI221645B (en) * | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7115453B2 (en) * | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2002231627A (ja) * | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| US7141822B2 (en) * | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5088993B2 (ja) * | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4993810B2 (ja) | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7118780B2 (en) | 2001-03-16 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment method |
| US7052943B2 (en) | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4718700B2 (ja) | 2001-03-16 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6812081B2 (en) * | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| JP2002313804A (ja) * | 2001-04-16 | 2002-10-25 | Sharp Corp | 半導体装置およびその製造方法 |
| JP5025057B2 (ja) * | 2001-05-10 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| KR100876927B1 (ko) * | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
| JP4802400B2 (ja) * | 2001-06-13 | 2011-10-26 | ソニー株式会社 | スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法 |
| TW552645B (en) | 2001-08-03 | 2003-09-11 | Semiconductor Energy Lab | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
| JP5072157B2 (ja) | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003197526A (ja) | 2001-12-28 | 2003-07-11 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
| KR100979926B1 (ko) * | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
| US6812491B2 (en) * | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| JP2003282438A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器 |
| JP4900756B2 (ja) * | 2002-04-16 | 2012-03-21 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
| KR100481073B1 (ko) * | 2002-07-09 | 2005-04-07 | 삼성전자주식회사 | 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법 |
| US6861338B2 (en) * | 2002-08-22 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| US6874786B2 (en) * | 2003-07-17 | 2005-04-05 | Shuffle Master, Inc. | Blackjack game with side wager on displayed cards |
| TWI294648B (en) * | 2003-07-24 | 2008-03-11 | Au Optronics Corp | Method for manufacturing polysilicon film |
| US6867081B2 (en) * | 2003-07-31 | 2005-03-15 | Hewlett-Packard Development Company, L.P. | Solution-processed thin film transistor formation method |
| JP4602023B2 (ja) * | 2003-07-31 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2005294630A (ja) | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 半導体装置、電気光学装置、集積回路及び電子機器 |
| JP4019377B2 (ja) * | 2004-04-01 | 2007-12-12 | セイコーエプソン株式会社 | 半導体装置の製造方法および半導体装置 |
| JP4560708B2 (ja) * | 2004-04-13 | 2010-10-13 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US8194006B2 (en) | 2004-08-23 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the same, and electronic device comprising monitoring elements |
| US20060103299A1 (en) * | 2004-11-15 | 2006-05-18 | The Hong Kong University Of Science And Technology | Polycrystalline silicon as an electrode for a light emitting diode & method of making the same |
| CN100394548C (zh) * | 2004-11-25 | 2008-06-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| US7381600B2 (en) * | 2004-12-02 | 2008-06-03 | The Hong Kong University Of Science And Technology | Method of annealing polycrystalline silicon using solid-state laser and devices built thereon |
| US20060205129A1 (en) * | 2005-02-25 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8013957B2 (en) * | 2005-05-21 | 2011-09-06 | The Hong Kong University Of Science And Technology | Transflective liquid crystal device and method of manufacturing the same |
| JP2007208132A (ja) * | 2006-02-03 | 2007-08-16 | Ngk Insulators Ltd | 積層体の検査方法及びヒートスプレッダモジュールの検査方法 |
| US7790580B2 (en) * | 2006-03-13 | 2010-09-07 | Hong Kong University Of Science And Technology | Metal-induced crystallization of amorphous silicon in thin film transistors |
| US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
| US8338278B2 (en) * | 2006-12-04 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device with crystallized semiconductor film |
| US7968880B2 (en) * | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US7821012B2 (en) * | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7812346B2 (en) * | 2008-07-16 | 2010-10-12 | Cbrite, Inc. | Metal oxide TFT with improved carrier mobility |
| US8945981B2 (en) * | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI622175B (zh) | 2008-07-31 | 2018-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101049801B1 (ko) | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR101056428B1 (ko) | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| JP2011139052A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
| US8324661B2 (en) * | 2009-12-23 | 2012-12-04 | Intel Corporation | Quantum well transistors with remote counter doping |
| CN102646602B (zh) * | 2012-04-23 | 2016-04-20 | 清华大学 | 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管 |
| CN107170835B (zh) * | 2017-07-07 | 2020-08-21 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712874A (en) * | 1985-12-25 | 1987-12-15 | Canon Kabushiki Kaisha | Ferroelectric liquid crystal device having color filters on row or column electrodes |
| DE69126228T2 (de) * | 1990-03-24 | 1997-10-09 | Canon Kk | Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht |
| DE69125886T2 (de) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
| US5545571A (en) * | 1991-08-26 | 1996-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of making TFT with anodic oxidation process using positive and negative voltages |
| JP3182893B2 (ja) * | 1992-07-10 | 2001-07-03 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JP3497198B2 (ja) * | 1993-02-03 | 2004-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置および薄膜トランジスタの作製方法 |
| JPH06244103A (ja) * | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 半導体の製造方法 |
| US5898619A (en) * | 1993-03-01 | 1999-04-27 | Chang; Ko-Min | Memory cell having a plural transistor transmission gate and method of formation |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| US5624851A (en) * | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| US5576870A (en) * | 1993-04-23 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display panel having a phase grating formed of liquid crystal molecules |
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3108296B2 (ja) * | 1994-01-26 | 2000-11-13 | 三洋電機株式会社 | 表示装置の製造方法 |
| JPH086074A (ja) * | 1994-06-22 | 1996-01-12 | Sony Corp | 表示素子用トランジスタアレイおよびその製造方法 |
| JP3072000B2 (ja) * | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3464285B2 (ja) * | 1994-08-26 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW403993B (en) * | 1994-08-29 | 2000-09-01 | Semiconductor Energy Lab | Semiconductor circuit for electro-optical device and method of manufacturing the same |
| JP3442500B2 (ja) * | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| TW317643B (ja) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
| JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
| US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| TW525138B (en) * | 2000-02-18 | 2003-03-21 | Semiconductor Energy Lab | Image display device, method of driving thereof, and electronic equipment |
| US6577531B2 (en) * | 2000-04-27 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
-
1996
- 1996-12-02 JP JP33633996A patent/JP3476320B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-13 TW TW086101617A patent/TW316993B/zh not_active IP Right Cessation
- 1997-02-19 US US08/802,675 patent/US5893730A/en not_active Expired - Lifetime
- 1997-02-21 KR KR1019970005281A patent/KR100279107B1/ko not_active IP Right Cessation
- 1997-02-23 CN CNB2004100342931A patent/CN1328797C/zh not_active Expired - Fee Related
- 1997-02-23 CN CNB971048282A patent/CN1153256C/zh not_active Expired - Fee Related
-
1998
- 1998-04-23 US US09/065,654 patent/US6133073A/en not_active Expired - Lifetime
- 1998-07-22 JP JP20615098A patent/JP4067651B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-08 KR KR1019990007485A patent/KR100285865B1/ko not_active IP Right Cessation
-
2000
- 2000-02-14 JP JP2000034509A patent/JP4001702B2/ja not_active Expired - Fee Related
- 2000-09-12 US US09/659,992 patent/US6291275B1/en not_active Expired - Fee Related
-
2001
- 2001-07-27 US US09/916,789 patent/US6458637B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4001702B2 (ja) | 2007-10-31 |
| US20020034863A1 (en) | 2002-03-21 |
| US5893730A (en) | 1999-04-13 |
| KR970063762A (ko) | 1997-09-12 |
| US6133073A (en) | 2000-10-17 |
| CN1153256C (zh) | 2004-06-09 |
| KR100285865B1 (ko) | 2001-03-15 |
| JPH1187243A (ja) | 1999-03-30 |
| KR100279107B1 (ko) | 2001-02-01 |
| JP3476320B2 (ja) | 2003-12-10 |
| CN1162189A (zh) | 1997-10-15 |
| JPH09289166A (ja) | 1997-11-04 |
| CN1532947A (zh) | 2004-09-29 |
| US6291275B1 (en) | 2001-09-18 |
| CN1328797C (zh) | 2007-07-25 |
| JP2000228361A (ja) | 2000-08-15 |
| US6458637B1 (en) | 2002-10-01 |
| TW316993B (ja) | 1997-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4067651B2 (ja) | 半導体装置の作製方法 | |
| US7812351B2 (en) | Thin film semiconductor device and its manufacturing method | |
| KR100447311B1 (ko) | 반도체박막,반도체장치및이의제조방법 | |
| KR100483302B1 (ko) | 반도체장치 | |
| TW272319B (ja) | ||
| JP3597331B2 (ja) | 半導体装置の作製方法 | |
| KR100467557B1 (ko) | 반도체박막및반도체장치 | |
| JP3645380B2 (ja) | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 | |
| US20030138996A1 (en) | Semiconductor device and method of fabricating the same | |
| KR19980032843A (ko) | 반도체장치 및 그의 제작방법 | |
| JPH10125927A (ja) | 半導体装置およびその作製方法 | |
| JP3753845B2 (ja) | 半導体装置の作製方法 | |
| JPH09289165A (ja) | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 | |
| JP4027449B2 (ja) | 半導体薄膜及び半導体装置の作製方法 | |
| JPH09289167A (ja) | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 | |
| CN100502053C (zh) | 半导体器件 | |
| JP2005229127A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |